TWI516779B - 測試積體電路和其中的通孔鏈的結構及方法 - Google Patents

測試積體電路和其中的通孔鏈的結構及方法 Download PDF

Info

Publication number
TWI516779B
TWI516779B TW102142936A TW102142936A TWI516779B TW I516779 B TWI516779 B TW I516779B TW 102142936 A TW102142936 A TW 102142936A TW 102142936 A TW102142936 A TW 102142936A TW I516779 B TWI516779 B TW I516779B
Authority
TW
Taiwan
Prior art keywords
chain
hole
holes
via chain
constant current
Prior art date
Application number
TW102142936A
Other languages
English (en)
Other versions
TW201443456A (zh
Inventor
法克斯 馬特 沙瑟
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201443456A publication Critical patent/TW201443456A/zh
Application granted granted Critical
Publication of TWI516779B publication Critical patent/TWI516779B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

測試積體電路和其中的通孔鏈的結構及方法
發明所屬之技術領域大體有關用於測試積體電路的結構及方法，且更特別的是，有關用於測試積體電路中之通孔鏈的結構及方法以及改善通孔電阻測量值的準確度。
積體電路包含大量的個別電路元件，例如電晶體、電容器及電阻器。這些元件用導電特徵連接以形成複雜的電路，例如記憶體裝置、邏輯裝置及微處理器。多個傳導層形成於在半導體基板中及上的個別電路元件上方並且通常是藉由絕緣介電層來相互分離。該等傳導層常常被選擇性地連接或“接線”在一起，以便允許按照所欲圖案來導電。連接傳導層的方法之一是通過在傳導層之間的互連處形成通孔。通孔為導電材料的通道或柱塞。多個傳導層之間的互連可用一列通孔(亦即，通孔鏈)形成。
在形成通孔期間，通孔材料和與其接觸的傳導層之間的高接觸電阻或形成於通孔內的空穴或裂縫可能會引起問題。不過，積體電路效能需要通孔具有實質均 勻的電阻。
因此，期望測量通孔電阻以確保恰當的積體電路效能。不過，隨著現代超高密度積體電路的元件特徵小型化，通孔也跟著減少尺寸而使得測量通孔電阻很困難。具體言之，典型測試工具都想方設法在微伏(μV)差分電壓(differential voltage)的範圍內準確地測量。而且，雜訊及偏差水平實質是在μV範圍內。同時，無法提升電流以克服測試限制，因為受測通孔通常無法攜載高電流。具體言之，高電流密度導致過熱及通孔毀損。結果，難以測量具有低電阻及低載流能力(current carrying capacity)之通孔的電阻。
因此，期望提供用於測試積體電路和其中之通孔鏈的改良結構及方法。此外，最好提供用以測量積體電路中之通孔鏈的電阻的結構及方法。此外，由以下結合附圖、上述【發明所屬之技術領域】及【先前技術】的詳細說明及隨附申請專利範圍可明白其他的合意特徵及特性。
提供用於測試積體電路及通孔鏈的結構及方法。在一具體實施例中，用於測試積體電路的結構係包含半導體基板以及設置於該基板上方的第一及第二通孔鏈。該等通孔鏈包含實質相同的片段序列，該片段序列係由各自按照第一及第二通孔配置在N個通孔區互連。該第一通孔配置包含在各通孔區的MN個第一通孔，以及該第 二通孔配置包含在各通孔區的MN+KN個第二通孔。該第一通孔配置不同於該第二通孔配置以及至少一個通孔區的KN 1。該結構包含電壓感測設備，其係與每個通孔鏈電性連接以及經組構成可驅動第一恆定電流通過該第一通孔鏈以及驅動第二恆定電流通過該第二通孔鏈以測量該等通孔鏈之間的差分電壓。
根據另一具體實施例，提供用於測試通孔鏈的結構。該結構包含有N個通孔區的第一通孔鏈，其中每個通孔區包含MN個通孔。該結構更包含有N個通孔區的第二通孔鏈，其中每個通孔區包含MN+KN個通孔。在該結構中，在MN=1時，至少兩個通孔區的KN 2；在MN=1時，至少三個通孔區的KN 1；或在MN=2時，至少七個通孔區的KN 1。再者，該結構包含電壓感測設備，其係與每個通孔鏈電性連接以及經組構成可驅動第一恆定電流通過該第一通孔鏈以及驅動第二恆定電流通過該第二通孔鏈以測量該第一通孔鏈與該第二通孔鏈之間的差分電壓。
在另一具體實施例中，提供用於測試積體電路的方法。該方法包括：提供經設置成帶有第一通孔鏈及第二通孔鏈的半導體基板。該第一通孔鏈包含第一片段序列，該第一片段序列按照第一通孔配置在N個通孔區互連，其中該第一通孔配置包含各自在該第一通孔鏈之各通孔區及數目經選定的第一通孔。該第二通孔鏈包含第二片段序列，該第二片段序列按照與該第一通孔配置不同的第二通孔配置在N個通孔區互連，其中該第二通孔配置包含 各自在該第二通孔鏈之各通孔區及數目經選定的第二通孔。此外，該第二片段序列與該第一片段序列實質相同。該方法包括：驅動第一恆定電流通過該第一通孔鏈以及驅動等於該第一恆定電流的第二恆定電流通過該第二通孔鏈。該方法更包含計算該第一通孔鏈中之該等通孔的電阻。
10‧‧‧示範積體電路、積體電路
12‧‧‧半導體基板
14‧‧‧通孔鏈
20‧‧‧介電層
21至25‧‧‧層
30‧‧‧傳導層片段
31至36‧‧‧片段
40‧‧‧通孔區
41至45‧‧‧通孔區
46‧‧‧測試結構
48‧‧‧第一通孔鏈
49‧‧‧第二通孔鏈
50‧‧‧通孔
60‧‧‧電壓感測設備
61‧‧‧第一力接線
62‧‧‧第二力接線
63‧‧‧第一感測接線
64‧‧‧第二感測接線
70‧‧‧控制器
71‧‧‧第一感測接線
72‧‧‧第二感測接線
73‧‧‧第三感測接線
74‧‧‧放大器橋接器結構、示範放大器橋接器結構
75‧‧‧第一平行串列
76‧‧‧第二平行串列
78‧‧‧第一感測接線
79‧‧‧第二感測接線
80‧‧‧縱向
82‧‧‧方向
84‧‧‧外通孔
86‧‧‧第三通孔(或數個)
88‧‧‧方向
Z‧‧‧選定通孔區、通孔區
用下列附圖描述用於測試積體電路及通孔鏈的結構實施例，以及使用該等結構來測試積體電路及通孔鏈的方法實施例，其中類似的元件用相同的元件符號表示：第1圖的橫截面圖根據示範具體實施例圖示形成於半導體基板上方的通孔鏈；第2圖的示意佈局圖根據示範具體實施例圖示利用第一通孔鏈及第二通孔鏈來測試積體電路的結構；第3圖的示意佈局圖圖示用於測試積體電路之結構的替代實施例；第4圖的示意佈局圖圖示用於測試積體電路之結構的另一替代實施例；第5圖的示意佈局圖根據本文之具體實施例圖示傳導片段根據選定的通孔配置互連於通孔區；以及第6圖的示意佈局圖根據本文之另一具體實施例圖示傳導片段根據替代的通孔配置互連於通孔區。
以下詳細說明本質上只是用來示範而非旨在限制本發明之用於測試積體電路或其中通孔鏈的結構及方法。此外，希望不受【發明所屬之技術領域】、【先前技術】、【發明內容】或【實施方式】之中明示或暗示的理論約束。
如本文所述用於測試積體電路及通孔鏈的結構及方法可避免當前測試裝置所面對的問題。例如，當前測試技術常常無法準確地測量μV差分電壓範圍。為了改善測試及測量，本發明結構及方法係測試通孔鏈而不是個別的通孔。通孔鏈包含一序列用通孔區互連的傳導片段，例如，金屬層。由於橫跨通孔鏈的電壓差(voltage differential)高於橫跨個別通孔的電壓差，因此測量通孔鏈會更容易及更準。
此外，本發明之結構及方法可避免在測量橫跨通孔鏈之電壓差時常遇到的測量問題。具體言之，在測量包含橫跨傳導片段之路徑的差分電壓時，寄生電阻通常是一個問題。在此，係藉由測試具有實質相同傳導片段序列的兩個通孔鏈來避免與測量寄生電阻有關的問題。比較橫跨這兩個通孔鏈之差分電壓時考慮到寄生電阻的消去。
根據本發明具體實施例，在通孔鏈的傳導片段序列實質相同時，提供具有不同通孔數的互連通孔區。具體言之，就至少一個通孔區而言，第一通孔鏈具有少於第二通孔鏈的選定通孔數。第一通孔鏈與第二通孔鏈 的電壓差差額可單獨歸因於通孔數的差異。因此，可由該等通孔鏈的電壓差差額計算通孔的電阻。
第1圖的示範積體電路(以下又有稱「積體電路」)10包含形成於半導體基板12中及/或上的半導體裝置(未圖示)以及形成於半導體基板12上方的通孔鏈14。如圖示，介電層20，例如層21、22、23、24及25，均形成於半導體基板12上方。此外，傳導層片段30(例如，金屬片段)形成於半導體基板12上方及各個介電層20上方以形成互連結構。如圖示，片段31形成於半導體基板12上方，片段32形成於介電層21上方，片段33形成於介電層22上方，片段34形成於介電層23上方，片段35形成於介電層24上方，以及片段36形成於介電層25上方。傳導層片段30係藉由通孔區40電性互連。具體言之，通孔區41電性連接片段31與32，通孔區42電性連接片段32與33，通孔區43電性連接片段33與34，通孔區44電性連接片段34與35，以及通孔區45電性連接片段35與36。由片段31至片段36的路徑定義為通孔鏈14。通孔鏈14可形成於積體電路10的元件區中以及積體電路10的測試區中。
第2圖圖示測試結構46。如圖示，測試結構46包含具有實質相同之傳導層片段30序列及通孔區40的兩個通孔鏈48及49。傳導層片段30在兩個通孔鏈48及49中的實際佈局經匹配成有等效電阻。例如，兩個通孔鏈48及49在形成傳導層片段30之金屬層(metal level)上可具有等效的佈局，以及通孔鏈48及49的子區段在該等 金屬層中交替以增強製成特性的匹配。如本文所使用的，有數目相同之傳導層片段30(由實質相同之導電材料及數目相同之通孔區40形成)的通孔鏈48及49具有實質相同的序列。如圖示，通孔鏈48中的每個通孔區40包含一個通孔50。此外，通孔鏈49中的每個通孔區40包含兩個通孔50。
測試結構46包含連接至各個通孔鏈48及49的電壓感測設備60。第2圖的示範電壓感測設備60為四端子或克耳文感測設備(Kelvin sensing apparatus)。具體言之，每個示範電壓感測設備60包含第一力接線(first force connection)61與第二力接線62。此外，每個電壓感測裝置60經組構成可驅動相同的恆定電流由第一力接線61通過每個通孔鏈48及49至第二力接線62。每個電壓感測設備60更包含第一感測接線(first sense connection)63與第二感測接線64。每個第一感測接線63測量在通孔鏈48或49之前的施加電壓，以及每個第二感測接線64測量在通孔鏈48或49之後的施加電壓。
示範測試結構46更包含與第一感測接線63及第二感測接線64通訊的控制器70。控制器70可各自將各個第一感測接線63的電壓測量值減去各個第二感測接線64的電壓測量值以求出通孔鏈48及49的各自電壓差。此外，控制器70藉由比較通孔鏈48及49的電壓差計算通孔鏈48的電阻，如下述。
儘管通孔鏈48在每個通孔區40包含單一通 孔50以及通孔鏈49在每個通孔區40包含兩個通孔50，然而測試結構46不必受限於此一具體實施例。反而，可以預期的是，通孔鏈48及49在至少一個通孔區40(例如，在兩個通孔區40)有不同的通孔50數目。此外，選定通孔區40的通孔50數目不必為一個或二個、或只相差一個，反而可為任何實際可行之數目。例示第一通孔鏈包含各在第一通孔鏈之N號通孔區的MN個平行通孔，在此MN 1。例示第二通孔鏈包含各在第二通孔鏈之N號通孔區的MN+KN個平行通孔，在此至少一個通孔區的KN 1。在其他通孔區，KN可等於0。
由簡化測試結構的說明可了解通孔電阻的計算，該簡化測試結構包含含有傳導層片段(例如，金屬A及金屬B的交替層)的兩個通孔鏈(或通孔鏈區段)，該等傳導層片段用傳導通孔互連以在該等傳導層片段之間提供總共N個過渡或通孔區。儘管第一通孔鏈可包含各在第一通孔鏈之N號通孔區的MN個通孔，然而在簡化測試結構中，每個通孔區的MN=1。儘管第二通孔鏈各在第二通孔鏈的N號通孔區可包含MN+KN個通孔，然而在簡化測試結構中，每個通孔區的KN=1。
對於簡化測試結構(以及其中“sch”係指第一通孔鏈，以及“dch”係指第二通孔鏈)：V_sch=(If_sch)*(N*Rvia/M+Rasum+Rbsum)
R_sch=V_sch/If_sch
R_dch=V_dch/If_dch
R_amp=Rsch-Rdch
Rvia=R_amp/(N*((1/MN)-1/(KN+MN))
在此N為通孔區40在各通孔鏈中的數目；Rasum為金屬A區段的電阻總合；Rbsum為金屬B區段的電阻總合；If_sch與If_dch為通過各個通孔鏈的強制電流；Pforce_high與Pforce_low為電源功率施加於其間的力接線；Rvia為單一通孔電阻；以及R_amp為第一鏈與第二鏈的計算電阻差額。
因此，兩個通孔鏈之間的電阻差額給出與N*((1/MN)-1/(KN+MN))個通孔等效的電阻值。如果所有N個通孔區的MN=1及KN=1，則給出單一通孔電阻*N/2。在為了測試具有比較不簡化之通孔配置的結構時，計算會變得更複雜，可開發求出通孔電阻的方程式以用於具有兩個通孔鏈的任何測試結構，其中這兩個通孔鏈是按照可變但已知之平行通孔配置來互連而具有實質相同的傳導片段序列。當第一通孔鏈包含在第一通孔鏈中之各個通孔區含有MN個第一通孔的第一通孔配置以及第二通孔鏈包含與第一通孔配置不同的第二通孔配置，使得第二通孔配置在第二通孔鏈中之各個通孔區包含MN+KN個第二通孔時，可改善通孔電阻的計算，其中至少一個通孔區的KN 1。實務上，已發現電阻計算的改善是當MN=1時，至少有兩個通孔區的KN 2(假設所有其他通孔區的KN=0)，或當MN=1 時，至少有三個通孔區的KN 1(假設所有其他通孔區的KN=0)。已發現電阻計算的實質改善是當MN=2時，至少有七個通孔區的KN 1(假設所有其他通孔區的KN=0)。簡化時可選定通孔區及通孔的配置、所欲之計算準確度或其他因素。
第3圖圖示測試結構46的替代實施例。在第3圖中，通孔鏈48及49以串聯方式連接以及電壓感測設備60包含共享電壓及感測接線。具體言之，第一力接線61連接至通孔鏈49以及第二力接線62連接至通孔鏈48。結果，由第一力接線61至第二力接線62的電流被驅動通過通孔鏈49及48。因此，橫跨通孔鏈48及49的電流相等。
如圖示，電壓感測設備60包含第一感測接線71、第二感測接線72及第三感測接線73。第一感測接線71測量通孔鏈49之前的施加電壓，第二感測接線72測量通孔鏈49之後及通孔鏈48之前的施加電壓，以及第三感測接線73測量通孔鏈48之後的施加電壓。類似於第2圖，控制器(未圖示)可用來從得自第一感測接線71、第二感測接線72及第三感測接線73的測量值計算通孔電阻。
第4圖圖示測試結構46的另一具體實施例。在第4圖中，測試結構46使用具有第一平行串列75之通孔鏈49及48以及第二平行串列76之通孔鏈48及49的放大器橋接器結構(以下又有稱「示範放大器橋接器結構」)74。如圖示，電壓感測設備60包含共享電壓與感測 接線。具體言之，第一力接線61與第二力接線62都連接至第一平行串列75及第二平行串列76以平均地驅動電流通過每個串列。放大器橋接器結構74允許只使用兩個感測接線。具體言之，第一感測接線78測量在第一平行串列75之通孔鏈49之後的施加電壓，以及第二感測接線79測量在第二平行串列76之通孔鏈48之後的施加電壓。
在以下方程式中，“sch”係指第二平行串列76的通孔鏈48，以及“dch”係指第一平行串列75的通孔鏈49。此外，以第4圖的簡化示範放大器橋接器結構74而言，所有通孔區的K=1且M=1。對於第4圖之測試結構46的放大器橋接器組構而言：Vmeas=V_sch-V_dch=(N/4)*If*Rvia=(N/4)*Vvia
Rvia=4*Vmeas/(N*If)=(Vmeas/If)/(N/4)
在此：N為通孔區的數目；所有通孔區的M=1且K=1；Vmeas為通孔鏈之間的差分電壓；V_sch為通孔鏈48之後的所得電壓(藉由強加If電流於第二力接線62、第一力接線61之間)；以及V_dch為通孔鏈49之後的所得電壓(藉由強加If電流於第二力接線62、第一力接線61之間)。
使用該放大器橋接器結構允許用簡單型焊墊佈局(pad layout)及快速的“力電流-測量電壓”測試序列以及除以N/4的後續步驟來測量電阻。橋接器結構內的 減法構造可減少誤差因子，因為只做一次測量(因而只引進誤差一次)，以及測量儀器的任何相對誤差直接作用於(Vsch-Vdch)的差分電壓(不像藉由相對誤差涉及Vsch及Vdch之大小的後續減法計算處理，Vsch及Vdch均大於最終結果(Vsch-Vdch))。
第5圖圖示傳導層片段30之選定通孔區(以下又有稱「通孔區」)Z在第一通孔鏈48及第二通孔鏈49中的例示互連。在通孔區Z，MZ=2且KZ=1。如圖示，第一通孔鏈48與第二通孔鏈49各自沿著縱向80延伸。此外，第一通孔鏈48之選定通孔區Z的兩個通孔50係配置成為朝與縱向80實質垂直之方向82延伸的第一線性佈局，而第二通孔鏈49之選定通孔區Z的兩個外通孔84係配置成為與該第一線性佈局等效的第二線性佈局。包含兩個以上通孔50的通孔區40被視為具有外通孔84。如圖示，第三通孔(或數個)86係位於兩個外通孔84之間。利用通孔50的線性配置，可避免通孔鏈48及49之傳導層片段30的寄生電阻有差異。
第6圖圖示傳導層片段30之選定通孔區Z在通孔鏈48及49中的另一例示互連。在通孔區Z，MZ=2且KZ=1。如圖示，第一通孔鏈48與第二通孔鏈49各自沿著縱向80延伸。此外，第一通孔鏈48之選定通孔區Z的兩個通孔50係配置成為朝與縱向80實質平行或重合之方向88延伸的第一線性佈局，而第二孔孔鏈49之選定通孔區Z的兩個外通孔84係配置成為與該第一線性佈局等效 的第二線性佈局。包含兩個以上通孔50的通孔區40被視為具有外通孔84。如圖示，第三通孔(或數個)86位於外通孔84之間。利用通孔50的線性配置，可避免通孔鏈48及49之傳導層片段30的寄生電阻有差異。
總之，本發明用於測試積體電路的結構及方法係利用具有實質相同傳導片段序列的兩個通孔鏈，該等傳導片段用在至少一個通孔區中具有不同數目之通孔的通孔區互連。該等測試結構使用四端子電阻測量值以非常準確地測量兩個通孔鏈的電阻。通孔鏈電阻所提供的感測測量電壓(Vsense_high-Vsense_low)高於藉由測試單一通孔所提供者，以及高差分電壓測量值使得習知測量儀器能夠準確地精確測量。此外，利用測得電阻之間的差額(亦即，差分電壓之間的差額)，可從該等計算去除傳導片段的寄生含量。再者，由於感測測量電壓增加，故可降低每個通孔的電流密度以及最小化高電流密度所誘發的測量重現性問題。由於以串聯方式測量多個通孔，所以固有的平均性也增強通孔電阻之平均值測量的統計準確度。
儘管以上詳細說明已陳述至少一個示範具體實施例，然而應瞭解，仍有有許多變體。也應瞭解，描述於本文的示範具體實施例或實施例並非旨在以任何方式限制本發明的範疇、適用性或組構。反而，上述詳細說明是要讓熟諳此藝者有個方便的發展藍圖用來具體實作該等具體實施例。應瞭解，元件的功能及配置可做出不同的改變而不脫離由申請專利範圍定義的範疇，此範疇包括在申 請本專利申請案時已知及可預見的等效物。
30‧‧‧傳導層片段
40‧‧‧通孔區
46‧‧‧測試結構
48、49‧‧‧通孔鏈
50‧‧‧通孔
60‧‧‧電壓感測設備
61‧‧‧第一力接線
62‧‧‧第二力接線
63‧‧‧第一感測接線
64‧‧‧第二感測接線
70‧‧‧控制器

Claims (20)

  1. 一種用於測試積體電路的結構，係包含：半導體基板；設置於該半導體基板上方的第一通孔鏈，其中，該第一通孔鏈包含第一片段序列，該第一片段序列按照第一通孔配置在N個通孔區互連，其中，該第一通孔配置包含各自在該第一通孔鏈之各通孔區的MN個第一通孔；設置於該半導體基板上方的第二通孔鏈，其中，該第二通孔鏈包含第二片段序列，該第二片段序列按照與該第一通孔配置不同的第二通孔配置在N個通孔區互連，其中，該第二通孔配置包含在該第二通孔鏈之各通孔區的MN+KN個第二通孔，其中，至少一個通孔區的KN 1，以及其中，該第二片段序列與該第一片段序列實質相同；以及電壓感測設備，係與每個通孔鏈電性連接以及經組構成驅動第一恆定電流通過該第一通孔鏈以及驅動第二恆定電流通過該第二通孔鏈，以測量該等通孔鏈之間的差分電壓。
  2. 如申請專利範圍第1項所述之結構，更包含控制器，係經組構成從差分電壓計算該第一通孔鏈中之該等通孔的電阻。
  3. 如申請專利範圍第1項所述之結構，其中，該電壓感測設備包含：第一四端子感測設備，係連接至該第一 通孔鏈以及經組構成驅動該第一恆定電流通過該第一通孔鏈以測量橫跨該第一通孔鏈之第一壓降；以及第二四端子感測設備，係連接至該第二通孔鏈以及經組構成驅動該第二恆定電流通過該第二通孔鏈以測量橫跨該第二通孔鏈的第二壓降。
  4. 如申請專利範圍第1項所述之結構，其中：該第二通孔鏈與該第一通孔鏈以串聯方式電性連接；該第一恆定電流等於該第二恆定電流；該電壓感測設備包含經組構成驅動該第二恆定電流通過該第二通孔鏈及該第一通孔鏈的第一力接線及第二力接線；該電壓感測設備包含第一感測接線、第二感測接線及第三感測接線；該電壓感測設備經組構成以該第一感測接線及該第二感測接線測量該橫跨該第二通孔鏈的第二壓降；以及該電壓感測設備經組構成以該第二感測接線及該第三感測接線測量橫跨該第一通孔鏈的第一壓降。
  5. 如申請專利範圍第1項所述之結構，其中，該第一通孔鏈包含兩個第一子通孔鏈以及該第二通孔鏈包含兩個子第二通孔鏈，以及其中，該結構更包含：放大器橋接器，係包含：由該等第一子通孔鏈及該等第二子通孔鏈形成的由第一通孔鏈至第二通孔鏈之路徑與由 第二通孔鏈至第一通孔鏈之路徑，其中，該電壓感測設備包含：經組構成驅動恆定電流通過該放大器橋接器的第一力接線及第二力接線；以及第一感測接線及第二感測接線經組構成測量以下兩者之間的差分電壓：該第一通孔鏈至第二通孔鏈之路徑中的該第一通孔鏈與該第二通孔鏈至第一通孔鏈之路徑中的該第二通孔鏈。
  6. 如申請專利範圍第1項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；以及各通孔區中的該等通孔係配置成為與該縱向實質垂直的線性佈局。
  7. 如申請專利範圍第1項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；該第一通孔鏈中之選定通孔區Z係包含兩個通孔以及該第二通孔鏈中之對應選定通孔區Z包含三個通孔；該第一通孔鏈之該選定通孔區Z的該兩個通孔係配置成為與該縱向實質垂直的第一線性佈局；以及該第二通孔鏈之該選定通孔區Z的兩個外通孔係配置成為與該第一線性佈局等效的第二線性佈局，以及第三通孔係位在該兩個外通孔之間。
  8. 如申請專利範圍第1項所述之結構，其中： 該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；以及各通孔區中的該等通孔係配置成為與該縱向實質平行或重合的線性佈局。
  9. 如申請專利範圍第1項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；該第一通孔鏈中之選定通孔區Z係包含兩個通孔以及該第二通孔鏈中之對應選定通孔區Z包含三個通孔；以及該第一通孔鏈之該選定通孔區Z的該兩個通孔係配置成為與該縱向實質平行或重合的第一線性佈局；以及該第二通孔鏈之該選定通孔區Z的兩個外通孔係配置成為與該第一線性佈局等效的第二線性佈局，以及第三通孔係位在該兩個外通孔之間。
  10. 一種用於測試通孔鏈的結構，係包含：具有N個通孔區的第一通孔鏈，其中，每個通孔區包含MN個通孔；具有N個通孔區的第二通孔鏈，其中，每個通孔區包含MN+KN個通孔，以及其中：在MN=1時，至少兩個通孔區的KN 2；在MN=1時，至少三個通孔區的KN 1；或在MN=2時，至少七個通孔區的KN 1；以及 電壓感測設備，係與每個通孔鏈電性連接以及經組構成驅動第一恆定電流通過該第一通孔鏈以及驅動第二恆定電流通過該第二通孔鏈，以測量該第一通孔鏈與該第二通孔鏈之間的差分電壓。
  11. 如申請專利範圍第10項所述之結構，更包含控制器，係經組構成從該差分電壓計算該第一通孔鏈之該等通孔的電阻。
  12. 如申請專利範圍第10項所述之結構，其中，該電壓感測設備包含：第一四端子感測設備，係連接至該第一通孔鏈以及經組構成驅動該第一恆定電流通過該第一通孔鏈以測量橫跨該第一通孔鏈之第一壓降；以及第二四端子感測設備，係連接至該第二通孔鏈以及經組構成驅動該第二恆定電流通過該第二通孔鏈以測量橫跨該第二通孔鏈的第二壓降。
  13. 如申請專利範圍第10項所述之結構，其中：該第二通孔鏈與該第一通孔鏈以串聯方式電性連接；該第一恆定電流等於該第二恆定電流；該電壓感測設備包含經組構成驅動該第二恆定電流通過該第二通孔鏈及該第一通孔鏈的第一力接線及第二力接線；該電壓感測設備包含第一電壓感測接線、第二感測接線及第三感測接線；該電壓感測設備經組構成以該第一感測接線及該 第二感測接線測量橫跨該第二通孔鏈的第二壓降；以及該電壓感測設備經組構成以該第二感測接線及該第三感測接線測量橫跨該第一通孔鏈的第一壓降。
  14. 如申請專利範圍第10項所述之結構，其中，該第一通孔鏈包含兩個第一子通孔鏈以及該第二通孔鏈包含兩個第二子通孔鏈，以及其中，該結構更包含：放大器橋接器，係包含：由該等第一子通孔鏈及該等第二子通孔鏈形成的第一通孔鏈至第二通孔鏈之路徑與第二通孔鏈至第一通孔鏈之路徑，其中，該電壓感測設備包含：經組構成驅動恆定電流通過該放大器橋接器的第一力接線及第二力接線；以及第一電壓感測接線及第二感測接線，係經組構成測量以下兩者之間的差分電壓：該第一通孔鏈至第二通孔鏈之路徑中的該第一通孔鏈與該第二通孔鏈至第一通孔鏈之路徑中的該第二通孔鏈。
  15. 如申請專利範圍第10項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；以及各通孔區中的該等通孔係配置成為與該縱向實質垂直的線性佈局。
  16. 如申請專利範圍第10項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸； 該第一通孔鏈及該第二通孔鏈中對應選定通孔區Z的MZ=2且KZ=1；該第一通孔鏈之該選定通孔區Z的該兩個通孔係配置成為與該縱向實質垂直的第一線性佈局；以及該第二通孔鏈之該選定通孔區Z的兩個外通孔係配置成為與該第一線性佈局等效的第二線性佈局，以及第三通孔係位在該兩個外通孔之間。
  17. 如申請專利範圍第10項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；以及各通孔區中的該等通孔係配置成為與該縱向實質平行或重合的線性佈局。
  18. 如申請專利範圍第10項所述之結構，其中：該第一通孔鏈與該第二通孔鏈各自沿著縱向延伸；該第一通孔鏈及該第二通孔鏈中對應選定通孔區Z的MZ=2且KZ=1；該第一通孔鏈之該選定通孔區Z的該兩個通孔係配置成為與該縱向實質平行或重合的第一線性佈局；以及該第二通孔鏈之該選定通孔區Z的兩個外通孔係配置成為與該第一線性佈局等效的第二線性佈局，以及第三通孔係位在該兩個外通孔之間。
  19. 一種測試積體電路的方法，該方法包括： 提供經設置成帶有第一通孔鏈及第二通孔鏈的半導體基板，其中，該第一通孔鏈包含第一片段序列，該第一片段序列按照第一通孔配置在N個通孔區互連，其中，該第一通孔配置包含各自在該第一通孔鏈之各通孔區及數目經選定的第一通孔，其中，該第二通孔鏈包含第二片段序列，該第二片段序列按照與該第一通孔配置不同的第二通孔配置在N個通孔區互連，其中，該第二通孔配置包含各自在該第二通孔鏈之各通孔區及數目經選定的第二通孔，以及其中，該第二片段序列與該第一片段序列實質相同；驅動第一恆定電流通過該第一通孔鏈；驅動第二恆定電流通過該第二通孔鏈，其中，該第二恆定電流等於該第一恆定電流；以及計算該第一通孔鏈中之該等第一通孔的電阻。
  20. 如申請專利範圍第19項所述之方法，其中，計算該第一通孔鏈中之該等第一通孔的電阻包括：計算該第一通孔鏈的第一電阻；計算該第二通孔鏈的第二電阻；以及從該第一電阻減去該第二電阻以計算該第一通孔鏈中之該等第一通孔的電阻。
TW102142936A 2013-05-02 2013-11-26 測試積體電路和其中的通孔鏈的結構及方法 TWI516779B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/875,962 US9279851B2 (en) 2013-05-02 2013-05-02 Structures and methods for testing integrated circuits and via chains therein

Publications (2)

Publication Number Publication Date
TW201443456A TW201443456A (zh) 2014-11-16
TWI516779B true TWI516779B (zh) 2016-01-11

Family

ID=51805915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142936A TWI516779B (zh) 2013-05-02 2013-11-26 測試積體電路和其中的通孔鏈的結構及方法

Country Status (3)

Country Link
US (1) US9279851B2 (zh)
CN (1) CN104133170B (zh)
TW (1) TWI516779B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481949B (zh) * 2017-06-20 2019-09-24 厦门市三安集成电路有限公司 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135298A (ja) * 1996-10-31 1998-05-22 Mitsubishi Electric Corp 配線の信頼性評価装置及びその方法
US6570181B1 (en) * 1999-12-07 2003-05-27 Texas Instruments Incorporated Semiconductor metal interconnect reliability test structure
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US7085977B2 (en) * 2000-12-19 2006-08-01 Texas Instruments Incorporated Method and system for detecting an outlying resistance in a plurality of resistive elements
JP3592318B2 (ja) * 2001-08-14 2004-11-24 沖電気工業株式会社 半導体装置の検査方法及び半導体装置の検査システム
KR100555504B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 결함 크기를 검출할 수 있는 반도체 소자의 테스트 구조및 이를 이용한 테스트 방법
US7105856B1 (en) * 2005-03-31 2006-09-12 United Microelectronics Corp. Test key having a chain circuit and a kelvin structure
TWI388846B (zh) 2005-07-14 2013-03-11 Jsr Corp An electrical impedance measuring device and a measuring method for connecting an electrical resistance measuring connector and a circuit board
US8067718B2 (en) 2006-05-04 2011-11-29 Tektronix, Inc. Method and apparatus for probing
JP2007322127A (ja) 2006-05-30 2007-12-13 Nidec-Read Corp 基板検査方法及び基板検査装置
DE102006025351B4 (de) * 2006-05-31 2013-04-04 Globalfoundries Inc. Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
US7919973B2 (en) * 2007-06-22 2011-04-05 Microchip Technology Incorporated Method and apparatus for monitoring via's in a semiconductor fab
JP2009070877A (ja) * 2007-09-11 2009-04-02 Nec Electronics Corp 半導体装置および半導体装置の評価方法
CN101762750B (zh) * 2008-12-25 2011-10-26 上海北京大学微电子研究院 通孔电阻测量结构及方法
US20110221460A1 (en) * 2010-03-10 2011-09-15 Heinrich Trebo Integrated Circuit Arrangement Having a Defect Sensor
CN102200554A (zh) * 2011-03-30 2011-09-28 上海北京大学微电子研究院 电阻测试结构及测试方法
US8754655B2 (en) * 2011-08-11 2014-06-17 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration

Also Published As

Publication number Publication date
US9279851B2 (en) 2016-03-08
CN104133170B (zh) 2017-04-12
US20140327465A1 (en) 2014-11-06
CN104133170A (zh) 2014-11-05
TW201443456A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US8436626B2 (en) Cascaded-based de-embedding methodology
US8754655B2 (en) Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
US20070168818A1 (en) Semiconductor test device with heating circuit
US20120268147A1 (en) Structure for measuring bump resistance and package substrate comprising the same
US20090065947A1 (en) Semiconductor device having circularly connected plural pads via through holes and method of evaluating the same
US7365529B2 (en) Test structure design for reliability test
US7061264B2 (en) Test semiconductor device and method for determining Joule heating effects in such a device
CN106898562A (zh) 半导体结构以及测试栅极氧化层的击穿电压的方法
CN112864131A (zh) 电迁移测试结构及电迁移测试方法
TWI516779B (zh) 測試積體電路和其中的通孔鏈的結構及方法
US6383827B1 (en) Electrical alignment test structure using local interconnect ladder resistor
JP2011216540A (ja) 半導体装置及び抵抗測定方法
CN104465420A (zh) 用于获取晶圆级键合结构电阻的方法及其半导体结构
CN104282661B (zh) 集成电路中可靠性分析的测试结构及其测试方法
CN216670129U (zh) 一种电迁移测试装置
EP2385551A1 (en) Silicon substrate wafer and test method
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
CN104157584B (zh) 深通孔电阻的测试结构及测试方法
KR20010035660A (ko) 배선연결부에 의한 지연시간 측정방법
CN207367924U (zh) 晶圆及其晶圆允收测试结构
TWI502179B (zh) Apparatus and method for measuring the internal stress of electronic construction
JP2011059085A (ja) 半導体装置及びその検査方法
CN113097092B (zh) 应力迁移测试结构和应力迁移测试方法
TWI706142B (zh) 電性測試結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees