CN104465420A - 用于获取晶圆级键合结构电阻的方法及其半导体结构 - Google Patents

用于获取晶圆级键合结构电阻的方法及其半导体结构 Download PDF

Info

Publication number
CN104465420A
CN104465420A CN201310430011.9A CN201310430011A CN104465420A CN 104465420 A CN104465420 A CN 104465420A CN 201310430011 A CN201310430011 A CN 201310430011A CN 104465420 A CN104465420 A CN 104465420A
Authority
CN
China
Prior art keywords
pad
wafer
resistance
bonding
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310430011.9A
Other languages
English (en)
Other versions
CN104465420B (zh
Inventor
陈政
张海芳
戚德奎
李新
陈晓军
刘煊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310430011.9A priority Critical patent/CN104465420B/zh
Publication of CN104465420A publication Critical patent/CN104465420A/zh
Application granted granted Critical
Publication of CN104465420B publication Critical patent/CN104465420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

本发明提供一种半导体结构及采用该结构获取晶圆级键合结构电阻的方法。关于获取方法，包括：通过对两晶圆键合前后的电阻分别进行测量，后依据两晶圆键合前后的电阻、晶圆级键合结构的电阻之间的串并联关系获取晶圆级键合结构的电阻。获取方法不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的晶圆级键合结构的电阻较为精准。

Description

用于获取晶圆级键合结构电阻的方法及其半导体结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及采用该半导体结构获取晶圆级键合结构电阻的方法。
背景技术
近年来，半导体器件大规模集成化的发展驱动芯片设计人员与制造商不断寻求新的电路设计方式以使得芯片空间最大化利用。三维集成电路（3DIntegrated Circuit，3D IC）是一种系统级架构，其由多个晶圆结合而成，其中每个晶片的内部含有多个平面器件层的叠层。基于上述优点，3D集成电路越来越多地被研发人员关注。
典型的3D集成电路中，采用铜-铜键合（Cu Cu Bonding）将两个各自制作有有源器件的晶圆键合在一起，上述也称晶圆级（Wafer Level）键合。可以理解的是，键合结构的电阻大小影响整个3D集成电路的性能。
现有键合结构的电阻测量电路中，通过将位于各自晶圆上的焊盘、金属互连线、连接两者的导电插塞之间形成串联结构进行测量，由于焊盘、导电插塞、金属互连线的电阻一般通过经验值以实现从总的测试结果中剥离出来，加之键合结构的电阻又远远小于上述三者的电阻，因而，上述方法获取的键合结构电阻不准确。
有鉴于此，实有必要提出一种半导体结构及采用该半导体结构获取晶圆级键合结构电阻的方法加以解决。
发明内容
本发明实现的目的是对键合结构的电阻进行准确获取。
为实现上述目的，本发明提供一种用于获取晶圆级键合结构电阻的半导体结构，所述半导体结构包括：
第一晶圆，所述第一晶圆表面具有2n个第一焊盘，以每两个相邻的第一焊盘为一组，将2n个第一焊盘分为n组，每组内的两个第一焊盘间电连接，不同组之间的所述第一焊盘间绝缘，n为大于等于1的整数；
适于与所述第一晶圆键合的第二晶圆，所述第二晶圆表面具有第二焊盘，所述第二焊盘的数目与所述第一焊盘的数目相等，适于与所述第一焊盘一一对应地键合；当所述第二焊盘的数目为两个时，两个所述第二焊盘间电连接；当所述第二焊盘的数目大于两个时，适于与同组的第一焊盘键合的相邻的两个第二焊盘间绝缘，适于与不同组的第一焊盘键合的相邻的两个第二焊盘间电连接；位于第一晶圆上用于分别暴露两个第一焊盘的第一开口或位于第二晶圆上用于分别暴露两个第二焊盘的第二开口；
通过所述第一焊盘与所述第二焊盘将所述第一晶圆与所述第二晶圆键合后的结构，所述第一开口暴露的两个第一焊盘为所述第一晶圆与所述第二晶圆键合后结构的电阻的测量点，所述第二开口暴露的两个第二焊盘为所述第一晶圆与所述第二晶圆键合后结构的电阻的测量点。
可选地，当所述第二焊盘的数目大于两个时，所述第一开口暴露的两个第一焊盘所适于键合的第二焊盘不与其它第二焊盘电连接。
可选地，当所述第二焊盘的数目大于两个时，所述第二开口暴露的两个第二焊盘所适于键合的第一焊盘不与其它第一焊盘电连接。
可选地，所述第一焊盘间电连接通过分别位于两个第一焊盘上的第一导电插塞以及连接两第一导电插塞的第一金属互连线实现。
可选地，所述第二焊盘间电连接通过分别位于两个第二焊盘上的第二导电插塞以及连接两第二导电插塞的第二金属互连线实现。
可选地，所述第一焊盘间电连接通过分别位于两个第一焊盘上的第一硅通孔以及连接两第一硅通孔的第一金属互连线实现。
可选地，所述第二焊盘间电连接通过分别位于两个第二焊盘上的第二硅通孔以及连接两第二硅通孔的第二金属互连线实现。
可选地，所述第一焊盘的材质与所述第二焊盘的材质相同。
可选地，所述第一焊盘的材质为铜，所述第二焊盘的材质也为铜。
可选地，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等。
基于上述半导体结构，本发明还提供了一种获取晶圆级键合结构电阻的方法，包括：
当所述第一焊盘的数目与所述第二焊盘的数目分别为两个时：
分别测量键合前，所述第一晶圆上电连接的两个所述第一焊盘间的电阻R1，所述第二晶圆上电连接的两个所述第二焊盘间的电阻R2；
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R1－Rtotal）获取晶圆级键合结构的电阻Rb；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R2－Rtotal）获取晶圆级键合结构的电阻Rb；
当所述第一焊盘的数目与所述第二焊盘的数目分别为大于两个时：
选择多组第一焊盘，所述多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路，分别测量键合前，所选择的多组第一焊盘间的电阻R11、R12……，R1s，s≤n，适于与所述多组第一焊盘键合的所述第二晶圆上的第二焊盘中，电连接的两个相邻的所述第二焊盘间的电阻R21、R22……，R2m，m为s－1，s≥2；
通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R11－R12……－R1s－R21－R22……－R2m获取晶圆级键合结构的电阻Rb；
或选择多组第二焊盘，所述多组第二焊盘满足在第一晶圆与第二晶圆键合后，该些组的第二焊盘与键合的第一晶圆上的第一焊盘间形成一通路，分别测量键合前，所选择的多组第二焊盘间的电阻R21、R22……，R2s，s≤n，适于与所述多组第二焊盘键合的所述第一晶圆上的第一焊盘中，电连接的两个相邻的所述第一焊盘间的电阻R11、R12……，R1m，m为s－1，s≥2；
通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R21－R22……－R2s－R11－R12……－R1m获取晶圆级键合结构的电阻Rb。
可选地，所述第一焊盘的材质与所述第二焊盘的材质相同，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等；
当所述第一焊盘的数目与所述第二焊盘的数目分别为两个时：
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为[Rtotal*（R1＋R2）－R1*R2]/[2*（R1－Rtotal）]；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为[Rtotal*（R1＋R2）－R1*R2]/[2*（R2－Rtotal）]。
可选地，所述第一焊盘的材质与所述第二焊盘的材质相同，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等；
当所述第一焊盘的数目与所述第二焊盘的数目分别为大于两个时：
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为（Rtotal－R11－R12……－R1s－R21－R22……－R2m）/2（s－1）；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为（Rtotal－R21－R22……－R2s－R11－R12……－R1m）/2（s－1）。
与现有技术相比，本发明的技术方案具有以下优点：
1）当第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目分别为两个，即n=1时：
分别测量键合前，所述第一晶圆上电连接的两个所述第一焊盘间的电阻R1，所述第二晶圆上电连接的两个所述第二焊盘间的电阻R2；
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，由于此时两个所述第二焊盘间的电阻R2与晶圆级键合结构的电阻Rb串联后，与两个所述第一焊盘间的电阻R1并联，因而可以通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R1－Rtotal）获取晶圆级键合结构的电阻Rb；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，由于此时两个所述第一焊盘间的电阻R1与晶圆级键合结构的电阻Rb串联后，与两个所述第二焊盘间的电阻R2并联，因而可以通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R2－Rtotal）获取晶圆级键合结构的电阻Rb；
当所述第一焊盘的数目与所述第二焊盘的数目分别为大于两个，即n＞1时：
选择多组第一焊盘，所述多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路，分别测量键合前，所选择的多组第一焊盘间的电阻R11、R12……，R1s，s≤n，适于与所述多组第一焊盘键合的所述第二晶圆上的第二焊盘中，电连接的两个相邻的所述第二焊盘间的电阻R21、R22……，R2m，m为s－1，s≥2；
通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R11－R12……－R1s－R21－R22……－R2m获取晶圆级键合结构的电阻Rb；
或选择多组第二焊盘，所述多组第二焊盘满足在第一晶圆与第二晶圆键合后，该些组的第二焊盘与键合的第一晶圆上的第一焊盘间形成一通路，分别测量键合前，所选择的多组第二焊盘间的电阻R21、R22……，R2s，s≤n，适于与所述多组第二焊盘键合的所述第一晶圆上的第一焊盘中，电连接的两个相邻的所述第一焊盘间的电阻R11、R12……，R1m，m为s－1，s≥2；
通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R21－R22……－R2s－R11－R12……－R1m获取晶圆级键合结构的电阻Rb。
上述方案中，通过对两晶圆键合前后的电阻分别进行测量，后依据两晶圆键合前后的电阻、晶圆级键合结构的电阻之间的串并联关系获取晶圆级键合结构的电阻Rb，其获取方法不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
2）可选方案中，为获得每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻，将每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻都设置为相同，例如使得所述第一焊盘的材质与所述第二焊盘的材质相同，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等，当所述第一焊盘的数目与所述第二焊盘的数目分别为两个，即n=1时：
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，通过[Rtotal*（R1＋R2）－R1*R2]/[2*（R1－Rtotal）]获得每个第一焊盘与第二焊盘间形成的键合结构的电阻；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，通过[Rtotal*（R1＋R2）－R1*R2]/[2*（R2－Rtotal）]获得每个第一焊盘与第二焊盘间形成的键合结构的电阻；
上述方案中，每个第一焊盘与第二焊盘间形成的键合结构的电阻可以通过两晶圆键合前后分别进行电阻测量而获取，其获取公式均不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
3）可选方案中，为获得每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻，将每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻都设置为相同，例如使得所述第一焊盘的材质与所述第二焊盘的材质相同，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等，当所述第一焊盘的数目与所述第二焊盘的数目分别为两个，即n＞1时：
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，通过（Rtotal－R11－R12……－R1s－R21－R22……－R2m）/2（s－1）获得每个第一焊盘与第二焊盘间形成的键合结构的电阻；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，通过（Rtotal－R21－R22……－R2s－R11－R12……－R1m）/2（s－1）获得每个第一焊盘与第二焊盘间形成的键合结构的电阻；
上述方案中，每个第一焊盘与第二焊盘间形成的键合结构的电阻可以通过两晶圆键合前后分别进行电阻测量而获取，其获取公式均不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
4）可选方案中，所述第一焊盘间电连接通过分别位于两个第一焊盘上的第一导电插塞以及连接两第一导电插塞的第一金属互连线实现，和/或所述第二焊盘间电连接通过分别位于两个第二焊盘上的第二导电插塞以及连接两第二导电插塞的第二金属互连线实现，如此两晶圆通过晶圆的正面（功能面）键合。
5）可选方案中，与4）可选方案不同的是，所述第一焊盘间电连接通过分别位于两个第一焊盘上的第一硅通孔（TSV）以及连接两第一硅通孔的第一金属互连线实现，和/或所述第二焊盘间电连接通过分别位于两个第二焊盘上的第二硅通孔以及连接两第二硅通孔的第二金属互连线实现，如此两晶圆通过晶圆的背面键合，为3D集成电路提供了多种选择。
附图说明
图1是本发明实施例一的第一晶圆的截面结构示意图；
图2是本发明实施例一的第二晶圆的截面结构示意图；
图3是本发明实施例一的第一晶圆与第二晶圆键合后的结构的截面示意图；
图4是本发明实施例一的第一晶圆与第二晶圆键合后的结构的等效电路图；
图5是本发明实施例二的第一晶圆的截面结构示意图；
图6是本发明实施例二的第二晶圆的截面结构示意图；
图7是本发明实施例二的第一晶圆与第二晶圆键合后的结构的截面示意图；
图8是本发明实施例二的第一晶圆与第二晶圆键合后的结构的等效电路图；
图9是本发明实施例三的第一晶圆的截面结构示意图；
图10是本发明实施例三的第二晶圆的截面结构示意图；
图11是本发明实施例三的第一晶圆与第二晶圆键合后的结构的截面示意图；
图12是本发明实施例三的第一晶圆与第二晶圆键合后的结构的等效电路图；
图13是本发明实施例四的第一晶圆与第二晶圆键合后的结构的截面示意图；
图14是本发明实施例四的第一晶圆与第二晶圆键合后的结构的等效电路图。
图15是本发明实施例五的第一晶圆与第二晶圆键合后的结构的截面示意图；
图16是本发明实施例五的第一晶圆与第二晶圆键合后的结构的等效电路图。
具体实施方式
如背景技术中所述，现有键合结构的电阻测量电路中，由于焊盘、导电插塞、金属互连线的电阻一般通过经验值以实现从总的测试结果中剥离出来，加之键合结构的电阻又远远小于上述三者的电阻，因而，上述方法获取的键合结构电阻不准确。针对上述问题，本发明提供了一种半导体结构及采用该半导体结构获取晶圆级键合结构电阻的方法，分为当第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目分别为1）两个，即n=1时，与2）大于两个，即n＞1时两种情况。
针对1）情况，晶圆级键合结构电阻的获取方法包括：
分别测量键合前，所述第一晶圆上电连接的两个所述第一焊盘间的电阻R1，所述第二晶圆上电连接的两个所述第二焊盘间的电阻R2；
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，由于此时两个所述第二焊盘间的电阻R2与晶圆级键合结构的电阻Rb串联后，与两个所述第一焊盘间的电阻R1并联，因而可以通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R1－Rtotal）获取晶圆级键合结构的电阻Rb；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，由于此时两个所述第一焊盘间的电阻R1与晶圆级键合结构的电阻Rb串联后，与两个所述第二焊盘间的电阻R2并联，因而可以通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R2－Rtotal）获取晶圆级键合结构的电阻Rb；
针对2）情况，晶圆级键合结构电阻的获取方法包括：
选择多组第一焊盘，所述多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路，分别测量键合前，所选择的多组第一焊盘间的电阻R11、R12……，R1s，s≤n，适于与所述多组第一焊盘键合的所述第二晶圆上的第二焊盘中，电连接的两个相邻的所述第二焊盘间的电阻R21、R22……，R2m，m为s－1，s≥2；
通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R11－R12……－R1s－R21－R22……－R2m获取晶圆级键合结构的电阻Rb；
或选择多组第二焊盘，所述多组第二焊盘满足在第一晶圆与第二晶圆键合后，该些组的第二焊盘与键合的第一晶圆上的第一焊盘间形成一通路，分别测量键合前，所选择的多组第二焊盘间的电阻R21、R22……，R2s，s≤n，适于与所述多组第二焊盘键合的所述第一晶圆上的第一焊盘中，电连接的两个相邻的所述第一焊盘间的电阻R11、R12……，R1m，m为s－1，s≥2；
通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R21－R22……－R2s－R11－R12……－R1m获取晶圆级键合结构的电阻Rb。
上述方案中，对于由两对焊盘键合的结构，首先对两晶圆键合前的各结构、键合后的结构分别进行相应电阻测量，在键合后的结构中，其中一晶圆键合前的各结构的电阻与晶圆级键合结构的电阻为串联关系，后与另一晶圆键合前的各结构的电阻并联，因而根据串并联关系从键合后的结构的电阻测量结果中扣除两晶圆键合前的各结构的电阻，即可获得晶圆级键合结构的电阻Rb。对于多于两对焊盘的键合结构，首先对两晶圆键合前的各结构、键合后的结构分别进行相应电阻测量，在键合后的结构中，两晶圆键合前的各结构的电阻与晶圆级键合结构的电阻为串联关系，因而从键合后的结构的电阻测量结果中扣除两晶圆键合前的各结构的电阻，即可获得晶圆级键合结构的电阻Rb。可见，上述获取公式均不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
实施例一
本实施例以第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目分别为两个为例介绍本发明提供的获取晶圆级键合结构的电阻的半导体结构及其方法。
首先参照图1所示的第一晶圆的截面结构示意图。第一晶圆10表面具有两个第一焊盘11，分别为焊盘111、112，两个相邻的第一焊盘111、112间电连接。此外，第一晶圆10还具有用于分别暴露两个第一焊盘111、112的第一开口121、122。
本实施例中，第一焊盘111、112形成在晶圆10的正面10a（功能面，也即有源器件所在面）上，第一焊盘111、112间电连接通过分别位于两个第一焊盘111、112上的第一导电插塞131、132以及连接两第一导电插塞131、132的第一金属互连线141实现，不需电连接的部分由绝缘材料（未标示），例如二氧化硅介电层实现电绝缘。为了增强电连接可靠性，位于第一焊盘111上的第一导电插塞131可以为两个及其以上，同理，位于第一焊盘112上的第一导电插塞132也可以为两个及其以上。
接着，参照图2所示的第二晶圆的截面结构示意图。第二晶圆20适于与第一晶圆10键合，第二晶圆20表面具有第二焊盘21，第二焊盘21的数目与第一焊盘11的数目相等，适于与第一焊盘11一一对应地键合，两个第二焊盘211、212间电连接。
本实施例中，第二焊盘211、212形成在晶圆20的正面20a（功能面，也即有源器件所在面）上，第二焊盘211、212间电连接通过分别位于两个第二焊盘211、212上的第二导电插塞231、232以及连接两第二导电插塞231、232的第二金属互连线241实现，不需电连接的部分由绝缘材料（未标示），例如二氧化硅介电层实现电绝缘。如此两晶圆10、20均通过晶圆的正面10a、20a键合。其它实施例中，两晶圆10、20也通过晶圆的背面（与正面相对的表面）键合。此时，第一焊盘间电连接可以通过分别位于两个第一焊盘上的第一硅通孔（TSV）（未图示）以及连接两第一硅通孔的第一金属互连线实现，第二焊盘间电连接可以通过分别位于两个第二焊盘上的第二硅通孔（TSV）（未图示）以及连接两第二硅通孔的第二金属互连线实现，如此为3D集成电路提供了多种选择。
为了增强电连接可靠性，位于第二焊盘211上的第二导电插塞231可以为两个及其以上，同理，位于第二焊盘212上的第二导电插塞232也可以为两个及其以上。
第一焊盘111、112的材质与所述第二焊盘211、212的材质可以相同，也可以不同，本实施例优选相同，都为铜；第一焊盘111、112与第二焊盘211、212的尺寸，例如为厚度、宽度、以及长度，可以相等也可以不等，实现电连接即可，本实施例为相等，且第一焊盘111、112与第二焊盘211、212在键合时完全对准。
之后，参照图3所示的所述第一晶圆与第二晶圆键合后的结构的截面示意图。将第一晶圆10上的第一焊盘111、112与第二晶圆20上的第二焊盘211、212分别对准，键合，两者可以直接压合，也可以在中间设置粘合层后压合。第一开口121、122暴露的两个第一焊盘111、112分别为所述第一晶圆10与所述第二晶圆20键合后结构的电阻的测量点A、B。
上述第一晶圆10、第二晶圆20、以及两者键合后的结构形成了本实施例获取晶圆级键合结构电阻的半导体结构。
基于上述半导体结构，以下介绍晶圆级键合结构电阻的获取方法。
1）分别测量键合前，所述第一晶圆10上电连接的两个第一焊盘111、112间的电阻R1，第二晶圆20上电连接的两个第二焊盘211、212间的电阻R2；
2）通过位于第一晶圆10上分别暴露两个第一焊盘111、112的第一开口121、122测量所述第一晶圆10与所述第二晶圆20键合后结构的电阻Rtotal。此时，第一晶圆10与第二晶圆20键合后的结构的等效电路图如图4所示。由于两个第二焊盘211、212间的电阻R2与晶圆级键合结构的电阻Rb串联后，与两个第一焊盘111、112间的电阻R1并联，因而可以通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R1－Rtotal）获取晶圆级键合结构的电阻Rb。
可以理解的是，上述方案中，晶圆级键合结构的电阻Rb通过两晶圆键合前后分别进行电阻测量而获取，其获取公式均不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
进一步地，为了获得每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻，具体地，即为第一焊盘111与第二焊盘211间形成的晶圆级键合结构的电阻，第一焊盘112与第二焊盘212间形成的晶圆级键合结构的电阻，将每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻都设置为相同，例如使得所述第一焊盘111、112的材质与所述第二焊盘211、212的材质相同，每个第一焊盘111、112的尺寸都相等，每个第二焊盘211、212的尺寸都相等，每个第一焊盘111、112与每个第二焊盘211、212的尺寸也都相等，则通过[Rtotal*（R1＋R2）－R1*R2]/[2*（R1－Rtotal）]获得每个第一焊盘与第二焊盘间形成的键合结构的电阻。
实施例二
本实施例二仍以当第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目分别为两个为例介绍本发明提供的获取晶圆级键合结构的电阻的半导体结构及其方法。对于半导体结构，参照图5所示的第一晶圆10的截面结构示意图，以及图6所示的第二晶圆20的截面结构示意图，与实施例一中第一晶圆10上具有用于分别暴露两个第一焊盘111、112的第一开口121、122不同的是，第二晶圆20上具有用于分别暴露两个第二焊盘211、212的第二开口221、222。换言之，如图7所示，第一晶圆10与所述第二晶圆20键合后结构的电阻的测量点A、B位于第二晶圆20上。
基于上述半导体结构，本实施例的晶圆级键合结构电阻的获取方法与实施例一的区别在于：通过位于第二晶圆20上分别暴露两个第二焊盘211、212的第一开口221、222测量所述第一晶圆10与所述第二晶圆20键合后结构的电阻Rtotal。此时，第一晶圆10与第二晶圆20键合后的结构的等效电路图如图8所示。由于此时两个所述第一焊盘111、112间的电阻R1与晶圆级键合结构的电阻Rb串联后，与两个所述第二焊盘211、212间的电阻R2并联，因而可以通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R2－Rtotal）获取晶圆级键合结构的电阻Rb。
进一步地，为了获得每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻，具体地，即为第一焊盘111与第二焊盘211间形成的晶圆级键合结构的电阻，第一焊盘112与第二焊盘212间形成的晶圆级键合结构的电阻，将每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻都设置为相同，例如使得所述第一焊盘111、112的材质与所述第二焊盘211、212的材质相同，每个第一焊盘111、112的尺寸都相等，每个第二焊盘211、212的尺寸都相等，每个第一焊盘111、112与每个第二焊盘211、212的尺寸也都相等，则通过[Rtotal*（R1＋R2）－R1*R2]/[2*（R2－Rtotal）]获得每个第一焊盘与第二焊盘间形成的键合结构的电阻。
实施例三
本实施例以第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目为2n，n为大于1的整数，具体地，n为3，即第一焊盘与第二焊盘分别为六个为例介绍本发明提供的获取晶圆级键合结构的电阻的半导体结构及其方法。
首先参照图9所示的第一晶圆的截面结构示意图。第一晶圆30表面具有六个第一焊盘31，分别为第一焊盘311、312、313、314、315、316。以每两个相邻的第一焊盘为一组，将六个第一焊盘分为3组，每组内的两个第一焊盘间电连接，不同组之间的所述第一焊盘间绝缘。例如第一焊盘311、312为一组，两者之间电连接；第一焊盘313、314为一组，两者之间也电连接；第一焊盘315、316为一组，两者之间也电连接。不同组之间相邻的第一焊盘312、313之间绝缘，第一焊盘314、315之间绝缘。此外，第一晶圆10上还具有用于分别暴露第一焊盘311、316的两个第一开口321、322。
本实施例中，第一焊盘311、312间电连接通过分别位于两个第一焊盘311、312上的第一导电插塞331、332以及连接两第一导电插塞331、332的第一金属互连线341实现，第一焊盘313、314间电连接通过分别位于两个第一焊盘313、314上的第一导电插塞333、334以及连接两第一导电插塞333、334的第一金属互连线342实现，第一焊盘315、316间电连接通过分别位于两个第一焊盘315、316上的第一导电插塞335、336以及连接两第一导电插塞335、336的第一金属互连线343实现。为了增强电连接可靠性，位于第一焊盘311上的第一导电插塞331可以为两个及其以上，同理，位于其它第一焊盘312、313、314、315、316上的各自第一导电插塞332、333、334、335、336也可以为两个及其以上。
接着，参照图10所示的第二晶圆的截面结构示意图。第二晶圆40适于与所述第一晶圆30键合，所述第二晶圆40表面具有第二焊盘41，所述第二焊盘41的数目与所述第一焊盘31的数目相等，适于与所述第一焊盘31一一对应地键合；适于与同组的第一焊盘键合的相邻的两个第二焊盘间绝缘，适于与不同组的第一焊盘键合的相邻的两个第二焊盘间电连接，即参照图9至图11所示，与同组第一焊盘313、314键合的两个相邻的所述第二焊盘413、414间绝缘，不同组的第一焊盘312、313键合的两个相邻的所述第二焊盘412、413间电连接，不同组的第一焊盘314、315键合的两个相邻的所述第二焊盘414、415间电连接。此外，参照图9至图11所示，第二晶圆40上，第一开口321、322暴露的两个第一焊盘311、316所适于键合的第二焊盘411、416不与其它第二焊盘412、413、414、415电连接。
本实施例中，第二焊盘412、413间电连接通过分别位于两个第二焊盘412、413上的第二导电插塞431、432以及连接两第二导电插塞431、432的第二金属互连线441实现，第二焊盘414、415间电连接通过分别位于两个第二焊盘414、415上的第二导电插塞433、434以及连接两第二导电插塞433、434的第二金属互连线442实现。为了增强电连接可靠性，位于第二焊盘412上的第二导电插塞431可以为两个及其以上，同理，位于其它第二焊盘413、414、415上的各自第二导电插塞432、433、434也可以为两个及其以上。
本实施例中，两晶圆30、40（参照图9至11所示）分别通过各自的正面30a、40a（功能面，也即有源器件所在面）键合。其它实施例中，第一焊盘间电连接也可以通过分别位于两个第一焊盘上的第一硅通孔（TSV）（未图示）以及连接两第一硅通孔的第一金属互连线实现，第二焊盘间电连接也可以通过分别位于两个第二焊盘上的第二硅通孔（TSV）（未图示）以及连接两第二硅通孔的第二金属互连线实现。如此两晶圆可以通过晶圆的背面键合，为3D集成电路提供了多种选择。
之后，参照图11所示的所述第一晶圆与第二晶圆键合后的结构的截面示意图。将第一晶圆30上的第一焊盘311、312、313、314、315、316与第二晶圆40上的第二焊盘411、412、413、414、415、416分别对准，键合，两者可以直接压合，也可以在中间设置粘合层后压合。第一开口321、322暴露的两个第一焊盘311、316分别为所述第一晶圆30与所述第二晶圆40键合后结构的电阻的测量点A、B。
上述第一晶圆30、第二晶圆40、以及两者键合后的结构形成了本实施例获取晶圆级键合结构的电阻的半导体结构。
基于上述半导体结构，以下介绍晶圆级键合结构电阻的获取方法。
1）选择多组第一焊盘，所述多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路。本实施例中，第一焊盘311、312为一组，第一焊盘313、314为一组，第一焊盘315、316为一组。
然后分别测量键合前，所选择的多组第一焊盘间的电阻R11、R12……，R1s，s≤n，适于与所述多组第一焊盘键合的所述第二晶圆上的第二焊盘中，电连接的两个相邻的所述第二焊盘间的电阻R21、R22……，R2m，m为s－1，s≥2。本实施例中，第一焊盘311、312间的电阻为R11，第一焊盘313、314间的电阻为R12，第一焊盘315、316间的电阻为R13。适于与所述多组第一焊盘311、312、313、314、315、316键合的所述第二晶圆40上的第二焊盘411、412、413、414、415、416中，电连接的两个相邻的所述第二焊盘412、413间的电阻为R21，电连接的两个相邻的所述第二焊盘414、415间的电阻为R22。
本实施例中，第一晶圆30上的所有第一焊盘311、312、313、314、315、316都被选择用于测量，因而s＝n＝3，m＝s－1＝2。
2）通过位于第一晶圆30上分别暴露两个第一焊盘311、316的第一开口321、322测量所述第一晶圆30与所述第二晶圆40键合后结构的电阻Rtotal。此时，第一晶圆30与第二晶圆40键合后的结构的等效电路图如图12所示，由于此时第一晶圆30上第一焊盘311、312间的电阻R11、第一焊盘313、314间的电阻R12、第一焊盘315、316间的电阻R13、第二晶圆40上第二焊盘412、413间的电阻R21、第二焊盘414、415间的电阻R22以及晶圆级键合结构的电阻Rb均为串联，因而可以通过Rb=Rtotal－R11－R12－R13－R21－R22获取晶圆级键合结构的电阻Rb。
可以理解的是，上述方案中，晶圆级键合结构的电阻Rb可以通过两晶圆键合前后分别进行电阻测量而获取，其获取公式均不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
进一步地，为了获得每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻，将每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻都设置为相同，例如使得所述第一焊盘311、312、313、314、315、316的材质与所述第二焊盘411、412、413、414、415、416的材质相同，每个所述第一焊盘311、312、313、314、315、316的尺寸都相等，每个所述第二焊盘411、412、413、414、415、416的尺寸都相等，每个所述第一焊盘311、312、313、314、315、316与每个所述第二焊盘411、412、413、414、415、416的尺寸也都相等，通过（Rtotal－R11－R12……－R1s－R21－R22……－R2m）/2（s－1）获取。具体地，即为第一焊盘312与第二焊盘412间形成的晶圆级键合结构的电阻，第一焊盘313与第二焊盘413间形成的晶圆级键合结构的电阻，第一焊盘314与第二焊盘414间形成的晶圆级键合结构的电阻，第一焊盘315与第二焊盘415间形成的晶圆级键合结构的电阻，则通过（Rtotal－R11－R12－R13－R21－R22）/4获得每个第一焊盘与第二焊盘间形成的键合结构的电阻。
实施例四
本实施例四的用于获取晶圆级键合结构电阻的其半导体结构大致与实施例三相同，区别在于：如图13所示，第一晶圆30与所述第二晶圆40键合后结构的电阻的测量点A、B并非设置在第一晶圆30上的第一焊盘的首尾，例如第一开口321暴露第一焊盘313。换言之，晶圆级键合结构电阻的获取方法中，选择多组第一焊盘时，不需要选择第一晶圆上的所有组第一焊盘，只需该选择的多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路即可。此时，s＝2＜n＝3。
具体地，分别测量键合前，所述第一晶圆30上第一焊盘313、314间的电阻R11、第一焊盘315、316间的电阻R12，适于与第一焊盘313、314、315、316键合的所述第二晶圆40上第二焊盘413、414、415、416中，电连接的两个相邻的第二焊盘414、415间的电阻R21；
2）通过位于第一晶圆30上分别暴露两个第一焊盘313、316的第一开口321、322测量所述第一晶圆30与所述第二晶圆40键合后结构的电阻Rtotal。此时，第一晶圆30与第二晶圆40键合后的结构的等效电路图如图14所示。由于此时第一晶圆30上第一焊盘313、314间的电阻R11、第二晶圆40上第二焊盘414、415间的电阻R21、第一晶圆30上第一焊盘315、316间的电阻R12、以及晶圆级键合结构的电阻Rb均为串联，因而可以通过Rb=Rtotal－R11－R12－R21获取晶圆级键合结构的电阻Rb。
可以理解的是，当第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目为分别大于两个的偶数个，例如2n个，n＞1，晶圆级键合结构的电阻Rb的获取无需采用其中一个晶圆的焊盘的两端作为两晶圆键合后结构的电阻的测量点，只需从中选取两晶圆保持电连接的某段焊盘即可。以下以选择2s个为例，介绍普遍适用的晶圆级键合结构的电阻的获取方法。
选择多组第一焊盘，所述多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路，分别测量键合前，所选择的多组第一焊盘间的电阻R11、R12……，R1s，s≤n，适于与所述多组第一焊盘键合的所述第二晶圆上的第二焊盘中，电连接的两个相邻的所述第二焊盘间的电阻R21、R22……，R2m，m为s－1，s≥2；
通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R11－R12……－R1s－R21－R22……－R2m获取晶圆级键合结构的电阻Rb。
进一步地，由于此时电阻Rtotal中包含2（s－1）个第一焊盘与第二焊盘间形成的晶圆级键合结构串联；通过（Rtotal－R11－R12……－R1s－R21－R22……－R2m）/2（s－1）获得每个第一焊盘与第二焊盘间形成的键合结构的电阻。
实施例五
本实施例五仍第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目为2n，n为大于1的整数，具体地，n为3，即第一焊盘与第二焊盘分别为六个为例介绍本发明提供的获取晶圆级键合结构的电阻的半导体结构及其方法。与实施例三的区别在于，如图15所示，所述第一晶圆30与所述第二晶圆40键合后结构的电阻的测量点A、B位于第二晶圆40上，因而第二晶圆40具有用于分别暴露两个第二焊盘412、415的第二开口421、422。此外，参照图15所示，所述第二开口421、422暴露的两个第二焊盘412、415所适于键合的第一焊盘312、315分别对应与第一焊盘311、316相连，但在测试两晶圆30、40键合后结构的电阻过程中不导通。其它实施例中，第二开口421、422暴露的两个第二焊盘412、415所适于键合的第一焊盘312、315可以不与其它第一焊盘电连接。
基于上述半导体结构，本实施例的晶圆级键合结构电阻的获取方法包括：
1）选择多组第二焊盘，所述多组第二焊盘满足在第一晶圆与第二晶圆键合后，该些组的第二焊盘与键合的第一晶圆上的第一焊盘间形成一通路。本实施例中，第二焊盘412、413为一组，第二焊盘414、415为一组。
然后分别测量键合前，所选择的多组第二焊盘间的电阻R21、R22……，R2s，s≤n，适于与所述多组第二焊盘键合的所述第一晶圆上的第一焊盘中，电连接的两个相邻的所述第一焊盘间的电阻R11、R12……，R1m，m为s－1，s≥2。本实施例中，第二焊盘412、413间的电阻为R21，第二焊盘414、415间的电阻为R22。适于与所述多组第二焊盘412、413、414、415键合的所述第一晶圆30上的第一焊盘312、313、314、315中，电连接的两个相邻的所述第一焊盘313、314的电阻为R11。
本实施例中，并非第二晶圆40上的所有第二焊盘411、412、413、414、415、416都被选择用于测量，因而2＝s＜n＝3，m＝s－1＝1。
2）通过位于第二晶圆40上分别暴露两个412、415的第二开口421、422测量所述第一晶圆30与所述第二晶圆40键合后结构的电阻Rtotal。此时，第一晶圆30与第二晶圆40键合后的结构的等效电路图如图16所示。由于此时第二晶圆40上的第二焊盘412、413间的电阻R21、第一晶圆30上的第一焊盘313、314的电阻为R11、第二焊盘414、415间的电阻为R22以及晶圆级键合结构的电阻Rb均为串联，因而可以通过Rb=Rtotal－R11－R21－R22获取晶圆级键合结构的电阻Rb。
可以理解的是，上述方案中，晶圆级键合结构的电阻Rb可以通过两晶圆键合前后分别进行电阻测量而获取，其获取公式均不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的值较为精准。
进一步地，为了获得每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻，将每个第一焊盘与第二焊盘间形成的晶圆级键合结构的电阻都设置为相同，例如使得所述第一焊盘311、312、313、314、315、316的材质与所述第二焊盘411、412、413、414、415、416的材质相同，每个所述第一焊盘311、312、313、314、315、316的尺寸都相等，每个所述第二焊盘411、412、413、414、415、416的尺寸都相等，每个所述第一焊盘311、312、313、314、315、316与每个所述第二焊盘411、412、413、414、415、416的尺寸也都相等。具体地，即为第一焊盘313与第二焊盘413间形成的晶圆级键合结构的电阻，第一焊盘314与第二焊盘414间形成的晶圆级键合结构的电阻，则通过（Rtotal－R12－R21－R22）/2获得每个第一焊盘与第二焊盘间形成的键合结构的电阻。
可以理解的是，当第一晶圆上的第一焊盘的数目与第二晶圆上的第二焊盘的数目为分别大于两个的偶数个，例如2n个，n＞1，晶圆级键合结构的电阻Rb的获取无需采用其中一个晶圆的焊盘的两端作为两晶圆键合后结构的电阻的测量点，只需从中选取两晶圆保持电连接的某段焊盘即可。以下以选择2s个为例，介绍普遍适用的晶圆级键合结构的电阻的获取方法。
选择多组第二焊盘，所述多组第二焊盘满足在第一晶圆与第二晶圆键合后，该些组的第二焊盘与键合的第一晶圆上的第一焊盘间形成一通路，分别测量键合前，所选择的多组第二焊盘间的电阻R21、R22……，R2s，s≤n，适于与所述多组第二焊盘键合的所述第一晶圆上的第一焊盘中，电连接的两个相邻的所述第一焊盘间的电阻R11、R12……，R1m，m为s－1，s≥2；
通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R21－R22……－R2s－R11－R12……－R1m获取晶圆级键合结构的电阻Rb。
进一步地，由于此时电阻Rtotal中包含2（s－1）个第一焊盘与第二焊盘间形成的晶圆级键合结构串联；通过（Rtotal－R21－R22……－R2s－R11－R12……－R1m）/2（s－1）获得每个第一焊盘与第二焊盘间形成的键合结构的电阻。
综上，本发明中，不论是第一焊盘与第二焊盘具有一对还是一对以上，通过对两晶圆键合前后的电阻分别进行测量，后依据两晶圆键合前后的电阻、晶圆级键合结构的电阻之间的串并联关系可以实现获取晶圆级键合结构的电阻。上述获取方法由于不依赖焊盘、金属互连线以及连接两者的导电插塞的电阻的经验值，因而所获取的晶圆级键合结构的电阻较为精准。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种用于获取晶圆级键合结构电阻的半导体结构，其特征在于，所述半导体结构包括：
第一晶圆，所述第一晶圆表面具有2n个第一焊盘，以每两个相邻的第一焊盘为一组，将2n个第一焊盘分为n组，每组内的两个第一焊盘间电连接，不同组之间的所述第一焊盘间绝缘，n为大于等于1的整数；
适于与所述第一晶圆键合的第二晶圆，所述第二晶圆表面具有第二焊盘，所述第二焊盘的数目与所述第一焊盘的数目相等，适于与所述第一焊盘一一对应地键合；当所述第二焊盘的数目为两个时，两个所述第二焊盘间电连接；当所述第二焊盘的数目大于两个时，适于与同组的第一焊盘键合的相邻的两个第二焊盘间绝缘，适于与不同组的第一焊盘键合的相邻的两个第二焊盘间电连接；位于第一晶圆上用于分别暴露两个第一焊盘的第一开口或位于第二晶圆上用于分别暴露两个第二焊盘的第二开口；
通过所述第一焊盘与所述第二焊盘将所述第一晶圆与所述第二晶圆键合后的结构，所述第一开口暴露的两个第一焊盘为所述第一晶圆与所述第二晶圆键合后结构的电阻的测量点，所述第二开口暴露的两个第二焊盘为所述第一晶圆与所述第二晶圆键合后结构的电阻的测量点。
2.根据权利要求1所述的半导体结构，其特征在于，当所述第二焊盘的数目大于两个时，所述第一开口暴露的两个第一焊盘所适于键合的第二焊盘不与其它第二焊盘电连接。
3.根据权利要求1所述的半导体结构，其特征在于，当所述第二焊盘的数目大于两个时，所述第二开口暴露的两个第二焊盘所适于键合的第一焊盘不与其它第一焊盘电连接。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一焊盘间电连接通过分别位于两个第一焊盘上的第一导电插塞以及连接两第一导电插塞的第一金属互连线实现。
5.根据权利要求1所述的半导体结构，其特征在于，所述第二焊盘间电连接通过分别位于两个第二焊盘上的第二导电插塞以及连接两第二导电插塞的第二金属互连线实现。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一焊盘间电连接通过分别位于两个第一焊盘上的第一硅通孔以及连接两第一硅通孔的第一金属互连线实现。
7.根据权利要求1所述的半导体结构，其特征在于，所述第二焊盘间电连接通过分别位于两个第二焊盘上的第二硅通孔以及连接两第二硅通孔的第二金属互连线实现。
8.根据权利要求1所述的半导体结构，其特征在于，所述第一焊盘的材质与所述第二焊盘的材质相同。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一焊盘的材质为铜，所述第二焊盘的材质也为铜。
10.根据权利要求8所述的半导体结构，其特征在于，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等。
11.一种采用上述权利要求1至10中任一项所述的半导体结构获取晶圆级键合结构电阻的方法，其特征在于，包括：
当所述第一焊盘的数目与所述第二焊盘的数目分别为两个时：
分别测量键合前，所述第一晶圆上电连接的两个所述第一焊盘间的电阻R1，所述第二晶圆上电连接的两个所述第二焊盘间的电阻R2；
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R1－Rtotal）获取晶圆级键合结构的电阻Rb；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则通过Rb=[Rtotal*（R1＋R2）－R1*R2]/（R2－Rtotal）获取晶圆级键合结构的电阻Rb；
当所述第一焊盘的数目与所述第二焊盘的数目分别为大于两个时：
选择多组第一焊盘，所述多组第一焊盘满足在第一晶圆与第二晶圆键合后，该些组的第一焊盘与键合的第二晶圆上的第二焊盘间形成一通路，分别测量键合前，所选择的多组第一焊盘间的电阻R11、R12……，R1s，s≤n，适于与所述多组第一焊盘键合的所述第二晶圆上的第二焊盘中，电连接的两个相邻的所述第二焊盘间的电阻R21、R22……，R2m，m为s－1，s≥2；
通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R11－R12……－R1s－R21－R22……－R2m获取晶圆级键合结构的电阻Rb；
或选择多组第二焊盘，所述多组第二焊盘满足在第一晶圆与第二晶圆键合后，该些组的第二焊盘与键合的第一晶圆上的第一焊盘间形成一通路，分别测量键合前，所选择的多组第二焊盘间的电阻R21、R22……，R2s，s≤n，适于与所述多组第二焊盘键合的所述第一晶圆上的第一焊盘中，电连接的两个相邻的所述第一焊盘间的电阻R11、R12……，R1m，m为s－1，s≥2；
通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal；
通过Rb=Rtotal－R21－R22……－R2s－R11－R12……－R1m获取晶圆级键合结构的电阻Rb。
12.根据权利要求11所述的获取晶圆级键合结构电阻的方法，其特征在于，所述第一焊盘的材质与所述第二焊盘的材质相同，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等；
当所述第一焊盘的数目与所述第二焊盘的数目分别为两个时：
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为[Rtotal*（R1＋R2）－R1*R2]/[2*（R1－Rtotal）]；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为[Rtotal*（R1＋R2）－R1*R2]/[2*（R2－Rtotal）]。
13.根据权利要求11所述的获取晶圆级键合结构电阻的方法，其特征在于，所述第一焊盘的材质与所述第二焊盘的材质相同，每个所述第一焊盘的尺寸都相等，每个所述第二焊盘的尺寸都相等，每个所述第一焊盘与每个所述第二焊盘的尺寸也都相等；
当所述第一焊盘的数目与所述第二焊盘的数目分别为大于两个时：
若通过位于第一晶圆上分别暴露两个第一焊盘的第一开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为（Rtotal－R11－R12……－R1s－R21－R22……－R2m）/2（s－1）；
若通过位于第二晶圆上分别暴露两个第二焊盘的第二开口测量所述第一晶圆与所述第二晶圆键合后结构的电阻Rtotal，则每个第一焊盘与第二焊盘间形成的键合结构的电阻为（Rtotal－R21－R22……－R2s－R11－R12……－R1m）/2（s－1）。
CN201310430011.9A 2013-09-18 2013-09-18 用于获取晶圆级键合结构电阻的方法及其半导体结构 Active CN104465420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310430011.9A CN104465420B (zh) 2013-09-18 2013-09-18 用于获取晶圆级键合结构电阻的方法及其半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310430011.9A CN104465420B (zh) 2013-09-18 2013-09-18 用于获取晶圆级键合结构电阻的方法及其半导体结构

Publications (2)

Publication Number Publication Date
CN104465420A true CN104465420A (zh) 2015-03-25
CN104465420B CN104465420B (zh) 2017-06-16

Family

ID=52911273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310430011.9A Active CN104465420B (zh) 2013-09-18 2013-09-18 用于获取晶圆级键合结构电阻的方法及其半导体结构

Country Status (1)

Country Link
CN (1) CN104465420B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146765A (zh) * 2017-05-09 2017-09-08 武汉新芯集成电路制造有限公司 测试结构及测试方法
CN107731783A (zh) * 2017-11-15 2018-02-23 武汉新芯集成电路制造有限公司 一种键合晶圆及其工艺
CN111413560A (zh) * 2020-03-10 2020-07-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN112731101A (zh) * 2020-12-18 2021-04-30 江苏物联网研究发展中心 一种集成电路连通率测试系统及其制作方法
CN116230575A (zh) * 2023-04-26 2023-06-06 长鑫存储技术有限公司 半导体测试结构及半导体参数测试方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267426A (ja) * 1992-03-23 1993-10-15 Matsushita Electron Corp 半導体装置及びその検査方法
US20030008424A1 (en) * 2001-07-09 2003-01-09 Matsushita Electric Industrial Co., Ltd. Multichip module and method for testing connection of the module
US20040100293A1 (en) * 2002-11-27 2004-05-27 Mathias Bottcher Test structure for determining the stability of electronic devices comprising connected substrates
CN1820193A (zh) * 2003-08-07 2006-08-16 恩益禧电子股份有限公司 扫描探针检查设备
CN101571560A (zh) * 2009-06-03 2009-11-04 深圳华映显示科技有限公司 阻抗测量装置、显示面板及接合阻抗的测量方法
JP2011216540A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置及び抵抗測定方法
US20120217497A1 (en) * 2011-02-28 2012-08-30 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device, manufacturing apparatus for semiconductor device, and semiconductor device
CN102749518A (zh) * 2011-04-22 2012-10-24 财团法人交大思源基金会 凸块接点的电阻测量结构及包含其的封装基板
US20130052760A1 (en) * 2011-08-26 2013-02-28 Samsung Electronics Co., Ltd. Method of inspecting and manufacturing a stack chip package
CN103187403A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体失效分析结构及形成方法、检测失效时间的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267426A (ja) * 1992-03-23 1993-10-15 Matsushita Electron Corp 半導体装置及びその検査方法
US20030008424A1 (en) * 2001-07-09 2003-01-09 Matsushita Electric Industrial Co., Ltd. Multichip module and method for testing connection of the module
US20040100293A1 (en) * 2002-11-27 2004-05-27 Mathias Bottcher Test structure for determining the stability of electronic devices comprising connected substrates
CN1820193A (zh) * 2003-08-07 2006-08-16 恩益禧电子股份有限公司 扫描探针检查设备
CN101571560A (zh) * 2009-06-03 2009-11-04 深圳华映显示科技有限公司 阻抗测量装置、显示面板及接合阻抗的测量方法
JP2011216540A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置及び抵抗測定方法
US20120217497A1 (en) * 2011-02-28 2012-08-30 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device, manufacturing apparatus for semiconductor device, and semiconductor device
CN102749518A (zh) * 2011-04-22 2012-10-24 财团法人交大思源基金会 凸块接点的电阻测量结构及包含其的封装基板
US20130052760A1 (en) * 2011-08-26 2013-02-28 Samsung Electronics Co., Ltd. Method of inspecting and manufacturing a stack chip package
CN103187403A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体失效分析结构及形成方法、检测失效时间的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146765A (zh) * 2017-05-09 2017-09-08 武汉新芯集成电路制造有限公司 测试结构及测试方法
CN107731783A (zh) * 2017-11-15 2018-02-23 武汉新芯集成电路制造有限公司 一种键合晶圆及其工艺
CN111413560A (zh) * 2020-03-10 2020-07-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN111413560B (zh) * 2020-03-10 2022-06-10 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN112731101A (zh) * 2020-12-18 2021-04-30 江苏物联网研究发展中心 一种集成电路连通率测试系统及其制作方法
CN112731101B (zh) * 2020-12-18 2023-09-12 江苏物联网研究发展中心 一种集成电路连通率测试系统及其制作方法
CN116230575A (zh) * 2023-04-26 2023-06-06 长鑫存储技术有限公司 半导体测试结构及半导体参数测试方法
CN116230575B (zh) * 2023-04-26 2023-09-29 长鑫存储技术有限公司 半导体测试结构及半导体参数测试方法

Also Published As

Publication number Publication date
CN104465420B (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
CN106920795B (zh) 存储器结构及其制备方法、存储器的测试方法
CN106920797B (zh) 存储器结构及其制备方法、存储器的测试方法
KR101753458B1 (ko) 집적 회로 패키지 및 이를 형성하기 위한 방법
CN104465420A (zh) 用于获取晶圆级键合结构电阻的方法及其半导体结构
CN102456668B (zh) 用于三维集成电路(3dic)的穿透硅通孔(tsv)的测试结构
US9121891B2 (en) Apparatus and methods for de-embedding through substrate vias
CN107037350A (zh) 具有监控链及测试导线的集成电路测试结构
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
CN104779238B (zh) 一种晶圆接合质量的检测结构及检测方法
US20120018723A1 (en) Structure and method for testing through-silicon via (tsv)
US9404953B2 (en) Structures and methods for monitoring dielectric reliability with through-silicon vias
CN103399225A (zh) 包含转接板的测试结构
TW201141318A (en) Circuit board and method for testing component built in the circuit board
JP2010537187A5 (zh)
GB2353399A (en) Testing printed or integrated circuits
CN110531125A (zh) 空间转换器、探针卡及其制造方法
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
CN103779327A (zh) Imd测量电路结构和imd性能测试方法
CN212540578U (zh) 一种测试结构
US20050230792A1 (en) Modifying a semiconductor device to provide electrical parameter monitoring
CN207367924U (zh) 晶圆及其晶圆允收测试结构
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
KR20010035660A (ko) 배선연결부에 의한 지연시간 측정방법
CN103426865B (zh) 半导体制品钨槽接触电阻测试结构及测试方法
JP2009158761A (ja) 電子部品検査装置用配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant