CN104282661B - 集成电路中可靠性分析的测试结构及其测试方法 - Google Patents

Abstract

本发明揭示了一种集成电路中可靠性分析的测试结构，该测试结构包括：第一层结构、第二层结构以及通孔结构，所述第一层结构包括第一电压测试端和第一电流测试端，所述第二结构包括第二电压测试端、第二电流测试端、电阻结构以及第三电压测试端，所述第一电压测试端和第一电流测试端连接所述通孔结构的一端，所述第二电压测试端和所述电阻结构的一端连接所述通孔结构的另一端，所述电阻结构的另一端连接所述通孔结构的另一端连接所述第三电压测试端和所述第二电流测试端。本发明还揭示了该测试结构的测试方法。本发明的测试结构，能够避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，从而保证可靠性分析的准确性。

Description

集成电路中可靠性分析的测试结构及其测试方法

技术领域

本发明涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种集成电路中可靠性分析的测试结构及其测试方法。

背景技术

应力迁移(Stress Migration，简称SM)是造成半导体器件失效的一个重要原因，故在进行半导体器件的可靠性评估中，应力迁移测试是评价金属互连线可靠性重要的测试项目之一。应力迁移是在一定温度下，由于各种材料热膨胀系数不同，所以在不同的材料间形成应力，从而使金属互连线或者通孔中晶粒间的小空隙向应力集中的地方聚集形成空洞的物理现象。应力迁移形成的空洞到达一定程度就使集成电路中的金属互连线发生断路，从而造成器件的失效。

为了评价由于应力迁移而产生的可靠性问题，现有技术通常采用将具有测试结构的晶圆在恒温下进行168小时、500小时、1000小时和1500小时的烘焙，该测试结构具有四个测试点，并采用开尔文四端法测量电阻的阻值。图1为现有技术中的可靠性分析的测试结构的俯视图，图2为图1沿剖开线A-A’的剖面图，图3为图1沿剖开线B-B’的剖面图。如图1所示，所述测试结构100包括第一层结构110、第二层结构120以及通孔结构130，所述通孔结构130用于连接所述第一层结构110和第二层结构120，所述第一层结构110包括第一电压测试端111和第一电流测试端112，所述第二结构120包括第二电压测试端121和第二电流测试端122，其中，所述第一电压测试端111和第一电流测试端112连接所述通孔结构130的一端，所述第二电压测试端121和第二电流测试端122连接所述通孔结构130的另一端。所述测试结构100经高温烘焙后，易在所述通孔结构130的另一端处形成空洞140，从而使所述测试结构100失效。

在现有技术中的可靠性分析的测试结构在进行应力迁移的测试方时，需要分别测量所述测试结构100在高温烘焙前后的电阻值，根据所述测试结构100的电阻值的变化判断所述测试结构是否在高温烘焙后失效，例如，如果所述测试结构的电阻值的变化超过20%，则所述测试结构100经高温烘焙后失效。其中，所述测试结构的电阻值的测量方法如下:

所述第一电压测试端111接一第一电压v1，所述第一电流测试端112接一第一电流i，所述第二电流测试端122接低电压，如接地，测量所述第二电压测试端121的电压为第二电压v2。所以，所述测试结构100的电阻为:

其中，δ为测试机台的系统误差。

然而，但随着集成电路的发展，在先进制程应力迁移测试中单通孔结构电阻值很小(小于1欧姆)，所以，测试机台的系统误差δ对测试结构影响很大。图4为现有技术中的可靠性分析的测试结构的应力迁移的测试结果，在图4中，对同一所述测试结构100进行高温烘焙后，分别采用同一测试机台进行两次应力迁移的测试。如图4所示，横坐标为电阻(单位为欧姆)，纵坐标为统计数量的百分比，可见，第一次测试的结果和第二次测试的结果的差异较大，所以，在现有技术中的可靠性分析的测试结构以及测量方法在电阻值较小时，测试机台的系统误差不能忽略，从而影响了应力迁移可靠性评估的准确性。

发明内容

本发明的目的在于，提供一种集成电路中可靠性分析的测试结构及其测试方法，能够避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，从而保证可靠性分析的准确性。

为解决上述技术问题，本发明提供一种集成电路中可靠性分析的测试结构，包括：第一层结构、第二层结构以及通孔结构，所述通孔结构用于连接所述第一层结构和第二层结构，所述第一层结构包括第一电压测试端和第一电流测试端，所述第二层结构包括第二电压测试端、第二电流测试端、电阻结构以及第三电压测试端，其中，所述第一电压测试端和第一电流测试端连接所述通孔结构的一端，所述第二电压测试端连接所述通孔结构的另一端，所述电阻结构的一端连接所述通孔结构的另一端，所述电阻结构的另一端连接所述第三电压测试端和所述第二电流测试端。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述电阻结构为一层结构。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述电阻结构为条形结构或“弓”形结构。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述第一层结构为上层，所述第二层结构为下层；或者，所述第一层结构为下层，所述第二层结构为上层。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述电阻结构的长度大于等于10μm。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述第一层结构、第二层结构和通孔结构的材料均为金属。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述电阻结构为互连结构，所述互连结构包括至少两层互连线。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述第一层结构为上层，所述第二层结构为下层，所述互连结构的最底层的互连线连接所述第二电流测试端，所述互连结构的最顶层的互连线连接所述通孔结构的另一端。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述互连结构的至少一层的互连线的长度大于等于10μm。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述互连结构的最底层的互连线的材料为多晶硅。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述第一层结构为下层，所述第二层结构为上层，所述互连结构的最顶层的互连线连接所述第二电流测试端，所述互连结构的最底层的互连线连接所述通孔结构的另一端。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述互连结构的至少一层的互连线的长度大于等于10μm。

进一步的，在所述集成电路中可靠性分析的测试结构中，所述电阻结构的材料为金属。

进一步的，根据本发明的另一面，本发明还提供一种集成电路中可靠性分析的测试方法，包括：

提供一衬底，根据所述的测试结构在所述衬底上形成实际待测试结构；

所述第一电压测试端接一第一电压，所述第一电流测试端接一第一电流，所述第二电流测试端接低电压，以测量所述第二电压测试端的电压作为第二电压；

计算所述通孔结构的阻值，所述通孔结构的阻值R为：

其中，V1为第一电压，V2为第二电压，I为第一电流。

与现有技术相比，本发明提供的集成电路中可靠性分析的测试结构及其测试方法具有以下优点：

1、本发明提供的集成电路中可靠性分析的测试结构及其测试方法，在该测试结构中，所述第二层结构还包括一电阻结构以及一第三电压测试端，所述电阻结构的一端连接所述通孔结构的另一端，所述电阻结构的另一端连接所述第三电压测试端和所述第二电流测试端，与现有技术相比，在对所述测试结构进行测量时，所述第一电压测试端接一第一电压，所述第一电流测试端接一第一电流，所述第二电流测试端接低电压，测量所述第二电压测试端的电压为第二电压，其中，所述第一电压测试端与所述第三电压测试端之间的电压为整个所述测试结构之间的电压，整个所述测试结构之间的电压与所述第一电流做除，得到整个所述测试结构的电阻，所述第二电压测试端与所述第三电压测试端之间的电压为所述电阻结构之间的电压，所述电阻结构之间的电压与所述第一电流做除，得到所述电阻结构的电阻，整个所述测试结构的电阻减去所述电阻结构的电阻，即可得到所述通孔结构的电阻，该方法能够避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，从而保证可靠性分析的准确性。

2、本发明提供的集成电路中可靠性分析的测试结构及其测试方法，在该测试结构中，当所述电阻结构为一层结构时，所述电阻结构的长度大于等于10μm，或，当所述电阻结构为互连结构时，所述互连结构的至少一层的互连线的长度大于等于10μm，从而可以增加所述电阻结构与所述通孔结构的电阻大小的差距，从而增加测试的准确性。

附图说明

图1为现有技术中的可靠性分析的测试结构的俯视图；

图2为图1沿剖开线A-A’的剖面图；

图3为图1沿剖开线B-B’的剖面图；

图4为现有技术中的可靠性分析的测试结构的应力迁移的测试结果；

图5为本发明一实施例中集成电路中可靠性分析的测试结构的俯视图；

图6为图5沿剖开线C-C’的剖面图；

图7为图5沿剖开线D-D’的剖面图；

图8为本发明另一实施例中集成电路中可靠性分析的测试结构的俯视图；

图9为本发明一实施例中集成电路中可靠性分析的测试结构的测试方法的流程图；

图10为本发明一实施例中的可靠性分析的测试结构的应力迁移的测试结果；

图11为本发明又一实施例中集成电路中可靠性分析的测试结构的俯视图；

图12为图7沿剖开线E-E’的剖面图。

具体实施方式

下面将结合示意图对本发明的集成电路中可靠性分析的测试结构及其测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种集成电路中可靠性分析的测试结构及其测试方法，所述测试结构具有一电阻结构，通过计算电阻的差值得到通孔结构的电阻，避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，从而保证可靠性分析的准确性。

结合上述核心思想，本发明提供一种集成电路中可靠性分析的测试结构，包括：第一层结构、第二层结构以及通孔结构，所述通孔结构用于连接所述第一层结构和第二层结构，所述第一层结构包括第一电压测试端和第一电流测试端，所述第二层结构包括第二电压测试端、第二电流测试端、电阻结构以及第三电压测试端，其中，所述第一电压测试端和第一电流测试端连接所述通孔结构的一端，所述第二电压测试端连接所述通孔结构的另一端，所述电阻结构的一端连接所述通孔结构的另一端，所述电阻结构的另一端连接所述第三电压测试端和所述第二电流测试端。

进一步，结合上述集成电路中可靠性分析的测试结构，本发明还提供了一种测试方法，包括以下步骤：

步骤S01，提供一衬底，根据所述的测试结构在所述衬底上形成实际待测试结构；

步骤S02，所述第一电压测试端接一第一电压，所述第一电流测试端接一第一电流，所述第二电流测试端接低电压，测量所述第二电压测试端的电压为第二电压；

步骤S03，计算所述通孔结构的阻值，所述通孔结构的阻值R为：

其中，V1为第一电压，V2为第二电压，I为第一电流。

以下列举所述集成电路中可靠性分析的测试结构及其测试方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。

【第一实施例】

本第一实施例中，所述电阻结构为一层结构，以形成电阻差。以下请参考图5-图7，其中，图5为本发明一实施例中集成电路中可靠性分析的测试结构的俯视图，图6为图5沿剖开线C-C’的剖面图，图7为图5沿剖开线D-D’的剖面图。

如图5所示，集成电路中可靠性分析的测试结构200包括第一层结构210、第二层结构220以及通孔结构230，所述通孔结构230用于连接所述第一层结构210和第二层结构220，所述第一层结构210包括第一电压测试端211和第一电流测试端212，所述第二结构220包括第二电压测试端222、第二电流测试端221、电阻结构223以及第三电压测试端224，其中，所述第一电压测试端211和第一电流测试端212连接所述通孔结构230的一端，所述第二电压测试端222连接所述通孔结构230的另一端，所述电阻结构223的一端连接所述通孔结构230的另一端，所述电阻结构223的另一端连接所述第三电压测试端224和所述第二电流测试端221。

所述第一电压测试端211与所述第三电压测试端224之间的电压为整个所述测试结构200之间的电压，所述第二电压测试端222与所述第三电压测试端224之间的电压为所述电阻结构223之间的电压，整个所述测试结构的电压减去所述电阻结构的电压，即可得到所述通孔结构的电压，从而能够避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，保证可靠性分析的准确性。

在本实施例中，所述电阻结构223为条形结构，其中，所述电阻结构223还可以为“弓”形结构，如图8所示，图8为本发明另一实施例中集成电路中可靠性分析的测试结构300的俯视图。但所述电阻结构223并不限于为条形结构和弓形结构，只要可以提供电阻的结构，亦在本发明的思想范围之内。在本实施例中，所述第一层结构210为上层，所述第二层结构220为下层。其中，所述电阻结构的长度大于等于10μm，从而可以增加所述电阻结构223与所述通孔结构230的电阻大小的差距，以提高所述电阻结构223与所述通孔结构230上的电压差，从而进一步地避免测试机台系统误差的影响，以增加测试的准确性。

在本实施例中，所述第一层结构210、第二层结构220和通孔结构230的材料均为金属，从而可以测试互连金属层结构中通孔(via)的应力迁移，但是，所述第一层结构210、第二层结构220和通孔结构230的材料并不限于为金属，例如，所述第一层结构210材料为金属铜，第二层结构220材料为金属钨，通孔结构230材料为多晶硅，亦在本发明的思想范围之内。

以下结合图9和图10具体说明本实施例中集成电路中可靠性分析的测试结构的测试方法。其中，图9为本发明一实施例中集成电路中可靠性分析的测试结构的测试方法的流程图，图10为现有技术中的可靠性分析的测试结构的应力迁移的测试结果。

首先，进行步骤S01，提供一衬底，根据所述的测试结构200在所述衬底上形成实际待测试结构。其中，所示实际待测试结构还可以包括一些必要的结构，如电介质等。

然后，进行步骤S02，所述第一电压测试端211接一第一电压V1，所述第一电流测试端212接一第一电流I，所述第二电流测试端221接低电压，较佳的，所述低电压的电压范围为-10V～10V，在本实施例中，所述第二电流测试端221接地，测量所述第二电压测试端222的电压为第二电压V2。

最后，进行步骤S03，计算所述通孔结构230的阻值。

所述第一电压测试端V1与所述第三电压测试端V3之间的电压为整个所述测试结构200之间的电压，则整个所述测试结构的电阻R1为:

所述第二电压测试端V2与所述第三电压测试端V3之间的电压为所述电阻结构223之间的电压，则所述电阻结构223的电阻R2为：

所以，所述通孔结构230的阻值R为：

从而避免测试机台系统误差δ的影响，保证可靠性分析的准确性。

图10为本发明一实施例中的可靠性分析的测试结构的应力迁移的测试结果，在图10中，对同一所述测试结构200进行高温烘焙后，分别采用同一测试机台进行两次应力迁移的测试。如图10所示，横坐标为电阻（单位为欧姆），纵坐标为统计数量的百分比，可见，第一次测试的结果和第二次测试的结果的几乎没有差异，所以，在本发明一实施例中的可靠性分析的测试结构以及测量方法在电阻值较小时，亦能保证应力迁移可靠性评估的准确性。

【第二实施例】

以下请参考图11和图12，图11为本发明又一实施例中集成电路中可靠性分析的测试结构的俯视图，图12为图7沿剖开线E-E’的剖面图。在本实施例中，相同的参考标号表示等同于图5中的标号。第二实施例在第一实施例的基础上，区别在于，所述电阻结构223为互连结构，所述互连结构223包括至少两层互连线，以形成电阻差。其中，在本实施例中，所述电阻结构223为三层的互连线，包括：第一互连线2231、第二通孔2232、第三互连线2233、第四通孔2234、第五互连线2235。所述电阻结构223并不限于为两层的互连线，也可以为两层的互连线，或为四层、五层的互连线等更多层的互连线。

在本实施例中，所述第一层结构210为上层，所述第二层结构220为下层，所述互连结构223的最底层的第五互连线2235连接所述第二电流测试端221的一端，所述互连结构的最顶层的第一互连线2231连接所述通孔结构230的另一端。较佳的，所述互连结构的至少一层的互连线的长度大于等于10μm，在本实施例中，第五互连线2235的长度大于等于10μm，以提高所述电阻结构223的电阻，但还可以为第一互连线2231和/或第三互连线2233的长度大于等于10μm。

在本实施例中，所述第五互连线2235的材料为多晶硅，可以与现有的器件结构很好的结合。

在本实施例中，所述第一电压测试端211与所述第三电压测试端224之间的电压为整个所述测试结构200之间的电压，所述第二电压测试端222与所述第三电压测试端224之间的电压为所述电阻结构223之间的电压，整个所述测试结构的电压减去所述电阻结构的电压，即可得到所述通孔结构的电压，从而能够避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，保证可靠性分析的准确性，以在本发明的思想范围之内。

本发明并不限于以上两个实施例，例如，当所述电阻结构为一层结构时，所述第一层结构为下层，所述第二层结构为上层;或者，当所述电阻结构为互连结构时，所述互连结构的最顶层的互连线连接所述第二电流测试端的一端，所述互连结构的最底层的互连线连接所述通孔结构的另一端，较佳的，所述互连结构的至少一层的互连线的长度大于等于10μm，较佳的，所述电阻结构的材料为金属。

综上所述，本发明提供一种集成电路中可靠性分析的测试结构及其测试方法，所述测试结构具有一电阻结构，通过计算电阻的差值得到通孔结构的电阻，避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，从而保证可靠性分析的准确性。与现有技术相比，本发明提供的集成电路中可靠性分析的测试结构及其测试方法具有以下优点：

1、本发明提供的集成电路中可靠性分析的测试结构及其测试方法，在该测试结构中，所述第二层结构还包括一电阻结构以及一第三电压测试端，所述电阻结构的一端连接所述通孔结构的另一端，所述电阻结构的另一端连接所述第三电压测试端和所述第二电流测试端，与现有技术相比，在对所述测试结构进行测量时，所述第一电压测试端接一第一电压，所述第一电流测试端接一第一电流，所述第二电流测试端接低电压，测量所述第二电压测试端的电压为第二电压，其中，所述第一电压测试端与所述第三电压测试端之间的电压为整个所述测试结构之间的电压，整个所述测试结构之间的电压与所述第一电流做除，得到整个所述测试结构的电阻，所述第二电压测试端与所述第三电压测试端之间的电压为所述电阻结构之间的电压，所述电阻结构之间的电压与所述第一电流做除，得到所述电阻结构的电阻，整个所述测试结构的电阻减去所述电阻结构的电阻，即可得到所述通孔结构的电阻，该方法能够避免测试机台系统误差的影响，准确评估应力迁移对器件的影响，从而保证可靠性分析的准确性。

2、本发明提供的集成电路中可靠性分析的测试结构及其测试方法，在该测试结构中，当所述电阻结构为一层结构时，所述电阻结构的长度大于等于10μm，或，当所述电阻结构为互连结构时，所述互连结构的至少一层的互连线的长度大于等于10μm，从而可以增加所述电阻结构与所述通孔结构的电阻大小的差距，从而增加测试的准确性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种集成电路中可靠性分析的测试结构，包括：第一层结构、第二层结构以及通孔结构，所述通孔结构用于连接所述第一层结构和第二层结构，所述第一层结构包括第一电压测试端和第一电流测试端，所述第二层结构包括第二电压测试端、第二电流测试端、电阻结构以及第三电压测试端，其中，所述第一电压测试端和第一电流测试端连接所述通孔结构的一端，所述第二电压测试端连接所述通孔结构的另一端，所述电阻结构的一端连接所述通孔结构的另一端，所述电阻结构的另一端连接所述第三电压测试端和所述第二电流测试端。

2.如权利要求1所述的集成电路中可靠性分析的测试结构，其特征在于，所述电阻结构为一层结构。

3.如权利要求2所述的集成电路中可靠性分析的测试结构，其特征在于，所述电阻结构为条形结构或“弓”形结构。

4.如权利要求2所述的集成电路中可靠性分析的测试结构，其特征在于，所述第一层结构为上层，所述第二层结构为下层；或者，所述第一层结构为下层，所述第二层结构为上层。

5.如权利要求2所述的集成电路中可靠性分析的测试结构，其特征在于，所述电阻结构的长度大于等于10μm。

6.如权利要求2所述的集成电路中可靠性分析的测试结构，其特征在于，所述第一层结构、第二层结构和通孔结构的材料均为金属。

7.如权利要求1所述的集成电路中可靠性分析的测试结构，其特征在于，所述电阻结构为互连结构，所述互连结构包括至少两层互连线。

8.如权利要求7所述的集成电路中可靠性分析的测试结构，其特征在于，所述第一层结构为上层，所述第二层结构为下层，所述互连结构的最底层的互连线连接所述第二电流测试端和所述第三电压测试端，所述互连结构的最顶层的互连线连接所述通孔结构的另一端。

9.如权利要求8所述的集成电路中可靠性分析的测试结构，其特征在于，所述互连结构的至少一层的互连线的长度大于等于10μm。

10.如权利要求9所述的集成电路中可靠性分析的测试结构，其特征在于，所述互连结构的最底层的互连线的材料为多晶硅。

11.如权利要求7所述的集成电路中可靠性分析的测试结构，其特征在于，所述第一层结构为下层，所述第二层结构为上层，所述互连结构的最顶层的互连线连接所述第二电流测试端，所述互连结构的最底层的互连线连接所述通孔结构的另一端。

12.如权利要求11所述的集成电路中可靠性分析的测试结构，其特征在于，所述互连结构的至少一层的互连线的长度大于等于10μm。

13.如权利要求11所述的集成电路中可靠性分析的测试结构，其特征在于，所述电阻结构的材料为金属。

14.一种集成电路中可靠性分析的测试方法，包括：

提供一衬底，根据如权利要求1-13中任意一项所述的测试结构在所述衬底上形成实际待测试结构；

所述第一电压测试端接一第一电压，所述第一电流测试端接一第一电流，所述第二电流测试端接低电压，以测量所述第二电压测试端的电压作为第二电压；

计算所述通孔结构的阻值，所述通孔结构的阻值R为：

其中，V1为第一电压，V2为第二电压，I为第一电流。