JP3552077B2 - 合わせずれ測定方法及び合わせずれ測定パターン - Google Patents
合わせずれ測定方法及び合わせずれ測定パターン Download PDFInfo
- Publication number
- JP3552077B2 JP3552077B2 JP21547396A JP21547396A JP3552077B2 JP 3552077 B2 JP3552077 B2 JP 3552077B2 JP 21547396 A JP21547396 A JP 21547396A JP 21547396 A JP21547396 A JP 21547396A JP 3552077 B2 JP3552077 B2 JP 3552077B2
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- openings
- resistance
- wiring
- misalignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7049—Technique, e.g. interferometric
- G03F9/7053—Non-optical, e.g. mechanical, capacitive, using an electron beam, acoustic or thermal waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本願の発明は、半導体装置を製造する際のリソグラフィ工程における合わせずれを測定するための方法及びパターンに関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化に伴って、最小の設計ルールが微細化され、リソグラフィ技術における解像度も向上している。そして、解像度の向上に伴って、ウェハ上に既に設けられているパターンとリソグラフィ工程における露光用のマスクからの投影像との合わせ精度も向上しているので、合わせずれの測定にも高い精度が要求されている。
【０００３】
合わせずれを測定するための方法としては、合わせずれ測定用の下層側パターンと上層側パターンとを光学顕微鏡で見比べる方法や、上層側パターンとしての開口を絶縁膜に形成した後にこの開口を介して絶縁膜下の下層側パターンを観察して下層側パターンと上層側パターンとを見比べる方法等が従来から考えられている。
【０００４】
【発明が解決しようとする課題】
しかし、合わせずれ測定用の下層側パターンと上層側パターンとを光学顕微鏡で見比べる方法では、光学顕微鏡における解像度の限界から十分な精度を得ることができず、ハーフミクロンやサブミクロン世代の半導体装置に対して合わせずれを高い精度では測定することができなかった。
【０００５】
なお、走査型電子顕微鏡は光学顕微鏡に比べて高い解像度を有しているので、リソグラフィ工程において、パターニングした線の幅や開口の径を測定するために用いられている。しかし、走査型電子顕微鏡は観察物の表面から発生する二次電子による像を観察しているので、下層側パターンが層間絶縁膜等に覆われている場合は、この下層側パターンを観察することができなくて、走査型電子顕微鏡を用いて合わせずれを測定することは困難である。
【０００６】
また、上層側パターンとしての開口を絶縁膜に形成した後にこの開口を介して絶縁膜下の下層側パターンを観察して下層側パターンと上層側パターンとを見比べる方法でも、開口上に層間絶縁膜等が形成されると、やはり、走査型電子顕微鏡を用いて合わせずれを測定することが困難である。
【０００７】
更に、従来の何れの方法でも、合わせずれを電気的に測定することができなかったので、半導体装置の製造後に合わせずれを容易には測定することができなかった。
【０００８】
【課題を解決するための手段】
本願の発明による合わせずれ測定方法は、複数組の配線と開口とであって、端縁を有しており電気抵抗が相対的に低い低抵抗部とこの低抵抗部に通じており電気抵抗が相対的に高くて各々の前記配線の電気抵抗を決定している高抵抗部とを前記各々の配線が備えており、前記端縁と前記配線を覆う絶縁膜に設けられる前記開口との間の距離が同一方向へ順次に異なり、複数の前記配線の各々の電気抵抗が互いに等しい前記複数組の配線と開口とを準備する工程と、前記複数組の配線と開口との間の電気抵抗を調べる工程とを具備している。
【０００９】
本願の発明による合わせずれ測定パターンは、複数組の配線及び開口であって、端縁を有しており電気抵抗が相対的に低い低抵抗部とこの低抵抗部に通じており電気抵抗が相対的に高くて各々の前記配線の電気抵抗を決定している高抵抗部とを前記各々の配線が備えており、前記端縁と前記配線を覆う絶縁膜に設けられている前記開口との間の距離が同一方向へ順次に異なっており、複数の前記配線の各々の電気抵抗が互いに等しい前記複数組の配線及び開口を具備している。
【００１０】
本願の発明による合わせずれ測定パターンは、前記各々の配線に対して複数の前記開口が設けられていることが好ましい。
【００１１】
本願の発明による合わせずれ測定パターンは、前記低抵抗部に前記開口が接触している前記配線を具備していることが好ましい。
【００１２】
本願の発明による合わせずれ測定パターンは、複数の前記配線同士及び複数の前記開口同士が夫々並列に接続されていることが好ましい。
【００１３】
本願の発明による合わせずれ測定パターンは、前記複数組の配線及び開口同士の対が前記同一方向で互いに線対称に配置されていることが好ましい。
【００１４】
本願の発明による合わせずれ測定パターンは、前記配線及び開口の各組において前記距離が最小線幅の１／５ずつ互いに異なっていることが好ましい。
【００１５】
本願の発明による合わせずれ測定方法では、配線の端縁と開口との間の距離が同一方向へ順次に異なる複数組の配線と開口との間の電気抵抗を調べているが、上述の同一方向における配線と開口との合わせずれによって、導通する配線と開口との組の数が異なる。このため、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができる。
【００１６】
また、開口との間の距離が規定されている端縁を有している低抵抗部と各々の配線の電気抵抗を決定している高抵抗部とを各々の配線が備えているので、低抵抗部と開口とが接触して開口内の測定端子と低抵抗部との間に接触抵抗が生じても、この接触抵抗によっては各々の配線の電気抵抗が実質的には変動しない。しかも、複数の配線の各々の電気抵抗が互いに等しい。このため、互いに接触している配線と開口との組の数を正確に得ることができる。
【００１７】
本願の発明による合わせずれ測定パターンでは、配線の端縁と開口との間の距離が同一方向へ順次に異なる複数組の配線及び開口を具備しているので、上述の同一方向における配線と開口との合わせずれによって、互いに接触する配線と開口との組の数が異なる。このため、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができる。
【００１８】
また、開口との間の距離が規定されている端縁を有している低抵抗部と各々の配線の電気抵抗を決定している高抵抗部とを各々の配線が備えているので、低抵抗部と開口とが接触して開口内の測定端子と低抵抗部との間に接触抵抗が生じても、この接触抵抗によっては各々の配線の電気抵抗が実質的には変動しない。しかも、複数の配線の各々の電気抵抗が互いに等しい。このため、互いに接触している配線と開口との組の数を正確に得ることができる。
【００１９】
また、各々の配線に対して複数の開口が設けられていれば、開口が単一である構造に比べて開口内の測定端子と低抵抗部との間の接触抵抗が低いので、この接触抵抗による各々の配線の電気抵抗の変動が更に少ない。このため、互いに接触している配線と開口との組の数を更に正確に得ることができる。
【００２０】
また、低抵抗部に開口が接触している配線を具備していれば、この配線と開口とが必ず導通する。このため、この配線に電流を流すことによって、高抵抗部の電気抵抗つまり配線の電気抵抗を把握しておくことができるので、互いに接触している配線と開口との組の数を容易に得ることができる。
【００２１】
また、複数の配線同士及び複数の開口同士が夫々並列に接続されていれば、測定端子数が少ないので、複数組の配線と開口との間の電気抵抗を簡易に調べることができる。
【００２２】
また、合わせずれを測定すべき方向で複数組の配線及び開口同士の対が互いに線対称に配置されていれば、配線の幅や開口の径が設計値から変動していても、両方の合わせずれの中間値を採用することによって、配線と開口との実際の合わせずれを測定することができる。
【００２３】
また、配線及び開口の各組において配線の端縁と開口との間の距離が最小線幅の１／５ずつ互いに異なっていれば、この最小線幅の１／５の精度で合わせずれを測定することができる。
【００２４】
【発明の実施の形態】
以下、本願の発明の第１及び第２参考形態並びに第１〜第３実施形態を、図１〜７を参照しながら説明する。図１、２が、第１参考形態を示している。この第１参考形態は、５本の配線１１〜１５とこれらの配線１１〜１５を覆っている層間絶縁膜（図示せず）に設けられている５個の開口２１〜２５とを含む合わせずれ測定パターンを具備している。
【００２５】
５本の配線１１〜１５は、それらの端縁１１ａ〜１５ａが配線１１〜１５の延在方向に最小線幅の１／５ずつ順次にずれて配置されており、５個の開口２１〜２５は、配線１１〜１５の端縁１１ａ〜１５ａ側に配線１１〜１５の延在方向とは垂直な方向に配置されている。
【００２６】
図１は、配線１１〜１５に対する合わせずれが開口２１〜２５に生じていない状態を示しており、この図１の状態では、配線１１〜１３と開口２１〜２３とは接触していないが、配線１４、１５と開口２４、２５とが接触している。これらの接触状態は、配線１１〜１５と開口２１〜２５とに５組の測定端子を設け、各組の測定端子間に電圧を印加して、これらの測定端子間における電気抵抗を測定することによって確認することができる。
【００２７】
一方、図２は、配線１１〜１５の延在方向においてこれらの配線１１〜１５に対する合わせずれが開口２１〜２５に生じている状態を示している。もし、開口２１〜２５が配線１１〜１５に接近する方向へ合わせずれが生じていれば、図１の状態に比べて、新たに開口２３が配線１３に接触している。また、開口２１〜２５が配線１１〜１５から離間する方向へ合わせずれが生じていれば、図１の状態に比べて、新たに開口２４が配線１４から離間している。
【００２８】
従って、これらの接触状態を確認することによって、図２の状態では、開口２１〜２５が配線１１〜１５に接近する方向及び配線１１〜１５から離間する方向の何れに合わせずれが生じていても、これらの合わせずれが最小線幅の１／５程度であることが分かる。
【００２９】
図３、４が、第２参考形態を示している。この第２参考形態も、配線１１〜１５の端縁１１ａ〜１５ａが配線１１〜１５の延在方向とは垂直な方向に配置されており、開口２１〜２５が配線１１〜１５の延在方向へ最小線幅の１／５ずつ順次にずれて配置されていることを除いて、図１、２に示した第１参考形態と実質的に同様の構成を有している。この様な第２参考形態でも、第１参考形態と同様の作用効果を奏することができる。
【００３０】
図５が、第１実施形態を示している。この第１実施形態における合わせずれ測定パターンでは、５本の配線３１〜３５の各々が幅の広い低抵抗部３１ｂ〜３５ｂと幅の狭い高抵抗部３１ｃ〜３５ｃとを有しており、これらの配線３１〜３５はそれらの端縁３１ａ〜３５ａが配線３１〜３５の延在方向にΔＸずつ順次にずれて配置されている。
【００３１】
高抵抗部３１ｃ〜３５ｃは、低抵抗部３１ｂ〜３５ｂと同じ材料から成っているが、長さが長く且つ幅が狭いので、十分に高い電気抵抗を有していて、これらの高抵抗部３１ｃ〜３５ｃの電気抵抗が各配線３１〜３５の電気抵抗を実質的に決定している。例えば、配線３１〜３５の材料のシート抵抗を１０Ω／□とすると、長さ＝１００μｍ、幅＝１μｍにして、各高抵抗部３１ｃ〜３５ｃが１ｋΩの電気抵抗を有する様に設計されている。
【００３２】
配線３１〜３５は電流取り出し用の１本の配線３６で並列に接続されており、５組の開口５１〜５５が配線３１〜３５の端縁３１ａ〜３５ａ側に配線３１〜３５の延在方向とは垂直な方向に配置されている。開口５１〜５５の各々の個数としては、これらの開口５１〜５５に設けられる測定端子と配線３１〜３５との接触抵抗が高くなっても、高抵抗部３１ｃ〜３５ｃの電気抵抗が各配線３１〜３５の電気抵抗を実質的に決定する様に、可能であれば１０個以上にする。
【００３３】
そして、配線４１〜４６及び開口６１〜６５が、配線３１〜３５の延在方向で配線３１〜３６及び開口５１〜５５と線対称に配置されており、開口５１〜５５及び開口６１〜６５が電流供給用の１本の配線７１で並列に接続されている。以上の様な第１実施形態では、配線３１〜３３、４１〜４３と開口５１〜５３、６１〜６３とは接触していないが、配線３４、３５、４４、４５と開口５４、５５、６４、６５とが夫々接触している。
【００３４】
従って、配線７１から配線３６または配線４６へ電流を流せば、電流値out1または電流値Ｉout2と電位差Ｖin−Ｖout1または電位差Ｖin−Ｖout2とから決定される電気抵抗は、高抵抗部３４ｃ、３５ｃまたは高抵抗部４４ｃ、４５ｃの並列抵抗である５００Ωになって、配線３４、３５、４４、４５と開口５４、５５、６４、６５とが夫々接触していることが分かる。
【００３５】
なお、低抵抗部３１ｂ〜３５ｂ、４１ｂ〜４５ｂの長さが互いに異なっており、また、配線３６、４６にも電気抵抗が存在しているので、何れの高抵抗部３１ｃ〜３５ｃ、４１ｃ〜４５ｃの電気抵抗も総て１ｋΩであるとすると、例えば、高抵抗部３４ｃ、３５ｃまたは高抵抗部４４ｃ、４５ｃの並列抵抗は正確には５００Ωにならない。
【００３６】
従って、その様な場合は、高抵抗部３１ｃ〜３５ｃ、４１ｃ〜４５ｃの電気抵抗を順次に異ならせたりして、配線３６、４６を含む配線３１〜３５、４１〜４５の電気抵抗を互いに等しくしておけば、配線３１〜３５、４１〜４５と開口５１〜５５、６１〜６５との接触状態つまり合わせずれを正確に測定することができる。
【００３７】
図６が、第２実施形態を示している。図５に示した第１実施形態は、配線３１〜３６、４１〜４６の幅及び開口５１〜５５、６１〜６５の径が設計値から変動しておらず、配線３１〜３５、４１〜４５に対する開口５１〜５５、６１〜６５の合わせずれも生じていない場合であるが、この第２実施形態は、配線３１〜３６、４１〜４６の幅の変動と配線３１〜３５、４１〜４５に対する開口５１〜５５、６１〜６５の合わせずれとが同時に生じている場合である。
【００３８】
配線３１〜３６、４１〜４６の幅及び開口５１〜５５、６１〜６５の径の設計値からの変動は、パターニング時のテーパエッチング等によって配線３１〜３６、４１〜４６や開口５１〜５５、６１〜６５の全周において生じる。但し、この第２実施形態では配線３１〜３５、４１〜４５の延在方向における合わせずれを測定するので、配線３１〜３５、４１〜４５の端縁３１ａ〜３５ａ、４１ａ〜４５ａにのみ変動分７２が図示されている。
【００３９】
この第２実施形態では、Ｉin、Ｖin、Ｉout1、Ｖout1、Ｉout2、Ｖout2の測定結果から、配線３２〜３５、４５と開口５２〜５５、６５とが夫々接触していることが分かる。
【００４０】
一方、図５に示した様に、合わせずれが生じていない場合は、開口５１〜５５のうちで配線３１〜３５と接触しているのは開口５４、５５のみであるので、この第２実施形態では、新たに開口５２、５３が配線３２、３３と接触している。従って、開口５１〜５５は、２ΔＸ程度だけ配線３１〜３５側へずれていることが分かる。
【００４１】
また、図５に示した様に、合わせずれが生じていない場合は、開口６１〜６５のうちで配線４１〜４５と接触しているのは開口６４、６５であるので、この第２実施形態では、新たに開口６４が配線４４から離間している。従って、開口６１〜６５は、ΔＸ程度だけ配線３１〜３５側へずれていることが分かる。
【００４２】
この様に開口５１〜５５と開口６１〜６５とで合わせずれが互いに異なっているのは、配線３１〜３５、４１〜４５の幅に変動分７２が加わっているためである。従って、開口５１〜５５の合わせずれと開口６１〜６５の合わせずれとの中間値を採用して、配線３１〜３５側への１．５ΔＸ程度が開口５１〜５５、６１〜６５と配線３１〜３５、４１〜４５との実際の合わせずれである。
【００４３】
なお、以上の第２実施形態では、配線３１〜３６、４１〜４６の幅のみが変動して、開口５１〜５５、６１〜６５の径は変動していないとしたが、開口５１〜５５、６１〜６５と配線３１〜３５、４１〜４５との接触から合わせずれが求められるので、開口５１〜５５、６１〜６５の径が変動している場合や、配線３１〜３６、４１〜４６の幅と開口５１〜５５、６１〜６５の径との両方が変動している場合でも、この第２実施形態と同様にして合わせずれが求められる。
【００４４】
図７が、第３実施形態を示している。この第３実施形態における合わせずれ測定パターンには、配線３５、４５の低抵抗部３５ｂ、４５ｂが連なったパターンの低抵抗部７３ｂと、この低抵抗部７３ｂの一方側及び他方側に夫々１本及び５本ずつ接続されている高抵抗部７３ｃとを有する配線７３が、配線３５、４５の代わりに設けられている。
【００４５】
また、低抵抗部７３ｂの一方側及び他方側の高抵抗部７３ｃに夫々電流取り出し用の配線７４、７５が接続されている。以上の点を除いて、この第３実施形態における合わせずれ測定パターンも、図５に示した第１実施形態の合わせずれ測定パターンと実質的に同様の構成を有している。
【００４６】
この様な第３実施形態では、最大の合わせずれが生じた場合でも配線７３の低抵抗部７３ｂと開口５５、６５とが確実に接触するので、配線７１から配線７４または配線７５へ電流を流すことによって、高抵抗部７３ｃの電気抵抗を予め把握しておくことができる。このため、配線７１から配線３６または配線４６へ電流を流すことによって求めた電気抵抗から、合わせずれを容易に求めることができる。
【００４７】
なお、以上の第１〜第３実施形態では、第１参考形態と同様に配線３１〜３５、４１〜４５の端縁３１ａ〜３５ａ、４１ａ〜４５ａの位置を順次にずらしているが、第２参考形態の様に開口５１〜５５、６１〜６５の位置を順次にずらしてもよい。
【００４８】
また、これらのずらし量も、最小線幅の１／５程度以下であれば、半導体装置の動作に支障がない妥当な精度で合わせずれを測定することができるので、ずらし量の合計が合わせずれの測定に十分な値になる範囲内で、上述のずらし量や配線及び開口の数を適宜に選択することができる。
【００４９】
また、第１〜第３実施形態では、開口５１〜５５、６１〜６５の各々が正方形に近い微小な複数個の開口から成っているが、これらの開口５１〜５５、６１〜６５の各々が長方形の単一の開口から成っていてもよい。更に、上述の第１及び第２参考形態並びに第１〜第３実施形態の何れにおいても、図面中の左右方向における合わせずれを測定しているが、合わせずれ測定パターンを９０°回転させることによって、図面中の上下方向における合わせずれをも測定することができる。
【００５０】
【発明の効果】
本願の発明による合わせずれ測定方法では、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができ、しかも、互いに接触している配線と開口との組の数を正確に得ることができる。このため、合わせずれを高い精度で測定することができ、しかも、半導体装置の製造後でも合わせずれを容易に測定することができる。
【００５１】
本願の発明による合わせずれ測定パターンでは、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができ、しかも、互いに接触している配線と開口との組の数を正確に得ることができる。このため、合わせずれを高い精度で測定することができ、しかも、半導体装置の製造後でも合わせずれを容易に測定することができる。
【００５２】
また、各々の配線に対して複数の開口が設けられていれば、互いに接触している配線と開口との組の数を更に正確に得ることができるので、合わせずれを更に高い精度で測定することができる。
【００５３】
また、低抵抗部に開口が接触している配線を具備していれば、互いに接触している配線と開口との組の数を容易に得ることができるので、合わせずれを容易に測定することができる。
【００５４】
また、複数の配線同士及び複数の開口同士が夫々並列に接続されていれば、複数組の配線と開口との間の電気抵抗を簡易に調べることができるので、合わせずれを簡易に測定することができる。
【００５５】
また、合わせずれを測定すべき方向で複数組の配線及び開口同士の対が互いに線対称に配置されていれば、配線の幅や開口の径が設計値から変動していても、配線と開口との実際の合わせずれを測定することができるので、合わせずれを更に高い精度で測定することができる。
【００５６】
また、配線及び開口の各組において配線の端縁と開口との間の距離が最小線幅の１／５ずつ互いに異なっていれば、この最小線幅の１／５の精度で合わせずれを測定することができるので、半導体装置の動作に支障がない妥当な精度で合わせずれを測定することができる。
【図面の簡単な説明】
【図１】本願の発明の第１参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【図２】第１参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じている状態を示している。
【図３】本願の発明の第２参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【図４】第２参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じている状態を示している。
【図５】本願の発明の第１実施形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【図６】本願の発明の第２実施形態における合わせずれ測定パターンの平面図であり、合わせずれが生じている状態を示している。
【図７】本願の発明の第３実施形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【符号の説明】
１１〜１５ 配線 １１ａ〜１５ａ 端縁
２１〜２５ 開口 ３１〜３５ 配線
３１ａ〜３５ａ 端縁 ３１ｂ〜３５ｂ 低抵抗部
３１ｃ〜３５ｃ 高抵抗部 ４１〜４５ 配線
４１ａ〜４５ａ 端縁 ４１ｂ〜４５ｂ 低抵抗部
４１ｃ〜４５ｃ 高抵抗部 ５１〜５５ 開口
６１〜６５ 開口 ７３ 配線
７３ｂ 低抵抗部 ７３ｃ 高抵抗部
【発明の属する技術分野】
本願の発明は、半導体装置を製造する際のリソグラフィ工程における合わせずれを測定するための方法及びパターンに関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化に伴って、最小の設計ルールが微細化され、リソグラフィ技術における解像度も向上している。そして、解像度の向上に伴って、ウェハ上に既に設けられているパターンとリソグラフィ工程における露光用のマスクからの投影像との合わせ精度も向上しているので、合わせずれの測定にも高い精度が要求されている。
【０００３】
合わせずれを測定するための方法としては、合わせずれ測定用の下層側パターンと上層側パターンとを光学顕微鏡で見比べる方法や、上層側パターンとしての開口を絶縁膜に形成した後にこの開口を介して絶縁膜下の下層側パターンを観察して下層側パターンと上層側パターンとを見比べる方法等が従来から考えられている。
【０００４】
【発明が解決しようとする課題】
しかし、合わせずれ測定用の下層側パターンと上層側パターンとを光学顕微鏡で見比べる方法では、光学顕微鏡における解像度の限界から十分な精度を得ることができず、ハーフミクロンやサブミクロン世代の半導体装置に対して合わせずれを高い精度では測定することができなかった。
【０００５】
なお、走査型電子顕微鏡は光学顕微鏡に比べて高い解像度を有しているので、リソグラフィ工程において、パターニングした線の幅や開口の径を測定するために用いられている。しかし、走査型電子顕微鏡は観察物の表面から発生する二次電子による像を観察しているので、下層側パターンが層間絶縁膜等に覆われている場合は、この下層側パターンを観察することができなくて、走査型電子顕微鏡を用いて合わせずれを測定することは困難である。
【０００６】
また、上層側パターンとしての開口を絶縁膜に形成した後にこの開口を介して絶縁膜下の下層側パターンを観察して下層側パターンと上層側パターンとを見比べる方法でも、開口上に層間絶縁膜等が形成されると、やはり、走査型電子顕微鏡を用いて合わせずれを測定することが困難である。
【０００７】
更に、従来の何れの方法でも、合わせずれを電気的に測定することができなかったので、半導体装置の製造後に合わせずれを容易には測定することができなかった。
【０００８】
【課題を解決するための手段】
本願の発明による合わせずれ測定方法は、複数組の配線と開口とであって、端縁を有しており電気抵抗が相対的に低い低抵抗部とこの低抵抗部に通じており電気抵抗が相対的に高くて各々の前記配線の電気抵抗を決定している高抵抗部とを前記各々の配線が備えており、前記端縁と前記配線を覆う絶縁膜に設けられる前記開口との間の距離が同一方向へ順次に異なり、複数の前記配線の各々の電気抵抗が互いに等しい前記複数組の配線と開口とを準備する工程と、前記複数組の配線と開口との間の電気抵抗を調べる工程とを具備している。
【０００９】
本願の発明による合わせずれ測定パターンは、複数組の配線及び開口であって、端縁を有しており電気抵抗が相対的に低い低抵抗部とこの低抵抗部に通じており電気抵抗が相対的に高くて各々の前記配線の電気抵抗を決定している高抵抗部とを前記各々の配線が備えており、前記端縁と前記配線を覆う絶縁膜に設けられている前記開口との間の距離が同一方向へ順次に異なっており、複数の前記配線の各々の電気抵抗が互いに等しい前記複数組の配線及び開口を具備している。
【００１０】
本願の発明による合わせずれ測定パターンは、前記各々の配線に対して複数の前記開口が設けられていることが好ましい。
【００１１】
本願の発明による合わせずれ測定パターンは、前記低抵抗部に前記開口が接触している前記配線を具備していることが好ましい。
【００１２】
本願の発明による合わせずれ測定パターンは、複数の前記配線同士及び複数の前記開口同士が夫々並列に接続されていることが好ましい。
【００１３】
本願の発明による合わせずれ測定パターンは、前記複数組の配線及び開口同士の対が前記同一方向で互いに線対称に配置されていることが好ましい。
【００１４】
本願の発明による合わせずれ測定パターンは、前記配線及び開口の各組において前記距離が最小線幅の１／５ずつ互いに異なっていることが好ましい。
【００１５】
本願の発明による合わせずれ測定方法では、配線の端縁と開口との間の距離が同一方向へ順次に異なる複数組の配線と開口との間の電気抵抗を調べているが、上述の同一方向における配線と開口との合わせずれによって、導通する配線と開口との組の数が異なる。このため、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができる。
【００１６】
また、開口との間の距離が規定されている端縁を有している低抵抗部と各々の配線の電気抵抗を決定している高抵抗部とを各々の配線が備えているので、低抵抗部と開口とが接触して開口内の測定端子と低抵抗部との間に接触抵抗が生じても、この接触抵抗によっては各々の配線の電気抵抗が実質的には変動しない。しかも、複数の配線の各々の電気抵抗が互いに等しい。このため、互いに接触している配線と開口との組の数を正確に得ることができる。
【００１７】
本願の発明による合わせずれ測定パターンでは、配線の端縁と開口との間の距離が同一方向へ順次に異なる複数組の配線及び開口を具備しているので、上述の同一方向における配線と開口との合わせずれによって、互いに接触する配線と開口との組の数が異なる。このため、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができる。
【００１８】
また、開口との間の距離が規定されている端縁を有している低抵抗部と各々の配線の電気抵抗を決定している高抵抗部とを各々の配線が備えているので、低抵抗部と開口とが接触して開口内の測定端子と低抵抗部との間に接触抵抗が生じても、この接触抵抗によっては各々の配線の電気抵抗が実質的には変動しない。しかも、複数の配線の各々の電気抵抗が互いに等しい。このため、互いに接触している配線と開口との組の数を正確に得ることができる。
【００１９】
また、各々の配線に対して複数の開口が設けられていれば、開口が単一である構造に比べて開口内の測定端子と低抵抗部との間の接触抵抗が低いので、この接触抵抗による各々の配線の電気抵抗の変動が更に少ない。このため、互いに接触している配線と開口との組の数を更に正確に得ることができる。
【００２０】
また、低抵抗部に開口が接触している配線を具備していれば、この配線と開口とが必ず導通する。このため、この配線に電流を流すことによって、高抵抗部の電気抵抗つまり配線の電気抵抗を把握しておくことができるので、互いに接触している配線と開口との組の数を容易に得ることができる。
【００２１】
また、複数の配線同士及び複数の開口同士が夫々並列に接続されていれば、測定端子数が少ないので、複数組の配線と開口との間の電気抵抗を簡易に調べることができる。
【００２２】
また、合わせずれを測定すべき方向で複数組の配線及び開口同士の対が互いに線対称に配置されていれば、配線の幅や開口の径が設計値から変動していても、両方の合わせずれの中間値を採用することによって、配線と開口との実際の合わせずれを測定することができる。
【００２３】
また、配線及び開口の各組において配線の端縁と開口との間の距離が最小線幅の１／５ずつ互いに異なっていれば、この最小線幅の１／５の精度で合わせずれを測定することができる。
【００２４】
【発明の実施の形態】
以下、本願の発明の第１及び第２参考形態並びに第１〜第３実施形態を、図１〜７を参照しながら説明する。図１、２が、第１参考形態を示している。この第１参考形態は、５本の配線１１〜１５とこれらの配線１１〜１５を覆っている層間絶縁膜（図示せず）に設けられている５個の開口２１〜２５とを含む合わせずれ測定パターンを具備している。
【００２５】
５本の配線１１〜１５は、それらの端縁１１ａ〜１５ａが配線１１〜１５の延在方向に最小線幅の１／５ずつ順次にずれて配置されており、５個の開口２１〜２５は、配線１１〜１５の端縁１１ａ〜１５ａ側に配線１１〜１５の延在方向とは垂直な方向に配置されている。
【００２６】
図１は、配線１１〜１５に対する合わせずれが開口２１〜２５に生じていない状態を示しており、この図１の状態では、配線１１〜１３と開口２１〜２３とは接触していないが、配線１４、１５と開口２４、２５とが接触している。これらの接触状態は、配線１１〜１５と開口２１〜２５とに５組の測定端子を設け、各組の測定端子間に電圧を印加して、これらの測定端子間における電気抵抗を測定することによって確認することができる。
【００２７】
一方、図２は、配線１１〜１５の延在方向においてこれらの配線１１〜１５に対する合わせずれが開口２１〜２５に生じている状態を示している。もし、開口２１〜２５が配線１１〜１５に接近する方向へ合わせずれが生じていれば、図１の状態に比べて、新たに開口２３が配線１３に接触している。また、開口２１〜２５が配線１１〜１５から離間する方向へ合わせずれが生じていれば、図１の状態に比べて、新たに開口２４が配線１４から離間している。
【００２８】
従って、これらの接触状態を確認することによって、図２の状態では、開口２１〜２５が配線１１〜１５に接近する方向及び配線１１〜１５から離間する方向の何れに合わせずれが生じていても、これらの合わせずれが最小線幅の１／５程度であることが分かる。
【００２９】
図３、４が、第２参考形態を示している。この第２参考形態も、配線１１〜１５の端縁１１ａ〜１５ａが配線１１〜１５の延在方向とは垂直な方向に配置されており、開口２１〜２５が配線１１〜１５の延在方向へ最小線幅の１／５ずつ順次にずれて配置されていることを除いて、図１、２に示した第１参考形態と実質的に同様の構成を有している。この様な第２参考形態でも、第１参考形態と同様の作用効果を奏することができる。
【００３０】
図５が、第１実施形態を示している。この第１実施形態における合わせずれ測定パターンでは、５本の配線３１〜３５の各々が幅の広い低抵抗部３１ｂ〜３５ｂと幅の狭い高抵抗部３１ｃ〜３５ｃとを有しており、これらの配線３１〜３５はそれらの端縁３１ａ〜３５ａが配線３１〜３５の延在方向にΔＸずつ順次にずれて配置されている。
【００３１】
高抵抗部３１ｃ〜３５ｃは、低抵抗部３１ｂ〜３５ｂと同じ材料から成っているが、長さが長く且つ幅が狭いので、十分に高い電気抵抗を有していて、これらの高抵抗部３１ｃ〜３５ｃの電気抵抗が各配線３１〜３５の電気抵抗を実質的に決定している。例えば、配線３１〜３５の材料のシート抵抗を１０Ω／□とすると、長さ＝１００μｍ、幅＝１μｍにして、各高抵抗部３１ｃ〜３５ｃが１ｋΩの電気抵抗を有する様に設計されている。
【００３２】
配線３１〜３５は電流取り出し用の１本の配線３６で並列に接続されており、５組の開口５１〜５５が配線３１〜３５の端縁３１ａ〜３５ａ側に配線３１〜３５の延在方向とは垂直な方向に配置されている。開口５１〜５５の各々の個数としては、これらの開口５１〜５５に設けられる測定端子と配線３１〜３５との接触抵抗が高くなっても、高抵抗部３１ｃ〜３５ｃの電気抵抗が各配線３１〜３５の電気抵抗を実質的に決定する様に、可能であれば１０個以上にする。
【００３３】
そして、配線４１〜４６及び開口６１〜６５が、配線３１〜３５の延在方向で配線３１〜３６及び開口５１〜５５と線対称に配置されており、開口５１〜５５及び開口６１〜６５が電流供給用の１本の配線７１で並列に接続されている。以上の様な第１実施形態では、配線３１〜３３、４１〜４３と開口５１〜５３、６１〜６３とは接触していないが、配線３４、３５、４４、４５と開口５４、５５、６４、６５とが夫々接触している。
【００３４】
従って、配線７１から配線３６または配線４６へ電流を流せば、電流値out1または電流値Ｉout2と電位差Ｖin−Ｖout1または電位差Ｖin−Ｖout2とから決定される電気抵抗は、高抵抗部３４ｃ、３５ｃまたは高抵抗部４４ｃ、４５ｃの並列抵抗である５００Ωになって、配線３４、３５、４４、４５と開口５４、５５、６４、６５とが夫々接触していることが分かる。
【００３５】
なお、低抵抗部３１ｂ〜３５ｂ、４１ｂ〜４５ｂの長さが互いに異なっており、また、配線３６、４６にも電気抵抗が存在しているので、何れの高抵抗部３１ｃ〜３５ｃ、４１ｃ〜４５ｃの電気抵抗も総て１ｋΩであるとすると、例えば、高抵抗部３４ｃ、３５ｃまたは高抵抗部４４ｃ、４５ｃの並列抵抗は正確には５００Ωにならない。
【００３６】
従って、その様な場合は、高抵抗部３１ｃ〜３５ｃ、４１ｃ〜４５ｃの電気抵抗を順次に異ならせたりして、配線３６、４６を含む配線３１〜３５、４１〜４５の電気抵抗を互いに等しくしておけば、配線３１〜３５、４１〜４５と開口５１〜５５、６１〜６５との接触状態つまり合わせずれを正確に測定することができる。
【００３７】
図６が、第２実施形態を示している。図５に示した第１実施形態は、配線３１〜３６、４１〜４６の幅及び開口５１〜５５、６１〜６５の径が設計値から変動しておらず、配線３１〜３５、４１〜４５に対する開口５１〜５５、６１〜６５の合わせずれも生じていない場合であるが、この第２実施形態は、配線３１〜３６、４１〜４６の幅の変動と配線３１〜３５、４１〜４５に対する開口５１〜５５、６１〜６５の合わせずれとが同時に生じている場合である。
【００３８】
配線３１〜３６、４１〜４６の幅及び開口５１〜５５、６１〜６５の径の設計値からの変動は、パターニング時のテーパエッチング等によって配線３１〜３６、４１〜４６や開口５１〜５５、６１〜６５の全周において生じる。但し、この第２実施形態では配線３１〜３５、４１〜４５の延在方向における合わせずれを測定するので、配線３１〜３５、４１〜４５の端縁３１ａ〜３５ａ、４１ａ〜４５ａにのみ変動分７２が図示されている。
【００３９】
この第２実施形態では、Ｉin、Ｖin、Ｉout1、Ｖout1、Ｉout2、Ｖout2の測定結果から、配線３２〜３５、４５と開口５２〜５５、６５とが夫々接触していることが分かる。
【００４０】
一方、図５に示した様に、合わせずれが生じていない場合は、開口５１〜５５のうちで配線３１〜３５と接触しているのは開口５４、５５のみであるので、この第２実施形態では、新たに開口５２、５３が配線３２、３３と接触している。従って、開口５１〜５５は、２ΔＸ程度だけ配線３１〜３５側へずれていることが分かる。
【００４１】
また、図５に示した様に、合わせずれが生じていない場合は、開口６１〜６５のうちで配線４１〜４５と接触しているのは開口６４、６５であるので、この第２実施形態では、新たに開口６４が配線４４から離間している。従って、開口６１〜６５は、ΔＸ程度だけ配線３１〜３５側へずれていることが分かる。
【００４２】
この様に開口５１〜５５と開口６１〜６５とで合わせずれが互いに異なっているのは、配線３１〜３５、４１〜４５の幅に変動分７２が加わっているためである。従って、開口５１〜５５の合わせずれと開口６１〜６５の合わせずれとの中間値を採用して、配線３１〜３５側への１．５ΔＸ程度が開口５１〜５５、６１〜６５と配線３１〜３５、４１〜４５との実際の合わせずれである。
【００４３】
なお、以上の第２実施形態では、配線３１〜３６、４１〜４６の幅のみが変動して、開口５１〜５５、６１〜６５の径は変動していないとしたが、開口５１〜５５、６１〜６５と配線３１〜３５、４１〜４５との接触から合わせずれが求められるので、開口５１〜５５、６１〜６５の径が変動している場合や、配線３１〜３６、４１〜４６の幅と開口５１〜５５、６１〜６５の径との両方が変動している場合でも、この第２実施形態と同様にして合わせずれが求められる。
【００４４】
図７が、第３実施形態を示している。この第３実施形態における合わせずれ測定パターンには、配線３５、４５の低抵抗部３５ｂ、４５ｂが連なったパターンの低抵抗部７３ｂと、この低抵抗部７３ｂの一方側及び他方側に夫々１本及び５本ずつ接続されている高抵抗部７３ｃとを有する配線７３が、配線３５、４５の代わりに設けられている。
【００４５】
また、低抵抗部７３ｂの一方側及び他方側の高抵抗部７３ｃに夫々電流取り出し用の配線７４、７５が接続されている。以上の点を除いて、この第３実施形態における合わせずれ測定パターンも、図５に示した第１実施形態の合わせずれ測定パターンと実質的に同様の構成を有している。
【００４６】
この様な第３実施形態では、最大の合わせずれが生じた場合でも配線７３の低抵抗部７３ｂと開口５５、６５とが確実に接触するので、配線７１から配線７４または配線７５へ電流を流すことによって、高抵抗部７３ｃの電気抵抗を予め把握しておくことができる。このため、配線７１から配線３６または配線４６へ電流を流すことによって求めた電気抵抗から、合わせずれを容易に求めることができる。
【００４７】
なお、以上の第１〜第３実施形態では、第１参考形態と同様に配線３１〜３５、４１〜４５の端縁３１ａ〜３５ａ、４１ａ〜４５ａの位置を順次にずらしているが、第２参考形態の様に開口５１〜５５、６１〜６５の位置を順次にずらしてもよい。
【００４８】
また、これらのずらし量も、最小線幅の１／５程度以下であれば、半導体装置の動作に支障がない妥当な精度で合わせずれを測定することができるので、ずらし量の合計が合わせずれの測定に十分な値になる範囲内で、上述のずらし量や配線及び開口の数を適宜に選択することができる。
【００４９】
また、第１〜第３実施形態では、開口５１〜５５、６１〜６５の各々が正方形に近い微小な複数個の開口から成っているが、これらの開口５１〜５５、６１〜６５の各々が長方形の単一の開口から成っていてもよい。更に、上述の第１及び第２参考形態並びに第１〜第３実施形態の何れにおいても、図面中の左右方向における合わせずれを測定しているが、合わせずれ測定パターンを９０°回転させることによって、図面中の上下方向における合わせずれをも測定することができる。
【００５０】
【発明の効果】
本願の発明による合わせずれ測定方法では、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができ、しかも、互いに接触している配線と開口との組の数を正確に得ることができる。このため、合わせずれを高い精度で測定することができ、しかも、半導体装置の製造後でも合わせずれを容易に測定することができる。
【００５１】
本願の発明による合わせずれ測定パターンでは、複数組の配線と開口との間の電気抵抗を調べることによって、配線と開口との合わせずれを電気的に測定することができ、しかも、互いに接触している配線と開口との組の数を正確に得ることができる。このため、合わせずれを高い精度で測定することができ、しかも、半導体装置の製造後でも合わせずれを容易に測定することができる。
【００５２】
また、各々の配線に対して複数の開口が設けられていれば、互いに接触している配線と開口との組の数を更に正確に得ることができるので、合わせずれを更に高い精度で測定することができる。
【００５３】
また、低抵抗部に開口が接触している配線を具備していれば、互いに接触している配線と開口との組の数を容易に得ることができるので、合わせずれを容易に測定することができる。
【００５４】
また、複数の配線同士及び複数の開口同士が夫々並列に接続されていれば、複数組の配線と開口との間の電気抵抗を簡易に調べることができるので、合わせずれを簡易に測定することができる。
【００５５】
また、合わせずれを測定すべき方向で複数組の配線及び開口同士の対が互いに線対称に配置されていれば、配線の幅や開口の径が設計値から変動していても、配線と開口との実際の合わせずれを測定することができるので、合わせずれを更に高い精度で測定することができる。
【００５６】
また、配線及び開口の各組において配線の端縁と開口との間の距離が最小線幅の１／５ずつ互いに異なっていれば、この最小線幅の１／５の精度で合わせずれを測定することができるので、半導体装置の動作に支障がない妥当な精度で合わせずれを測定することができる。
【図面の簡単な説明】
【図１】本願の発明の第１参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【図２】第１参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じている状態を示している。
【図３】本願の発明の第２参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【図４】第２参考形態における合わせずれ測定パターンの平面図であり、合わせずれが生じている状態を示している。
【図５】本願の発明の第１実施形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【図６】本願の発明の第２実施形態における合わせずれ測定パターンの平面図であり、合わせずれが生じている状態を示している。
【図７】本願の発明の第３実施形態における合わせずれ測定パターンの平面図であり、合わせずれが生じていない状態を示している。
【符号の説明】
１１〜１５ 配線 １１ａ〜１５ａ 端縁
２１〜２５ 開口 ３１〜３５ 配線
３１ａ〜３５ａ 端縁 ３１ｂ〜３５ｂ 低抵抗部
３１ｃ〜３５ｃ 高抵抗部 ４１〜４５ 配線
４１ａ〜４５ａ 端縁 ４１ｂ〜４５ｂ 低抵抗部
４１ｃ〜４５ｃ 高抵抗部 ５１〜５５ 開口
６１〜６５ 開口 ７３ 配線
７３ｂ 低抵抗部 ７３ｃ 高抵抗部
Claims (7)
- 複数組の配線と開口とであって、端縁を有しており電気抵抗が相対的に低い低抵抗部とこの低抵抗部に通じており電気抵抗が相対的に高くて各々の前記配線の電気抵抗を決定している高抵抗部とを前記各々の配線が備えており、前記端縁と前記配線を覆う絶縁膜に設けられる前記開口との間の距離が同一方向へ順次に異なり、複数の前記配線の各々の電気抵抗が互いに等しい前記複数組の配線と開口とを準備する工程と、
前記複数組の配線と開口との間の電気抵抗を調べる工程と
を具備することを特徴とする合わせずれ測定方法。 - 複数組の配線及び開口であって、端縁を有しており電気抵抗が相対的に低い低抵抗部とこの低抵抗部に通じており電気抵抗が相対的に高くて各々の前記配線の電気抵抗を決定している高抵抗部とを前記各々の配線が備えており、前記端縁と前記配線を覆う絶縁膜に設けられている前記開口との間の距離が同一方向へ順次に異なっており、複数の前記配線の各々の電気抵抗が互いに等しい前記複数組の配線及び開口を具備することを特徴とする合わせずれ測定パターン。
- 前記各々の配線に対して複数の前記開口が設けられていることを特徴とする請求項２記載の合わせずれ測定パターン。
- 前記低抵抗部に前記開口が接触している前記配線を具備していることを特徴とする請求項２記載の合わせずれ測定パターン。
- 複数の前記配線同士及び複数の前記開口同士が夫々並列に接続されていることを特徴とする請求項２記載の合わせずれ測定パターン。
- 前記複数組の配線及び開口同士の対が前記同一方向で互いに線対称に配置されていることを特徴とする請求項２記載の合わせずれ測定パターン。
- 前記配線及び開口の各組において前記距離が最小線幅の１／５ずつ互いに異なっていることを特徴とする請求項２記載の合わせずれ測定パターン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547396A JP3552077B2 (ja) | 1996-07-26 | 1996-07-26 | 合わせずれ測定方法及び合わせずれ測定パターン |
| US08/899,863 US5861679A (en) | 1996-07-26 | 1997-07-24 | Pattern and method for measuring alignment error |
| KR1019970034876A KR100490277B1 (ko) | 1996-07-26 | 1997-07-25 | 얼라인먼트에러측정방법및얼라인먼트에러측정패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547396A JP3552077B2 (ja) | 1996-07-26 | 1996-07-26 | 合わせずれ測定方法及び合わせずれ測定パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050703A JPH1050703A (ja) | 1998-02-20 |
| JP3552077B2 true JP3552077B2 (ja) | 2004-08-11 |
Family
ID=16672961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21547396A Expired - Fee Related JP3552077B2 (ja) | 1996-07-26 | 1996-07-26 | 合わせずれ測定方法及び合わせずれ測定パターン |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5861679A (ja) |
| JP (1) | JP3552077B2 (ja) |
| KR (1) | KR100490277B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100199349B1 (ko) * | 1996-12-16 | 1999-06-15 | 김영환 | 패턴간 정렬 오차 보상용 마스크들 및 이들 마스크를 이용한 패 턴간 정렬 오차 보상방법 |
| US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
| US6465322B2 (en) * | 1998-01-15 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
| US5998226A (en) * | 1998-04-02 | 1999-12-07 | Lsi Logic Corporation | Method and system for alignment of openings in semiconductor fabrication |
| US6828647B2 (en) * | 2001-04-05 | 2004-12-07 | Infineon Technologies Ag | Structure for determining edges of regions in a semiconductor wafer |
| WO2005004238A2 (en) * | 2003-06-25 | 2005-01-13 | Koninklijke Philips Electronics, N.V. | Offset dependent resistor for measuring misalignment of stitched masks |
| EP1587144A1 (en) * | 2004-04-13 | 2005-10-19 | STMicroelectronics S.r.l. | Test structure for an electronic device and corresponding test method |
| WO2006033073A1 (en) * | 2004-09-23 | 2006-03-30 | Koninklijke Philips Electronics N.V. | Analogue measurement of alignment between layers of a semiconductor device |
| JP4541847B2 (ja) * | 2004-11-22 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 位置合わせ精度検出方法 |
| DE102006025351B4 (de) * | 2006-05-31 | 2013-04-04 | Globalfoundries Inc. | Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren |
| JP2008218921A (ja) | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 |
| CN102243443A (zh) | 2010-05-14 | 2011-11-16 | 北京京东方光电科技有限公司 | 曝光区域之间图形偏移量的检测方法及测试图形 |
| JP6015898B2 (ja) * | 2012-03-30 | 2016-10-26 | 株式会社ソシオネクスト | 半導体装置用試験素子 |
| CN103500721B (zh) * | 2013-10-21 | 2016-01-27 | 上海华力微电子有限公司 | 量测通孔与下层金属线对准偏差的方法 |
| KR102461648B1 (ko) | 2018-12-06 | 2022-10-31 | 삼성전자주식회사 | 반도체 패턴 검출 장치 |
| WO2023145329A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226639A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | 半導体装置の合せずれ検出方法 |
| JPH03156948A (ja) * | 1989-11-14 | 1991-07-04 | Mitsubishi Electric Corp | 半導体装置の検査方法 |
| JP2887972B2 (ja) * | 1990-09-28 | 1999-05-10 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| EP0505051A1 (en) * | 1991-03-19 | 1992-09-23 | National Semiconductor Corporation | Data storage system with intrinsic burst detection |
| US5384488A (en) * | 1992-06-15 | 1995-01-24 | Texas Instruments Incorporated | Configuration and method for positioning semiconductor device bond pads using additional process layers |
| JPH06252025A (ja) * | 1993-03-02 | 1994-09-09 | Fujitsu Ltd | 位置合わせマークの形成方法 |
| US5625224A (en) * | 1994-08-10 | 1997-04-29 | Motorola, Inc. | Method and apparatus for an integrated circuit chip carrier having improved mounting pad density |
| KR960026094A (ko) * | 1994-12-28 | 1996-07-22 | 김주용 | 반도체 패턴 형성을 위한 포토 마스크의 정렬도 확인방법 |
| KR960026101A (ko) * | 1994-12-30 | 1996-07-22 | 김주용 | 정렬마크 형성방법 |
| KR960026103A (ko) * | 1994-12-30 | 1996-07-22 | 문정환 | 스테퍼 정열 키의 형성방법 |
-
1996
- 1996-07-26 JP JP21547396A patent/JP3552077B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-24 US US08/899,863 patent/US5861679A/en not_active Expired - Fee Related
- 1997-07-25 KR KR1019970034876A patent/KR100490277B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5861679A (en) | 1999-01-19 |
| KR980011728A (ko) | 1998-04-30 |
| JPH1050703A (ja) | 1998-02-20 |
| KR100490277B1 (ko) | 2005-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3552077B2 (ja) | 合わせずれ測定方法及び合わせずれ測定パターン | |
| US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| US4571538A (en) | Mask alignment measurement structure for semiconductor fabrication | |
| US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
| US6080597A (en) | Test pattern structure for measuring misalignment in semiconductor device fabrication process and method for measuring misalignment | |
| JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
| US6790685B2 (en) | Method of forming a test pattern, method of measuring an etching characteristic using the same and a circuit for measuring the etching characteristic | |
| US7626402B2 (en) | Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof | |
| KR19980079957A (ko) | 바이어 홀 개구 검사용 첵크 패턴 | |
| US6867109B2 (en) | Mask set for compensating a misalignment between patterns and method of compensating a misalignment between patterns using the same | |
| JP3521564B2 (ja) | 半導体装置 | |
| JP2010114130A (ja) | 半導体装置及びその製造方法 | |
| JP2007526497A (ja) | 被接合マスク同士の不整合を測定するためのオフセット依存性抵抗器 | |
| JPH07302824A (ja) | パターン層の位置測定方法並びにテストパターン層及びその形成方法 | |
| JP3749008B2 (ja) | エピタキシャル膜の検査素子及びその製造方法 | |
| KR100871756B1 (ko) | 반도체 소자의 모니터링용 패턴 및 형성방법 | |
| JPS6353942A (ja) | マスクパタ−ンの合せずれ測定方法 | |
| JPH07183351A (ja) | 半導体装置 | |
| JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05299491A (ja) | 導電パターンの位置ずれ検出モニター | |
| JP2006165222A (ja) | 配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置 | |
| JPH0922861A (ja) | 半導体装置およびその製造方法 | |
| JPH0456129A (ja) | イオン注入層の評価方法 | |
| JPH03132053A (ja) | マスクずれ検出素子及びマスクずれ検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| LAPS | Cancellation because of no payment of annual fees |