JPH10335401A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH10335401A JPH10335401A JP9147396A JP14739697A JPH10335401A JP H10335401 A JPH10335401 A JP H10335401A JP 9147396 A JP9147396 A JP 9147396A JP 14739697 A JP14739697 A JP 14739697A JP H10335401 A JPH10335401 A JP H10335401A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor device
- mounting
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 フリップチップ搭載時に、チップのボンディ
ングパッドが基板上のバンプに正確に位置合わせされて
いるか否かを確認できるようにする。 【構成】 コレクタ領域を構成するシリコン基板１の図
外領域に形成されたエミッタ領域及びベース領域を基板
表面に引き出しボンディングパッド２に接続する。パッ
ド２の近傍に基板にオーミックに接触する位置ずれ検出
用電極４を形成しておく。バンプ１０の形成された電極
９を有する実装基板上に半導体チップを搭載し、裏面電
極７を圧着端子１１にて押圧しながらボンディングを行
う。この時、電極９を接地し、圧着端子に電圧源１２を
接続しておき、電流計１３にて電流を監視する。（ａ）
図のように正常位置にてボンディングが行われる場合に
は電流は流れず、（ｂ）図のように、位置ずれを起こし
ている場合には電流計１３にて電流が観測される。
ングパッドが基板上のバンプに正確に位置合わせされて
いるか否かを確認できるようにする。 【構成】 コレクタ領域を構成するシリコン基板１の図
外領域に形成されたエミッタ領域及びベース領域を基板
表面に引き出しボンディングパッド２に接続する。パッ
ド２の近傍に基板にオーミックに接触する位置ずれ検出
用電極４を形成しておく。バンプ１０の形成された電極
９を有する実装基板上に半導体チップを搭載し、裏面電
極７を圧着端子１１にて押圧しながらボンディングを行
う。この時、電極９を接地し、圧着端子に電圧源１２を
接続しておき、電流計１３にて電流を監視する。（ａ）
図のように正常位置にてボンディングが行われる場合に
は電流は流れず、（ｂ）図のように、位置ずれを起こし
ている場合には電流計１３にて電流が観測される。
Description
【０００１】
【発明の属する技術分野】本発明は、超高周波増幅・高
利得増幅用等の半導体装置とその実装方法に関し、特に
実装基板上に突出して形成したバンプ電極に直接接続
（フリップチップ接続）を行う半導体装置およびフリッ
プチップ接続方式にて搭載が行われる半導体装置の実装
方法に関するものである。
利得増幅用等の半導体装置とその実装方法に関し、特に
実装基板上に突出して形成したバンプ電極に直接接続
（フリップチップ接続）を行う半導体装置およびフリッ
プチップ接続方式にて搭載が行われる半導体装置の実装
方法に関するものである。
【０００２】
【従来の技術】従来より、携帯電話等の移動体通信用端
末中のデバイスとして数１０ＭＨｚ〜数千ＭＨｚ（例え
ば、９００ＭＨｚ）の信号を高利得増幅する高周波トラ
ンジスタが使用されている。これら携帯電話機では軽量
小型化が望まれ、したがって内蔵されるデバイスも超小
型化されつつある。また、昨今の移動体通信への割り当
て周波数不足から使用周波数は上昇する傾向（８００Ｍ
Ｈｚから２ＧＨｚ帯へ）にあり、デバイスに対する高周
波特性の向上がより求められるようになってきている。
近年、これら２つの要求を同時に満足させうる技術とし
てボンディングをＡｕ線等のワイヤによらず、バンプ電
極と呼ばれる金属の小片を半導体チップのボンディング
パッド上もしくは実装基板上の電極上に形成し、チップ
をフェースダウン方式で基板上に搭載する実装方法が量
産技術として多用されている。
末中のデバイスとして数１０ＭＨｚ〜数千ＭＨｚ（例え
ば、９００ＭＨｚ）の信号を高利得増幅する高周波トラ
ンジスタが使用されている。これら携帯電話機では軽量
小型化が望まれ、したがって内蔵されるデバイスも超小
型化されつつある。また、昨今の移動体通信への割り当
て周波数不足から使用周波数は上昇する傾向（８００Ｍ
Ｈｚから２ＧＨｚ帯へ）にあり、デバイスに対する高周
波特性の向上がより求められるようになってきている。
近年、これら２つの要求を同時に満足させうる技術とし
てボンディングをＡｕ線等のワイヤによらず、バンプ電
極と呼ばれる金属の小片を半導体チップのボンディング
パッド上もしくは実装基板上の電極上に形成し、チップ
をフェースダウン方式で基板上に搭載する実装方法が量
産技術として多用されている。
【０００３】この実装方法によれば、ボンディングワイ
ヤが不要となり、そのループ高さの分だけデバイスの高
さを低くすることが可能となる。また、ボンディングワ
イヤのインダクタンスに比較してバンプのインダクタン
スは格段に小さいため、ボンディングワイヤを使用する
実装方式を採用する場合に比較してデバイスのインダク
タンスを減少させることができ、利得帯域幅積を向上さ
せることができる。
ヤが不要となり、そのループ高さの分だけデバイスの高
さを低くすることが可能となる。また、ボンディングワ
イヤのインダクタンスに比較してバンプのインダクタン
スは格段に小さいため、ボンディングワイヤを使用する
実装方式を採用する場合に比較してデバイスのインダク
タンスを減少させることができ、利得帯域幅積を向上さ
せることができる。
【０００４】しかし、これらの半導体チップを基板等に
実装する場合、位置合わせが必要となるが、バンプとチ
ップ上のボンディングパッドまたは実装基板上の電極と
が互いに向かい合った状態で位置合わせされるので、そ
の位置合わせ状態を実際に観察することができず、半導
体チップの裏側から外形を観察し、この外形からボンデ
ィングパッドの位置を推測するなどしていた。このた
め、ボンディングパッドと実装基板上の電極との正確な
位置合わせが困難で、また半導体チップの外形に異常が
ある場合には接続不良を招くことになる。そこで、半導
体チップ上のボンディングパッド（この上にバンプが形
成されることが多い）と実装基板上の電極との位置を合
わせる手法が従来より種々提案されている。例えば、特
開平３−２１８０４０号公報には、垂直な方向と水平な
方向とで電気伝導率の異なる異方性導電膜を用意し、こ
れを半導体チップ上のバンプ電極と実装基板上の電極端
子間において、バンプ電極と実装基板電極間の電気抵抗
が最小となる位置で位置決めし、その後、異方性導電膜
を取り除く実装方法が提案されている。しかし、この方
法では、最後に異方性導電膜を機械的に取り除く際に位
置合わせが乱される恐れがある。
実装する場合、位置合わせが必要となるが、バンプとチ
ップ上のボンディングパッドまたは実装基板上の電極と
が互いに向かい合った状態で位置合わせされるので、そ
の位置合わせ状態を実際に観察することができず、半導
体チップの裏側から外形を観察し、この外形からボンデ
ィングパッドの位置を推測するなどしていた。このた
め、ボンディングパッドと実装基板上の電極との正確な
位置合わせが困難で、また半導体チップの外形に異常が
ある場合には接続不良を招くことになる。そこで、半導
体チップ上のボンディングパッド（この上にバンプが形
成されることが多い）と実装基板上の電極との位置を合
わせる手法が従来より種々提案されている。例えば、特
開平３−２１８０４０号公報には、垂直な方向と水平な
方向とで電気伝導率の異なる異方性導電膜を用意し、こ
れを半導体チップ上のバンプ電極と実装基板上の電極端
子間において、バンプ電極と実装基板電極間の電気抵抗
が最小となる位置で位置決めし、その後、異方性導電膜
を取り除く実装方法が提案されている。しかし、この方
法では、最後に異方性導電膜を機械的に取り除く際に位
置合わせが乱される恐れがある。
【０００５】図５は、特開平３−２３３９４９号公報に
て提案された半導体装置の構造およびフェースダウン実
装時の実装方法を説明するための断面図である。シリコ
ン基板２１に裏面から表面へ通じる貫通穴２２を設け
て、この貫通穴２２を通して実装基板２４上の位置合わ
せマーク２６をモニターしながら位置合わせを行う。そ
の後、実装基板２４上の電極２５に半導体チップ上の半
田バンプを突き合わせ、加熱を行って半田２３を溶融さ
せて結合を行う。この方法ではチップに約１００μｍφ
程度の貫通穴を設けるため、その分チップサイズが大き
くなり、デバイス全体の大きさも大となって前述のデバ
イス小型化への要求とは相反してしまう。また、バンプ
の位置合わせを直接電極に対して行うものではないた
め、高精度の位置合わせは困難であった。
て提案された半導体装置の構造およびフェースダウン実
装時の実装方法を説明するための断面図である。シリコ
ン基板２１に裏面から表面へ通じる貫通穴２２を設け
て、この貫通穴２２を通して実装基板２４上の位置合わ
せマーク２６をモニターしながら位置合わせを行う。そ
の後、実装基板２４上の電極２５に半導体チップ上の半
田バンプを突き合わせ、加熱を行って半田２３を溶融さ
せて結合を行う。この方法ではチップに約１００μｍφ
程度の貫通穴を設けるため、その分チップサイズが大き
くなり、デバイス全体の大きさも大となって前述のデバ
イス小型化への要求とは相反してしまう。また、バンプ
の位置合わせを直接電極に対して行うものではないた
め、高精度の位置合わせは困難であった。
【０００６】
【発明が解決しようとする課題】上述した従来のフェー
スダウン実装方法は、位置合わせの確認をバンプ接続中
に行うものではないため、最終的な位置合わせ精度の確
保が困難であった。バンプのボンディングが精度よく行
われない場合、接続抵抗の増大や信頼性の低下を招くこ
とになる。よって、本発明の解決すべき課題は、バンプ
の接続中にも位置ずれの検出ができるようにして信頼性
の高い半導体装置の接続構造を提供できるようにするこ
とである。
スダウン実装方法は、位置合わせの確認をバンプ接続中
に行うものではないため、最終的な位置合わせ精度の確
保が困難であった。バンプのボンディングが精度よく行
われない場合、接続抵抗の増大や信頼性の低下を招くこ
とになる。よって、本発明の解決すべき課題は、バンプ
の接続中にも位置ずれの検出ができるようにして信頼性
の高い半導体装置の接続構造を提供できるようにするこ
とである。
【０００７】
【課題を解決するための手段】上述した本発明の課題
は、半導体装置のボンディングパッドと実装基板上の電
極とを接続するに際し、ボンディングパッドと電極との
いずれか一方にバンプを形成し、いずれか他方の周縁部
に位置ずれ検出用電極を形成しておき、バンプがこの位
置ずれ検出用電極に接触するか否かを監視するようにす
ることによって解決することができる。
は、半導体装置のボンディングパッドと実装基板上の電
極とを接続するに際し、ボンディングパッドと電極との
いずれか一方にバンプを形成し、いずれか他方の周縁部
に位置ずれ検出用電極を形成しておき、バンプがこの位
置ずれ検出用電極に接触するか否かを監視するようにす
ることによって解決することができる。
【０００８】
【発明の実施の形態】本発明による半導体装置は、半導
体基板の第１の主面に内部回路に接続されたボンディン
グパッドとこれの周縁部に基板とオーミックに接触した
位置ずれ検出用電極とが形成され、前記位置ずれ検出用
電極とは別に基板とオーミックに接触した基板電極が形
成されていることを特徴としている。そして、好ましく
は、前記基板電極が前記半導体基板の第２の主面に形成
される。
体基板の第１の主面に内部回路に接続されたボンディン
グパッドとこれの周縁部に基板とオーミックに接触した
位置ずれ検出用電極とが形成され、前記位置ずれ検出用
電極とは別に基板とオーミックに接触した基板電極が形
成されていることを特徴としている。そして、好ましく
は、前記基板電極が前記半導体基板の第２の主面に形成
される。
【０００９】また、本発明による半導体装置の実装方法
は、半導体装置のボンディングパッドを実装基板上の電
極に接続するものであって、ボンディングパッドと電極
の内いずれか一方の上にバンプを形成しいずれか他方の
周縁部に位置ずれ検出用電極を形成しておき、かつ、前
記半導体装置のボンディングパッドまたは実装基板上の
電極を第１の電圧の電源に、前記位置ずれ検出用電極を
第２の電圧の電源に接続しておき、前記第１の電圧の電
源と前記第２の電圧の電源との間に流れる電流を監視し
つつ前記ボンディングパッドまたは前記電極を前記バン
プに接続することを特徴としている。
は、半導体装置のボンディングパッドを実装基板上の電
極に接続するものであって、ボンディングパッドと電極
の内いずれか一方の上にバンプを形成しいずれか他方の
周縁部に位置ずれ検出用電極を形成しておき、かつ、前
記半導体装置のボンディングパッドまたは実装基板上の
電極を第１の電圧の電源に、前記位置ずれ検出用電極を
第２の電圧の電源に接続しておき、前記第１の電圧の電
源と前記第２の電圧の電源との間に流れる電流を監視し
つつ前記ボンディングパッドまたは前記電極を前記バン
プに接続することを特徴としている。
【００１０】また、もう一つの本発明による半導体装置
の実装方法は、半導体基板の第１主面に内部回路に接続
されたボンディングパッドとこれの周縁部に基板とオー
ミックに接触した位置ずれ検出用電極とが形成され、前
記位置ずれ検出用電極とは別に基板とオーミックに接触
した基板電極が形成されている半導体装置をバンプを有
する実装基板上に実装するものであって、バンプの形成
された実装基板上の電極を第１の電圧の電源に接続し、
前記基板電極を第２の電圧の電源に接続しておき、前記
第１の電圧の電源と前記第２の電圧の電源との間に流れ
る電流を監視しつつ前記ボンディングパッドを前記バン
プに接続することを特徴としている。
の実装方法は、半導体基板の第１主面に内部回路に接続
されたボンディングパッドとこれの周縁部に基板とオー
ミックに接触した位置ずれ検出用電極とが形成され、前
記位置ずれ検出用電極とは別に基板とオーミックに接触
した基板電極が形成されている半導体装置をバンプを有
する実装基板上に実装するものであって、バンプの形成
された実装基板上の電極を第１の電圧の電源に接続し、
前記基板電極を第２の電圧の電源に接続しておき、前記
第１の電圧の電源と前記第２の電圧の電源との間に流れ
る電流を監視しつつ前記ボンディングパッドを前記バン
プに接続することを特徴としている。
【００１１】
【実施例】次に、本発明の実施例ついて図面を参照して
説明する。図１（ａ）は、本発明の第１の実施例の半導
体装置の要部を示す平面図であり、図１（ｂ）はそのＡ
−Ａ′線での断面図である。本実施例では、図外領域に
バイポーラトランジスタが形成されており、そしてシリ
コン基板１がコレクタ領域を構成しており、ベース拡散
層とエミッタ拡散層とは基板表面に引き出されている。
基板表面に引き出されたベース拡散層とエミッタ拡散層
は、シリコン基板表面に選択的に形成されたＬＯＣＯＳ
酸化膜３上にシリコン酸化膜６を介して形成されたボン
ディングパッド２に接続されている。ボンディングパッ
ド２の周辺のシリコン酸化膜６は選択的に除去され、該
除去された部分より不純物がドープされてコンタクト用
拡散層５が形成されている。コンタクト用拡散層５上に
は、ボンディングパッド２を囲むように位置ずれ検出用
電極４が形成されている。コンタクト拡散層５は、図外
エミッタ領域と同時に形成するようにしてもよい。エミ
ッタ領域をドープトポリシリコンを用いて形成する場合
には、コンタクト用拡散層も同様の方法を用いて形成し
てもよい。基板裏面には、コレクタ電極となる裏面電極
７が形成されている。
説明する。図１（ａ）は、本発明の第１の実施例の半導
体装置の要部を示す平面図であり、図１（ｂ）はそのＡ
−Ａ′線での断面図である。本実施例では、図外領域に
バイポーラトランジスタが形成されており、そしてシリ
コン基板１がコレクタ領域を構成しており、ベース拡散
層とエミッタ拡散層とは基板表面に引き出されている。
基板表面に引き出されたベース拡散層とエミッタ拡散層
は、シリコン基板表面に選択的に形成されたＬＯＣＯＳ
酸化膜３上にシリコン酸化膜６を介して形成されたボン
ディングパッド２に接続されている。ボンディングパッ
ド２の周辺のシリコン酸化膜６は選択的に除去され、該
除去された部分より不純物がドープされてコンタクト用
拡散層５が形成されている。コンタクト用拡散層５上に
は、ボンディングパッド２を囲むように位置ずれ検出用
電極４が形成されている。コンタクト拡散層５は、図外
エミッタ領域と同時に形成するようにしてもよい。エミ
ッタ領域をドープトポリシリコンを用いて形成する場合
には、コンタクト用拡散層も同様の方法を用いて形成し
てもよい。基板裏面には、コレクタ電極となる裏面電極
７が形成されている。
【００１２】図２（ａ）、（ｂ）は、本発明の第１の実
施例の半導体装置のフェースダウンボンディング時の状
態を示す断面図であって、図２（ａ）には正しく位置合
わせがなされてボンディングが行われる場合の状態が、
また図２（ｂ）には位置ずれを起こした状態でボンディ
ングが行われる場合の状態が示されている。実装基板８
上に設けられた電極９上にＡｕからなるバンプ１０が形
成されている。ボンディングに当たって電極９は電気的
に接地される。フリップチップ接続時には半導体チップ
の主表面を下に向けて実装基板８上に載置し、ボンディ
ングパッド２とバンプ１０との間の位置合わせを行いな
がら、圧着端子１１によりチップ裏面を押さえつける。
この時、金属製の圧着端子１１には電流計１３を介して
可変電圧源１２が接続され、一定のＤＣ電圧（０．５〜
１Ｖ程度）が印加されている。
施例の半導体装置のフェースダウンボンディング時の状
態を示す断面図であって、図２（ａ）には正しく位置合
わせがなされてボンディングが行われる場合の状態が、
また図２（ｂ）には位置ずれを起こした状態でボンディ
ングが行われる場合の状態が示されている。実装基板８
上に設けられた電極９上にＡｕからなるバンプ１０が形
成されている。ボンディングに当たって電極９は電気的
に接地される。フリップチップ接続時には半導体チップ
の主表面を下に向けて実装基板８上に載置し、ボンディ
ングパッド２とバンプ１０との間の位置合わせを行いな
がら、圧着端子１１によりチップ裏面を押さえつける。
この時、金属製の圧着端子１１には電流計１３を介して
可変電圧源１２が接続され、一定のＤＣ電圧（０．５〜
１Ｖ程度）が印加されている。
【００１３】図２（ａ）に示されるように、正常に位置
合わせが行われた場合には、電流経路が形成されないの
で電流計１３に電流は流れない。しかし、図２（ｂ）に
示されるように、ボンディング時にボンディングパッド
２に位置ずれが発生した場合、バンプ１０が位置ずれ検
出用電極４に接触するため、可変電圧源１２から圧着端
子１２、裏面電極７、シリコン基板１、位置ずれ検出用
電極４、バンプ１０、実装基板上の電極９を通して接地
に至る電流経路が形成され、電流計１３において電流が
観測される。
合わせが行われた場合には、電流経路が形成されないの
で電流計１３に電流は流れない。しかし、図２（ｂ）に
示されるように、ボンディング時にボンディングパッド
２に位置ずれが発生した場合、バンプ１０が位置ずれ検
出用電極４に接触するため、可変電圧源１２から圧着端
子１２、裏面電極７、シリコン基板１、位置ずれ検出用
電極４、バンプ１０、実装基板上の電極９を通して接地
に至る電流経路が形成され、電流計１３において電流が
観測される。
【００１４】以上の動作を図３を参照してより詳しく説
明する。図３は、図２に示した本発明に係る半導体装置
のボンディング状態を説明するための等価回路図であ
る。Ｑ 1 は、シリコン基板１内に形成されたトランジス
タである。トランジスタＱ1 のエミッタとベースに接続
された電極９は接地されており、コレクタに接続された
裏面電極７は、シリコン基板の内部抵抗Ｒを介して位置
ずれ検出用電極４に接続されている。少なくともいずれ
か一方の電極９上に形成されたバンプ１０が位置ずれ検
出用電極４に接触した場合には、圧着端子１１を介して
可変電圧源１２の電圧が印加された裏面電極７より内部
抵抗Ｒを通して電流が流れ、電流計１３において電流が
観測される。電流計１３により電流が観測された場合に
は半導体チップの位置修正が行われ、再度ボンディング
が行われる。
明する。図３は、図２に示した本発明に係る半導体装置
のボンディング状態を説明するための等価回路図であ
る。Ｑ 1 は、シリコン基板１内に形成されたトランジス
タである。トランジスタＱ1 のエミッタとベースに接続
された電極９は接地されており、コレクタに接続された
裏面電極７は、シリコン基板の内部抵抗Ｒを介して位置
ずれ検出用電極４に接続されている。少なくともいずれ
か一方の電極９上に形成されたバンプ１０が位置ずれ検
出用電極４に接触した場合には、圧着端子１１を介して
可変電圧源１２の電圧が印加された裏面電極７より内部
抵抗Ｒを通して電流が流れ、電流計１３において電流が
観測される。電流計１３により電流が観測された場合に
は半導体チップの位置修正が行われ、再度ボンディング
が行われる。
【００１５】図４は、本発明の第２の実施例の半導体装
置の断面図である。図１に示した第１の実施例と相違す
る点は、第２の位置ずれ検出用電極１４が（第１の）位
置ずれ検出用電極４の内側（ボンディングパッド２に近
い側）に設けられている点である。この第２の位置ずれ
検出用電極１４はコンタクト用拡散層を介することなく
シリコン基板と接触している。このため、ボンディング
時にバンプがこの第２の位置ずれ検出用電極１４に触れ
ても、基板との間にオーミック接触がとられていないこ
とにより、電流値は位置ずれ検出用電極４にバンプが触
れた場合に比較して少なくなる。これによりバンプがど
ちらの位置ずれ検出用電極に触れたかを識別することが
可能となる。この場合に、印加する電圧の極性を図２に
示した例の場合と逆にすることができる。なお、本実施
例を実施するに際し、品種によっては、第２の位置ずれ
検出用電極に接触が起こった場合にもチップの位置修正
を行うようにすることができ、またある品種によって
は、第２の位置ずれ検出用電極において接触が発生する
程度の微小な位置ずれを許容し大きく位置ずれを起こし
た場合にのみボンディング位置を修正するようにするこ
とができる。
置の断面図である。図１に示した第１の実施例と相違す
る点は、第２の位置ずれ検出用電極１４が（第１の）位
置ずれ検出用電極４の内側（ボンディングパッド２に近
い側）に設けられている点である。この第２の位置ずれ
検出用電極１４はコンタクト用拡散層を介することなく
シリコン基板と接触している。このため、ボンディング
時にバンプがこの第２の位置ずれ検出用電極１４に触れ
ても、基板との間にオーミック接触がとられていないこ
とにより、電流値は位置ずれ検出用電極４にバンプが触
れた場合に比較して少なくなる。これによりバンプがど
ちらの位置ずれ検出用電極に触れたかを識別することが
可能となる。この場合に、印加する電圧の極性を図２に
示した例の場合と逆にすることができる。なお、本実施
例を実施するに際し、品種によっては、第２の位置ずれ
検出用電極に接触が起こった場合にもチップの位置修正
を行うようにすることができ、またある品種によって
は、第２の位置ずれ検出用電極において接触が発生する
程度の微小な位置ずれを許容し大きく位置ずれを起こし
た場合にのみボンディング位置を修正するようにするこ
とができる。
【００１６】以上好ましい実施例について説明したが、
本発明は上記の実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において各種の変更が可
能なものである。例えば、バイポーラトランジスタ以外
の一般の半導体装置に本発明を適用することができる。
また、上記の実施例では、基板電極を基板の裏面から得
ていたが基板表面にこれを形成するようにしてもよい。
また、バンプを実装基板側ではなく半導体チップ側に形
成するようにしてもよい。
本発明は上記の実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において各種の変更が可
能なものである。例えば、バイポーラトランジスタ以外
の一般の半導体装置に本発明を適用することができる。
また、上記の実施例では、基板電極を基板の裏面から得
ていたが基板表面にこれを形成するようにしてもよい。
また、バンプを実装基板側ではなく半導体チップ側に形
成するようにしてもよい。
【００１７】
【発明の効果】以上説明したように、本発明は、半導体
チップのボンディングパッドと実装基板上の電極とをバ
ンプを介して接続するに際し、バンプが形成されない側
のボンディングパッドまたは電極の周辺部に位置ずれ検
出用電極を設けておき、これにバンプが接触するか否か
を監視するものであるので、フリップチップマウント時
に、ボンディングパッドが位置ずれを起こしているか否
かを監視しつつボンディングを行うことが可能になり、
信頼性の高いフリップチップ接続構造を得ることが可能
になる。
チップのボンディングパッドと実装基板上の電極とをバ
ンプを介して接続するに際し、バンプが形成されない側
のボンディングパッドまたは電極の周辺部に位置ずれ検
出用電極を設けておき、これにバンプが接触するか否か
を監視するものであるので、フリップチップマウント時
に、ボンディングパッドが位置ずれを起こしているか否
かを監視しつつボンディングを行うことが可能になり、
信頼性の高いフリップチップ接続構造を得ることが可能
になる。
【図１】本発明の第１の実施例の要部の平面図とそのＡ
−Ａ′線の断面図。
−Ａ′線の断面図。
【図２】本発明の第１の実施例の実装方法を説明するた
めの断面図。
めの断面図。
【図３】本発明の第１の実施例の実装方法を説明するた
めの等価回路図。
めの等価回路図。
【図４】本発明の第２の実施例の要部の断面図。
【図５】従来例の断面図。
１ シリコン基板 ２ ボンディングパッド ３ ＬＯＣＯＳ酸化膜 ４ 位置ずれ検出用電極 ５ コンタクト用拡散層 ６ シリコン酸化膜 ７ 裏面電極 ８ 実装基板 ９ 電極 １０ バンプ １１ 圧着端子 １２ 可変電圧源 １３ 電流計 １４ 第２の位置ずれ検出用電極 ２１ シリコン基板 ２２ 貫通穴 ２３ 半田 ２４ 実装基板 ２５ 電極 ２６ 位置合わせマーク
Claims (7)
- 【請求項１】 半導体基板の第１主面に内部回路に接続
されたボンディングパッドとこれの周縁部に基板とオー
ミックに接触した位置ずれ検出用電極とが形成され、前
記位置ずれ検出用電極とは別に基板とオーミックに接触
した基板電極が形成されていることを特徴とする半導体
装置。 - 【請求項２】 前記基板電極が前記半導体基板の第２主
面に形成されていることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 前記ボンディングパッドとその周縁部に
形成された前記位置ずれ検出用電極との間に基板と障壁
をもって接触する位置ずれ検出用ショットキーバリア電
極が形成されていることを特徴とする請求項１記載の半
導体装置。 - 【請求項４】 ２つのボンディングパッドが前記半導体
基板内に形成されたエミッタ拡散層またはベース拡散層
にそれぞれ接続され、前記基板電極がコレクタ電極を構
成していることを特徴とする請求項１、２または３記載
の半導体装置。 - 【請求項５】 半導体装置のボンディングパッドを実装
基板上の電極に接続して半導体装置を実装基板上にフリ
ップチップ搭載する半導体装置の実装方法であって、ボ
ンディングパッドと電極の内いずれか一方の上にバンプ
を形成しいずれか他方の周縁部に位置ずれ検出用電極を
形成しておき、かつ、前記半導体装置のボンディングパ
ッドまたは前記実装基板上の電極を第１の電圧の電源
に、前記位置ずれ検出用電極を第２の電圧の電源に接続
しておき、前記第１の電圧の電源と前記第２の電圧の電
源との間に流れる電流を監視しつつ前記ボンディングパ
ッドまたは前記電極を前記バンプに接続することを特徴
とする半導体装置の実装方法。 - 【請求項６】 半導体基板の第１主面に内部回路に接続
されたボンディングパッドとこれの周縁部に基板とオー
ミックに接触した位置ずれ検出用電極とが形成され、前
記位置ずれ検出用電極とは別に基板とオーミックに接触
した基板電極が形成されている半導体装置をバンプを有
する実装基板上にフリップチップ搭載する半導体装置の
実装方法であって、バンプの形成された実装基板上の電
極を第１の電圧の電源に接続し、前記基板電極を第２の
電圧の電源に接続しておき、前記第１の電圧の電源と前
記第２の電圧の電源との間に流れる電流を監視しつつ前
記ボンディングパッドを前記バンプに接続することを特
徴とする半導体装置の実装方法。 - 【請求項７】 前記基板電極を前記ボンディングパッド
の形成された面とは異なる主面上に形成しておき、前記
第２の電圧の電源に接続された圧着ツールにて前記基板
電極を押圧しつつ前記ボンディングパッドの接続を行う
ことを特徴とする請求項６記載の半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147396A JPH10335401A (ja) | 1997-06-05 | 1997-06-05 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147396A JPH10335401A (ja) | 1997-06-05 | 1997-06-05 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335401A true JPH10335401A (ja) | 1998-12-18 |
Family
ID=15429339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9147396A Pending JPH10335401A (ja) | 1997-06-05 | 1997-06-05 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335401A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548827B2 (en) | 2001-06-25 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus with misalignment mounting detection |
| AU2003204811B2 (en) * | 2003-01-16 | 2004-12-02 | Mitsubishi Denki Kabushiki Kaisha | Power-related amount measurement device |
| JP2010234553A (ja) * | 2009-03-30 | 2010-10-21 | Brother Ind Ltd | 駆動ユニットおよびその製造方法 |
| WO2023145329A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
-
1997
- 1997-06-05 JP JP9147396A patent/JPH10335401A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548827B2 (en) | 2001-06-25 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus with misalignment mounting detection |
| AU2003204811B2 (en) * | 2003-01-16 | 2004-12-02 | Mitsubishi Denki Kabushiki Kaisha | Power-related amount measurement device |
| JP2010234553A (ja) * | 2009-03-30 | 2010-10-21 | Brother Ind Ltd | 駆動ユニットおよびその製造方法 |
| WO2023145329A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3631120B2 (ja) | 半導体装置 | |
| US7935991B2 (en) | Semiconductor components with conductive interconnects | |
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US8143704B2 (en) | Electronic assemblies including mechanically secured protruding bonding conductor joints | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6303979B1 (en) | Face-down bonding pin diode | |
| US6320254B1 (en) | Plug structure | |
| US6900532B1 (en) | Wafer level chip scale package | |
| JP2001338945A (ja) | 半導体装置および液晶モジュール | |
| KR20040107060A (ko) | 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 및그 제조 방법 | |
| KR20080054347A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6833610B2 (en) | Bridge connection type of chip package and fabricating method thereof | |
| US5945734A (en) | Wire-bond free input/output interface for GaAs ICs with means of determining known good die | |
| JPH10335401A (ja) | 半導体装置およびその実装方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP4007917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP2000252314A (ja) | 半導体パッケージとその製造方法 | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111211 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20121211 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20131211 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |