TWI776872B - 固體攝像裝置 - Google Patents

固體攝像裝置 Download PDF

Info

Publication number
TWI776872B
TWI776872B TW107110463A TW107110463A TWI776872B TW I776872 B TWI776872 B TW I776872B TW 107110463 A TW107110463 A TW 107110463A TW 107110463 A TW107110463 A TW 107110463A TW I776872 B TWI776872 B TW I776872B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
solid
state imaging
wiring layer
Prior art date
Application number
TW107110463A
Other languages
English (en)
Other versions
TW201839967A (zh
Inventor
橋口日出登
庄子礼二郎
堀越浩
三橋生枝
飯島匡
龜島隆季
石田實
羽根田雅希
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201839967A publication Critical patent/TW201839967A/zh
Application granted granted Critical
Publication of TWI776872B publication Critical patent/TWI776872B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Abstract

本發明之課題在於提供一種性能進一步提高之固體攝像裝置及電子機器。
該固體攝像裝置構成為依序積層：第1基板，其形成有排列像素而成之像素部，由第1半導體基板及第1多層配線層積層而成；第2基板，其形成具有特定功能之電路，由第2半導體基板及第2多層配線層積層而成；及第3基板，其形成具有特定功能之電路，由第3半導體基板及第3多層配線層積層而成；上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合；用以將上述第1基板之電路與上述第2基板之電路電性連接之第1連接構造包含導通孔，該導通孔具有如下構造：將導電材料嵌入於使上述第1多層配線層內之配線露出之第1貫通孔、及使上述第2多層配線層內之配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或成膜導電材料之構造。

Description

固體攝像裝置
本揭示係關於固體攝像裝置及電子機器。
作為固體攝像裝置，已開發積層有如下等之構造者：像素晶片，其設有像素部；邏輯晶片，其搭載有執行固體攝像裝置動作之各種信號處理之邏輯電路。例如，於專利文獻1中，揭示有3層積層型固體攝像裝置，其積層有：像素晶片；邏輯晶片；及記憶體晶片，其搭載有保持像素晶片之像素部中取得之像素信號的記憶體電路。
另，於本說明書中，對固體攝像裝置之構造進行說明時，亦將形成有像素晶片、邏輯晶片或記憶體晶片之半導體基板，與形成於該半導體基板上之多層配線層合起來之構成稱為「基板」。且，將該「基板」自積層構造之上側(觀察光入射之側)向下側依序分別稱為「第1基板」、「第2基板」「第3基板」、…而區別。另，積層型固體攝像裝置係藉由將各基板以晶圓狀態積層後，切割成複數個積層型固體攝像裝置(即，積層型固體攝像裝置晶片)而製造。於本說明書中，為方便起見，「基板」可意指切割前之晶圓之狀態，亦可意指切割後之晶片之狀態。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2014-99582號公報
如專利文獻1所記載之積層型固體攝像裝置中，作為將上下基板所具備之信號線間及電源線間之電性連接方法，已研究若干方法。例如，存在經由焊墊於晶片之外部進行連接之方法，或藉由TSV(Through Silicon Via：穿矽導通孔)於晶片之內部進行連接之方法等。目前為止，針對該基板所具備之信號線間及電源線間之電性連接方法之變化，不能說是已進行一定的詳細研討。藉由對該變化進行詳細研討，有可能獲得用以獲得更高性能之固體攝像裝置之適當構造之見解。
因此，於本揭示中，提出一種可進一步提高性能之新穎且經改良之固體攝像裝置及電子機器。
根據本揭示，提供一種固體攝像裝置，其構成為依序積層：第1基板，其具有：形成有排列像素而成之像素部之第1半導體基板，及積層於上述第1半導體基板上之第1多層配線層；第2基板，其具有：形成有具有特定功能之電路之第2半導體基板，及積層於上述第2半導體基板上之第2多層配線層；及第3基板，其形成有具有特定功能之電路之第3半導體基板，及積層於上述第3半導體基板上之第3多層配線層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合，上述固體攝像裝置具有用以將上述第1基板之電路與上述第2基板之電路電性連接之第1連接構造，上述第1連接構造包含導通孔，該導通孔具有如下構造：將導電材料嵌入於使上述第1多層配線層內之特定配線露出之第1貫通孔、及使上述第2多層配線層內之特定配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導 電材料之構造。
又，根據本揭示，提供一種電子機器，其具備電子拍攝觀察對象之固體攝像裝置，上述固體攝像裝置構成為依序積層：第1基板，其具有：形成有排列像素而成之像素部之第1半導體基板，及積層於上述第1半導體基板上之第1多層配線層；第2基板，其具有：形成有具有特定功能之電路之第2半導體基板，及積層於上述第2半導體基板上之第2多層配線層；及第3基板，其形成有具有特定功能之電路之第3半導體基板，及積層於上述第3半導體基板上之第3多層配線層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合，上述固體攝像裝置具有用以將上述第1基板之電路與上述第2基板之電路電性連接之第1連接構造，上述第1連接構造包含導通孔，該導通孔具有如下構造：將導電材料嵌入於使上述第1多層配線層內之特定配線露出之第1貫通孔、及使上述第2多層配線層內之特定配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導電材料之構造。
根據本揭示，可藉由更適當之電性連接方法，將經積層之各基板所具備之信號線及電源線分別連接。
根據如上說明之本揭示，可進一步提高固體攝像裝置之性能。另，上述效果並非為限定者，亦可與上述效果一起或取代上述效果，發揮本說明書所揭示之任一效果，或可自本說明書掌握之其他效果。
1、1a、1b、6A~6G、7A~7P、8A~8J、9A~9H、10A~10J、11A~11H、、12A~12P、13A~13J、14A~14P、15A~15J、16A~16C、17A~17F、18A~18E、19A~19F、20A~20E、21A~21C、22A~22F、23A~23E、24A~24F、25A~25E:固體攝像裝置
101、121、131:半導體基板
103、109、123、129、133:絕緣膜
105、125、135:多層配線層
107、127、137:接點
110A:第1基板
110B:第2基板
110C:第3基板
111:CF層
113:ML陣列
141:通信部
143:第2金屬配線層
151:焊墊
153、153a、153b:焊墊開口部
155、155a、155b、155c、155d:引出線開口部
157、157a、157b:TSV
159、159a、159b:電極接合構造
201~205:連接構造
206:像素部
301、302:電路區塊
303:垂直電源配線
304:水平電源配線
305a、305b:垂直GND配線
306a、306b、306c:水平GND配線
510:導電材料層
901:智慧型手機(電子機器)
903:操作部
905:顯示部
911:數位相機(電子機器)
913:本體部
915:更換式透鏡單元
917:握把部
919:監視器
921:EVF
10000:相機
10001:固體攝像裝置
10002:光學系統
10003:快門裝置
10004:驅動電路
10005:信號處理電路
11100:內視鏡
11101:鏡筒
11102:相機頭
11110:手術器械
11111:氣腹管
11112:能量處理器械
11120:支持臂裝置
11131:施術者
11132:患者
11133:病床
11200:台車
11201:CCU
11202:顯示裝置
11203:光源裝置
11204:輸入裝置
11205:處理器械控制裝置
11206:氣腹裝置
11207:記錄器
11208:印表機
11400:傳輸電纜
11401:透鏡單元
11402:攝像部
11403:驅動部
11404:通信部
11405:相機頭控制部
11411:通信部
11412:圖像處理部
11413:控制部
12000:車輛控制系統
12001:通信網路
12010:驅動系統控制單元
12020:主體系統控制單元
12030:車外資訊檢測單元
12031:攝像部
12040:車內資訊檢測單元
12041:駕駛者狀態檢測部
12050:綜合控制單元
12051:微電腦
12052:聲音圖像輸出部
12053:車載網路I/F
12061:擴音器
12062:顯示部
12063:儀錶板
12100:車輛
12101~12105:攝像部
12111~12114:攝像範圍
20001:入射光
20010:像素
20011:微透鏡
20012:CF(彩色濾光片)
20013:平坦化膜
20014:遮光膜
20015:絕緣膜
20016:p型半導體區域
20017:受光面
20018:半導體基板
20019:PD(光電二極體)
20020:n型半導體區域
20030:像素分離部
20031:槽部
20032:固定電荷膜
20033:絕緣膜
20041:p型半導體區域
20050:配線層
20061:支持基板
30002:像素
30003:攝像部
30004:垂直驅動部
30005:水平傳送部
30006:輸出部
30007:行選擇電路
30008:垂直信號線
30009:類比/數位轉換器
30010:水平傳送線
30011:信號處理電路
30012:輸出緩衝器
30021:光電二極體
30022:FD區域
Tr1、Tr2、Tr3、Tr4:像素電晶體(MOS電晶體)
VCC:電源端子
X:方向
Y:方向
Z:方向
Figure 107110463-A0305-02-0134-4
RST:列設置信號
Figure 107110463-A0305-02-0134-5
SEL:列選擇信號
Figure 107110463-A0305-02-0134-6
TRG:列傳送信號
圖1係顯示本揭示之一實施形態之固體攝像裝置之概略構成之縱剖視圖。
圖2A係用以針對固體攝像裝置之連接構造之水平面內之配置之一例進行說明之圖。
圖2B係用以針對固體攝像裝置之連接構造之水平面內之配置之一例進行說明之圖。
圖2C係用以針對固體攝像裝置之連接構造之水平面內之配置之其他例進行說明之圖。
圖2D係用以針對固體攝像裝置之連接構造之水平面內之配置之其他例進行說明之圖。
圖2E係用以針對固體攝像裝置之連接構造之水平面內之配置之進而其他例進行說明之圖。
圖2F係用以針對固體攝像裝置之連接構造之水平面內之配置之進而其他例進行說明之圖。
圖3A係顯示將第1基板與第2基板以FtoF貼合之固體攝像裝置之概略構成之縱剖視圖。
圖3B係顯示將第1基板與第2基板以FtoB貼合之固體攝像裝置之概略構成之縱剖視圖。
圖4A係用以針對圖3A所示之固體攝像裝置之PWELL與電源配線間之寄生電容進行說明之圖。
圖4B係用以針對圖3B所示之固體攝像裝置之PWELL與電源配線間之寄生電容進行說明之圖。
圖5A係概略地顯示圖3A所示之固體攝像裝置之電源配線及GND配線之配置之圖。
圖5B係概略地顯示圖3B所示之固體攝像裝置之電源配線及GND配線 之配置之圖。
圖5C係顯示用以降低圖5A所示之固體攝像裝置之阻抗之一構成例之圖。
圖6A係顯示第1構成例之固體攝像裝置之一例之縱剖視圖。
圖6B係顯示第1構成例之固體攝像裝置之其他例之縱剖視圖。
圖6C係顯示第1構成例之固體攝像裝置之其他例之縱剖視圖。
圖6D係顯示第1構成例之固體攝像裝置之其他例之縱剖視圖。
圖6E係顯示第1構成例之固體攝像裝置之其他例之縱剖視圖。
圖6F係顯示第1構成例之固體攝像裝置之其他例之縱剖視圖。
圖6G係顯示第1構成例之固體攝像裝置之其他例之縱剖視圖。
圖7A係顯示第2構成例之固體攝像裝置之一例之縱剖視圖。
圖7B係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7C係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7D係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7E係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7F係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7G係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7H係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7I係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7J係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7K係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7L係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7M係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7N係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7O係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖7P係顯示第2構成例之固體攝像裝置之其他例之縱剖視圖。
圖8A係顯示第3構成例之固體攝像裝置之一例之縱剖視圖。
圖8B係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8C係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8D係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8E係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8F係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8G係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8H係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8I係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖8J係顯示第3構成例之固體攝像裝置之其他例之縱剖視圖。
圖9A係顯示第4構成例之固體攝像裝置之一例之縱剖視圖。
圖9B係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖9C係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖9D係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖9E係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖9F係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖9G係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖9H係顯示第4構成例之固體攝像裝置之其他例之縱剖視圖。
圖10A係顯示第5構成例之固體攝像裝置之一例之縱剖視圖。
圖10B係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10C係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10D係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10E係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10F係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10G係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10H係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10I係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖10J係顯示第5構成例之固體攝像裝置之其他例之縱剖視圖。
圖11A係顯示第6構成例之固體攝像裝置之一例之縱剖視圖。
圖11B係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖11C係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖11D係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖11E係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖11F係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖11G係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖11H係顯示第6構成例之固體攝像裝置之其他例之縱剖視圖。
圖12A係顯示第7構成例之固體攝像裝置之一例之縱剖視圖。
圖12B係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12C係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12D係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12E係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12F係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12G係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12H係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12I係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12J係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12K係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12L係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12M係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12N係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12O係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖12P係顯示第7構成例之固體攝像裝置之其他例之縱剖視圖。
圖13A係顯示第8構成例之固體攝像裝置之一例之縱剖視圖。
圖13B係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13C係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13D係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13E係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13F係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13G係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13H係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13I係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖13J係顯示第8構成例之固體攝像裝置之其他例之縱剖視圖。
圖14A係顯示第9構成例之固體攝像裝置之一例之縱剖視圖。
圖14B係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14C係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14D係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14E係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14F係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14G係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14H係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14I係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14J係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14K係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14L係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14M係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14N係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14O係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖14P係顯示第9構成例之固體攝像裝置之其他例之縱剖視圖。
圖15A係顯示第10構成例之固體攝像裝置之一例之縱剖視圖。
圖15B係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15C係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15D係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15E係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15F係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15G係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15H係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15I係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖15J係顯示第10構成例之固體攝像裝置之其他例之縱剖視圖。
圖16A係顯示第11構成例之固體攝像裝置之一例之縱剖視圖。
圖16B係顯示第11構成例之固體攝像裝置之其他例之縱剖視圖。
圖16C係顯示第11構成例之固體攝像裝置之其他例之縱剖視圖。
圖17A係顯示第12構成例之固體攝像裝置之一例之縱剖視圖。
圖17B係顯示第12構成例之固體攝像裝置之其他例之縱剖視圖。
圖17C係顯示第12構成例之固體攝像裝置之其他例之縱剖視圖。
圖17D係顯示第12構成例之固體攝像裝置之其他例之縱剖視圖。
圖17E係顯示第12構成例之固體攝像裝置之其他例之縱剖視圖。
圖17F係顯示第12構成例之固體攝像裝置之其他例之縱剖視圖。
圖18A係顯示第13構成例之固體攝像裝置之一例之縱剖視圖。
圖18B係顯示第13構成例之固體攝像裝置之其他例之縱剖視圖。
圖18C係顯示第13構成例之固體攝像裝置之其他例之縱剖視圖。
圖18D係顯示第13構成例之固體攝像裝置之其他例之縱剖視圖。
圖18E係顯示第13構成例之固體攝像裝置之其他例之縱剖視圖。
圖19A係顯示第14構成例之固體攝像裝置之一例之縱剖視圖。
圖19B係顯示第14構成例之固體攝像裝置之其他例之縱剖視圖。
圖19C係顯示第14構成例之固體攝像裝置之其他例之縱剖視圖。
圖19D係顯示第14構成例之固體攝像裝置之其他例之縱剖視圖。
圖19E係顯示第14構成例之固體攝像裝置之其他例之縱剖視圖。
圖19F係顯示第14構成例之固體攝像裝置之其他例之縱剖視圖。
圖20A係顯示第15構成例之固體攝像裝置之一例之縱剖視圖。
圖20B係顯示第15構成例之固體攝像裝置之其他例之縱剖視圖。
圖20C係顯示第15構成例之固體攝像裝置之其他例之縱剖視圖。
圖20D係顯示第15構成例之固體攝像裝置之其他例之縱剖視圖。
圖20E係顯示第15構成例之固體攝像裝置之其他例之縱剖視圖。
圖21A係顯示第16構成例之固體攝像裝置之一例之縱剖視圖。
圖21B係顯示第16構成例之固體攝像裝置之其他例之縱剖視圖。
圖21C係顯示第16構成例之固體攝像裝置之其他例之縱剖視圖。
圖22A係顯示第17構成例之固體攝像裝置之一例之縱剖視圖。
圖22B係顯示第17構成例之固體攝像裝置之其他例之縱剖視圖。
圖22C係顯示第17構成例之固體攝像裝置之其他例之縱剖視圖。
圖22D係顯示第17構成例之固體攝像裝置之其他例之縱剖視圖。
圖22E係顯示第17構成例之固體攝像裝置之其他例之縱剖視圖。
圖22F係顯示第17構成例之固體攝像裝置之其他例之縱剖視圖。
圖23A係顯示第18構成例之固體攝像裝置之一例之縱剖視圖。
圖23B係顯示第18構成例之固體攝像裝置之其他例之縱剖視圖。
圖23C係顯示第18構成例之固體攝像裝置之其他例之縱剖視圖。
圖23D係顯示第18構成例之固體攝像裝置之其他例之縱剖視圖。
圖23E係顯示第18構成例之固體攝像裝置之其他例之縱剖視圖。
圖24A係顯示第19構成例之固體攝像裝置之一例之縱剖視圖。
圖24B係顯示第19構成例之固體攝像裝置之其他例之縱剖視圖。
圖24C係顯示第19構成例之固體攝像裝置之其他例之縱剖視圖。
圖24D係顯示第19構成例之固體攝像裝置之其他例之縱剖視圖。
圖24E係顯示第19構成例之固體攝像裝置之其他例之縱剖視圖。
圖24F係顯示第19構成例之固體攝像裝置之其他例之縱剖視圖。
圖25A係顯示第20構成例之固體攝像裝置之一例之縱剖視圖。
圖25B係顯示第20構成例之固體攝像裝置之其他例之縱剖視圖。
圖25C係顯示第20構成例之固體攝像裝置之其他例之縱剖視圖。
圖25D係顯示第20構成例之固體攝像裝置之其他例之縱剖視圖。
圖25E係顯示第20構成例之固體攝像裝置之其他例之縱剖視圖。
圖26A係顯示可應用本實施形態之固體攝像裝置1~25E之電子機器之一例即智慧型手機之外觀之圖。
圖26B係顯示可應用本實施形態之固體攝像裝置1~25E之電子機器之其他例即數位相機之外觀之圖。
圖26C係顯示可應用本實施形態之固體攝像裝置1~25E之電子機器之其他例即數位相機之外觀之圖。
圖27A係顯示可應用本揭示之技術之固體攝像裝置之構成例之剖視圖。
圖27B係顯示可應用本揭示之技術之固體攝像裝置之概略構成之說明圖。
圖27C係顯示可應用本揭示之技術之攝影機之構成例之說明圖。
圖27D係顯示內視鏡手術系統之概略構成之一例之圖。
圖27E係顯示相機頭及CCU之功能構成之一例之方塊圖。
圖27F係顯示車輛控制系統之概略構成之一例之方塊圖。
圖27G係顯示車輛資訊檢測部及攝像部之設置位置之一例之說明圖。
以下，一面參照隨附圖式，一面針對本發明之較佳實施形態加以詳細說明。另，本說明書及圖式中，針對實質上具有同一功能構成之構成要素，藉由附加同一符號而省略重複說明。
另，說明係以如下之順序進行。
1.固體攝像裝置之整體構成
2.關於連接構造之配置
3.關於第2基板之方向
3-1.基於PWELL之面積之研討
3-2.基於消耗電力及GND配線之配置之研討
4.連接構造之變化
4-1.第1構成例
4-2.第2構成例
4-3.第3構成例
4-4.第4構成例
4-5.第5構成例
4-6.第6構成例
4-7.第7構成例
4-8.第8構成例
4-9.第9構成例
4-10.第10構成例
4-11.第11構成例
4-12.第12構成例
4-13.第13構成例
4-14.第14構成例
4-15.第15構成例
4-16.第16構成例
4-17.第17構成例
4-18.第18構成例
4-19.第19構成例
4-20.第20構成例
5.應用例
6.補充
(1.固體攝像裝置之整體構成)
圖1係顯示本揭示之一實施形態之固體攝像裝置之概略構成之縱剖視圖。如圖1所示，本實施形態之固體攝像裝置1為積層第1基板110A、第2基板110B、第3基板110C而構成之3層積層型固體攝像裝置。圖中，虛線A-A表示第1基板110A與第2基板110B之貼合面，虛線B-B表示第2基板110B與第3基板110C之貼合面。第1基板110A為設有像素部之像素基板。於第2基板110B及第3基板110C，設置用以進行固體攝像裝置1之動作之各種信號處理之電路。第2基板110B及第3基板110C例如為設有邏輯電路之邏輯基板或設有記憶體電路之記憶體基板。固體攝像裝置1為將自第1基板110A之後述之背面側入射之光於像素部進行光電轉換之背面照射型CMOS(Complementary Metal-Oxide-Semiconductor：互補金屬氧化物半導體)影像感測器。另，以下，針對圖1之說明中，作為一例，針對第2基板110B為邏輯基板，第3基板110C為記憶體基板之情形進行說明。
於積層型固體攝像裝置1中，因可以與各基板之功能對應之方式，更適當地構成各電路，故可更容易實現固體攝像裝置1之高功能化。若為圖示之構成例，則可以與各基板之功能對應之方式，適當地形成第1基板110A之像素部、第2基板110B及第3基板110C之邏輯電路或記憶體電路，故可實現高功能之固體攝像裝置1。
另，以下，亦將第1基板110A、第2基板110B及第3基板110C之積層方向稱為z軸方向。又，將z軸方向上第1基板110A所在之方向定義為z軸正方向。又，亦將與z軸方向垂直之面(水平面)上互相正交之2個方向分別稱為x軸方向及y軸方向。又，以下，亦將各基板中，後述之半導體基板101、121、131與基板主面方向對向而具備之2個面中，設有電晶體等功能零件側之面，或設有使該功能零件動作之後述多層配線層105、125、135之一側之面稱為表面(亦稱為前側面)，亦將與該表面對向之其他側之面稱為背面(背側面)。
第1基板110A主要具有例如包含矽(Si)之半導體基板101；及形成於該半導體基板101上之多層配線層105。於半導體基板101上，主要形成像素排列成特定配置之像素部，及處理像素信號之像素信號處理電路。各像素主要由如下者構成：光電二極體(PD)，其接收來自觀察對象之光(觀察光)並進行光電轉換；及驅動電路，其具有用以讀出對應於由該PD取得之觀察光之電性信號(像素信號)之電晶體等。於像素信號處理電路中，對像素信號執行例如類比一數位轉換(AD轉換)等各種信號處理。另，第1基板110A亦可取代半導體基板101，使用利用半導體以外之材料形成之基板。例如，第1基板110A亦可為如下形態：於半導體以外之材料之基板即藍寶石基板之上，將進行光電轉換之膜(例如一般之有機光電轉換膜)成膜而形成像素。
於形成有像素部及像素信號處理電路之半導體基板101之表面側，積層絕緣膜103。於絕緣膜103之內部，形成多層配線層105，其用以傳達像素信號及用以驅動驅動電路之電晶體之驅動信號等各種信號。於多層配線層105，進而包含電源配線或接地配線(GND配線)等。多層配線層105之 最下層之配線藉由嵌入例如鎢(W)等導電材料之接點107，而可與像素部或像素信號處理電路電性連接。另，實際上，藉由重複特定厚度之層間絕緣膜之形成、金屬膜之形成及圖案化，而可形成複數層配線層，但於圖1中，為簡便而將該等複數層層間絕緣膜總稱為絕緣膜103，將複數層配線層總稱為多層配線層105。
另，可於多層配線層105，形成作為用以與外部之間進行各種信號交換之外部輸入輸出部(I/O部)發揮功能之焊墊151。焊墊151可沿晶片之外周設置。
第2基板110B例如為邏輯基板。第2基板110B主要具有包含例如Si之半導體基板121，及形成於該半導體基板121上之多層配線層125。於半導體基板121上形成邏輯電路。於該邏輯電路中，執行固體攝像裝置1之動作之各種信號處理。例如，於該邏輯電路中，可進行用以驅動第1基板110A之像素部之驅動信號的控制(即，像素部之驅動控制)，或與外部之信號交換之控制。另，第2基板110B亦可取代半導體基板121，使用利用半導體以外之材料形成之基板。例如，第2基板110B亦可為於半導體以外之材料之基板即藍寶石基板上，將可形成電路元件之半導體膜(例如矽膜等)成膜而形成電路之形態。
於形成有邏輯電路之半導體基板121之表面側，積層絕緣膜123。於絕緣膜123之內部，形成用以傳達邏輯電路之動作之各種信號之多層配線層125。於多層配線層125，進而包含電源配線或GND配線等。多層配線層125之最下層之配線藉由嵌入例如W等導電材料之接點127，而可與邏輯電路電性連接。另，與第1基板110A之絕緣膜103及多層配線層105同樣地，對於第2基板110B，絕緣膜123亦可為複數層層間絕緣膜之總稱，多 層配線層125亦可為複數層配線層之總稱。
另，於半導體基板121之背面側，形成特定厚度之絕緣膜129。又，可於第2基板110B，形成用以將第1基板110A之多層配線層105內之配線與第2基板110B之多層配線層125內之配線電性連接之TSV157。具體而言，TSV157可以具有如下構造之構造而形成：於自第2基板110B之表面側起貫通半導體基板121而設且使第1基板110A之多層配線層105內之配線露出之第1貫通孔中及於使第2基板110B之多層配線層125內之配線露出且與第1貫通孔不同之第2貫通孔中，嵌入導電材料之構造。
第3基板110C例如為記憶體基板。第3基板110C主要具有包含例如Si之半導體基板131，及形成於該半導體基板131上之多層配線層135。於半導體基板131上形成記憶體電路。於該記憶體電路中，暫時保持以第1基板110A之像素部取得，藉由像素信號處理電路進行AD轉換之像素信號。藉由將像素信號暫時保持於記憶體電路，而可實現全域快門方式，且更高速地進行該像素信號自固體攝像裝置1向外部之讀出。因此，即使於高速攝影時，亦可拍攝已抑制失真之更高品質之圖像。另，第3基板110C亦可取代半導體基板131，使用利用半導體以外之材料形成之基板。例如，第3基板110C亦可為如下形態：於半導體以外之材料之基板即藍寶石基板之上，將可形成記憶體元件之膜(例如相變化材料膜等)成膜而形成電路。
於形成有記憶體電路之半導體基板131之表面側，積層絕緣膜133。於絕緣膜133之內部，形成用以傳達記憶體電路之動作之各種信號的多層配線層135。於多層配線層135，進而包含電源配線或GND配線等。多層配線層135之最下層之配線藉由嵌入例如W等導電材料之接點137，而可與記憶體電路電性連接。另，與第1基板110A之絕緣膜103及多層配線層 105同樣地，對於第3基板110C，絕緣膜133亦可為複數層層間絕緣膜之總稱，多層配線層135亦可為複數層配線層之總稱。
另，可於多層配線層135，形成作為用以與外部之間進行各種信號交換之I/O部發揮功能之焊墊151。焊墊151可沿晶片之外周設置。
分別以晶圓之狀態製作第1基板110A、第2基板110B及第3基板110C。其後，進行將該等貼合，以將第1基板110A、第2基板110B及第3基板110C分別具備之信號線彼此及電源線彼此電性連接之各步驟。
具體而言，首先，以晶圓狀態之第2基板110B之表面(設有多層配線層125側之面)，與晶圓狀態之任意之虛設基板之一面對向之方式，使該第2基板110B與該虛設基板貼合。其次，將第2基板110B之背面(與設有多層配線層125側之面對向之面)薄壁化後，於貼合之第2基板110B之背面，形成特定厚度之絕緣膜129。接著，以晶圓狀態之第2基板110B之背面(與設有多層配線層125側之面對向之面)，與晶圓狀態之第1基板110A之表面(設有多層配線層105側之面)對向之方式，使第2基板110B及虛設基板之積層體與該第1基板110A貼合。以下，亦將如此之使2片基板之表面與背面對向貼合之狀態稱為面對背(Face to Back)(F to B)。其後，將虛設基板自第1基板110A及第2基板110B之積層體剝離。
接著，形成TSV157，其具備自第2基板110B之表面側起到達至第1基板110A之多層配線層105內之配線之連接面的第1貫通孔，及自第2基板110B之表面側起到達至第2基板110B之多層配線層125內之配線之連接面的第2貫通孔。具體而言，TSV157可藉由如下方式將導電材料嵌入於下述貫通孔而形成：自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B 之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔。藉由2個貫通孔使如此分別不同之多層配線層內之配線露出，將導電材料嵌入於該2個貫通孔而形成之TSV157亦稱為例如雙接點(twin contact)。經由TSV157，將第1基板110A之多層配線層105內之配線與第2基板110B之多層配線層125內之配線電性連接。
接著，以第2基板110B之表面(設有多層配線層125側之面)與第3基板110C之表面(設有多層配線層135側之面)對向之方式，使第1基板110A及第2基板110B之積層體與晶圓狀態之第3基板110C貼合。以下，亦將如此之使2片基板之表面與表面對向貼合之狀態稱為面對面(Face to Face)(F to F)。
另，TSV157亦可藉由於與第2基板110B之多層配線層125所含之配線接觸且使第1基板110A之多層配線層105所含之配線露出之1個貫通孔中嵌入導電材料而形成。例如，如此之TSV157可以如下構造形成：將自第2基板110B之背面側起貫通第2基板110B而設，使多層配線層125所含之配線之至少側面露出，使多層配線層105所含之配線之上表面露出之貫通孔以導電材料嵌入。如此之TSV157亦稱為例如共用接點(shared contact)。又，共用接點構造之TSV157可於兩側與第2基板110B之多層配線層125內之複數條配線接觸，亦可於單側與第2基板110B之多層配線層125內之一條配線接觸。對於以下說明之其他共用接點構造之TSV157亦同樣地，TSV157亦可於兩側或單側之任一者與多層配線層105、125、135內之配線接觸。
對於以上形成之第1基板110A、第2基板110B及第3基板110C之積層構造體，經由絕緣膜109，於第1基板110A之半導體基板101之背面側，形 成彩色濾光片層111(CF層111)及微透鏡陣列113(ML陣列113)。
CF層111以複數個CF對應於像素之方式排列而構成。ML陣列113以複數個ML對應於像素之方式排列而構成。CF層111及ML陣列113形成於像素部之正上方，對1個像素之PD配設1個CF及1個ML。
CF層111之各CF具有例如紅色、綠色及藍色之任一顏色。藉由通過CF之觀察光入射於像素之PD，取得像素信號，而針對觀察對象取得該彩色濾光片之顏色成分之像素信號(即，可進行彩色拍攝)。實際上，對應於1個CF之1個像素作為次像素發揮功能，可藉由複數個次像素形成1個像素。例如，於固體攝像裝置1中，可藉由設有紅色CF之像素(即紅色像素)、設有綠色CF之像素(即綠色像素)、設有藍色CF之像素(即藍色像素)及未設有CF之像素(即白色像素)之4色次像素，形成1個像素。但，於本說明書中，為便於說明而不區別次像素與像素，對應於1個次像素之構成亦簡稱為像素。另，CF之排列方法未特別限定，亦可為例如三角形排列、條狀排列、對角排列或矩形排列等各種排列。
ML陣列113以各ML位於各CF之正上方之方式形成。藉由設置ML陣列113，由於由ML聚光之觀察光經由CF入射於像素之PD，故可提高觀察光之聚光效率，獲得提高作為固體攝像裝置1之靈敏度之效果。
且，為使設置於第1基板110A之多層配線層105及第3基板110C之多層配線層135之焊墊151之與外部輸入之連接面露出，而形成焊墊開口部153a、153b。焊墊開口部153a形成為自第1基板110A之背面側起貫通半導體基板101，到達設置於第1基板110A之多層配線層105之焊墊151之連接面。焊墊開口部153b形成為自第1基板110A之背面側起貫通第1基板110A及第2基板110B，到達設置於第3基板110C之多層配線層135之焊墊 151之連接面。焊墊151之連接面與外部之其他電路經由焊墊開口部153a、153b，藉由例如打線接合而電性連接。即，第1基板110A內之各種配線及第3基板110C內之各種配線可經由該外部電路而電性連接。
如此，於固體攝像裝置1中，第1基板110A內之各種配線及第2基板110B內之各種配線經由TSV157而電性連接。又，於固體攝像裝置1中，第1基板110A之各種配線及第3基板110C內之各種配線可經由固體攝像裝置1之外部所具備之配線或基板等電性連接機構，藉由連接焊墊151而電性連接。藉此，第1基板110A、第2基板110B及第3基板110C之各者所具備之用以傳達信號之信號配線可遍及複數片基板而相互電性連接。同樣地，第1基板110A、第2基板110B及第3基板110C之各者所具備之用以供給電源之電源配線(進而接地於地面(GND)之GND配線)遍及複數片基板而相互電性連接。
另，以下，為簡化而有將信號配線、電源配線及GND配線等各種配線合併僅記作「配線」之情形。於本說明書中，亦將如圖1所示之TSV157(亦包含雙接點及共用接點)、焊墊151及焊墊開口部153a、153b之將基板彼此所具備之各種配線(例如信號線及電源線)電性連接之構造總稱為連接構造。但，如上述，於本實施形態中，半導體基板101、121、131亦可使用矽等之半導體以外之材料，本說明書中所稱之TSV表示貫通基板而設者，對於基板之材料並未特別限定。另，雖於圖1所示之構成中未使用，但後述之電極接合構造(分別形成於第1基板110A與第2基板110B之貼合面，或第2基板1101B與第3基板110C之貼合面之電極彼此以直接接觸之狀態接合之構造)亦包含於連接構造中。電極接合構造係藉由例如以使形成於一基板之多層配線層之最上層之電極，與形成於另一基板之多層 配線層之最上層之電極直接接觸之狀態進行熱處理，使相互之電極接合而形成之構造。電極接合構造係於貼合面使形成有電極接合構造之基板彼此所具備之配線各者互相電性連接。
另，第1基板110A之多層配線層105、第2基板110B之多層配線層125及第3基板110C之多層配線層135包含藉由較低電阻的第1金屬形成之複數條第1金屬配線層141。第1金屬例如為銅(Cu)。藉由使用Cu配線，可進行更高速之信號交換。但，對於焊墊151，考慮到與打線接合之線之接著性等，可藉由與第1金屬不同之第2金屬形成。因此，可於第1基板110A之多層配線層105、第2基板110B之多層配線層125及第3基板110C之多層配線層135，於與焊墊151相同層，包含藉由第2金屬形成之第2金屬配線層143。第2金屬例如為鋁(Al)。A1配線除作為焊墊151外，可作為例如一般以寬幅之配線形成之電源配線或GND配線使用。又，對於接點107、127、137，考慮到成膜時之填充性等，可藉由與第1金屬及第2金屬不同之第3金屬形成。第3金屬例如為鎢(W)。由於W導通孔之成膜時之填充性較高，故可形成為更小開口之導通孔。藉由使用W導通孔，例如可容易形成以更細微之大小及間隔設置之微細間距導通孔。
另，第1金屬、第2金屬及第3金屬不限於上述所例示之Cu、Al及W。作為第1金屬、第2金屬及第3金屬，亦可使用各種金屬。或者，多層配線層105、125、135所含之各配線層亦可藉由金屬以外之導電材料而形成。該等配線層只要藉由導電材料形成即可，其材料無限定。又，亦可不使用2種導電材料，而使多層配線層105、125、135之包含焊墊151之所有配線層藉由同一導電材料形成。
另，於本實施形態中，構成後述之電極接合構造之電極及導通孔可 藉由第1金屬(例如Cu)而形成。例如，第1金屬為Cu之情形時，該等構造可藉由單鑲嵌法或雙鑲嵌法而形成。但，本實施形態不限於該例，該等構造中之一部分或全部亦可藉由與第1金屬及第2金屬之任一者皆不同之其他金屬，或其他非金屬之導電材料而形成。
此處，雖於圖1及之其後各圖式中有省略圖示之情形，但於固體攝像裝置1中，針對第1金屬及第2金屬等之導電材料與半導體基板101、121、131接觸之部位，存在用以將兩者電性絕緣之絕緣材料。該絕緣材料亦可為例如SiO2或SiN等各種眾所周知之材料。該絕緣材料可以介存於導電材料與半導體基板101、121、131之間之方式存在，亦可存在於與兩者之接觸部位分離之半導體基板101、121、131之內部。例如，對於TSV157，於設置於半導體基板101、121、131之貫通孔之內側壁，與嵌入於該貫通孔內之導電材料之間，可存在絕緣材料(即，可於該貫通孔之內側壁成膜絕緣材料)。或者，對於TSV157，亦可於半導體基板101、121、131內部之部位，自設置於該半導體基板101、121、131之貫通孔向水平面內方向離開特定距離之部位，存在絕緣材料。
如此以晶圓狀態積層後，藉由經加工之積層構造體以每個固體攝像裝置1予以切割，而完成固體攝像裝置1。
以上，已針對固體攝像裝置1之概略構成進行說明。另，形成於各基板之半導體基板101、121、131之各構成(設置於第1基板110A之像素部及像素信號處理電路、設置於第2基板110B之邏輯電路、及設置於第3基板110C之記憶體電路)、多層配線層105、125、135、以及絕緣膜103、109、123、129、133之具體構成及形成方法，由於亦可與各種眾所周知者相同，故此處省略詳細說明。
例如，絕緣膜103、109、123、129、133只要由具有絕緣性之材料形成即可，其材料未限定。絕緣膜103、109、123、129、133可藉由例如矽氧化物(SiO2)、矽氮化物(SiN)等而形成。又，絕緣膜103、109、123、129、133之各者亦可不由1種絕緣材料形成，亦可積層複數種絕緣材料而形成。又，例如於絕緣膜103、123、133中，為實現更高速之信號傳達，亦可使用具有絕緣性，介電常數較低之Low-k材料。藉由使用Low-k材料，可縮小配線間之寄生電容，故可進而有助於信號傳送之高速化。
此外，針對形成於各基板之半導體基板101、121、131之各構成、多層配線層105、125、135及絕緣膜103、109、123、129、133之具體構成及形成方法，例如可適當應用本案申請人之先前申請案即專利文獻1所記載者。
又，於以上說明之構成例中，於第1基板110A搭載有對像素信號進行AD轉換等信號處理之像素信號處理電路，但本實施形態並不限定於該例。該像素信號處理電路之功能中之一部分或全部亦可設置於第2基板110B。該情形時，可實現例如將複數個像素於行(column)方向及列(row)方向之兩者矩陣狀排列之像素陣列中，藉由各像素所具備之PD取得之像素信號針對每個像素傳送至第2基板110B之像素信號處理電路，針對每個像素進行AD轉換之所謂每像素類比一數位轉換(像素ADC)方式之固體攝像裝置。藉此，與像素陣列之每行具備1個AD轉換電路，逐次進行行所含之複數個像素之AD轉換之一般的每行類比數位轉換(行ADC)方式之固體攝像裝置相比，可更高速地進行像素信號之AD轉換及讀出。另，構成可執行像素ADC之固體攝像裝置1之情形時，針對每個像素設置將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之電 極接合構造。
又，於以上說明之構成例中，已針對第2基板110B為邏輯基板，第3基板110C為記憶體基板之情形進行說明，但本實施形態並不限定於該例。第2基板110B及第3基板110C只要為具有像素基板以外功能之基板即可，其功能亦可任意決定。例如，固體攝像裝置1亦可不具有記憶體電路。該情形時，例如第2基板110B及第3基板110C皆可作為邏輯基板發揮功能。或者，邏輯電路及記憶體電路亦可分散形成於第2基板110B及第3基板110C，該等基板亦可協作發揮作為邏輯基板及記憶體基板之功能。或第2基板110B亦可為記憶體基板，第3基板110C亦可為邏輯基板。
又，於以上說明之構成例中，各基板中係使用Si基板作為半導體基板101、121、131，但本實施形態並不限定於該例。作為半導體基板101、121、131，亦可使用例如砷化鎵(GaAs)基板、碳化矽(SiC)基板等其他種類之半導體基板。又，亦可取代半導體基板101、121、131，使用包含藍寶石基板等非半導體材料之基板。
(2.關於連接構造之配置)
如參照圖1所說明，於固體攝像裝置1中，設置於第1基板110A、第2基板110B及第3基板110C之任一者之焊墊151成為藉由固體攝像裝置1之外部所具備之配線及基板等電性連接機構而互相連接之連接構造。因此，第1基板110A、第2基板110B及第3基板110C所具備之信號線及電源線可經由該等連接構造，遍及複數片基板而相互電性連接。該等連接構造之水平面內之配置，可考慮各基板(各晶片)之構成、性能等，以提高作為固體攝像裝置1全體之性能之方式適當決定。此處，針對固體攝像裝置1之連接構造之水平面內之配置之若干變化進行說明。
圖2A及2B係用以針對固體攝像裝置1之連接構造之水平面內之配置之一例進行說明之圖。圖2A及圖2B係顯示例如於固體攝像裝置1中，於第1基板110A搭載對像素信號進行AD轉換等處理之像素信號處理電路之情形之連接構造之配置。
圖2A中，概略地顯示構成固體攝像裝置1之第1基板110A、第2基板110B及第3基板110C。且，以虛線模擬性地表示經由第1基板110A之下表面(對向於第2基板110B之面)與第2基板110B之上表面(對向於第1基板110A之面)之連接構造之電性連接，以實線模擬性地表示經由第2基板110B之下表面(對向於第3基板110C之面)與第3基板110C之上表面(對向於第2基板110B之面)之連接構造之電性連接。
於第1基板110A之上表面，顯示像素部206及連接構造201之位置。連接構造201作為用以將電源信號及GND信號等各種信號與外部進行交換之外部輸入輸出部(I/O部)發揮功能。具體而言，連接構造201可為設置於第1基板110A之上表面之焊墊151。或如圖1所示，於第1基板110A之多層配線層105、第2基板110B之多層配線層125或第3基板110C之多層配線層135內，嵌入焊墊151之情形時，連接構造201可為以使該焊墊151之與外部輸入之連接面露出之方式設置之焊墊開口部153。如圖2A所示，於第1基板110A中，於該晶片之中央設有像素部206，構成I/O部之連接構造201配置於該像素部206之周圍(即，沿晶片之外周)。又，雖未圖示，但信號處理電路亦可配置於該像素部206之周圍。
於圖2B中，概略地顯示第1基板110A之下表面之連接構造202之位置、第2基板110B之上表面之連接構造203之位置、第2基板110B之下表面之連接構造204之位置、及第3基板110C之上表面之連接構造205之位 置。該等連接構造202~205可為設置於基板間之TSV157或電極接合構造。或者，於第2基板110B之多層配線層125、或第3基板110C之多層配線層135內嵌入焊墊151之情形時，連接構造202~205中位於連接構造201之正下方者，可為以使該焊墊151之與外部輸入之連接面露出之方式設置之焊墊開口部153。另，於圖2B中，配合表示圖2A所示之電性連接之直線形態，顯示連接構造202~205。即，針對第1基板110A之下表面之連接構造202及第2基板110B之上表面之連接構造203，係以虛線表示，針對第2基板110B之下表面之連接構造204及第3基板110C之上表面之連接構造205，係以實線表示。
如上述，圖示之構成例中，像素信號處理電路係搭載於第1基板110A之像素部206之周圍。因此，於第1基板110A中，將像素部206所取得之像素信號於該像素信號處理電路中進行AD轉換等處理後，傳送至第2基板110B。又，如上述，於第1基板110A中，構成I/O部之連接構造201亦配置於第1基板110A之像素部206之周圍。藉此，如圖2B所示，為將像素信號處理電路及I/O部與第2基板110B所具備之配線電性連接，第1基板110A之下表面之連接構造202與該像素信號處理電路及該I/O部所存在之區域對應，沿晶片之外周配置。又，與此對應，第2基板110B之上表面之連接構造203亦沿晶片之外周配置。
另一方面，由於搭載於第2基板110B及第3基板110C之邏輯電路或記憶體電路可形成於晶片之全面，故對應於該電路所搭載之位置，如圖2B所示，第2基板110B之下表面之連接構造204，及第3基板110C之上表面之連接構造205遍及晶片之全面配置。
圖2C及圖2D係用以針對固體攝像裝置1之連接構造之水平面內之配 置之其他例進行說明之圖。圖2C及圖2D係顯示例如固體攝像裝置1可執行像素ADC而構成之情形之連接構造之配置。該情形時，像素信號處理電路將不搭載於第1基板110A，而搭載於第2基板110B。
圖2C中，與圖2A同樣地，概略地顯示構成固體攝像裝置1之第1基板110A、第2基板110B及第3基板110C。且，以虛線或點線模擬性地表示經由第1基板110A之下表面(對向於第2基板110B之面)與第2基板110B之上表面(對向於第1基板110A之面)之連接構造之電性連接，以實線模擬性地表示經由第2基板110B之下表面(對向於第3基板110C之面)與第3基板110C之上表面(對向於第2基板110B之面)之連接構造之電性連接。表示第1基板110A之下表面與第2基板110B之上表面之電性連接之線中，虛線表示亦存在於圖2A中之例如I/O部之電性連接，點線表示不存在於圖2A中之像素ADC之電性連接。
圖2D中，與圖2B同樣地，概略地顯示第1基板110A之下表面之連接構造202之位置、第2基板110B之上表面之連接構造203之位置、第2基板110B之下表面之連接構造204之位置、及第3基板110C之上表面之連接構造205之位置。另，圖2D中，配合表示圖2A所示之電性連接之直線形態，顯示連接構造202~205。即，第1基板110A之下表面之連接構造202及第2基板110B之上表面之連接構造203中，針對亦存在於圖2A中之例如對應於I/O部之電性連接者，係以虛線表示，針對可對應於像素ADC之電性連接者，係以點線表示。又，針對第2基板110B之下表面之連接構造204及第3基板110C之上表面之連接構造205，係以實線表示。
如上述，圖示之構成例中，像素信號處理電路係搭載於第2基板110B，可構成像素ADC。即，像素部206之各像素所取得之像素信號針對 每個像素，傳送至搭載於正下方之第2基板110B之像素信號處理電路，於該像素信號處理電路中進行AD轉換等之處理。因此，如圖2C及圖2D所示，於該構成例中，為了將來自I/O部之信號傳送至第2基板110B，而將第1基板110A之下表面之連接構造202對應於該I/O部存在之區域，沿晶片之外周配置(圖中虛線所示之連接構造202)，為了將來自像素部206之各像素之像素信號傳送至第2基板110B，而將第1基板110A之下表面之連接構造202遍及該像素部206存在之全體區域配置(圖中點線所示之連接構造202)。
關於第2基板110B之信號線及電源線與第3基板110C之信號線及電源線之電性連接，由於與圖2A及圖2B所示之構成例相同，因此如圖2C及圖2D所示，將第2基板110B之下表面之連接構造204及第3基板110C之上表面之連接構造205遍及晶片之全面配置。
圖2E及2F係用以針對固體攝像裝置1之連接構造之水平面內之配置之進而其他例進行說明之圖。圖2E及圖2F係顯示例如將記憶體電路搭載於第2基板110B之情形之連接構造之配置。
圖2E中，與圖2A同樣地，概略地顯示構成固體攝像裝置1之第1基板110A、第2基板110B及第3基板110C。且，以虛線或點線模擬性地表示經由第1基板110A之下表面(對向於第2基板110B之面)與第2基板110B之上表面(對向於第1基板110A之面)之連接構造之電性連接，以實線或點線模擬性地表示經由第2基板110B之下表面(對向於第3基板110C之面)與第3基板110C之上表面(對向於第2基板110B之面)之連接構造之電性連接。表示第1基板110A之下表面與第2基板110B之上表面之電性連接之線中，虛線表示亦存在於圖2A中之例如表示I/O部之電性連接，點線表示不存在於圖 2A中之記憶體電路之電性連接。又，表示第2基板110B之下表面與第3基板110C之上表面之電性連接之線中，實線表示亦存在於圖2A中之例如與記憶體電路之動作無直接關係之信號的電性連接，點線表示不存在於圖2A中之記憶體電路之電性連接。
圖2F中，與圖2B同樣地，概略地顯示第1基板110A之下表面之連接構造202之位置、第2基板110B之上表面之連接構造203之位置、第2基板110B之下表面之連接構造204之位置、及第3基板110C之上表面之連接構造205之位置。另，圖2F中，配合表示圖2E所示之電性連接之直線形態，顯示連接構造202~205。即，第1基板110A之下表面之連接構造202及第2基板110B之上表面之連接構造203中，針對亦存在於圖2A之例如對應於I/O部之電性連接者，係以虛線表示，針對可對應於記憶體電路之電性連接者，係以點線表示。又，第2基板110B之下表面之連接構造204及第3基板110C之上表面之連接構造205中，針對亦存在於圖2A之例如對應於與記憶體電路之動作無直接關係之信號之電性連接者，係以實線表示，針對可對應於記憶體電路之電性連接者，係以點線表示。
如上述，圖示之構成例中，記憶體電路係搭載於第2基板110B。該情形時，像素信號處理電路係搭載於第1基板110A，可將第1基板110A中由像素部206取得之藉由該像素信號處理電路進行AD轉換之像素信號傳送並且保持於第2基板110B之記憶體電路。且，為了將保持於第2基板110B之記憶體電路之像素信號讀出至例如外部，而於第2基板110B之記憶體電路與第3基板110C之邏輯電路之間進行信號傳送。
因此，於該構成例中，作為第1基板110A之下表面之連接構造202，為了將來自I/O部及像素信號處理電路之信號傳送至第2基板110B所具備 之配線，而配置有對應於搭載該I/O部及像素處理電路之區域，沿晶片之外周配置者(圖中虛線所示之連接構造202)，且用以將經AD轉換之像素信號傳送至第2基板110B之記憶體電路者(圖中點線所示之連接構造202)。此時，為使延遲時間一致，較佳為自第1基板110A向第2基板110B之記憶體電路之像素信號的傳送路徑之配線長，及第2基板110B之記憶體電路與第3基板110C之邏輯電路間之信號傳送路徑之配線長分別儘可能均等。因此，例如如圖2F所示，於第1基板110A與第2基板110B之記憶體電路之間，及第2基板110B之記憶體電路與第3基板110C之間，用以交換信號之連接構造202~205可集中設置於水平面內之中央附近。但，只要可使配線長略均一，則連接構造202~205未必如圖示例般，亦可不設置於水平面內之中央附近。
以上，已針對固體攝像裝置1之連接構造之水平面內之配置之若干例進行說明。另，本實施形態並不限定於以上說明之例。固體攝像裝置1中搭載於各基板之構成可適當決定，亦可根據其構成，適當決定固體攝像裝置1之連接構造之水平面內之配置。作為搭載於各基板之構成，及對應於其之連接構造之水平面內之配置，亦可應用各種眾所周知者。又，於圖2A~圖2F所示之例中，構成I/O部之連接構造201係以沿晶片外周之3邊之方式配置，但本實施形態並不限定於該例。對於I/O部之配置，亦可應用各種眾所周知者。例如，構成I/O部之連接構造201亦可配置為沿晶片外周之1邊、2邊或4邊。
(3.關於第2基板之方向)
於圖1所示之構成例中，於固體攝像裝置1中，第1基板110A與第2基板110B係以F to B貼合(即，第2基板110B之背面側係朝向第1基板110A之 表面側)。另一方面，固體攝像裝置1亦可構成為第1基板110A與第2基板110B以F to F貼合(即，第2基板110B之表面側亦可朝向第1基板110A之表面側)。
將第2基板110B之方向設為哪一者，係考慮例如各基板(各晶片)之構成、性能等，以可提高作為固體攝像裝置1全體之性能之方式適當決定。此處，作為例子，針對決定第2基板110B之方向時之2個思路進行說明。
(3-1.基於PWELL之面積之研討)
圖3A與圖1所示之構成例不同，係顯示將第1基板110A與第2基板110B以F to F貼合之固體攝像裝置1a之概略構成之縱剖視圖。圖3B與圖1所示之構成例相同，係顯示將第1基板110A與第2基板110B以F to B貼合之固體攝像裝置1之概略構成之縱剖視圖。固體攝像裝置1a之構成除第2基板110B之方向為反向以外，與圖1所示之固體攝像裝置1相同。
圖3A及圖3B中，藉由一般例所示之影線表示多層配線層105、125、135所含之各配線之功能(信號配線、GND配線或電源配線)，藉由將表示各配線之功能之該等影線與圖1所示之配線之影線重疊而表現。如圖示，於固體攝像裝置1、1a中，用以將信號配線、GND配線及電源配線拉出至外部之端子(對應於上述之焊墊151)係沿晶片之外周設置。該等端子之各者於水平面內隔著像素部206之位置成對設置。因此，於固體攝像裝置1、1a之內部，信號配線、GND配線及電源配線以連接該等端子間之方式延設，佈滿於水平面內。
又，圖3A及圖3B中，對設置於第1基板110A、第2基板110B及第3基板110C之PWELL標註「P」，對NWELL標註「N」。例如，於圖示構成中，像素部之各像素所具備之光電二極體係為了將入射光進行光電轉換， 並取出電子，而成為於PWELL中形成有N型擴散區域之光電二極體。又，各像素所具備之電晶體係為了讀出光電二極體所產生之電子，而成為N型MOS電晶體。因此，該像素部之WELL為PWELL。另一方面，對於設置於第2基板110B及第3基板110C之邏輯電路及記憶體電路，由於係以CMOS電路構成，故PMOS及NMOS可混合存在。因此，PWELL及NWELL例如以相同程度之面積存在。因此，於圖示構成例中，第1基板110A之PWELL之面積大於第2基板110B及第3基板110C。
此處，於固體攝像裝置1、1a中，可對PWELL賦予GND電位。因此，若存在PWELL與電源配線隔著絕緣體對向之構成，則將於兩者之間形成寄生電容。
針對於該PWELL與電源配線間形成之寄生電容，參照圖4A及圖4B進行說明。圖4A係用以針對圖3A所示之固體攝像裝置1a中之PWELL與電源配線間之寄生電容進行說明之圖。圖4A中，簡化顯示圖3A所示之固體攝像裝置1a，與圖3A同樣地，藉由與圖1所示之配線之影線重疊之影線表示各配線之功能。如圖4A所示，於固體攝像裝置1a中，由於第1基板110A與第2基板110B係以F to F貼合，故第1基板110A之像素部之PWELL與第2基板110B之多層配線層125內之電源配線將隔著構成絕緣膜103、123之絕緣體而對向。因此，可於兩者之間形成寄生電容(圖4A中，將該寄生電容模擬性地以二點鏈線表示)。
另一方面，圖4B係用以針對圖3B所示之固體攝像裝置1中之PWELL與電源配線間之寄生電容進行說明之圖。圖4B中，簡化顯示圖3B所示之固體攝像裝置1，與圖3B同樣地，藉由與圖1所示之配線之影線重疊之影線表示各配線之功能。如圖4B所示，於固體攝像裝置1中，由於第2基板 110B與第3基板110C係以F to F貼合，故第3基板110C之邏輯電路或記憶體電路之PWELL與第2基板110B之多層配線層125內之電源配線將隔著構成絕緣膜123、133之絕緣體而對向。因此，可於兩者之間形成寄生電容(圖4B中，將該寄生電容模擬性地以二點鏈線表示)。
認為PWELL之面積愈大，則上述寄生電容愈大。因此，若係圖4A及圖4B所示之構成例，則圖4A所示之第1基板110A與第2基板110B以F to F貼合之構成之寄生電容，較圖4B所示之第2基板110B與第3基板110C以F to F貼合之構成更大。
若第2基板110B之電源配線之寄生電容增大，則該第2基板110B之電源一GND之電流路徑之阻抗降低。因此，可使該第2基板110B之電源系統更穩定化。具體而言，例如消耗電力隨著第2基板110B之電路之動作變動而變動之情形時，亦可抑制電源位準因該消耗電力之變動而波動。藉此，使第2基板110B之電路以高速動作之情形時，亦可使其動作更穩定化，可謀求固體攝像裝置1a全體性能之提高。
如此，若著眼於PWELL之面積，則於圖3A~圖4B所示之構成例中，將第1基板110A與第2基板110B以F to F貼合之固體攝像裝置1a，相較於將第1基板110A與第2基板110B以F to B貼合之固體攝像裝置1，針對第2基板110B之電源配線可形成更大之寄生電容，於高速動作時可獲得較高穩定性。即，固體攝像裝置1a可謂更佳之構成。
但，根據各基板之設計，可能亦有第3基板110C之PWELL之面積較第1基板110A更大之情形。該情形時，認為於第2基板110B之電源配線與第3基板110C之PWELL之間形成更大寄生電容之固體攝像裝置1之構成，於高速動作時較固體攝像裝置1a更可獲得較高穩定性。
若總結，則針對第2基板110B之方向，基於PWELL之面積進行研討時，於第1基板110A之PWELL之面積大於第3基板110C之PWELL之面積之情形時，較佳以第2基板110B之表面側朝向第1基板110A之表面側之方式，即，以第1基板110A與第2基板110B以F to F貼合之方式，構成固體攝像裝置1a。相反地，於第3基板110C之PWELL之面積大於第1基板110A之PWELL之面積之情形時，較佳以第2基板110B之表面側朝向第3基板110C之表面側之方式，即，以第1基板110A與第2基板110B以F to B貼合之方式，構成固體攝像裝置1。
於本實施形態中，亦可根據如此之基於PWELL之面積之觀點，決定第2基板110B之方向。圖1及後述之圖6A~圖25E所示之本實施形態之固體攝像裝置1~25E構成為例如第1基板110A之PWELL之面積小於第3基板110C之PWELL之面積，與此對應，構成為第1基板110A與第2基板110B以F to B貼合。因此，根據固體攝像裝置1~25E，高速動作時亦可獲得較高之動作穩定性。
另，作為第1基板110A之PWELL之面積大於第3基板110C之PWELL之面積之情形，考慮例如如下情形：於第1基板110A，僅搭載於PWELL中具備如下電晶體之像素部：將入射光進行光電轉換，取出電子之光電二極體，及用以自該光電二極體讀出電子之NMOS電晶體；且於第2基板110B及第3基板110C搭載各種電路(像素信號處理電路、邏輯電路及記憶體電路等)。另一方面，作為第3基板110C之PWELL之面積大於第1基板110A之PWELL之面積之情形，考慮例如如下情形：像素部及各種電路皆搭載於第1基板110A，第1基板110A之該各種電路所佔面積比較大。
(3-2.基於消耗電力及GND配線之配置之研討)
針對圖3A所示之固體攝像裝置1a與圖3B所示之固體攝像裝置1，於上述係著眼於PWELL之面積，但此處著眼於各基板之消耗電力與GND配線之配置。
圖5A係概略地顯示圖3A所示之固體攝像裝置1a之電源配線及GND配線之配置之圖。圖5B係概略地顯示圖3B所示之固體攝像裝置1之電源配線及GND配線之配置之圖。圖5A及圖5B中，簡單地圖示固體攝像裝置1、1a之構造，且藉由以二點鏈線表示電源配線，以一點鏈線表示GND配線而顯示電源配線及GND配線之概略性配置。又，圖中之箭頭大小係模擬地表示流動於電源配線及GND配線之電流量。
如圖5A及圖5B所示，電源配線可看作主要由如下者構成：垂直電源配線303，其自設置於第1基板110A之上表面(即，固體攝像裝置1、1a之上表面)之電源端子(VCC)向z軸方向延伸；第1基板110A之多層配線層105；第2基板基板110B之多層配線層125；及水平電源配線304，其於第3基板110C之多層配線層135內於水平方向延伸。以下，將垂直電源配線303及水平電源配線304總稱並記為電源配線303、304。另，實際上，於第1基板110A之多層配線層105及第2基板110B之多層配線層125內亦可存在水平電源配線304，但於圖5A及圖5B中，為簡便而省略其圖示，僅圖示第3基板110C之多層配線層135內之水平電源配線304。
又，GND配線可看作主要由如下者構成：垂直GND配線305，其自設置於第1基板110A之上表面之GND端子向Z軸方向延伸；第1基板110A之多層配線層105；第2基板110B之多層配線層125；及水平GND配線306，其於第3基板110C之多層配線層135內於水平方向延伸。以下，將垂直GND配線305及水平GND配線306總稱並記為GND配線305、306。另， 為了區別亦將第1基板110A之水平GND配線306記作水平GND配線306a，將第2基板110B之水平GND配線306記作水平GND配線306b，將第3基板110C之水平GND配線306記作水平GND配線306c。
此處，作為一例，亦考慮第3基板110C之消耗電力大於第1基板110A之消耗電力之情形。例如，將第3基板110C設為邏輯基板。將邏輯電路預先分成複數個電路區塊，根據處理之內容動作之電路區塊亦變化。即，固體攝像裝置1、1a之一連串動作中，邏輯電路內主要動作之場所亦可能變動。因此，於邏輯電路內電源電流流動之場所有偏頗(例如因伴隨電路之動作之電晶體閘極電容與配線電容之充放電而產生電源電流)，並且其場所可能變動。
現如圖5A及圖5B所示，著眼於第3基板110C之邏輯電路內之2個電路區塊301、302。該等2個電路區塊301、302動作時，形成電源端子-電源配線303、304-電路區塊301、302-GND配線305、306-GND端子之電流路徑。
此處，針對某時序之消耗電力，將電路區塊301設為較電路區塊302更大。該情形時，如圖5A及圖5B所示，於該時序下，自電源配線303、304對電路區塊301供給較電路區塊302更多之電流。因該消耗電力之差，對於經由電路區塊301、302流動於垂直GND配線305之電流量，電路區塊301附近之垂直GND配線305(為區別，亦記作垂直GND配線305a)，較電路區塊302附近之垂直GND配線305(為區別，亦記作垂直GND配線305b)更大。
由於在第1基板110A及第2基板110B存在水平GND配線306a、306b，故該垂直GND配線305a、305b間電流量之不均衡於朝向第1基板 110A之上表面之GND端子之中途，藉由第1基板110A及第2基板110B之該水平GND配線306a、306b予以消除。即，以消除垂直GND配線305a、305b間電流量之不均衡之方式，於第1基板110A及第2基板110B之水平GND配線306a、306b流動電流。因此，如圖5A及圖5B之實線箭頭所示，於固體攝像裝置1、1a形成水平電源配線304-電路區塊301、302-水平GND配線306c-垂直GND配線305a-水平GND配線306a、306b之環狀電流路徑。
此時，如圖5A所示，於第1基板110A與第2基板110B以F to F貼合之固體攝像裝置1a中，第1基板110A及第2基板110B之水平GND配線306a、306b皆配置於距離第3基板110C之水平電源配線304較遠之處。因此，於上述環狀電流路徑中，由於環之開口寬度變大，故上述環狀電流路徑之阻抗變大。即，阻抗變高。藉此，有電源電流之穩定性降低，作為固體攝像裝置1a全體之性能降低之虞。
另一方面，如圖5B所示，於第1基板110A與第2基板110B以F to B貼合之固體攝像裝置1中，第1基板110A之水平GND配線306a配置於距離第3基板110C之水平電源配線304較遠之處，但第2基板110B之水平GND配線306b配置於距離第3基板110C之水平電源配線304較近之處。因此，於上述環狀電流路徑中，由於環之開口寬度變小，故上述環狀電流路徑之阻抗變小。即，阻抗變低。藉此，可使電源電流更穩定化，可進一步提高作為固體攝像裝置1全體之性能。
如此，若著眼於消耗電力及GND配線之配置，則於第3基板110C之消耗電力大於第1基板110A之消耗電力之情形時，認為可於該第3基板110C之水平電源配線304附近配置第2基板110B之水平GND配線306b，第 1基板110A與第2基板110B以F to B貼合之固體攝像裝置1，較第1基板110A與第2基板110B以F to F貼合之固體攝像裝置1a，更可實現更穩定之動作。即，固體攝像裝置1可謂更佳之構成。
但，根據各基板之設計，可能亦有第1基板110A較第3基板110C之消耗電力更大之情形。該情形時，認為可將第1基板110A之水平電源配線與第2基板110B之水平GND配線306b之距離設為更近，可期待固體攝像裝置1a之構成較固體攝像裝置1更穩定地動作。
若總結，則針對第2基板110B之方向，基於消耗電力及GND配線之配置進行研討時，於第1基板110A之消耗電力大於第3基板110C之消耗電力之情形時，較好以第2基板110B之表面側朝向第1基板110A之表面側之方式，即，以第1基板110A與第2基板110B以F to F貼合之方式，構成固體攝像裝置1a。相反地，於第3基板110C之消耗電力大於第1基板110A之消耗電力之情形時，較好以第2基板110B之表面側朝向第3基板110C之表面側之方式，即，以第1基板110A與第2基板110B以F to B貼合之方式，構成固體攝像裝置1。
於本實施形態中，亦可根據如此之基於消耗電力及GND配線之配置之觀點，決定第2基板110B之方向。圖1及後述之圖6A~圖25E所示之本實施形態之固體攝像裝置1~25E構成為例如第1基板110A之消耗電力小於第3基板110C之消耗電力，與此對應，構成為第1基板110A與第2基板110B以F to B貼合。因此，根據固體攝像裝置1~25E，可實現更穩定之動作。
另，作為第3基板110C之消耗電力大於第1基板110A之消耗電力之情形，考慮例如於第1基板110A僅搭載像素部，於第2基板110B及第3基板 110C搭載多條電路(例如像素信號處理電路、邏輯電路及記憶體電路等)之情形。作為如此之構成，具體而言，考慮例如於第1基板110A僅搭載像素部，於第2基板110B搭載像素信號處理電路及記憶體電路，於第3基板110C搭載邏輯電路之構成等。此時，像素信號處理電路之數位電路(例如，產生用以AD轉換之參照電壓之數位電路等)亦可搭載於第3基板110C。或者，於第3基板110C搭載存取頻率較高之記憶體電路(例如，每1訊框複數次寫入或讀出像素信號之記憶體電路)之情形時，亦認為該第3基板110C之消耗電力變大。
另一方面，作為第1基板110A之消耗電力大於第3基板110C之消耗電力之情形，考慮例如如下情形：像素部及各種電路皆搭載於第1基板110A，第1基板110A之該各種電路所佔面積比較大。或者，於第3基板110C搭載存取頻率較低之記憶體電路(例如，每1訊框僅1次寫入或讀出像素信號之記憶體電路)之情形時，亦認為該第3基板110C之消耗電力變小，相對地，第1基板110A之消耗電力變大。
另，比較第1基板110A及第3基板110C之消耗電力時，可比較消耗電力其本身，亦可比較可表示消耗電力之大小之其他指標。作為該其他指標，列舉例如搭載於各基板之電路之閘極數(例如100閘極與1M閘極)，或各基板之電路之動作頻率(例如100MHz與1GHz)等。
此處，圖5A所示之第1基板110A與第2基板110B以F to F貼合之固體攝像裝置1a中，作為用以降低上述環狀電流路徑之阻抗之方法，如圖5C所示，考慮將第1基板110A之水平GND配線306a與第2基板110B之水平GND配線306b之間，以於z軸方向延伸之複數條配線(即垂直GND配線)連接之方法。圖5C係顯示用以降低圖5A所示之固體攝像裝置1a之阻抗之一 構成例之圖。另，圖5C所示之固體攝像裝置1b對於圖5A所示之固體攝像裝置1a，對應於將第1基板110A之水平GND配線306a與第2基板110B之水平GND配線306b以複數條垂直GND配線連接者，其他構成與固體攝像裝置1a相同。
藉由採用圖5C所示之構成，可強化水平GND配線306a、306b，降低上述環狀電流路徑之阻抗，故認為固體攝像裝置1b較固體攝像裝置1a更可提高作為全體之性能。另，圖5C中，作為一例，顯示如下構成：第3基板110C之消耗電力大於第1基板110A之消耗電力，且第1基板110A與第2基板110B以F to F貼合之情形時，可降低該環狀電流路徑之阻抗，但第1基板110A之消耗電力大於第3基板110C之消耗電力，且第1基板110A與第2基板110B以F to B貼合之情形時，為降低該環狀電流路徑之阻抗，只要將第2基板110B之水平GND配線306b與第3基板110C之水平GND配線306c之間以複數條垂直GND配線連接即可。
但，為實現圖5C所示之構成，必須於第1基板110A之多層配線層105與第2基板110B之多層配線層125，設置用以連接該GND配線彼此之連接構造。因此，多層配線層105、125內之GND配線之配置，及其他配線之配置將受到考慮到設有該連接構造之制約。具體而言，於圖5C所示之構成中，於第1基板110A及第2基板110B中，垂直GND配線及用以將該等以基板間連接之連接構造不僅分佈於水平面內之晶片之外周部，亦更多地分佈於晶片之中央部，故必須考慮該情況而配置各配線。即，多層配線層105、125之各配線之設計自由度降低。
相對於此，如上述，於本實施形態中，藉由調整第2基板110B之朝向，而降低上述環狀電流路徑之阻抗。因此，與圖5C所示之構成不同， 可以於水平面內，垂直GND配線更多地分佈於晶片之外周部之方式，配置該垂直GND配線。藉此，可不降低多層配線層105、125之各配線之設計自由度，而謀求電流路徑之阻抗之降低，即固體攝像裝置1、1a之動作穩定化。
另，對於水平面內之晶片之外周部及晶片之中央部之垂直GND配線之配置疏密，例如可如下判斷。例如，於將晶片於水平面內等分成3×3區域之9個區域，存在於中央之1個區域之垂直GND配線之數量較存在於周圍之8個區域之垂直GND配線之數量更多之情形時，可判斷晶片之中央部之垂直GND配線之數量較多(即，可判斷為有應用圖5C所示之固體攝像裝置1b之構成之可能性)。另一方面，存在於中央之1個區域之垂直GND配線之數量較存在於周圍之8個區域之垂直GND配線之數量更少之情形時，可判斷晶片之外周部之垂直GND配線之數量較多(即，可判斷為有應用圖5A及圖5B所示之固體攝像裝置1、1a之構成之可能性)。
此處，作為一例，已針對將晶片於水平面內等分成9個區域之情形進行說明，但分割區域之數量不限於該例，亦可適當變更為4×4之16個區域、或5×5之25個區域等。例如將晶片分割成4×4之16個區域之情形時，只要對中央之4個區域及其周圍之12個區域之垂直GND配線之數量判斷疏密即可。或者，將晶片分割成5×5之25個區域之情形時，只要對中央之1個區域及其周圍之24個區域，或中央之9個區域及其周圍之16個區域之垂直GND配線之數量判斷疏密即可。
(4.關於連接構造之變化)
圖1所示之固體攝像裝置1之構成為本實施形態之固體攝像裝置之一例。本實施形態之固體攝像裝置亦可構成為具有與圖1所示者不同之連接 構造。以下，針對本實施形態之固體攝像裝置之連接構造之不同的其他構成例進行說明。
另，以下說明之各固體攝像裝置之構成對應於變更圖1所示之固體攝像裝置1之構成之一部分者。因此，對於參照圖1已說明之構成，省略其詳細說明。又，對於顯示以下說明之各固體攝像裝置之概略構成之各圖式，為避免圖式變繁雜，而省略圖1中標註之一部分符號。又，對於圖1及以下之各圖式中，標註同一種類之影線之構件表示藉由同一材料形成。
另，第1構成例~第10構成例為藉由貫通1個半導體基板，作為雙接點形成之TSV，將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之構成例。又，第11構成例~第20構成例為藉由貫通2個半導體基板，作為雙接點形成之TSV，將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之構成例。以下，主要針對各個構成例之差異進行說明。
(4-1.第1構成例)
首先，參照圖6A~圖6G，針對第1構成例之固體攝像裝置6A~6G進行說明。圖6A~圖6G係顯示第1構成例之固體攝像裝置6A~6G之一例之縱剖視圖。
於第1構成例之固體攝像裝置6A~6G中，與圖1所示之固體攝像裝置1同樣地，設置雙接點構造之TSV157，其係將導電材料嵌入於貫通第2基板110B而設且使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及使第2基板110B之多層配線層125內之配線露出之第2貫通孔。
具體而言，如圖6A所示，TSV157係自第2基板110B之表面側起貫通第2基板110B而設。例如，TSV157可以如下構造設置：將導電材料嵌入 於自第2基板110B之表面側起貫通第2基板110B並使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔。
又，於固體攝像裝置6A中，焊墊151設置於第1基板110A之背面側，藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線、及第3基板110C之多層配線層135內之配線電性連接。具體而言，引出線開口部155a係形成為自第1基板110A之背面側起貫通半導體基板101且使第1基板110A之多層配線層105內之配線露出，引出線開口部155b係形成為自第1基板110A之背面側起貫通第1基板110A及第2基板110B且使第3基板110C之多層配線層135內之配線露出。又，於引出線開口部155a、155b之內壁，成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109之上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510之上，設置焊墊151。即，焊墊151設置於第1基板110A之背面上，可經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。以下，亦將如此之構造稱為焊墊引出構造。
藉此，於固體攝像裝置6A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線各者經由TSV157、導電材料層510及焊墊151互相電性連接。
又，如圖6B所示，相對於固體攝像裝置6A之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖6C所示，TSV157亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157可以如下構造設置：將導電材料嵌入 於自第1基板110A之背面側起貫通半導體基板101且使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A且使第2基板110B之多層配線層125內之配線露出之第2貫通孔。藉此亦由於TSV157可將第1基板110A及第2基板110B所具備之信號線及電源線各者電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖6D所示，相對於固體攝像裝置6C之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第3基板110C之多層配線層135內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通第1基板110A及第2基板110B，使第3基板110C之多層配線層135內之配線露出。又，於引出線開口部155之內壁，成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109、及於第1基板110A之背面側露出之TSV157之上。再者，於延伸至第1基板110A之背面側之絕緣膜109之上的導電材料層510之上，設置焊墊151。藉此，焊墊151可經由導電材料層510，與各基板之多層配線層105、125、135內之配線電性連接。
又，如圖6E所示，相對於固體攝像裝置6D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖6F所示，相對於固體攝像裝置6D之構造，TSV157亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉 由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151及各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157亦可兼具焊墊引出構造之功能，可與包含引出線開口部155c之焊墊引出構造同時形成。
再者，如圖6G所示，相對於固體攝像裝置6F之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖6A~圖6G所示之固體攝像裝置6A~6G中，導電材料層510亦可對引出線開口部155a、155b、155c之各者電性隔離設置。又，焊墊151可對引出線開口部155a、155b、155c之各者設置，亦可對1個引出線開口部155a、155b、155c設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-2.第2構成例)
其次，參照圖7A~圖7P，針對第2構成例之固體攝像裝置7A~7P進行說明。圖7A~圖7P係顯示第2構成例之固體攝像裝置圖7A~7P之一例之縱剖視圖。
於第2構成例之固體攝像裝置7A~7P中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其於使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及使第3基板110C之多層配線層135內之配線露出之第2貫通孔，嵌入導電材料。
具體而言，如圖7A所示，TSV157a亦可自第2基板110B之表面側起貫通第2基板110B而設。例如，TSV157a可以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，TSV157b亦可自第3基板110C之背面側起貫通第3基板110C而設。例如，TSV157b可以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通半導體基板131，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，於固體攝像裝置7A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖7B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線 電性連接。
再者，如圖7C所示，相對於固體攝像裝置7B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖7D所示，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a可以如下構造設置：於自第1基板110A之背面側貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖7E所示，相對於固體攝像裝置7D之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖7F所示，相對於固體攝像裝置7E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖7G所示，相對於固體攝像裝置7E之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉 由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151及各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖7H所示，相對於固體攝像裝置7G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖71所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通半導體基板121，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第2基板110B之背面側起貫通第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B之配線及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖7J所示，相對於固體攝像裝置7I之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層S10上，設置焊墊151。藉此，焊墊 151可經由導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。
再者，如圖7K所示，相對於固體攝像裝置7J之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖7L所示，相對於固體攝像裝置7I之構造，焊墊157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖7M所示，相對於固體攝像裝置7L之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖7N所示，相對於固體攝像裝置7M之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖7O所示，相對於固體攝像裝置7M之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫 通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151及各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖7P所示，相對於固體攝像裝置7O之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖7A~圖7P所示之固體攝像裝置7A~7P中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-3.第3構成例)
其次，參照圖8A~圖8J，針對第3構成例之固體攝像裝置8A~8J進行說明。圖8A~圖8J係顯示第3構成例之固體攝像裝置8A~8J之一例之縱剖視圖。
於第3構成例之固體攝像裝置8A~8J中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其於自第1基板110A之背面側起並使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起且使第3基板110C之多層配線層135內之配線 露出之第2貫通孔中，嵌入導電材料。
具體而言，如圖8A所示，TSV157a可以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，TSV157b亦可以如下構造設置：於自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A及第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，於固體攝像裝置8A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖8B所示，相對於固體攝像裝置8A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之各配線互相電性連接。
再者，如圖8C所示，相對於固體攝像裝置8B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖8D所示，相對於固體攝像裝置8A之構造，TSV157b亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第 2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之第1貫通孔及第2貫通孔(即，引出線開口部155a、155b)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖8E所示，相對於固體攝像裝置8D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖8F所示，相對於固體攝像裝置8A之構造，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。另，構成TSV157a及TSV157b之貫通孔可使第2基板110B之多層配線層125內之相同配線露出，亦可使第2基板110B之多層配線層125內互相不同之配線露出。
再者，如圖8G所示，相對於固體攝像裝置8F之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a、157b上，而使成為與外部電路之接點之焊墊151可經由 TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖8H所示，相對於固體攝像裝置8G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖81所示，相對於固體攝像裝置8G之構造，TSV157a、157b亦可取代於第1貫通孔及第2貫通孔之各者嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之各者之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。又，於TSV157b之第1貫通孔及第2貫通孔(即，引出線開口部155c、155d)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157a、157b可採取藉由成膜於引出線開口部155a、155b、155c、155d之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a、157b亦可兼具焊墊引出構造之功能。
再者，如圖8J所示，相對於固體攝像裝置8I之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖8A~圖8J所示之固體攝像裝置8A~8J中，導電材料層510亦可針對引出線開口部155a、155b、155c、155d之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b、155c、155d之各者設置，亦可對1個引出線開口部155a、155b、155c、155d設置複數個。又， TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-4.第4構成例)
其次，參照圖9A~圖9H，針對第4構成例之固體攝像裝置9A~9H進行說明。圖9A~圖9H係顯示第4構成例之固體攝像裝置9A~9H之一例之縱剖視圖。
於第4構成例之固體攝像裝置9A~9H中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其連接於第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線，於1個貫通孔嵌入導電材料。
具體而言，如圖9A所示，將TSV157a自第2基板110B之表面側起貫通第2基板110B而設。例如，TSV157a以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C而設，與第3基板110C之多層配線層135內之配線接觸，使第2基板110B之多層配線層125內之配線露出之1個貫通孔中，嵌入導電材料。藉此，於固體攝像裝置9A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖9B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖9C所示，相對於固體攝像裝置9B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖9D所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通第2基板110B，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B之配線及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖9E所示，相對於固體攝像裝置9D之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、 157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖9F所示，相對於固體攝像裝置9E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖9G所示，相對於固體攝像裝置9E之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，亦於第1貫通孔及第2貫通孔之內壁成膜有導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖9H所示，相對於固體攝像裝置9G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖9A~圖9H所示之固體攝像裝置9A~9H中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-5.第5構成例)
接著，參照圖10A~圖10J，針對第5構成例之固體攝像裝置10A~ 10J進行說明。圖10A~圖10J係顯示第5構成例之固體攝像裝置10A~10J之一例之縱剖視圖。
於第5構成例之固體攝像裝置10A~10J中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設之1個貫通孔中，嵌入導電材料。
具體而言，如圖10A所示，TSV157a自第2基板110B之表面側起貫通第2基板110B而設。例如，TSV157a以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，TSV157b以如下構造設置：於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。藉此，於固體攝像裝置10A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
再者，如圖10B所示，相對於固體攝像裝置10A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之 TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖10C所示，相對於固體攝像裝置10B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖10D所示，相對於固體攝像裝置10B之構造，TSV157b亦可取代於貫通孔嵌入導電材料之構造，而以於貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之貫通孔(即，引出線開口部155)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖10E所示，相對於固體攝像裝置10D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖10F所示，相對於固體攝像裝置10A之構造，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互 相電性連接。另，TSV157a及TSV157b所連接之第2基板110B之多層配線層125內之配線可相同，亦可互相不同。
再者，如圖10G所示，相對於固體攝像裝置10F之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a、157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖10H所示，相對於固體攝像裝置10G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖10I所示，相對於固體攝像裝置10G之構造，TSV157a、157b亦可取代於各個貫通孔嵌入導電材料之構造，而以於各個貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。又，於TSV157b之貫通孔(即，引出線開口部155c)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157a、157b可採取藉由成膜於引出線開口部155a、155b、155c之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a、157b亦可兼具焊墊引出構造之功能。
再者，如圖10J所示，相對於固體攝像裝置10I之構造，焊墊151亦可 嵌入於絕緣膜109之內部而形成。
另，於圖10A~圖10J所示之固體攝像裝置10A~10J中，導電材料層510亦可針對引出線開口部155a、155b、155c之各者電性隔離設置。又，焊墊151可對引出線開口部155a、155b、155c之各者設置，亦可對1個引出線開口部155a、155b、155c設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-6.第6構成例)
其次，參照圖11A~圖11H，針對第6構成例之固體攝像裝置11A~11H進行說明。圖11A~圖11H係顯示第6構成例之固體攝像裝置11A~11H之一例之縱剖視圖。
於第6構成例之固體攝像裝置11A~11H中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置電極接合構造159，其於互相之電極直接接觸之狀態下，將其接合於第2基板110B及第3基板110C之貼合面。
具體而言，如圖11A所示，電極接合構造159係藉由如下方式形成：形成於第2基板110B之多層配線層125之最上層之電極，與形成於第3基板110C之多層配線層135之最上層之電極以直接接觸之狀態接合。又，TSV157自第2基板110B之表面側起貫通第2基板110B而設。例如，TSV157可以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，於固體攝像裝置11A中，第1 基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖11B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖11C所示，相對於固體攝像裝置11B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖11D所示，TSV157亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相 電性連接。
再者，如圖11E所示，相對於固體攝像裝置11D之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157上，而使成為與外部電路之接點之焊墊151可經由TSV157、電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖11F所示，相對於固體攝像裝置11E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖11G所示，相對於固體攝像裝置11E之構造，TSV157亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157之第1貫通孔及第2貫通孔(即，引出線開口部155a、155b)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157亦可兼具焊墊引出構造之功能。
再者，如圖11H所示，相對於固體攝像裝置11G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖11A~圖11H所示之固體攝像裝置11A~11H中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口 部155a、155b設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-7.第7構成例)
接著，參照圖12A~圖12P，針對第7構成例之固體攝像裝置12A~12P進行說明。圖12A~圖12P係顯示第7構成例之固體攝像裝置12A~12P之一例之縱剖視圖。
於第7構成例之固體攝像裝置12A~12P中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其於使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料，進而設置電極接合構造159，其於互相之電極直接接觸之狀態下，將其接合於第2基板110B及第3基板110C之貼合面。
具體而言，如圖12A所示，TSV157a可以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b可以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通半導體基板131，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之 最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極以直接接觸之狀態接合。藉此，於固體攝像裝置12A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖12B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖12C所示，相對於固體攝像裝置12B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖12D所示，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔 中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖12E所示，相對於固體攝像裝置12D之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖12F所示，相對於固體攝像裝置12E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖12G所示，相對於固體攝像裝置12E之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖12H所示，相對於固體攝像裝置12G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖12I所示，TSV157b亦可自第2基板110B之背面側起貫通第 2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通半導體基板121，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第2基板110B之背面側起貫通第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖12J所示，相對於固體攝像裝置12I之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。藉此，焊墊151可經由導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。
再者，如圖12K所示，相對於固體攝像裝置12J之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖12L所示，相對於固體攝像裝置12I之構造，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基 板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖12M所示，相對於固體攝像裝置12L之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖12N所示，相對於固體攝像裝置12M之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖12O所示，相對於固體攝像裝置12M之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151於各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖12P所示，相對於固體攝像裝置12O之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖12A~圖12P所示之固體攝像裝置12A~12P中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-8.第8構成例)
接著，參照圖13A~圖13J，針對第8構成例之固體攝像裝置13A~13J進行說明。圖13A~圖13J係顯示第8構成例之固體攝像裝置13A~13J之一例之縱剖視圖。
於第8構成例之固體攝像裝置13A~13J中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其於自第1基板110A之背面側起並使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起且使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料，進而設置電極接合構造159，其於互相之電極直接接觸之狀態下，將其接合於第2基板110B及第3基板110C之貼合面。
具體而言，如圖13A所示，TSV157a以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第1基板110A之背面側起貫通第1基板 110A，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A及第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。又，電極接合構造159係藉由將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極以直接接觸之狀態進行接合而形成。藉此，於固體攝像裝置13A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖13B所示，相對於固體攝像裝置13A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖13C所示，對於固體攝像裝置13B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖13D所示，TSV157b亦可取代於第1貫通孔及第2貫通孔中嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135 內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖13E所示，相對於固體攝像裝置13D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖13F所示，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。另，TSV157a及TSV157b連接之第2基板110B之多層配線層125內之配線可相同，亦可互相不同。
又，如圖13G所示，相對於固體攝像裝置13F之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a、157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖13H所示，相對於固體攝像裝置13G之構造，焊墊151亦 可嵌入於絕緣膜109之內部而形成。
又，如圖131所示，相對於固體攝像裝置13G之構造，TSV157a、157b亦可取代於各個貫通孔嵌入導電材料之構造，而以於各個貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。又，於TSV157b之第1貫通孔及第2貫通孔(即，引出線開口部155c、155d)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157a、157b可採取藉由成膜於引出線開口部155a、155b、155c、155d之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a、157b亦可兼具焊墊引出構造之功能。
再者，如圖13J所示，相對於固體攝像裝置13I之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖13A~圖13J所示之固體攝像裝置13A~13J中，導電材料層510亦可針對引出線開口部155a、155b、155c、155d之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b、155c、155d之各者設置，亦可對1個引出線開口部155a、155b、155c、155d設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-9.第9構成例)
接著，參照圖14A~圖14P，針對第9構成例之固體攝像裝置14A~14P進行說明。圖14A~圖14P係顯示第9構成例之固體攝像裝置14A~14P之一例之縱剖視圖。
於第9構成例之固體攝像裝置14A~14P中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其連接於第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線，於1個貫通孔嵌入導電材料，進而設置電極接合構造159，其將設置於第2基板110B及第3基板110C之貼合面之互相之電極以接觸狀態進行接合。
具體而言，如圖14A所示，TSV157a以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第2基板110B之表面側起且使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157a以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C而設，與第3基板110C之多層配線層135內之配線接觸，使第2基板110B之多層配線層125內之配線露出之1個貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極以直接接觸之狀態進行接合。藉此，於固體攝像裝置14A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖14B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖14C所示，相對於固體攝像裝置14B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖14D所示，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖14E所示，相對於固體攝像裝置14D之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之 TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖14F所示，相對於固體攝像裝置14E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖14G所示，相對於固體攝像裝置14E之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖14H所示，相對於固體攝像裝置14G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖14I所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通第2基板110B，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B之配線及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖14J所示，相對於固體攝像裝置14I之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。藉此，焊墊151可經由導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。
再者，如圖14K所示，相對於固體攝像裝置14J之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖14L所示，相對於固體攝像裝置14i之構造，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖14M所示，相對於固體攝像裝置14L之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊 151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖14N所示，相對於固體攝像裝置14M之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖14O所示，相對於固體攝像裝置14M之構造，TSV157a亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。如此之情形時，TSV157a可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a亦可兼具焊墊引出構造之功能。
再者，如圖14P所示，相對於固體攝像裝置14O之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖14A~圖14P所示之固體攝像裝置14A~14P中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-10.第10構成例)
接著，參照圖15A~圖15J，針對第10構成例之固體攝像裝置15A~15J進行說明。圖15A~圖15J係顯示第10構成例之固體攝像裝置15A~15J之一例之縱剖視圖。
於第10構成例之固體攝像裝置15A~15J中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其於連接於第2基板110B之多層配線層125內之配線及第3基板110C之多層配線層135內之配線，自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設之1個貫通孔中，嵌入導電材料，進而設置電極接合構造159，其將設置於第2基板110B及第3基板110C之貼合面之互相之電極以接觸狀態進行接合。
具體而言，如圖15A所示，TSV157a以如下構造設置：於自第2基板110B之表面側起貫通第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極以直接接觸之狀態進行接合。藉此，於固體攝像裝置15A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A 之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖15B所示，相對於固體攝像裝置15A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖15C所示，相對於固體攝像裝置15B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖15D所示，TSV157b亦可取代於貫通孔嵌入導電材料之構造，而以於貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之貫通孔(即，引出線開口部155)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖15E所示，相對於固體攝像裝置15D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖15F所示，TSV157a亦可自第1基板110A之背面側起貫通第1基板110A而設。具體而言，TSV157a亦可以如下構造設置：於自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層 105內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157a可將第1基板110A之配線及第2基板110B之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。另，TSV157a及TSV157b連接之第2基板110B之多層配線層125內之配線可相同，亦可互相不同。
又，如圖15G所示，相對於固體攝像裝置15F之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157a、157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖15H所示，相對於固體攝像裝置15G之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖151所示，相對於固體攝像裝置15G之構造，TSV157a、157b亦可取代於各個貫通孔嵌入導電材料之構造，而以於各個貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157a之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。又，於TSV157b之貫通孔(即，引出線開口部155c)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電 性連接。如此之情形時，TSV157a、157b可採取藉由成膜於引出線開口部155a、155b、155c之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157a、157b亦可兼具焊墊引出構造之功能。
再者，如圖15J所示，相對於固體攝像裝置151之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖15A~圖15J所示之固體攝像裝置15A~15J中，導電材料層510亦可針對引出線開口部155a、155b、155c之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b、155c之各者設置，亦可對1個引出線開口部155a、155b、155c設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-11.第11構成例)
接著，參照圖16A~圖16C，針對第11構成例之固體攝像裝置16A~16C進行說明。圖16A~圖16C係顯示第11構成例之固體攝像裝置16A~16C之一例之縱剖視圖。
於第11構成例之固體攝像裝置16A~16C中，設置雙接點構造之TSV157，其自第3基板110C之背面側起貫通第3基板110C及第2基板110B而設，將第1基板110A之多層配線層105內之配線，及第2基板110B之多層配線層125內之配線電性連接。
具體而言，如圖16A所示，TSV157自第3基板110C之背面側起貫通第3基板110C及第2基板110B而設。例如，TSV157以如下構造設置：於貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之 配線露出之第1貫通孔，及貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，於第1基板110A之多層配線層105及第3基板110C之多層配線層135，分別設置焊墊151，以使該焊墊151露出之方式設置焊墊開口部153a、153b。藉此，於固體攝像裝置16A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由焊墊151、焊墊開口部153a、153b及TSV157互相電性連接。另，焊墊151只要至少設置於第3基板110C之多層配線層135之內部、第1基板110A之多層配線層105或第2基板110B之多層配線層125之任一者之內部即可。
又，如圖16B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線，及第3基板110C之多層配線層135內之配線電性連接。具體而言，引出線開口部155a形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出，引出線開口部155b形成為自第1基板110A之背面側起貫通第1基板110A及第2基板110B，使第3基板110C之多層配線層135內之配線露出。又，於引出線開口部155a、155b之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖16C所示，相對於固體攝像裝置16B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖16A~圖16C所示之固體攝像裝置16A~16C中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(第12構成例)
接著，參照圖17A~圖17F，針對第12構成例之固體攝像裝置17A~17F進行說明。圖17A~圖17F係顯示第12構成例之固體攝像裝置17A~17F之一例之縱剖視圖。
於第12構成例之固體攝像裝置17A~17F中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157a，其於使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。
具體而言，如圖17A所示，TSV157a以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C而設，貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，TSV157b以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C而設，貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通半導體基板131，使第3基板110C之多層配線層135內之配線 露出之第2貫通孔中，嵌入導電材料。藉此，於固體攝像裝置17A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖17B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖17C所示，相對於固體攝像裝置17B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖17D所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通半導體基板121，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第2基板110B之背面側起貫通第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B之配線及第3 基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
再者，如圖17E所示，相對於固體攝像裝置17D之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖17F所示，相對於固體攝像裝置17E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖17A~圖17F所示之固體攝像裝置17A~17F中，焊墊151亦可對於1個引出線開口部155設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-13.第13構成例)
接著，參照圖18A~圖18E，針對第13構成例之固體攝像裝置18A~18E進行說明。圖18A~圖18E係顯示第13構成例之固體攝像裝置18A~18E之一例之縱剖視圖。
於第13構成例之固體攝像裝置18A~18E中，除將第1基板110A之信 號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其於自第1基板110A之背面側起且使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起且使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。
具體而言，如圖18A所示，TSV157a以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，TSV157a以如下構造設置：於自第1基板110A之背面側貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A及第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，於固體攝像裝置18A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖18B所示，相對於固體攝像裝置18A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之各配線互相電性 連接。
再者，如圖18C所示，相對於固體攝像裝置18B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖18D所示，相對於固體攝像裝置18A之構造，TSV157b亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之第1貫通孔及第2貫通孔(即，引出線開口部155b、155a)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線、及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157b可採取與藉由成膜於引出線開口部155a、155b之內壁之導電材料層510將焊墊151與各基板之多層配線層內之配線電性連接之焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖18E所示，相對於固體攝像裝置18D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖18A~圖18E所示之固體攝像裝置18A~18E中，導電材料層510亦可針對引出線開口部155a、155b各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-14.第14構成例)
接著，參照圖19A~圖19F，針對第14構成例之固體攝像裝置19A~19F進行說明。圖19A~圖19F係顯示第14構成例之固體攝像裝置19A~ 19F之一例之縱剖視圖。
於第14構成例之固體攝像裝置19A~19F中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其連接於第2基板110B之多層配線層125內之配線及第3基板110C之多層配線層135內之配線，於1個貫通孔嵌入導電材料。
具體而言，如圖19A所示，TSV157a以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C而設、與第3基板110C之多層配線層135內之配線接觸且使第2基板110B之多層配線層125內之配線露出之1個貫通孔中，嵌入導電材料。藉此，於固體攝像裝置19A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖19B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形 成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖19C所示，相對於固體攝像裝置19B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖19D所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通第2基板110B，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B之配線及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖19E所示，相對於固體攝像裝置19D之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板 之多層配線層105、125、135內之配線電性連接。
再者，如圖19F所示，相對於固體攝像裝置19E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖19A~圖19F所示之固體攝像裝置19A~19F中，焊墊151亦可對於1個引出線開口部155設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-15.第15構成例)
接著，參照圖20A~圖20E，針對第15構成例之固體攝像裝置20A~20E進行說明。圖20A~圖20E係顯示第15構成例之固體攝像裝置20A~20E之一例之縱剖視圖。
於第15構成例之固體攝像裝置20A~20E中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設之1個貫通孔中，嵌入導電材料。
具體而言，如圖20A所示，TSV157a以如下構造設置：於自第3基板110C之背面側貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之 1個貫通孔中，嵌入導電材料。藉此，於固體攝像裝置20A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖20B所示，相對於固體攝像裝置20A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖20C所示，相對於固體攝像裝置20B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖20D所示，相對於固體攝像裝置20B之構造，TSV157b亦可取代於貫通孔嵌入導電材料之構造，而以於貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之貫通孔(即，引出線開口部155)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖20E所示，相對於固體攝像裝置20D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖20A~圖20E所示之固體攝像裝置20A~20E中，焊墊151亦可對於1個引出線開口部155設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-16.第16構成例)
接著，參照圖21A~圖21C，針對第16構成例之固體攝像裝置21A~21C進行說明。圖21A~圖21C係顯示第16構成例之固體攝像裝置21A~21C之一例之縱剖視圖。
於第16構成例之固體攝像裝置21A~21C中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157外，進而設置電極接合構造159，其於互相之電極直接接觸之狀態下，將其接合於第2基板110B及第3基板110C之貼合面。
具體而言，如圖21A所示，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極，以直接接觸之狀態進行接合。又，TSV157以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。藉此，於固體攝像裝置21A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內 部即可。
又，如圖21B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖21C所示，相對於固體攝像裝置21B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖21A~圖21C所示之固體攝像裝置21A~21C中，焊墊151亦可對於1個引出線開口部155設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-17.第17構成例)
接著，參照圖22A~圖22F，針對第17構成例之固體攝像裝置22A~22F進行說明。圖22A~圖22F係顯示第17構成例之固體攝像裝置22A~22F之一例之縱剖視圖。
於第17構成例之固體攝像裝置22A~22F中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之 TSV157a外，進而設置雙接點構造之TSV157b，其於使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料；進而設置電極接合構造159，其於互相之電極直接接觸之狀態下，將其接合於第2基板110B及第3基板110C之貼合面。
具體而言，如圖22A所示，TSV157a以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通半導體基板131，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極以直接接觸之狀態進行接合。藉此，於固體攝像裝置22A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖22B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自 第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖22C所示，對於固體攝像裝置22B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖22D所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通半導體基板121，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第2基板110B之背面側起貫通第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖22E所示，相對於固體攝像裝置22D，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1 基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。即，焊墊151亦可設置於第1基板110A之背面上，經由導電材料層510與各基板之多層配線層105、125、135內之配線電性連接。
再者，如圖22F所示，相對於固體攝像裝置22E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖22A~圖22F所示之固體攝像裝置22A~22F中，焊墊151亦可對於1個引出線開口部155設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-18.第18構成例)
接著，參照圖23A~圖23E，針對第18構成例之固體攝像裝置23A~23E進行說明。圖23A~圖23E係顯示第18構成例之固體攝像裝置23A~23E之一例之縱剖視圖。
於第18構成例之固體攝像裝置23A~23E中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置雙接點構造之TSV157b，其於自第1基板110A之背面側起且使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起且使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料；進而設置電極接合構造159，其於互相之電極直接接觸之狀態下，將其接合於第2基板110B及第3基板110C之貼合面。
具體而言，如圖23A所示，TSV157a以如下構造設置：於自第3基板 110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設，自第1基板110A之背面側起貫通第1基板110A，使第2基板110B之多層配線層125內之配線露出之第1貫通孔，及自第1基板110A之背面側起貫通第1基板110A及第2基板110B，使第3基板110C之多層配線層135內之配線露出之第2貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極，以直接接觸之狀態進行接合。藉此，於固體攝像裝置23A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖23B所示，相對於固體攝像裝置23A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖23C所示，相對於固體攝像裝置22B之構造，焊墊151亦 可嵌入於絕緣膜109之內部而形成。
又，如圖23D所示，TSV157b亦可取代於第1貫通孔及第2貫通孔嵌入導電材料之構造，而以於第1貫通孔及第2貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之第1貫通孔及第2貫通孔(即，引出線開口部155a、155b)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155a、155b之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖23E所示，對於固體攝像裝置23D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖23A~圖23E所示之固體攝像裝置23A~23E中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-19.第19構成例)
接著，參照圖24A~圖24F，針對第19構成例之固體攝像裝置24A~24F進行說明。圖24A~圖24F係顯示第19構成例之固體攝像裝置24A~24F之一例之縱剖視圖。
於第19構成例之固體攝像裝置24A~24F中，除將第1基板110A之信 號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其連接於第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線，於1個貫通孔中嵌入導電材料；進而設置電極接合構造159，其將設置於第2基板110B及第3基板110C之貼合面之互相之電極以接觸狀態進行接合。
具體而言，如圖24A所示，TSV157a以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。TSV157b以如下構造設置：於自第3基板110C之背面側起貫通第3基板110C而設，與第3基板110C之多層配線層135內之配線接觸，使第2基板110B之多層配線層125內之配線露出之1個貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極，以直接接觸之狀態進行接合。藉此，於固體攝像裝置24A中，第1基板110A1、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖24B所示，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多 層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。藉此，焊墊151可經由導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。
再者，如圖24C所示，相對於固體攝像裝置24B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖24D所示，TSV157b亦可自第2基板110B之背面側起貫通第2基板110B而設。具體而言，TSV157b亦可以如下構造設置：於自第2基板110B之背面側起貫通第2基板110B，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。藉此，由於TSV157b可將第2基板110B之配線及第3基板110C之配線電性連接，故第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者可互相電性連接。
又，如圖24E所示，相對於固體攝像裝置24D之構造，焊墊151亦可設置於第1基板110A之背面側，藉由成膜於引出線開口部155之內壁之導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。具體而言，引出線開口部155形成為自第1基板110A之背面側起貫通半導體基板101，使第1基板110A之多層配線層105內之配線露出。又，於引出線開口部155之內壁成膜以鎢(W)等形成之導電材料層510，導電材料層510延伸至第1基板110A之背面側之絕緣膜109上。再者，於延伸至第1基板 110A之背面側之絕緣膜109上之導電材料層510上，設置焊墊151。藉此，焊墊151可經由導電材料層510，與第1基板110A之多層配線層105內之配線電性連接。
再者，如圖24F所示，相對於固體攝像裝置24E之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖24A~圖24F所示之固體攝像裝置24A~24F中，導電材料層510亦可針對引出線開口部155a、155b之各者電性隔離設置。又，焊墊151可針對引出線開口部155a、155b之各者設置，亦可對1個引出線開口部155a、155b設置複數個。又，TSV157a、157b可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(4-20.第20構成例)
接著，參照圖25A~圖25E，針對第20構成例之固體攝像裝置25A~25E進行說明。圖25A~圖25E係顯示第20構成例之固體攝像裝置25A~25E之一例之縱剖視圖。
於第20構成例之固體攝像裝置25A~25E中，除將第1基板110A之信號線及電源線與第2基板110B之信號線及電源線電性連接之雙接點構造之TSV157a外，進而設置共用接點構造之TSV157b，其連接於第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線，於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設之1個貫通孔中，嵌入導電材料；進而設置電極接合構造159，其將設置於第2基板110B及第3基板110C之貼合面之互相之電極以接觸狀態進行接合。
具體而言，如圖25A所示，TSV157a以如下構造設置：於自第3基板 110C之背面側起貫通第3基板110C及第2基板110B，使第1基板110A之多層配線層105內之配線露出之第1貫通孔，及自第3基板110C之背面側起貫通第3基板110C，使第2基板110B之多層配線層125內之配線露出之第2貫通孔中，嵌入導電材料。又，TSV157b以如下構造設置：於自第1基板110A之背面側起貫通第1基板110A及第2基板110B而設，與第2基板110B之多層配線層125內之配線接觸，使第3基板110C之多層配線層135內之配線露出之1個貫通孔中，嵌入導電材料。又，電極接合構造159係藉由如下方式形成：將設置於第2基板110B之多層配線層125之最上層之電極，與設置於第3基板110C之多層配線層135之最上層之電極，以直接接觸之狀態進行接合。藉此，於固體攝像裝置25A中，第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者經由TSV157a、157b及電極接合構造159互相電性連接。又，焊墊151只要設置於第1基板110A之多層配線層105、第2基板110B之多層配線層125、或第3基板110C之多層配線層135之任一者之內部即可。
又，如圖25B所示，相對於固體攝像裝置25A之構造，亦可於第1基板110A之背面側設置導電材料層510，於導電材料層510上設置焊墊151。藉由將導電材料層510設置為延伸至露出於第1基板110A之背面側之TSV157b上，而使成為與外部電路之接點之焊墊151可經由TSV157a、157b及電極接合構造159，與第1基板110A、第2基板110B及第3基板110C之信號線及電源線之各者互相電性連接。
再者，如圖25C所示，相對於固體攝像裝置25B之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
又，如圖25D所示，TSV157b亦可取代於貫通孔嵌入導電材料之構 造，而以於貫通孔之內壁成膜導電材料之構造設置。具體而言，於TSV157b之貫通孔(即，引出線開口部155)成膜導電材料層510，藉由導電材料層510，將第2基板110B之多層配線層125內之配線，及第3基板110C之多層配線層135內之配線電性連接。如此之情形時，TSV157b可採取藉由成膜於引出線開口部155之內壁之導電材料層510，將焊墊151與各基板之多層配線層內之配線電性連接之與焊墊引出構造類似之構造。藉此，TSV157b亦可兼具焊墊引出構造之功能。
再者，如圖25E所示，相對於固體攝像裝置25D之構造，焊墊151亦可嵌入於絕緣膜109之內部而形成。
另，於圖25A~圖25E所示之固體攝像裝置25A~25E中，焊墊151亦可對於1個引出線開口部155設置複數個。又，TSV157可連接於藉由與焊墊151同樣之第2金屬形成之配線，亦可連接於藉由與一般之配線同樣之第1金屬形成之配線。
(5.應用例)(對電子機器之應用)
針對以上說明之本實施形態之固體攝像裝置1~25E之應用例進行說明。此處，針對可應用固體攝像裝置1~25E之電子機器之若干個例進行說明。
圖26A係顯示可應用本實施形態之固體攝像裝置1~25E之電子機器之一例即智慧型手機之外觀之圖。如圖26A所示，智慧型手機901具有：操作部903，其由按鈕構成，接受使用者之操作輸入；顯示部905，其顯示各種資訊；及攝像部(未圖示)，其電子拍攝觀察對象。該攝像部可藉由固體攝像裝置1~25E構成。
圖26B及圖26C係顯示可應用本實施形態之固體攝像裝置1~25E之電 子機器之其他例即數位相機之外觀之圖。圖26B係顯示自前方(被攝體側)觀察數位相機911之外觀，圖26C係顯示自後方觀察數位相機911之外觀。如圖26B及圖26C所示，數位相機911具有：本體部(相機本體)913；更換式透鏡單元915；握把部917，其於攝影時由使用者握持；監視器919，其顯示各種資訊；EVF921，其顯示於攝影時藉由使用者觀察到之經由鏡頭圖像；及攝像部(未圖示)，其設置於框體內，且電子拍攝觀察對象。該攝像部可藉由固體攝像裝置1~25E構成。
以上，已針對可應用本發明之固體攝像裝置1~25E之電子機器之若干例進行說明。另，可應用固體攝像裝置1~25E之電子機器不限於上述例示者，該固體攝像裝置1~25E可作為搭載於如下之所有電子機器之攝像部加以應用：攝影機、眼鏡型穿載式裝置、HMD(Head Mounted Display：頭戴顯示器)、平板終端PC、或遊戲機等。
(對固體攝像裝置之其他構造之應用)
另，本揭示之技術亦可應用於圖27A所示之固體攝像裝置。圖27A係顯示可應用本揭示之技術之固體攝像裝置之構成例之剖視圖。
於固體攝像裝置中，PD(光電二極體)20019接收自半導體基板20018之背面(圖中之上表面)側入射之入射光20001。於PD20019之上方，設有平坦化膜20013、CF(彩色濾光片)20012、微透鏡20011，將依序經由各部入射之入射光20001於受光面20017受光，進行光電轉換。
例如，PD20019係作為n型半導體區域20020蓄積電荷(電子)之電荷蓄積區域而形成。於PD20019中，n型半導體區域20020係設置於半導體基板20018之p型半導體區域20016、20041之內部。於n型半導體區域20020之半導體基板20018之表面(下表面)側，設有雜質濃度較背面(上表 面)側更高之p型半導體區域20041。即，PD20019成為HAD(Hole-Accumulation Diode：電洞累積二極體)構造，於n型半導體區域20020之上表面側與下表面側之各介面，以抑制暗電流產生之方式，形成有p型半導體區域20016、20041。
於半導體基板20018之內部，設有將複數個像素20010之間電性分離之像素分離部20030，於以該像素分離部20030區劃之區域設有PD20019。圖中，自上表面側觀察固體攝像裝置之情形時，像素分離部20030例如以介隔於複數個像素20010之間之方式形成格子狀，PD20019形成於以該像素分離部20030區劃之區域內。
於各PD20019中，陽極為接地，於固體攝像裝置中，將PD20019蓄積之信號電荷(例如電子)經由未圖示之傳送Tr(MOS FET)等讀出，作為電性信號向未圖示之VSL(垂直信號線)輸出。
配線層20050係設置於半導體基板20018中，與設有遮光膜20014、CF20012、微透鏡20011等各部之背面(上表面)之相反側之表面(下表面)。
配線層20050包含配線20051與絕緣層20052，於絕緣層20052內，配線20051係以與各元件電性連接之方式形成。配線層20050成為所謂多層配線之層，係構成絕緣層20052之層間絕緣膜與配線20051交替複數次積層而形成。此處，作為配線20051，係用以自傳送Tr等之PD20019讀出電荷之朝向Tr之配線或VSL等各配線經由絕緣層20052而積層。
於配線層20050之相對於設有PD20019之側為相反側之面，設有支持基板20061。例如，包含厚度為數百μm之矽半導體基板之基板係作為支持基板20061而設置。
遮光膜20014係設置於半導體基板20018之背面(圖中之上表面)之 側。
遮光膜20014構成為將自半導體基板20018之上方朝向半導體基板20018之背面之入射光20001之一部分遮光。
遮光膜20014係設置於設於半導體基板20018之內部之像素分離部20030之上方。此處，遮光膜20014係於半導體基板20018之背面(上表面)，以經由矽氧化膜等絕緣膜20015，突出成凸形狀之方式設置。相對於此，於設置於半導體基板20018之內部之PD20019之上方，未設置遮光膜20014，而為開口，以使入射光20001入射於PD20019。
即，圖中，自上表面側觀察固體攝像裝置之情形時，遮光膜20014之平面形狀成為格子狀，形成使入射光20001朝受光面20017通過之開口。
遮光膜20014係以遮蔽光之遮光材料形成。例如，藉由依序積層鈦(Ti)膜與鎢(W)膜，而形成遮光膜20014。此外，遮光膜20014可藉由依序積層例如氮化鈦(TiN)膜與鎢(W)膜而形成。
遮光膜20014係藉由平坦化膜20013而被覆。平坦化膜20013係使用透過光之絕緣材料而形成。
像素分離部20030具有槽部20031、固定電荷膜20032及絕緣膜20033。
固定電荷膜20032係於半導體基板20018之背面(上表面)側，形成為區劃複數個像素20010之間之槽部20031。
具體而言，固定電荷膜20032係設置為於半導體基板20018中將形成於背面(上表面)側之槽部20031內側之面以一定厚度被覆。且，以嵌入以該固定電荷膜20032被覆之槽部20031之內部之方式，設有(填充有)絕緣膜20033。
此處，固定電荷膜20032以在與半導體基板20018之界面部分形成正電荷(電洞)蓄積區域，抑制暗電流之產生之方式，使用具有負固定電荷之高介電質而形成。固定電荷膜20032形成為具有負固定電荷，從而藉由該負固定電荷，對與半導體基板20018之介面施加電場，形成正電荷(電洞)蓄積區域。
固定電荷膜20032例如可以鉿氧化膜(HfO2膜)形成。又，此外，固定電荷膜20032可以包含如下氧化物之至少一者之方式形成：鉿、鋯、鋁、鉭、鈦、鎂、釔、鑭系元素等。
又，本揭示之技術亦可應用於圖27B所示之固體攝像裝置。圖27B係顯示可應用本揭示之技術之固體攝像裝置之概略構成。
固體攝像裝置30001構成為具有：攝像部(所謂像素部)30003，其係複數個像素30002以規則性2維排列而成；周邊電路即垂直驅動部30004，其配置於攝像部30003之周邊；水平傳送部30005；及輸出部30006。像素30002係藉由1個光電轉換元件即光電二極體30021，及複數個像素電晶體(MOS電晶體)Tr1、Tr2、Tr3、Tr4構成。
光電二極體30021具有以光入射進行光電轉換，蓄積以該光電轉換產生之信號電荷之區域。複數個像素電晶體於本例中具有傳送電晶體Tr1、重設電晶體Tr2、放大電晶體Tr3及選擇電晶體Tr4之4個MOS電晶體。傳送電晶體Tr1係將蓄積於光電二極體30021之信號電荷讀出至後述之浮動擴散(FD)區域30022之電晶體。重設電晶體Tr2係用以將FD區域30022之電位設定為規定值之電晶體。放大電晶體Tr3係用以將讀出至FD區域30022之信號電荷電性放大之電晶體。選擇電晶體Tr4係選擇1列像素，用以將像素信號讀出至垂直信號線30008之電晶體。
另，雖未圖示，但亦可以省略選擇電晶體Tr4之3個電晶體與光電二極體PD構成像素。
於像素30002之電路構成中，傳送電晶體Tr1之源極連接於光電二極體30021，其汲極連接於重設電晶體Tr2之源極。成為傳送電晶體Tr1與重設電晶體Tr2間之電荷-電壓轉換機構之FD區域30022(相當於傳送電晶體之汲極區域、重設電晶體之源極區域)連接於放大電晶體Tr3之閘極。放大電晶體Tr3之源極連接於選擇電晶體Tr4之汲極。重設電晶體Tr2之汲極及放大電晶體Tr3之汲極連接於電源電壓供給部。又，選擇電晶體Tr4之源極連接於垂直信號線30008。
自垂直驅動部30004分別供給共通地施加於排列成1列之像素之重設電晶體Tr2之閘極的列重設信號
Figure 107110463-A0305-02-0110-1
RST、共通地施加於同一列像素之傳送電晶體Tr1之閘極的列傳送信號
Figure 107110463-A0305-02-0110-2
TRG、及共通地施加於同一列選擇電晶體Tr4之閘極的列選擇信號
Figure 107110463-A0305-02-0110-3
SEL。
水平傳送部30005構成為具備：放大器或類比/數位轉換器(ADC)，本例中為類比/數位轉換器30009，其連接於各行之垂直信號線30008；行選擇電路(開關機構)30007；及水平傳送線(例如以與資料位元線相同數量之配線構成之匯流排配線)30010。輸出部30006構成為具有：將自放大器或類比/數位轉換器及/或信號處理電路(於本例中為水平傳送線30010)之輸出進行處理之信號處理電路30011；及輸出緩衝器30012。
於該固體攝像裝置30001中，各列之像素30002之信號以各類比/數位轉換器30009進行類比/數位轉換，通過依序選擇之行選擇電路30007讀出至水平傳送線30010，依序進行水平傳送。讀出至水平傳送線30010之圖像資料通過信號處理電路30011，由輸出緩衝器30012輸出。
像素3002之一般動作首先將傳送電晶體Tr1之閘極與重設電晶體Tr2之閘極設為導通狀態，將光電二極體30021之電荷全清空。其次，將傳送電晶體Tr1之閘極與重設電晶體Tr2之閘極設為斷開狀態，進行電荷蓄積。接著，於即將讀出光電二極體30021之電荷前，將重設電晶體Tr2之閘極設為導通狀態，重設FD區域30022之電位。其後，將重設電晶體Tr2之閘極設為斷開狀態，將傳送電晶體Tr1之閘極設為導通狀態，將來自光電二極體30021之電荷向FD區域30022傳送。於放大電晶體Tr3中，將接受對閘極施加電荷之信號電荷電性放大。另一方面，選擇電晶體Tr4僅自即將上述讀出前之FD重設時讀出之對象像素成為導通狀態，來自該像素內放大電晶體Tr3之經電荷-電壓轉換之圖像信號讀出至垂直信號線30008。
以上，已針對可應用本揭示之技術之固體攝像裝置之其他構造例進行說明。
(對相機之應用例)
上述固體攝像裝置可應用於例如數位相機或攝影機等相機系統、具有攝像功能之行動電話、或具備攝像功能之其他機器等電子機器。以下，作為電子機器之一構成例，舉相機為例進行說明。圖27C係顯示可應用本揭示之技術之攝影機之構成例之說明圖。
該例之相機10000具備：固體攝像裝置10001、對固體攝像裝置10001之受光感測器部引導入射光之光學系統10002、設置於固體攝像裝置10001及光學系統10002間之快門裝置10003、及驅動固體攝像裝置10001之驅動電路10004。再者，相機10000具備對固體攝像裝置10001之輸出信號進行處理之信號處理電路10005。
光學系統(光學透鏡)10002使來自被攝體之像光(入射光)於固體攝像 裝置10001之攝像面(未圖示)上成像。藉此，於固體攝像裝置10001內以一定期間蓄積信號電荷。再者，光學系統10002亦可由包含複數個光學透鏡之光學透鏡群構成。又，快門裝置10003控制入射光對固體攝像裝置10001之光照射週期及遮光週期。
驅動電路10004對固體攝像裝置10001及快門裝置10003供給驅動信號。並且，驅動電路10004根據所供給之驅動信號，控制固體攝像裝置10001向信號處理電路10005之信號輸出動作、及快門裝置10003之快門動作。即，於該例中，根據自驅動電路10004供給之驅動信號(時序信號)，進行自固體攝像裝置10001向信號處理電路10005之信號傳送動作。
信號處理電路10005對自固體攝像裝置10001傳送來之信號實施各種信號處理。並且，將經實施各種信號處理之信號(AV-SIGNAL)記憶於記憶體等記憶媒體(未圖示)，或輸出至監視器(未圖示)。
以上，已針對可應用本揭示之技術之相機之一例進行說明。
(對內視鏡手術系統之應用例)
例如，本揭示之技術亦可應用於內視鏡手術系統。
圖27D係顯示可應用本揭示之技術(本技術)之內視鏡手術系統之概略構成之一例之圖。
圖27D中，圖示施術者(醫生)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之情況。如圖示，內視鏡手術系統11000係由內視鏡11100、氣腹管11111或能源處理器械11122等其他手術器械11110、支持內視鏡11100之支持臂裝置11120、及搭載有用以在內視鏡下手術之各種裝置之台車(cart)11200構成。
內視鏡11100由將距前端特定長度之區域插入於患者11132之體腔內 之鏡筒11101、及連接於鏡筒11101之末端之相機頭11102構成。圖示例中，圖示作為具有硬性鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性鏡筒之所謂軟性鏡構成。
於鏡筒11101之前端，設有嵌入有對物透鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光藉由延設於鏡筒11101內部之光導而被導光至該鏡筒之前端，經由對物透鏡向患者11132之體腔內之觀察對象進行照射。另，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於像機頭11102之內部設有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生對應於觀察光之電性信號，即對應於觀察像之圖像信號。將該圖像信號作為RAW資料發送至相機控制器單元(CCU：Camera Contral Unit)11201。
CCU11201係藉由CPU(Central Processing Unit：中央處理單元)或GPU(Graphics Processing Unit：圖形處理單元)等構成，統一控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(去馬賽克處理)等之基於該圖像信號用以顯示圖像之各種圖像處理。
顯示裝置11202藉由來自CCU11201之控制，基於由該CCU11201實施圖像處理之圖像信號而顯示圖像。
光源裝置11203例如由LED(Light Emitting Diode：發光二極體)等光源構成，將拍攝手術部等時之照射光供給於內視鏡11100。
輸入裝置11204為對於內視鏡手術系統11000之輸入介面。使用者可 經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之主旨的指示等。
處理器械控制裝置11205控制用於組織之燒灼、切開或血管之密封之能量處理器械11112之驅動。氣腹裝置11206為確保內視鏡11100之視野及確保施術者之作業空間，為使患者11132之體腔鼓起，而經由氣腹管11111對該體腔內送入空氣。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文本、圖像或圖表等各種形式印刷手術相關之各種資訊之裝置。
另，對內視鏡11100供給拍攝手術部時之照射光之光源裝置11203例如可由LED、雷射光源或由該等之組合構成之白色光源構成。藉由RGB雷射光源之組合構成白色光源之情形時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故光源裝置11203中可進行攝像圖像之白平衡之調整。又，該情形時，亦可藉由分時對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步控制相機頭11102之攝像元件之驅動，而分時拍攝對應於RGB各者之圖像。根據該方法，即使不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以每一特定時間變更輸出之光的強度之方式控制其驅動。與該光之強度變更時序同步，控制相機頭11102之攝像元件之驅動，分時取得圖像，並合成該圖像，藉此可產生沒有所謂欠曝及暈光之高動態範圍之圖像。
又，光源裝置11203亦可構成為可供給對應於特殊光觀察之特定波長頻帶之光。於特殊光觀察中，例如利用人體組織之光吸收之波長依存性， 照射與通常觀察時之照射光(即白色光)相比更窄頻帶之光，藉此進行以高對比度拍攝黏膜表層之血管等特定組織之所謂窄頻帶光觀察(Narrow Band Imaging)。或於特殊光觀察中，亦可藉由因照射激發光產生之螢光進行獲得圖像之螢光觀察。於螢光觀察中，可進行對人體組織照射激發光，觀察來自該人體組織之螢光(自螢光觀察)，或將吲哚花青綠(ICG)等試劑局部注射於人體組織，且對該人體組織照射對應於該試劑之螢光波長之激發光，獲得螢光像等。光源裝置11203可構成為可供給對應於如此之特殊光觀察之窄頻帶及/或激發光。
圖27E係顯示圖27D所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404、及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU11201可藉由傳輸電纜11400互相可通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。將自鏡筒11101之前端取得之觀察光導光至相機頭11102，入射於該透鏡單元11401。透鏡單元11401構成為組合包含變焦透鏡及聚焦透鏡之複數個透鏡。
構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。攝像部11402以多板式構成之情形時，亦可例如藉由各攝像元件產生對應於RGB各者之圖像信號，藉由將該等合成而獲得彩色圖像。或攝像部11402亦可構成為具有用以分別取得對應於3D(dimensional：維)顯示之右眼用及左眼用圖像信號之1對攝像元件。藉 由進行3D顯示，施術者11131可更正確地掌握手術部之生體組織之深度。另，攝像部11402以多板式構成之情形時，亦可對應於各攝像元件，設置複數個透鏡單元11401。
又，攝像部11402未必設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於對物透鏡之正後方。
驅動部11403係藉由致動器構成，藉由自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿光軸僅移動特定距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404係藉由用以與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402所得之圖像信號作為RAM資料，經由傳輸電纜11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機頭11102之驅動的控制信號，並供給至相機頭控制部11405。該控制信號中包含例如指定攝像圖像之訊框率之主旨之資訊、指定攝像時之曝光值之主旨之資訊、及/或指定攝像圖像之倍率及焦點之主旨之資訊等攝像條件相關之資訊。
另，上述訊框率或曝光值、倍率、焦點等攝像條件可由使用者適當設定，亦可基於取得之圖像信號由CCU11201之控制部11413自動設定。後者之情形時，所謂AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動聚焦)功能及AWB(Auto White Balance：自動白平衡)功能係搭載於內視鏡11100。
相機頭控制部11405基於自經由通信部11404接收之CCU11201之控制信號，控制相機頭11102之驅動。
通信部11411係藉由與相機頭11102之間用以收發各種資訊之通信裝 置構成。通信部11411自相機頭11102接收經由傳輸電纜11400發送之圖像信號。
又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動的控制信號。圖像信號或控制信號可藉由電性通信或光通信等發送。
圖像處理部11412對自相機頭11102發送之RAW資料即圖像信號實施各種圖像處理。
控制部11413進行利用內視鏡11100之手術部等之攝像、及由手術部等之攝像所得之攝像圖像之顯示相關之各種控制。又，控制部11413產生用以控制相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號，將手術部等映射之攝像圖像顯示於顯示裝置11202。此時，控制部11413亦可使用各種圖像識別技術識別攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像所含之物體之邊緣形狀或顏色等，而可識別使用鉗子等手術器械、特定之生體部位、出血、能量處理器械11122時之水霧等。控制部11413於將攝像圖像顯示於顯示裝置11202時，亦可使用該識別結果，使各種手術支援資訊與該手術部之圖像重疊顯示。藉由重疊顯示手術支援資訊，並對施術者11131提示，而可減輕施術者11131之負擔，施術者11131可確實進行手術。
連接相機頭11102及CCU11201之傳輸電纜11400為對應於電性信號通信之電性信號電纜、對應於光通信之光纜或該等之複合電纜。
此處，於圖示例中，係使用傳輸電纜11400以有線進行通信，但亦可以無線進行相機頭11102與CCU11201之間的通信。
以上，已針對可應用本揭示之技術之內視鏡手術系統之一例進行說 明。本揭示之技術可應用於以上說明之構成中之例如相機頭11102之攝像部11402。藉由對攝像部11402應用本揭示之技術，可獲得更鮮明之手術部圖像，故施術者可確實確認手術部。
另，此處，作為一例，已針對內視鏡手術系統進行說明，但本揭示之技術亦可應用於除此以外之例如顯微鏡手術系統等。
(對移動體之應用例)
例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人移動、飛機、無人機、船舶、機器人等任一種類之移動體之裝置實現。
圖27F係顯示可應用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖27F所示之例中，車輛控制系統12000具備驅動系統控制單元12010、主體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(Interface：介面)12053。
驅動系統控制單元12010遵循各種程式而控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳達至車輪之驅動力傳達機構、調節車輛舵角之轉向機構、及產生車輛之制動力之控制裝置等控制裝置發揮功能。
主體系統控制單元12020遵循各種程式而控制裝備於車體之各種裝置 之動作。例如，主體系統控制單元12020作為無鑰匙門禁系統、智能鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈、霧燈等各種燈之控制裝置發揮功能。該情形時，可對主體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。主體系統控制單元12020接收該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收經拍攝之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等物體檢測處理或距離檢測處理。
攝像部12031係接收光，輸出對應於該光之受光量之電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判斷駕駛者是否打瞌睡。
微電腦12051可基於以車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避免車輛之碰撞或緩和衝擊、基於車輛距離之跟 隨行駛、車速維持行駛、車輛之碰撞警告或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051可藉由基於車外資訊檢測單元12030或車內資訊檢測單元12040所取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作自動行駛之自動駕駛為目的之協調控制。
又，微電腦12051可基於車外資訊檢測單元12030所取得之車外之資訊，對主體系統控制單元12020輸出控制指令。例如，微電腦12051可根據車外資訊檢測單元12030檢測出之前方車或對向車之位置控制頭燈，進行以謀求將遠光燈切換成近光燈等防眩光為目的之協調控制。
聲音圖像輸出部12052對車輛之搭乘者或車外發送向可視覺性或聽覺性通知資訊之輸出裝置之聲音及圖像中之至少一者之輸出信號。於圖27F之例中，作為輸出裝置，例示有擴音器12061、顯示部12062及儀表板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖27G係顯示攝像部12031之設置位置之例之圖。
於圖27G中，作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前鼻、側視鏡、後保險桿、後門及車室內之擋風玻璃之上部等位置。前鼻所具備之攝像部12101及車室內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、 12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。車室內之擋風玻璃之上部所具備之攝像部12105主要使用於前方車輛或行人、障礙物、信號機、交通標識或車道線等之檢測。
另，圖1022係顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111顯示設置於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別顯示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之攝影機，亦可為具有相位差檢測用像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內之至各立體物之距離，與該距離之時間變化(相對於車輛12100之相對速度)，藉此可在與車輛12100大致相同之方向，擷取以特定速度(例如為0km/h以上)行駛之立體物，尤其於車輛12100之行進路上某最近之立體物，作為前方車。再者，微電腦12051可設定前方車之近前應預先確保之車間距離，進行自動剎車控制(亦包含跟隨停止控制)或自動加速控制(亦包含跟隨起動控制)等。可如此地進行不拘於駕駛者之操作以自動行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051基於自攝像部12101至12104所得之距離資訊，將立體物相關之立體物資訊分類成2輪車、普通車輛、大型車輛、行人、 電線桿等其他立體物並擷取，使用於障礙物之自動迴避。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛員可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞危險性，碰撞危險性為設定值以上，有可能碰撞之狀況時，經由擴音器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避轉向，藉此可進行用以避免碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判斷攝像部12101至12104之攝像圖像中是否存在行人而識別行人。該行人之識別係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序，及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序進行。若微電腦12051判斷攝像部12101至12104之攝像圖像中存在行人，識別行人，則聲音圖像輸出部12052以對該經識別之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。另，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已針對可應用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術可應用於以上說明之構成中之攝像部12031等。藉由對攝像部12031應用本揭示之技術，可獲得更易觀察之攝影圖像，故可減輕駕駛員之疲勞。又，由於可獲得更易識別之攝影圖像，故可提高開車支援之精度。
(6.補充)
以上，雖已一面參照隨附圖式，一面對本發明之較佳實施形態進行 詳細說明，但本發明之技術範圍並非限定於該例。應明瞭，只要為具有本發明之技術領域之一般知識者，皆可於申請專利範圍所記載之技術思想之範疇內，設想各種變化例或修正例，亦應了解，該等當然同樣為屬於本揭示之技術範圍內者。又，由於隨附圖式係模式性顯示本揭示之一實施形態者，故可能有隨附圖式所示之各構成之大小比例與實際各構成之大小比例不同之情形。
另，於本實施形態之固體攝像裝置1~25E中，除上述第1連接構造、第2連接構造及第3連接構造外，當然亦可視需要，具備將各基板之間電性連接之連接構造。例如，為執行上述像素ADC，固體攝像裝置1亦可針對像素或像素群之各者，設置將第1基板110A及第2基板110B之信號線及電源線之各者電性連接之電極接合構造159。又，為實現本實施形態之固體攝像裝置1~25E之功能，固體攝像裝置1~25E所具備之各種配線於未圖示之剖面中當然可互相連接。
又，本說明書所記載之效果當然並不限定於說明或例示者。即，本揭示之技術可與上述效果一起或取代上述效果，實現本領域技術人員由本說明書之記載而明瞭之其他效果。
另，如下之構成亦屬於本揭示之技術範圍。
(1)
一種固體攝像裝置，其構成為依序積層：第1基板，其具有：形成排列像素而成之像素部之第1半導體基板，及積層於上述第1半導體基板上之第1多層配線層；第2基板，其具有：形成有具有特定功能之電路之第2半導體基板，及積層於上述第2半導體基板上之第2多層配線層；及 第3基板，其形成有具有特定功能之電路之第3半導體基板，及積層於上述第3半導體基板上之第3多層配線層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合，且該固體攝像裝置具有用以將上述第1基板之電路與上述第2基板之電路電性連接之第1連接構造，上述第1連接構造包含導通孔，該導通孔具有如下構造：將導電材料嵌入於使上述第1多層配線層內特定之配線露出之第1貫通孔、及使上述第2多層配線層內特定之配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導電材料之構造。
(2)
如上述(1)之固體攝像裝置，其進而具有用以將上述第2基板之電路與上述第3基板之電路電性連接之第2連接構造，上述第2連接構造包含：以使上述第2多層配線層內之特定配線露出之方式自上述第1基板之背面側起至少貫通上述第1基板而設之開口部；及以使上述第3多層配線層內之特定配線露出之方式，自上述第1基板之背面側起至少貫通上述第1基板及上述第2基板而設之開口部。
(3)
如上述(2)之固體攝像裝置，其中由上述開口部露出之上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線係作為I/O部發揮功能之焊墊。
(4)
如上述(2)之固體攝像裝置，其中 於上述第1基板之背面上存在作為I/O部發揮功能之焊墊，於上述開口部之內壁成膜導電材料，藉由上述導電材料，將由上述開口部露出之上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線與上述焊墊電性連接。
(5)
如上述(4)之固體攝像裝置，其中藉由上述導電材料，將上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線與同一上述焊墊電性連接。
(6)
如上述(4)之固體攝像裝置，其中藉由上述導電材料，將上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線與分別不同之上述焊墊電性連接。
(7)
如上述(1)之固體攝像裝置，其進而具有用以將上述第2基板之電路與上述第3基板之電路電性連接之第2連接構造，上述第2基板與上述第3基板以上述第2多層配線層與上述第3多層配線層對向之方式貼合，上述第2連接構造包含導通孔，其貫通上述第2基板或上述第3基板而設，將上述第2多層配線層內之特定配線與上述第3多層配線層內之特定配線電性連接。
(8)
如上述(7)之固體攝像裝置，其中 上述導通孔具有如下構造：將導電材料嵌入於使上述第2多層配線層內之上述特定配線露出之第1貫通孔、及使上述第3多層配線層內之上述特定配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導電材料之構造。
(9)
如上述(7)之固體攝像裝置，其中上述導通孔具有如下構造：將導電材料嵌入於以與上述第2多層配線層內之上述特定配線接觸且使上述第3多層配線層內之上述特定配線露出之方式而設之1個貫通孔、或以與上述第3多層配線層內之上述特定配線接觸且使上述第2多層配線層內之上述特定配線露出之方式而設之1個貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導電材料之構造。
(10)
如上述(1)之固體攝像裝置，其進而具有用以將上述第1基板之電路與上述第3基板之電路電性連接之第3連接構造，上述第2基板與上述第3基板係以上述第2多層配線層與上述第3多層配線層對向之方式貼合，上述第3連接構造包含導通孔，其係自上述第1基板之背面側或上述第3基板之背面側起至少貫通上述第2基板而設，將上述第1多層配線層內之特定配線與上述第3多層配線層內之特定配線電性連接。
(11)
如上述(10)之固體攝像裝置，其中上述導通孔具有如下構造：將導電材料嵌入於使上述第1多層配線層 內之上述特定配線露出之第1貫通孔、及使上述第3多層配線層內之上述特定配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導電材料之構造。
(12)
如上述(10)之固體攝像裝置，其中上述導通孔具有如下構造：將導電材料嵌入於以與上述第3多層配線層內上述特定之配線接觸且使上述第1多層配線層內之上述特定配線露出之方式而設之1個貫通孔之構造；或於上述貫通孔之內壁成膜導電材料之構造。
(13)
如上述(12)之固體攝像裝置，其中上述導通孔亦與上述第2多層配線層內之特定配線電性連接。
(14)
如上述(1)~(13)中任一項之固體攝像裝置，其進而具有用以將上述第2基板之電路與上述第3基板之電路電性連接之第2連接構造，上述第2連接構造包含電極接合構造，其存在於上述第2基板及上述第3基板之貼合面，且以分別形成於上述貼合面之電極彼此直接接觸之狀態接合。
(15)
如上述(1)~(14)中任一項之固體攝像裝置，其中上述第2基板及上述第3基板具有如下之至少任一者：邏輯電路，其執行上述固體攝像裝置之動作之各種信號處理；及記憶體電路，其暫時保持藉由上述第1基板之上述像素之各者取得之像素信號。
(16)
如上述(1)~(15)中任一項之固體攝像裝置，其中上述第2基板具有像素信號處理電路，其將藉由上述第1基板之上述像素各者取得之像素信號進行AD轉換，上述第1連接構造係為了將上述像素信號傳送至上述像素信號處理電路，而與上述像素各者對應存在。
(17)
一種電子機器，其具備電子拍攝觀察對象之固體攝像裝置，上述固體攝像裝置構成為依序積層：第1基板，其具有：形成有排列像素而成之像素部之第1半導體基板，及積層於上述第1半導體基板上之第1多層配線層；第2基板，其具有：形成有具有特定功能之電路之第2半導體基板，及積層於上述第2半導體基板上之第2多層配線層；及第3基板，其形成有具有特定功能之電路之第3半導體基板，及積層於上述第3半導體基板上之第3多層配線層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合，該固體攝像裝置具有用以將上述第1基板之電路與上述第2基板之電路電性連接之第1連接構造，上述第1連接構造包含導通孔，該導通孔具有如下構造：將導電材料嵌入於使上述第1多層配線層內之特定配線露出之第1貫通孔、及使上述第2多層配線層內之特定配線露出之與上述第1貫通孔不同之第2貫通孔之構造；或於上述第1貫通孔及上述第2貫通孔之內壁成膜導電材料之構造。
101、121、131:半導體基板
103、109、123、129、133:絕緣膜
105、125、135:多層配線層
107、127、137:接點
110A:第1基板
110B:第2基板
110C:第3基板
111:CF層
113:ML陣列
141:通信部
143:第2金屬配線層
151:焊墊
153a、153b:焊墊開口部
157:TSV
X:方向
Y:方向
Z:方向

Claims (13)

  1. 一種固體攝像裝置，其包括：第1基板，其包含：第1半導體基板、及積層於上述第1半導體基板上之第1多層配線層，上述第1半導體基板具有形成於其上之像素部，上述像素部具有排列之像素；第2基板，其包含：第2半導體基板、及積層於上述第2半導體基板上之第2多層配線層，上述第2半導體基板具有形成於其上之電路，上述電路具有特定功能；及第3基板，其包含：第3半導體基板、及積層於上述第3半導體基板上之第3多層配線層，上述第3半導體基板具有形成於其上之電路；上述第1基板、上述第2基板及上述第3基板以此順序積層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合，且該固體攝像裝置包含：用以將上述第1基板之電路與上述第2基板之上述電路電性連接之第1連接構造，上述第1連接構造包含導通孔(via)，上述導通孔具有：於第1貫通孔(through hole)及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成有包含導電材料之膜之構造，上述第1貫通孔使上述第1多層配線層內之特定配線露出，上述第2貫通孔使上述第2多層配線層內之特定配線露出；及用以將上述第2基板之上述電路與上述第3基板之上述電路電性連接 之第2連接構造，上述第2連接構造包含：以使上述第2多層配線層內之上述特定配線露出之方式自上述第1基板之背面側起至少貫通上述第1基板而設之開口部、及以使上述第3多層配線層內之特定配線露出之方式自上述第1基板之背面側起至少貫通上述第1基板及上述第2基板而設之開口部；其中，於上述第1基板之背面存在作為I/O部發揮功能之焊墊，於上述開口部之內壁形成有包含導電材料之膜，且藉由上述開口部露出之上述第2多層配線層內之上述特定配線及藉由上述開口部露出之上述第3多層配線層內之上述特定配線係藉由上述導電材料而電性連接於上述焊墊；且1)上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線係藉由上述導電材料而與相同之上述焊墊電性連接；或2)上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線係藉由上述導電材料而與彼此不同之上述焊墊電性連接。
  2. 如請求項1之固體攝像裝置，其中上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線係藉由上述導電材料而與相同之上述焊墊電性連接。
  3. 如請求項1之固體攝像裝置，其中上述第2多層配線層內之上述特定配線及上述第3多層配線層內之上述特定配線係藉由上述導電材料而與彼此不同之上述焊墊電性連接。
  4. 一種固體攝像裝置，其包括：第1基板，其包含：第1半導體基板、及積層於上述第1半導體基板上 之第1多層配線層，上述第1半導體基板具有形成於其上之像素部，上述像素部具有排列之像素；第2基板，其包含：第2半導體基板、及積層於上述第2半導體基板上之第2多層配線層，上述第2半導體基板具有形成於其上之電路，上述電路具有特定功能；及第3基板，其包含：第3半導體基板、及積層於上述第3半導體基板上之第3多層配線層，上述第3半導體基板具有形成於其上之電路；上述第1基板、上述第2基板及上述第3基板以此順序積層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合，且該固體攝像裝置包含：用以將上述第1基板之電路與上述第2基板之上述電路電性連接之第1連接構造，上述第1連接構造包含導通孔，上述導通孔具有：於第1貫通孔及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成有包含導電材料之膜之構造，上述第1貫通孔使上述第1多層配線層內之特定配線露出，上述第2貫通孔使上述第2多層配線層內之特定配線露出；及用以將上述第2基板之上述電路與上述第3基板之上述電路電性連接之第2連接構造，其中上述第2基板與上述第3基板以上述第2多層配線層與上述第3多層配線層對向之方式貼合，且上述第2連接構造包含：導通孔，其貫通上述第2基板或上述第3基板而設，且將上述第2多層配線層內之上述特定配線與上述第3多層配線層內之特定配線電性連接； 其中，上述第2連接構造之上述導通孔具有：1)於第1貫通孔及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成有包含導電材料之膜之構造，上述第1貫通孔使上述第2多層配線層內之上述特定配線露出，上述第2貫通孔使上述第3多層配線層內之上述特定配線露出；或2)於以與上述第2多層配線層內之上述特定配線接觸且使上述第3多層配線層內之上述特定配線露出之方式而設之1個貫通孔或以與上述第3多層配線層內之上述特定配線接觸且使上述第2多層配線層內之上述特定配線露出之方式而設之1個貫通孔嵌入導電材料之構造、或於上述1個貫通孔之內壁上形成包含導電材料之膜之構造。
  5. 如請求項4之固體攝像裝置，其中上述第2連接構造之上述導通孔係具有：於第1貫通孔及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成有包含導電材料之膜之構造，上述第1貫通孔使上述第2多層配線層內之上述特定配線露出，上述第2貫通孔使上述第3多層配線層內之上述特定配線露出。
  6. 如請求項4之固體攝像裝置，其中上述第2連接構造之上述導通孔係具有：於以與上述第2多層配線層內之上述特定配線接觸且使上述第3多層配線層內之上述特定配線露出之方式而設之1個貫通孔或以與上述第3多層配線層內之上述特定配線接觸且 使上述第2多層配線層內之上述特定配線露出之方式而設之1個貫通孔嵌入導電材料之構造、或於上述1個貫通孔之內壁上形成包含導電材料之膜之構造。
  7. 一種固體攝像裝置，其包括：第1基板，其包含：第1半導體基板、及積層於上述第1半導體基板上之第1多層配線層，上述第1半導體基板具有形成於其上之像素部，上述像素部具有排列之像素；第2基板，其包含：第2半導體基板、及積層於上述第2半導體基板上之第2多層配線層，上述第2半導體基板具有形成於其上之電路，上述電路具有特定功能；及第3基板，其包含：第3半導體基板、及積層於上述第3半導體基板上之第3多層配線層，上述第3半導體基板具有形成於其上之電路；上述第1基板、上述第2基板及上述第3基板以此順序積層，上述第1基板與上述第2基板以上述第1多層配線層與上述第2半導體基板對向之方式貼合；且該固體攝像裝置包含：用以將上述第1基板之電路與上述第2基板之上述電路電性連接之第1連接構造，上述第1連接構造包含導通孔，上述導通孔具有：於第1貫通孔及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成包含導電材料之膜之構造，上述第1貫通孔使上述第1多層配線層內之特定配線露出，上述第2貫通孔使上述第2多 層配線層內之特定配線露出；及用以將上述第1基板之上述電路與上述第3基板之上述電路電性連接之第3連接構造，上述第2基板與上述第3基板係以上述第2多層配線層與上述第3多層配線層對向之方式貼合，且上述第3連接構造包含：導通孔，其係自上述第1基板之背面側或上述第3基板之背面側起至少貫通上述第2基板而設，且將上述第1多層配線層內之特定配線與上述第3多層配線層內之特定配線電性連接；其中1)上述導通孔具有：於第1貫通孔及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成包含導電材料之膜之構造，上述第1貫通孔使上述第1多層配線層內之上述特定配線露出，上述第2貫通孔使上述第3多層配線層內之上述特定配線露出；或2)上述導通孔具有：於1個貫通孔嵌入導電材料之構造、或於上述1個貫通孔之內壁上形成包含導電材料之膜之構造，上述1個貫通孔係以與上述第3多層配線層內之上述特定配線接觸且使上述第1多層配線層內之上述特定配線露出之方式而設。
  8. 如請求項7之固體攝像裝置，其中上述導通孔具有：於第1貫通孔及與上述第1貫通孔不同之第2貫通孔嵌入導電材料之構造、或於上述第1貫通孔及上述第2貫通孔之內壁上形成包含導電材料之膜之構造，上述第1貫通孔使上述第1多層配線層內之上述特定配線露出，上述第2貫通孔使上述第3多層配線層內之上述特定配線露 出。
  9. 如請求項7之固體攝像裝置，其中上述導通孔係具有：於1個貫通孔嵌入導電材料之構造、或於上述1個貫通孔之內壁上形成包含導電材料之膜之構造，上述1個貫通孔係以與上述第3多層配線層內之上述特定配線接觸且使上述第1多層配線層內之上述特定配線露出之方式而設。
  10. 如請求項9之固體攝像裝置，其中上述導通孔亦與上述第2多層配線層內之上述特定配線電性連接。
  11. 如請求項1、4或7之固體攝像裝置，其中上述第2連接構造包含電極接合構造，其存在於上述第2基板及上述第3基板之貼合面，且以分別形成於上述貼合面之電極彼此直接接觸之狀態接合。
  12. 如請求項1、4或7之固體攝像裝置，其中上述第2基板及上述第3基板具有邏輯電路及記憶體電路之至少任一者，上述邏輯電路執行上述固體攝像裝置之動作相關之各種信號處理，上述記憶體電路暫時保持藉由上述第1基板之上述像素之各者取得之像素信號。
  13. 如請求項1、4或7之固體攝像裝置，其中 上述第2基板具有：像素信號處理電路，其將藉由上述第1基板之上述像素各者取得之像素信號進行AD轉換，上述第1連接構造係為了將上述像素信號傳送至上述像素信號處理電路，而與上述像素各者對應存在。
TW107110463A 2017-04-04 2018-03-27 固體攝像裝置 TWI776872B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-074810 2017-04-04
JP2017074810 2017-04-04
JP2017-156733 2017-08-15
JP2017156733 2017-08-15

Publications (2)

Publication Number Publication Date
TW201839967A TW201839967A (zh) 2018-11-01
TWI776872B true TWI776872B (zh) 2022-09-11

Family

ID=63712069

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107110463A TWI776872B (zh) 2017-04-04 2018-03-27 固體攝像裝置
TW111130507A TW202247446A (zh) 2017-04-04 2018-03-27 固體攝像裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111130507A TW202247446A (zh) 2017-04-04 2018-03-27 固體攝像裝置

Country Status (7)

Country Link
US (3) US10998369B2 (zh)
JP (1) JP7184753B2 (zh)
KR (2) KR20230092028A (zh)
CN (1) CN110494981B (zh)
DE (1) DE112018001859T5 (zh)
TW (2) TWI776872B (zh)
WO (1) WO2018186194A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494981B (zh) 2017-04-04 2024-04-19 索尼半导体解决方案公司 固态成像器件和电子装置
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR20240031429A (ko) * 2018-02-01 2024-03-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
US11308618B2 (en) 2019-04-14 2022-04-19 Holovisions LLC Healthy-Selfie(TM): a portable phone-moving device for telemedicine imaging using a mobile phone
TW202109615A (zh) * 2019-06-26 2021-03-01 日商索尼半導體解決方案公司 攝像裝置
TW202105758A (zh) * 2019-06-26 2021-02-01 日商索尼半導體解決方案公司 攝像裝置
JP2021005656A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
JP2021082803A (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
US11594571B2 (en) 2020-02-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked image sensor device and method of forming same
DE102020116340A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
JP2021158320A (ja) * 2020-03-30 2021-10-07 キヤノン株式会社 半導体装置及びその製造方法、機器
KR20210132363A (ko) * 2020-04-27 2021-11-04 에스케이하이닉스 주식회사 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 패키지
US11784206B2 (en) * 2020-10-26 2023-10-10 Omnivision Technologies, Inc. Pixel-array substrate and associated method
WO2023079841A1 (ja) * 2021-11-04 2023-05-11 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417255A (zh) * 2012-10-18 2014-05-01 Sony Corp 半導體裝置，固態成像裝置及電子設備
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6299406B2 (ja) 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
CN110494981B (zh) 2017-04-04 2024-04-19 索尼半导体解决方案公司 固态成像器件和电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417255A (zh) * 2012-10-18 2014-05-01 Sony Corp 半導體裝置，固態成像裝置及電子設備
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Also Published As

Publication number Publication date
US20210217797A1 (en) 2021-07-15
CN110494981B (zh) 2024-04-19
US20230020137A1 (en) 2023-01-19
KR102545311B1 (ko) 2023-06-20
US10998369B2 (en) 2021-05-04
JP7184753B2 (ja) 2022-12-06
TW202247446A (zh) 2022-12-01
CN110494981A (zh) 2019-11-22
JPWO2018186194A1 (ja) 2020-02-13
KR20190131485A (ko) 2019-11-26
WO2018186194A1 (ja) 2018-10-11
DE112018001859T5 (de) 2019-12-19
KR20230092028A (ko) 2023-06-23
US20200105814A1 (en) 2020-04-02
US11476294B2 (en) 2022-10-18
TW201839967A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI776872B (zh) 固體攝像裝置
TWI768015B (zh) 固體攝像裝置及電子機器
TWI769233B (zh) 固體攝像裝置及電子機器
US11948961B2 (en) Solid-state imaging device and electronic device including coupling structures for electrically interconnecting stacked semiconductor substrates
US20210366973A1 (en) Solid-state imaging device and electronic apparatus
US11804507B2 (en) Solid-state imaging device and electronic apparatus
WO2018186193A1 (ja) 固体撮像装置、及び電子機器
JP2022179641A (ja) 半導体装置およびその製造方法、並びに電子機器
WO2018186198A1 (ja) 固体撮像装置、及び電子機器
TW202410687A (zh) 攝像裝置及電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent