CN110494981A - 固态成像器件和电子装置 - Google Patents

固态成像器件和电子装置 Download PDF

Info

Publication number
CN110494981A
CN110494981A CN201880023019.4A CN201880023019A CN110494981A CN 110494981 A CN110494981 A CN 110494981A CN 201880023019 A CN201880023019 A CN 201880023019A CN 110494981 A CN110494981 A CN 110494981A
Authority
CN
China
Prior art keywords
substrate
imaging element
solid imaging
multilayer wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880023019.4A
Other languages
English (en)
Other versions
CN110494981B (zh
Inventor
桥口日出登
庄子礼二郎
堀越浩
三桥生枝
饭岛匡
亀嶋隆季
石田実
羽根田雅希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Study On Half Way Of Thinking
Original Assignee
A Study On Half Way Of Thinking
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Study On Half Way Of Thinking filed Critical A Study On Half Way Of Thinking
Publication of CN110494981A publication Critical patent/CN110494981A/zh
Application granted granted Critical
Publication of CN110494981B publication Critical patent/CN110494981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

[目的]为了提出性能得到进一步改善的固态成像器件和电子装置。[方案]固态成像器件通过依次堆叠第一基板、第二基板、第三基板而形成。第一基板通过堆叠第一半导体基板和第一多层配线层形成并且形成有包含像素阵列的像素单元。第二基板通过堆叠第二半导体基板和第二多层配线层形成并且形成有具有特定功能的电路。第三基板通过堆叠第三半导体基板和第三多层配线层形成并且形成有具有特定功能的电路。第一基板和第二基板以第一多层配线层和第二半导体基板彼此相对的方式相互接合。用于将第一基板的电路与第二基板的电路电连接的第一连接结构包括过孔，过孔的结构为：在使第一多层配线层中的配线露出的第一贯通孔和使第二多层配线层中的配线露出且与第一贯通孔不同的第二贯通孔中，导电材料被埋入或形成为膜。

Description

固态成像器件和电子装置
技术领域
本发明涉及固态成像器件和电子装置。
背景技术
已经研发了具有以下结构的固态成像器件：其中，设置有像素单元的像素芯片、安装有逻辑电路的逻辑芯片等被堆叠。逻辑电路执行与固态成像器件的操作相关的各种信号处理。例如，专利文献1公开了三层堆叠型固态成像器件，其中，像素芯片，逻辑芯片和安装有存储电路的存储芯片被堆叠。存储电路保存由像素芯片的像素单元获取的像素信号。
注意，当说明固态成像器件的结构时，其上形成有像素芯片、逻辑芯片或存储芯片的半导体基板和形成在半导体基板上的多层配线层被组合，包含这样的组合的部件被称为“基板”。此外，从堆叠结构的上侧(观察光入射的一侧)至下侧依次将“基板”称为“第一基板”，“第二基板”，“第三基板”···以将各基板彼此区分。注意，堆叠型固态成像器件通过以下方式制造：将晶片状态下的各个基板进行堆叠，然后将堆叠的基板切分成多个堆叠型固态成像器件(即，堆叠型固态成像器件芯片)。为了方便起见，本说明书假设：“基板”可以意指切分前的晶片状态，或切分后的芯片状态。
引用列表
专利文献
专利文献1：日本待审查专利申请特开第2014-99582号
发明内容
本发明要解决的技术问题
在专利文献1所述的堆叠型固态成像器件中，已经构思出数种方法来将上下基板中包括的各信号线彼此电连接且将上下基板中包括的各电源线彼此电连接。该方法的示例包括：通过焊盘在芯片外部将信号线彼此连接且将电源线彼此连接的方法；和使用硅通孔(Through-Silicon Via，TSV)在芯片内部将信号线彼此连接且将电源线彼此连接的方法，等等。到目前为止，还没有详细探究过将基板中包括的信号线彼此电连接以及将基板中包括的电源线彼此电连接的方法的变型。对这些变型的详细研究有可能洞察到适当的结构以获得表现出更高性能的固态成像器件。
因此，本发明提出了能够进一步提升性能的新颖且改进的固态成像器件和电子装置。
技术问题的解决方案
根据本发明，提出一种固态成像器件，其包括第一基板，第二基板和第三基板。第一基板包括第一半导体基板及其上堆叠的第一多层配线层。第一半导体基板上形成有其上布置有像素的像素单元。第二基板包括第二半导体基板及其上堆叠的第二多层配线层。第三基板包括第三半导体基板及其上堆叠的第三多层配线层。第二半导体基板和第三半导体基板上形成有具有预定功能的电路。第一基板、第二基板和第三基板依次堆叠。第一基板和第二基板以第一多层配线层和第二半导体基板彼此相对的方式接合在一起。固态成像器件包括用于将第一基板的电路与第二基板的电路彼此电连接的第一连接结构(couplingstructure)。第一连接结构包括过孔，过孔具有如下结构：其中，导电材料埋入在使第一多层配线层中的预定配线露出的第一贯通孔和使第二多层配线层中的预定配线露出且与第一贯通孔不同的第二贯通孔中；或者过孔具有如下结构：其中，由导电材料形成的膜形成在第一贯通孔的内壁和第二贯通孔的内壁上。
此外，根据本发明，提出一种电子装置，其包括对观察对象进行电子摄像的固态成像器件。固态成像器件包括第一基板、第二基板和第三基板。第一基板包括第一半导体基板及其上堆叠的第一多层配线层。第一半导体基板上形成有其上布置有像素的像素单元。第二基板包括第二半导体基板及其上堆叠的第二多层配线层。第三基板包括第三半导体基板及其上堆叠的第三多层配线层。第二半导体基板和第三半导体基板上形成有具有预定功能的电路。第一基板、第二基板和第三基板按此顺序堆叠。第一基板和第二基板以第一多层配线层和第二半导体基板彼此相对的方式接合在一起。固态成像器件包括用于将第一基板的电路与第二基板的电路彼此电连接的第一连接结构。第一连接结构包括过孔，过孔具有如下结构：其中，导电材料埋入在使第一多层配线层中的预定配线露出的第一贯通孔和使第二多层配线层中的预定配线露出且与第一贯通孔不同的第二贯通孔中；或者过孔具有如下结构：其中，由导电材料形成的膜形成在第一贯通孔的内壁和第二贯通孔的内壁上。
根据本发明，能够通过更加适当的电连接方法将包含在堆叠的各个基板中的信号线彼此连接且将包含在堆叠的各个基板中的电源线彼此连接。
本发明的有益效果
如上所述，根据本发明，能够进一步改善固态成像器件的性能。注意，上述的效果未必是限制性的。在上述效果之外或代替上述的效果，可以实现本说明书所述的任一效果或从本说明书可以领会的其他效果。
附图说明
图1是根据本发明的实施例的固态成像器件的示意性构造的垂直横截面图。
图2A是固态成像器件中的连接结构的在水平面内的配置的示例的说明图。
图2B是固态成像器件中的连接结构的在水平面内的配置的示例的说明图。
图2C是固态成像器件中的连接结构的在水平面内的另一配置的示例的说明图。
图2D是固态成像器件中的连接结构的在水平面内的另一配置的示例的说明图。
图2E是固态成像器件中的连接结构的在水平面内的又一配置的示例的说明图。
图2F是固态成像器件中的连接结构的在水平面内的又一配置的示例的说明图。
图3A是第一基板和第二基板以F-F(面对面)方式彼此接合的固态成像器件的示意性构造的垂直横截面图。
图3B是第一基板和第二基板以F-B(面对背)方式彼此接合的固态成像器件的示意性构造的垂直横截面图。
图4A是图3A所示的固态成像器件中的PWELL和电源配线之间的寄生电容的说明图。
图4B是图3B所示的固态成像器件中的PWELL和电源配线之间的寄生电容的说明图。
图5A是图3A所示的固态成像器件中的电源配线和GND配线的示意性配置图。
图5B是图3B所示的固态成像器件中的电源配线和GND配线的示意性配置图。
图5C图示了用于减小图5A所示的固态成像器件中的阻抗的构造例。
图6A是根据第一构造例的固态成像器件的示例的垂直横截面图。
图6B是根据第一构造例的固态成像器件的另一示例的垂直横截面图。
图6C是根据第一构造例的固态成像器件的另一示例的垂直横截面图。
图6D是根据第一构造例的固态成像器件的另一示例的垂直横截面图。
图6E是根据第一构造例的固态成像器件的另一示例的垂直横截面图。
图6F是根据第一构造例的固态成像器件的另一示例的垂直横截面图。
图6G是根据第一构造例的固态成像器件的另一示例的垂直横截面图。
图7A是根据第二构造例的固态成像器件的示例的垂直横截面图。
图7B是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7C是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7D是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7E是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7F是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7G是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7H是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7I是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7J是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7K是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7L是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7M是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7N是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7O是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图7P是根据第二构造例的固态成像器件的另一示例的垂直横截面图。
图8A是根据第三构造例的固态成像器件的示例的垂直横截面图。
图8B是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8C是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8D是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8E是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8F是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8G是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8H是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8I是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图8J是根据第三构造例的固态成像器件的另一示例的垂直横截面图。
图9A是根据第四构造例的固态成像器件的示例的垂直横截面图。
图9B是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图9C是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图9D是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图9E是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图9F是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图9G是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图9H是根据第四构造例的固态成像器件的另一示例的垂直横截面图。
图10A是根据第五构造例的固态成像器件的示例的垂直横截面图。
图10B是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10C是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10D是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10E是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10F是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10G是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10H是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10I是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图10J是根据第五构造例的固态成像器件的另一示例的垂直横截面图。
图11A是根据第六构造例的固态成像器件的示例的垂直横截面图。
图11B是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图11C是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图11D是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图11E是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图11F是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图11G是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图11H是根据第六构造例的固态成像器件的另一示例的垂直横截面图。
图12A是根据第七构造例的固态成像器件的示例的垂直横截面图。
图12B是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12C是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12D是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12E是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12F是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12G是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12H是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12I是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12J是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12K是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12L是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12M是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12N是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12O是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图12P是根据第七构造例的固态成像器件的另一示例的垂直横截面图。
图13A是根据第八构造例的固态成像器件的示例的垂直横截面图。
图13B是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13C是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13D是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13E是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13F是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13G是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13H是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13I是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图13J是根据第八构造例的固态成像器件的另一示例的垂直横截面图。
图14A是根据第九构造例的固态成像器件的示例的垂直横截面图。
图14B是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14C是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14D是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14E是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14F是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14G是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14H是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14I是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14J是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14K是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14L是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14M是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14N是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14O是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图14P是根据第九构造例的固态成像器件的另一示例的垂直横截面图。
图15A是根据第十构造例的固态成像器件的示例的垂直横截面图。
图15B是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15C是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15D是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15E是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15F是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15G是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15H是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15I是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图15J是根据第十构造例的固态成像器件的另一示例的垂直横截面图。
图16A是根据第十一构造例的固态成像器件的示例的垂直横截面图。
图16B是根据第十一构造例的固态成像器件的另一示例的垂直横截面图。
图16C是根据第十一构造例的固态成像器件的另一示例的垂直横截面图。
图17A是根据第十二构造例的固态成像器件的示例的垂直横截面图。
图17B是根据第十二构造例的固态成像器件的另一示例的垂直横截面图。
图17C是根据第十二构造例的固态成像器件的另一示例的垂直横截面图。
图17D是根据第十二构造例的固态成像器件的另一示例的垂直横截面图。
图17E是根据第十二构造例的固态成像器件的另一示例的垂直横截面图。
图17F是根据第十二构造例的固态成像器件的另一示例的垂直横截面图。
图18A是根据第十三构造例的固态成像器件的示例的垂直横截面图。
图18B是根据第十三构造例的固态成像器件的另一示例的垂直横截面图。
图18C是根据第十三构造例的固态成像器件的另一示例的垂直横截面图。
图18D是根据第十三构造例的固态成像器件的另一示例的垂直横截面图。
图18E是根据第十三构造例的固态成像器件的另一示例的垂直横截面图。
图19A是根据第十四构造例的固态成像器件的示例的垂直横截面图。
图19B是根据第十四构造例的固态成像器件的另一示例的垂直横截面图。
图19C是根据第十四构造例的固态成像器件的另一示例的垂直横截面图。
图19D是根据第十四构造例的固态成像器件的另一示例的垂直横截面图。
图19E是根据第十四构造例的固态成像器件的另一示例的垂直横截面图。
图19F是根据第十四构造例的固态成像器件的另一示例的垂直横截面图。
图20A是根据第十五构造例的固态成像器件的示例的垂直横截面图。
图20B是根据第十五构造例的固态成像器件的另一示例的垂直横截面图。
图20C是根据第十五构造例的固态成像器件的另一示例的垂直横截面图。
图20D是根据第十五构造例的固态成像器件的另一示例的垂直横截面图。
图20E是根据第十五构造例的固态成像器件的另一示例的垂直横截面图。
图21A是根据第十六构造例的固态成像器件的示例的垂直横截面图。
图21B是根据第十六构造例的固态成像器件的另一示例的垂直横截面图。
图21C是根据第十六构造例的固态成像器件的另一示例的垂直横截面图。
图22A是根据第十七构造例的固态成像器件的示例的垂直横截面图。
图22B是根据第十七构造例的固态成像器件的另一示例的垂直横截面图。
图22C是根据第十七构造例的固态成像器件的另一示例的垂直横截面图。
图22D是根据第十七构造例的固态成像器件的另一示例的垂直横截面图。
图22E是根据第十七构造例的固态成像器件的另一示例的垂直横截面图。
图22F是根据第十七构造例的固态成像器件的另一示例的垂直横截面图。
图23A是根据第十八构造例的固态成像器件的示例的垂直横截面图。
图23B是根据第十八构造例的固态成像器件的另一示例的垂直横截面图。
图23C是根据第十八构造例的固态成像器件的另一示例的垂直横截面图。
图23D是根据第十八构造例的固态成像器件的另一示例的垂直横截面图。
图23E是根据第十八构造例的固态成像器件的另一示例的垂直横截面图。
图24A是根据第十九构造例的固态成像器件的示例的垂直横截面图。
图24B是根据第十九构造例的固态成像器件的另一示例的垂直横截面图。
图24C是根据第十九构造例的固态成像器件的另一示例的垂直横截面图。
图24D是根据第十九构造例的固态成像器件的另一示例的垂直横截面图。
图24E是根据第十九构造例的固态成像器件的另一示例的垂直横截面图。
图24F是根据第十九构造例的固态成像器件的另一示例的垂直横截面图。
图25A是根据第二十构造例的固态成像器件的示例的垂直横截面图。
图25B是根据第二十构造例的固态成像器件的另一示例的垂直横截面图。
图25C是根据第二十构造例的固态成像器件的另一示例的垂直横截面图。
图25D是根据第二十构造例的固态成像器件的另一示例的垂直横截面图。
图25E是根据第二十构造例的固态成像器件的另一示例的垂直横截面图。
图26A图示了作为可以应用根据本实施例的固态成像器件1至25E的电子装置的示例的智能手机的外观。
图26B图示了作为可以应用根据本实施例的固态成像器件1至25E的电子装置的另一示例的数码相机的外观。
图26C图示了作为可以应用根据本实施例的固态成像器件1至25E的电子装置的另一示例的数码相机的外观。
图27A是可以应用根据本发明的技术的固态成像器件的构造例的横截面图。
图27B是图示了可以应用根据本发明的技术的固态成像器件的示意性构造例的说明图。
图27C是图示了可以应用根据本发明的技术的摄像机的示意性构造例的说明图。
图27D图示了内窥镜手术系统的示意性构造例。
图27E是示意了相机头部和相机控制单元(CCU)的功能构造例的框图。
图27F是示意了车辆控制系统的示意性构造例的框图。
图27G是车外信息检测部和摄像部的安装位置示例的辅助说明图。
具体实施方式
下面参照附图详细给出本发明的优选实施例的说明。注意，在本说明书和附图中，通过分配相同的附图标记来省略对于大致具有相同功能构造的部件的重复说明。
注意，以下面的顺序给出说明。
1.固态成像器件的总体构造
2.关于连接结构的布置
3.关于第二基板的方向
3-1.基于PWELL面积的考虑
3-2.基于电力消耗和GND配线布置的考虑
4.连接结构的变型
4-1.第一构造例
4-2.第二构造例
4-3.第三构造例
4-4.第四构造例
4-5.第五构造例
4-6.第六构造例
4-7.第七构造例
4-8.第八构造例
4-9.第九构造例
4-10.第十构造例
4-11.第十一构造例
4-12.第十二构造例
4-13.第十三构造例
4-14.第十四构造例
4-15.第十五构造例
4-16.第十六构造例
4-17.第十七构造例
4-18.第十八构造例
4-19.第十九构造例
4-20.第二十构造例
5.应用例
6.补充
(1.固态成像器件的总体构造)
图1是根据本发明的实施例的固态成像器件的示意性构造的垂直横截面图。如图1所示，根据本实施例的固态成像器件1是三层式堆叠型固态成像器件，其包括堆叠的第一基板110A、第二基板110B和第三基板110C。在该图中，虚线A-A表示第一基板110A和第二基板110B的接合面，且虚线B-B表示第二基板110B和第三基板110C的接合面。第一基板110A是设置有像素单元的像素基板。第二基板110B和第三基板110C设置有用于进行与固态成像器件1的操作相关的各种信号处理的电路。第二基板110B和第三基板110C例如是设置有逻辑电路的逻辑基板或设置有存储电路的存储基板。固态成像器件1是背面照射型CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)图像传感器，其在像素单元中光电转换从第一基板110A的背面侧入射的光，这将在下面说明。注意，为了说明图1，下面将第二基板110B是逻辑基板且第三基板110C是存储基板的情况作为示例进行说明。
在堆叠型固态成像器件1中能够更适当地将电路构造为适于各基板的功能。因此，更容易使固态成像器件1表现出更高的性能。可以在所示的构造例中适当地将第一基板110A中的像素单元和第二基板110B、第三基板110C中的逻辑电路或存储电路构造为适于各基板的功能。这可以实现表现出高性能的固态成像器件1。
在下面，也将第一基板110A，第二基板110B和第三基板110C堆叠的方向称为z轴方向。此外，将z轴方向中的放置第一基板110A的方向定义为z轴的正方向。此外，在与z轴方向垂直的面(水平面)上彼此正交的两个方向分别被称为x轴方向和y轴方向。此外，在下文中，在各基板中，在稍后说明的半导体基板101、121和131的与基板主面方向相对的两个面中，将设置有诸如晶体管等功能部件这一侧的面或设置有稍后说明的操作功能部件的多层配线层105、125和135这一侧的面称为正面(或正侧表面)，且也将与正面相对的另一侧的面称为背面(背侧表面)。
第一基板110A主要包括由例如硅(Si)形成的半导体基板101和形成在半导体基板101上的多层配线层105。像素以预定的布置排列其中的像素单元和对像素信号进行处理的像素信号处理电路主要形成在半导体基板101上。各像素主要包括光电二极管(PD)和驱动电路，PD接收来自观察目标的光(观察光)且进行光电转换，驱动电路包括读出与PD获取的观察光对应的电信号(像素信号)的晶体管等。在像素信号处理电路中，对像素信号进行各种类型的信号处理，诸如模拟数字转换(AD转换)等。注意，可以使用由半导体以外的材料形成的基板来代替半导体基板101。例如，半导体基板101可以具有这样的模式：进行光电转换的膜(例如，通用有机光电转换膜)形成在蓝宝石基板上以形成像素，该蓝宝石基板是由半导体以外的材料形成的基板。
绝缘膜103堆叠在半导体基板101的其上形成有像素单元和像素信号处理电路的正面侧。在绝缘膜103内，形成有用于传输诸如像素信号和用于对驱动电路的晶体管进行驱动的驱动信号等各种信号的多层配线层105。多层配线层105还包括电源配线、接地配线(GND配线)等。多层配线层105的最下侧配线可以通过其中埋入有诸如钨(W)等导电材料的接触部(contact)107而被电连接至像素单元或像素信号处理电路。实际上，可以通过重复形成具有预定厚度的层间绝缘膜和形成金属膜及通过图案化来形成多个配线层。然而，在图1中，为了简单起见，将这些多层形式的层间绝缘膜统称为绝缘膜103，且将多个配线层统称为多层配线层105。
注意，起到与外部交换各种信号的外部输入/输出单元(I/O单元)作用的焊盘151可以形成在多层配线层105中。焊盘151可以沿着芯片的外周边设置。
第二基板110B例如是逻辑基板。第二基板110B主要包括由例如Si形成的半导体基板121和形成在半导体基板121上的多层配线层125。逻辑电路形成在半导体基板121上。在逻辑电路中，执行与固态成像器件1的操作相关的各种类型的信号处理。例如，在逻辑电路中，可以控制对用于对第一基板110A的像素单元进行驱动的驱动信号的控制(即，像素单元的驱动控制)和与外部的信号交换。注意，可以使用由半导体以外的材料形成的基板作为第二基板110B来代替半导体基板121。例如，第二基板110B可以具有这样的模式：允许形成电路元件的半导体膜(例如，硅膜)形成在蓝宝石基板上以形成电路，该蓝宝石基板是由半导体以外的材料形成的基板。
绝缘膜123堆叠在半导体基板121的其上形成有逻辑电路的正面侧。用于传输与逻辑电路的操作相关的各种信号的多层配线层125形成在绝缘膜123内。多层配线层125还包括电源配线、GND配线等。多层配线层125的最下侧配线例如可以通过诸如其中埋入有W等导电材料的接触部127而被电连接至逻辑电路。注意，类似于第一基板110A的绝缘膜103和多层配线层105，第二基板110B的绝缘膜123也可以是多层形式的层间绝缘膜的统称，且多层配线层125可以是多层形式的配线层的统称。
注意，具有预定厚度的绝缘膜129形成在半导体基板121的背面侧。此外，TSV 157可以在第二基板110B中形成为将第一基板110A的多层配线层105中的配线与第二基板110B的多层配线层125中的配线彼此电连接。具体地，TSV 157在结构方面可以形成为具有这样的结构：其中，导电材料埋入在第一贯通孔和第二贯通孔中，第一贯通孔设置为从第二基板110B的正面侧穿过半导体基板121且使第一基板110A的多层配线层105中的配线露出，第二贯通孔使第二基板110B的多层配线层125中的配线露出且与第一贯通孔不同。
第三基板110C例如是存储基板。第三基板110C主要包括由例如Si形成的半导体基板131和形成在半导体基板131上的多层配线层135。存储电路形成在半导体基板131上。存储电路临时保存由第一基板110A的像素单元获取且经过像素信号处理电路AD转换的像素信号。将像素信号临时保存在存储电路中使全局快门成为可能，并且允许像素信号以更高的速度从固态成像器件1读出到外部。因此，即使在高速拍摄时，也能够拍摄畸变得到抑制的较高质量的图像。注意，可以使用由半导体以外的材料形成的基板作为第三基板110C来代替半导体基板131。例如，第三基板110C可以具有这样的模式：允许形成存储元件的膜(例如，相变材料膜)形成在蓝宝石基板上以形成电路，该蓝宝石基板是由半导体以外的材料形成的基板。
绝缘膜133堆叠在半导体基板131的其上形成有存储电路的正面侧。用于传输与存储电路的操作相关的各种信号的多层配线层135形成在绝缘膜133内。多层配线层135还包括电源配线、GND配线等。多层配线层135的最下侧配线例如可以通过其中埋入有诸如W等导电材料的接触部137而被电连接至存储电路。注意，类似于第一基板110A的绝缘膜103和多层配线层105，第三基板110C的绝缘膜133也可以是多层形式的层间绝缘膜的统称，且多层配线层135可以是多层形式的配线层的统称。
在多层配线层135中，可以形成起到与外部交换各种信号的I/O单元作用的焊盘151。焊盘151可以沿着芯片的外周边设置。
第一基板110A、第二基板110B和第三基板110C各自在晶片状态下制造。此后，将这些基板接合在一起，且进行用于将设置在第一基板110A、第二基板110B和第三基板110C中的各个信号线以及各个电源线彼此电连接的处理。
具体地，首先，以第二基板110B的正面(其上设置有多层配线层125的面)和可选伪基板的面彼此相对的方式将晶片状态下的第二基板110B和晶片状态下的可选伪基板彼此接合。接着，使第二基板110B的背面(与其上设置有多层配线层125的面相对的面)变薄，此后，将具有预定厚度的绝缘膜129形成在接合的第二基板110B的背面。随后，以第二基板110B的背面(与设置有多层配线层125这侧的面相对的面)和第一基板110A的正面(设置有多层配线层105这侧的面)彼此相对的方式，将晶片状态下的第二基板110B和伪基板的堆叠体与晶片状态下的第一基板110A彼此接合。以下，也将两个基板以它们各自的正面和背面彼此相对地接合的状态称为F-B(Face-to-Back，面对背)。此后，将伪基板从第一基板110A和第二基板110B的堆叠体拆卸。
随后，形成TSV 157，从第二基板110B的正面侧，TSV 157包括达到第一基板110A的多层配线层105中的配线的连接面的第一贯通孔和达到第二基板110B的多层配线层125中的配线的连接面的第二贯通孔。具体地，通过将导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔中和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中来形成TSV 157。通过两个贯通孔使不同的多层配线层中的配线分别露出并且将导电材料埋入在两个贯通孔中来形成这样的TSV 157，例如也将这样的TSV称为双接触(twincontact)。第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过TSV 157彼此电连接。
接着，以第二基板110B的正面(设置有多层配线层125这侧的面)和第三基板110C的正面(设置有多层配线层135这侧的面)彼此相对的方式，将第一基板110A和第二基板110B的堆叠体与晶片状态下的第三基板110C彼此接合。以下，也将两个基板以它们各自的正面和正面彼此相对地接合的状态称为F-F(Face to Face，面对面)。
注意，也可以通过将导电材料埋入在一个贯通孔来形成TSV 157，这一个贯通孔与第二基板110B的多层配线层125中包括的配线接触且使第一基板110A的多层配线层105中包括的配线露出。例如，这样的TSV 157可以设置为从第二基板110B的背面侧穿过第二基板110B，且可以形成为这样的结构：导电材料埋入在使多层配线层125中包括的配线的至少侧面露出且使多层配线层105中包括的配线的上表面露出的贯通孔中。例如，也将这样的TSV157称为共用接触(shared contact)。此外，共用接触结构的TSV 157可以在两侧接触第二基板110B的多层配线层125中的多个配线，或可以在一侧接触第二基板110B的多层配线层125中的一个配线。同样，在下述的另一共用接触结构的TSV 157中，TSV 157可以在两侧或在一侧接触多层配线层105、125和135中的配线。
关于如上所述地形成的第一基板110A，第二基板110B和第三基板110C的堆叠结构，滤色器层111(CF层111)和微透镜阵列113(ML阵列113)形成在第一基板110A的半导体基板101的背面侧，并且在它们与该背面侧之间插入有绝缘膜109。
CF层111被构造为以CF对应于相应像素的方式布置。ML阵列113被构造为以ML对应于相应像素的方式布置。CF层111和ML阵列113形成在像素单元的正上方，且一个CF和一个ML针对一个像素的PD布置。
CF层111中的每个CF例如具有红色、绿色和蓝色中的任一颜色。通过CF的观察光进入像素的PD，获取像素信号，从而为观察目标获取滤色器的颜色成分的像素信号(即，颜色方面的成像变得可能)。实际上，与一个CF对应的一个像素起到子像素的作用，且一个像素可以包括多个子像素。例如，在固态成像器件1中，一个像素可以包括四色子像素：设置有红色CF的像素(即，红色像素)、设置有绿色CF的像素(即，绿色像素)、设置有蓝色CF的像素(即，蓝色像素)和不设置CF的像素(即，白色像素)。然而，在本说明书中，为了便于说明，也将对应于一个子像素的构造简称为像素，而不将子像素和像素彼此区分。注意，CF的布置方法不受特别限制，例如可以是各种布置，诸如德尔塔(delta)布置、条带布置、对角布置或矩形布置等。
ML阵列113形成为允许各ML放置在各CF的正上方。设置ML阵列113允许ML收集的观察光通过CF进入像素的PD，这可以提高观察光的光收集效率且因此实现提高固态成像器件1的灵敏度的效果。
此外，为了使具有设置在第一基板110A的多层配线层105和第三基板110C的多层配线层135中的焊盘151的连接面露出，分别形成焊盘开口153a和153b。焊盘开口153a形成为从第一基板110A的背面侧穿过半导体基板101且达到设置在第一基板110A的多层配线层105中的焊盘151的连接面。焊盘开口153b形成为从第一基板110A的背面侧穿过第一基板110A和第二基板110B且达到设置在第三基板110C的多层配线层135中的焊盘151的连接面。焊盘151的连接面与其它外部电路例如以配线接合的方式通过焊盘开口153a和153b彼此电连接。即，第一基板110A中包括的各种配线和第三基板110C中包括的各种配线可以通过这样的外部电路电连接在一起。
如上所述，在固态成像器件1中，第一基板110A中的各种配线和第二基板110B中的各种配线通过TSV 157电连接在一起。此外，在固态成像器件1中，通过诸如设置在固态成像器件1外部的配线或基板等电连接方式来连接焊盘151，第一基板110A中的各种配线和第三基板110C中的各种配线可以电连接在一起。因此，设置在第一基板110A、第二基板110B和第三基板110C中的用于传输信号的各信号配线可以穿越多个基板电连接在一起。同样，设置在第一基板110A、第二基板110B和第三基板110C中的用于供电的各电源配线(此外，接地(GND)的GND配线)可以穿越多个基板电连接在一起。
注意，在下面，为了简化起见，在一些情况下，可以将诸如信号配线、电源配线和GND配线等各种配线简称为“配线(wiring line)”。在本说明书中，也将设置在基板中的诸如图1所示的TSV 157(包括双接触和共用接触)、焊盘151和焊盘开口153a和153b等电连接各种配线(例如，信号线和电源线)的结构统称为连接结构。然而，如上所述，在本实施例中，半导体(诸如硅等)以外的材料可以用于半导体基板101、121和131，且因此本说明书提到的TSV表示设置为穿过基板的TSV，且基板的材料不受特别限制。注意，尽管未在图1所示的构造中使用，但是稍后说明的电极接合结构(形成在第一基板110A和第二基板110B的接合面或第二基板110B和第三基板110C的接合面上的各电极在直接接触的状态下彼此接合的结构)也包括在连接结构中。电极接合结构例如是通过如下方式形成的结构：在形成在一个基板的多层配线层的最上层上的电极和形成在另一个基板的多层配线层的最上层上的电极彼此直接接触的状态下进行热处理且将电极彼此接合。电极接合结构将设置在均具有其上形成有所述电极接合结构的接合面的基板中的各配线彼此电连接。
注意，第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135可以包括由具有相对低电阻的第一金属形成的多个第一金属配线层141。第一金属例如是铜(Cu)。使用Cu配线可以更高速度地交换信号。然而，考虑到配线与配线的接合粘附性等，焊盘151可以由不同于第一金属的第二金属形成。因此，第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135可以在与焊盘151的层相同的层中分别包括由第二金属形成的第二金属配线层143。第二金属例如是铝(Al)。除了焊盘151以外，Al配线例如可以用作通常形成为宽配线的电源配线或GND配线。此外，考虑到成膜时的填充性等，接触部107、127和137分别可以由不同于第一金属和第二金属的第三金属形成。第三金属例如是钨(W)。W过孔(via)在成膜时具有高填充性，且因此可以形成为具有较小开口的过孔。例如，使用W过孔能够容易地形成具有细小尺寸且以细小间隔设置的细小间距过孔。
注意，第一金属、第二金属和第三金属不限于上面例示的Cu，Al和W。作为第一金属、第二金属和第三金属，可以使用各种类型的金属。可替代地，多层配线层105、125和135中包括的各配线层可以由金属以外的导电材料形成。配线层由导电材料形成就足够了，其材料不受限制。作为使用两种类型的导电材料的替代，多层配线层105、125和135的包括焊盘151在内的所有配线层可以由同一导电材料形成。
注意，在本实施例中，稍后说明的电极接合结构中包括的电极和过孔也可以由第一金属(例如，Cu)形成。例如，在第一金属是Cu的情况下，这些结构可以通过单大马士革(single damascene)法或双大马士革(dual damascene)法来形成。然而，本实施例不限于该示例，且这些结构的部分或全部可以由不同于第一金属和第二金属中任一者的其它金属，或由其它非金属导电材料形成。
尽管图1及后续的附图在这里省略了图示，但是在固态成像器件1中，在诸如第一金属和第二金属等导电材料与半导体基板101、121和131接触的部分存在使第一金属和第二金属与半导体基板彼此电绝缘的绝缘材料。绝缘材料例如可以是已知的各种材料中的任何材料，诸如SiO2或SiN等。绝缘材料可以插入在导电材料与半导体基板101、121和131的各者之间，或可以在半导体基板101、121和131各者的内部，远离导电材料和半导体基板101、121和131的各者彼此接触的部分。例如，对于TSV 157，绝缘材料可以存在于设置在半导体基板101、121和131中的贯通孔的内壁与埋入在贯通孔中的导电材料之间(即，绝缘材料的膜可以形成在贯通孔的内壁上)。可替代地，对于TSV 157，绝缘材料可以存在于在半导体基板101、121和131内的在水平面方向上与设置在半导体基板101、121和131中的贯通孔相距预定距离的部分处。
在以此方式在晶片状态下堆叠后，将处理的堆叠结构切片以用于各固态成像器件1，从而完成固态成像器件1。
上面说明了固态成像器件1的示意性构造。注意，各基板的半导体基板101、121和131上形成的各部件(设置在第一基板110A中的像素单元和像素信号处理电路，设置在第二基板110B中的逻辑电路和设置在第三基板110C中的存储电路)，多层配线层105、125和135和绝缘膜103、109、123、129和133的具体构造及其形成方法可以类似于各种已知的构造和方法。因此这里不再详细说明该具体的构造和形成方法。
例如，绝缘膜103、109、123、129和133由具有绝缘性的材料形成就足够了。它们的材料不受限制。绝缘膜103、109、123、129和133例如可以由二氧化硅(SiO2)或氮化硅(SiN)等形成。此外，绝缘膜103、109、123、129和133分别不一定由一种类型的绝缘材料形成，而是可以由多种类型的堆叠的绝缘材料形成。此外，例如，为了实现信号在绝缘膜103、123和133中以较高速度传输，可以使用具有绝缘特性和低相对介电常数的低k材料。使用低k材料能够使配线之间的寄生电容减小，这能够进一步有助于较高速度的信号传输。
作为各基板的半导体基板101、121和131中形成的各部件，多层配线层105、125和135和绝缘膜103、109、123、129和133的其它具体构造以及它们的其它形成方法，例如可以适当地应用例如专利文献1所述的，专利文献1是本申请的申请人提交的在先申请。
此外，在上述的构造例中，第一基板110A安装有对像素信号进行诸如AD转换等信号处理的像素信号处理电路，但是本实施例不限于该示例。像素信号处理电路的功能的部分或全部可以设置到第二基板110B。这种情况可以实现进行所谓的逐像素模拟数字转换(像素ADC)的固态成像器件1。在像素ADC中，设置于各像素的PD获取的像素信号以像素为单位传输到第二基板110B的像素信号处理电路，且在列方向和行方向上都布置有多个像素的像素阵列中，例如以像素为单位进行AD转换。与在像素阵列的每列包括一个AD转换电路且进行通常的逐列模拟数字转换(列ADC)的固态成像器件相比，这允许像素信号以更高的速度经历AD转换和读出。在列ADC中，列中包括的多个像素顺序地经历AD转换。注意，在固态成像器件1被构造为能够执行像素ADC的情况下，各像素设置有将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的电极接合结构。
此外，在上述的构造例中，说明了第二基板110B是逻辑基板，且第三基板110C是存储基板的情况。然而，本实施例不限于该示例。第二基板110B和第三基板110C是具有像素基板的功能以外的功能的基板就足够了，这以外的功能可以可选地确定。例如，固态成像器件1不一定包括任何存储电路。在这种情况下，例如，第二基板110B和第三基板110C都可以起到逻辑基板的作用。可替代地，逻辑电路和存储电路可以分布在第二基板110B和第三基板110C中，且这些基板可以协作实现逻辑基板和存储基板的功能。可替代地，第二基板110B可以是存储基板，且第三基板110C可以是逻辑基板。
此外，在上述的构造例中，Si基板用作各基板中的半导体基板101、121和131，但是本实施例不限于该示例。作为半导体基板101、121和131，例如，可以使用其它类型的半导体基板，诸如砷化镓(GaAs)基板或碳化硅(SiC)基板。此外，代替半导体基板101、121和131，可以使用均由非半导体材料形成的基板，诸如蓝宝石基板等。
(2.关于连接结构的配置)
如参照图1所述，在固态成像器件1中，设置在第一基板110A、第二基板110B和第三基板110C任一者中的焊盘151用作通过诸如设置在固态成像器件1外部的配线或基板等电连接方式来彼此连接的连接结构。因此，设置在第一基板110A、第二基板110B和第三基板110C中的各信号配线和各电源配线可以通过该连接结构穿越多个基板电连接在一起。通过考虑各基板(芯片)的构造，性能等，可以适当地确定这些连接结构的在水平面内的配置以提高整个固态成像器件1的性能。说明固态成像器件1中的连接结构的在水平面内的配置的数种变型。
图2A和图2B均是固态成像器件1中的连接结构的在水平面内的配置的示例的说明图。例如，图2A和图2B均图示了在对像素信号进行诸如AD转换等处理的像素信号处理电路安装在第一基板110A上的情况下的固态成像器件1中的连接结构的配置。
图2A示意性地图示了固态成像器件1中包括的第一基板110A、第二基板110B和第三基板110C。第一基板110A的下表面(与第二基板110B相对的表面)与第二基板110B的上表面(与第一基板110A相对的表面)之间通过连接结构的电连接以模拟的方式由虚线表示，且第二基板110B的下表面(与第三基板110C相对的表面)与第三基板110C的上表面(与第二基板110B相对的表面)之间通过连接结构的电连接以模拟的方式由实线表示。
在第一基板110A的上表面，图示了像素单元206和连接结构201的位置。连接结构201起到外部输入/输出单元(I/O单元)的作用，该I/O单元用于与外部进行诸如电源信号和GND信号等各种信号的交换。具体地，连接结构201可以是设置到第一基板110A的上表面的焊盘151。可替代地，如图1所示，在焊盘151埋入在第一基板110A的多层配线层105，第二基板110B的多层配线层125或第三基板110C的多层配线层135中的情况下，连接结构201可以是设置为使焊盘151的连接面露出至外部输入的焊盘开口153。如图2A所示，第一基板110A在芯片的中间设置有像素单元206，且I/O单元中包括的连接结构201配置在像素单元206的周围(即，沿着芯片的外周边)。此外，尽管未图示，但是像素信号处理电路也可以配置在像素单元206的周围。
图2B示意性地图示了第一基板110A的下表面的连接结构202的位置，第二基板110B的上表面的连接结构203的位置，第二基板110B的下表面的连接结构204的位置和第三基板110C的上表面的连接结构205的位置。连接结构202至205可以分别是设置在基板之间的TSV 157或电极接合结构。可替代地，在焊盘151埋入在第二基板110B的多层配线层125或第三基板110C的多层配线层135中的情况下，连接结构202至205中的设置为使焊盘151的连接面露出至外部输入的焊盘开口153可以位于连接结构201的正下方。注意，图2B与对图2A所示的电连接进行表示的直线的形式一致地图示了连接结构202至205。即，第一基板110A的下表面的连接结构202和第二基板110B的上表面的连接结构203由虚线表示，且第二基板110B的下表面的连接结构204和第三基板110C的上表面的连接结构205由实线表示。
如上所述，在所示的构造例中，像素信号处理电路安装在第一基板110A的像素单元206的周围。因此，像素单元206获取的像素信号在第一基板110A上经历像素信号处理电路进行的诸如AD转换等处理，然后传输到第二基板110B。此外，如上所述，I/O单元中包括的连接结构201也配置在第一基板110A的像素单元206的周围。因此，如图2B所示，为了将像素信号处理电路和I/O单元电连接至第二基板110B中设置的配线，第一基板110A的下表面的连接结构202与像素信号处理电路和I/O单元存在的区域相关联地沿着芯片的外周边配置。此外，第二基板110B的上表面的连接结构203也相应地沿着芯片的外周边配置。
同时，安装在第二基板110B和第三基板110C上的逻辑电路或存储电路可以形成在芯片的整个表面。第二基板110B的下表面的连接结构204和第三基板110C上表面的连接结构205因此与安装有逻辑电路或存储电路的位置相关联地配置为遍布芯片的整个表面，如图2B所示。
图2C和图2D均是固态成像器件1中的连接结构的在水平面内的配置的另一示例的说明图。图2C和图2D均图示了在例如固态成像器件1被构造为能够执行像素ADC的情况下的连接结构的配置。在这种情况下，像素信号处理电路不是安装在第一基板110A上，而是安装在第二基板110B上。
类似于图2A，图2C示意性地图示了固态成像器件1中包括的第一基板110A、第二基板110B和第三基板110C。第一基板110A的下表面(与第二基板110B相对的表面)与第二基板110B的上表面(与第一基板110A相对的表面)之间通过连接结构的电连接以模拟的方式由虚线或点线表示，且第二基板110B的下表面(与第三基板110C相对的表面)与第三基板110C的上表面(与第二基板110B相对的表面)之间通过连接结构的电连接以模拟的方式由实线表示。在表示第一基板110A的下表面和第二基板110B的上表面之间电连接的线中，虚线表示例如也存在于图2A中的与I/O单元相关的电连接，而点线表示不存在于图2A中的与像素ADC相关的电连接。
类似于图2B，图2D示意性地图示了第一基板110A的下表面的连接结构202的位置、第二基板110B的上表面的连接结构203的位置、第二基板110B的下表面的连接结构204的位置和第三基板110C的上表面的连接结构205的位置。注意，图2D与对图2C所示的电连接进行表示的直线的形式一致地图示了连接结构202至205。即，在第一基板110A的下表面的连接结构202或第二基板110B的上表面的连接结构203中，例如与也存在于图2A中的与I/O单元相对应的电连接对应的由虚线表示，且与像素ADC相关的电连接可以对应的由点线表示。与之相比，第二基板110B的下表面的连接结构204和第三基板110C的上表面的连接结构205由实线表示。
如上所述，在所示的构造例中，像素信号处理电路安装在第二基板110B上，且像素信号处理电路被构造为能够进行像素ADC。即，由像素单元206的各像素获取的像素信号以像素为单位传输到安装在正下方的第二基板110B上的像素信号处理电路，且像素信号处理电路进行诸如AD转换等处理。如图2C和图2D所示，在构造例中，因此，第一基板110A的下表面的连接结构202以与I/O单元存在的区域相关联的方式沿着芯片的外周边配置(由图中的虚线表示的连接结构202)以便将信号从I/O单元传输到第二基板110B，且遍布像素单元206存在的整个区域配置(由图中的点线表示的连接结构202)以便将像素信号从像素单元206的各像素传输到第二基板110B。
第二基板110B和第三基板110C的各信号线彼此电连接，且第二基板110B和第三基板110C的各电源线彼此电连接，类似于图2A和图2B所示的构造例。因此，如图2C和图2D所示，第二基板110B的下表面的连接结构204和第三基板110C的上表面的连接结构205遍布芯片的整个表面配置。
图2E和图2F均是固态成像器件1中的连接结构的在水平面内的配置的又一示例的说明图。图2E和图2F均图示了在例如存储电路安装在第二基板110B上的情况下的连接结构的配置。
类似于图2A，图2E示意性地图示了固态成像器件1中包括的第一基板110A、第二基板110B和第三基板110C。第一基板110A的下表面(与第二基板110B相对的表面)与第二基板110B的上表面(与第一基板110A相对的表面)之间通过连接结构的电连接以模拟的方式由虚线或点线表示，且第二基板110B的下表面(与第三基板110C相对的表面)与第三基板110C的上表面(与第二基板110B相对的表面)之间通过连接结构的电连接以模拟的方式由实线或点线表示。在表示第一基板110A的下表面和第二基板110B的上表面之间电连接的线中，虚线表示例如也存在于图2A中的与I/O单元相关的电连接，而点线表示不存在于图2A中的与存储电路相关的电连接。此外，在表示第二基板110B的下表面和第三基板110C的上表面之间电连接的线中，实线表示例如也存在于图2A中的与存储电路的操作不直接相关的信号相关的电连接，而点线表示不存在于图2A中的与存储电路相关的电连接。
类似于图2B，图2F示意性地图示了第一基板110A的下表面的连接结构202的位置，第二基板110B的上表面的连接结构203的位置，第二基板110B的下表面的连接结构204的位置和第三基板110C的上表面的连接结构205的位置。注意，图2F与对图2E所示的电连接进行表示的直线的形式一致地图示了连接结构202至205。即，在第一基板110A的下表面的连接结构202或第二基板110B的上表面的连接结构203中，例如与也存在于图2A中的与I/O单元相关的电连接对应的那些连接结构由虚线表示，且与存储电路相关的电连接对应的那些连接结构由点线表示。此外，在第二基板110B的下表面的连接结构204和第三基板110C的上表面的连接结构205中，例如与存在于图2A中的与存储电路的操作不直接相关的信号有关的电连接对应的那些连接结构由实线表示，而可以对应于与存储电路相关的电连接的那些连接结构由点线表示。
如上所述，在所示的构造例中，存储电路安装在第二基板110B上。在这种情况下，像素信号处理电路安装在第一基板110A上，且在第一基板110A上由像素单元206获取且经历像素信号处理电路进行的AD转换的像素信号可以传输到第二基板110B的存储电路且保存在存储电路中。为了将保存于例如第二基板110B的存储电路中的像素信号读出到外部，随后在第二基板110B的存储电路和第三基板110C的逻辑电路之间传输信号。
因此，在构造例中，作为第一基板110A的下表面的连接结构202，连接结构202与安装有I/O单元和像素信号处理电路的区域相关联地沿着芯片的外周边配置(由图中的虚线表示的连接结构202)，以便将信号从I/O单元和像素信号处理电路传输到第二基板110B中设置的配线，且连接结构202被布置为用于将经过AD转换的像素信号传输到第二基板110B的存储电路(由图中的点线表示的连接结构202)。此时，为了使延迟时间相等，期望从第一基板110A到第二基板110B的存储电路的像素信号的传输路径的配线长度与在第二基板110B的存储电路和第三基板110C的逻辑电路之间的信号的传输路径的配线长度尽可能都相等。因此，例如，如图2F所示，用于在第一基板110A与第二基板110B的存储电路之间以及在第二基板110B的存储电路与第三基板110C之间交换信号的连接结构202至205可以被设置为集中在水平面的中间的附近。然而，只要可以使配线长度大致均匀，连接结构202至205不一定如所示的示例一样设置在水平面的中间的附近。
上面已经说明了固态成像器件1中的连接结构的在水平面内的配置的数个示例。注意，本实施例不限于上述的示例。可以适当地确定固态成像器件1的各基板上安装的部件，且还可以根据所述部件来适当地确定固态成像器件1中的连接结构的在水平面内的配置。作为各基板上安装的部件以及相应的连接结构的在水平面内的配置，可以应用各种已知的部件和配置。此外，在图2A至图2F所示的示例中，I/O单元中包括的连接结构201沿着芯片的外周边的三条边配置，但是本实施例不限于这些示例。各种已知的配置也可以应用为I/O单元的配置。例如，I/O单元中包括的连接结构201可以沿着芯片的外周边的一条边、两条边或四条边配置。
(3.关于第二基板的方向)
在图1所示的构造例中，在固态成像器件1中，第一基板110A和第二基板110B以F-B(即，第二基板110B的背面侧与第一基板110A的正面侧相对)方式接合在一起。同时，固态成像器件1可以包括以F-F(即，第二基板110B的正面侧可以与第一基板110A的正面侧相对)方式接合在一起的第一基板110A和第二基板110B。
可以通过考虑例如各基板(各芯片)的构造，性能等来适当地确定第二基板110B的方向以提高整个固态成像器件1的性能。这里，将用于确定第二基板110B的方向的两个概念作为示例进行说明。
(3-1.基于PWELL面积的考虑)
与图1所示的构造例不同，图3A是第一基板110A和第二基板110B以F-F方式接合在一起的固态成像器件1a的示意性构造的垂直横截面图。类似于图1所示的构造例，图3B是第一基板110A和第二基板110B以F-B方式接合在一起的固态成像器件1的示意性构造的垂直横截面图。固态成像器件1a的构造类似于图1所示的固态成像器件1的构造，除了第二基板110B的方向是相反的。
在图3A和图3B中，多层配线层105、125和135中包括的各配线的功能(信号配线，GND配线或电源配线)通过由图例表示的阴影线来表示，且通过将表示各配线功能的这些阴影线叠加在图1所示的配线的阴影线上来表示。如图所示，在固态成像器件1和1a中，用于将信号配线、GND配线和电源配线引出到外部的端子(对应于上述的焊盘151)沿着芯片的外周边设置。这些相应的端子在水平面内配对且设置在将像素单元206夹在中间的位置。因此，在固态成像器件1和1a内，信号配线、GND配线和电源配线延伸以将这些端子彼此接合，且在水平面内展开。
在图3A和图3B中，“P”附于设置在第一基板110A、第二基板110B和第三基板110C中的PWELL(P阱)，且“N”附于NWELL(N阱)。例如，在所示的构造中，像素单元的各像素中包括的光电二极管是其中N型扩散区域形成在PWELL中的光电二极管，以便光电转换入射光且提取电子。此外，各像素中包括的晶体管是N型MOS晶体管，以便读出光电二极管中产生的电子。因此，像素单元的WELL(阱)是PWELL。与之相比，设置在第二基板110B和第三基板110C中的逻辑电路和存储电路包括CMOS电路，且因此，PMOS和NMOS可以混合。这使PWELL的面积和NWELL的面积例如大致相同地存在。因此，在所示的构造例中，第一基板110A比第二基板110B和第三基板110C具有更大的PWELL面积。
这里，在固态成像器件1和1a中，GND电势可以施加于PWELL。PWELL和电源配线彼此相对且两者之间插入有绝缘体的任何构造使寄生电容形成在两者之间。
参照图4A和图4B说明形成在PWELL和电源配线之间的寄生电容。图4A是图3A所示的固态成像器件1a中的在PWELL和电源配线之间的寄生电容的说明图。图4A简化了图3A所示的固态成像器件1a，且与图3A类似地，通过叠加在图1所示的配线的阴影线上的阴影线来图示各配线的功能。
如图4A所示，在固态成像器件1a中，第一基板110A和第二基板110B以F-F方式接合在一起。因此，第一基板110A的像素单元的PWELL和第二基板110B的多层配线层125中的电源配线彼此相对且两者之间隔有绝缘体，所述绝缘体被包括在绝缘膜103和123中。这使寄生电容形成在两者之间(图4A以模拟的方式通过双点划线来图示寄生电容)。
同时，图4B是图3B所示的固态成像器件1中的在PWELL和电源配线之间的寄生电容的说明图。图4B简化了图3B所示的固态成像器件1，且与图3B类似地，通过叠加在图1所示的配线的阴影线上的阴影线来图示各配线的功能。如图4B所示，在固态成像器件1中，第二基板110B和第三基板110C以F-F方式接合在一起。因此，第三基板110C的逻辑电路或存储电路的PWELL和第二基板110B的多层配线层125中的电源线彼此相对且两者之间隔有绝缘体。所述绝缘体被包括在绝缘膜123和133中。这使寄生电容形成在两者之间(图4B以模拟的方式通过双点划线来图示寄生电容)。
据知，上述的寄生电容随着PWELL面积增加而增加。在图4A和图4B所示的构造例中，这使得在图4A所示的第一基板110A和第二基板110B以F-F方式接合在一起的构造中的寄生电容比在图4B所示的第二基板110B和第三基板110C以F-F方式接合在一起的构造中的寄生电容更大。
当与第二基板110B中的电源配线相关的寄生电容大时，第二基板110B中的电源和GND之间的电流路径的阻抗减小。因此，可以使第二基板110B中的电源系统进一步稳定化。具体地，例如，即使在电力消耗根据第二基板110B上的电路的操作的波动而波动的情况下，由电力消耗的波动造成的电源电平的波动也可以得到抑制。即使在与第二基板110B相关的电路以高速操作的情况下，也因此可以使操作进一步稳定化，且提高整个固态成像器件1a的性能。
这样，当关注PWELL面积时，在图3A至图4B所示的构造例中，第一基板110A和第二基板110B以F-F方式接合在一起的固态成像器件1a比第一基板110A和第二基板110B以F-B方式接合在一起的固态成像器件1形成更大的相对于第二基板110B的电源配线的寄生电容，这可以在高速操作时实现更高的稳定性。即，可以说，固态成像器件1a具有更优选的构造。
然而，各基板的一些设计可以使第三基板110C具有比第一基板110A的PWELL面积大的PWELL面积。在这种情况下，认为较大的寄生电容形成在第二基板110B的电源配线和第三基板110C的PWELL之间的这一固态成像器件1的构造可以在高速操作时获得比固态成像器件1a更高的稳定性。
总之，当基于PWELL面积来考虑第二基板110B的方向时，在第一基板110A的PWELL面积大于第三基板110C的PWELL面积的情况下，优选的是，固态成像器件1a以第二基板110B的正面侧与第一基板110A的正面侧相对的方式来构造。即，优选的是，固态成像器件1a以第一基板110A和第二基板110B以F-F方式接合在一起的方式来构造。相反，在第三基板110C的PWELL面积大于第一基板110A的PWELL面积的情况下，优选的是，固态成像器件1以第二基板110B的正面侧与第三基板110C的正面侧相对的方式来构造。即，优选的是，固态成像器件1以第一基板110A和第二基板110B以F-B方式接合在一起的方式来构造。
在本实施例中，可以根据基于PWELL面积的观点来确定第二基板110B的方向。例如，图1以及下述的图6A至图25E所示的根据本实施例的固态成像器件1至25E均被构造为使第一基板110A的PWELL面积小于第三基板110C的PWELL面积，且使第一基板110A和第二基板110B以F-B方式相应地接合在一起。因此，固态成像器件1至25E即使在高速操作时也可以获得高的操作稳定性。
注意，第一基板110A的PWELL面积大于第三基板110C的PWELL面积的情况的示例包括这样的情况：第一基板110A上仅安装有在PWELL中包括对入射光进行光电转换且提取电子的光电二极管和用于从光电二极管读出电子的NMOS晶体管的像素单元，而各种电路(诸如像素信号处理电路，逻辑电路和存储电路)安装在第二基板110B和第三基板110C上。同时，第三基板110C的PWELL面积大于第一基板110A的PWELL面积的情况的示例包括这样的情况：像素单元和各种电路一起安装在第一基板110A上，且第一基板110A的由各种电路占据的面积是相对大的。
(3-2.基于电力消耗和GND配线配置的考虑)
上面主要讲述用于图3A所示的固态成像器件1a和图3B所示的固态成像器件1的PWELL面积，但是现在关注各基板中的电力消耗和GND配线配置。
图5A是图3A所示的固态成像器件1a中的电源配线和GND配线的配置的示意图。图5B是图3B所示的固态成像器件1中的电源配线和GND配线的配置的示意图。图5A和图5B简化地图示了固态成像器件1和1a的结构，且通过由双点划线图示电源配线和由单点划线图示GND配线来表示电源配线和GND配线的示意性配置。此外，图中箭头的尺寸以模拟的方式表示流经电源配线和GND配线的电流量。
如图5A和图5B所示，可以考虑，电源配线主要包括垂直电源配线303和水平电源配线304，垂直电源配线303从设置到第一基板110A的上表面(即，固态成像器件1和1a的上表面)的电源端子(VCC)在z轴方向上延伸，且水平电源配线304在第一基板110A的多层配线层105，第二基板110B的多层配线层125和第三基板110C的多层配线层135中在水平方向上延伸。下文也将垂直电源配线303和水平电源配线304统称为电源配线303和304。注意，水平电源配线304实际上也可以存在于第一基板110A的多层配线层105和第二基板110B的多层配线层125中，但是为了简单起见，在图5A和图5B中省略了它们的图示。图5A和图5B均仅图示了第三基板110C的多层配线层135中的水平电源配线304。
此外，可以考虑，GND配线主要包括垂直GND配线305和水平GND配线306，垂直GND配线305从设置到第一基板110A的上表面的GND端子在z轴方向上延伸，而水平GND配线306在第一基板110A的多层配线层105，第二基板110B的多层配线层125和第三基板110C的多层配线层135中在水平方向上延伸。下文也将垂直GND配线305和水平GND配线306统称为GND配线305和306。注意，也将第一基板110A的水平GND配线306称为水平GND配线306a，也将第二基板110B的水平GND配线306称为水平GND配线306b，且也将第三基板110C的水平GND配线306称为水平GND配线306c，以区分它们。
这里，作为示例，研究了第三基板110C的电力消耗大于第一基板110A的电力消耗的情况。例如，假设第三基板110C是逻辑基板。逻辑电路划分为多个电路块，且操作的电路块可以根据处理内容而变化。即，在固态成像器件1和1a中的一系列操作期间，主要操作的逻辑电路的位置可以变化。因此，电源电流流经的逻辑电路的位置被偏置(例如，电源电流由于与电路的操作关联的晶体管栅极电容和配线电容的充电和放电而产生)，且因此，所述位置可以变化。
如图5A和图5B所示，现在关注第三基板110C的逻辑电路中的电路块301和302。当这两个电路块301和302操作时，经过电源端子、电源配线303和304、电路块301和302、GND配线305和306和GND端子的电流路径形成。
这里，假设电路块301在特定时间的电力消耗大于电路块302的电力消耗。在这种情况下，如图5A和图5B所示，此时从电源配线303和304向电路块301供给的电流比向电路块302供给的电流更大。这一电力消耗的差使电路块301附近的垂直GND配线305(也称为垂直GND配线305a以区分垂直GND配线305)比电路块302附近的垂直GND配线305(也称为垂直GND配线305b以区分垂直GND配线305)具有更大的电流量通过电路块301和302流向垂直GND配线305。
第一基板110A和第二基板110B包括水平GND配线306a和306b，且因此，垂直GND配线305a和305b之间的电流量的不平衡在前往第一基板110A的上表面的GND端子的路上由第一基板110A和第二基板110B的水平GND配线306a和306b来校正。即，电流流向第一基板110A和第二基板110B的水平GND配线306a和306b以校正垂直GND配线305a和305b之间的电流量的不平衡。因此，如图5A和图5B各者中的实线箭头所示，经过水平电源配线304、电路块301和302、水平GND配线306c、垂直GND配线305a以及水平GND配线306a和306b的环形电流路径形成在固态成像器件1和1a的各者中。
此时，如图5A所示，在第一基板110A和第二基板110B以F-F方式接合在一起的固态成像器件1a中，第一基板110A和第二基板110B的水平GND配线306a和306b都与第三基板110C的水平电源配线304相对远地配置。因此，在上述的环形电流路径中，增大了环的开口宽度。这增大了环形电流路径的电感。即，阻抗变高。电源电流的稳定性可能因此降低，且整个固态成像器件1a的性能可能降低。
同时，如图5B所示，在第一基板110A和第二基板110B以F-B方式接合在一起的固态成像器件1中，第一基板110A的水平GND配线306a与第三基板110C的水平电源配线304相对远地配置，但是第二基板110B的水平GND配线306b与第三基板110C的水平电源配线304相对近地配置。因此，在上述的环形电流路径中，减小了环的开口宽度。这减小环形电流路径的电感。即，阻抗变低。因此可以进一步稳定电源电流，且进一步提高整个固态成像器件1的性能。
这样，当关注电力消耗和GND配线配置时，在第三基板110C的电力消耗大于第一基板110A的电力消耗的情况下，认为第一基板110A和第二基板110B以F-B方式接合在一起的固态成像器件1比第一基板110A和第二基板110B以F-F方式接合在一起的固态成像器件1a实现更稳定的操作。固态成像器件1使第二基板110B的水平GND配线306b配置为更接近第三基板110C的水平电源配线304。即，可以说，固态成像器件1具有更优选的构造。
然而，各基板的一些设计可能使第一基板110A比第三基板110C消耗更多的电力。在这种情况下，认为能够期望更可靠的操作的是根据使第一基板110A的水平电源配线和第二基板110B的水平GND配线306b之间距离减小的固态成像器件1a而不是固态成像器件1的构造。
总之，当基于电力消耗和GND配线配置来考虑第二基板110B的方向，在第一基板110A的电力消耗大于第三基板110C的电力消耗的情况下，优选的是，固态成像器件1a以第二基板110B的正面侧与第一基板110A的正面侧相对的方式来构造。即，优选的是，固态成像器件1a以第一基板110A和第二基板110B以F-F方式接合在一起的方式来构造。相反，在第三基板110C的电力消耗大于第一基板110A的电力消耗的情况下，优选的是，固态成像器件1以第二基板110B的正面侧与第三基板110C的正面侧相对的方式来构造。即，优选的是，固态成像器件1以第一基板110A和第二基板110B以F-B方式接合在一起的方式来构造。
在本实施例中，可以从基于电力消耗和GND配线配置的观点来确定第二基板110B的方向。例如，图1以及下述的图6A至图25E所示的根据本实施例的固态成像器件1至25E均被构造为使第一基板110A的电力消耗小于第三基板110C的电力消耗，且使第一基板110A和第二基板110B以F-B方式相应地接合在一起。因此，固态成像器件1至25E可以实现更稳定的操作。
注意，第三基板110C的电力消耗大于第一基板110A的电力消耗的情况的示例包括这样的情况：仅像素单元安装在第一基板110A上，且许多电路(例如，诸如像素信号处理电路，逻辑电路和存储电路等)安装在第二基板110B和第三基板110C上。这种构造的具体示例包括这样的构造：仅像素单元安装在第一基板110A上，像素信号处理电路和存储电路安装在第二基板110B上，且逻辑电路安装在第三基板110C上。此时，像素信号处理电路中的数字电路(诸如例如产生用于AD转换的参考电压的数字电路等)可以安装在第三基板110C上。可替代地，在较多被频繁访问的存储电路(例如，每帧多次地将像素信号写入其中或将像素信号从中读出的存储电路)安装在第三基板110C上的情况下，也考虑第三基板110C消耗较多的电力。
同时，第一基板110A的电力消耗大于第三基板110C的电力消耗的情况的示例包括这样的情况：像素单元和各种电路一起安装在第一基板110A上，且第一基板110A的由各种电路占据的面积是相对大的。可替代地，在较少被频繁访问的存储电路(例如，每帧仅一次地将像素信号写入其中或将像素信号从中读出的存储电路)安装在第三基板110C上的情况下，也考虑第三基板110C消耗较少的电力而第一基板110A相对消耗较多的电力。
注意，当将第一基板110A的电力消耗和第三基板110C的电力消耗彼此比较时，可以比较电力消耗本身，或可以比较可以代表电力消耗的大小的其它指标。其它指标的示例包括安装在各基板的电路上的门(gate)的数量(例如，100个门和1000000个门)，各基板的电路的工作频率(例如，100MHz和1GHz)，等等。
这里，作为用于对图5A所示的第一基板110A和第二基板110B以F-F方式接合在一起的固态成像器件1a中的环形电流路径的阻抗进行减小的方法，如图5C所示，用于通过使用在z轴方向上延伸的多个配线(即，垂直GND配线)将第一基板110A的水平GND配线306a和第二基板110B的水平GND配线306b彼此连接的方法是可以的。图5C图示了用于对图5A所示的固态成像器件1a中的阻抗进行减小的构造例。注意，图5C所示的固态成像器件1b对应于图5A所示的固态成像器件1a，在固态成像器件1b中：第一基板110A的水平GND配线306a和第二基板110B的水平GND配线306b通过使用多个垂直GND配线彼此连接，且其他部件类似于固态成像器件1a的部件。
采用图5C所示的构造增强了水平GND配线306a和306b，且使环形电流路径的阻抗减小。因此，可以认为进一步提高了固态成像器件1b的整体性能，而不是固态成像器件1a。注意，作为示例，图5C图示了可以使第三基板110C的电力消耗大于第一基板110A的电力消耗且第一基板110A和第二基板110B以F-F方式接合在一起的情况下的环形电流路径的阻抗减小的构造。同时，第二基板110B的水平GND配线306b和第三基板110C的水平GND配线306c通过使用多个垂直GND配线彼此连接就足以减小第一基板110A的电力消耗大于第三基板110C的电力消耗且第一基板110A和第二基板110B以F-B方式接合在一起的情况下的环形电流路径的阻抗。
然而，为了实现图5C所示的构造，第一基板110A的多层配线层105和第二基板110B的多层配线层125需要设置有用于将它们的GND配线彼此连接的连接结构。这就对在多层配线层105和125中的GND配线的配置和其他配线的配置施加了需要考虑待被设置的连接结构这样的约束。具体地，在图5C所示的构造中，在第一基板110A和第二基板110B中，垂直GND配线和用于将基板之间的垂直GND配线彼此连接的连接结构在水平面内不仅分布在芯片的外周部，而且更多地分布在芯片的中间部。因此，需要考虑这样的分布来配置各配线。即，多层配线层105和125中的各配线的设计灵活度降低。
与之相比，如上所述，在本实施例中，通过调整第二基板110B的取向来减小环形电流路径的阻抗。与图5C所示的构造不同，这可以将垂直GND配线配置为在水平面内将更多的垂直GND配线分布在芯片的外周部。这可以减小电流路径的阻抗，而不降低多层配线层105和125中的配线的设计灵活度。即，可以稳定固态成像器件1和1a的操作。
注意，例如，能够如下地确定水平面内配置在芯片的外周部和芯片的中间部中的垂直GND配线的密度。例如，在水平面内通过将芯片均等划分为3×3区域而获得的九个区域中的一个中间区域中存在的垂直GND配线的数量大于八个周边区域中存在的垂直GND配线的数量的情况下，能够确定：芯片的中间部中的垂直GND配线的数量大(即，能够确定：可能可以应用图5C所示的固态成像器件1b的构造)。与之相比，在一个中间区域中存在的垂直GND配线的数量小于八个周边区域中存在的垂直GND配线的数量的情况下，能够确定：芯片的外周部中的垂直GND配线的数量大(即，能够确定：可能可以应用图5A和图5B所示的固态成像器件1和1a的构造)。
这里，作为示例，已经说明了在水平面内将芯片均等划分为九个区域的情况，但是通过划分芯片而获得的区域的数量不限于该示例。通过划分芯片而获得的区域的数量可以适当地变为4×4区域的16个区域，5×5区域的25个区域，或诸如此类的。例如，在将芯片划分为4×4区域的16个区域的情况下，从4个中间区域中和12个周边区域中的垂直GND配线的数量确定密度就足够了。可替代地，在将芯片划分为5×5区域的25个区域的情况下，从1个中间区域和24个周边区域中或9个中间区域和16个周边区域中的垂直GND配线的数量确定密度就足够了。
(4.连接结构的变型)
图1所示的固态成像器件1的构造是根据本实施例的固态成像器件的示例。根据本实施例的固态成像器件可以包括与图1所示的连接结构不同的连接结构。下面说明根据本实施例的固态成像器件的另一构造例，其中包括不同的连接结构。
注意，下述的各固态成像器件的部件对应于图1所示的固态成像器件1的部件，但是在下述的各固态成像器件的部件中对图1所示的固态成像器件1的部件的一部分进行了改变。因此，不再详细说明已经参照图1所述的部件。此外，对下述的各固态成像器件的示意性构造进行图示的相应附图省略了附于图1中的一部分附图标记，以避免附图复杂化。此外，图1以及随后的各个附图指明：具有同一类型阴影线的组件由同一种材料形成。
注意，第一至第十构造例均是这样的构造例：其中，第一基板110A的信号线和电源线以及第二基板110B的信号线和电源线通过穿过一个半导体基板且形成为双接触的TSV来彼此电连接。此外，第十一至第二十构造例均是这样的构造例：第一基板110A的信号线和电源线以及第二基板110B的信号线和电源线通过穿过两个半导体基板且形成为双接触的TSV来彼此电连接。以下，主要说明各构造例之间的差异。
(4-1.第一构造例)
首先，参照图6A至图6G说明根据第一构造例的固态成像器件6A至6G。图6A至图6G是根据第一构造例的固态成像器件6A至6G的示例的垂直横截面图。
在根据第一构造例的固态成像器件6A至6G中，类似于图1所示的固态成像器件1，设置有双接触结构TSV 157，TSV 157穿过第二基板110B，且在TSV 157中，导电材料埋入在使第一基板110A的多层配线层105中的配线露出的第一贯通孔和使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。
具体地，如图6A所示，TSV 157设置为从第二基板110B的正面侧穿过第二基板110B。例如，TSV 157设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。
在固态成像器件6A中，焊盘151设置在第一基板110A的背面侧，且通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线和第三基板110C的多层配线层135中的配线。具体地，引线开口155a形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。引线开口155b形成为从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155a和155b的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151设置在第一基板110A的背面侧，且能够通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。以下，也将该结构称为焊盘引出结构。
这在固态成像器件6A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157、导电材料层510和焊盘151电连接在一起。
此外，如图6B所示，与固态成像器件6A的结构对比，焊盘151也可以形成为埋入在绝缘膜109的内部。
此外，如图6C所示，TSV 157可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157能够将设置在第一基板110A和第二基板110B中的各信号线以及各电源线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图6D所示，与固态成像器件6C的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第三基板110C的多层配线层135中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧并且延伸至在第一基板110A的背面侧露出的TSV 157的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。这使焊盘151能够通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图6E所示，与固态成像器件6D的结构对比，焊盘151也可以形成为埋入在绝缘膜109的内部。
此外，如图6F所示，与固态成像器件6D的结构对比，TSV 157可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构能够使焊盘151与各基板的多层配线层中的配线之间的电连接。因此，TSV 157还可以起到焊盘引出结构的作用，且可以与包括引线开口155c的焊盘引出结构同时形成。
此外，如图6G所示，与固态成像器件6F的结构对比，焊盘151可以通过埋入在绝缘膜109的内部来形成。
注意，在图6A至图6G所示的固态成像器件6A至6G中，导电材料层510可以设置为与引线开口155a、155b和155c各者都是电隔离的。此外，焊盘151可以针对引线开口155a、155b和155c中的各者设置，或多个焊盘151可以设置为用于引线开口155a，155b和155c中的一者。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-2.第二构造例)
接着，参照图7A至图7P说明根据第二构造例的固态成像器件7A至7P。图7A至图7P是根据第二构造例的固态成像器件7A至7P的示例的垂直横截面图。
在根据第二构造例的固态成像器件7A至7P中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，在TSV 157b中，导电材料埋入在使第二基板110B的多层配线层125中的配线露出的第一贯通孔和使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。
具体地，如图7A所示，TSV 157a可以设置为从第二基板110B的正面侧穿过第二基板110B。例如，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。此外，TSV 157b可以设置为从第三基板110C的背面侧穿过第三基板110C。例如，TSV 157b设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过半导体基板131且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这使得在固态成像器件7A中第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图7B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图7C所示，与固态成像器件7B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图7D所示，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图7E所示，与固态成像器件7D的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A，第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图7F所示，与固态成像器件7E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图7G所示，与固态成像器件7E的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上这样的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a还能够起到焊盘引出结构的作用。
此外，如图7H所示，与固态成像器件7G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图7I所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过半导体基板121且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第二基板110B的背面侧穿过第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图7J所示，与固态成像器件7I的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。这使焊盘151能够通过导电材料层510电连接至第一基板110A的多层配线层105中的配线。
此外，如图7K所示，与固态成像器件7J的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图7L所示，与固态成像器件7I的结构对比，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图7M所示，与固态成像器件7L的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图7N所示，与固态成像器件7M的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图7O所示，与固态成像器件7M的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，该焊盘引出结构通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜以允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a还能够起到焊盘引出结构的作用。
此外，如图7P所示，与固态成像器件7O的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图7A至图7P所示的固态成像器件7A至7P中，导电材料层510可以设置为与引线开口155a和155b的各者都是电隔离的。此外，焊盘151可以是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-3.第三构造例)
随后，参照图8A至图8J说明根据第三构造的固态成像器件8A至8J。图8A至图8J是根据第三构造例的固态成像器件8A至8J的示例的垂直横截面图。
在根据第三构造例的固态成像器件8A至8J中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，在双接触结构TSV 157b中，导电材料埋入在使第二基板110B的多层配线层125中的配线从第一基板110A的背面侧露出的第一贯通孔和使第三基板110C的多层配线层135中的配线从第一基板110A的背面侧露出的第二贯通孔中。
具体地，如图8A所示，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。此外，TSV 157b设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这使得在固态成像器件8A中第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135的任意的内部就足够了。
此外，如图8B所示，与固态成像器件8A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各配线。
此外，如图8C所示，与固态成像器件8B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图8D所示，与固态成像器件8A的结构对比，TSV 157b可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的第一贯通孔和第二贯通孔(即，引线开口155a和155b)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构能够实现焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157b还能够起到焊盘引出结构的作用。
此外，如图8E所示，与固态成像器件8D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图8F所示，与固态成像器件8A的结构对比，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。注意，构成TSV 157a和TSV 157b的贯通孔可以使第二基板110B的多层配线层125中的相同配线露出，或可以使第二基板110B的多层配线层125中的不同配线露出。
此外，如图8G所示，与固态成像器件8F的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至分别在第一基板110A的背面侧露出的TSV 157a和157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图8H所示，与固态成像器件8G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图8I所示，与固态成像器件8G的结构对比，TSV 157a和157b可以均设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的各者的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中各者中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。此外，由导电材料层510形成的膜形成在TSV 157b的第一贯通孔和第二贯通孔(即，引线开口155c和155d)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV157a和157b可以均具有类似于焊盘引出结构的结构，该焊盘引出结构通过由形成在引线开口155a、155b、155c和155d的内壁上的导电材料层510形成的膜以允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a和157b均能够起到焊盘引出结构的作用。
此外，如图8J所示，与固态成像器件8I的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图8A至图8J所示的固态成像器件8A至8J中，导电材料层510可以设置为与引线开口155a、155b、155c和155d的各者都是电隔离的。此外，焊盘151可以针对引线开口155a、155b、155c和155d中的各者而设置，或多个焊盘151可以设置为用于引线开口155a，155b，155c和155d中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-4.第四构造例)
接着，参照图9A至图9H说明根据第四构造例的固态成像器件9A至9H。图9A至图9H是根据第四构造例的固态成像器件9A至9H的示例的垂直横截面图。
在根据第四构造例的固态成像器件9A至9H中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，该TSV157b连接至第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线，且在该TSV 157b中，导电材料埋入在一个贯通孔中。
具体地，如图9A所示，TSV 157a设置为从第二基板110B的正面侧穿过第二基板110B。例如，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV157b设置为从第三基板110C的背面侧穿过第三基板110C，且设置为这样的结构：导电材料埋入在与第三基板110C的多层配线层135中的配线接触且使第二基板110B的多层配线层125中的配线露出的一个贯通孔中。这在固态成像器件9A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图9B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图9C所示，与固态成像器件9B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图9D所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在如下的一个贯通孔中：该贯通孔从第二基板110B的背面侧穿过第二基板110B，与第二基板110B的多层配线层125中的配线接触，且使第三基板110C的多层配线层135中的配线露出。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图9E所示，与固态成像器件9D的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图9F所示，与固态成像器件9E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图9G所示，与固态成像器件9E的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构实现焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a还能够起到焊盘引出结构的作用。
此外，如图9H所示，与固态成像器件9G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图9A至图9H所示的固态成像器件9A至9H中，导电材料层510可以设置为与引线开口155a和155b各者都是电隔离的。此外，焊盘151可以是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-5.第五构造例)
随后，参照图10A至图10J说明根据第五构造例的固态成像器件10A至10J。图10A至图10J是根据第五构造例的固态成像器件10A至10J的示例的垂直横截面图。
在根据第五构造例的固态成像器件10A至10J中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，其中，导电材料埋入在设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B的一个贯通孔中。
具体地，如图10A所示，TSV 157a设置为从第二基板110B的正面侧穿过第二基板110B。例如，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。此外，TSV157b设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B，且设置为这样的结构：导电材料埋入在与第二基板110B的多层配线层125中的配线接触且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。这在固态成像器件10A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105，第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图10B所示，与固态成像器件10A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图10C所示，与固态成像器件10B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图10D所示，与固态成像器件10B的结构对比，TSV 157b可以设置为由导电材料形成的膜形成在贯通孔的内壁上的结构，而不是导电材料埋入在贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的贯通孔(即，引线开口155)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157b还能够起到焊盘引出结构的作用。
此外，如图10E所示，与固态成像器件10D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图10F所示，与固态成像器件10A的结构对比，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A，第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。注意，TSV 157a和TSV 157b连接至的第二基板110B的多层配线层125中的配线可以彼此相同或不同。
此外，如图10G所示，与固态成像器件10F的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至均在第一基板110A的背面侧露出的TSV 157a和TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A，第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图10H所示，与固态成像器件10G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图10I所示，与固态成像器件10G的结构对比，TSV 157a和157b可以分别设置为由导电材料形成的膜形成在相应的贯通孔的内壁上的结构而不是导电材料埋入在相应的贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。此外，由导电材料层510形成的膜形成在TSV 157b的贯通孔(即，引线开口155c)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a和157b可以均具有类似于焊盘引出结构的结构，通过由形成在引线开口155a、155b和155c的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a和157b还均能够起到焊盘引出结构的作用。
此外，如图10J所示，与固态成像器件10I的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图10A至图10J所示的固态成像器件10A至10J中，导电材料层510可以设置为与引线开口155a、155b和155c各者都是电隔离的。此外，焊盘151可以是针对引线开口155a、155b和155c中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a、155b和155c中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-6.第六构造例)
接着，参照图11A至图11H说明根据第六构造例的固态成像器件11A至11H。图11A至图11H是根据第六构造例的固态成像器件11A至11H的示例的垂直横截面图。
在根据第六构造例的固态成像器件11A至11H中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，此外，还设置有电极接合结构159，该电极接合结构159在第二基板110B和第三基板110C的电极处于直接接触的状态下结合到第二基板110B和第三基板110C的接合面。
具体地，如图11A所示，电极接合结构159通过将形成在第二基板110B的多层配线层125的最上层上的电极和形成在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合来形成。此外，TSV 157设置为从第二基板110B的正面侧穿过第二基板110B。例如，TSV 157设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这使得在固态成像器件11A中第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图11B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图11C所示，与固态成像器件11B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图11D所示，TSV 157可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图11E所示，与固态成像器件11D的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157和电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图11F所示，与固态成像器件11E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图11G所示，与固态成像器件11E的结构对比，TSV 157可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157的第一贯通孔和第二贯通孔(即，引线开口155a和155b)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157还能够起到焊盘引出结构的作用。
此外，如图11H所示，与固态成像器件11G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图11A至图11H所示的固态成像器件11A至11H中，导电材料层510可以设置为与引线开口155a和155b各者都是电隔离的。此外，焊盘151可以是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-7.第七构造例)
随后，参照图12A至图12P说明根据第七构造例的固态成像器件12A至12P。图12A至12P是根据第七构造例的固态成像器件12A至12P的示例的垂直横截面图。
在根据第七构造例的固态成像器件12A至12P中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，在双接触结构TSV 157b中，导电材料埋入在使第二基板110B的多层配线层125中的配线露出的第一贯通孔和使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，还设置有电极接合结构159，其在电极处于直接接触的状态下结合到第二基板110B和第三基板110C的接合面。
具体地，如图12A所示，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过半导体基板131且使第三基板110C的多层配线层135中的配线露出的第二贯通孔。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合而形成。这在固态成像器件12A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b以及电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图12B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图12C所示，与固态成像器件12B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图12D所示，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图12E所示，与固态成像器件12D的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b以及电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图12F所示，与固态成像器件12E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图12G所示，与固态成像器件12E的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a还能够起到焊盘引出结构的作用。
此外，如图12H所示，与固态成像器件12G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图12I所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过半导体基板121且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第二基板110B的背面侧穿过第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图12J所示，与固态成像器件12I的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。这使焊盘151能够通过导电材料层510电连接至第一基板110A的多层配线层105中的配线。
此外，如图12K所示，与固态成像器件12J的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图12L所示，与固态成像器件12I的结构对比，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图12M所示，与固态成像器件12L的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b以及电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图12N所示，与固态成像器件12M的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图12O所示，与固态成像器件12M的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a还能够起到焊盘引出结构的作用。
此外，如图12P所示，与固态成像器件12O的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图12A至图12P所示的固态成像器件12A至12P中，导电材料层510可以设置为与引线开口155a和155b各者都是电隔离的。此外，焊盘151可以是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-8.第八构造例)
接着，参照图13A至图13J说明根据第八构造例的固态成像器件13A至13J。图13A至图13J是根据第八构造例的固态成像器件13A至13J的示例的垂直横截面图。
在根据第八构造例的固态成像器件13A至13J中，除了将第一基板110A的信号线和电源线以及第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，其双接触结构TSV 157b中，导电材料埋入在从第一基板110A的背面侧使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，还设置有电极接合结构159，该电极接合结构159在第二基板110B和第三基板110C的电极处于直接接触的状态下结合到第二基板110B和第三基板110C的接合面。
具体地，如图13A所示，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合来形成。这在固态成像器件13A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105，第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图13B所示，与固态成像器件13A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b和电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图13C所示，与固态成像器件13B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图13D所示，TSV 157b可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157b还能够起到焊盘引出结构的作用。
此外，如图13E所示，与固态成像器件13D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图13F所示，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。注意，与TSV 157a和TSV 157b连接的第二基板110B的多层配线层125中的配线可以彼此相同或不同。
此外，如图13G所示，与固态成像器件13F的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至均在第一基板110A的背面侧露出的TSV 157a和TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b以及电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图13H所示，与固态成像器件13G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图13I所示，与固态成像器件13G的结构对比，TSV 157a和157b可以分别设置为由导电材料形成的膜形成在相应的贯通孔的内壁上的结构而不是导电材料埋入在相应的贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。此外，由导电材料层510形成的膜形成在TSV 157b的第一贯通孔和第二贯通孔(即，引线开口155c和155d)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a和157b可以均具有类似于焊盘引出结构的结构，通过由形成在引线开口155a、155b、155c和155d的内壁上的导电材料层510形成的膜，该焊盘引出结构以允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使TSV 157a和157b还均能够起到焊盘引出结构的作用。
此外，如图13J所示，与固态成像器件13I的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图13A至图13J所示的固态成像器件13A至13J中，导电材料层510可以设置为与引线开口155a、155b、155c和155d的各者都是电隔离的。此外，焊盘151可以是针对引线开口155a、155b、155c和155d中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a、155b、155c和155d中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-9.第九构造例)
随后，参照图14A至图14P说明根据第九构造例的固态成像器件14A至14P。图14A至图14P是根据第九构造例的固态成像器件14A至14P的示例的垂直横截面图。
在根据第九构造例的固态成像器件14A至14P中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，该共用接触结构TSV 157b连接至第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线，且在该共用接触结构TSV 157b中，导电材料埋入在一个贯通孔中。此外，还设置有电极接合结构159，其中，设置在第二基板110B和第三基板110C的接合面上的各电极在接触的状态下彼此结合。
具体地，如图14A所示，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第二基板110B的正面侧使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为从第三基板110C的背面侧穿过第三基板110C，且设置为这样的结构：导电材料埋入在与第三基板110C的多层配线层135中的配线接触且使第二基板110B的多层配线层125中的配线露出的一个贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合而形成。这在固态成像器件14A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b以及电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图14B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图14C所示，与固态成像器件14B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图14D所示，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图14E所示，与固态成像器件14D的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b和电极接合结构159电连接至第一基板110A，第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图14F所示，与固态成像器件14E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图14G所示，与固态成像器件14E的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157a还能够起到焊盘引出结构的作用。
此外，如图14H所示，与固态成像器件14G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图14I所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过第二基板110B，与第二基板110B的多层配线层125中的配线接触，且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图14J所示，与固态成像器件14I的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。这使焊盘151能够通过导电材料层510电连接至第一基板110A的多层配线层105中的配线。
此外，如图14K所示，与固态成像器件14J的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图14L所示，与固态成像器件14I的结构对比，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图14M所示，与固态成像器件14L的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157a的上侧。这使得焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b以及电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图14N所示，与固态成像器件14M的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图14O所示，与固态成像器件14M的结构对比，TSV 157a可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157a还能够起到焊盘引出结构的作用。
此外，如图14P所示，与固态成像器件14O的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图14A至图14P所示的固态成像器件14A至14P中，导电材料层510可以设置为与引线开口155a和155b的各者都是电隔离的。此外，焊盘151可以是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-10.第十构造例)
接着，参照图15A至图15J说明根据第十构造例的固态成像器件15A至15J。图15A至图15J是根据第十构造例的固态成像器件15A至15J的示例的垂直横截面图。
在根据第十构造例的固态成像器件15A至15J中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，该TSV 157b连接至第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线，且在该TSV 157b中，导电材料埋入在设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B的一个贯通孔中。此外，还设置有电极接合结构159，其中，设置在第二基板110B和第三基板110C的接合面上的各电极在接触的状态下彼此结合。
具体地，如图15A所示，TSV 157a设置为这样的结构：导电材料埋入在从第二基板110B的正面侧穿过第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B，且设置为这样的结构：导电材料埋入在与第二基板110B的多层配线层125中的配线接触且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合而形成。这在固态成像器件15A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b以及电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105，第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图15B所示，与固态成像器件15A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b和电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图15C所示，与固态成像器件15B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图15D所示，TSV 157b可以设置为由导电材料形成的膜形成在贯通孔的内壁上的结构，而不是导电材料埋入在贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的贯通孔(即，引线开口155)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157b还能够起到焊盘引出结构的作用。
此外，如图15E所示，与固态成像器件15D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图15F所示，TSV 157a可以设置为从第一基板110A的背面侧穿过第一基板110A。具体地，TSV 157a可以设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这也使得TSV 157a能够将第一基板110A的配线和第二基板110B的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。注意，与TSV 157a和TSV 157b连接的第二基板110B的多层配线层125中的配线可以彼此相同或不同。
此外，如图15G所示，与固态成像器件15F的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至均在第一基板110A的背面侧露出的TSV 157a和TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b以及电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图15H所示，与固态成像器件15G的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图15I所示，与固态成像器件15G的结构对比，TSV 157a和157b可以均设置为由导电材料形成的膜形成在相应的贯通孔的内壁上的结构，而不是导电材料埋入在相应的贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157a的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线通过导电材料层510彼此电连接。此外，由导电材料层510形成的膜形成在TSV 157b的贯通孔(即，引线开口155c)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157a和157b可以均具有类似于焊盘引出结构的结构，通过由形成在引线开口155a、155b和155c的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157a和157b还均能够起到焊盘引出结构的作用。
此外，如图15J所示，与固态成像器件15I的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图15A至图15J所示的固态成像器件15A至15J中，导电材料层510可以设置为与引线开口155a、155b和155c的各者都是电隔离的。此外，焊盘151可以是针对引线开口155a、155b和155c中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a、155b和155c中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-11.第十一构造例)
接着，参照图16A至图16C说明根据第十一构造例的固态成像器件16A至16C。图16A至图16C是根据第十一构造例的固态成像器件16A至16C的示例的垂直横截面图。
在根据第十一构造例的固态成像器件16A至16C中，设置有双接触结构TSV 157，该TSV 157设置为从第三基板110C的背面侧穿过第三基板110C和第二基板110B且将第一基板110A的多层配线层105中的配线和第二基板110B的多层配线层125中的配线彼此电连接。
具体地，如图16A所示，TSV 157设置为从第三基板110C的背面侧穿过第三基板110C和第二基板110B。例如，TSV 157设置为这样的结构：导电材料埋入在穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。此外，焊盘151设置在第一基板110A的多层配线层105和第三基板110C的多层配线层135各者中，且焊盘开口153a和153b设置为使焊盘151露出。因此，在固态成像器件16A中，第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过焊盘151、焊盘开口153a和153b以及TSV 157电连接在一起。注意，焊盘151至少设置在第三基板110C的多层配线层135的内部以及第一基板110A的多层配线层105和第二基板110B的多层配线层125中任一者的内部就足够了。
此外，如图16B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线和第三基板110C的多层配线层135中的配线。具体地，引线开口155a形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。引线开口155b形成为从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155a和155b的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151设置在第一基板110A的背面侧，且能够通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图16C所示，与固态成像器件16B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图16A至图16C所示的固态成像器件16A至16C中，导电材料层510可以设置为与引线开口155a和155b的各者都是电隔离的。此外，焊盘151可以设置是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(第十二构造例)
接着，参照图17A至图17F说明根据第十二构造例的固态成像器件17A至17F。图17A至图17F是根据第十二构造例的固态成像器件17A至17F的示例的垂直横截面图。
在根据第十二构造例的固态成像器件17A至17F中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157a，其中，导电材料埋入在使第二基板110B的多层配线层125中的配线露出的第一贯通孔和使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。
具体地，如图17A所示，TSV 157a设置为从第三基板110C的背面侧穿过第三基板110C，且设置为这样的结构：导电材料埋入在穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。此外，TSV 157b设置为从第三基板110C的背面侧穿过第三基板110C，且设置为这样的结构：导电材料埋入在穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过半导体基板131且使第三基板110的多层配线层135中的配线露出的第二贯通孔中。这在固态成像器件17A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图17B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图17C所示，与固态成像器件17B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图17D所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过半导体基板121且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第二基板110B的背面侧穿过第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图17E所示，与固态成像器件17D的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图17F所示，与固态成像器件17E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图17A至图17F所示的固态成像器件17A至17F中，多个焊盘151可以是针对一个引线开口155而设置的。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-13.第十三构造例)
随后，参照图18A至图18E说明根据第十三构造例的固态成像器件18A至8E。图18A至图18E是根据第十三构造例的固态成像器件18A至18E的示例的垂直横截面图。
在根据第十三构造例的固态成像器件18A至18E中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，其中，导电材料埋入在从第一基板110A的背面侧使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。
具体地，如图18A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157a设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这在固态成像器件18A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105，第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图18B所示，与固态成像器件18A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各配线。
此外，如图18C所示，与固态成像器件18B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图18D所示，与固态成像器件18A的结构对比，TSV 157b可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的第一贯通孔和第二贯通孔(即，引线开口155b和155a)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157b还能够起到焊盘引出结构的作用。
此外，如图18E所示，与固态成像器件18D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图18A至图18E所示的固态成像器件18A至18E中，导电材料层510可以设置为与引线开口155a和155b的各者都是电隔离的。此外，焊盘151可以是针对引线开口155a和155b中的各者而设置的，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-14.第十四构造例)
接着，参照图19A至图19F说明根据第十四构造例的固态成像器件19A至19F。图19A至图19F是根据第十四构造例的固态成像器件19A至19F的示例的垂直横截面图。
在根据第十四构造例的固态成像器件19A至19F中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，该TSV 157b连接至第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线，且在该TSV 157b中，导电材料埋入在一个贯通孔中。
具体地，如图19A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为从第三基板110C的背面侧穿过第三基板110C，且设置为这样的结构：导电材料埋入在与第三基板110C的多层配线层135中的配线接触且使第二基板110B的多层配线层125中的配线露出的一个贯通孔中。这在固态成像器件19A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图19B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图19C所示，与固态成像器件19B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图19D所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过第二基板110B，与第二基板110B的多层配线层125中的配线接触，且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图19E所示，与固态成像器件19D的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图19F所示，与固态成像器件19E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图19A至图19F所示的固态成像器件19A至19F中，针对一个引线开口155可以设置有多个焊盘151。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-15.第十五构造例)
随后，参照图20A至图20E说明根据第十五构造例的固态成像器件20A至20E。图20A至图20E是根据第十五构造例的固态成像器件20A至20E的示例的垂直横截面图。
在根据第十五构造例的固态成像器件20A至20E中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，其中，导电材料埋入在设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B的一个贯通孔中。
具体地，如图20A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B，且设置为这样的结构：导电材料埋入在与第二基板110B的多层配线层125中的配线接触且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。这在固态成像器件20A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图20B所示，与固态成像器件20A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图20C所示，与固态成像器件20B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图20D所示，与固态成像器件20B的结构对比，TSV 157b可以设置为由导电材料形成的膜形成在贯通孔的内壁上的结构，而不是导电材料埋入在贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的贯通孔(即，引线开口155)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157b还能够起到焊盘引出结构的作用。
此外，如图20E所示，与固态成像器件20D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图20A至图20E所示的固态成像器件20A至20E中，可以针对一个引线开口155设置有多个焊盘151。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-16.第十六构造例)
接着，参照图21A至图21C说明根据第十六构造例的固态成像器件21A至21C。图21A至图21C是根据第十六构造例的固态成像器件21A至21C的示例的垂直横截面图。
在根据第十六构造例的固态成像器件21A至21C中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157以外，还设置有电极接合结构159，该电极接合结构159在第二基板110B和第三基板110C的电极处于直接接触的状态下结合到第二基板110B和第三基板110C的接合面。
具体地，如图21A所示，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合来形成。此外，TSV 157设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。这在固态成像器件21A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图21B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图21C所示，与固态成像器件21B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图21A至图21C所示的固态成像器件21A至21C中，针对一个引线开口155可以设置有多个焊盘151。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-17.第十七构造例)
随后，参照图22A至图22F说明根据第十七构造例的固态成像器件22A至22F。图22A至图22F是根据第十七构造例的固态成像器件22A至22F的示例的垂直横截面图。
在根据第十七构造例的固态成像器件22A至22F中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，其中，导电材料埋入在使第二基板110B的多层配线层125中的配线露出的第一贯通孔和使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，还设置有电极接合结构159，该电极接合结构159在第二基板110B和第三基板110C的电极处于直接接触的状态下结合到第二基板110B和第三基板110C的接合面。
具体地，如图22A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过半导体基板131且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合而形成。这在固态成像器件22A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图22B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图22C所示，与固态成像器件22B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图22D所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过半导体基板121且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第二基板110B的背面侧穿过第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图22E所示，与固态成像器件22D对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。即，焊盘151可以设置在第一基板110A的背面侧，且可以通过导电材料层510电连接至各基板的多层配线层105、125和135中的配线。
此外，如图22F所示，与固态成像器件22E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
在图22A至图22F所示的固态成像器件22A至22F中，针对一个引线开口155可以设置有多个焊盘151。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-18.第十八构造例)
接着，参照图23A至图23E说明根据第十八构造例的固态成像器件23A至23E。图23A至图23E是根据第十八构造例的固态成像器件23A至23E的示例的垂直横截面图。
在根据第十八构造例的固态成像器件23A至23E中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有双接触结构TSV 157b，其中，导电材料埋入在从第一基板110A的背面侧使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，还设置有电极接合结构159，该电极接合结构159在电极处于直接接触的状态下结合到第二基板110B和第三基板110C的接合面。
具体地，如图23A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B，且设置为这样的结构：导电材料埋入在从第一基板110A的背面侧穿过第一基板110A且使第二基板110B的多层配线层125中的配线露出的第一贯通孔和从第一基板110A的背面侧穿过第一基板110A和第二基板110B且使第三基板110C的多层配线层135中的配线露出的第二贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合来形成。这在固态成像器件23A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图23B所示，与固态成像器件23A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b以及电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图23C所示，与固态成像器件23B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图23D所示，TSV 157b可以设置为由导电材料形成的膜形成在第一贯通孔和第二贯通孔的内壁上的结构，而不是导电材料埋入在第一贯通孔和第二贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的第一贯通孔和第二贯通孔(即，引线开口155a和155b)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155a和155b的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157b还能够起到焊盘引出结构的作用。
此外，如图23E所示，与固态成像器件23D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图23A至图23E所示的固态成像器件23A至23E中，导电材料层510可以设置为与引线开口155a和155b的各者都是电隔离的。此外，焊盘151可以设置为用于引线开口155a和155b中的各者，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV 157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-19.第十九构造例)
随后，参照图24A至图24F说明根据第十九构造例的固态成像器件24A至24F。图24A至图24F是根据第十九构造例的固态成像器件24A至24F的示例的垂直横截面图。
在根据第十九构造例的固态成像器件24A至24F中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，该TSV 157b连接至第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线，且在该TSV 157b中，导电材料埋入在一个贯通孔中。此外，还设置有电极接合结构159，其中，设置在第二基板110B和第三基板110C的接合面上的各电极在接触的状态下彼此结合。
具体地，如图24A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。TSV 157b设置为从第三基板110C的背面侧穿过第三基板110C，且设置为这样的结构：导电材料埋入在与第三基板110C的多层配线层135中的配线接触且使第二基板110B的多层配线层125中的配线露出的一个贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合而形成。这在固态成像器件24A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图24B所示，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。这使焊盘151能够通过导电材料层510电连接至第一基板110A的多层配线层105中的配线。
此外，如图24C所示，与固态成像器件24B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图24D所示，TSV 157b可以设置为从第二基板110B的背面侧穿过第二基板110B。具体地，TSV 157b可以设置为这样的结构：导电材料埋入在从第二基板110B的背面侧穿过第二基板110B，与第二基板110B的多层配线层125中的配线接触，且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。这也使TSV 157b能够将第二基板110B的配线和第三基板110C的配线彼此电连接，且因此第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线可以电连接在一起。
此外，如图24E所示，与固态成像器件24D的结构对比，焊盘151可以设置在第一基板110A的背面侧，且可以通过由形成在引线开口155的内壁上的导电材料层510形成的膜电连接至第一基板110A的多层配线层105中的配线。具体地，引线开口155形成为从第一基板110A的背面侧穿过半导体基板101且使第一基板110A的多层配线层105中的配线露出。此外，由含有钨(W)等的导电材料层510形成的膜形成在引线开口155的内壁上，且导电材料层510延伸至位于第一基板110A的背面侧的绝缘膜109的上侧。此外，焊盘151设置在延伸至位于第一基板110A的背面侧的绝缘膜109的上侧的导电材料层510上。这使得焊盘151能够通过导电材料层510电连接至第一基板110A的多层配线层105中的配线。
此外，如图24F所示，与固态成像器件24E的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图24A至图24F所示的固态成像器件24A至24F中，导电材料层510可以设置为与引线开口155a和155b的各者都是电隔离的。此外，焊盘151可以设置为用于引线开口155a和155b中的各者，或多个焊盘151可以设置为用于引线开口155a和155b中的一者。此外，TSV157a和157b可以均连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(4-20.第二十构造例)
接着，参照图25A至图25E说明根据第二十构造例的固态成像器件25A至25E。图25A至图25E是根据第二十构造例的固态成像器件25A至25E的示例的垂直横截面图。
在根据第二十构造例的固态成像器件25A至25E中，除了将第一基板110A的信号线和电源线与第二基板110B的信号线和电源线彼此电连接的双接触结构TSV 157a以外，还设置有共用接触结构TSV 157b，该TSV 157b连接至第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线，且在TSV 157b中，导电材料埋入在设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B的一个贯通孔中。此外，还设置有电极接合结构159，其中，设置在第二基板110B和第三基板110C的接合面上的各电极在接触的状态下彼此结合。
具体地，如图25A所示，TSV 157a设置为这样的结构：导电材料埋入在从第三基板110C的背面侧穿过第三基板110C和第二基板110B且使第一基板110A的多层配线层105中的配线露出的第一贯通孔和从第三基板110C的背面侧穿过第三基板110C且使第二基板110B的多层配线层125中的配线露出的第二贯通孔中。此外，TSV 157b设置为从第一基板110A的背面侧穿过第一基板110A和第二基板110B，且设置为这样的结构：导电材料埋入在与第二基板110B的多层配线层125中的配线接触且使第三基板110C的多层配线层135中的配线露出的一个贯通孔中。此外，电极接合结构159通过将设置在第二基板110B的多层配线层125的最上层上的电极和设置在第三基板110C的多层配线层135的最上层上的电极在直接接触的状态下彼此结合而形成。这在固态成像器件25A中使第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线通过TSV 157a和157b和电极接合结构159电连接在一起。此外，焊盘151设置在第一基板110A的多层配线层105、第二基板110B的多层配线层125和第三基板110C的多层配线层135中任一者的内部就足够了。
此外，如图25B所示，与固态成像器件25A的结构对比，导电材料层510可以设置在第一基板110A的背面侧，且焊盘151可以设置在导电材料层510上。导电材料层510设置为延伸至在第一基板110A的背面侧露出的TSV 157b的上侧。这使焊盘151(其用作与外部电路的接触点)能够通过TSV 157a和157b和电极接合结构159电连接至第一基板110A、第二基板110B和第三基板110C的各信号线以及各电源线。
此外，如图25C所示，与固态成像器件25B的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
此外，如图25D所示，TSV 157b可以设置为由导电材料形成的膜形成在贯通孔的内壁上的结构，而不是导电材料埋入在贯通孔中的结构。具体地，由导电材料层510形成的膜形成在TSV 157b的贯通孔(即，引线开口155)上，且第二基板110B的多层配线层125中的配线和第三基板110C的多层配线层135中的配线通过导电材料层510彼此电连接。在这种情况下，TSV 157b可以具有类似于焊盘引出结构的结构，通过由形成在引线开口155的内壁上的导电材料层510形成的膜，该焊盘引出结构允许焊盘151与各基板的多层配线层中的配线之间的电连接。这使得TSV 157b还能够起到焊盘引出结构的作用。
此外，如图25E所示，与固态成像器件25D的结构对比，焊盘151可以形成为埋入在绝缘膜109的内部。
注意，在图25A至图25E所示的固态成像器件25A至25E中，针对一个引线开口155可以设置有多个焊盘151。此外，TSV 157可以连接至与焊盘151类似的由第二金属形成的配线，或可以连接至与普通配线类似的由第一金属形成的配线。
(5.应用例)
(电子装置的应用)
将说明上述的根据本实施例的固态成像器件1至25E的应用例。这里说明可以应用固态成像器件1至25E的电子装置的数个示例。
图26A图示了作为可以应用根据本实施例的固态成像器件1至25E的电子装置的示例的智能手机的外观。如图26A所示，智能手机901包括：操作单元903，包括用于接收由用户做出的操作输入的按钮；显示单元905，显示各种类型的信息；和摄像单元(未图示)，设置在壳体中且对要观察的物体的图像进行电子拍摄。摄像单元可以包括固态成像器件1至25E。
图26B和26C均图示了作为可以应用根据本实施例的固态成像器件1至25E的电子装置的另一示例的数码相机的外观。图26B图示了从前方(被摄体侧)观察的数码相机911的外观，图26C图示了从后方观察的数码相机911的外观。如图26B和26C所示，数码相机911包括主体(相机体)913、可互换镜头单元915、拍摄时被用户抓握的抓握单元917、显示各种类型信息的监视器919、显示由用户在拍摄时观察的直通图像(through image)的EVF 921以及设置在壳体中且对要观察的物体的图像进行电子拍摄的摄像单元(未图示)。摄像单元可以包括固态成像器件1至25E。
上面说明了可以应用根据本实施例的固态成像器件1至25E的电子装置的数个示例。注意，可以应用固态成像器件1至25E的电子装置不限于上面例示的电子装置，而是固态成像器件1至25E可应用为诸如摄像机、眼镜型可穿戴设备、HMD(Head Mounted Display，头戴式显示器)、平板PC或游戏机等任何电子装置上安装的摄像单元。
(固态成像器件的其它结构的应用)
注意，根据本发明的技术可以应用于图27A所示的固态成像器件。图27A是可以应用根据本发明的技术的固态成像器件的构造例的横截面图。
在固态成像器件中，PD(photodiode，光电二极管)20019接收从半导体基板20018的背面(图中的上面)侧进来的入射光20001。在PD 20019上方，设置有平坦化膜20013，CF(color filter，滤色器)20012和微透镜20011。顺序地通过各单元的入射光20001被光接收面20017接收，且经过光电转换。
例如，在PD 20019中，n型半导体区域20020形成为累积电荷(电子)的电荷累积区域。在PD 20019中，n型半导体区域20020设置在半导体基板20018的p型半导体区域20016和20041的内部。n型半导体区域20020的半导体基板20018的正面(下面)侧设置有比背面(上面)侧更高杂质浓度的p型半导体区域20041。即，PD 20019具有HAD(Hole-AccumulationDiode，空穴累积二极管)结构，且p型半导体区域20016和20041被形成用于抑制在与n型半导体区域20020的上面侧和下面侧的各界面处的暗电流的产生。
将多个像素20010彼此电隔离的像素隔离单元20030设置在半导体基板20018的内部，且PD 20019设置为由该像素隔离单元20030限定的区域。在图中，在从上面侧观察固态成像器件的情况下，像素隔离单元20030例如以网格形状形成为插入在多个像素20010之间，且PD 20019形成在由该像素隔离单元20030限定的区域中。
在各PD 20019中，阳极接地。在固态成像器件中，由PD 20019累积的信号电荷(例如，电子)通过未图示的传输Tr(MOS FET)等读出，且作为电信号输出至未图示的VSL(垂直信号线)。
配线层20050设置到半导体基板20018的与设置有诸如遮光膜20014、CF 20012和微透镜20011等各单元的背面(上面)相反的正面(下面)。
配线层20050包括配线20051和绝缘层20052。配线20051形成在绝缘层20052中，且电连接至各元件。配线层20050是所谓的多层配线层，且通过多次交替地堆叠层间绝缘膜和配线20051而形成。层间绝缘膜被包括在绝缘层20052中。这里，作为配线20051，连接至诸如传输Tr等用于从PD 20019读出电荷的Tr的配线以及诸如VSL等各配线以其间插入有绝缘层20052的方式堆叠。
配线层20050在与设置有PD 20019的侧相反的面上设置有支撑基板20061。例如，包括硅半导体且具有数百μm厚度的基板设置为支撑基板20061。
遮光膜20014设置于半导体基板20018的背面(图中上表面)侧。
遮光膜20014被构造用于从半导体基板20018的上方朝向半导体基板20018的背面阻挡入射光20001的一部分。
遮光膜20014设置在半导体基板20018内部设置的像素隔离单元20030的上方。这里，遮光膜20014设置为以突起的形状突出，且诸如硅氧化物膜等绝缘膜20015插入在遮光膜20014与半导体基板20018的背面(上表面)之间。与之相比，为了使入射光20001进入PD20019，在半导体基板20018内部设置的PD 20019的上方存在开口而未设置遮光膜20014。
即，在从图中上表面侧观察固态成像器件的情况下，遮光膜20014在平面图中具有网格形状，且形成有入射光20001通过到达光接收面20017的开口。
遮光膜20014由阻挡光的遮光材料形成。例如，钛(Ti)膜和钨(W)膜顺序地堆叠以形成遮光膜20014。此外，能够通过顺序地堆叠例如氮化钛(TiN)膜和钨(W)膜形成遮光膜20014。
遮光膜20014覆盖有平坦化膜20013。平坦化膜20013使用透光的绝缘材料来形成。
像素隔离单元20030包括凹槽20031、固定电荷膜20032和绝缘膜20033。
固定电荷膜20032形成在半导体基板20018的背面(上表面)侧以覆盖凹槽20031，该凹槽20031限定了多个像素20010之间的空间。
具体地，固定电荷膜20032设置为以预定的厚度覆盖在半导体基板20018的背面(上表面)侧形成的凹槽20031的内表面。然后，绝缘膜20033设置为埋入在(装载在)覆盖有固定电荷膜20032的凹槽20031的内部。
这里，固定电荷膜20032使用具有负固定电荷的高介电材料来形成，以在与半导体基板20018的界面形成正电荷(空穴)累积区域，且抑制暗电流的产生。固定电荷膜20032形成为具有负固定电荷。这使负固定电荷将电场施加于与半导体基板20018的界面，且这形成正电荷(空穴)累积区域。
可以使用例如氧化铪膜(HfO2膜)来形成固定电荷膜20032。此外，例如，可以将固定电荷膜20032形成为使固定电荷膜20032额外包括铪，锆，铝，钽，钛，镁，钇和镧系元素等的氧化物中的至少一者。
此外，根据本发明的技术可以应用于图27B所示的固态成像器件。图27B图示了可以应用根据本发明的技术的固态成像器件的示意性构造。
固态成像器件30001包括：摄像单元(所谓的像素单元)30003，其中，多个像素30002二维地规则布置；和周边电路，即配置在摄像单元30003周围的垂直驱动单元30004、水平传输单元30005和输出单元30006。各像素30002包括作为一个光电转换元件的光电二极管30021以及多个像素晶体管(MOS晶体管)Tr1、Tr2、Tr3和Tr4。
光电二极管30021具有其中累积信号电荷的区域，该信号电荷是通过使用入射光进行光电转换且通过光电转换产生的。在本示例中，多个像素晶体管包括四个MOS晶体管，即传输晶体管Tr1、复位晶体管Tr2、放大晶体管Tr3和选择晶体管Tr4。传输晶体管Tr1是将光电二极管30021中累积的信号电荷读出到下述的浮动扩散(FD)区域30022中的晶体管。复位晶体管Tr2是用于将规定值设定为FD区域30022的电势的晶体管。放大晶体管Tr3是用于将读出到FD区域30022的信号电荷进行电子放大的晶体管。选择晶体管Tr4是用于选择一行像素并将像素信号读出到垂直信号线30008的晶体管。
注意，尽管未图示，但是也可以在像素中包括光电二极管PD和除了选择晶体管Tr4之外的三个晶体管。
在像素30002的电路构造中，传输晶体管Tr1的源极连接至光电二极管30021，且传输晶体管Tr1的漏极连接至复位晶体管Tr2的源极。用作传输晶体管Tr1和复位晶体管Tr2之间电荷电压转换装置的FD区域30022(对应于传输晶体管的漏极区域和复位晶体管的源极区域)连接至放大晶体管Tr3的栅极。放大晶体管Tr3的源极连接至选择晶体管Tr4的漏极。复位晶体管Tr2的漏极和放大晶体管Tr3的漏极连接至电源电压供给单元。此外，选择晶体管Tr4的源极连接至垂直信号线30008。
共同施加于布置成一行的像素的复位晶体管Tr2的栅极的行复位信号以相同方式共同施加于一行像素的传输晶体管Tr1的栅极的行传输信号和以相同方式共同施加于一行选择晶体管Tr4的栅极的行选择信号均从垂直驱动单元30004供给。
水平传输单元30005包括与各列的垂直信号线30008连接的放大器或模拟/数字转换器(ADC)，在本示例中，水平传输单元30005是模拟/数字转换器30009、列选择电路(开关装置)30007和水平传输线(例如，总线配线，其包括与数据位线的数量相同数量的配线)30010。输出单元30006包括放大器或模拟/数字转换器和/或信号处理电路，在本示例中，输出单元30006是信号处理电路30011(其处理来自水平传输线30010的输出)和输出缓冲器30012。
在该固态成像器件30001中，各行的像素30002的信号经过由各模拟/数字转换器30009进行的模拟/数字转换，通过顺序选择的列选择电路30007被读出到水平传输线30010中，且被水平地顺序传输。读出到水平传输线30010的图像数据通过信号处理电路30011由输出缓冲器30012输出。
作为像素3002的通常操作，首先，传输晶体管Tr1的栅极和复位晶体管Tr2的栅极导通以清空光电二极管30021中的所有电荷。然后，传输晶体管Tr1的栅极和复位晶体管Tr2的栅极截止以累积电荷。接着，复位晶体管Tr2的栅极在光电二极管30021的电荷被读出前立即导通，且FD区域30022的电势被复位。此后，复位晶体管Tr2的栅极截止，且传输晶体管Tr1的栅极导通以将电荷从光电二极管30021传输到FD区域30022。放大晶体管Tr3响应于电荷施加于栅极来对信号电荷进行电子放大。同时，在紧跟着读取前的FD复位时，仅待被读取的像素中的选择晶体管Tr4导通，且经过了电荷电压转换的图像信号从该像素中的放大晶体管Tr3被读出到垂直信号线30008。
上面已经说明了可以应用根据本发明的技术的固态成像器件的其它结构示例。
(相机的应用例)
例如，上述的固态成像器件可应用于电子装置，诸如：数码相机或摄像机等相机系统、具有摄像功能的移动电话、或具有摄像功能的其它装置。作为电子装置的构造例，下面将相机作为示例进行说明。图27C是图示了可以应用根据本发明的技术的摄像机的构造例的说明图。
本示例的相机10000包括：固态成像器件10001；光学系统10002，将入射光引导至固态成像器件10001的光接收传感器单元；快门装置10003，设置在固态成像器件10001和光学系统10002之间；和驱动电路10004，驱动固态成像器件10001。此外，相机10000包括对固态成像器件10001的输出信号进行处理的信号处理电路10005。
光学系统(光学镜头)10002将来自被摄体的图像光(入射光)的图像形成在固态成像器件10001的成像表面(未图示)上。这使信号电荷在固态成像器件10001中累积预定的时段。注意，光学系统10002可以包括光学透镜组，该光学透镜组包括多个光学透镜。此外，快门装置10003控制入射光在固态成像器件10001上的照光时段和遮光时段。
驱动电路10004将驱动信号供给到固态成像器件10001和快门装置10003。然后，驱动电路10004根据供给的驱动信号来控制固态成像器件10001向信号处理电路10005输出信号的操作和快门装置10003的快门操作。即，在本示例中，根据驱动电路10004供给的驱动信号(时序信号)来进行将信号从固态成像器件10001传输至信号处理电路10005的操作。
信号处理电路10005对固态成像器件10001传输来的信号进行各种类型的信号处理。经历各种类型信号处理的信号(AV-SIGNAL，音频视频信号)存储在诸如存储器等存储介质(未图示)中，或输出至监视器(未图示)。
上面已经说明了可以应用根据本发明的技术的相机的示例。
(内窥镜手术系统的应用例)
例如，根据本发明的技术可以应用于内窥镜手术系统。
图27D图示了能够应用根据本发明的实施例的技术(本技术)的内窥镜手术系统的示意性构造例。
在图27D中，图示了这样的状态：外科医生(医生)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术。如图所示，内窥镜手术系统11000包括：内窥镜11100；诸如气腹管11111和能量装置11112等其它手术工具11110；将内窥镜11100支撑在其上的支撑臂装置11120；和其上安装有各种内窥镜手术装置的推车11200。
内窥镜11100包括镜筒11101和相机头部11102，镜筒11101的从远端起的预定长度的区域插入患者11132的体腔中，相机头部11102连接到镜筒11101的近端。在所示的示例中，图示了内窥镜11100包括作为刚性内窥镜的硬性镜筒11101。然而，内窥镜11100还可以包括作为柔性内窥镜的柔性镜筒11101。
镜筒11101在远端处具有开口，物镜安装在该开口中。光源装置11203连接到内窥镜11100，使得光源装置11203产生的光通过在镜筒11101中延伸的光导被引导至镜筒11101的远端，且该光通过物镜朝向患者11132的体腔中的观察目标照射。应注意，内窥镜11100可以是直视内窥镜，或可以是斜视内窥镜或侧视内窥镜。
相机头部11102内部设置有光学系统和摄像元件，使得来自观察目标的反射光(观察光)通过光学系统会聚在摄像元件上。摄像元件对观察光进行光电转换，以产生对应于观察光的电信号，即对应于观察图像的图像信号。该图像信号作为原始(RAW)数据而被传输到相机控制单元(CCU)11201。
CCU 11201包括中央处理单元(CPU)或图形处理单元(GPU)等，且集中控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自相机头部11102的图像信号，且对图像信号进行用于基于图像信号显示图像的各种图像处理，例如显影处理(去马赛克处理)等。
显示装置11202在CCU 11201的控制下基于经过CCU 11201进行的图像处理的图像信号显示图像。
光源装置11203例如包括诸如发光二极管(LED)等光源，且在手术区域进行成像时将照射光供给到内窥镜11100。
输入装置11204是内窥镜手术系统11000的输入接口。用户能够通过输入装置11204将各种类型的信息或指令输入到内窥镜手术系统11000。例如，用户会输入用于改变内窥镜11100的摄像条件(照射光的种类、放大率或焦距等)的指令或其他指令。
手术工具控制装置11205控制能量装置11112的驱动，该能量装置11112用于烧灼或切割组织，或用于封合血管等。气腹装置11206通过气腹管11111将气体馈送到患者11132的体腔中以使体腔膨胀，以便确保内窥镜11100的视野且确保外科医生的工作空间。记录器11207是能够记录与手术相关的各种类型信息的装置。打印机11208是能够以各种格式(诸如文本、图像或图形等)打印与手术相关的各种类型信息的装置。
应注意，对手术区域进行成像时向内窥镜11100供给照射光的光源装置11203可以包括例如LED、激光光源或它们的组合的白光源。在白光源包括红、绿、蓝(RGB)激光光源的组合的情况下，因为能够高精度地控制每种颜色(每个波长)的输出强度和输出时刻，所以光源装置11203能够进行拍摄图像的白平衡的调整。此外，在这种情况下，如果以时分方式使用来自各RGB激光光源的激光束照射观察目标且与照射时刻同步地控制相机头部11102的摄像元件的驱动，则也能够以时分方式拍摄分别对应于R、G、B颜色的图像。根据该方法，即使不为摄像元件设置滤色器，也能够获得彩色图像。
此外，可以控制光源装置11203，使得以预定的时间间隔改变要输出的光强度。通过与改变光强度的时刻同步地控制相机头部11102的摄像元件的驱动来以时分方式获取图像并且通过组合图像，能够产生不具有曝光不足造成的遮挡阴影(underexposed blockedup shadow)和过曝高亮(overexposed highlight)的高动态范围图像。
此外，光源装置11203可以被构造为供给准备用于特定光观察的具有预定波段的光。在特定光观察中，例如，通过利用身体组织对光吸收的波长依赖性，照射与常规观察时的照射光(即，白光)相比的窄波段的光，进行以高对比度对诸如黏膜表面的血管等预定组织进行成像的窄波段观察(窄波段成像)。可替代地，在特定光观察中，可以进行荧光观察，该荧光观察用于根据由于照射激发光而产生的荧光来获得图像。在荧光观察中，可以通过将激发光照射到身体组织来进行来自身体组织的荧光的观察(自动荧光观察)，或可以通过将诸如吲哚菁绿(ICG)等试剂局部注入到身体组织中且将与试剂的荧光波长对应的激发光照射到身体组织来获得荧光图像。光源装置11203能够被构造为供给如上所述的适于特定光观察的窄波段光和/或激发光。
图27E是示意了图27D所示的相机头部11102和CCU 11201的功能构造例的框图。
相机头部11102包括镜头单元11401、摄像单元11402、驱动单元11403、通信单元11404和相机头部控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。相机头部11102和CCU 11201通过传输电缆11400连接以用于彼此通信。
镜头单元11401是设置在与镜筒11101的连接位置处的光学系统。从镜筒1110的远端收入的观察光被引导到相机头部11102且被引入到镜头单元11401中。镜头单元11401包括多个透镜的组合，这多个透镜包括变焦透镜和聚焦透镜。
摄像单元11402包括的摄像元件的数量可以是一个(单板型)或多数(多板型)。在摄像单元11402被构造为多板型的情况下，例如，摄像元件产生与R、G、B分别对应的图像信号，且可以组合这些图像信号来获得彩色图像。摄像单元11402也可以被构造为具有一对摄像元件，这一对摄像元件用于获取准备用于三维(3D)显示的右眼图像信号和左眼图像信号。如果进行3D显示，那么外科医生11131能够更准确地掌握手术区域的活体组织的深度。应注意，在摄像单元11402被构造为立体型的情况下，设置与摄像元件分别对应的多个镜头单元11401的系统。
此外，摄像单元11402可以不一定设置在相机头部11102上。例如，摄像单元11402可以紧接在镜筒11101内部的物镜之后设置。
驱动单元11403包括致动器，且在相机头部控制单元11405的控制下，使镜头单元11401的变焦透镜和聚焦透镜沿光轴移动预定距离。因此，能够适当地调整由摄像单元11402拍摄的图像的放大率和焦点。
通信单元11404包括用于向/从CCU 11201发送/接收各种类型信息的通信装置。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为原始数据传输到CCU 11201。
此外，通信单元11404从CCU 11201接收用于对相机头部11102的驱动进行控制的控制信号，且将控制信号供给到相机头部控制单元11405。例如，控制信号包括与摄像条件相关的信息，诸如指定拍摄图像的帧速率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄图像的放大率和焦点的信息。
应注意，摄像条件(诸如帧速率、曝光值、放大率或焦点等)可以由用户指定，或可以由CCU 11201的控制单元11413根据获取的图像信号自动设定。在后一种情况下，AE(自动曝光)功能，AF(自动对焦)功能和AWB(自动白平衡)功能被结合在内窥镜11100中。
相机头部控制单元11405根据通过通信单元11404从CCU 11201接收的控制信号来控制相机头部11102的驱动。
通信单元11411包括用于向/从相机头部11102发送/接收各种类型信息的通信装置。通信单元11411通过传输电缆11400接收从相机头部11102传输来的图像信号。
此外，通信单元11411将用于对相机头部11102的驱动进行控制的控制信号传输到相机头部11102。能够通过电通信或光通信等传输图像信号和控制信号。
图像处理单元11412对从相机头部11102传输来的原始数据形式的图像信号进行各种图像处理。
控制单元11413进行与通过内窥镜11100来拍摄手术区域等的图像相关的以及与通过拍摄手术区域等的图像而获得的拍摄图像的显示相关的各种类型的控制。例如，控制单元11413产生用于对相机头部11102的驱动进行控制的控制信号。
此外，控制单元11413根据经过图像处理单元11412的图像处理的图像信号来控制显示装置11202显示对手术区域等进行成像的拍摄图像。此时，控制单元11413可以使用各种图像识别技术来识别拍摄图像中的各种物体。例如，控制单元11413能够通过检测拍摄图像中包括的物体的边缘的形状和颜色等来识别手术工具(诸如镊子)、特定活体区域、出血和使用能量装置11112时产生的雾等。当控制单元11413控制显示装置11202显示拍摄获图像时，控制单元11413可以使用识别结果来使各种类型的手术辅助信息以与手术区域的图像叠加的方式而被显示。在手术辅助信息以叠加方式而被显示并呈现给外科医生11131的情况下，能够减轻外科医生11131的负担，且外科医生11131能够确信地进行手术。
将相机头部11102和CCU 11201彼此连接的传输电缆11400是准备用于电信号通信的电信号电缆、准备用于光通信的光纤、或准备用于电通信和光通信这两者的复合电缆。
这里，虽然在所示的示例中通过使用传输电缆11400的有线通信来进行通信，但是可以通过无线通信来进行相机头部11102和CCU 11201之间的通信。
上面已经说明了可以应用根据本发明的技术的内窥镜手术系统的示例。根据本发明的技术例如可以应用于上述部件中的相机头部11102的摄像单元11402。根据本发明的技术应用于摄像单元11402可以获得手术区域的更清晰图像。这使得外科医生能够确信地检查手术区域。
注意，这里已经说明了内窥镜手术系统作为示例，但是根据本发明的技术例如可以额外地应用于显微手术系统等。
(移动体的应用例)
例如，根据本发明的技术可以实现为安装在任何类型的移动体上的装置，该移动体诸如是汽车、电车、混动车、摩托车、自行车、个人移动设备、飞机、无人机、船舶或机器人等。
图27F是示意了作为能够应用根据本发明的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图27F所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构造，图示了微计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010起到用于控制如下设备的控制装置的作用：用于产生车辆驱动力的驱动力产生装置(诸如内燃机或驱动电机等)、用于将驱动力传输至车轮的驱动力传输机构、用于对车辆的转向角度进行调整的转向机构和用于产生车辆的制动力的制动装置等。
车体系统控制单元12020根据各种程序来控制设置于车体的各种装置的操作。例如，车体系统控制单元12020起到控制无钥匙进入系统、智能钥匙系统、电动窗装置或诸如车头灯、车尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置的作用。在这种情况下，从取代钥匙的移动装置传输的电波或来自各种开关的信号能够输入至车体系统控制单元12020。车体系统控制单元12020接收输入的电波或信号，且控制车辆的锁门装置、电动窗装置或灯等。
车外信息检测单元12030检测与包括车辆控制系统12000的车辆的外部有关的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031对车辆的外部的图像进行成像，并且接收成像的图像。根据接收的图像，车外信息检测单元12030可以进行检测诸如人、车辆、障碍物、指示牌或道路上的标记等物体的处理，或检测与该物体之间距离的处理。
摄像部12031是光传感器，其接收光且输出与接收的光量对应的电信号。摄像部12031能够将电信号输出为图像，或能够将电信号输出为与测量的距离相关的信息。此外，摄像部12031接收的光可以是可见光，或可以是诸如红外线等不可见光。
车内信息检测单元12040检测与车辆的内部有关的信息。例如，车内信息检测单元12040与检测驾驶员状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员摄像的相机。根据从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的精力集中度，或可以判断驾驶员是否正在打瞌睡。
微计算机12051能够根据通过车外信息检测单元12030或车内信息检测单元12040获得的与车辆的内部或外部有关的信息计算用于驱动力产生装置、转向机构或制动装置的控制目标值，且能够将控制指令输出到驱动系统控制单元12010。例如，微计算机12051能够进行为了实现先进驾驶辅助系统(ADAS)功能的协作控制，所述功能包括避免车辆碰撞或减缓车辆冲击、基于跟车距离的跟车驾驶、车辆定速巡航、车辆碰撞警告或车道偏离警告等。
此外，微计算机12051能够通过基于由车外信息检测单元12030或车内信息检测单元12040获得的与车辆的外部或内部有关的信息来控制驱动力产生装置、转向机构或制动装置等，进行以实现无人驾驶(这使得车辆不需要依赖驾驶员的操作而自主行驶)等为目的的协作控制。
此外，微计算机12051能够根据通过车外信息检测单元12030获得的与车辆的外部有关的信息将控制指令输出到车体系统控制单元12020。例如，微计算机12051能够进行如下目的的协作控制：例如根据通过车外信息检测单元12030检测到的前行车辆或对向车辆的位置控制车头灯以将远光灯变成近光灯来防止炫目。
声音/图像输出部12052将声音和图像中的至少一者的输出信号传输到输出装置，该输出装置能够在视觉或听觉上将信息通知到车辆的乘客或车辆的外部。在图27F的示例中，将音频扬声器12061、显示部12062和仪表盘12063图示为输出装置。例如，显示部12062可以包括车载显示器和抬头显示器中的至少一者。
图27G图示了摄像部12031的安装位置的示例。
在图27G中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
例如，摄像部12101、12102、12103、12104和12105配置在车辆12100的前鼻、侧视镜、后保险杠和后门的位置以及车厢内挡风玻璃上部的位置。设置到前鼻的摄像部12101和设置到车厢内挡风玻璃上部的摄像部12105主要获得车辆12100前面的图像。设置到侧视镜的摄像部12102和12103主要获得车辆12100侧面的图像。设置到后保险杠或后门的摄像部12104主要获得车辆12100后面的图像。设置到车厢内挡风玻璃上部的摄像部12105主要用于检测前行车辆、行人、障碍物、信号灯、交通标识或车道等。
顺便地，图1022示意了摄像部12101至12104的摄像范围的示例。摄像范围12111表示设置到前鼻的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置到侧视镜的摄像部12102和12103的摄像范围。摄像范围12114表示设置到后保险杠或后门的摄像部12104的摄像范围。例如，通过将摄像部12101至12104成像的图像数据叠加来获得从上方观察的车辆12100的鸟瞰图像。
摄像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一者可以是由多个摄像元件构成的立体相机，或可以是具有用于相位差检测的像素的摄像元件。
例如，微计算机12051能够根据从摄像部12101至12104获得的距离信息来确定与摄像范围12111至12114内的各三维物体之间的距离以及该距离的时域变化(相对于车辆12100的相对速度)，且因此，将特别是存在于车辆12100的行驶路径上且以预定的速度(例如，等于或大于0千米/小时)在与车辆12100大致相同的方向上行驶的最接近的三维物体提取为前行车辆。此外，微计算机12051能够预先设定要维持的与前行车辆之间的跟车距离，且进行自动制动控制(包括跟车停止控制)或自动加速控制(包括跟车起步控制)等。因此，可以进行以实现无人驾驶(这使得车辆不需要依赖驾驶员的操作而自主行驶)等为目的的协作控制。
例如，微计算机12051能够根据从摄像部12101至12104获得的距离信息将关于三维物体的三维物体数据分类成两轮车、标准尺寸车辆、大型车辆、行人、电线杆和其它三维物体的三维物体数据，提取被分类的三维物体数据，且使用提取的三维物体数据用于自动避开障碍物。例如，微计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微计算机12051确定表示与各障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值且因此存在可能碰撞的情形下，微计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并经由驱动系统控制单元12010进行强制减速或避免碰撞的转向。因此，微计算机12051能够辅助驾驶以避免碰撞。
摄像部12101至12104中的至少一者可以是检测红外线的红外相机。例如，微计算机12051能够通过判断摄像部12101至12104的拍摄图像中是否存在行人来识别行人。例如，通过如下步骤进行上述行人识别：提取作为红外相机的摄像部12101至12104的拍摄图像中的特征点；通过对表示物体轮廓的一系列特征点进行模式匹配处理来判断该物体是否是行人。当微计算机12051确定摄像部12101至12104的拍摄图像中存在行人且因此识别出行人时，声音/图像输出部12052控制显示部12062从而使用于强调的方形轮廓线显示为叠加在识别出的行人上。声音/图像输出部12052也可以控制显示部12062，从而使表示行人的图标等显示在期望位置。
上面已经说明了可以应用根据本发明的技术的车辆控制系统的示例。根据本发明的技术可以应用于上述部件中的摄像部12031等。根据本发明的技术应用于摄像部12031使得能够获得更容易看见的拍摄图像。这能够减少驾驶员的疲劳。此外，能够获得更容易识别的拍摄图像，这能够提高驾驶辅助的准确性。
(6.补充)
上面已经参照附图说明了本发明的优选实施例，然而本发明不限于上面的示例。显然，本领域普通技术人员可以发现随附权利要求所述技术理念范围内的各种替代方案或变型，且应理解，这些替代方案和变型自然属于本发明的技术范围。此外，附图示意性地图示了本发明的实施例。因此，附图所示的各部件的尺寸比例在一些情况下可以与各部件的实际尺寸比例不同。
注意，无需多言的是，除了上述的第一连接结构、第二连接结构和第三连接结构以外，根据本实施例的固态成像器件1至25E在必要时还可以包括使各基板彼此电连接的连接结构。例如，为了执行上述的像素ADC，固态成像器件1可以以像素或像素组为单位设置有电极接合结构159，该电极接合结构159将第一基板110A和第二基板110B的各信号线以及各电源线彼此电连接。此外，无需多言的是，固态成像器件1至25E中包括的各种配线可以在未图示的横截面中彼此连接，从而实现根据本实施例的固态成像器件1至25E的功能。
此外，本文所述的效果仅仅是图示性或说明性的，而不是限制性的。即，除了上述效果以外或作为上述效果的代替，根据本发明的技术可以实现本领域技术人员从本说明书的说明中显然可得知的其它效果。
注意，本发明的技术范围也包括下面的构造。
(1)
一种固态成像器件，其包括：
第一基板，所述第一基板包括第一半导体基板和堆叠在所述第一半导体基板上的第一多层配线层，所述第一半导体基板上形成有像素单元，所述像素单元上布置有像素；
第二基板，所述第二基板包括第二半导体基板和堆叠在所述第二半导体基板上的第二多层配线层，所述第二半导体基板上形成有具有预定功能的电路；和
第三基板，所述第三基板包括第三半导体基板和堆叠在所述第三半导体基板上的第三多层配线层，所述第三半导体基板上形成有具有预定功能的电路，
所述第一基板、所述第二基板和所述第三基板依次堆叠，
所述第一基板和所述第二基板以所述第一多层配线层与所述第二半导体基板彼此相对的方式接合在一起，
所述固态成像器件包括用于将所述第一基板的电路与所述第二基板的电路彼此电连接的第一连接结构，
所述第一连接结构包括过孔，所述过孔具有如下结构：其中，导电材料埋入在使所述第一多层配线层中的预定配线露出的第一贯通孔和使所述第二多层配线层中的预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔的内壁和所述第二贯通孔的内壁上。
(2)
根据(1)所述的固态成像器件，还包括用于将所述第二基板的电路与所述第三基板的电路彼此电连接的第二连接结构，其中，所述第二连接结构包括：通过从所述第一基板的背面侧至少穿过所述第一基板以使所述第二多层配线层中的预定配线露出而设置的开口，和通过从所述第一基板的背面侧至少穿过所述第一基板和所述第二基板以使所述第三多层配线层中的预定配线露出而设置的开口。
(3)
根据(2)所述的固态成像器件，其中，通过所述开口露出的所述第二多层配线层中的所述预定配线和通过所述开口露出的所述第三多层配线层中的所述预定配线包括起到I/O单元作用的焊盘。
(4)
根据(2)所述的固态成像器件，其中
起到I/O单元作用的焊盘存在于所述第一基板的背面上，
由导电材料形成的膜形成在所述开口的内壁上，且
通过所述开口露出的所述第二多层配线层中的所述预定配线和通过所述开口露出的所述第三多层配线层中的所述预定配线通过所述导电材料电连接至所述焊盘。
(5)
根据(4)所述的固态成像器件，其中，所述第二多层配线层中的所述预定配线和所述第三多层配线层中的所述预定配线通过所述导电材料电连接至同一所述焊盘。
(6)
根据(4)所述的固态成像器件，其中，所述第二多层配线层中的所述预定配线和所述第三多层配线层中的所述预定配线通过所述导电材料电连接至彼此不同的所述焊盘。
(7)
根据(1)所述的固态成像器件，还包括用于将所述第二基板的电路与所述第三基板的电路彼此电连接的第二连接结构，其中
所述第二基板和所述第三基板以所述第二多层配线层和所述第三多层配线层彼此相对的方式接合在一起，且
所述第二连接结构包括通过穿过所述第二基板或所述第三基板而设置的过孔，所述过孔将所述第二多层配线层中的预定配线与所述第三多层配线层中的预定配线彼此电连接。
(8)
根据(7)所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在使所述第二多层配线层中的所述预定配线露出的第一贯通孔和使所述第三多层配线层中的所述预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔和所述第二贯通孔的内壁上。
(9)
根据(7)所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在设置为与所述第二多层配线层中的所述预定配线接触且使所述第三多层配线层中的所述预定配线露出的一个贯通孔或设置为与所述第三多层配线层中的所述预定配线接触且使所述第二多层配线层中的所述预定配线露出的一个贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔和所述第二贯通孔的内壁上。
(10)
根据(1)所述的固态成像器件，还包括用于将所述第一基板的电路与所述第三基板的电路彼此电连接的第三连接结构，其中
所述第二基板和所述第三基板以所述第二多层配线层和所述第三多层配线层彼此相对的方式接合在一起，且
所述第三连接结构包括通过从所述第一基板的背面侧或所述第三基板的背面侧至少穿过所述第二基板而设置的过孔，所述过孔将所述第一多层配线层中的预定配线与所述第三多层配线层中的预定配线彼此电连接。
(11)
根据(10)所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在使所述第一多层配线层中的所述预定配线露出的第一贯通孔和使所述第三多层配线层中的所述预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔的结构为：由导电材料形成的膜形成在所述第一贯通孔和所述第二贯通孔的内壁上。
(12)
根据(10)所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在设置为与所述第三多层配线层中的所述预定配线接触且使所述第一多层配线层中的所述预定配线露出的一个贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述贯通孔的内壁上。
(13)
根据(12)所述的固态成像器件，其中，所述过孔也电连接至所述第二多层配线层中的所述预定配线。
(14)
根据(1)至(13)中任一项所述的固态成像器件，还包括用于将所述第二基板的电路与所述第三基板的电路彼此电连接的第二连接结构，其中，所述第二连接结构存在于所述第二基板与所述第三基板的接合面上，且所述第二连接结构包括电极接合结构，在所述电极接合结构中，形成在各所述接合面上的电极以彼此直接接触的方式彼此结合。
(15)
根据(1)至(14)中任一项所述的固态成像器件，其中，所述第二基板和所述第三基板包括逻辑电路和存储电路中的至少一者，所述逻辑电路执行与所述固态成像器件的操作相关的各种类型的信号处理，所述存储电路临时保存由所述第一基板的各像素获取的像素信号。
(16)
根据(1)至(15)中任一项所述的固态成像器件，其中
所述第二基板包括对由所述第一基板的各像素获取的像素信号进行AD转换的像素信号处理电路，且
所述第一连接结构与各所述像素关联地存在以用于将所述像素信号传输至所述像素信号处理电路。
(17)
一种电子装置，其包括对观察对象进行电子摄像的固态成像器件，
所述固态成像器件包括
第一基板，所述第一基板包括第一半导体基板和堆叠在所述第一半导体基板上的第一多层配线层，所述第一半导体基板上形成有像素单元，所述像素单元上布置有像素；
第二基板，所述第二基板包括第二半导体基板和堆叠在所述第二半导体基板上的第二多层配线层，所述第二半导体基板上形成有具有预定功能的电路；和
第三基板，所述第三基板包括第三半导体基板和堆叠在所述第三半导体基板上的第三多层配线层，所述第三半导体基板上形成有具有预定功能的电路，
所述第一基板、所述第二基板和所述第三基板依次堆叠，
所述第一基板和所述第二基板以所述第一多层配线层与所述第二半导体基板彼此相对的方式接合在一起，
所述固态成像器件包括用于将所述第一基板的电路与所述第二基板的电路彼此电连接的第一连接结构，
所述第一连接结构包括过孔，所述过孔具有如下结构：其中，导电材料埋入在使所述第一多层配线层中的预定配线露出的第一贯通孔和使所述第二多层配线层中的预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔的内壁和所述第二贯通孔的内壁上。
附图标记的列表
1，1a，1b，6A至6G，7A至7P，8A至8J，9A至9H，10A至10J，11A至11H，12A至12P，13A至13J，14A至14P，15A至15J，16A至16C，17A至17F，18A至18E，19A至19F，20A至20E，21A至21C，22A至22F，23A至23E，24A至24F，25A至25E 固态成像器件
101，121，131 半导体基板
103，109，123，129，133 绝缘膜
105，125，135 多层配线层
110A 第一基板
110B 第二基板
110C 第三基板
111 CF层
113 ML阵列
151 焊盘
153，153a，153b 焊盘开口
155，155a，155b，155c，155d 引线开口
157，157a，157b TSV
159，159a，159b 电极接合结构
510 导电材料层
901 智能手机(电子装置)
911 数码相机(电子装置)

Claims (17)

1.一种固态成像器件，其包括：
第一基板，所述第一基板包括第一半导体基板和堆叠在所述第一半导体基板上的第一多层配线层，所述第一半导体基板上形成有像素单元，所述像素单元上布置有像素；
第二基板，所述第二基板包括第二半导体基板和堆叠在所述第二半导体基板上的第二多层配线层，所述第二半导体基板上形成有具有预定功能的电路；和
第三基板，所述第三基板包括第三半导体基板和堆叠在所述第三半导体基板上的第三多层配线层，所述第三半导体基板上形成有具有预定功能的电路，
所述第一基板、所述第二基板和所述第三基板依次堆叠，
所述第一基板和所述第二基板以所述第一多层配线层与所述第二半导体基板彼此相对的方式接合在一起，
所述固态成像器件包括用于将所述第一基板的电路与所述第二基板的电路彼此电连接的第一连接结构，
所述第一连接结构包括过孔，所述过孔具有如下结构：其中，导电材料埋入在使所述第一多层配线层中的预定配线露出的第一贯通孔和使所述第二多层配线层中的预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔的内壁和所述第二贯通孔的内壁上。
2.根据权利要求1所述的固态成像器件，还包括用于将所述第二基板的电路与所述第三基板的电路彼此电连接的第二连接结构，其中，所述第二连接结构包括：通过从所述第一基板的背面侧至少穿过所述第一基板以使所述第二多层配线层中的预定配线露出而设置的开口，和通过从所述第一基板的背面侧至少穿过所述第一基板和所述第二基板以使所述第三多层配线层中的预定配线露出而设置的开口。
3.根据权利要求2所述的固态成像器件，其中，通过所述开口露出的所述第二多层配线层中的所述预定配线和通过所述开口露出的所述第三多层配线层中的所述预定配线包括起到I/O单元作用的焊盘。
4.根据权利要求2所述的固态成像器件，其中
起到I/O单元作用的焊盘存在于所述第一基板的背面上，
由导电材料形成的膜形成在所述开口的内壁上，且
通过所述开口露出的所述第二多层配线层中的所述预定配线和通过所述开口露出的所述第三多层配线层中的所述预定配线通过所述导电材料电连接至所述焊盘。
5.根据权利要求4所述的固态成像器件，其中，所述第二多层配线层中的所述预定配线和所述第三多层配线层中的所述预定配线通过所述导电材料电连接至同一所述焊盘。
6.根据权利要求4所述的固态成像器件，其中，所述第二多层配线层中的所述预定配线和所述第三多层配线层中的所述预定配线通过所述导电材料电连接至彼此不同的所述焊盘。
7.根据权利要求1所述的固态成像器件，还包括用于将所述第二基板的电路与所述第三基板的电路彼此电连接的第二连接结构，其中
所述第二基板和所述第三基板以所述第二多层配线层和所述第三多层配线层彼此相对的方式接合在一起，且
所述第二连接结构包括通过穿过所述第二基板或所述第三基板而设置的过孔，所述过孔将所述第二多层配线层中的预定配线与所述第三多层配线层中的预定配线彼此电连接。
8.根据权利要求7所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在使所述第二多层配线层中的所述预定配线露出的第一贯通孔和使所述第三多层配线层中的所述预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔和所述第二贯通孔的内壁上。
9.根据权利要求7所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在设置为与所述第二多层配线层中的所述预定配线接触且使所述第三多层配线层中的所述预定配线露出的一个贯通孔或设置为与所述第三多层配线层中的所述预定配线接触且使所述第二多层配线层中的所述预定配线露出的一个贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔和所述第二贯通孔的内壁上。
10.根据权利要求1所述的固态成像器件，还包括用于将所述第一基板的电路与所述第三基板的电路彼此电连接的第三连接结构，其中
所述第二基板和所述第三基板以所述第二多层配线层和所述第三多层配线层彼此相对的方式接合在一起，且
所述第三连接结构包括通过从所述第一基板的背面侧或所述第三基板的背面侧至少穿过所述第二基板而设置的过孔，所述过孔将所述第一多层配线层中的预定配线与所述第三多层配线层中的预定配线彼此电连接。
11.根据权利要求10所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在使所述第一多层配线层中的所述预定配线露出的第一贯通孔和使所述第三多层配线层中的所述预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔的结构为：由导电材料形成的膜形成在所述第一贯通孔和所述第二贯通孔的内壁上。
12.根据权利要求10所述的固态成像器件，其中，所述过孔具有如下结构：其中，导电材料埋入在设置为与所述第三多层配线层中的所述预定配线接触且使所述第一多层配线层中的所述预定配线露出的一个贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述贯通孔的内壁上。
13.根据权利要求12所述的固态成像器件，其中，所述过孔也电连接至所述第二多层配线层中的所述预定配线。
14.根据权利要求1所述的固态成像器件，还包括用于将所述第二基板的电路与所述第三基板的电路彼此电连接的第二连接结构，其中，所述第二连接结构存在于所述第二基板与所述第三基板的接合面上，且所述第二连接结构包括电极接合结构，在所述电极接合结构中，形成在各所述接合面上的电极以彼此直接接触的方式彼此结合。
15.根据权利要求1所述的固态成像器件，其中，所述第二基板和所述第三基板包括逻辑电路和存储电路中的至少一者，所述逻辑电路执行与所述固态成像器件的操作相关的各种类型的信号处理，所述存储电路临时保存由所述第一基板的各像素获取的像素信号。
16.根据权利要求1所述的固态成像器件，其中
所述第二基板包括对由所述第一基板的各像素获取的像素信号进行AD转换的像素信号处理电路，且
所述第一连接结构与各所述像素关联地存在以用于将所述像素信号传输至所述像素信号处理电路。
17.一种电子装置，其包括对观察对象进行电子摄像的固态成像器件，
所述固态成像器件包括
第一基板，所述第一基板包括第一半导体基板和堆叠在所述第一半导体基板上的第一多层配线层，所述第一半导体基板上形成有像素单元，所述像素单元上布置有像素；
第二基板，所述第二基板包括第二半导体基板和堆叠在所述第二半导体基板上的第二多层配线层，所述第二半导体基板上形成有具有预定功能的电路；和
第三基板，所述第三基板包括第三半导体基板和堆叠在所述第三半导体基板上的第三多层配线层，所述第三半导体基板上形成有具有预定功能的电路，
所述第一基板、所述第二基板和所述第三基板依次堆叠，
所述第一基板和所述第二基板以所述第一多层配线层与所述第二半导体基板彼此相对的方式接合在一起，
所述固态成像器件包括用于将所述第一基板的电路与所述第二基板的电路彼此电连接的第一连接结构，
所述第一连接结构包括过孔，所述过孔具有如下结构：其中，导电材料埋入在使所述第一多层配线层中的预定配线露出的第一贯通孔和使所述第二多层配线层中的预定配线露出且与所述第一贯通孔不同的第二贯通孔中；或者，所述过孔具有如下结构：其中，由导电材料形成的膜形成在所述第一贯通孔的内壁和所述第二贯通孔的内壁上。
CN201880023019.4A 2017-04-04 2018-03-23 固态成像器件和电子装置 Active CN110494981B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-074810 2017-04-04
JP2017074810 2017-04-04
JP2017156733 2017-08-15
JP2017-156733 2017-08-15
PCT/JP2018/011567 WO2018186194A1 (ja) 2017-04-04 2018-03-23 固体撮像装置、及び電子機器

Publications (2)

Publication Number Publication Date
CN110494981A true CN110494981A (zh) 2019-11-22
CN110494981B CN110494981B (zh) 2024-04-19

Family

ID=63712069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023019.4A Active CN110494981B (zh) 2017-04-04 2018-03-23 固态成像器件和电子装置

Country Status (7)

Country Link
US (3) US10998369B2 (zh)
JP (1) JP7184753B2 (zh)
KR (2) KR102545311B1 (zh)
CN (1) CN110494981B (zh)
DE (1) DE112018001859T5 (zh)
TW (2) TW202247446A (zh)
WO (1) WO2018186194A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497093A (zh) * 2020-10-26 2022-05-13 豪威科技股份有限公司 像素阵列基板及相关方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018186194A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11411036B2 (en) * 2017-04-04 2022-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
CN111630843B (zh) * 2018-02-01 2023-06-16 索尼半导体解决方案公司 固态摄像装置、其制造方法和电子设备
US11308618B2 (en) 2019-04-14 2022-04-19 Holovisions LLC Healthy-Selfie(TM): a portable phone-moving device for telemedicine imaging using a mobile phone
US12014500B2 (en) 2019-04-14 2024-06-18 Holovisions LLC Healthy-Selfie(TM): methods for remote medical imaging using a conventional smart phone or augmented reality eyewear
TW202109615A (zh) * 2019-06-26 2021-03-01 日商索尼半導體解決方案公司 攝像裝置
JP2021005656A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
TW202105758A (zh) * 2019-06-26 2021-02-01 日商索尼半導體解決方案公司 攝像裝置
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
JP2021082803A (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
DE102020116340A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
US11594571B2 (en) 2020-02-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked image sensor device and method of forming same
JP2021158320A (ja) * 2020-03-30 2021-10-07 キヤノン株式会社 半導体装置及びその製造方法、機器
KR20210132363A (ko) * 2020-04-27 2021-11-04 에스케이하이닉스 주식회사 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 패키지
CN117941070A (zh) * 2021-11-04 2024-04-26 索尼半导体解决方案公司 光检测装置和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
CN105593995A (zh) * 2013-12-19 2016-05-18 索尼公司 半导体器件及其制造方法和电子装置
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN106165099A (zh) * 2014-04-18 2016-11-23 索尼公司 固体摄像装置、固体摄像装置制造方法和电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696081B2 (ja) 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
TW201637190A (zh) 2015-03-25 2016-10-16 Sony Corp 固體攝像裝置及電子機器
WO2018186194A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
CN105593995A (zh) * 2013-12-19 2016-05-18 索尼公司 半导体器件及其制造方法和电子装置
CN106165099A (zh) * 2014-04-18 2016-11-23 索尼公司 固体摄像装置、固体摄像装置制造方法和电子设备
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497093A (zh) * 2020-10-26 2022-05-13 豪威科技股份有限公司 像素阵列基板及相关方法
CN114497093B (zh) * 2020-10-26 2024-06-11 豪威科技股份有限公司 像素阵列基板及相关方法

Also Published As

Publication number Publication date
DE112018001859T5 (de) 2019-12-19
US20210217797A1 (en) 2021-07-15
TW202247446A (zh) 2022-12-01
US12002833B2 (en) 2024-06-04
KR20190131485A (ko) 2019-11-26
TW201839967A (zh) 2018-11-01
US10998369B2 (en) 2021-05-04
US20230020137A1 (en) 2023-01-19
JPWO2018186194A1 (ja) 2020-02-13
KR102545311B1 (ko) 2023-06-20
US20200105814A1 (en) 2020-04-02
US11476294B2 (en) 2022-10-18
WO2018186194A1 (ja) 2018-10-11
CN110494981B (zh) 2024-04-19
TWI776872B (zh) 2022-09-11
JP7184753B2 (ja) 2022-12-06
KR20230092028A (ko) 2023-06-23

Similar Documents

Publication Publication Date Title
CN110494981A (zh) 固态成像器件和电子装置
KR102545846B1 (ko) 고체 촬상 장치, 및 전자 기기
US11948961B2 (en) Solid-state imaging device and electronic device including coupling structures for electrically interconnecting stacked semiconductor substrates
CN110476250A (zh) 固态成像器件和电子装置
US20220085093A1 (en) Solid-state imaging device and electronic apparatus
WO2018186193A1 (ja) 固体撮像装置、及び電子機器
US11411036B2 (en) Solid-state imaging device and electronic apparatus
US12027558B2 (en) Solid-state imaging device and electronic apparatus
KR20240091074A (ko) 고체 촬상 장치 및 전자 기기
TW202232741A (zh) 光電轉換元件、光檢測裝置、光檢測系統、電子機器及移動體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant