CN114497093A - 像素阵列基板及相关方法 - Google Patents

像素阵列基板及相关方法 Download PDF

Info

Publication number
CN114497093A
CN114497093A CN202111175633.2A CN202111175633A CN114497093A CN 114497093 A CN114497093 A CN 114497093A CN 202111175633 A CN202111175633 A CN 202111175633A CN 114497093 A CN114497093 A CN 114497093A
Authority
CN
China
Prior art keywords
trench
floating diffusion
diffusion region
pixel array
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111175633.2A
Other languages
English (en)
Other versions
CN114497093B (zh
Inventor
臧辉
陈刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN114497093A publication Critical patent/CN114497093A/zh
Application granted granted Critical
Publication of CN114497093B publication Critical patent/CN114497093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供了一种像素阵列基板和一种图像传感器中的像素阵列的像素单元。像素阵列基板包括在半导体基板中形成的浮动扩散区域和第一光电二极管。所述半导体基板的顶表面限定出沟槽1A和沟槽1B，所述沟槽1A和所述沟槽1B中的每一个(i)从所述沟槽1A和所述沟槽1B之间的所述顶表面的平面区域延伸到所述半导体基板中，并且(ii)具有位于所述浮动扩散区域和所述第一光电二极管之间的相对于所述浮动扩散区域的相应的远端。在平行于所述顶表面的水平面中并且沿着所述沟槽1A和所述沟槽1B之间的沟槽间方向，所述沟槽1A和所述沟槽1B之间的第一空间间隔随着与所述浮动扩散区域的距离的增加而增加。

Description

像素阵列基板及相关方法
技术领域
本发明涉及一种像素阵列基板和一种图像传感器中的像素阵列的像素单元。
背景技术
在诸如独立数码相机、移动设备、汽车组件和医疗设备之类的商业产品中，相机模块包括图像传感器和其像素阵列。像素阵列包括多个像素。像素阵列的像素密度是图像传感器上每单位面积的像素数。在操作中，相机模块的镜头在图像传感器上形成其视场内物体的图像。该物体可作为入射到相机上的多个无限小的照明点源–“脉冲”被查看。镜头将多个脉冲中的每个脉冲在像素阵列的平面处成像为多个点扩散函数–“脉冲响应”中的相应一个。图像传感器捕获的图像的分辨率部分地取决于与脉冲响应的大小相比的像素大小。因此，提高相机最大可达到的分辨率的一种方式是通过减少像素大小来提高像素密度。减少像素大小的动机导致了具有竖直转移栅的像素的发展。
多个像素中的每个像素包括光电二极管、浮动扩散区域和转移栅(transfergate)。转移栅控制从光电二极管到浮动扩散区域的电子流动，并且可以是场效应晶体管的一部分。到达光电二极管的光产生光电子。开启转移栅形成导电通道，其允许积累的光电子从光电二极管转移或流动到浮动扩散区域。当转移栅被加脉冲到关闭状态时，相关电势低于光电二极管的电势，使在对应能带图中的势垒升高，以阻止电子从光电二极管流动到浮动扩散区域，从而防止光电子流动到浮动扩散区域。
在一种常见的像素架构中，光电二极管和浮动扩散区域在像素内在平行于像素阵列的平面的横向方向上横向移置，转移栅位于其间。该平面相对于与其垂直的竖直方向水平定向，竖直方向限定了到达像素阵列的法向入射光(照明)的方向。这样的水平定向限制了像素密度可以增加的程度。因此，提高像素密度的一种方式是将光电二极管、转移栅和浮动扩散区域定向在具有竖直分量的方向上。这种转移栅是竖直转移栅的例子。
发明内容
当竖直转移栅开启且浮动扩散区域接近其电子存储容量时，光电二极管和浮动扩散区域之间的电势差变得足够小，并且电荷从浮动扩散区域反向注入到光电二极管。这种电荷反向注入现象会导致图像伪影，尤其是当转换增益高时。本文公开的实施例解决了这个问题。为此，提供了一种像素阵列基板和一种图像传感器中的像素阵列的像素单元。
在第一方面，一种像素阵列基板包括在半导体基板中形成的浮动扩散区域和第一光电二极管。半导体基板的顶表面限定出沟槽1A和沟槽1B，沟槽1A和沟槽1B中的每一个(i)从沟槽1A和沟槽1B之间的顶表面的平面区域延伸到半导体基板中，并且(ii)具有位于浮动扩散区域和第一光电二极管之间的相对于浮动扩散区域的相应的远端。在平行于顶表面的水平面中并且沿着沟槽1A和沟槽1B之间的沟槽间方向，沟槽1A和沟槽1B之间的第一空间间隔随着与浮动扩散区域的距离的增加而增加。
在一些实施例中，所述沟槽1A和所述沟槽1B中的每一个具有位于所述浮动扩散区域和所述第一光电二极管之间的相对于所述浮动扩散区域的相应的近端。
在一些实施例中，所述沟槽1A和所述沟槽1B中的每一个具有位于所述浮动扩散区域中的相对于所述浮动扩散区域的相应的近端。
在一些实施例中，在所述水平面中，所述沟槽1A在与所述浮动扩散区域相交的第一方向上是长方形的；以及所述沟槽1B在与所述浮动扩散区域相交且不平行于所述第一方向的第二方向上是长方形的。
在一些实施例中，在所述水平面中，所述沟槽1A和所述沟槽1B中的每一个延伸到所述浮动扩散区域中并被所述浮动扩散区域围绕。
在一些实施例中，在垂直于所述平面区域并包括所述沟槽1A和所述沟槽1B的竖直平面中，所述沟槽1A和所述沟槽1B之间的距离随着与所述平面区域的距离的增加而增加。
在一些实施例中，所述顶表面包括限定出所述沟槽1A的内侧壁的第一侧壁区域，在垂直于所述平面区域的竖直平面中所述内侧壁包括凹部。
在一些实施例中，所述浮动扩散区域的结深超过了所述凹部相对于所述平面区域的最大深度的二分之一。
在一些实施例中，所述沟槽1A和所述沟槽1B关于垂直于所述顶表面并与所述浮动扩散区域相交的第一竖直平面呈镜面对称。
在一些实施例中，在所述水平面中，所述沟槽1A和所述沟槽1B之间的角度在10度和30度之间。
在一些实施例中，所述顶表面包括限定出所述沟槽1A的侧沟槽表面和底部沟槽表面，并且所述像素阵列基板进一步包括：填充所述沟槽1A的栅极1A；和衬于所述侧沟槽表面和所述底部沟槽表面上的第一氧化物层，使得所述第一氧化物层位于所述栅极1A和所述半导体基板之间。所述第一氧化物层和所述栅极1A形成与所述第一光电二极管电连接的第一竖直转移栅。
在一些实施例中，所述顶表面包括限定出所述沟槽1B的第二侧沟槽表面和第二底部沟槽表面，并且所述像素阵列基板进一步包括：填充所述沟槽1B的栅极1B；和衬于所述第二侧沟槽表面和所述第二底部沟槽表面上的第二氧化物层，使得所述第二氧化物层位于所述栅极1B和所述半导体基板之间。所述第二氧化物层和所述栅极1B形成第二竖直转移栅，所述第二竖直转移栅通过设置在所述半导体基板的所述顶表面上的平面转移栅电连接到(i)所述第一光电二极管和(ii)所述第一竖直转移栅。
在一些实施例中，所述第一竖直转移栅的至少一部分和所述第二竖直转移栅的至少一部分被所述浮动扩散区域围绕。
在一些实施例中，所述像素阵列基板进一步包括：在所述半导体基板中形成的第二光电二极管，所述浮动扩散区域位于所述第一光电二极管和所述第二光电二极管之间。所述半导体基板的所述顶表面限定出沟槽2A和沟槽2B，所述沟槽2A和所述沟槽2B中的每一个(i)从所述沟槽2A和所述沟槽2B之间的所述顶表面的第二平面区域延伸到所述半导体基板中，并且(ii)具有位于所述浮动扩散区域和所述第二光电二极管之间的相对于所述浮动扩散区域的相应的远端。在所述水平面中并且沿着所述沟槽间方向，所述沟槽2A和所述沟槽2B之间的第二空间间隔随着与所述浮动扩散区域的距离的增加而增加。
在一些实施例中，所述沟槽1A和所述沟槽1B关于垂直于所述顶表面并与所述浮动扩散区域相交的第一竖直平面呈镜面对称；以及所述沟槽2A和所述沟槽2B关于所述第一竖直平面呈镜面对称。
在一些实施例中，所述像素阵列基板进一步包括：光电二极管的多个行和光电二极管的多个列，其在平行于所述水平面的检测平面中形成光电二极管的二维阵列，所述第一光电二极管在所述多个行中的第一行和所述多个列中的第一列中，所述第二光电二极管在所述多个行中与所述第一行相邻的第二行中，并且在所述多个列中与所述第一列相邻的第二列中。
在第二方面，一种图像传感器中的像素阵列的像素单元包括在半导体基板中形成的多个光电二极管、在半导体基板中形成的浮动扩散区域和多个转移栅。多个转移栅中的每一个(i)位于半导体基板的表面上，并且(ii)将多个光电二极管中的相应光电二极管耦接到浮动扩散区域，并且(iii)包括平面栅、第一竖直栅、以及在与表面平行的平面中不与第一竖直栅平行于的第二竖直栅。第一竖直栅和第二竖直栅中的每一个从平面栅延伸到半导体基板中。第一竖直栅和第二竖直栅在多个光电二极管中的该相应光电二极管附近。
在一些实施例中，所述转移栅的所述第一竖直栅和所述第二竖直栅中的每一个具有(i)位于所述浮动扩散区域与所述相应光电二极管之间的相对于所述浮动扩散区域的相应的近端，以及(ii)位于所述相应光电二极管附近的相对于所述浮动扩散区域的相应的远端；其中，所述第一竖直栅和所述第二竖直栅的相应的远端之间的间距大于所述第一竖直栅和所述第二竖直栅的相应的近端之间的间距。
在一些实施例中，所述转移栅的所述第一竖直栅和所述第二竖直栅的相应的近端位于所述浮动扩散区域中，并且所述第一竖直栅和所述第二竖直栅的至少一部分被所述浮动扩散区域围绕。
在一些实施例中，在所述平面中在所述第一竖直栅和所述第二竖直栅之间的间距随着从所述相应光电二极管向所述浮动扩散区域的距离的增加而减小。
在一些实施例中，在所述平面中在所述第一竖直栅和所述第二竖直栅之间的角度在10度和30度之间。
在一些实施例中，在垂直于所述表面的竖直平面中，所述第一竖直栅和所述第二竖直栅之间的距离随着与所述表面的距离的增加而增加。
附图说明
图1描绘了对场景进行成像的相机。
图2是像素阵列基板的横截面示意图，它是图1中相机的像素阵列基板的实施例。
图3是四晶体管(“4T”)像素的电路图，它是图2中的像素的候选像素电路架构。
图4是像素阵列基板的横截面示意图，它是图2中的像素阵列基板的示例。
图5是图示一个实施例中的图4的像素阵列基板内的势能跃迁的能带图。
图6–8是像素阵列基板的相应视图，它是图2的像素阵列基板的示例。
图9包括半导体基板的横截面视图，它是图6–8的半导体基板的示例。
图10是图示一个实施例中图6–8的像素阵列基板内的势能跃迁的能带图。
图11是图示一个实施例中图6–8的像素阵列基板内的势能跃迁的能带图。
图12是像素阵列基板的横截面示意图，它是图6–8的像素阵列基板的示例。
图13是像素阵列基板的示意性平面图，它是图6–8的像素阵列基板的示例。
具体实施方式
在整个说明书中对“一个示例”或“一个实施例”的引用是指结合该示例描述的特定特征、结构或特点包括在本发明的至少一个示例中。因此，在整个说明书中各处出现的短语“在一个示例中”或“在一个实施例中”不一定都是指同一个示例。此外，在一个或多个示例中，可以以任何合适的方式组合特定的特征、结构或特点。
为了便于描述，在本文中可以使用空间相对术语，诸如“在...下方”、“在...之下”、“下”、“在...下面”、“在...上方”、“上”等，以描述一个元件或特征与其他一个或多个元件或特征的关系，如图所示。将理解的是，除了附图中描绘的朝向之外，空间相对术语还意图涵盖设备在使用或操作中的不同朝向。例如，如果附图中的设备被翻转，那么被描述为在其他元件或特征“下方”或“之下”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，术语“在...之下”和“在...下面”可以涵盖上方和下方两个朝向。可以以其他方式将设备定向(旋转90度或以其他朝向)，并相应地解释本文中使用的空间相对描述语。此外，还将理解的是，当一层被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
术语半导体基板可以是指使用诸如硅、硅-锗、锗、砷化镓及其组合之类的半导体形成的基板。术语半导体基板也可以是指由一种或多种半导体形成的基板，该基板经历了在基板中形成区域和/或结的先前工艺步骤。半导体基板还可以包括各种特征，诸如掺杂和未掺杂的半导体、硅的外延层以及在基板上形成的其他半导体结构。
在整个说明书中，使用了几个技术术语。这些术语应具有其所属领域中的普通含义，除非在本文中专门限定或者它们的使用上下文明确地暗示为其他。应当注意的是，在本文件中，元素名称和符号可以互换使用(例如，Si与硅)；但是，两者具有完全相同的含义。
图1描绘了对场景进行成像的相机190。相机190包括图像传感器192，图像传感器192包括像素阵列基板100。像素阵列基板100的组成元素可以包括硅和锗中的至少一种。像素阵列基板100包括像素阵列112A。图像传感器192可以是芯片级封装或板上芯片封装的一部分。
图2是像素阵列基板200的横截面示意图，像素阵列基板200是图像传感器192的像素阵列基板100的示例。图2所示的横截面平行于由正交轴A1和A3形成的平面，在下文中称为x-z平面，轴A1和A3均与轴A2正交。在本文中，x-y平面由正交轴A1和A2形成，平行于x-y平面的平面被称为横向平面。除非另有规定，本文中物体的高度是指物体沿轴A3的范围。在本文中，对轴x、y或z的提及分别是指轴A1、A2和A3。另外，本文中的水平面与x-y平面平行，宽度是指物体沿y轴的范围，竖直方向是沿z轴的。
像素阵列基板200包括半导体基板210，半导体基板210具有底部基板表面211和顶部基板表面219，底部基板表面211和顶部基板表面219均可以垂直于方向A3。在本文中，顶部基板表面219可被称为半导体基板210的前侧表面，而底部基板表面211可被称为半导体基板210的背侧表面。在本文中，顶部基板表面219可被称为半导体基板210的非照明表面，而与顶部基板表面219相对的底部基板表面211可被称为半导体基板210的照明表面。半导体基板210包括多个像素单元并且每个像素单元包括形成像素阵列212A的多个像素212，像素阵列212A是像素阵列112A的示例。
图3是四晶体管(“4T”)电路310的电路图，它是像素212的候选像素电路架构。像素电路310包括光电二极管PD1、转移晶体管TX1、复位晶体管RST、源跟随晶体管SF、行选择晶体管RS。电路310与图像传感器192的位线302电连接。在以下描述中最好一起查看图2和图3。
在实施例中，每个像素212是共享像素单元的多个像素之一。图3描绘了像素单元电路320，它是共享像素单元的候选像素电路架构。像素单元电路320包括电路310和电路315。电路315包括共享像素单元的三个附加像素的附加相应光电二极管PD2–PD4和转移晶体管TX2–TX4。像素电路315和电路310代表共享像素单元320的像素电路。在本文中，转移晶体管TX是指转移晶体管TX1–TX4之一。
每个像素212包括相应的光电二极管240、具有竖直转移栅280的相应转移晶体管(例如转移晶体管TX)和相应的浮动扩散区域260。每个像素212的光电二极管240至少部分地掩埋在像素阵列基板200中，并配置为响应于其上的入射光(照明)产生和积累电荷，例如，入射光是在图像传感器192的集成期中从半导体基板210的底部基板表面211(例如半导体基板210的背侧表面)进入的。光电二极管240是图3的任一光电二极管PD1–PD4的示例。
光电二极管240(例如光电二极管PD1–PD4之一)与浮动扩散区域260的电连接取决于施加到与像素212相关的相应转移晶体管(例如转移晶体管TX)的转移栅(例如竖直转移栅280)的电压。例如在图像传感器192的集成期中，在相应像素212的光电二极管240(例如转移晶体管TX的源极)中积累的电荷(例如光电子)可以选择性地转移到浮动扩散区域260(例如转移晶体管TX的漏极)，这取决于施加到与像素212相关的相应转移晶体管(例如转移晶体管TX)的转移栅(例如竖直转移栅280)的电压，例如在后续电荷转移期间。光电二极管240可以是各种配置的形式，包括钉扎光电二极管配置、部分钉扎光电二极管配置。
每个转移晶体管(例如转移晶体管TX1的竖直栅极)的转移栅(例如竖直转移栅280)形成在由顶部基板表面219的侧沟槽表面222和底部沟槽表面224限定的相应沟槽230中。
在实施例中，每个像素212是共享像素单元中的一个像素单位，每个像素单元进一步包括由共享像素单元中的像素212所共享的复位晶体管RST、源跟随晶体管SF和行选择晶体管RS。复位晶体管RST耦接在电源线和浮动扩散区域260之间，以在复位期中在复位信号的控制下复位(例如，将浮动扩散区域260放电或充电到预设电压，例如电源电压VDD)。复位晶体管RST还通过相应的转移晶体管TX(例如，转移晶体管TX1–TX4)进一步耦接到光电二极管240(例如光电二极管PD1–PD4之一)以在复位期中将光电二极管240复位到预设电压。浮动扩散区域260耦接到源跟随晶体管SF的栅极。源跟随晶体管SF耦接在电源线和行选择晶体管RS之间。源跟随晶体管SF操作以基于接收到的浮动扩散区域260的电压来调制图像信号输出，其中图像信号对应于在其栅极处的集成期中在每个像素的光电二极管240中积累的光电子量。行选择晶体管RS在行选择信号的控制下，将源跟随晶体管RS的输出(例如图像信号)选择性地耦接到读出列线(例如位线302)。
在操作中，在图像传感器192的集成期(也称为曝光期或积累期)中，光电二极管240检测或吸收入射在像素212上的光，并光生电荷。在集成期中，每个转移晶体管TX1–TX4都被关断，即相应转移晶体管TX1–TX4的竖直转移栅280接收到截止信号(例如负偏压)。光电二极管240中积累的光生电荷指示入射到光电二极管240上的光量。在集成期之后，每个转移晶体管TX1–TX4开启，沿竖直转移栅结构形成传导通道并在转移晶体管TX1–TX4的竖直转移栅280处接收到转移信号(例如正偏压)时，通过传导通道将光生电荷从光电二极管240转移到浮动扩散区域260。源跟随晶体管SF产生图像信号。耦接到源跟随器晶体管的行选择晶体管RS然后选择性地将信号读出到列位线上以用于后续图像处理。
所公开的竖直转移栅结构适用于共享型像素单元，其中浮动扩散区域由多个光电二极管共享，但也可适用于各种附加或替代类型的像素单元中的任一种，例如四晶体管像素单元、五晶体管像素单元或六晶体管像素单元。
图4是像素阵列基板400的横截面示意图，它是图2中像素阵列基板200的示例。图4图示了共享像素单元，其中多个光电二极管，例如四个光电二极管，共享公共浮动扩散区域。重申的是，共享像素单元中的每个光电二极管将光生电荷转移到浮动扩散区域。像素阵列基板400包括半导体基板410，半导体基板410包括沟槽430、多个光电二极管440和浮动扩散区域460，它们分别是用于共享像素单元类型的半导体基板210、沟槽230、光电二极管240和浮动扩散区域260的示例。半导体基板410具有顶表面(或顶部基板表面)419，它是顶部基板表面219的示例。沟槽430包括在顶表面419上以恒定距离455隔开的一对平行沟槽430(1)和430(2)。图4表示了垂直于x-y平面并且在沟槽430(1)和430(2)之间的对称平面426。沟槽430(1)和430(2)关于对称平面426对称。
每对相邻沟槽430是相应转移栅480的一部分，它由每个沟槽430周围的相应正方形表示。为了说明清楚，在图4中并非所有转移栅480都用附图标记进行标记。每个转移栅480包括顶表面419上的平面转移栅和两个竖直栅极。每个竖直栅极在z方向上从平面转移栅的一定深度，从平面转移栅延伸到半导体基板410。每个竖直栅极形成在相应的沟槽430中并且相应转移栅的竖直栅极对以恒定距离455隔开。
在实施例中，在相邻光电二极管440之间的半导体基板中设置注入隔离阱，例如通过注入具有与光电二极管相反导电类型的掺杂剂，以电隔离相邻的光电二极管440。
图5是作为沿垂直于x-y平面的对称平面426中的方向的位置510的函数并在半导体基板410内的势能520的电势能带图500。光电二极管440在位置511和512之间。位置512和513表示在半导体基板410中相应光电二极管440和浮动扩散区域450之间的转移通道区域的位置。浮动扩散区域460在位置513和514之间。在操作中，由520描绘的转移通道区域的电势能级在位置512和513之间是恒定的(例如斜率为零)，因为距离455是恒定的。图5将与转移通道区域相关的该电势能级表示为电势524，将光电二极管440中的电势能级表示为电势能级522，将电势522和524之间的电势差表示为势能差502。与光电二极管440相关的电势能级可对应于积累光生电荷时光电二极管的钉扎电压Vpin。
浮动扩散区域460的最高电势能级表示为电势能级526。当浮动扩散区域460在电荷转移期间接近其电子存储容量时，能带图中的电势能级526、522和524之间的差异足够小，使得光电二极管440和扩散区域460之间的电场不再足够大以在它们之间转移足够的电荷，并且光生电荷可以从浮动扩散区域460通过由转移栅480形成的转移通道区域回流到光电二极管440，称为电荷的反向注入现象。因此，脉冲转移栅480不会完全地耗尽光电二极管440的收集电荷，即电荷转移不充分或不完全，这导致在由相机190产生的图像中表现为黑点的图像滞后。
图6是具有双竖直转移栅结构的像素的像素阵列基板600的横截面示意图，在下文中简称像素阵列基板600。像素阵列基板600是图2中像素阵列基板200的示例。像素阵列基板600具有形成于其上的多个像素单元，其中图6是一个像素单元的图示。图7是像素阵列基板600的一部分的等距视图。图7表示横截面8A和8B。图8分别描绘了像素阵列基板600在横截面8A和8B中的横截面视图801和802。在以下描述中最好一起查看图6–8。
像素阵列基板600包括半导体基板610，半导体基板610是半导体基板210的示例。半导体基板610包括多个光电二极管640和浮动扩散区域660，它们是光电二极管240和浮动扩散区域260的相应示例。
半导体基板610具有限定出沟槽631(1)和沟槽632(1)的顶表面(或顶部基板表面)619。具体地，每个沟槽631和632由表面619的相应的侧沟槽表面622和相应的底部沟槽表面624限定。图8表示沟槽底部平面814，它与底部沟槽表面624相交。表面622和624分别是表面222和224的示例。
像素阵列基板600弥补了像素阵列基板400的缺陷，因为相邻的沟槽631和632随着与浮动扩散区域660的距离增加而发散。因此，当在沟槽631和632中形成的竖直转移栅保持在恒定的电势能级时，相邻沟槽之间的势能在光电二极管640和浮动扩散区域660之间是倾斜的，这产生增加流向那里的电流的电场，从而降低电荷反向注入和相关图像伪影的可能性。
在实施例中，像素阵列基板600还包括(i)光电二极管640(2)和沟槽631(2)和632(2)，(ii)光电二极管640(3)和沟槽631(3)和632(3)，以及(iii)光电二极管640(4)和沟槽631(4)和632(4)中的至少一个。浮动扩散区域660位于第一光电二极管640(1)和640(2)之间，以及也位于光电二极管640(3)和640(4)之间。在实施例中，每个沟槽631和632是相应的转移栅680的一部分，转移栅680由每个沟槽631和632周围相应的矩形表示。当接通时，每个转移栅680将相应的光电二极管640电耦接到浮动扩散区域660，用于控制相应的光电二极管640和浮动扩散区域660之间的电荷转移操作。在实施例中，像素阵列基板600包括表面619上的平面栅极，该平面栅极电连接填充相应相邻沟槽631和632的竖直栅极。在这样的实施例中，转移栅680包括平面栅极和填充相邻沟槽631和632的两个竖直栅极。
光电二极管640(1)至640(4)可以被分组在一个像素单元中。在图6中图示的像素单元被配置为共享像素单元，并且其中多个光电二极管640(1)至640(4)被耦接到公共浮动扩散区域660和公共读出电路，该公共读出电路包括公共源跟随器、公共复位晶体管和公共行选择晶体管。为了清楚地说明，在图6中不是所有的转移栅680都用附图标记进行了标记。
在实施例中，像素阵列基板600包括以阵列形式布置的多个像素单元并且每个像素单元包括像素612(k)，其中k是小于或等于4的正整数。可以理解的是，在其他实施例中，根据像素单元配置，k可以大于四。像素612(k)形成2×2像素单元之一。每个像素612(k)包括光电二极管640(k)、沟槽631(k)、沟槽632(k)和浮动扩散区域660，浮动扩散区域660是每个像素612(1–4)所共有的。
像素612被布置成像素阵列，像素阵列包括分别沿轴B1和B2的多个行和列。在实施例中，像素阵列的像素节距(pitch，或称为间距或间隔)小于1.1μm，例如，像素节距可以在0.6微米和3.0微米之间。
在实施例中，与相应的像素612相关的转移栅680包括相应的平面转移栅670和分别设置在沟槽631、632中的竖直转移栅。竖直转移栅被布置为从相应的平面转移栅670以一定深度延伸到半导体基板610中。在一个实施例中，平面转移栅670完全地覆盖相应的竖直转移栅。在一个实施例中，平面转移栅670部分地覆盖相应的竖直转移栅。像素612是图2中像素212的示例。
在本文中，附图中由以括号中的数字作为后缀的附图标记表示的元件是由附图标记表示的元件的示例。例如，每个光电二极管640(1，2，...，N)是光电二极管640的相应的示例，而每个沟槽632(1，2，...，N)是沟槽632的相应的示例。因此，除非另有规定，具有后缀(m)的两个元件之间的关系也适用于具有后缀(n≠m)的两个元件之间的关系，其中m和n是正整数。虽然以下描述涉及带有括号中的数字(1)的元件，但它也可以适用于括号中的数字(2)、(3)和(4)中的至少一个。归因于像素612(1)或其任何元件的属性也可分别归因于一个或多个像素612(2–4)及其任何元件。
每个沟槽631和632从沟槽631(1)和沟槽632(1)之间的顶表面619的平面区域628延伸到半导体基板610中。每个沟槽631(1)和沟槽632(1)在平面区域628和平面814之间具有深度837，如图8所示。在实施例中，深度837在0.3微米和0.6微米之间。
图6表示沟槽间方向625和包括沟槽间轴625的沟槽间平面626。沟槽间轴625与轴A1平行。沟槽间轴625在沟槽631(1)和632(1)之间。沟槽间平面626垂直于平面区域628。在实施例中，沟槽间平面626是沟槽631(1)和632(1)之间的对称平面，使得沟槽631(1)和632(1)关于沟槽间平面626呈镜面对称。
在包括平面区域628并沿沟槽间轴625的水平面中，以距离655隔开沟槽631(1)和632(1)，本文中也称为hT(x)。距离655沿沟槽间轴625随着与浮动扩散区域660的距离增加而增加，使得沟槽631(1)和632(1)的纵向朝向不平行，如非零角度656所示。在实施例中，角度656在10度和30度之间。该角度范围实现了上述倾斜势能的益处，同时避免了在沟槽631和632在图6所示的相应近端633处接合。
相对于浮动扩散区域660，每个沟槽631和632具有相应的远端638和相应的近端633。每个远端638位于相应的光电二极管640(1)附近并远离浮动扩散区域660。每个近端633位于浮动扩散区域660附近并远离相应的光电二极管640(1)。在近端633处，一对沟槽631和632之间的横向间距(距离655)等于顶部近端距离653。在远端638处，距离655等于超过顶部近端距离653的顶部远端距离658。在实施例中，顶部近端距离653的范围为从0.03微米至0.10微米。在实施例中，顶部远端距离658的范围为从0.12微米至0.30微米。当顶部远端距离658超过0.3微米时，形成在相邻沟槽631中的双竖直转移栅不再能够耦接，从而无法实现双竖直转移栅结构的益处。
在实施例中，每个近端633(1)和633(2)位于浮动扩散区域660和光电二极管640(1)之间。在实施例中，至少一个沟槽631和至少一个沟槽632横向延伸到浮动扩散区域660中，使得至少一个近端位于浮动扩散区域660中。在一些实施例中，相应转移栅的至少一对沟槽631、632在至少三个侧面延伸到浮动扩散区域660中并被其围绕。例如，图6示出了每个沟槽631(4)和632(4)延伸到浮动扩散区域660中。重申的是，沟槽631(4)和632(4)的相应近端633被浮动扩散区域660围绕。因此，设置在相应沟槽631(4)和沟槽632(4)中的相应的转移栅680的每个竖直转移栅具有在水平面中被浮动扩散区域660围绕的一端(例如，近端633)。将沟槽631和632延伸到扩散区域660中，增加了与光电二极管640和浮动扩散区域660之间的转移通道区域相关的势能的斜率，从而促进了从相应的光电二极管到浮动扩散区域660的电荷转移，并降低了电荷反向注入和相关图像伪影的可能性。
在包括平面区域628的平面中，每个沟槽631和632具有长度639和沟槽宽度634，沟槽宽度634在近端633和远端638的一个或两个处。在实施例中，宽度634在0.05微米和0.15微米之间。在实施例中，长度639在0.1微米和0.5微米之间。在实施例中，长度639超过沟槽宽度634。
在实施例中，沟槽631(1)和沟槽632(1)在相应的方向635(1)和637(1)上呈长方形，方向635(1)和637(1)在浮动扩散区域660内相交于点664。方向635(1)和637(1)不平行，而是它们之间的角度为图7所示的角度656。沟槽631(1)和沟槽632(1)彼此不平行。因此，在相应的沟槽631(1)和沟槽632(2)中设置的转移栅680的一对竖直转移栅不彼此平行。在实施例中，点664在包括平面区域628的平面中位于浮动扩散区域660的几何中心处。
在沟槽底部平面814和横截面8A中，沟槽631(1)和632(1)以底部近端距离853隔开。在实施例中，底部近端距离853等于顶部栅间顶部近端距离653。在实施例中，底部近端距离853超过顶部栅间顶部近端距离653，如图8的横截面视图801所示。
在沟槽底部平面814和横截面8B中，沟槽631(1)和632(1)以底部远端距离858隔开。在实施例中，底部远端距离853等于顶部远端距离658。在实施例中，底部远端距离858超过顶部远端距离658，如图8的横截面视图802所示。在实施例中，底部远端距离858与顶部远端距离658相同。
横截面视图801(图7中的横截面8A)表示平面区域628和平面814之间的沟槽631(1)和632(2)之间的距离861，本文中也是d1(z)，其中z在平面区域628等于z0，z在平面814等于z1。深度837等于(z1-z0)，关于顶表面619，z1大于z0。在横截面8A中，距离d1(z)的范围是从平面区域628处的顶部近端距离653到平面814处的距离853。在实施例中，距离d1(z)是平面区域628(z＝z0)和平面814(z＝z1)之间的非递减函数(增加z)。在实施例中，距离d1(z)是平面区域628和平面814之间的单调递增函数。在实施例中，每个沟槽631(1)和632(2)的沟槽宽度634随着半导体基板610中的深度增加而减小，即沟槽宽度634是平面区域628(z＝z0)和平面814(z＝z1)之间的递减函数(增加z)。
横截面视图802(图7中的横截面8B)表示平面区域628和平面814之间的沟槽631(1)和632(2)之间的距离862，本文中也是d2(z)。在横截面8B中，距离d2(z)的范围是从平面区域628处的顶部远端距离658到平面814处的距离858。在实施例中，距离d2(z)是平面区域628(z＝z0)和平面814(z＝z1)之间的非递减函数(增加z)。在实施例中，距离d2(z)是平面区域628和平面814之间的单调递增函数。在实施例中，平面区域628处的顶部近端距离653小于顶部远端距离658，并且平面814处的底部近端距离853小于底部远端距离858。
距离861(d1(z))和862(d2(z))是上述的非递减函数，意味着当形成在沟槽631和632中的竖直转移栅通过接收偏置电压保持在恒定的电势能级时，沟槽间平面626中的势能在平面814和平面区域628之间是倾斜的。这种倾斜的势能对应于竖直电场841和842，这增加了从光电二极管640到平面区域628的电子流动，从而还增加了到浮动扩散区域660的电子流动。
在实施例中，在平面区域628处设置在相应沟槽631(1)和632(2)中的竖直转移栅之间的距离653越小，形成在相应光电二极管640和浮动扩散区域660之间的转移通道区域的势能向浮动扩散区域660方向的斜率(减小斜率)越陡或越大，从而促进从相应的光电二极管640到浮动扩散区域660的电荷转移并防止发生电荷反向注入。
图9分别描绘了半导体基板910在横截面8A和8B中的横截面视图901和902。半导体基板910是半导体基板610的示例，并且具有限定出沟槽931和932的顶表面(或顶部基板表面)919，沟槽931和932是沟槽631和632的相应的示例。顶表面919包括沟槽931和932之间的平面区域928。平面区域928是平面区域628的示例。每个沟槽931和932由顶表面919的相应的侧沟槽表面922(1，2)和相应的底部沟槽表面924限定。表面922和924是表面622和624的相应的示例。顶表面919包括沟槽931和932之间的平面区域928。
在沟槽底部平面914和横截面9A中，沟槽931(1)和932(1)以底部近端距离853隔开。在沟槽底部平面914和横截面9B中，沟槽931(1)和932(1)以底部远端距离858隔开。侧沟槽表面922(1，2)中的至少一个包括内凹区域923。侧沟槽表面922(1，2)中的至少一个还可以包括外凹区域926。凹区域923和926增加了自由度，用于调整沟槽间平面626中垂直方向上的势能图，因此还增加了向上方向上的电场941和942，以在相应的竖直转移栅接收到偏置电压时促进电荷转移，电场941和942分别是电场841和842的示例。
在实施例中，浮动扩散区域960被注入以至少部分地与内凹区域923和外凹区域926重叠。凹区域923和926相对于平面区域928延伸至深度927。在实施例中，半导体基板910中的浮动扩散区域960的结深至少是深度927的一半。浮动扩散区域960是浮动扩散区域660的示例。
图10是当转移栅680具有施加到其上的电压时，作为在沟槽间平面626中沿x方向的位置1010的函数、平行于x-y平面并在半导体基板610内的势能的势能图1000。光电二极管640在位置1011和1012之间。位置1012和1013表示在光电二极管640和浮动扩散区域660之间加偏压时，由转移栅680形成的半导体基板610中的转移通道区域的位置。浮动扩散区域660在位置1013和1014之间。在操作中，电势能级在位置1012和1013之间降低，距离655在光电二极管640和浮动扩散区域660之间减小，促进电荷转移，同时防止电荷注入。与位置1012和1013之间的转移通道区域相关的电势能级的减小变化与沟槽631和632之间的顶部近端距离653有关。在实施例中，与位置1012和1013之间的转移通道区域相关的势能降低率与沟槽631和632之间的夹角有关。顶部近端距离653越小或两个沟槽631和632之间的角度越大，由相应的竖直转移栅之间产生的电场形成具有斜率较大的势能梯度的转移通道区域，这促进光电二极管640和浮动扩散区域660之间的电荷转移。图10将该势能表示为梯度势能1024，并将光电二极管640中的势能表示为比浮动扩散区域660的势能高的势能1022。梯度势能1024的斜率对应于两个沟槽631和632之间的顶部近端距离653。当沟槽631和632延伸到浮动扩散区域660时，位置1012和1013之间的电势差进一步增大，如由斜率相对更陡的梯度势能1025所示。
电子在浮动扩散区域660中的最高电势能级是电势能级1026。当浮动扩散区域660接近其电子存储容量(即充满电荷)时，在位置1012和1013之间斜率减小的梯度势能1024促进电荷转移并防止扩散区域660中的电子流回光电二极管640。因此，当转移栅680关断时，电子将继续流向浮动扩散区域660，这是因为在光电二极管640和浮动扩散区域660之间形成的梯度势能1024由于一对竖直转移栅之间产生的电场而降低。
图11是当栅680具有施加到其上的电压时在半导体基板610内的势能图1100。所描绘的势能1110沿着沟槽间平面626中的路径，该路径穿过平面814和平面区域628并包括光电二极管640和浮动扩散区域660两者。势能1110的斜率决定了图8所示的竖直电场841和842的幅值，并与沟槽931和932之间的距离有关。
势能图1100还包括当转移栅680具有施加到其上的电压时在半导体基板910内的势能1120。势能1120沿着与势能1110相同的路径。势能1120包括由凹区域923和926产生的非线性区域。势能1120与竖直电场941和942的幅值以及在竖直转移栅之间产生的朝向浮动扩散区域660的水平电场有关，如图9所示。
图12是像素阵列基板1200的横截面示意图，像素阵列基板1200是像素阵列基板600的示例。图12的横截面示意图在平行于x-z平面的平面中。像素阵列基板1200包括半导体基板610和沟槽631和632。像素阵列基板1200还包括填充沟槽631和632的相应的竖直栅极1282。在实施例中，像素阵列基板1200包括在半导体基板610的顶表面619上形成的平面栅极1270。平面栅极1270与从平面栅极1270分别延伸到沟槽631和632中的竖直栅极1282电连接。在实施例中，平面栅极1270由导电材料形成，导电材料为诸如多晶硅、金属或其组合。竖直栅极1282可能是与平面栅极1270一体形成的。
在实施例中，像素阵列基板1200包括竖直转移栅1280，它包括平面栅极1270、竖直栅极1282和氧化物层1275。竖直转移栅1280与光电二极管640电连接，是图2中竖直转移栅280的示例。将氧化物层1275衬于侧沟槽表面622和底部沟槽表面624两者上，使得氧化物层1275在栅极1282和半导体基板610之间。氧化物层1275可进一步延伸到半导体基板610的顶表面上。在实施例中，氧化物层1275的厚度在30埃和120埃之间。
图13是像素阵列基板1300的示意性平面图，像素阵列基板1300是像素阵列基板600的示例。像素阵列基板1300包括像素612的多个行1320(1–N)和像素612的多个列1330(1–M)，其中N和M是正整数。每个像素612形成在半导体基板1310中，半导体基板1310是半导体基板610的示例。像素阵列基板1300包括多个浮动扩散区域660，每个浮动扩散区域由形成2×2阵列的四个像素612中的每个像素的一部分共享。行1320和列1330在平行于水平面的检测平面中形成二维M×N光电二极管阵列。在实施例中，检测平面平行于半导体基板1310的背侧表面或光入射表面。像素612(1)位于行1320(n1)和多个列的列1330(m1)中。整数n1和m1分别小于或等于N和M。像素612(2)位于相邻的行1320(n1±1)和相邻的列1330(m1±1)中。图13图示了其中n1＝1且m1＝3的示例。
特征组合
上面描述的特征以及下面权利要求中的特征可以在不脱离本发明的范围的情况下以各种方式组合。以下列举的示例说明了一些可能的、非限制性的组合：
(A1)一种像素阵列基板，包括在半导体基板中形成的浮动扩散区域和第一光电二极管。半导体基板的顶表面限定出沟槽1A和沟槽1B，沟槽1A和沟槽1B中的每一个(i)从沟槽1A和沟槽1B之间的顶表面的平面区域延伸到半导体基板中，并且(ii)具有位于浮动扩散区域和第一光电二极管之间的相对于所述浮动扩散区域的相应的远端。在平行于顶表面的水平面中并且沿着沟槽1A和沟槽1B之间的沟槽间方向，沟槽1A和沟槽1B之间的第一空间间隔随着与浮动扩散区域的距离增加而增加。
(A2)在像素阵列基板(A1)的实施例中，沟槽1A和沟槽1B中的每一个具有位于浮动扩散区域和第一光电二极管之间的相对于浮动扩散区域的相应的近端。
(A3)在像素阵列基板(A1)的实施例中，沟槽1A和沟槽1B中的每一个具有位于浮动扩散区域中的相对于浮动扩散区域的相应的近端。
(A4)在像素阵列基板(A1)–(A3)中任一种的实施例中，在水平面中，沟槽1A在与浮动扩散区域相交的第一方向上是长方形的，以及沟槽1B在与浮动扩散区域相交且不平行于第一方向的第二方向上是长方形的。
(A5)在像素阵列基板(A1)–(A4)中任一种的实施例中，在水平面中，空间间隔范围为(i)从最靠近浮动扩散区域的0.03微米至0.10微米，以及(ii)最远离浮动扩散区域的0.12微米到0.30微米。
(A6)在像素阵列基板(A1)–(A5)中任一种的实施例中，在水平面中，沟槽1A和沟槽1B中的每一个延伸到浮动扩散区域中并被浮动扩散区域围绕。
(A7)在像素阵列基板(A1)–(A6)中任一种的实施例中，在垂直于平面区域并包括沟槽1A和沟槽1B的竖直平面中，沟槽1A和沟槽1B之间的距离随着与平面区域的距离的增加而增加。
(A8)在像素阵列基板(A1)–(A7)中任一种的实施例中，顶表面包括限定出沟槽1A的内侧壁的第一侧壁区域。在垂直于该平面区域的竖直平面中该内侧壁包括凹部。在实施例中，浮动扩散区域的结深超过了凹部相对于平面区域的最大深度的二分之一。
(A9)在像素阵列基板(A1)–(A8)中任一种的实施例中，沟槽1A和沟槽1B关于垂直于顶表面并与浮动扩散区域相交的第一竖直平面呈镜面对称。
(A10)在像素阵列基板(A1)–(A9)中任一种的实施例中，沟槽1A和沟槽1B中的每一个相对于平面区域具有0.3微米和0.5微米之间的深度。
(A11)像素阵列基板(A1)–(A10)中任一种的实施例进一步包括，在顶表面包括限定出沟槽1A的侧沟槽表面和底部沟槽表面时，填充沟槽1A的栅极1A和第一氧化物层。第一氧化物层衬于侧沟槽表面和底部沟槽表面上，使得第一氧化物层位于栅极1A和半导体基板之间。第一氧化物层和栅极1A形成与第一光电二极管电连接的第一竖直转移栅。
(A12)像素阵列基板(A11)的实施例进一步包括，顶表面包括限定出沟槽1B的第二侧沟槽表面和第二底部沟槽表面，填充沟槽1B的栅极1B以及衬于第二侧沟槽表面和第二底部沟槽表面上的第二氧化物层，使得第二氧化物层位于栅极1B和半导体基板之间。第二氧化物层和栅极1B形成第二竖直转移栅，第二竖直转移栅通过设置在半导体基板的顶表面的平面转移栅电连接到(i)第一光电二极管和(ii)第一竖直转移栅。在实施例中，第一竖直转移栅的至少一部分和第二竖直转移栅的至少一部分被浮动扩散区域围绕。
(A13)像素阵列基板(A1)–(A12)中任一种的实施例进一步包括在半导体基板中形成的第二光电二极管。浮动扩散区域位于第一光电二极管和第二光电二极管之间。半导体基板的顶表面限定出沟槽2A和沟槽2B，沟槽2A和沟槽2B中的每一个(i)从沟槽2A和沟槽2B之间的顶表面的第二平面区域延伸到半导体基板中，并且(ii)具有位于浮动扩散区域和第二光电二极管之间的相对于浮动扩散区域的相应的远端。在水平面中并且沿着沟槽间方向，沟槽2A和沟槽2B之间的第二空间间隔随着与浮动扩散区域的距离的增加而增加。
(A14)在像素阵列基板(A13)的实施例中，沟槽1A和沟槽1B关于垂直于顶表面并与浮动扩散区域相交的第一竖直平面呈镜面对称。沟槽2A和沟槽2B关于第一竖直平面呈镜面对称。
(A15)像素阵列基板(A13)和(A14)中任一种的实施例进一步包括光电二极管的多个行和光电二极管的多个列，其在平行于水平面的检测平面中形成光电二极管的二维阵列。第一光电二极管在多个行中的第一行和多个列中的第一列中。第二光电二极管在多个行中与第一行相邻的第二行中，并且在多个列中与第一列相邻的第二列中。
(A16)像素阵列基板(A15)的实施例进一步包括在半导体基板中形成的并且位于第一行和第二列的第三光电二极管。半导体基板的顶表面限定出第三下沟槽和第三上沟槽，第三下沟槽和第三上沟槽中的每一个(i)从第三下沟槽和第三上沟槽之间的顶表面的第三平面区域延伸到半导体基板中，并且(ii)具有位于浮动扩散区域和第三光电二极管之间的相对于浮动扩散区域的相应的远端。在水平面中并且沿着第二沟槽间方向，第三下沟槽和第三上沟槽之间的第三空间间隔随着与浮动扩散区域的距离的增加而增加。
(A17)在像素阵列基板(A16)的实施例中，第三下沟槽和第三上沟槽关于垂直于顶表面并与浮动扩散区域相交的第二竖直平面呈镜面对称。
(A18)像素阵列基板(A16)和(A17)中任一种的实施例进一步包括在半导体基板中形成的并且位于第二行和第一列中的第四光电二极管。半导体基板的顶表面限定出第四下沟槽和第四上沟槽，第四下沟槽和第四上沟槽中的每一个(i)从第四下沟槽和第四上沟槽之间的顶表面的第四平面区域延伸到半导体基板中，并且(ii)具有位于浮动扩散区域和第四光电二极管之间的相对于浮动扩散区域的相应的远端。在水平面中并且沿着第二沟槽间方向，第四下沟槽和第四上沟槽之间的第四空间间隔随着与浮动扩散区域的距离的增加而增加。
(A19)在像素阵列基板(A18)的实施例中，第三下层沟槽和第三上层沟槽关于垂直于顶表面并与浮动扩散区域相交的第二竖直平面呈镜面对称。第四下沟槽和第四上沟槽关于第二竖直平面呈镜面对称。
(A20)在像素阵列基板(A1)–(A19)中任一种的实施例中，在水平面中，沟槽1A和沟槽1B之间的角度在10度和30度之间。
(B1)一种图像传感器中的像素阵列的像素单元，包括在半导体基板中形成的多个光电二极管、在半导体基板中形成的浮动扩散区域和多个转移栅。多个转移栅中的每一个(i)都位于半导体基板的表面上，(ii)将多个光电二极管中的相应光电二极管耦接到浮动扩散区域，以及(iii)包括平面栅、第一竖直栅以及在与表面平行的平面中不与第一竖直栅平行的第二竖直栅。第一竖直栅和第二竖直栅中的每一个从平面栅延伸到半导体基板中。第一竖直栅和第二竖直栅接在多个光电二极管中的该相应光电二极管附近。
(B2)在像素单元(B1)的实施例中，第一竖直栅和第二竖直栅之间的间距随着从相应的光电二极管向浮动扩散区域的距离的增加而减小。
(B3)在像素单元(B1)和(B2)中任一种的实施例中，转移栅的第一竖直栅和第二竖直栅中的每一个具有(i)位于浮动扩散区域和相应光电二极管之间的相对于浮动扩散区域的相应的近端，以及(ii)位于相应光电二极管附近的相对于浮动扩散区域的相应的远端。第一竖直栅和第二竖直栅的相应的远端之间的间距大于第一竖直栅和第二竖直栅的相应的近端之间的间距。
(B4)在像素单元(B3)的实施例中，转移栅的第一竖直栅和第二竖直栅的相应的近端位于浮动扩散区域中，并且第一竖直栅和第二竖直栅的至少一部分被浮动扩散区域围绕。
(B5)在像素单元(B1)–(B4)中任一种的实施例中，在该平面中在第一竖直栅和第二竖直栅之间的角度在10度和30度之间。
(B6)在像素单元(B1)–(B5)中任一种的实施例中，在垂直于表面的竖直平面中，第一竖直栅和第二竖直栅之间的距离随着与表面的距离的增加而增加。
在不脱离本发明实施例范围的情况下，可以对以上方法和系统进行改变。因此应注意，在以上说明书中包含的内容或者附图所示的内容应理解为说明性的而非限制性的。在本文中，除非另有说明，否则短语“在实施例中”等同于短语“在某些实施例中”，并不指代所有实施例。以下权利要求旨在覆盖本文描述的所有通用和特定特征，以及本发明方法和系统范围的所有陈述，就语言而言，可以说其是介于两者之间。

Claims (22)

1.一种像素阵列基板，包括：
在半导体基板中形成的浮动扩散区域；
在所述半导体基板中形成的第一光电二极管；和
所述半导体基板的顶表面限定出沟槽1A和沟槽1B，所述沟槽1A和所述沟槽1B中的每一个(i)从所述沟槽1A和所述沟槽1B之间的所述顶表面的平面区域延伸到所述半导体基板中，并且(ii)具有位于所述浮动扩散区域和所述第一光电二极管之间的相对于所述浮动扩散区域的相应的远端，
在平行于所述顶表面的水平面中并且沿着所述沟槽1A和所述沟槽1B之间的沟槽间方向，所述沟槽1A和所述沟槽1B之间的第一空间间隔随着与所述浮动扩散区域的距离的增加而增加。
2.根据权利要求1所述的像素阵列基板，其中所述沟槽1A和所述沟槽1B中的每一个具有位于所述浮动扩散区域和所述第一光电二极管之间的相对于所述浮动扩散区域的相应的近端。
3.根据权利要求1所述的像素阵列基板，其中所述沟槽1A和所述沟槽1B中的每一个具有位于所述浮动扩散区域中的相对于所述浮动扩散区域的相应的近端。
4.根据权利要求1所述的像素阵列基板，其中在所述水平面中，
所述沟槽1A在与所述浮动扩散区域相交的第一方向上是长方形的；以及
所述沟槽1B在与所述浮动扩散区域相交且不平行于所述第一方向的第二方向上是长方形的。
5.根据权利要求1所述的像素阵列基板，其中在所述水平面中，所述沟槽1A和所述沟槽1B中的每一个延伸到所述浮动扩散区域中并被所述浮动扩散区域围绕。
6.根据权利要求1所述的像素阵列基板，其中在垂直于所述平面区域并包括所述沟槽1A和所述沟槽1B的竖直平面中，所述沟槽1A和所述沟槽1B之间的距离随着与所述平面区域的距离的增加而增加。
7.根据权利要求1所述的像素阵列基板，其中所述顶表面包括限定出所述沟槽1A的内侧壁的第一侧壁区域，在垂直于所述平面区域的竖直平面中所述内侧壁包括凹部。
8.根据权利要求7所述的像素阵列基板，其中所述浮动扩散区域的结深超过了所述凹部相对于所述平面区域的最大深度的二分之一。
9.根据权利要求1所述的像素阵列基板，其中所述沟槽1A和所述沟槽1B关于垂直于所述顶表面并与所述浮动扩散区域相交的第一竖直平面呈镜面对称。
10.根据权利要求1所述的像素阵列基板，其中在所述水平面中，所述沟槽1A和所述沟槽1B之间的角度在10度和30度之间。
11.根据权利要求1所述的像素阵列基板，其中所述顶表面包括限定出所述沟槽1A的侧沟槽表面和底部沟槽表面，并且所述像素阵列基板进一步包括：
填充所述沟槽1A的栅极1A；和
衬于所述侧沟槽表面和所述底部沟槽表面上的第一氧化物层，使得所述第一氧化物层位于所述栅极1A和所述半导体基板之间；
所述第一氧化物层和所述栅极1A形成与所述第一光电二极管电连接的第一竖直转移栅。
12.根据权利要求11所述的像素阵列基板，其中所述顶表面包括限定出所述沟槽1B的第二侧沟槽表面和第二底部沟槽表面，并且所述像素阵列基板进一步包括：
填充所述沟槽1B的栅极1B；和
衬于所述第二侧沟槽表面和所述第二底部沟槽表面上的第二氧化物层，使得所述第二氧化物层位于所述栅极1B和所述半导体基板之间；
所述第二氧化物层和所述栅极1B形成第二竖直转移栅，所述第二竖直转移栅通过设置在所述半导体基板的所述顶表面上的平面转移栅电连接到(i)所述第一光电二极管和(ii)所述第一竖直转移栅。
13.根据权利要求12所述的像素阵列基板，其中所述第一竖直转移栅的至少一部分和所述第二竖直转移栅的至少一部分被所述浮动扩散区域围绕。
14.根据权利要求1所述的像素阵列基板，进一步包括：
在所述半导体基板中形成的第二光电二极管，所述浮动扩散区域位于所述第一光电二极管和所述第二光电二极管之间，
所述半导体基板的所述顶表面限定出沟槽2A和沟槽2B，所述沟槽2A和所述沟槽2B中的每一个(i)从所述沟槽2A和所述沟槽2B之间的所述顶表面的第二平面区域延伸到所述半导体基板中，并且(ii)具有位于所述浮动扩散区域和所述第二光电二极管之间的相对于所述浮动扩散区域的相应的远端；
在所述水平面中并且沿着所述沟槽间方向，所述沟槽2A和所述沟槽2B之间的第二空间间隔随着与所述浮动扩散区域的距离的增加而增加。
15.根据权利要求14所述的像素阵列基板，其中所述沟槽1A和所述沟槽1B关于垂直于所述顶表面并与所述浮动扩散区域相交的第一竖直平面呈镜面对称；以及所述沟槽2A和所述沟槽2B关于所述第一竖直平面呈镜面对称。
16.根据权利要求14所述的像素阵列基板，进一步包括：
光电二极管的多个行和光电二极管的多个列，其在平行于所述水平面的检测平面中形成光电二极管的二维阵列，
所述第一光电二极管在所述多个行中的第一行和所述多个列中的第一列中，所述第二光电二极管在所述多个行中与所述第一行相邻的第二行中，并且在所述多个列中与所述第一列相邻的第二列中。
17.一种图像传感器中的像素阵列的像素单元，包括：
在半导体基板中形成的多个光电二极管；
在所述半导体基板中形成的浮动扩散区域；和
多个转移栅，所述多个转移栅中的每一个(i)位于所述半导体基板的表面上，并且(ii)将所述多个光电二极管中的相应光电二极管耦接到所述浮动扩散区域，并且(iii)包括平面栅、第一竖直栅以及在与所述表面平行的平面中不与所述第一竖直栅平行的第二竖直栅，所述第一竖直栅和所述第二竖直栅中的每一个从所述平面栅延伸到所述半导体基板中，所述第一竖直栅和所述第二竖直栅在所述多个光电二极管中的所述相应光电二极管附近。
18.根据权利要求17所述的像素单元，其中所述转移栅的所述第一竖直栅和所述第二竖直栅中的每一个具有(i)位于所述浮动扩散区域与所述相应光电二极管之间的相对于所述浮动扩散区域的相应的近端，以及(ii)位于所述相应光电二极管附近的相对于所述浮动扩散区域的相应的远端；其中，所述第一竖直栅和所述第二竖直栅的相应的远端之间的间距大于所述第一竖直栅和所述第二竖直栅的相应的近端之间的间距。
19.根据权利要求18所述的像素单元，其中所述转移栅的所述第一竖直栅和所述第二竖直栅的相应的近端位于所述浮动扩散区域中，并且所述第一竖直栅和所述第二竖直栅的至少一部分被所述浮动扩散区域围绕。
20.根据权利要求17所述的像素单元，其中在所述平面中在所述第一竖直栅和所述第二竖直栅之间的间距随着从所述相应光电二极管向所述浮动扩散区域的距离的增加而减小。
21.根据权利要求17所述的像素单元，其中在所述平面中在所述第一竖直栅和所述第二竖直栅之间的角度在10度和30度之间。
22.根据权利要求17所述的像素单元，其中在垂直于所述表面的竖直平面中，所述第一竖直栅和所述第二竖直栅之间的距离随着与所述表面的距离的增加而增加。
CN202111175633.2A 2020-10-26 2021-10-09 像素阵列基板及相关方法 Active CN114497093B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/080,780 US11784206B2 (en) 2020-10-26 2020-10-26 Pixel-array substrate and associated method
US17/080,780 2020-10-26

Publications (2)

Publication Number Publication Date
CN114497093A true CN114497093A (zh) 2022-05-13
CN114497093B CN114497093B (zh) 2024-06-11

Family

ID=81257564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111175633.2A Active CN114497093B (zh) 2020-10-26 2021-10-09 像素阵列基板及相关方法

Country Status (2)

Country Link
US (1) US11784206B2 (zh)
CN (1) CN114497093B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070950A (ko) * 2020-11-23 2022-05-31 삼성전자주식회사 이미지 센서

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044942A (ko) * 1996-12-09 1998-09-15 문정환 고체 촬상 소자
US20060240631A1 (en) * 2005-04-22 2006-10-26 Sharp Kabushiki Kaisha Method for manufacturing a solid-state image capturing device and electric information device
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
US20160197118A1 (en) * 2014-12-24 2016-07-07 Samsung Electronics Co., Ltd. Image sensors including photoelectric conversion portions with increased area
CN106169490A (zh) * 2015-05-19 2016-11-30 佳能株式会社 固态图像拾取装置及其制造方法和包括它的图像拾取系统
CN106463524A (zh) * 2014-12-19 2017-02-22 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108886046A (zh) * 2016-03-31 2018-11-23 索尼公司 固态摄像元件、传感器装置和电子设备
CN110494981A (zh) * 2017-04-04 2019-11-22 索尼半导体解决方案公司 固态成像器件和电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US9281331B2 (en) * 2014-06-19 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (CMOS) image sensor
KR102212138B1 (ko) * 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
KR102466415B1 (ko) * 2016-01-20 2022-11-15 삼성전자주식회사 이미지 센서
KR20180078418A (ko) * 2016-12-29 2018-07-10 삼성전자주식회사 이미지 센서
KR102629334B1 (ko) * 2018-10-11 2024-01-26 에스케이하이닉스 주식회사 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서
US20210193701A1 (en) * 2019-12-20 2021-06-24 Semiconductor Components Industries, Llc Imaging systems and methods for generating image data in ambient light conditions
US11404460B2 (en) * 2020-01-07 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate field effect transistor
US11521997B2 (en) * 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044942A (ko) * 1996-12-09 1998-09-15 문정환 고체 촬상 소자
US20060240631A1 (en) * 2005-04-22 2006-10-26 Sharp Kabushiki Kaisha Method for manufacturing a solid-state image capturing device and electric information device
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
CN106463524A (zh) * 2014-12-19 2017-02-22 富士电机株式会社 半导体装置及半导体装置的制造方法
US20160197118A1 (en) * 2014-12-24 2016-07-07 Samsung Electronics Co., Ltd. Image sensors including photoelectric conversion portions with increased area
CN106169490A (zh) * 2015-05-19 2016-11-30 佳能株式会社 固态图像拾取装置及其制造方法和包括它的图像拾取系统
CN108886046A (zh) * 2016-03-31 2018-11-23 索尼公司 固态摄像元件、传感器装置和电子设备
CN110494981A (zh) * 2017-04-04 2019-11-22 索尼半导体解决方案公司 固态成像器件和电子装置

Also Published As

Publication number Publication date
CN114497093B (zh) 2024-06-11
US11784206B2 (en) 2023-10-10
US20220130885A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US11251215B2 (en) CMOS image sensor with pump gate and extremely high conversion gain
TWI645551B (zh) 固態成像器件及其製造方法以及電子裝置
EP1935021B1 (en) Implanted isolation region for imager pixels
KR100954942B1 (ko) 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치
KR100875812B1 (ko) 저장 게이트 화소 구조의 제조 방법
EP1883967B1 (en) Pixel layout with storage capacitor integrated in source-follower MOSFET amplifier
US7768047B2 (en) Imager element, device and system with recessed transfer gate
WO2014141900A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
CN111987114B (zh) 用于图像传感器中的全局快门的竖直转移栅极存储装置
US20060240631A1 (en) Method for manufacturing a solid-state image capturing device and electric information device
US9577000B2 (en) Image sensors including photoelectric conversion portions with increased area
US11695029B2 (en) Pixel formation method
JP2019145619A (ja) 撮像装置およびカメラ
CN110061026B (zh) 具有共享结构像素布局的图像传感器
CN104054176A (zh) 图像拾取装置
CN114497093B (zh) 像素阵列基板及相关方法
US10734420B2 (en) Image sensor having an N-type photodiode and a P-type photodiode
US8716822B2 (en) Back-illuminated type solid-state imaging device and method of manufacturing the same
US20190393253A1 (en) Image sensor
US11462579B2 (en) Pixel and associated transfer-gate fabrication method
US20230079156A1 (en) Artifact-Reducing Pixel And Method
US11948965B2 (en) Uneven-trench pixel cell and fabrication method
US20230098790A1 (en) Image sensing device
US20230290793A1 (en) Imaging device
JP2007142040A (ja) 固体撮像素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant