CN103258829A - 固态成像装置、图像传感器及其制造方法以及电子设备 - Google Patents

固态成像装置、图像传感器及其制造方法以及电子设备 Download PDF

Info

Publication number
CN103258829A
CN103258829A CN201310049234.0A CN201310049234A CN103258829A CN 103258829 A CN103258829 A CN 103258829A CN 201310049234 A CN201310049234 A CN 201310049234A CN 103258829 A CN103258829 A CN 103258829A
Authority
CN
China
Prior art keywords
light
unit
waveguide
film
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310049234.0A
Other languages
English (en)
Inventor
朝妻智彦
奥野润
安藤厚博
中泽正志
杉浦巌
三桥生枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012031518A external-priority patent/JP2013168546A/ja
Priority claimed from JP2012070767A external-priority patent/JP2013207321A/ja
Priority claimed from JP2012127668A external-priority patent/JP2013254763A/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103258829A publication Critical patent/CN103258829A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种固态成像装置、图像传感器、制造图像传感器的方法以及电子设备，该固态成像装置包括像素阵列单元，其中每一个具有根据接收光的量产生且存储光电荷的光电转换单元以及存储该光电荷的电荷存储单元的多个单位像素设置在半导体基板上，其中电荷存储单元形成在入射在光电转换单元上的光的路径上。

Description

固态成像装置、图像传感器及其制造方法以及电子设备
技术领域
本发明涉及固态成像装置、图像传感器、制造图像传感器的方法以及电子设备，特别是，涉及在单位像素中包括电荷存储单元的固态成像装置和电子设备。
背景技术
在固态成像装置中，例如，为一类X-Y地址系统的固态成像装置的CMOS图像传感器中，执行顺序扫描由每个像素或每行的光电转换单元产生且存储的光电荷且读取该光电荷的操作。在顺序扫描的情况下，即，在其中采用滚动快门（rolling shutter）作为电子快门的情况下，曝光以存储光电荷的开始时间和结束时间可能在所有的像素中不匹配。为此，在顺序扫描的情况下，在成像移动物体时，在成像的图像中产生失真。
为了实现其中可能不允许这种图像失真的高速运动的物体的成像或者为了实现其中成像的图像的同步是必须的感应，相对于像素阵列单元中的所有像素同时执行曝光开始和曝光结束的全局快门（global shutter）用作电子快门。为了实现全局快门，作为分离地存储来自成为光电转换单元的光敏二极管的光电荷的区域，即电荷存储单元，提供埋设型MOS电容器（例如，参见日本专利No.3874135）。
然而，为了在执行全局快门功能时由埋设型MOS电容器接收通过光电转换产生且存储在光敏二极管中的所有光电荷，在埋设型MOS电容器中，饱和电荷量等于或大于光敏二极管的饱和电荷量是必要的。换言之，从相同单位像素尺寸的角度看，埋设型MOS电容器存在于单位像素中，从而光敏二极管的面积大大减小。为此，光敏二极管的饱和电荷量减小。
作为解决上述问题的措施，已经提出了这样的技术，在光敏二极管和埋设型MOS电容器二者中存储在光敏二极管中通过光电转换产生的光电荷（例如，参见日本专利申请特开（JP-A）第2009-268083号公报）。根据该技术，饱和电荷量变为光敏二极管的饱和电荷量和埋设型MOS晶体管的饱和电荷量之和。
然而，甚至在日本专利申请特开（JP-A）第2009-268083号公报中描述的技术中，与没有全局快门功能的CMOS图像传感器相比仍会减小饱和电荷量。这是因为，必须在单位像素中提供晶体管以及电荷存储单元（在现有技术中的埋设型MOS电容器）以实现全局曝光。结果，会窄化图像的动态范围。
而且，与其中实现全局曝光的现有技术不同，也考虑了这样的方法，该方法采用具有大的每单位面积电容值的电容器而不是埋设型MOS电容器作为电荷存储单元，以增加饱和电荷量且拓宽动态范围。
如果入射在多个像素单元的第一像素单元上的一部分光泄漏而作为来自第一像素单元的泄漏光且入射在相邻于第一像素单元的第二像素单元上，则诸如拖尾（smear）的噪声可能发生在第二像素单元的像素数据中。
因此，已经知晓光屏蔽方法，该光屏蔽方法通过图像传感器中的金属层屏蔽来自第一像素单元的泄漏光以阻止来自第一像素单元的泄漏光入射在第二像素单元上（例如，参见日本专利申请特开（JP-A）第2009-181980号公报、第2001-267544号公报、第2008-251713号公报和第2009-099626号公报）。
发明内容
然而，即使采用具有较大每单位面积电容值的电容器，也必须增加占据面积来保证足够大的电容值。结果，光敏二极管的面积可能减小。
在上述的光屏蔽方法中，因为可抑制来自第一像素单元的泄漏光入射在第二像素单元上，所以可减少发生在像素数据中诸如拖尾的噪声。然而，在该光屏蔽方法中，没有考虑相对于每个像素单元的聚光效率。
所希望的是能使通过成像获得的图像噪声被抑制而不增加诸如光敏二极管的光转换单元的面积，期望能改善成像时的聚光效率，并且将电荷存储单元提供在单位像素中。
根据本发明的第一实施例，所提供的固态成像装置包括像素阵列单元，其中每个具有根据接收的光量产生且存储光电荷的光电转换单元以及存储光电荷的电荷存储单元的多个单位像素设置在半导体基板上。电荷存储单元形成在入射在光电转换单元上的光的路径上。
电荷存储单元的第一电极的至少一部分可形成为沿着将光引导到光电转换单元的波导的侧壁的至少一部分。
此外，第二电极面对第一电极的至少一部分以及第一电极和第二电极之间提供的电容膜的至少一部分可形成为沿着波导的侧壁的至少一部分。
第一和第二电极的每一个可由透明电极材料形成。
波导可由第一电极、第二电极和电容膜埋设。
面对第一电极的第二电极可形成为围绕光电转换单元的光接收表面的周边部分的至少一部分以及波导的侧壁的至少一部分，并且第一电极和第二电极之间的层间膜可形成为电荷存储单元的电容膜。
第一电极可由透明电极材料形成。
电荷存储单元可存储在曝光周期期间从光电转换单元溢出的电荷。
单位像素的每一个还可包括由埋设型MOS电容器组成的电荷存储单元，并且能集体曝光多个单位像素，在曝光周期期间存储在光电转换单元中的电荷可在曝光周期后存储在两个电荷存储单元中。
根据本发明的第二实施例，所提供的电子设备包括固态成像装置，该固态成像装置包括像素阵列单元和信号处理单元，在像素阵列单元中每一个具有根据接收的光量产生且存储光电荷的光电转换单元以及存储光电荷的电荷存储单元的多个单位像素设置在半导体基板上，该电荷存储单元形成在入射在光电转换单元上的光的路径上，该信号处理单元相对于从每一个单位像素输出的信号执行信号处理。
电荷存储单元的第一电极的至少一部分可形成为沿着将光引导到光电转换单元的波导的侧壁的至少一部分。
根据上述的本发明的实施例，电荷存储单元可提供在单位像素中而不减小光电转换单元的面积。
附图说明
图1是示出应用本发明的CMOS图像传感器的示意性结构的系统结构图；
图2是示出应用本发明的CMOS图像传感器的另一系统结构的（第一）系统结构图；
图3是示出应用本发明的CMOS图像传感器的另一系统结构的（第二）系统结构图；
图4A和4B是分别示出埋设型MOS电容器和表面型MOS电容器的示意图；
图5A和5B是示出多个电容器结构结合的示意图；
图6A和6B是示出第二电荷存储单元的另一结构示例的（第一）截面图；
图7A和7B是示出第二电荷存储单元的另一结构示例的（第二）截面图；
图8是示出单位像素的电路结构的电路图；
图9是示出单位像素的像素结构的示意图；
图10是示出单位像素的电路操作的时序图；
图11是示出单位像素的电路操作的（第一）电位图；
图12是示出单位像素的电路操作的（第二）电位图；
图13是示出单位像素的电路操作的（第三）电位图；
图14是示出单位像素的电路操作的（第四）电位图；
图15是示出单位像素的电路操作的（第五）电位图；
图16是示出单位像素的电路操作的（第六）电位图；
图17是示出单位像素的电路操作的（第七）电位图；
图18是示出单位像素的电路操作的（第八）电位图；
图19是示出单位像素的第一修改的电路结构的电路图；
图20是示出单位像素的第二修改的电路结构的电路图；
图21是示出单位像素的第二修改的电路操作的时序图；
图22是示出根据像素共享的第一具体示例的电路结构的电路图；
图23是示出根据像素共享的第二具体示例的像素结构的电路图；
图24是基板深度方向的电位图，示出了钉扎基板表面且耦合FD单元、第一电荷存储单元和第二电荷存储单元的电位的条件；
图25是示出在第一处理示例的情况以及第二处理示例的情况下在信号处理单元中信号处理的时序图；
图26是示出在第三处理示例的情况下信号处理的入射光量/输出的（第一）特性图；
图27A和27B是示出在第三处理示例的情况下信号处理的入射光量/输出的（第二）特性图；
图28是示出根据修改的单位像素的电路操作的时序图；
图29是示出第二电荷存储单元的结构示例的（第一）截面图；
图30是示出第二电荷存储单元的结构示例的（第二）截面图；
图31是示出第二电荷存储单元的结构示例的（第三）截面图；
图32是示出第二电荷存储单元的结构示例的（第四）截面图；
图33是示出第二电荷存储单元的结构示例的（第五）截面图；
图34是示出图像传感器的截面结构示例的示意图；
图35是示出制造图像传感器的方法的流程图；
图36是示出金属屏蔽膜中开口的周边部分的截面图；
图37是示出光学波导中光学能量分布的示意图；
图38是示出金属光屏蔽膜的开口部分中的间隔和光强的关系的示意图；
图39是示出光学波导的修改的示意图；
图40是本发明中图像传感器的透视图；
图41A和41B是示出光接收灵敏度的改善和拖尾减少的示意图；
图42是根据第一实施例的图像传感器的截面图；
图43A、43B、43C、43D、43E和43F是示出形成图42的光屏蔽壁方法的示意图；
图44是示出制造图42的图像传感器的制造处理的流程图；
图45是根据第二实施例的图像传感器的截面图；
图46A、46B、46C、46D、46E和46F是示出形成图45的光屏蔽壁方法的示意图；
图47是根据第三实施例的图像传感器的截面图；
图48是示出去除金属扩散防止膜的去除工艺的示意图；
图49是示出根据参考示例的单位像素操作的示意图；
图50A和50B是示出根据修改的单位像素操作的示意图；
图51是示出在已采用滚动快门功能的固态图像传感器的单位像素中采用根据本发明的电荷存储单元的情况示例的示意图；以及
图52是示出根据本发明的电子设备的结构示例的框图，该电子设备例如为成像设备。
具体实施方式
在下文，将参考附图详细描述本发明的优选实施例。应注意，在该说明书和附图中，具有基本上相同功能和结构的构成元件用相同的标记表示，并且省略这些构成元件的重复说明。
<1.应用本发明的固态成像装置>
[1-1.基本系统结构]
图1是示出CMOS图像传感器的示意性结构的系统结构图，CMOS图像传感器为应用本发明的固态成像装置的类型，例如，X-Y地址系统的固态成像装置。在此情况下，CMOS图像传感器是通过应用或部分采用CMOS工艺制作的图像传感器。
根据该应用示例的CMOS图像传感器10包括形成在图中没有示出的半导体基板（芯片）上的像素阵列单元11以及与像素阵列单元11集成在相同半导体基板上的周边电路单元。周边电路单元包括垂直驱动单元12、列处理单元13、水平驱动单元14和系统控制单元15。
CMOS图像传感器10还包括信号处理单元18和数据存储单元19。信号处理单元18和数据存储单元19可与CMOS图像传感器10安装在相同的基板上，或者可设置在与其上设置CMOS图像传感器10的基板不同的基板上。信号处理单元18和数据存储单元19的每个处理可为提供在基板上的外部信号处理单元，例如，数字信号处理器（DSP）电路或软件执行的处理，该基板与其上设置CMOS图像传感器10的基板不同。
像素阵列单元11具有这样的结构，其中每一个具有光电转换单元以根据接收光的量产生光电荷且存储光电荷的单位像素（在下文，它们可简称为“像素”）二维地设置在行方向上和列方向上，即，设置成矩阵。在此情况下，行方向是指像素行的像素的设置方向（即，水平方向），并且列方向是指像素列的像素的设置方向（即，垂直方向）。下面，将详细描述单位像素的具体电路结构和像素结构。
在像素阵列单元11中，相对于矩阵的像素设置，像素驱动线16提供为沿着每个像素行的行方向，并且垂直信号线17提供为沿着每个像素列的列方向。当从像素读取信号时，像素驱动线16传输驱动信号以执行驱动。在图1中，像素驱动线16示出为一个配线。然而，像素驱动线16的数量不限于一个。像素驱动线16的一端连接到垂直驱动单元12对应于每一行的输出端。
垂直驱动单元12采用移位寄存器或地址解码器构造，并且相对于所有像素或在行单位中同时驱动像素阵列单元11的每个像素。就是说，垂直驱动单元12与控制垂直驱动单元12的系统控制单元15一起形成驱动单元，以驱动像素阵列单元11的每个像素。垂直驱动单元12的具体结构不限于附图所示。然而，垂直驱动单元12通常具有读扫描系统和清除扫描系统（sweeping scanning system）的两个扫描系统。
读扫描系统顺序选择且扫描像素阵列单元11在行单位中的单位像素以从单位像素读取信号。从单位像素读取的信号是模拟信号。在读取扫描前的快门速度的时间，清除扫描系统相对于其上由读扫描系统执行读取扫描的读取行执行扫出扫描。
不必要的电荷通过清除扫描系统执行的清除扫描从读取行的单位像素的光电转换单元清除，并且光电转换单元复位。通过由清除扫描系统清除不必要的电荷（执行复位），执行所谓的电子快门操作。在此情况下，电子快门操作是指去除光电转换单元的光电荷且开始新的曝光的操作（开始存储光电荷）。
读扫描系统执行的读取操作读取的信号对应于紧接在前的操作或电子快门操作后接收的光量。另外，从紧接在前的读取操作的读取时刻或电子快门操作的清除时刻到本次读取操作的读取时刻的周期变为该单位像素中光电荷的曝光周期。
从由垂直驱动单元12选择且扫描的像素行的每个单位像素输出的信号通过用于每个像素列的每个垂直信号线17输入到列处理单元13。对于像素阵列单元11的每个像素列，列处理单元13相对于通过垂直信号线17从选择行的每个像素输出的信号执行预定的信号处理，并且在信号处理后临时存储像素信号。
具体而言，列处理单元13至少执行噪声去除处理，例如，相关双采样（CDS）处理作为信号处理。通过由列处理单元13执行的CDS处理，去除像素固有的复位噪声或固定图案噪声，诸如像素中的放大晶体管的阈值变化。列处理单元13可构造为除了噪声去除处理功能外具有模拟/数字（A/D）转换功能，并且将模拟像素信号转换成数字像素信号且输出该数字像素信号。
水平驱动单元14采用移位寄存器或地址解码器构造，并且顺序选择列处理单元13对应于像素列的单位电路。通过由水平驱动单元14执行的选择扫描，对列处理单元13中的每个单位电路已经经受信号处理的像素信号顺序输出。
系统控制单元15采用定时脉冲发生器构造，以产生各种定时信号且根据定时脉冲发生器产生的各种定时控制垂直驱动单元12、列处理单元13和水平驱动单元14的驱动。
信号处理单元18至少具有操作处理功能，并且对于从列处理单元13输出的像素信号执行诸如操作处理的各种信号处理。数据存储单元19临时存储信号处理单元18中信号处理所需的数据。
具有上面结构的CMOS图像传感器10采用全局曝光，以相对于像素阵列单元11的所有像素同时执行曝光开始和曝光结束。就是说，在CMOS图像传感器10中，能使所有的像素集体曝光。全局曝光在由包括垂直驱动单元12和系统控制单元15的驱动单元进行的驱动下执行。实现全局曝光的全局快门功能是一种快门操作，其适合于高速运动物体的成像或者成像的图像的同步是必须的感应。
[1-2.其它系统结构]
应用本发明的CMOS图像传感器10的系统结构不限于上述的系统结构。作为其它的系统结构，可示例下面的系统结构。
如图2所示，可示例具有这样的系统结构的CMOS图像传感器10A，其中数据存储单元19设置在列处理单元13的后段（rear step），并且从列处理单元13输出的像素信号通过数据存储单元19提供到信号处理单元18。
如图3所示，可示例具有这样系统结构的CMOS图像传感器10B，其中对像素阵列单元11的每列或多列执行AD转换的AD转换功能提供在列处理单元13中，并且数据存储单元19和信号处理单元18与列处理单元13并行提供。
<2.实施例的说明>
与实现全局曝光的现有技术相比，根据实施例的固态成像装置（例如，CMOS图像传感器）具有在单位像素中的第一和第二电荷存储单元的两个电荷存储单元，以在实现全局曝光时保证更大的饱和电荷量，而不劣化黑暗和低亮度时成像图像的质量。埋设型MOS电容器用作第一电荷存储单元，并且每单位面积电容值大于第一电荷存储单元的电容器用作第二电荷存储单元。
优选地，关于第一电荷存储单元和第二电荷存储单元，饱和电荷量的大小关系可设定如下。就是说，小于光电转换单元的饱和电荷量的饱和电荷量优选设定到第一电荷存储单元。
当第一电荷存储单元的饱和电荷量小于光电转换单元的饱和电荷量时，第一电荷存储单元的不足由第二电荷存储单元补偿。因此，第二电荷存储单元应具有这样的饱和电荷量，使得第一电荷存储单元的饱和电荷量和第二电荷存储单元的饱和电荷量之和变为等于或大于光电转换单元的饱和电荷量。
如上所述，第一和第二电荷存储单元的两个电荷存储单元提供在单位像素中，埋设型MOS电容器用作第一电荷存储单元，并且每单位面积电容值大于第一电荷存储单元的电容器用作第二电荷存储单元。结果，可获得下面的功能和效果。
就是说，与其中埋设型MOS电容器以与第一电荷存储单元和第二电荷存储单元的总面积相同的面积形成的情况相比，可存储光电荷的电容器的电容值可大大提高，就是说，可保证更大的饱和电荷量。埋设型MOS电容器相对于低亮度的信号使用，与其中实现全局曝光的现有技术相比，界面水平（level）或缺陷的影响是小的，并且黑暗时的特性不变差。因此，低亮度时成像图像的质量不变差。
结果，对于具有相同的单位像素尺寸而没有全局快门功能的CMOS图像传感器，可实现具有展现相同特性的全局快门功能的CMOS图像传感器。另外，对于根据现有技术具有相同单位像素尺寸且具有全局快门功能的CMOS图像传感器，可实现其中动态范围大大扩宽的CMOS图像传感器。
[2-1.通过分开电荷存储单元可增加电荷存储单元总电容值的原因]
这样，埋设型MOS电容器用作第一电荷存储单元，并且每单位面积电容值大于第一电荷存储单元的电容器用作第二电荷存储单元，从而可提高电荷存储单元的总电容值。在此情况下，将采用一个数值例描述电荷存储单元的总电容值可增加的原因。
例如，考虑其中形成具有1μm2面积的电容器的情况。如果第一电荷存储单元每单位面积的电容值定义为1fF/μm2，则第二电荷存储单元每单位面积的电容值定义为10fF/μm2，并且具有1μm2面积的整个电容器采用第一电荷存储单元形成，具有1μm2面积的电容器的电容值变为1fF。
此时，如果1μm2面积的一半采用第二电荷存储单元形成，则面积为1μm2的电容器的电容值变为5.5fF（5.5fF（=1/2μm2×1fF+1/2μm2×10fF）。就是说，如果1μm2面积的一半采用第二电荷存储单元形成，则面积为1μm2的电容器的电容值变为1μm2面积的一半不采用第二电荷存储单元形成的情况中的电容值的5.5倍。
如果1μm2面积的3/4采用第二电荷存储单元形成，则面积为1μm2的电容器的电容值变为7.75fF，并且变为1μm2面积的3/4不采用第二电荷存储单元形成情况的电容值的7.75倍。当1μm2面积的1/2采用第二电荷存储单元形成时，如果第二电荷存储单元每单位面积的电容值定义为20fF/μm2，则面积为1μm2的电容器的电容值变为10.5fF且是1μm2面积的1/2不采用第二电荷存储单元形成情况的电容值的10.5倍。
而且，在具有大的每单位面积电容值的电容器中泄漏电流通常是大的，并且诸如暗电流和白斑（white spot）的暗特性的劣化在第二电荷存储单元中变得显著。因此，当光电荷同时从光电转换单元传输到所有像素时，低亮度时的光电荷存储在第一电荷存储单元中。在此情况下，“低亮度时的光电荷”是指量等于或小于第一电荷存储单元的饱和电荷量的光电荷。因为第一电荷存储单元采用埋设型电容器构造，所以界面水平或缺陷的影响很小，并且暗特性与第二电荷存储单元相比较好。
高亮度时的光电荷存储在第一电荷存储单元和第二电荷存储单元二者中。在此情况下，“高亮度时的光电荷”是指量大于第一电荷存储单元的饱和电荷量的光电荷。在高亮度下，当处理的电荷量很大时，因为可保证高S/N比，所以诸如暗电流和白斑的暗特性影响很小。因此，甚至在高亮度时的光电荷存储在具有很大泄漏电流的第二电荷存储单元中，这也几乎不影响图像质量。
由上面的描述清楚可见，埋设型MOS电容器用作第一电荷存储单元，并且每单位面积电容值大于第一电荷存储单元的电容器用作第二电荷存储单元，从而可保证更大的饱和电荷量。反之，如果饱和电荷量相等，则单位像素尺寸可减小对应于空间节省的量。
当所有的像素同时读取时，低亮度的光电荷存储在第一电荷存储单元中，其的诸如暗电流和白斑的暗特性是优良的，并且高亮度的光电荷存储暗特性较差的在第二电荷存储单元中。结果，与其中实现全局曝光的现有技术相比，黑暗或低亮度时成像的图像质量没有变差。
作为每单位面积电容值大于第一电荷存储单元的电容器，即，每单位面积电容值大于埋设型MOS电容器的电容器，可示例为表面型MOS电容器。
[2-2.具有大的每单位面积电容值的电容器的说明]
在此情况下，将描述形成第一电荷存储单元的埋设型MOS电容器和形成第二电荷存储单元的表面型MOS电容器的差别。
图4A和4B分别示出了埋设型MOS电容器和表面型MOS电容器。在图4A和4B中，（a）示出了每个MOS电容器的截面结构，并且（b）示出了等效电路。
如图4A和4B所示，在埋设型MOS电容器和表面型MOS电容器中，栅极电极23设置在半导体基板21上，其间具有栅极氧化膜22。在埋设型MOS电容器的情况下（参见图4A），存储信号电荷的电荷存储区域24形成在半导体基板21的深部中，并且在表面型MOS电容器的情况下（参见图4B），电荷存储区域25形成在半导体基板21的基板表面上。
在图4A和4B的每一个的（b）中，Cox表示栅极氧化膜22的电容值，Cch表示基板表面和电荷存储区域之间的电容值，并且Csi表示电荷存储区域和基板之间的电容值。
（埋设型电容器的情况）
如果电荷存储区域24每单位面积的电容值定义为Cb，则电容值Cb由下面的公式1表示。
[公式1]
Cb=Cox·Cch/（Cox+Cch）+Csi
=Cox·{1/（1+Cox/Cch）}+Csi
在此情况下，如果电荷存储区域和基板之间的电容值Csi充分小，则公式1可与下面的公式2近似相等。
[公式2]
Cb≈Cox·{1/（1+Cox/Cch）}
（表面型电容器的情况）
如果电荷存储区域每单位面积的电容值定义为Cs，则电容值Cs由下面的公式3表示。
[公式3]
Cs=Cox+Csi
在此情况下，如果电荷存储区域和基板之间的电容值Csi充分小，则电容值可与栅极氧化膜22的电容Cox近似相等，如下面的公式4所示。
[公式4]
Cs≈Cox
就是说，电荷存储区域24每单位面积的电容值Cb和电荷存储区域25每单位面积的电容值Cs的大小关系变为Cb<Cs。电荷存储区域从基板的表面埋设到基板的内部，从而电容值减小。换言之，电荷存储区域从基板的内部移动到基板的表面，从而电容值增加。
（实质上增加每单位面积电容值的方法说明）
栅极氧化膜22每单位面积的电容值Cox由下面的公式5表示。
[公式5]
Cox=εox/tox
在此情况下，εox表示栅极氧化膜22的介电常数，并且tox表示栅极氧化膜22的膜厚度。
栅极氧化膜22的膜厚度tox在承受压力或泄漏量方面是重要的。通过在相同膜厚度下采用具有高介电常数的材料，每单位面积的电容值Cox可增加。作为具有高介电常数的材料，可示例为下面的材料。
Si3N4：相对介电常数为7
Ta2O5：相对介电常数为26
HfO2：相对介电常数为25
ZrO2：相对介电常数为25
介电常数与真空的相对介电常数的乘积变为每种材料的介电常数。为此，如果考虑SiO2的相对介电常数（相对介电常数3.9）的比，可估算每单位面积电容值的增加。例如，如果假定表面型MOS电容器且采用膜厚度与SiO2相同的Si3N4替代SiO2，则每单位面积电容值变为现有电容值的1.8倍。如果采用Ta2O5，则每单位面积电容值变为现有电容值的6.7倍。
（结构上增加每单位面积电容值的方法说明）
每单位面积电容值可在结构上通过组合多个电容器结构而增加。作为组合结构，可示例为图5A和5B所示的结构，也就是，通过结合平面型MOS电容器和结型电容器获得的结构（参见图5A）以及通过结合平面型MOS电容器和堆叠型电容器获得的结构（参见图5B）。
首先，将描述图5A所示的组合结构。例如，P型阱52形成在N型半导体基板51上。变为中间电极的N+型半导体区域41形成在P型阱52的表面层中，并且结型MOS电容器形成在N+型半导体区域41和变为下电极的P型阱52之间。上电极42设置在基板的表面上，其间设有绝缘膜53，从而平面型MOS电容器与结型MOS电容器形成为并联。就是说，第二电荷存储单元40通过并联连接平面型MOS电容器和结型电容器而形成。
接下来，将描述图5B所示的组合结构。关于第一电荷存储单元30，形成与图5A所示组合结构的情况中相同的平面型MOS电容器。关于第二电荷存储单元40，平面型MOS电容器形成在由元件分隔绝缘膜55和56分开的区域中，并且堆叠型电容器以并联连接形式形成在平面型MOS电容器上。
具体而言，成为下电极的P+型（或N+型）半导体区域43形成在P型阱52的表面层中，并且中间电极45形成在半导体区域43上，其间设有电容绝缘膜44。该结构是平面型MOS电容器的结构。上电极47形成在中间电极45上，其间设有电容绝缘膜46。该结构是堆叠型电容器的结构。中间电极45由配线57电连接到N+型半导体区域41。
根据图5B所示的组合结构，也就是，平面型MOS电容器和堆叠型电容器的组合结构，可形成具有大的每单位面积电容值的电容器。
（第二电荷存储单元的其它结构示例）
图6A至7B示出了第二电荷存储单元40的其它结构示例。在图6A至7B中，与图5A和5B中相同的结构元件用相同的参考标记表示。
图6A是示出平面型MOS电容器结构的截面图。形成第二电荷存储单元40的平面型MOS电容器具有这样的结构，其中成为下电极的P+型（或N+型）半导体区域43形成在P型阱52的表面层中，并且上电极45形成在半导体区域43上，其间设有电容绝缘膜44。
图6B是示出堆叠型电容器1结构的截面图。形成第二电荷存储单元40的堆叠型电容器1具有这样的结构，其中下电极45形成在元件隔离绝缘膜55上，并且上电极47形成在下电极45上，其间设有电容绝缘膜46。
图7A是示出堆叠型电容器2结构的截面图。形成第二电荷存储单元40的堆叠型电容器2具有这样的结构，其中具有U状截面形状的下电极45电连接到N+型半导体区域41，并且上电极47插入下电极45的内侧，其间设有电容绝缘膜46。
在堆叠型电容器2结构的情况下，电源电压提供到上电极47，或者上电极47接地。根据包括具有U形截面形状的下电极45和埋设在下电极45的内侧的上电极47的堆叠型电容器2，与诸如堆叠型电容器1的通常堆叠型电容器相比，贡献于电容的面对区域可进一步增加。
图7B是示出沟槽型电容器结构的截面图。形成第二电荷存储单元40的沟槽型电容器具有这样的结构，其中沟槽48形成为穿透P型阱52且到达基板51，并且电容器形成在沟槽48中。
具体而言，要成为下电极的N+型（或P+型）半导体区域43形成在沟槽48的内壁中，半导体区域43的内壁涂有电容绝缘膜44，并且埋设上电极45，其间设有电容绝缘膜44。
第二电荷存储单元40采用平面型MOS电容器、结型电容器、堆叠型电容器、沟槽型电容器或其结合构造，其中电容绝缘膜部分或全部由介电常数高于氧化硅膜的材料形成。作为介电常数高于氧化硅膜（SiO2）的材料，可示例为Si3N4、Ta2O5、HfO2和ZrO2。
已经根据图6A至7B描述了第二电荷存储单元40的结构示例。然而，第二电荷存储单元40的结构不限于上面描述的示例。可采用已经开发的各种方法来增加DRAM的存储电容的电容。
<3.实施例>
在下文，将描述其中具有第一电荷存储单元30和第二电荷存储单元40的单位像素的具体实施例。
（单位像素60A的电路结构）
图8是示出应用本发明的单位像素60A的电路结构的电路图。如图8所示，单位像素60A具有PN结的光敏二极管61作为光电转换单元，以接收光、产生且存储光电荷。光敏二极管61根据接收的光量产生光电荷且存储光电荷。
单位像素60A还具有第一传输栅极单元62、第二传输栅极单元63、第三传输栅极单元64、复位栅极单元65、第一电荷存储单元66、第二电荷存储单元67、放大晶体管68、选择晶体管69和电荷排出栅极单元70。
在具有如上所述结构的单位像素60A中，第一和第二电荷存储单元66和67对应于上述的第一和第二电荷存储单元。就是说，根据电路，第一电荷存储单元66提供为第一传输栅极单元62和第二传输栅极单元63之间的埋设型MOS电容器。驱动信号SG（在下文，也称为传输信号SG）施加给第一电荷存储单元66的栅极电极。第二电荷存储单元67采用每单位面积电容值大于第一电荷存储单元66的电容器构造。下面将详细描述第一和第二电荷存储单元66和67的布局或截面结构。
关于单位像素60A，为每个像素行提供对应于图1的像素驱动线16的多个驱动线。另外，各种驱动信号TG、SG、FG、CG、RST、SEL和PG从图1的垂直驱动单元12通过像素驱动线16的多个驱动线提供。因为每个晶体管是具有上述结构的NMOS晶体管，驱动信号TG、SG、FG、CG、RST、SEL和PG是脉冲信号，其中高电平状态（例如，电源电压VDD）变为活动状态，而低电平状态（例如，负电位）变为不活动状态。
驱动信号TG作为传输信号提供给第一传输栅极单元62的栅极电极。根据电路，第一传输栅极单元62连接在光敏二极管61和第一电荷存储单元66之间。第一传输栅极单元62响应于驱动信号TG（在下文，也称为传输信号TG）进入活动状态时而进入导通状态，并且传输光敏二极管61中存储的光电荷到第一电荷存储单元66。由第一传输栅极单元62传输的光电荷临时存储在第一电荷存储单元66中。
驱动信号FG作为传输信号提供给第二传输栅极单元63的栅极电极。根据电路，第二传输栅极单元63连接在第一电荷存储单元66和连接到放大晶体管68的栅极电极的浮置扩散单元（在下文，称为“FD单元”）71之间。FD单元71将光电荷转换成电信号，例如，电压信号，并且输出电信号。第二传输栅极单元63响应于驱动信号FG（在下文，也称为传输信号FG）进入活动状态时而进入导通状态，并且传输第一电荷存储单元66中存储的光电荷到FD单元71。
驱动信号CG作为传输信号提供给第三传输栅极单元64的栅极电极。根据电路，第三传输栅极单元64连接在第一电荷存储单元66和第二电荷存储单元67之间。第三传输栅极单元64响应于驱动信号CG（在下文，也称为传输信号CG）进入活动状态时进入导通状态，并且耦合第一电荷存储单元66和第二电荷存储单元67的电位。
驱动信号RST作为复位信号施加给复位栅极单元65的栅极电极。在复位栅极单元65中，根据电路，一个源极/漏极区域连接到复位电压VDR，并且另一个源极/漏极区域连接到FD单元71。复位栅极单元65响应于驱动信号RST（在下文，也称为复位信号RST）进入活动状态时进入导电状态，并且复位FD单元71的电平到复位电压VDR的电平。
根据电路，放大晶体管68具有连接到FD单元71的栅极电极和连接到电源电压VDD的漏极电极，并且变为读取由光敏二极管61中的光电转换获得的光电荷的读取电路的输入单元，就是说，所谓的源极跟随器电路。就是说，放大晶体管68具有通过选择晶体管69连接到垂直信号线17的源极电极，并且与恒流源80形成源极跟随器电路，恒流源80连接到垂直信号线17的一端。
驱动信号SEL作为选择信号施加给选择晶体管69的栅极电极。根据电路，选择晶体管69连接在放大晶体管68的源极电极和垂直信号线17之间。选择晶体管69响应于驱动信号SEL（在下文，也称为选择信号SEL）进入活动状态时进入导通状态。选择晶体管69使单位像素60A的状态变为选择状态，并且将从放大晶体管68输出的像素信号连接到垂直信号线17。
驱动信号PG作为电荷排出控制信号施加给电荷排出栅极单元70的栅极电极。根据电路，电荷排出栅极单元70连接在光敏二极管61和电荷排出单元（例如，电源电压VDD）之间。电荷排出栅极单元70响应于驱动信号PG（在下文，也称为电荷排出控制信号PG）进入活动状态时进入导通状态。电荷排出栅极单元70将光敏二极管61中存储的预定量的光电荷或全部光电荷选择性地排出到电荷排出单元。
电荷排出栅极单元70提供为用于下面的目的。就是说，电荷排出栅极单元70提供为防止发生这样的情况，该情况中电荷排出栅极单元70在不存储光电荷的周期期间进入导通状态，光敏二极管61被光电荷所饱和，并且数量大于饱和电荷量的电荷溢出到第一和第二电荷存储单元66和67或周边像素。
（单位像素60A的像素结构）
图9是示出单位像素60A的像素结构的示意图。在图9中，与图8中相同的结构元件用相同的参考标记表示。图9示出了表示像素布置的平面图案、沿着平面图案中A-A’线剖取的截面图以及沿着B-B’线剖取的截面图。
在图9中，从沿着B-B’线剖取的截面图清楚可见，光敏二极管（PD）61具有PN结的二极管结构，其通过在半导体基板51上的P型阱52中形成N型半导体区域611而获得。光敏二极管61变为埋设型光敏二极管（所谓的空穴累积二极管（HAD）传感器结构），其中耗尽端（depletion end）与界面通过在表面层上形成P型半导体区域612而分隔。
第一传输栅极单元62具有这样的结构，其中栅极电极621设置在基板的表面上，其间具有栅极绝缘膜（图中没有示出），并且P-型半导体区域622形成在基板的表面层中。与其中不形成P-型半导体区域622的情况相比，P-型半导体区域622略加深了栅极电极621下方的电位。因此，由沿着线B-B’剖取的截面图清楚可见，P-型半导体区域622形成溢出通道，以传输从光敏二极管61溢出的预定量或更多的光电荷，具体而言，将量大于光敏二极管61的饱和电荷量的光电荷传输到第一电荷存储单元66。
第一电荷存储单元66具有以其间的栅极绝缘膜（图中没有示出）设置在基板的表面上的栅极电极661，并且形成为在栅极电极661下的埋设型MOS电容器。就是说，第一电荷存储单元66采用埋设型MOS电容器构造，其包括在栅极电极661下的P型阱52中形成的N型半导体区域662和在N型半导体区域662的表面层上形成的P-型半导体区域663。
第二传输栅极单元63具有栅极电极631，该栅极电极631设置在基板的表面上且其间具有栅极绝缘膜（图中没有示出）。在第二传输栅极单元63中，第一电荷存储单元66的N型半导体区域662用作一个源极/漏极区域，并且要变为FD单元71的N+型半导体区域711用作另一个源极/漏极区域。
因此，单位像素60A具有这样的像素结构，其中第一电荷存储单元66在栅极电极661下形成为埋设型MOS电容器，该栅极电极661形成为相邻于第一和第二传输栅极单元62和63。
第三传输栅极单元64具有栅极电极641，该栅极电极641设置在基板的表面上且其间设有栅极绝缘膜（图中没有示出）。在第三传输栅极单元64中，第一电荷存储单元66的N型半导体区域662用作一个源极/漏极区域，并且形成在基板的表面层中的N+型半导体区域642用作另一个源极/漏极区域。
第二电荷存储单元67的一端电连接到第三传输栅极单元64的N+型半导体区域642。第二电荷存储单元67的另一端连接到负测电源（negative-sidepower supply）（例如，接地）。
第二传输栅极单元63、第一电荷存储单元66的栅极电极661以及第三传输栅极单元64执行耦合或分开FD单元71、第一电荷存储单元66和第二电荷存储单元67电位的操作。
第三传输栅极单元64具有其中N-型半导体区域643形成在沟道单元的表面层中的结构。与不形成N-型半导体区域643的情况相比，N-型半导体区域643略加深了栅极电极641下的电位。因此，由沿着A-A’线剖取的截面图清楚可见，N-型半导体区域643形成溢出通道，以传输量大于第一电荷存储单元66的饱和电荷量的光电荷到第二电荷存储单元67。
在此情况下，重要的是形成在第一和第三传输栅极单元62和64下方形成的溢出通道，使第一电荷存储单元66中存储的光电荷传输到第二电荷存储单元67，而不泄漏进入光敏二极管61。
这样，在单位像素60A中，溢出通道形成在第三传输栅极单元64的栅极电极641下方，从而在高亮度下从光敏二极管61溢出的光电荷可存储在第二电荷存储单元67中。具体而言，甚至在第三传输栅极单元64的非导通状态下，从第一电荷存储单元66溢出的预定量或更多的光电荷也可传输到第二电荷存储单元67，并且可存储在第二电荷存储单元67中。因此，第一电荷存储单元的饱和电荷量可设定为小于光敏二极管61的饱和电荷量。
（单位像素60A的电路操作）
接下来，将参考图10的时序图和图11至18的电位图描述单位像素60A的电路操作。
图10示出了单位像素60A的选择信号SEL、复位信号RST、传输信号TG、电荷排出控制信号PG、传输信号CG、传输信号SG和传输信号FG的时序图。图11至18示出了在图10的时序图的时间ta至th第N行的单位像素60A的电位状态。
首先，在时间t1，在其中电荷排出控制信号PG变为活动的状态下，选择信号SEL、复位信号RST、传输信号CG、传输信号SG和传输信号FG对于所有像素同时进入活动状态。因此，选择晶体管69、复位栅极单元65、第三传输栅极单元64、第一电荷存储单元66的栅极电极661、第二传输栅极单元63和电荷排出栅极单元70进入导电状态。
图11示出了单位像素60A在时间t1和时间t2之间的时间ta的电位状态。这样，FD单元71、第一电荷存储单元66和第二电荷存储单元67的电位被耦合，并且耦合区域复位。
然后，复位信号RST、选择信号SEL及传输信号FG、传输信号SG和传输信号CG依次相对于所有像素同时进入非活动状态。在时间t2，电荷排出控制信号PG相对于所有像素同时进入非活动状态。因此对所有像素共同的曝光周期开始。
图12示出了单位像素60A在时间t2和时间t3之间的时间tb的电位状态。这样，光电荷存储在光敏二极管61中。在高亮度时，从光敏二极管61溢出的光电荷通过第一传输栅极单元62的溢出通道存储在第一电荷存储单元66中。当第一电荷存储单元66饱和时，从第一电荷存储单元66溢出的光电荷通过第三传输栅极单元64的溢出通道存储在第二电荷存储单元67中。在低亮度时，光电荷仅存储在光敏二极管61中。
接下来，在时间t3，传输信号TG和传输信号SG进入活动状态，并且第一传输栅极单元62和第一电荷存储单元66的栅极电极661进入导电状态。
图13示出了单位像素60A在时间t3和时间t4之间的时间tc的电位状态。这样，光敏二极管61中存储的光电荷传输到第一电荷存储单元66，并且存储在第一电荷存储单元66中。
接下来，在时间t4，电荷排出控制信号PG在传输信号TG相对于所有像素同时进入非活动状态的同时进入活动状态。电荷排出栅极单元70在第一传输栅极单元62进入非导电状态的相同时间进入导电状态。因此，对所有像素共同的曝光周期结束。
然后，传输信号SG也进入非活动状态，第一电荷存储单元66的栅极电极661进入非导电状态，并且第一电荷存储单元66的电位返回到初始电位。此时，当第一电荷存储单元66的存储电荷量大于饱和电荷量时，从第一电荷存储单元66溢出的光电荷通过第三传输栅极单元64的溢出通道传输到第二电荷存储单元67。
在对所有像素共同的曝光周期结束后，执行对每行顺序存储的光电荷的读取操作。
具体而言，在时间t5，第N行的选择信号SEL进入活动状态，第N行的选择晶体管69进入导电状态，并且第N行的单位像素60A进入选择状态。同时，复位信号RST进入活动状态，复位栅极单元65进入导电状态，并且FD单元71复位。在时间t6，复位信号RST进入非活动状态。
图14示出了单位像素60A在时间t6和时间t7之间的时间td的电位状态。在此状态下，FD单元71的电位作为第一复位电平N1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t7，传输信号FG进入活动状态，从而第二传输栅极单元63进入导电状态。
图15示出了单位像素60A在时间t7和时间t8之间的时间te的电位状态。这样，存储在第一电荷存储单元66中的光电荷传输到FD单元71。
接下来，在时间t8，传输信号FG进入非活动状态，并且第二传输栅极单元63进入非导电状态。
图16示出了单位像素60A在时间t8和时间t9之间的时间tf的电位状态。在此状态下，FD单元71的电位作为根据第一电荷存储单元66的存储电荷量的第一信号电平S1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t9，传输信号CG和SG以及FG同时进入活动状态，并且第三传输栅极单元64、第一电荷存储单元66的栅极电极661和第二传输栅极单元63一起进入导电状态。
图17示出了单位像素60A在时间t9和时间t10之间的时间tg的电位状态。这样，FD单元71、第一电荷存储单元66和第二电荷存储单元67的电位被耦合，并且光电荷存储在整个耦合区域上。光电荷作为第二信号电平S2通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t10，复位信号RST进入活动状态，并且复位栅极单元65进入导电状态。因此，FD单元71、第一电荷存储单元66和第二电荷存储单元67的电位耦合区域复位。
接下来，在时间t11，复位信号进入非活动状态，并且复位栅极单元65进入非导电状态。
图18示出了单位像素60A在时间t11和时间t12之间的时间th的电位状态。在此状态下，其中电位被耦合的区域的电位作为第二复位电平N2通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t12，第N行的选择信号SEL进入非活动状态，第N行的选择晶体管69进入非活动状态，并且第N行的单位像素60A进入非选择状态。
然后，传输信号FG、传输信号SG和传输信号CG顺序进入非活动状态，并且第二传输栅极单元63、第一电荷存储单元66的栅极电极661和第三传输栅极单元64进入非导电状态。
传输信号FG、传输信号SG和传输信号CG依次进入非活动状态的原因是在第一电荷存储单元66的栅极电极661变为导电的状态下将基板表面上存储的沟道电荷存储在第二电荷存储单元67中。与FD单元71不同，因为复位不仅由第二电荷存储单元67进行，所以可防止由沟道电荷的复位引起的偏移（offset）发生在像素信号中。
通过上述的系列电路操作，第一复位电平N1、第一信号电平S1、第二信号电平S2和第二复位电平N2顺序从单位像素60A输出到垂直信号线17。通过后段的信号处理单元，相对于如上所述顺序输出的第一复位电平N1、第一信号电平S1、第二信号电平S2和第二复位电平N2执行了预定的信号处理。下面将详细描述信号处理。
如上所述，根据单位像素60A，埋设型MOS电容器用作第一电荷存储单元66，并且每单位面积的电容值大于第一电荷存储单元66的电容器用作第二电荷存储单元67，从而可保证更大的饱和电荷量。反之，如果饱和电荷量相等，则单位像素的尺寸可减小对应于空间节约的量。
当所有像素同时读取时，低亮度时的光电荷存储在暗特性优良的第一电荷存储单元66中，并且高亮度时的光电荷存储在暗特性较差的第二电荷存储单元67中。因此，与实现全局曝光的现有技术相比，黑暗和低亮度时的成像图像的质量不变差。
（第一修改）
图19是示出根据单位像素60A第一修改的单位像素60A1的电路结构的电路图。在图19中，与图8相同的结构元件用相同的参考标记表示。
根据第一修改的单位像素60A1与单位像素60A的区别在于省略了电荷排出栅极单元70。
例如，在其中不存储光电荷的周期期间，当通过另一个方法防止光敏二极管61的饱和时，或者当光敏二极管61不被光电荷饱和时，电荷排出栅极单元70可省略。
（第二修改）
图20是示出根据单位像素60A第二修改的单位像素60A2的电路结构的电路图。在图20中，与图8中相同的结构元件用相同的参考标记表示。
根据第二修改的单位像素60A2与单位像素60A的区别在于省略了选择晶体管69。在单位像素60A2中，选择晶体管69选择像素的功能通过变化施加给复位栅极单元65的漏极电极的漏极电压DRN而实现。
具体而言，对应于漏极电压DRN的高电压施加给复位栅极单元65的漏极电极，从而放大晶体管68进入活动状态，并且执行信号的输出操作。就是说，放大晶体管68利用漏极电压DRN的转换操作执行作为选择晶体管的功能。通过省略选择晶体管69，形成单位像素60的电路元件数可为每个像素减少一个。
图21类似于图10是关于单位像素60A2的电路操作示出每个信号状态的时序图。
单位像素60A2的电路操作基本上与单位像素60A的电路操作相同，除了复位信号RST的定时外。
（像素共享）
在单位像素60A、60A1和60A2中，形成像素的电路元件可在多个像素之间共享。
图22是示出根据像素共享的第一具体示例的电路结构的电路图。在第一具体示例中，示例了其中彼此相邻的四个像素60A-1至60A-4共享像素形成元件一部分的情况。然而，共享像素形成元件的部分的像素数不限于四个。作为彼此相邻的四个像素60A-1至60A-4的关系，像素形成元件的部分可共享在行方向上的两个像素和列方向上的两个像素的四个像素之间，或者可共享在列方向上的四个像素之间。
在第一具体示例中，示例了单位像素60A的像素结构情况下的像素共享。包括复位栅极单元65的FD单元71后面的电路元件，也就是，复位栅极单元65、放大晶体管68和选择晶体管69的三个电路元件共享在四个像素之间。
图23是示出根据像素共享的第二具体示例的电路结构的电路图。在第二具体示例中，示例了其中彼此相邻的四个像素60A-1至60A-4共享像素形成元件的一部分的情况。然而，共享像素形成元件的一部分的像素数不限于四个。作为彼此相邻的四个像素60A-1至60A-4的关系，像素形成元件的部分可共享在行方向上的两个像素和列方向上的两个像素的四个像素之间，或者可共享在列方向上的四个像素之间。
在第二具体示例中，示例了在根据第二修改的单位像素60A2的像素结构情况下的像素共享。FD单元71后面包括复位栅极单元65的电路元件，也就是，复位栅极单元65和放大晶体管68的两个电路元件共享在四个像素之间。
这样，在多个像素之间共享电路元件的技术一起使用，从而可获得与单位像素60A相同的功能和效果，并且单位像素的尺寸可减小且空间可节省。另外，可通过空间节省保证更大的饱和电荷量。反之，如果饱和电荷量相等，则单位像素尺寸可减小对应于空间节省的量。
在此情况下，将描述第一至第三传输栅极单元62至64和第一电荷存储单元66的栅极电极661的每个电位。图24是示出钉扎（pin）基板表面且耦合FD单元71、第一电荷存储单元66和第二电荷存储单元67的电位的条件的基板深度方向的电位图。
第一至第三传输栅极单元62至64和第一电荷存储单元66的栅极电极661在非导电状态下的电位设定到钉扎基板表面的电位（例如，负电位），而与栅极氧化膜下的导电层无关。这样，基板表面被钉扎，并且可获得诸如暗电流和白斑的暗特性的改善效果。
第二和第三传输栅极单元63和64以及第一电荷存储单元66的栅极电极661在导电状态下的基板表面电位设定到电位高于复位电压VDR，即施加给复位栅极单元65的漏极的电位。这样，FD单元71、第一电荷存储单元66和第二电荷存储单元67的电位可耦合。
<4.噪声去除处理和操作处理的说明>
从单位像素60A以及根据其修改的单位像素，信号以第一复位电平N1、第一信号电平S1、第二信号电平S2和第二复位电平N2的顺序输出到垂直信号线17。在后段的信号处理单元中，例如，图1至3所示的列处理单元13和信号处理单元18中，预定的噪声去除处理和预定的信号处理相对于第一复位电平N1、第一信号电平S1、第二信号电平S2和第二复位电平N2执行。在下文，将描述在后段的列处理单元13中的噪声去除处理和在后段的信号处理单元18中的操作处理。
首先，将描述埋设在列处理单元13中且用作噪声去除单元的CDS电路中的处理。作为CDS电路，可采用具有已知电路结构的任何CDS电路。
图25是示出在列处理单元13中第一处理示例的情况和第二处理示例的情况下噪声去除处理的时序图。
（第一处理示例）
首先，计算根据读取信号时传输到FD单元71的光电荷的电压信号S1和根据光电荷传输到FD单元71前的复位电平的电压信号N1之差。接下来，根据存储在FD单元71、第一电荷存储单元66和第二电荷存储单元67中的光电荷的电压信号S2与根据FD单元71、第一电荷存储单元66和第二电荷存储单元67复位后的复位电平的电压信号N2之差被计算。如果第一差值定义为SN1，并且第二差值定义为SN2，则满足SN1=S1–N1，且SN2=S2–N2。
这样，在第一处理示例中，相对于较早输出的信号S1和N1，执行去除诸如像素中放大晶体管的阈值变化的像素固有的复位噪声或固定图案噪声的CDS处理。相对于稍后输出的信号S2和N2，执行CDS处理，以去除诸如像素中放大晶体管的阈值变化的像素固有的固定图案噪声，但是不去除复位噪声。然而，因为该操作处理是不必采用帧存储器的操作处理，所以电路结构可简化且可降低成本。
（第二处理示例）
在第二处理示例中，诸如帧存储器的存储单元必须采用前面帧的信息。因此，根据第二处理示例的操作处理采用数据存储单元19作为信号处理单元18中的存储单元或者采用外部DSP电路中的帧存储器而执行。
具体而言，首先，计算根据读取信号时传输到FD单元71的光电荷的电压信号S1和根据在光电荷传输到FD单元71前的复位电平的电压信号N1之差。接下来，计算根据FD单元71、第一电荷存储单元66和第二电荷存储单元67中存储的光电荷的电压信号S2和前面帧中的电压信号N2A之差。电压信号N2A是根据在前面帧中在FD单元71、第一电荷存储单元66和第二电荷存储单元67中存储的光电荷复位后的复位电平的信号。如果第一差值定义为SN1，并且第二差值定义为SN2，则满足SN1=S1-N1，且SN2=S2-N2A。
这样，在第二处理示例中，相对于稍后输出的信号S2和N2，执行去除诸如像素中放大晶体管的阈值变化的像素固有的复位噪声或固定图案噪声的CDS处理。在第二处理示例的情况下，诸如帧存储器的存储单元是必要的。然而，与第一处理示例相比，可大大抑制复位噪声。
（第三处理示例）
接下来，将描述信号处理单元18中的操作处理。首先，当第一差值在预定的范围内时，第一差值和第二差值的比计算为每个像素、多个像素、每个颜色、共享像素单元中每个具体像素或所有像素的增益，并且产生增益表（gain table）。第二差值和增益表的乘积计算为第二差值的操作值。
在此情况下，如果第一差值定义为SN1，第二差值定义为SN2，增益定义为G，并且第二差值SN2的操作值定义为SN2’，则第二差值SN2的增益G和操作值SN2’可根据下面的公式6和7计算。
[公式6]
G=SN1/SN2
=（Cfd+Cgs+Ccap）/Cfd
[公式7]
SN2′=G×SN2
在此情况下，Cfd表示FD单元71的电容值，Cgs表示第一电荷存储单元66的电容值，并且Ccap表示第二电荷存储单元67的电容值。增益G等于电容比。
第一差值SN1、第二差值SN2和第二差值SN2的操作值SN2’相对于入射光量的关系如图26所示。
接下来，如图27A所示，采用预先设定的预定的阈值Vt。预定的阈值Vt事先设定在其中第一差值SN1尚未在光敏特性上饱和且光敏特性在线性区域的状态中。
当第一差值SN1不大于预定的阈值Vt时，第一差值SN1输出为处理目标像素的像素信号SN。就是说，在SN1<Vt的情况下，满足SN=SN1（SN1取代SN）。当第一差值SN1大于预定的阈值Vt时，第二差值SN2的操作值SN2’输出为处理目标像素的像素信号SN。就是说，在Vt≤SN1的情况下，满足SN=SN2’（SN2’取代SN）。
（第四处理示例）
在接下来的操作处理中，如图27B所示，在其中第一差值SN1在预定的范围内的状态下，第一差值SN1的值和第二差值SN2的操作值SN2’以预定比合成，并且合成结果输出为像素信号SN。
例如，在类似于预定的阈值Vt的值范围内，第一差值SN1和第二差值SN2的操作值SN2’的合成比以步进（stepwise）的方式改变，如下所述。预定的阈值Vt事先设定在其中第一差值SN1在光敏特性上不饱和且光敏特性在线性区域内的状态中，如上所述。
在SN1<SN1×0.90的情况下，SN=SN1
在Vt×0.90≤SN1<Vt×0.94的情况下，SN=0.9×SN1+0.1×SN2’
在Vt×0.94≤SN1<Vt×0.98的情况下，SN=0.7×SN1+0.3×SN2’
在Vt×0.98≤SN1<Vt×1.02的情况下，SN=0.5×SN1+0.5×SN2’
在Vt×1.02≤SN1<Vt×1.06的情况下，SN=0.3×SN1+0.7×SN2’
在Vt×1.06≤SN1<Vt×1.10的情况下，SN=0.1×SN1+0.9×SN2’
在Vt×1.10≤SN1的情况下，SN=SN2’
通过执行上述的操作处理，信号可从低亮度时的信号光滑地转换到高亮度时的信号。
<5.第二电荷存储单元67的结构示例>
<第一实施例>
已经参考图5A至7B描述了第二电荷存储单元67的某些结构示例。在下文，将描述在单位像素中提供第二电荷存储单元67而不减小光敏二极管61面积的方法。
图29是示出第二电荷存储单元67的截面结构示例的示意图。
在对应于图5的P型阱52的P型半导体区域101的表面层上，形成对应于图8和9的光敏二极管61的光电转换层102和N型半导体区域103和104。防反射膜111形成在P型半导体区域101的表面上。层间膜112形成在防反射膜111上。层间膜112采用诸如SiLK的低介电膜（低K）或各种氧化膜形成。
在光电转换层102之上，具有倒置截锥形状的槽形成为层间膜112中的波导，以引导光到光电转换层102。包括下电极113、电容膜114和上电极115的电容器（第二电荷存储单元67A）形成为沿着波导的侧壁。与波导的上端和下端几乎具有相同形状的开口形成在第二电荷存储单元67A的上端和下端中，并且上端的开口的周边部分以凸缘（flange）的形状在层间膜112上扩展。
下电极113和上电极115由W、Al、Ti和TiN制作的金属膜或者其堆叠膜形成。电容膜114由包括氧化钛、氧化铪、氧化铝和氧化锆的高介电膜（高k）、氧化硅膜、氮化硅膜及其堆叠膜形成。
下电极113通过配线116连接到N型半导体区域103，并且上电极115通过配线117连接到N型半导体区域104。N型半导体区域103和N型半导体区域104之一连接到电源（图中没有示出），并且另一个接地（图中没有示出）。
这样，第二电荷存储单元67A形成在光沿其入射在光电转换层102上的路径上，从而可增加光电转换层102的面积。结果，由于提供第二电荷存储单元67A可抑制动态范围变窄。
第二电荷存储单元67A形成为沿着波导的侧壁，从而第二电荷存储单元67A（上电极115）用作波导。结果，入射在第二电荷存储单元67A的上部的开口上的光可以确实地入射在光电转换层102上，并且可改善光接收灵敏度。另外，可抑制诸如杂散光和混色的光学噪声成分。
不必形成第二电荷存储单元67A以覆盖波导的整个侧壁，并且第二电荷存储单元67A可形成为覆盖侧壁的一部分。例如，在波导的侧壁部分中，不必形成筒状（cylindrical）的下电极113、电容膜114和上电极115，并且下电极113、电容膜114和上电极115可形成为其中筒的一部分缺口的形状。
诸如铟锡氧化物（ITO）或锌氧化物（ZnO）的透明电极材料可用在下电极113和上电极115中。在此情况下，优选设定层间膜112、下电极113、电容膜114和上电极115的形成材料的折射率，使入射在第二电荷存储单元67A的上部的开口上的光确实地入射在光电转换层102上。例如，必须设定下电极113的折射率高于层间膜112的折射率。另外，优选设定上电极115的折射率高于上电极115的上层的波导结构的埋设材料（图中没有示出）的折射率。
当透明电极材料用在下电极113和上电极115中时，如同图30的第二电荷存储单元67B，光电转换层102的上侧可覆盖有下电极113、电容膜114和上电极115，而不用在下端中提供开口。在第二电荷存储单元67B中，与图29的第二电荷存储单元67A相比，可简化制造工艺，并且可改善电容效率。
当透明电极材料用在下电极113和上电极115中时，如图31所示，下电极113、电容膜114和上电极115可根据透明电极材料的透射率和折射率埋设在波导中。在第二电荷存储单元67C中，与图30的第二电荷存储单元67B相比，可简化制造工艺。
图32是示出第二电荷存储单元67的截面结构的另一个示例的示意图。在图32中，对应于图29中的结构元件用相同的参考标记表示。
在图32的示例中，用作下电极131和上电极133之间的层间膜的层间电容膜132和第二电荷存储单元67D的电容膜形成在防反射膜111的上层上。例如，层间电容膜132由包括氧化钛、氧化铪、氧化铝和氧化锆的高介电膜（高k）形成。
与图29的层间膜112相类似，在层间电容膜132中，形状为倒置截锥的槽形成为光电转换层102之上的波导。上电极133形成为沿着波导的侧壁。几乎与波导的上端和下端具有相同形状的开口形成在上电极133的上端和下端中，并且上端的开口的周边部分在层间电容膜132上拓展为凸缘形状。上电极133由与图29的上电极115相同的材料形成。
筒状下电极131形成为围绕光电转换层102的顶表面（光接收表面）的周边部分以及波导的侧壁的上端之外的部分。下电极131由与配线109相同的配线材料形成。
下电极131直接连接到N型半导体区域103，并且上电极133通过配线109连接到N型半导体区域104。
因此，形成包括下电极131、层间电容膜132和上电极133的电容器（第二电荷存储单元67D）。
这样，第二电荷存储单元67D形成在光沿其入射在光电转换层102上的路径上，从而可以增加光电转换层102的面积。结果，由于提供第二电荷存储单元67D可抑制动态范围变窄。
上电极133形成为沿着波导的侧壁，从而上电极133用作波导。结果，入射在第二电荷存储单元67D的上部的开口上的光可以确实地入射在光电转换层102上，并且可改善光接收灵敏度。另外，可抑制诸如杂散光和混色（mixed color）的光学噪声成分。
与上述的第二电荷存储单元67A至67C相比，在第二电荷存储单元67D中，因为可省略下电极和电容膜的层，所以可简化制造工艺。
不必形成上电极133以覆盖波导的整个侧壁，并且上电极133可形成为仅覆盖侧壁的一部分。例如，在波导的侧壁部分中，不必形成筒状的上电极133，并且上电极133可形成为其中筒的一部分缺口的形状。
而且，不必形成下电极131以围绕光电转换层102的光接收表面的整个周边部分。例如，下电极131可形成为围绕光电转换层102的光接收表面的周边部分的一部分。
诸如铟锡氧化物（ITO）或锌氧化物（ZnO）的透明电极材料可用在上电极133中。在此情况下，优选设定层间电容膜132和上电极115的形成材料的折射率，使入射在第二电荷存储单元67D的上部的开口上的光确实地入射在光电转换层102上。
当透明电极材料用在上电极133中时，如同图33的第二电荷存储单元67E，光电转换层102的上侧可覆盖有上电极133，而不在上电极133的下端中提供开口。在第二电荷存储单元67E中，与图32的第二电荷存储单元67D相比，可简化制造工艺。
<第二实施例>
接下来，将参考图34描述图像传感器11的截面结构的示例。
图34示出了图像传感器11的一个像素21的周边部分的截面。光从图34的上侧照射到图像传感器11。图像传感器11具有这样的结构，其中基础绝缘膜42、金属光屏蔽膜43、防反射膜44、配线层45、钝化膜46、光透射埋设膜47、平坦化膜48、滤色器层49和芯片上透镜层50相对于半导体基板41堆叠，在半导体基板41中形成用于形成像素21的PD31和存储单元33。
半导体基板41具有这样的结构，其中第二导电阱（P阱）相对于第一导电（例如，N型）基板形成，并且对于每个像素21相对于P阱形成用于形成PD31的第一导电杂质区域（N型区域）。在半导体基板41中，对于每个像素21相对于P阱，形成存储单元33的第一导电杂质区域（N型区域）形成在与PD31分隔预定间隔的位置处。
基础绝缘膜42是诸如氧化硅膜（SiO2）的绝缘膜，并且直接形成在半导体基板41的表面上。
金属光屏蔽膜43是由诸如硅化物、钨（W）、铜（Cu）、铝（Al）、钴（Co）和钛（Ti）的光屏蔽金属形成的膜，并且形成在半导体基板41的上侧（光照射侧）上。金属光屏蔽膜43覆盖半导体基板41，从而对应于PD31的位置被开口，并且其它位置被遮光。因此，金属光屏蔽膜43防止电子产生在存储单元33中和存储单元33附近，并且防止电子移动到存储单元33。
防反射膜44是由氮化硅（Si3N4）形成的膜，并且防止入射在图像传感器11上的光被金属光屏蔽膜43反射。图像传感器11可采用其中不形成防反射膜44的结构。
配线层45形成在金属光屏蔽膜43的上侧（光照射侧），并且通过设置连接到图1的像素驱动线16的配线52为多个层而构造在层间绝缘膜51中。
在此情况下，在金属光屏蔽膜43、防反射膜44和配线层45中，形成开口部分53而提供光学波导，从而将从图像传感器11的表面侧入射的光传输到PD31。开口部分53形成锥形形状，从而其内部直径从图像传感器11的表面侧到半导体基板41略微减小。由下面参考图36的描述，开口部分53形成为使金属光屏蔽膜43中形成的开口的内部直径变为大于金属光屏蔽膜43正上方的开口的内部直径（例如，防反射膜44的下端面中的开口的内部直径）预定的间隔。
钝化膜46形成为覆盖配线层45的表面以及开口部分53的内表面和底部表面。例如，钝化膜46采用通过化学气相沉积（CVD）法或溅射法形成的光透射层构造，并且由具有高折射率的氮化硅制造。这样，形成诸如氮化硅的具有低渗透性（permeability）的材料，从而防止湿气从光学波导的开口到层间绝缘膜51的渗透，并且可提高元件的可靠性。
光透射埋设膜47形成为埋设在其中形成钝化膜46的开口部分53中且堆叠在钝化膜46的表面上。例如，在光透射埋设膜47中，采用具有高光学透射比的材料，例如，硅碳氮化物（SiCN）、氧氮化硅（SiON）碳化硅（SiC）、氧氮化硅（SiON）、氮化硅（SiN）、丙烯酸或氟化聚合物、有机硅聚合物的硅氧烷和聚亚芳香基（polyarylene，PAr）。从埋设特性的角度看，优选采用树脂（有机）材料。
因此，在开口部分53中，钝化膜46和光透射埋设膜47形成为变为两层结构，其中光透射埋设膜47构造为芯材料（core material），并且钝化膜46围绕光透射埋设膜47的侧面的外周。在光透射埋设膜47中，采用折射率低于钝化膜46折射率的材料。利用折射率的差别，在开口部分53中，构造了有效地传输入射在图像传感器11上的光到PD31的光学波导。折射率的差值不设定在光透射埋设膜47和钝化膜46之间，光透射埋设膜47和钝化膜46的两层可构造为芯层，并且光学波导可由与两层相比具有低折射率的层间绝缘膜51的折射率差构造。
平坦化膜48是平坦表面的膜，以相对于光透射埋设膜47堆叠滤色器层49。滤色器层49具有这样的结构，其中为每个像素21设置透射每个颜色光的滤光片，以使PD31对每个像素21接收预定颜色的光。芯片上透镜层50具有这样的结构，其中为每个像素21形成聚集照射到图像传感器11的光的小透镜。
这样，构造了图像传感器11且照射到图像传感器11且由芯片上透镜层50中形成的透镜聚集的光透过滤色器层49，通过由开口部分53中的钝化膜46和光透射埋设膜47形成的光学波导，并且由PD31接收。
接下来，将参考图35的流程图描述制造图像传感器11的方法。
首先，在步骤S11中，基础绝缘膜42、金属光屏蔽膜43和防反射膜44顺序形成在半导体基板41的整个表面上，半导体基板41中通过离子注入杂质形成PD31和存储单元33。
在步骤S12中，相对于防反射膜44堆叠配线层45。就是说，用于以预定的厚度形成层间绝缘膜51以及在层间绝缘膜51的表面上形成图案化配线52的工艺重复多次，并且形成其中多个层的配线52设置在层间绝缘膜51之间的配线层45。
在步骤S13和S14中，形成开口部分53。
首先，在步骤S13中，金属光屏蔽膜43用作蚀刻停止，并且在对应于形成PD31的位置，通过在配线层45的层间绝缘膜51和防反射膜44上执行干蚀刻形成开口。
接下来，在步骤S14中，通过采用形成在配线层45的层间绝缘膜51和防反射膜44中的开口的自对准且通过蚀刻金属光屏蔽膜43，而使直到PD31正上方的基础绝缘膜42的部分被开口，且形成开口部分53。此时，执行过蚀刻，从而金属光屏蔽膜43的开口后退（retreat）而超过层间绝缘膜51和防反射膜44中形成的开口的下端。
如图36所示，开口部分53形成为使金属光屏蔽膜43中形成的开口的内部直径变得大于在金属光屏蔽膜43正上方的开口的内部直径（例如，在下端面中配线层45或防反射膜44的内部直径）。就是说，当使金属光屏蔽膜43开口时，执行处理以使金属光屏蔽膜43的开口在径向上拓展而比在金属光屏蔽膜43正上方的开口大预定的间隔W。金属光屏蔽膜43的开口形成为包括在形成PD31的区域中。
在步骤S15中，钝化膜46形成为覆盖开口部分53的内侧表面。然后，在步骤S16中，光透射埋设膜47埋设在其中形成钝化膜46的开口部分53中。因此，包括钝化膜46和光透射埋设膜47的光学波导形成在开口部分53中。
然后，形成平坦化膜48、滤色器层49和芯片上透镜层50，并且制造图像传感器11。
如上所述，在图像传感器11中，在开口层间绝缘膜51和防反射膜44（步骤S13）后，通过采用该开口的自对准执行蚀刻而使金属光屏蔽膜43开口（步骤S14）。为此，传输光到PD31的光学波导可以确实地形成，而不产生其中金属光屏蔽膜43中形成的开口的位置与其上形成的开口的位置不对齐的情形。
在配线层45的层间绝缘膜51、防反射膜44和金属光屏蔽膜43开口后，金属光屏蔽膜43的开口可通过相对于金属光屏蔽膜43执行附加的侧蚀刻而后退。金属光屏蔽膜43的开口可通过各向同性干蚀刻或湿蚀刻后退。
在图像传感器11中，通过使金属光屏蔽膜43中形成的开口的内部直径变为大于在金属光屏蔽膜43正上方的开口的内部直径（步骤S14）的处理，光学距离设定在金属光屏蔽膜43的上侧的光学波导和金属光屏蔽膜43之间。就是说，通过设定图36所示的间隔W，可以抑制已经通过光学波导的光的泄漏光被金属光屏蔽膜43反射或吸收。因此，可抑制入射在图像传感器11上的光损失。结果，可改善图像传感器11的灵敏性，并且可实现高的灵敏度。
例如，将参考图37描述光学波导中的光学能量损耗。
图37示出了通过采用时域有限差分法（FDTD）方法计算关于图34所示构造的光学波导的结构模型在金属光屏蔽膜43正上方的深度方向（Z方向）的光学能量分布获得的结果。图37示出了图34所示构造的光学波导中在金属光屏蔽膜43正上方的折射率。
在图37中，横轴表示在光能分布的观看位置在图像传感器11的YZ截面中与光学波导中心的差值[nm]。左纵轴表示坡印廷矢量（Poynting vector）Sz[a.u.]，其中表示电磁场的能流密度的物理量被标准化，并且右纵轴表示折射率。
如参考图34所述，图像传感器11的光学波导通过采用光透射埋设膜47作为光学波导芯材料且采用钝化膜46作为波导侧壁以围绕光透射埋设膜47的侧面的外周而形成。因此，如果光透射埋设膜47的折射率设定到nc，并且钝化膜46的折射率设定到np，如图37所示，则折射率np高于折射率nc的区域提供在具有折射率nc的区域外侧。比钝化膜46靠近外侧的区域变为由金属光屏蔽膜43屏蔽光的区域。例如，示出了层间绝缘膜51的折射率。
如图37的坡印廷矢量Sz所示，计算了金属光屏蔽膜43正上方的光学能量分布，并且对应于尾部（tailing）的光学能量由金属光屏蔽膜43反射或吸收且被损耗。
因此，减小了光学能量因金属光屏蔽膜43而损失的区域，就是说，在形成光学波导时，通过使金属光屏蔽膜43后退而设定间隔W，从而可抑制减小光学能量。
接下来，将参考图38描述光学波导中的光强与间隔W的关系。
在图38中，纵轴表示光学波导中光强的增减率的标准值[a.u.]，并且横轴表示金属光屏蔽膜43的开口内部直径相对于金属光屏蔽膜43正上方的开口内部直径的间隔W。
图38示出了通过积分图36所示坡印廷矢量Sz的分布而计算的光强的变化（●）和通过FDTD法计算的光强的变化（○）。在通过积分坡印廷矢量Sz的分布计算光强时，增加了对应于间隔W的增加的积分区域（金属光屏蔽膜43的后退量）。
如图38所示，根据通过使金属光屏蔽膜43的开口后退而增加间隔W改善了通过两种方法计算的光强。因此，PD31的灵敏度的变化可称为由金属光屏蔽膜43引起的损耗。这样，通过设定间隔W可抑制入射在图像传感器11上的光损耗。为此，可改善图像传感器11的灵敏度。
在现有技术中，采用的方法是：在形成变为波导芯材料的氮化硅膜前通过各向异性工艺形成折射率低于波导芯材料折射率的氧化硅膜，通过折射率差限定光学波导中的光，并且抑制已经通过光学波导的光泄漏进入金属光屏蔽膜。然而，在根据现有技术的由金属光屏蔽膜防止光泄漏的方法中，因为氧化硅膜应在埋设芯材料前形成，所以在形成氧化硅膜时，氧化硅膜形成在PD上。
因此，在根据现有技术的结构中，氧化膜附加地形成在PD上，并且光的反射比增加。结果，灵敏度变差。另外，与波纹（ripple）有关的变差。如果光学波导形状的深宽比（aspect ratio）增加（光学波导具有高度），则氧化硅膜的覆盖（coverage）变差。为此，如果形成具有足够厚度的侧壁膜来抑制光泄漏，则会埋入光学波导的开口，并且变得难以获得初始光学波导的效果。
而且，在图像传感器11中，通过采用图34所示的光学波导的结构，不必另外形成具有低折射率的层到光学波导。因此，可避免额外的膜形成在PD31上。从而，在图像传感器11中，与根据其中形成额外膜的现有技术的结构相比，可减小反射比，并且可避免灵敏度变差或波纹的产生。这样，因为可避免图像传感器11的灵敏度变差，所以对于其中与CMOS图像传感器一样光学波导的深宽比增加或者是小型化结构的结构，图像传感器11是有效的。就是说，图像传感器11的光学波导的结构从改善灵敏度的角度看是重要的结构。
在图像传感器11的光学波导中，可采用这样的结构，其中在通过将形成在金属光屏蔽膜43中的开口形成为在径向方向上扩展而比金属光屏蔽膜43正上方的开口大预定的间隔W而获得区域中，折射率低于光透射埋设膜47的折射率的电介质被提供。
就是说，如图39所示，折射率低于光透射埋设膜47的折射率的电介质61可提供在通过使形成在金属光屏蔽膜43中的开口形成为扩展而获得的区域中。另外，其中提供电介质61的区域可构造为中空层。利用这样的结构，可增加层间绝缘膜51和钝化膜46的折射率差，并且可有效抑制光泄漏。
上述的图像传感器11可应用于各种电子设备，例如，诸如数字静态相机或数字摄像机的成像系统、具有成像功能的移动电话以及具有成像功能的其它设备。
<第三实施例>
[图像传感器1的外观示例]
图40是根据本发明的图像传感器1的透视图。
图像传感器1包括设置成矩阵的多个像素单元，并且像素单元的每一个包括执行光电转换以将从外面入射的光转换成一个像素的像素数据的光接收元件。就是说，图像传感器1具有从图像传感器1输出的成像图像的像素数的像素单元。
如图40所示，在图像传感器1中，为每个像素单元提供波导11和聚光管12，波导11改善入射在像素单元上的光的聚光效率，聚光管12防止从波导11泄漏的光入射在相邻像素单元上。
在图40中，仅示出了设置成矩阵的多个像素单元的任何一个，并且省略了像素单元中的配线，以简化图示。
作为图像传感器1，可采用电荷耦合装置（CCD）型或互补金属氧化物半导体（CMOS）型的固态图像传感器。
在下文，将参考图42至46描述提供有波导11和聚光管12的图像传感器1的第一和第二实施例。
在图像传感器1中，折射率等于形成波导11的材料的折射率的材料以及折射率高于形成波导11的材料的折射率的材料被去除，以抑制光从波导11通过该材料被泄漏。在图像传感器1中，去除金属扩散防止膜（例如，SiN、SiC或SiCN）。这将参考图47和48作为第三实施例进行描述。
接下来，图41A和41B分别示出了图像传感器1的光接收灵敏度通过设置波导11和聚光管12且去除金属扩散防止膜而改善的方面的示例以及图像传感器11成像的图像拖尾（smear）减少的方面的示例。
图41A示出了图像传感器1的光接收灵敏度改善的方面的示例。
图41B示出了图像传感器1成像的图像拖尾被改善（减少）的方面的示例。图41B仅示出了拖尾改善的方面。然而，实际上，除了拖尾外，混色、假色（false color）、光谱异常（spectrum abnormality）和灵敏度比改变也得到改善。
这样，拖尾得到了改善，从而图像传感器1输出的成像图像的信号/噪声（S/N）比得到改善。
当波导11提供在图像传感器1中时，如图41A所示，与其中波导11和聚光管12不提供在图像传感器1中的情况相比，图像传感器1的聚光效率得到改善。为此，图像传感器1的光接收灵敏度也得到改善。在此情况下，如图41B所示，图像传感器1成像的图像拖尾略微改善。
当波导11和聚光管12提供在图像传感器1中时，如图41A所示，与其中仅波导11提供在图像传感器1中的情况相比，图像传感器1的光接收灵敏度略微降低。然而，在此情况下，如图41B所示，通过提供聚光管12拖尾大大减少。
当波导11和聚光管12提供在图像传感器1中且连接到波导11的金属扩散防止膜被去除时，波导11中限制的光（大部分）不从波导11通过金属扩散防止膜泄漏。
因此，波导11的聚光效率得到改善，并且如图41A所示，图像传感器1的光接收灵敏度大大改善。在此情况下，如图41B所示，保持了拖尾的改善。
（第一实施例）
[图像传感器1的截面图]
图42是根据第一实施例的图像传感器1的截面图。
在图42中，一个像素单元示为图像传感器1。因此，一个像素单元在下文称为图像传感器1。这可应用于下面描述的图45和47。
图42所示的图像传感器1主要包括具有光接收元件21a的基板21、层间绝缘膜22至26、形成波导11的第一折射层27和第二折射层28、平坦化膜29、滤色器30和微透镜31。
在图42中，波导11采用第一折射层27和第二折射层28的两种材料形成。然而，本发明不限于此。可采用其中入射在波导11上的光被限制且该光被引导到光接收元件21a的任何结构。
就是说，波导11可通过堆叠三种或更多种不同的材料而形成，并且可采用一种材料形成。
形成波导11的任何材料是折射率高于层间绝缘膜22至26的折射率的材料。
接收从波导11引导的入射光的光接收元件21a提供在基板21上。光接收元件21a执行光电转换以将接收的入射光转换成一个像素的像素数据且输出该像素数据。在基板21上重叠且形成多个层间绝缘膜22至26。
层间绝缘膜22由折射率低于包括在波导11中的第一折射层27（例如，SiN，折射率为1.9）和第二折射层28（例如，硅氧烷树脂，折射率为1.65）的折射率的材料（例如，SiO2，折射率为1.4）形成。这可应用于层间绝缘膜23至26。
在层间绝缘膜22中，提供光屏蔽金属22a1和22a2，它们形成为在图42的垂直方向上贯通层间绝缘膜22。
与层间绝缘膜22类似，在层间绝缘膜23中，提供光屏蔽金属23a1和23a2。光屏蔽金属23a1和23a2分别连接到层间绝缘膜22的光屏蔽金属22a1和22a2。这可应用于层间绝缘膜24和25。
就是说，在层间绝缘膜24中，提供连接到层间绝缘膜23的光屏蔽金属23a1和23a2的光屏蔽金属24a1和24a2。在层间绝缘膜25中，提供连接到层间绝缘膜24的光屏蔽金属24a1和24a2的光屏蔽金属25a1和25a2。
光屏蔽金属22a1至25a1用作光屏蔽壁121，其形成聚光管12的一部分。光屏蔽金属22a2至25a2用作光屏蔽壁122，其形成聚光管12的另一部分。
如图40所示，聚光管12构造为围绕波导11且具有柱形形状。聚光管12可具有任何形状，只要聚光管12构造为围绕波导11。例如，除了柱形形状外，聚光管12可具有四角棱柱形状和八角棱柱形状。当聚光管12的形状为柱状形状时，柱的底部可为椭圆。
在图40所示的图像传感器1中，提供聚光管12。然而，取代聚光管12，可由光屏蔽壁121和光屏蔽壁122形成光屏蔽结构。就是说，在图像传感器1中，光屏蔽结构不仅限于聚光管12。
在图42中，光屏蔽壁121具有堆叠结构，其中交叠四个光屏蔽金属22a1至25a1。然而，光屏蔽金属的数量不限于四个。就是说，光屏蔽壁121采用贯通至少两层或更多层间绝缘膜的光屏蔽金属构造。这可应用于光屏蔽壁122。
在光屏蔽壁121中，光屏蔽金属22a1至25a1可采用W、Cu、Al、Ta、TaN、Ti或TiN的任何材料构造，或者可采用W、Cu、Al、Ta、TaN、Ti或TiN的至少两种或更多种材料的组合构造。
在光屏蔽壁121中，光屏蔽金属22a1至25a1当中最下层的光屏蔽金属22a1可采用W、Ti和TiN的任何材料构造。最下层的光屏蔽金属22a1可采用W、Ti和TiN的至少两种或更多种材料的组合构造。这可应用于光屏蔽壁122。
光屏蔽壁121和122可采用任何的光屏蔽材料构造，并且可采用与金属不同的材料构造。然而，在第一实施例中，光屏蔽壁121和122采用金属作为光屏蔽材料。
当光屏蔽壁121和122采用导电材料（例如，金属）构造时，图42的图像传感器1可采用光屏蔽壁121和122作为配线。
图42的图像传感器1不采用光屏蔽壁121和122作为配线，而是可采用光屏蔽壁121和122专门用于光屏蔽。在此情况下，光屏蔽壁121和122不电连接到控制光接收元件21a的电路单元，而是连接到用于地面（参考电位点）的基板21，根据需要而定。
地面不限于基板21。因此，配线金属可连接到光屏蔽壁121和122，连接的配线金属可被引出，并且光屏蔽壁121和122可连接到与基板21不同的另一个地面。
另外，由发明人进行的实验可知，光屏蔽壁121和122的厚度（图42中水平方向上的宽度）优选为近似60nm或更大，以在图42的水平方向上屏蔽从波导11泄漏的光。
在层间绝缘膜22的表面（图42的上表面）上，提供金属扩散防止膜22b1和22b2以防止采用铜构造的配线金属的扩散。金属扩散防止膜22b1和22b2采用SiN、SiC或SiN构造。为此，金属扩散防止膜22b1和22b2的折射率为约1.9至2.3，并且变为等于或大于折射率1.9的折射率，第一折射层27的折射率为1.9。
在层间绝缘膜23至25的每一个的表面上，提供与层间绝缘膜22相同的金属扩散防止膜。
就是说，金属扩散防止膜23b1和23b2提供在层间绝缘膜23的表面上，并且金属扩散防止膜24b1和24b2提供在层间绝缘膜24的表面上。金属扩散防止膜25b1和25b2提供在层间绝缘膜25的表面上。
取代金属扩散防止膜，波导11的第一折射层27提供在层间绝缘膜26的表面上。
第一折射层27由折射率高于第二折射层28折射率的材料制造，粘附第一折射层27的凹状面和第二折射层28的凸状面，并且形成波导11。
波导11通过第一折射层27和第二折射层28的折射率差限制入射在第二折射层28上的光（的能量）在第二折射层28中，并且通过第一折射层27和层间绝缘膜23至26的折射率差限制入射在第一折射层27上的光在第一折射层27中。
就是说，波导11引导入射在波导11上的光到光接收元件21a的光接收表面，而同时抑制入射光从波导11泄漏，因此相对于光接收元件21a改善聚光效率。
为此，波导11可有效地引导入射光到光接收元件21a。在图42的水平方向上从波导11泄漏的光由光屏蔽壁121和122屏蔽。光屏蔽壁121和122直接屏蔽从波导11泄漏的光和入射在层间绝缘膜22至26上的光，并且抑制该光入射在相邻像素单元上。
光屏蔽壁121和122吸收在图42的水平方向上从波导11泄漏的大部分光而不反射光，并且抑制从光屏蔽壁121和122反射的光入射在光接收元件21a上。
光屏蔽壁121和122形成为穿透层间绝缘膜22至25的两个或更多个，包括靠近基板21而不是波导11（的凸起部分的先端（leading end））的层间绝缘膜22。
在此情况下，光接收元件21a设置在其中存在波导11的聚光管12中。在其中不存在波导11的聚光管12之外，提供电路单元（图中没有示出），其至少包括晶体管的元件、电容器以及具有复位、选择、放大和传输功能的阱抽头（well tap）。电路单元控制光接收元件21a。
电容器可具有金属-绝缘-半导体（MIS）结构或金属-绝缘-金属（MIM）结构。电容器可采用高介电材料（高k材料）形成。
平坦化膜29形成在第二折射层28上。在平坦化膜29上，形成滤色器30。
滤色器30透射通过微透镜31从外面入射的光的R、G和B成分的任何一种。
微透镜31是由丙烯酸材料制造的聚光透镜，并且在图42的上侧具有凸起形状。入射在微透镜31上的光通过微透镜31、滤色器30和平坦化膜29入射在第二折射层28上。
因为引导到具有相对良好聚光效率的波导11的入射光入射在光接收元件21a上，所以可改善光入射在光接收元件21a上的光的聚集效率。
如图42所示，作为图像传感器1，因为从波导11泄漏的光由聚光管12屏蔽，所以光不到达存在于聚光管12之外的电路单元或相邻于该像素单元的另一个像素单元。
为此，可防止包括在电路单元中的电容器通过接收来自波导11的泄漏光而存储电荷。因此，可防止电路单元由于从波导11泄漏的光引起的错误操作。
因为从波导11泄漏的光不入射在相邻的另一个像素上，所以可减少对应于从另一个像素单元输出的像素数据的像素的拖尾。
作为光屏蔽壁121最下层的光屏蔽金属22a1可提供为与多个像素单元的光接收元件21a之间提供的元件分隔区域与光接收元件21a的边界相比更靠近波导11预定的宽度（例如，50nm）。这可应用于光屏蔽金属22a2。
[形成光屏蔽壁121和122的方法]
接下来，图43A、43B、43C、43D、43E和43F示出了形成光屏蔽壁121和122的方法示例。
光屏蔽壁121和122由专用装置形成。
首先，在具有光接收元件21a的基板21中，如图43A的左侧所示，金属扩散防止膜22b（图42中的金属扩散防止膜22b1和22b2）采用诸如化学气相沉积（CVD）法的沉积法形成在提供有光屏蔽金属22a1和22a2的层间绝缘膜22上。
在此情况下，如图43A的右侧所示，相对于电路单元并行执行相同的处理。这可应用于下面描述的图43B至43F。图43A的右侧所示的电路单元的层间绝缘膜22’、配线金属22a’和金属扩散防止膜22b’对应于基板21中的层间绝缘膜22、光屏蔽金属22a1和22a2以及金属扩散防止膜22b。
就是说，在图43A的情况下，金属扩散防止膜22b采用沉积法形成在层间绝缘膜22上。同时，金属扩散防止膜22b’形成在提供有配线金属22a’的层间绝缘膜22’上。
在图43A中，金属扩散防止膜22b和金属扩散防止膜22b’形成为分开的金属扩散防止膜。然而，金属扩散防止膜22b和金属扩散防止膜22b’可形成为相同的金属扩散防止膜。当金属扩散防止膜22b和金属扩散防止膜22b’形成为相同的金属扩散防止膜时，层间绝缘膜22和层间绝缘膜22’也形成为相同的层间绝缘膜。
当金属扩散防止膜22b和金属扩散防止膜22b’形成为相同的金属扩散防止膜时，与金属扩散防止膜22b和金属扩散防止膜22b’形成为分开的金属扩散防止膜的情况相比，金属扩散防止膜可快速形成。
这可应用于参考图43B描述的层间绝缘膜23和23’、参考图43B描述的抗蚀剂图案61和61’以及参考图43D描述的抗蚀剂图案62和62’。
在形成金属扩散防止膜22b和22b’后，图43B的左侧示出的层间绝缘膜23采用诸如CVD法的沉积法形成在金属扩散防止膜22b上。另外，图43B的左侧所示的抗蚀剂图案61形成层间绝缘膜23上，其采用光刻技术形成图案。
相对于图43B右侧所示的电路单元并行执行相同的处理。图43B的右侧所示的层间绝缘膜23’和抗蚀剂图案61’对应于图43B左侧示出的层间绝缘膜23和抗蚀剂图案61。
就是说，在图43B的情况下，层间绝缘膜23采用诸如CVD法的沉积法形成在金属扩散防止膜22b上。同时，层间绝缘膜23’形成在金属扩散防止膜22b’上。
抗蚀剂图案61采用光刻技术形成在层间绝缘膜23上。同时，抗蚀剂图案61’形成在层间绝缘膜23’上。
在此情况下，抗蚀剂图案61显示层间绝缘膜23中形成的通孔61a1和61a2（图43C的左侧）的图案。抗蚀剂图案61’显示形成在层间绝缘膜23’中的通孔61a’（图43C的右侧）的图案。
在图43B至43F中，通孔61a1和61a2以及通孔61a’示出为具有相同的形状。然而，通孔61a1和61a2以及通孔61a’的形状实际上彼此不同。
这是因为通孔61a1和61a2用于埋设光屏蔽金属23a1和23a2，并且通孔61a’用于埋设电路单元的配线金属23a’。
因此，通孔61a1和61a2具有延伸在图43A至43E的法线方向上的槽的形状，并且通孔61a’具有孔的形状。以相同的方式，图43E所示的沟槽62a1和62a2以及沟槽62a’具有不同的形状，取决于使用。
在形成抗蚀剂图案61和61’后，图43C的左侧所示的通孔61a1和61a2采用干蚀刻技术在层间绝缘膜23中形成为由抗蚀剂图案61表示的通孔图案。
相对于电路单元并行执行相同的处理。图43C的右侧所示的通孔61a’对应于图43C的左侧所示的通孔61a1和61a2。
就是说，在图43C的情况下，通孔61a1和61a2采用干蚀刻技术形成在层间绝缘膜23中且具有由抗蚀剂图案61表示的通孔图案。同时，通孔61a’采用干蚀刻技术形成在层间绝缘膜23’中且具有由抗蚀剂图案61’表示的通孔图案。
当图43D所示的树脂81a1、81a2和81a’施加到所形成的通孔61a1、61a2和61a’后，执行灰化以去除抗蚀剂图案61和61’，并且清理灰化后的层间绝缘膜23和23’。这可应用于下面描述的图46A、46B、46C、46D、46E和46F。
图43D的左侧所示的抗蚀剂图案62在清理后由采用光刻技术形成在层间绝缘膜23上。
相对于图43D的右侧所示的电路单元并行执行相同的处理。图43D的右侧所示的抗蚀剂图案62’对应于图43D的左侧所示的抗蚀剂图案62。
就是说，在图43D的情况下，抗蚀剂图案62采用光刻技术形成在层间绝缘膜23上。同时，抗蚀剂图案62’形成在层间绝缘膜23’上。
抗蚀剂图案62指示层间绝缘膜23中形成的沟槽62a1和62a2的图案。抗蚀剂图案62’指示层间绝缘膜23’中形成的沟槽62a’的图案。
在形成抗蚀剂图案62和62’后，图43E的左侧所示的沟槽62a1和62a2采用干蚀刻技术形成在层间绝缘膜23的通孔61a1和61a2上且具有由抗蚀剂图案62表示的沟槽图案。在清理层间绝缘膜23后的任何时间，去除树脂81a1和81a2以及树脂81a1和81a2下形成的金属扩散防止膜（金属扩散防止膜22b的一部分）。这可应用于树脂81a’。
相对于图43E的右侧所示的电路单元并行执行相同的处理。图43E的右侧所示的沟槽62a’对应于图43E的左侧所示的沟槽62a1和62a2。
就是说，在图43E的情况下，沟槽62a1和62a2采用干蚀刻技术形成在层间绝缘膜23的通孔61a1和61a2上且具有由抗蚀剂图案62表示的沟槽图案。同时，沟槽62a’采用干蚀刻技术形成在层间绝缘膜23’的通孔61’上且具有由抗蚀剂图案62’表示的沟槽图案。
在形成沟槽62a1、62a2和62a’后，抗蚀剂图案62和62’通过灰化去除。这可应用于下面描述的图46A、46B、46C、46D、46E和46F。
在形成沟槽62a1、62a2和62a’后，如图43F的左侧所示，光屏蔽金属23a1埋设在层间绝缘膜23的通孔61a1和沟槽62a1中，并且光屏蔽金属23a2埋设在层间绝缘膜23的通孔61a2和沟槽62a2中。
相对于图43F的右侧所示的电路单元并行执行相同的处理。图43F的右侧所示的配线金属23a’对应于图43F的左侧所示的光屏蔽金属23a1和23a2。
就是说，在图43F的情况下，光屏蔽金属23a1埋设在层间绝缘膜23的通孔61a1和沟槽62a1中，并且光屏蔽金属23a2埋设在层间绝缘膜23的通孔61a2和沟槽62a2中。同时，配线金属23a’埋设在层间绝缘膜23’的通孔61a’和沟槽62a’中。
通过化学机械抛光（CMP）抛光且平坦化其中埋设光屏蔽金属23a1和23a2的层间绝缘膜23的表面（图43F的上表面）以及其中埋设配线金属23a’的层间绝缘膜23’的表面（图43F的上表面）。
然后，以与图43A所示的情况相同的方式，金属扩散防止膜（图42中的金属扩散防止膜23b1和23b2）形成在提供有光屏蔽金属23a1和23a2的层间绝缘膜23上。同时，金属扩散防止膜形成在提供有配线金属23a’的层间绝缘膜23’上。其后，光屏蔽壁121和122通过重复相同的处理而形成。
在图43A、43B、43C、43D、43E和43F中，在形成通孔61a1、61a2和61a’后形成沟槽62a1、62a2和62a’的方法用作形成光屏蔽壁121和122的方法。然而，形成光屏蔽壁121和122的方法不限于此。
例如，在形成沟槽62a1、62a2和62a’后形成通孔61a1、61a2和61a’的方法可用作形成光屏蔽壁121和122的方法。
[制造图42的图像传感器1的方法]
接下来，将参考图44的流程图描述制造图42的图像传感器1的处理。
制造图42的图像传感器1的处理通过一个或多个专用装置执行以制造图42的图像传感器1。
在步骤S21中，光屏蔽壁121和122形成在层间绝缘膜22至25中，与电路单元的配线同时。
就是说，在基板21中，层间绝缘膜23采用沉积法重叠且形成在所形成的层间绝缘膜22的金属扩散防止膜22b上。
同时，在电路单元（参见图43A、43B、43C、43D、43E和43F）中，层间绝缘膜23’采用沉积法重叠且形成在所形成的层间绝缘膜22’的金属扩散防止膜22b’上。
层间绝缘膜22和层间绝缘膜22’可形成为相同的层间绝缘膜。这可应用于层间绝缘膜23和层间绝缘膜23’。
当层间绝缘膜22和层间绝缘膜22’形成为相同的层间绝缘膜时，金属扩散防止膜22b和金属扩散防止膜22b’可形成为相同的金属扩散防止膜。
埋设光屏蔽金属23a1的第一槽和埋设光屏蔽金属23a2的第二槽采用干蚀刻技术形成在所形成的层间绝缘膜23中。
第一槽包括通孔61a1和沟槽62a1，穿透层间绝缘膜23，并且达到层间绝缘膜22中埋设的光屏蔽金属22a1。
第二槽包括通孔61a2和沟槽62a2，穿透层间绝缘膜23，并且达到埋设在层间绝缘膜22中的光屏蔽金属22a2。
在形成第一槽和第二槽的同时，在电路单元中，埋设配线金属23a’的孔采用干蚀刻技术形成在所形成的层间绝缘膜23’中。
孔包括通孔61a’和沟槽62a’，穿透层间绝缘膜23’，并且达到层间绝缘膜22’中埋设的光屏蔽金属22a’。
在埋设光屏蔽金属23a1于第一槽中且埋设光屏蔽金属23a2于第二槽中的同时，配线金属23a’埋设在孔中。
然后，通过CMP抛光且平坦化其中埋设光屏蔽金属23a1和23a2的层间绝缘膜23的表面以及其中埋设配线金属23a’的层间绝缘膜23’的表面。
金属扩散防止膜形成在平坦化的层间绝缘膜23和23’上，并且新的层间绝缘膜重叠且形成在提供有金属扩散防止膜的层间绝缘膜23和23’上。其后，重复相同的处理。
因此，光屏蔽壁121和122形成在包括多个层间绝缘膜（例如，层间绝缘膜22至25）的堆叠部分中。在电路单元中，电路单元的配线采用配线金属形成。
在步骤S22中，在形成光屏蔽壁121和122后，在堆叠部分中形成用光屏蔽壁121和122围绕的波导11。就是说，包括第一折射层27和第二折射层28的波导11通过粘合第一折射层27到第二折射层28而形成在堆叠部分中。
在步骤S23中，平坦化膜29、滤色器30和微透镜31形成在提供有波导11的堆叠部分中，以制造图像传感器1，并且制造处理结束。
如上所述，根据制造工艺，提供了波导11，并且形成光屏蔽壁121和122以屏蔽从波导11泄漏的光。为此，因为聚光效率由波导而改善，所以可改善光接收元件21a的光接收灵敏度。
因为从波导11泄漏的光可被光屏蔽壁121和122屏蔽，所以可改善拖尾。
因为波导11泄漏的大部分光由光屏蔽壁121和122吸收而不被光屏蔽壁121和122反射，所以可抑制由光屏蔽壁121和122反射的光入射在光接收元件21a上。
因此，可改善从图像传感器1输出的成像图像的S/N比。
在制造处理的步骤S21中，电路单元的配线和光屏蔽壁121和122同时形成。为此，与电路单元的配线分开执行形成光屏蔽壁121和122的工艺（步骤）的情况相比，可更快地制造图像传感器1。
（第二实施例）
[图像传感器1的另一个截面图]
图45是根据第二实施例的图像传感器1的截面图。
在图45的图像传感器1中，因为与图42所示的根据第一实施例的图像传感器1相同的结构元件用相同的参考标记表示，所以适当省略其说明。
就是说，图45所示的图像传感器1与图42所示的图像传感器1相同，除了提供光屏蔽壁1111和1112而取代图42的光屏蔽壁121和122外。
与图42的光屏蔽壁121类似，光屏蔽壁1111采用光屏蔽金属22a1至25a1构造。然而，光屏蔽壁1111形成为在图45的垂直方向上的线性形状，这与图42的光屏蔽壁121不同。这可应用于光屏蔽壁1112。
因为光屏蔽壁1111和1112形成为在图45的垂直方向上的线性形状，所以，与采用图42的光屏蔽壁121和122的情况相比，可扩大光接收元件21a的光接收表面。
[形成光屏蔽壁1111和1112的方法]
接下来，图46A、46B、46C、46D、46E和46F示出了形成光屏蔽壁1111和1112的方法示例。
图46A、46B、46C、46D、46E和46F的图46A至46C示出了与图43A至43C相同的结构。
就是说，在形成光屏蔽壁1111和1112的方法中，在形成通孔61a1、61a2和62a后执行的处理与形成光屏蔽壁121和122的方法不同。
在图46A至46C中，执行与参考图43A至43C描述的处理相同的处理。因此，如图46C所示，通孔61a1和61a2形成在层间绝缘膜23中，并且通孔61a’形成在层间绝缘膜23’中。
在图46D所示的树脂81a1、81a2和81a’施加给所形成的通孔61a1、61a2和61a’后，执行灰化以去除抗蚀剂图案61和61’，并且在灰化后清理层间绝缘膜23和23’。
然后，在去除树脂81a1、81a2和81a’后形成沟槽。然而，在形成沟槽时，在图46D的左侧所示的层间绝缘膜23中，形成没有图案的抗蚀剂图案121。
图46D所示的结构与图43D所示的结构相同，除了形成抗蚀剂图案121而取代图43D所示的抗蚀剂图案62外。
就是说，在图46D的情况下，抗蚀剂图案121采用光刻技术形成在层间绝缘膜23上。同时，抗蚀剂图案62’形成在层间绝缘膜23’上。
在图46D的左侧，没有图案的抗蚀剂图案121形成在层间绝缘膜23上。这是因为相对于基板21和电路单元二者同时执行相同的处理，以同时进行光屏蔽壁1111和1112的形成以及电路单元的配线的形成。
在形成抗蚀剂图案121和62’后，图46E的右侧所示的沟槽62a’采用干蚀刻技术形成在电路单元中。然而，沟槽不形成在图46D左侧所示的层间绝缘膜23中。
在沟槽62a’形成在电路单元的层间绝缘膜23’中后，执行灰化以去除抗蚀剂图案121和62’。如图46F所示，光屏蔽金属23a1埋设在层间绝缘膜23的通孔61a1中，并且光屏蔽金属23a2埋设在层间绝缘膜23的通孔61a2中。同时，配线金属23a’埋设在层间绝缘膜23’的通孔61a’和沟槽62a’中。
通过CMP抛光且平坦化其中埋设光屏蔽金属23a1和23a2的层间绝缘膜23的表面（图46F的上表面）以及其中埋设配线金属23a’的层间绝缘膜23’的表面（图46F的上表面）。
然后，以与图46A所示情况相同的方式，金属扩散防止膜（图45中的金属扩散防止膜23b1和23b2）形成在提供有光屏蔽金属23a1和23a2的层间绝缘膜23上。同时，金属扩散防止膜形成在提供有配线金属23a’的层间绝缘膜23’上。其后，光屏蔽壁1111和1112通过重复相同的处理而形成。
（第三实施例）
[图像传感器1的另一截面图]
图47是根据第三实施例的图像传感器1的截面图。
图47的图像传感器1与图45的图像传感器1的区别在于去除了波导11和光屏蔽膜1111之间的金属扩散防止膜22b1至25b1以及波导11和光屏蔽壁1112之间的金属扩散防止膜22b2至25b2。
就是说，在图47的图像传感器1中，折射率等于第一折射层27折射率的材料以及折射率高于第一折射层27折射率的材料二者在图47的水平方向上不接触第一折射层27的表面。
在波导11中，第一折射层27的折射率高于第二折射层28的折射率。
折射率等于第一折射层27折射率的材料以及折射率高于第一折射层27折射率的材料之外的任何材料可在图47的水平方向上接触第一折射层27的表面。
在此情况下，图47的层间绝缘膜22至26的形状与图45的层间绝缘膜22至26的形状不同。这是因为在执行去除金属扩散防止膜的去除工艺时去除了一部分层间绝缘膜。下面，将参考图48详细描述去除工艺。
在图47中，折射率等于第一折射层27折射率的材料和折射率高于第一折射层27折射率的材料二者在图47的水平方向上不接触第一折射层27的表面。
为此，与其中金属扩散防止膜在图47的水平方向上连接到第一折射层27表面的情况相比，可减小从波导11泄漏的光成分。
在图47中，已经描述了通过去除图45所示的根据第二实施例的图像传感器1中的波导11和光屏蔽膜1111之间的金属扩散防止膜22b1至25b1以及波导11和光屏蔽壁1112之间的金属扩散防止膜22b2至25b2获得的图像传感器1。然而，金属扩散防止膜可在图42所示的根据第一实施例的图像传感器1中去除。
[金属扩散防止膜的去除]
接下来，图48示出了在制造图47的图像传感器1时用于去除金属扩散防止膜的去除工艺的示例。
就是说，在制造图47的图像传感器1时，在图46A、46B、46C、46D、46E和46F所示的制造工艺中，在图46A所示的形成金属扩散防止膜的工艺与图46b所示的形成抗蚀剂图案的工艺之间可增加去除金属扩散防止膜的去除工艺。
去除工艺包括保护膜形成工艺、抗蚀剂图案形成工艺、干蚀刻工艺、绝缘膜形成工艺以及CMP工艺，如图48所示。
就是说，在图48的保护膜形成工艺中，保护金属扩散防止膜22b的保护膜131采用诸如CVD法的沉积法形成在层间绝缘膜22上形成的金属扩散防止膜22b上。
在图48的抗蚀剂图案形成工艺中，用于去除金属扩散防止膜22b的抗蚀剂图案132采用形成图案的光刻技术而形成在保护膜131上。
接下来，在图48的干蚀刻工艺中，保护膜131的部分和金属扩散防止膜22b的部分采用干蚀刻技术利用抗蚀剂图案132表示的图案被去除。
因此，保护膜131变为保护膜1311和1322，保护膜131的部分已经从其去除，并且金属扩散防止膜22b变为金属扩散防止膜22b1和22b2，金属扩散防止膜22b的部分已经从其去除。
然后，执行灰化以去除抗蚀剂图案132，并且在灰化后清理层间绝缘膜22。因为金属扩散防止膜22b1和22b2由保护膜1311和1312保护，所以，在执行灰化时，可防止金属扩散防止膜22b1和22b2被部分去除。
在图48的绝缘膜形成工艺中，层间绝缘膜23采用诸如CVD法的沉积法形成在层间绝缘膜22和保护膜1311和1312上。
在图48的CMP工艺中，通过CMP抛光且平坦化层间绝缘膜23的表面（图48的上表面）。然后，去除工艺结束，并且执行图46B所示的抗蚀剂图案形成工艺。
在图43A、43B、43C、43D、43E和43F所描述的制造工艺中，当增加用于去除金属扩散防止膜的去除工艺时，去除工艺加在图43A所示的金属扩散防止膜形成工艺和图43B所示的抗蚀剂图案形成工艺之间。
当采用图48所示的去除工艺去除金属扩散防止膜时，保护膜1311和1312形成在金属扩散防止膜22b1和22b2上。然而，在图47的图像传感器1中，金属扩散防止膜22b1和22b2和保护膜1311和1312简单地示例为金属扩散防止膜22b1和22b2。
（修改）
在第一至第三实施例中，配线金属用于配线。然而，用于配线的材料不限于金属，而是可采用任何导电材料。就是说，碳纳米管可用作用于配线的材料。
<6.参考示例>
在上述的实施例中，两个电荷存储单元66和67提供在单位像素中，并且第二电荷存储单元67采用每单位面积电容值大于第一电荷存储单元66的电容器构造。然而，即使两个电荷存储单元66和67具有相同的每单位面积电容值，也可获得扩展动态范围的效果。这在下面将参考图49进行描述。
在光敏二极管61的曝光周期中，在以相对于光敏二极管61的曝光周期预定比设定的周期中，第二传输栅极单元63进入导电状态，从而释放从光敏二极管61溢出的预定量或更大量的光电荷。
在此情况下，光敏二极管61中的曝光周期定义为Tpd，并且第二电荷存储单元67中从光敏二极管61溢出的光电荷的存储周期定义为Tcap。单位像素根据图49所示的时序图操作，并且限制第二电荷存储单元67中的曝光周期Tcap。通过这样的操作，可压缩高亮度侧的信息，第二电荷存储单元67的电容值可几乎等于第一电荷存储单元66的电容值，并且至少可拓展动态范围。
在读取低亮度时的噪声成分和信号成分后，FD单元71复位，并且存储在第二电荷存储单元67中且从光敏二极管61溢出的光电荷读作高亮度时的信号。与其它实施例不同，由第一电荷存储单元66存储的光电荷不包括在高亮度时的信号中以复位FD单元71。
在信号读取时根据传输到FD单元71的光电荷的电压信号定义为S1，光电荷传输到FD单元71前根据复位电平的电压信号定义为N1，并且第一差值定义为SN1。刚好在读取前当FD单元71复位时根据存储在FD单元71、第一电荷存储单元66和第二电荷存储单元67中的光电荷的电压信号定义为S3。FD单元71、第一电荷存储单元66和第二电荷存储单元67的复位电平或者对应于复位电平的电平的电压信号定义为N2，第三差值定义为SN3，增益定义为G，并且第三差值SN3的操作值定义为SN3’。在此情况下，可进行下面的操作。
SN1=S1-N1
SN3=S3-N2
G=SN1/SN3
=（Cfd+Csg+Ccap）/Cfd
SN3’=G×SN3×Tpd/Tcap
当在第一差值SN1尚未在光敏特性上饱和且光敏特性在线性区域中的状态下预先设定的预定阈值定义定义为Vt，并且处理目标像素的像素信号定义为SN时，像素信号SN输出如下。
在SN1<Vt的情况下，SN=SN1（SN1取代SN）
在Vt≤SN1的情况下，SN=SN3’（SN3’取代SN）
<7.修改>
[7-1.仅由光敏二极管61存储光电荷的示例]
在上述的实施例和修改中，在高亮度时从光敏二极管61溢出的光电荷通过第一传输栅极单元62的溢出通道存储在第一存储电荷单元66中，并且通过第三传输栅极单元64的溢出通道存储在第二电荷存储单元67中。就是说，在该实施例中，在高亮度时从光敏二极管61溢出的光电荷存储在光敏二极管61以及第一和第二电荷存储单元66和67中。
然而，在上述的像素结构中，由图50A示出的操作清楚可见，曝光不可在光电荷的读取周期期间进行。因此，其中光电荷仅由光敏二极管61存储的像素结构建议为修改方案。
甚至在此情况下，根据本发明，从光敏二极管61读取的光电荷也通过选择性采用第一电荷存储单元66和第二电荷存储单元67而存储。就是说，在光电荷从光敏二极管61读取后，从第一电荷存储单元66溢出的光电荷存储在第二电荷存储单元67中。为此，必须在第一电荷存储单元66和第二电荷存储单元67之间形成溢出通道。
这样，采用其中光电荷仅由光敏二极管61存储的像素结构。结果，如图50B示出的操作所示，因为曝光可在光电荷的读取周期期间进行，所以在成像移动图像时，在曝光周期期间可连续实现无缝（seamless）操作。然而，因为光电荷仅由光敏二极管61存储，所以动态范围受到光敏二极管61的饱和电荷量的限制。为此，不可能大大拓宽动态范围。
然而，根据本发明，通过选择性采用第一电荷存储单元66和第二电荷存储单元67而存储光电荷，从而可减小电荷存储单元存储光电荷的总面积。因此，因为光敏二极管61的面积可增加对应于总面积减小的量，所以可间接地扩展动态范围。
[7-2.应用第二电荷存储单元结构的单位像素的修改]
已经参考图29至33描述的第二电荷存储单元67的结构不限于如上所述的单位像素，而是可应用到包括存储光敏二极管61产生的电荷的电容器的单位像素。
例如，第二电荷存储单元67的结构可应用于其中省略第一电荷存储单元66的单位像素。
例如，第二电荷存储单元67的结构可应用于后表面型固态图像传感器，例如，后表面型接触图像传感器（CIS）以及表面型固态图像传感器的单位像素。
例如，第二电荷存储单元67的结构可应用于采用滚动快门功能的固态图像传感器以及采用全局快门功能的固态图像传感器的单位像素。
图51是示出在与第二电荷存储单元67具有相同结构的电荷存储单元（Cap）201包括在采用滚动快门功能的固态图像传感器的单位像素200中的情况下的像素结构的示意图。在图51中，对应于图9中的结构元件用相同的参考标记表示。
在单位像素200中，在曝光周期期间从光敏二极管61溢出的光电荷传输到电荷存储单元201且被存储。存储在光敏二极管61和电荷存储单元201中的光电荷通过栅极电极621和栅极电极631传输到FD单元71，并且FD单元71的电压作为信号电平输出到垂直信号线17。因此，可扩展图像的动态范围。
[7-3.其它修改]
在上述的实施例中，已经描述了这样的情况，其中本发明应用于其中单位像素设置成矩阵的CMOS图像传感器。然而，本发明不限于关于CMOS图像传感器的应用。就是说，本发明可应用于通过设置单位像素成矩阵获得的所有X-Y地址系统的固态成像装置。
本发明不限于关于检测可见光的入射光量分布且成像该分布作为图像的固态成像装置的应用，而是可应用于成像红外线、X射线或粒子的入射量分布作为图像的所有固态成像装置。
固态成像装置可形成为单一芯片，并且可形成为具有成像功能的模块，其中集中且封装了成像单元、信号处理单元和光学系统。
本发明中的所有像素是指呈现在图像中的部分的所有像素，除了虚拟像素外。在本发明中，如果如果时间差或图像变形小到不足以导致问题，则对每多个行（几十行）可进行高速扫描，而不相对于所有像素同时操作。在本发明中，全局快门操作不限于呈现在图像中的所有像素，而是全局快门操作可应用事先确定的多个行。
上述单位像素中的装置结构的导电类型仅为示范性的，并且可颠倒N型和P型的关系。各单元的电位的大小关系可颠倒，取决于单位像素中运动的载流子的多数是空穴还是电子。
<8.电子设备>
本发明不限于关于固态成像装置的应用，而是可应用于在图像捕获单元（光电转换单元）中采用固态成像装置的所有电子设备，例如，诸如数字静态相机或摄像机的成像设备、诸如移动电话的具有成像功能的移动终端以及在图像读取单元中采用固态成像装置的复印机。安装到电子设备的模块，即相机模块，可用作成像设备。
图52是示出根据本发明的电子设备结构示例的框图，该电子设备例如为成像设备。
如图52所示，根据本发明的成像设备300具有包括透镜组301的光学系统、图像传感器（成像装置）302、DSP电路303、帧存储器304、显示装置305、记录装置306、操作系统307和电源系统308。DSP电路303、帧存储器304、显示装置305、记录装置306、操作系统307和电源系统308通过总线309相互连接。
透镜组301从物体提取入射光（图像光），并且在图像传感器302的成像表面上形成图像。图像传感器302将在成像表面上由透镜组301形成图像的入射光的量转换成像素单元中的电信号，并且输出电信号作为像素信号。
显示装置305采用诸如液晶显示装置或有机电致发光（EL）显示装置的面板型显示装置构造，并且显示由图像传感器302成像的运动图像或静态图像。记录装置306在记录介质上记录由图像传感器302成像的运动图像或静态图像，记录介质例如为录像带或数字通用盘（DVD）。
操作系统307根据来自使用者的操作相对于成像设备的各种功能输出操作指令。电源系统308适当地提供变为DSP电路303、帧存储器304、显示装置305、记录装置306和操作系统307的操作功率的各种功率以给各目标供电。
具有上述结构的成像设备可用作成像设备，例如，摄像机、数字静态相机和用于诸如移动电话的移动设备的相机模块。在成像设备中，诸如根据上述实施例的CMOS图像传感器10的固态成像装置用作图像传感器302，并且可获得下面的功能和效果。
就是说，根据上述实施例的CMOS图像传感器10可实现通过全局曝光成像没有变形的图像。因此，CMOS图像传感器10可用于可能不允许图像变形的高速运动物体的成像或者其中成像图像的同步是必须的感应，并且可实现为优选的成像装置。
与实现全局曝光的现有技术相比，根据上述实施例的CMOS图像传感器10可保证更大的饱和电荷量，即，增加存储光电荷的电容器的电容值，而不变差黑暗或低亮度时成像图像的质量。如果可保证更大的饱和电荷量，则可通过增加饱和电荷量而减小单位像素尺寸。结果，可增加像素数。因此，可改善成像图像的图像质量。
本发明不限于上面的描述。像素结构，例如，埋设型MOS电容器的溢出通道或表面层的导电层没有限制。电路图和时序图可进行各种变化。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。
本申请包含2012年2月16日提交日本专利局的日本优先权专利申请JP2012-031518、2012年3月27日提交日本专利局的日本优先权专利申请JP2012-070767和2012年6月5日提交日本专利局的日本优先权专利申请JP2012-127668中公开的相关主题事项，其全部内容通过引用结合于此。

Claims (35)

1.一种固态成像装置，包括：
像素阵列单元，在该像素阵列单元中每一个具有根据接收光的量产生且存储光电荷的光电转换单元以及存储该光电荷的电荷存储单元的多个单位像素设置在半导体基板上，
其中该电荷存储单元形成在入射在该光电转换单元上的光的路径上。
2.根据权利要求1所述的固态成像装置，
其中该电荷存储单元的第一电极的至少一部分形成为沿着引导光到该该光电转换单元的波导的侧壁的至少一部分。
3.根据权利要求2所述的固态成像装置，
其中面对该第一电极的第二电极的至少一部分以及提供在该第一电极和该第二电极之间的电容膜的至少一部分形成为沿着该波导的该侧壁的该至少一部分。
4.根据权利要求3所述的固态成像装置，
其中该第一电极和该第二电极的每一个由透明电极材料形成。
5.根据权利要求4所述的固态成像装置，
其中该波导由该第一电极、该第二电极和该电容膜埋设。
6.根据权利要求2所述的固态成像装置，
其中面对该第一电极的第二电极形成为围绕该光电转换单元的光接收表面的周边部分的至少一部分以及该波导的该侧壁的至少一部分，并且该第一电极和该第二电极之间的层间膜形成为该电荷存储单元的电容膜。
7.根据权利要求6所述的固态成像装置，
其中该第一电极由透明电极材料形成。
8.根据权利要求1所述的固态成像装置，
其中该电荷存储单元存储在曝光周期期间从该光电转换单元溢出的电荷。
9.根据权利要求8所述的固态成像装置，
其中该单位像素的每一个还包括由埋设型MOS电容器组成的电荷存储单元，并且
能进行该多个单位像素的共同曝光，并且在曝光周期期间存储在该光电转换单元中的电荷在该曝光周期后存储在两个电荷存储单元中。
10.一种电子设备，包括：
固态成像装置，包括像素阵列单元，在该像素阵列单元中每一个具有根据接收光的量产生且存储光电荷的光电转换单元以及存储该光电荷的电荷存储单元的多个单位像素设置在半导体基板上，该电荷存储单元形成在入射在该光电转换单元上的光的路径上；以及
信号处理单元，对从该多个单位像素的每一个输出的信号执行信号处理。
11.根据权利要求10所述的电子设备，
其中该电荷存储单元的第一电极的至少一部分形成为沿着引导光到该光电转换单元的波导的侧壁的至少一部分。
12.一种图像传感器，包括：
半导体基板，提供有根据接收光产生电荷的光接收单元；
光屏蔽膜，相对于该半导体基板形成在光辐射侧；
配线层，相对于该光屏蔽膜形成在光辐射侧；以及
开口部分，形成在该光屏蔽膜和该配线层中，以提供将光传输到该光接收单元的光学波导，
其中该开口部分形成为：在该光屏蔽膜中形成的开口在径向方向上比该光屏蔽膜正上方的开口大预定间隔。
13.根据权利要求12所述的图像传感器，
其中该开口部分这样形成：采用该光屏蔽膜作为停止膜通过自对准而执行在该配线层中形成开口的处理，并且附加地执行在该光屏蔽膜中形成开口的处理。
14.根据权利要求12所述的图像传感器，
其中该开口部分这样形成：执行在该配线层和该光屏蔽膜中形成开口的处理，并且附加地执行扩展该光屏蔽膜的该开口的处理。
15.根据权利要求12所述的图像传感器，
其中该光学波导这样形成：在该配线层中形成的开口的侧面上形成钝化膜，并且在形成有该钝化膜的开口部分中埋设芯材料，该芯材料的折射率低于该钝化膜的折射率。
16.根据权利要求15所述的图像传感器，
其中折射率低于该芯材料的折射率的电介质提供在这样的区域中，该区域通过使该光屏蔽膜中形成的开口形成为在径向方向上比该光屏蔽膜正上方的开口大预定间隔而获得。
17.根据权利要求15所述的图像传感器，
其中中空层提供在这样的区域中，该区域通过使该光屏蔽膜中形成的开口形成为在径向方向上比该光屏蔽膜正上方的开口大预定间隔而获得。
18.一种制造图像传感器的方法，包括：
相对于提供有根据接收光产生电荷的光接收单元的半导体基板在光辐射侧形成光屏蔽膜；
相对于该光屏蔽膜在光辐射侧形成配线层；以及
在该光屏蔽膜和该配线层中形成开口部分，以提供传输光到该光接收单元的光学波导，
其中该开口部分以这样的方式形成：该光屏蔽膜中形成的开口在径向方向上比在该光屏蔽膜正上方的开口大预定间隔。
19.一种电子设备，包括：
图像传感器，
该图像传感器包括
半导体基板，提供有根据接收光产生电荷的光接收单元，
光屏蔽膜，相对于该半导体基板形成在光辐射侧，
配线层，相对于该光屏蔽膜形成在光辐射侧，以及
开口部分，形成在该光屏蔽膜和该配线层中，以提供传输光到该光接收单元的光学波导，
其中该开口部分以这样的方式形成：该光屏蔽膜中形成的开口在径向方向上比在该光屏蔽膜正上方的开口大预定间隔。
20.一种图像传感器，包括：
光接收元件，执行光电转换，以将入射光转换为像素数据；
波导，将来自聚光单元的光引导到该光接收元件；以及
光屏蔽壁，至少屏蔽从该波导泄漏的光。
21.根据权利要求20所述的图像传感器，
其中该波导不与折射率等于该波导的形成材料的折射率的材料以及折射率大于该波导的形成材料的折射率的材料接触。
22.根据权利要求21所述的图像传感器，还包括：
多个层，
其中该光屏蔽壁形成为贯通该多个层当中的至少两层或更多层。
23.根据权利要求22所述的图像传感器，
其中该光屏蔽壁形成为贯通该两层或更多层，该两层或更多层包括比该波导更靠近该光接收元件的层。
24.根据权利要求23所述的图像传感器，
其中该光屏蔽壁由金属形成。
25.根据权利要求24所述的图像传感器，
其中该波导由折射率高于该层的折射率的材料形成。
26.根据权利要求25所述的图像传感器，
其中该光屏蔽壁专门用于光屏蔽。
27.根据权利要求26所述的图像传感器，
其中该光屏蔽壁接地。
28.根据权利要求27所述的图像传感器，
其中该光屏蔽壁形成围绕该波导的聚光管。
29.根据权利要求28所述的图像传感器，还包括：
电路单元，设置在该聚光管的不存在该波导的外侧，
其中该光接收元件设置在该聚光管的存在该波导的内侧。
30.根据权利要求29所述的图像传感器，还包括：
多个像素单元，设置成矩阵，
其中该多个像素单元的每一个包括：
该波导，
该聚光管，
该光接收元件，以及
该电路单元。
31.根据权利要求30所述的图像传感器，
其中该光屏蔽壁的最下部分提供为与该多个像素单元的该光接收元件之间提供的分隔区域与该光接收元件的边界相比更靠近该波导。
32.一种制造图像传感器的方法，该图像传感器包括光接收元件、波导和光屏蔽壁，该光接收元件执行光电转换以将入射光转换成像素数据，该波导将来自聚光单元的光引导到该光接收元件，该光屏蔽壁至少屏蔽从该波导泄漏的光，该方法包括：
在贯通第二层且到达第一层中埋设的光屏蔽材料的槽中埋设光屏蔽材料，该第二层重叠且形成在其中埋设有光屏蔽材料的该第一层上，从而形成该光屏蔽壁；以及
在其中形成该光屏蔽壁的该多个层中形成该波导。
33.根据权利要求32所述的方法，还包括：
在形成该波导时，在接触该波导的材料当中，去除折射率等于形成该波导的材料的折射率的材料以及折射率高于形成该波导的材料的折射率的材料。
34.根据权利要求32所述的方法，
其中，在该光屏蔽壁的形成步骤中，与关于该槽埋设该光屏蔽材料并行，通过在贯通第四层且到达埋设在第三层中的导电材料的孔中埋设导电材料而形成控制该光接收元件的电路单元的配线，其中该第四层重叠且形成在埋设有导电材料的第三层上。
35.一种其中埋设图像传感器的电子设备，
其中该图像传感器包括
光接收元件，执行光电转换以将入射光转换成像素数据，
波导，将来自聚光单元的光引导到该光接收元件，以及
光屏蔽壁，至少屏蔽从该波导泄漏的光。
CN201310049234.0A 2012-02-16 2013-02-07 固态成像装置、图像传感器及其制造方法以及电子设备 Pending CN103258829A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012-031518 2012-02-16
JP2012031518A JP2013168546A (ja) 2012-02-16 2012-02-16 撮像素子および製造方法、並びに電子機器
JP2012070767A JP2013207321A (ja) 2012-03-27 2012-03-27 固体撮像装置、及び、電子機器
JP2012-070767 2012-03-27
JP2012127668A JP2013254763A (ja) 2012-06-05 2012-06-05 撮像素子、製造方法、及び電子機器
JP2012-127668 2012-06-05

Publications (1)

Publication Number Publication Date
CN103258829A true CN103258829A (zh) 2013-08-21

Family

ID=48962648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049234.0A Pending CN103258829A (zh) 2012-02-16 2013-02-07 固态成像装置、图像传感器及其制造方法以及电子设备

Country Status (2)

Country Link
US (1) US20130214371A1 (zh)
CN (1) CN103258829A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637961A (zh) * 2013-11-13 2015-05-20 联华电子股份有限公司 半导体结构及其制造方法
CN105826337A (zh) * 2015-01-27 2016-08-03 全视科技有限公司 具有光学隔离的存储晶体管
CN105990385A (zh) * 2015-03-19 2016-10-05 全视科技有限公司 用于图像传感器的光敏电容器像素
CN106068563A (zh) * 2015-01-13 2016-11-02 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
CN108475691A (zh) * 2016-01-29 2018-08-31 索尼公司 固态成像装置和电子设备
CN108738370A (zh) * 2016-03-10 2018-11-02 索尼公司 成像装置和电子装置
CN109256157A (zh) * 2017-07-12 2019-01-22 格科微电子（上海）有限公司 多值存储器的实现方法
WO2019128911A1 (zh) * 2017-12-27 2019-07-04 华为技术有限公司 一种芯片以及电子设备
CN110265416A (zh) * 2015-12-22 2019-09-20 索尼公司 成像器件和电子设备
CN110610951A (zh) * 2014-01-27 2019-12-24 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN111354815A (zh) * 2018-12-24 2020-06-30 乐金显示有限公司 像素阵列面板与包括像素阵列面板的数字x射线检测器
CN111384074A (zh) * 2018-12-28 2020-07-07 爱思开海力士有限公司 垂直针型电容器及包括其的图像感测装置
CN112970117A (zh) * 2018-11-19 2021-06-15 索尼半导体解决方案公司 固态成像装置和电子设备
CN114497093A (zh) * 2020-10-26 2022-05-13 豪威科技股份有限公司 像素阵列基板及相关方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060941A (ja) * 2013-09-18 2015-03-30 キヤノン株式会社 固体撮像装置の製造方法
JP6166640B2 (ja) * 2013-10-22 2017-07-19 キヤノン株式会社 固体撮像装置、その製造方法及びカメラ
JP6376785B2 (ja) * 2014-03-14 2018-08-22 キヤノン株式会社 撮像装置、および、撮像システム
TW201601300A (zh) * 2014-06-26 2016-01-01 原相科技股份有限公司 具連接到浮動擴散區的半導體電容的背感光式半導體結構
CN105304655B (zh) * 2014-06-26 2018-06-29 原相科技股份有限公司 具连接到浮动扩散区的半导体电容的背感光式半导体结构
KR20160012803A (ko) * 2014-07-25 2016-02-03 삼성전자주식회사 이미지 센서
TWI704811B (zh) 2015-07-27 2020-09-11 日商新力股份有限公司 固體攝像裝置及其控制方法、以及電子機器
US10805561B2 (en) 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
US9853080B2 (en) * 2015-09-30 2017-12-26 Semiconductor Components Industries, Llc Pixels with multiple charge storage regions
WO2017081847A1 (ja) * 2015-11-12 2017-05-18 パナソニックＩｐマネジメント株式会社 光検出装置
CN108886048B (zh) 2016-03-31 2022-12-16 索尼公司 摄像装置、摄像装置的制造方法和电子装置
CN107801425B (zh) 2016-03-31 2021-05-14 索尼公司 固态摄像器件及其驱动方法和电子设备
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
JP6728268B2 (ja) 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
KR102624610B1 (ko) 2018-10-04 2024-01-15 삼성전자주식회사 이미지 센서
CN109494232B (zh) * 2018-10-17 2023-06-30 上海微阱电子科技有限公司 一种防漏光cmos图像传感器全局像元结构及形成方法
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) * 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10834342B2 (en) * 2019-02-01 2020-11-10 Semiconductor Components Industries, Llc Image sensors with reduced noise
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11218653B2 (en) 2019-07-09 2022-01-04 Semiconductor Components Industries, Llc Methods and circuitry for improving global shutter efficiency in backside illuminated high dynamic range image sensor pixels
RU2720581C1 (ru) * 2019-07-19 2020-05-12 Вячеслав Михайлович Смелков Устройство компьютерной системы панорамного телевизионного наблюдения
RU2721381C1 (ru) * 2019-08-12 2020-05-19 Вячеслав Михайлович Смелков Устройство компьютерной системы панорамного телевизионного наблюдения с повышенной разрешающей способностью
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
KR20220041351A (ko) * 2020-09-25 2022-04-01 에스케이하이닉스 주식회사 이미지 센싱 장치
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653848B1 (ko) * 2005-09-13 2006-12-05 (주)한비젼 3차원 적층형 이미지 센서 및 그의 제조방법

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637961B (zh) * 2013-11-13 2018-09-11 联华电子股份有限公司 半导体结构及其制造方法
CN104637961A (zh) * 2013-11-13 2015-05-20 联华电子股份有限公司 半导体结构及其制造方法
CN110610951B (zh) * 2014-01-27 2022-11-18 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
US11594563B2 (en) 2014-01-27 2023-02-28 Sony Corporation Image sensor having improved dicing properties
CN110610951A (zh) * 2014-01-27 2019-12-24 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
US11482561B2 (en) 2015-01-13 2022-10-25 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
CN106068563A (zh) * 2015-01-13 2016-11-02 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
US11916092B2 (en) 2015-01-13 2024-02-27 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
CN105826337B (zh) * 2015-01-27 2019-02-19 豪威科技股份有限公司 具有光学隔离的存储晶体管
CN105826337A (zh) * 2015-01-27 2016-08-03 全视科技有限公司 具有光学隔离的存储晶体管
CN105990385B (zh) * 2015-03-19 2019-06-11 豪威科技股份有限公司 用于图像传感器的光敏电容器像素
CN105990385A (zh) * 2015-03-19 2016-10-05 全视科技有限公司 用于图像传感器的光敏电容器像素
CN110265416A (zh) * 2015-12-22 2019-09-20 索尼公司 成像器件和电子设备
CN108475691A (zh) * 2016-01-29 2018-08-31 索尼公司 固态成像装置和电子设备
CN108475691B (zh) * 2016-01-29 2023-05-12 索尼公司 固态成像装置和电子设备
CN108738370A (zh) * 2016-03-10 2018-11-02 索尼公司 成像装置和电子装置
US11563050B2 (en) 2016-03-10 2023-01-24 Sony Corporation Imaging device and electronic device
CN108738370B (zh) * 2016-03-10 2022-12-16 索尼公司 成像装置和电子装置
CN109256157A (zh) * 2017-07-12 2019-01-22 格科微电子（上海）有限公司 多值存储器的实现方法
CN109256157B (zh) * 2017-07-12 2022-04-01 格科微电子（上海）有限公司 多值存储器的实现方法
WO2019128911A1 (zh) * 2017-12-27 2019-07-04 华为技术有限公司 一种芯片以及电子设备
CN112970117A (zh) * 2018-11-19 2021-06-15 索尼半导体解决方案公司 固态成像装置和电子设备
CN111354815A (zh) * 2018-12-24 2020-06-30 乐金显示有限公司 像素阵列面板与包括像素阵列面板的数字x射线检测器
CN111354815B (zh) * 2018-12-24 2023-09-19 乐金显示有限公司 像素阵列面板与包括像素阵列面板的数字x射线检测器
CN111384074A (zh) * 2018-12-28 2020-07-07 爱思开海力士有限公司 垂直针型电容器及包括其的图像感测装置
CN111384074B (zh) * 2018-12-28 2023-08-08 爱思开海力士有限公司 垂直针型电容器及包括其的图像感测装置
CN114497093A (zh) * 2020-10-26 2022-05-13 豪威科技股份有限公司 像素阵列基板及相关方法
CN114497093B (zh) * 2020-10-26 2024-06-11 豪威科技股份有限公司 像素阵列基板及相关方法

Also Published As

Publication number Publication date
US20130214371A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
CN103258829A (zh) 固态成像装置、图像传感器及其制造方法以及电子设备
CN103247642B (zh) 固态成像装置及其制造方法和电子设备
CN101964352B (zh) 固体摄像器件、其制造方法和电子装置
US9036067B2 (en) Solid-state imaging device including a shielding film over a floating diffusion region, fabrication method and electronic apparatus
US8299475B2 (en) Interlevel conductive light shield
US7880168B2 (en) Method and apparatus providing light traps for optical crosstalk reduction
US8243186B2 (en) Solid-state image pickup apparatus and electronic apparatus
US8709855B2 (en) Intralevel conductive light shield
CN107924928A (zh) 固体摄像器件
JP2011204797A (ja) 固体撮像装置とその製造方法、及び電子機器
US20120038814A1 (en) Solid-state image sensing device, method of manufacturing the same, and electronic apparatus
JP2012175050A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
CN108598100B (zh) 一种减小存储节点漏光的全局像元结构及制作方法
CN108010927A (zh) 光电转换装置和图像拾取系统
CN107240593A (zh) 一种堆叠式全局曝光像素单元结构及其形成方法
US11742368B2 (en) Image sensing device and method for forming the same
CN110429091B (zh) 一种具有挡光结构的全局像元结构及形成方法
JP2013168546A (ja) 撮像素子および製造方法、並びに電子機器
CN105762160B (zh) 背照式全局像素单元结构及其制备方法
CN110299374A (zh) 一种降低寄生光响应的全局像素单元结构和形成方法
CN109148497B (zh) 一种防止寄生光响应的全局像元结构及形成方法
CN111613630A (zh) 图像传感器设备和相关方法
US20230282674A1 (en) Image sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130821