CN104637961B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN104637961B
CN104637961B CN201310571984.4A CN201310571984A CN104637961B CN 104637961 B CN104637961 B CN 104637961B CN 201310571984 A CN201310571984 A CN 201310571984A CN 104637961 B CN104637961 B CN 104637961B
Authority
CN
China
Prior art keywords
conductive
film
semiconductor substrate
base openings
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310571984.4A
Other languages
English (en)
Other versions
CN104637961A (zh
Inventor
高境鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201310571984.4A priority Critical patent/CN104637961B/zh
Publication of CN104637961A publication Critical patent/CN104637961A/zh
Application granted granted Critical
Publication of CN104637961B publication Critical patent/CN104637961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种半导体结构及其制造方法。半导体结构包括一装置基板、一导电薄膜、一介电薄膜与一导电插塞。装置基板包括一半导体基板与一导电结构。导电结构配置在半导体基板的一主动面上。装置基板具有一基板开口穿过半导体基板并露出导电结构。导电薄膜、介电薄膜与导电插塞配置在基板开口中。介电薄膜介于导电薄膜与导电插塞之间。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法。
背景技术
随着数字相机、扫描器等电子商品不断的开发与成长，消费市场对影像感测元件的需求也持续的增加。一般而言，目前常用的影像感测元件，包括了电荷耦合感测元件(charge coupled device;CCD sensor)以及互补式金氧半导体影像感测元件(CMOS imagesensor;CIS)两大类。其中，由于CMOS影像感测元件具有低操作电压、低功率消耗与高操作效率、可根据需要进行随机存取(random access)等因素，并且可以整合于目前的半导体技术来大量制造，因此受到极广泛的应用。
发明内容
根据一实施例，提供一种半导体结构，其包括一装置基板、一导电薄膜、一介电薄膜与一导电插塞。装置基板包括一半导体基板与一导电结构。导电结构配置在半导体基板的一主动面上。装置基板具有一基板开口穿过半导体基板并露出导电结构。导电薄膜、介电薄膜与导电插塞配置在基板开口中。介电薄膜介于导电薄膜与导电插塞之间。
根据一实施例，提供一种半导体结构的制造方法，其包括以下步骤。提供一装置基板，其包括一半导体基板与一导电结构。导电结构配置在半导体基板的一主动面上。于装置基板中形成一基板开口穿过半导体基板并露出导电结构。形成一导电薄膜于基板开口中。形成一介电薄膜于基板开口中。形成一导电插塞于基板开口中。介电薄膜介于导电薄膜与导电插塞之间。
附图说明
图1至图7绘示根据一实施例的半导体结构的制造方法。
符号说明
102：装置基板
104：半导体基板
106：主动面
108：导电结构
110：介电结构
112：隔离结构
114：接触垫
116：内连接层
118：介电膜
120：载板
122：背面
124：抗反射层
126：沟槽
128：介电层
130：导电薄膜
132：介电薄膜
134：通孔
136：基板开口
138：导电材料
140：导电插塞
142：导电垫
144：遮蔽图案
具体实施方式
图1至图7绘示根据一实施例的半导体结构的制造方法，其例如为背发光(backside illuminated;BSI)CMOS影像感测器(CIS)的制造流程。
请参照图1，提供一装置基板102，其例如包括一半导体基板104、与配置在半导体基板104的主动面106上的一导电结构108与一介电结构110。一实施例中，举例来说，半导体基板104是为(例如掺杂)硅或其他合适材料的基板或晶片，其中配置有隔离结构112，例如浅沟槽隔离(STI)，用以隔离像素阵列区域中的各个像素与周边电路区域中的电子构件。
导电结构108可包括接触垫114与内连接层116，配置在由多层介电膜构成的介电结构110中，其中接触垫114配置在介电结构110的介电膜118上。隔离结构112与介电结构110可独立地包括氧化物、氮化物、或氮氧化物，例如氧化硅、氮化硅或氮氧化硅，或其他合适的电性绝缘材料。接触垫114与内连接层116可包括合适的导电材料，例如铝(Al)、铜(Cu)、钛(Ti)、钨(W)等。
一实施例中，装置基板102是为CIS晶片，且其某些部件并未在此说明。
请参照图1，将半导体基板104的主动面106朝向载板120，并接合装置基板102于载板120上。载板120是用以提供装置基板102足够的机械强度，以利后续制作工艺(例如薄化制作工艺等)的进行。载板120可包括硅、玻璃、或其他合适的材料。然后，可通过例如化学机械研磨法，从半导体基板104的背面122薄化并同时平坦化半导体基板104。载板120可为硅晶片。一实施例中，薄化后的半导体基板104厚度约为2μm～3μm，然不限于此，也可根据实际应用适当改变。薄化后的半导体基板104有利于像素阵列区域中例如发光二极管接收并感测朝向半导体基板104的背面122射入的光线。
请参照图2，可于半导体基板104的背面122上形成一抗反射层124。然后，可利用黄光光刻制作工艺，从半导体基板104的背面122进行蚀刻步骤，例如湿式蚀刻或干式蚀刻等方式，以形成穿过半导体基板104的一沟槽126，其可露出介电结构110的介电膜118。
请参照图3，依序形成一介电层128、一导电薄膜130与一介电薄膜132于沟槽126中与半导体基板104的背面122上。形成的方法可包括物理气相沉积、化学气相沉积、原子层沉积等，或上述的组合。一实施例中，导电薄膜130包括金属，例如钛(Ti)、氮化钛(TiN)、铝(Al)，并可为单层或多层结构，例如Ti/TiN多层结构或Ti/TiN/Al多层结构，然不限于此，也可使用其他合适的导电材料或结构设计。介电层128与介电薄膜132可独立地包括氧化物、氮化物、或氮氧化物，例如氧化硅、氮化硅或氮氧化硅，或其他合适的电性绝缘材料。
请参照图4，可利用黄光光刻制作工艺，移除沟槽126中介电薄膜132、导电薄膜130与介电层128的下部分，以及其下方的介电膜118，以形成露出导电结构108的接触垫114的一通孔134。移除的方式包括例如湿式蚀刻或干式蚀刻等。基板开口136包括沟槽126与宽度较小的通孔134。从图4所示的剖视图来看，在形成通孔134之后，位在基板开口136中的介电层128、介电薄膜132与导电薄膜130分别具有L形状。
请参照图5，形成一导电材料138于基板开口136中，与半导体基板104的背面122的介电薄膜132上。其中导电材料138位在通孔134中的部分是形成一导电插塞140。导电插塞140是电连接导电薄膜130与导电结构108的接触垫114。一实施例中，导电材料138包括金属，例如铝铜(AlCu)，然不限于此。形成的方法可包括物理气相沉积、化学气相沉积、原子层沉积等，或上述的组合。
请参照图6，图案化导电材料138(图5)于半导体基板104的背面122上的部分，以形成一导电垫142，其电连接至导电插塞140，并突出背面122上的介电薄膜132。
请参照图7，可利用黄光光刻制作工艺，图案化导电薄膜130于半导体基板104的背面122上的部分，以形成一(金属)遮蔽图案144。实施例中，遮蔽图案144是图案化导电薄膜130而形成，而不需要形成其他的薄膜，因此可简化制作工艺并降低成本。图案化制作工艺可利用例如湿式蚀刻或干式蚀刻等方式执行。遮蔽图案144可作为光遮蔽性结构。
实施例中，上述步骤之间或之后，也可进行其他未说明的步骤。例如可配置彩色滤光层阵列与微透镜在半导体基板104的背面122上。
综上所述，虽然已结合以上较佳实施例公开了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。

Claims (18)

1.一种半导体结构，包括：
装置基板，包括：
半导体基板；
导电结构，配置在该半导体基板的一主动面上，其中该装置基板具有一基板开口穿过该半导体基板并露出该导电结构；
导电薄膜；
介电薄膜；以及
导电插塞，其中该导电薄膜、该介电薄膜与该导电插塞配置在该基板开口中，该介电薄膜介于该导电薄膜与该导电插塞之间；以及
介电层，配置在该基板开口中，并在该导电薄膜下。
2.如权利要求1所述的半导体结构，其中该导电插塞电连接该导电薄膜与该导电结构。
3.如权利要求1所述的半导体结构，其中位在该基板开口中的该介电薄膜与该导电薄膜分别具有L形状。
4.如权利要求1所述的半导体结构，其中位在该基板开口中的该介电层具有L形状。
5.如权利要求1所述的半导体结构，其中该基板开口包括：
沟槽，穿过该半导体基板；以及
通孔，穿过该导电薄膜与该介电薄膜。
6.如权利要求5所述的半导体结构，其中该导电薄膜与该介电薄膜配置在该沟槽中，该导电插塞填充该通孔。
7.如权利要求1所述的半导体结构，还包括遮蔽图案，配置在该半导体基板相对于该主动面的一背面上。
8.如权利要求7所述的半导体结构，还包括一介电层，配置在该半导体基板的该背面与该遮蔽图案之间。
9.如权利要求7所述的半导体结构，其中该遮蔽图案包括金属。
10.如权利要求1所述的半导体结构，还包括导电垫，突出该半导体基板相对于该主动面的一背面，并电连接至该导电插塞。
11.如权利要求10所述的半导体结构，其中该介电薄膜延伸至该半导体基板的该背面上，该导电垫配置在该背面上的该介电薄膜的一上表面。
12.如权利要求1所述的半导体结构，其是CMOS影像感测器(CIS)。
13.一种半导体结构的制造方法，包括：
提供一装置基板，其包括：
半导体基板；以及
导电结构，配置在该半导体基板的一主动面上；
于该装置基板中形成一基板开口穿过该半导体基板并露出该导电结构；
形成一介电层于该基板开口中；
形成一导电薄膜于该基板开口中，使该介电层位于该导电薄膜下；
形成一介电薄膜于该基板开口中；以及
形成一导电插塞于该基板开口中，其中该介电薄膜介于该导电薄膜与该导电插塞之间。
14.如权利要求13所述的半导体结构的制造方法，其中该基板开口的形成方法包括从该半导体基板相对于该主动面的一背面进行蚀刻步骤。
15.如权利要求13所述的半导体结构的制造方法，其中该基板开口的形成方法包括:
移除部分该半导体基板，以形成该基板开口的一沟槽，其中该导电薄膜与该介电薄膜是形成在该沟槽中；以及
移除该介电薄膜与该导电薄膜的下部分，以形成该基板开口的一通孔，其中该导电插塞是填充该通孔。
16.如权利要求15所述的半导体结构的制造方法，还包括形成一介电层于该沟槽中，且位于该导电薄膜下，该通孔的形成方法还包括移除该介电层的一下部分。
17.如权利要求13所述的半导体结构的制造方法，还包括:
形成该导电薄膜于该半导体基板相对于该主动面的一背面上；以及
图案化该导电薄膜于该背面上的部分，以形成一遮蔽图案。
18.如权利要求13所述的半导体结构的制造方法，包括:
形成一导电材料于该基板开口中与该半导体基板相对于该主动面的一背面上，其中该导电材料位在该基板开口中的部分是形成该导电插塞；以及
图案化该导电材料于该半导体基板的该背面上的部分，以形成一导电垫。
CN201310571984.4A 2013-11-13 2013-11-13 半导体结构及其制造方法 Active CN104637961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310571984.4A CN104637961B (zh) 2013-11-13 2013-11-13 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310571984.4A CN104637961B (zh) 2013-11-13 2013-11-13 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104637961A CN104637961A (zh) 2015-05-20
CN104637961B true CN104637961B (zh) 2018-09-11

Family

ID=53216501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310571984.4A Active CN104637961B (zh) 2013-11-13 2013-11-13 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104637961B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115548042A (zh) * 2018-05-11 2022-12-30 联华电子股份有限公司 半导体元件的制造方法
CN116387147B (zh) * 2023-06-02 2023-08-29 合肥晶合集成电路股份有限公司 介电薄膜、其制作方法及导电插塞

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915991A (zh) * 2011-08-04 2013-02-06 台湾积体电路制造股份有限公司 Bsi图像传感器芯片中的焊盘结构
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269664B2 (en) * 2012-04-10 2016-02-23 Mediatek Inc. Semiconductor package with through silicon via interconnect and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915991A (zh) * 2011-08-04 2013-02-06 台湾积体电路制造股份有限公司 Bsi图像传感器芯片中的焊盘结构
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备

Also Published As

Publication number Publication date
CN104637961A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
US9054106B2 (en) Semiconductor structure and method for manufacturing the same
US9553020B2 (en) Interconnect structure for connecting dies and methods of forming the same
US20190148435A1 (en) Interconnect Apparatus and Method
CN103779369B (zh) 摄像装置、其制造方法和照相机
US9711555B2 (en) Dual facing BSI image sensors with wafer level stacking
TWI509765B (zh) 互連結構及方法
TWI502705B (zh) 晶片封裝體及其製造方法
US10978386B2 (en) Microelectronic devices with through-silicon vias and associated methods of manufacturing
TWI549272B (zh) 影像感測器裝置及其形成方法
TW201322434A (zh) 裝置及半導體影像感測元件與其形成方法
US7541256B2 (en) Method of fabricating back-illuminated imaging sensors using a bump bonding technique
TWI525804B (zh) 影像感測器裝置及其製造方法
CN103489846A (zh) 晶片封装体及其形成方法
CN107039477B (zh) 图像传感器及半导体装置的制作方法
US9881959B2 (en) Chip package and method of manufacturing the same
CN104051424B (zh) 用于连接管芯的互连结构及其制造方法
US9960200B1 (en) Selective deposition and planarization for a CMOS image sensor
CN104051423A (zh) 互连装置和方法
CN104637961B (zh) 半导体结构及其制造方法
JP2017195375A (ja) 背面照明固体イメージセンサ
US20050032265A1 (en) Method for making a color image sensor with recessed contact apertures prior to thinning
CN104218044A (zh) 影像感测器及其制作工艺
CN105900247A (zh) 用于光学应用的半导体器件和制造这样半导体器件的方法
US7998780B2 (en) Thinned image sensor with trench-insulated contact terminals
CN107564927A (zh) 图像传感器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant