CN111987114B - 用于图像传感器中的全局快门的竖直转移栅极存储装置 - Google Patents

用于图像传感器中的全局快门的竖直转移栅极存储装置 Download PDF

Info

Publication number
CN111987114B
CN111987114B CN202010442382.9A CN202010442382A CN111987114B CN 111987114 B CN111987114 B CN 111987114B CN 202010442382 A CN202010442382 A CN 202010442382A CN 111987114 B CN111987114 B CN 111987114B
Authority
CN
China
Prior art keywords
layer
semiconductor material
storage
pixel
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010442382.9A
Other languages
English (en)
Other versions
CN111987114A (zh
Inventor
马渕圭司
真锅宗平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Howe Technology Co ltd
Original Assignee
Howe Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Howe Technology Co ltd filed Critical Howe Technology Co ltd
Publication of CN111987114A publication Critical patent/CN111987114A/zh
Application granted granted Critical
Publication of CN111987114B publication Critical patent/CN111987114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请案针对于用于图像传感器中的全局快门的竖直转移栅极存储装置。一种像素单元，其包含光电二极管，所述光电二极管安置于半导体材料层中以累积响应于入射光而在所述光电二极管中光生的图像电荷。存储晶体管耦合到所述光电二极管以存储所述光电二极管中光生的所述图像电荷。所述存储晶体管包含安置成靠近所述半导体材料层的第一表面的存储栅极。所述存储栅极包含一对竖直转移栅极VTG部分。所述对VTG部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达第一距离。存储节点安置于所述半导体材料层的所述第一表面下方和所述存储栅极的所述对VTG部分之间以响应于存储信号而存储从所述光电二极管转移的所述图像电荷。

Description

用于图像传感器中的全局快门的竖直转移栅极存储装置
技术领域
本发明大体涉及图像传感器，且更具体来说，涉及具有全局快门的图像传感器像素单元。
背景技术
对于高速图像传感器，全局快门可用于捕获快速移动的对象。全局快门通常使图像传感器中的所有像素单元能够同时捕获图像。对于较慢移动的对象，可使用较常见的滚动快门。滚动快门通常按顺序捕获图像。举例来说，可连续启用二维(2D)像素单元阵列内的每一行，使得单个行内的每一像素单元在同一时间捕获图像数据，但以滚动顺序启用每一行。因此，像素单元的每一行在不同的图像采集窗期间捕获图像数据。对于缓慢移动的对象，每一行之间的时间差可产生图像失真。对于快速移动的对象，滚动快门可造成沿着对象的移动轴线的可察觉伸长失真。
为了实施全局快门，存储电容器或存储晶体管可用于在等待从像素单元阵列读出的同时临时存储由阵列中的每一像素单元获取的图像电荷。当使用全局快门时，图像电荷从光电二极管转移到存储晶体管直到准备好从像素单元读出图像数据为止。影响具有全局快门的图像传感器像素单元中的性能的因素包含全局快门效率、满阱容量(FWC)、暗电流、白色像素和图像滞后。大体来说，全局快门像素性能随着全局快门效率改进而改进。全局快门效率是可如何将良好信号电荷存储于存储节点中而不受寄生光和/或电串扰污染的量度，而FWC是可存储的电荷量的量度。
发明内容
在一个方面中，本申请案针对于一种像素单元，其包括：光电二极管，其安置于半导体材料层中以累积响应于入射光而在所述光电二极管中光生的图像电荷；和存储晶体管，其耦合到所述光电二极管以存储所述光电二极管中光生的所述图像电荷，其中所述存储晶体管包括：存储栅极，其安置成靠近所述半导体材料层的第一表面，其中所述存储栅极包含一对竖直转移栅极(VTG)部分，其中所述对VTG部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达第一距离；和存储节点，其安置于所述半导体材料层的所述第一表面下方和所述存储栅极的所述对VTG部分之间以响应于存储信号而存储从所述光电二极管转移的所述图像电荷。
在另一方面中，本申请案针对于一种成像系统，其包括：像素单元的像素阵列，其中所述像素单元中的每一个包含：光电二极管，其安置于半导体材料层中以累积响应于入射光而在所述光电二极管中光生的图像电荷；和存储晶体管，其耦合到所述光电二极管以存储所述光电二极管中光生的所述图像电荷，其中所述存储晶体管包括：存储栅极，其安置成靠近所述半导体材料层的第一表面，其中所述存储栅极包含一对竖直转移栅极(VTG)部分，其中所述对VTG部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达第一距离；和存储节点，其安置于所述半导体材料层的所述第一表面下方和所述存储栅极的所述对VTG部分之间以响应于存储信号而存储从所述光电二极管转移的所述图像电荷；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；和读出电路，其耦合到控制像素阵列以从多个像素单元读出图像数据。
附图说明
参考以下图式描述本发明的非限制性和非穷尽性实施例，其中除非另外规定，否则在各视图中，相同的参考标号指代相同的部分。
图1是说明根据本发明的教示的具有包含竖直转移栅极存储结构的全局快门存储晶体管的像素单元的一个实例的示意图。
图2A是根据本发明的教示的具有包含布置于半导体材料层中的像素阵列中的竖直转移栅极存储结构的全局快门存储晶体管的一个实例像素单元的平面视图。
图2B是根据本发明的教示的具有包含竖直转移栅极存储结构的全局快门存储晶体管的另一实例像素单元的平面视图，其说明具有布置于像素阵列中在半导体材料层中的背侧深沟槽隔离结构的遮光结构。
图3A是说明根据本发明的教示的具有包含竖直转移栅极存储结构和背侧遮光结构的全局快门存储晶体管的像素单元的一个实例的一部分的横截面视图，所述背侧遮光结构包含深沟槽隔离对。
图3B是说明根据本发明的教示的具有包含竖直转移栅极和背侧遮光结构的输出晶体管的像素单元的一个实例的一部分的横截面视图，所述背侧遮光结构包含深沟槽隔离对。
图3C是说明根据本发明的教示的具有包含竖直转移栅极存储结构和背侧遮光结构的全局快门存储晶体管的像素单元的另一实例的一部分的横截面视图，所述背侧遮光结构包含深沟槽隔离对。
图4是说明根据本发明的教示的包含具有像素单元的像素阵列的成像系统的一个实例的图式，所述像素单元具有包含竖直转移栅极存储结构的全局快门存储晶体管。
对应参考标号在图式的若干视图中指示对应组件。技术人员应了解，图中的元件仅为简单和清晰起见进行说明，并且不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其它元件放大以有助于改进对本发明的各种实施例的理解。并且，通常未描绘在商业可行的实施例中有用或必需的常见但易于理解的元件，以便呈现本发明的这些各种实施例的遮挡较少的视图。
具体实施方式
公开针对于具有包含布置于像素阵列中的竖直转移栅极存储结构的全局快门存储晶体管的像素单元的设备。在以下描述中，阐述了许多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有一或多个具体细节的情况下或利用其它方法、组件、材料等来实践本文中所描述的技术。在其它情况下，未展示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。
在本说明书通篇中参考“一个实例”或“一个实施例”意味着结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现的短语“在一个实例中”或“在一个实施例中”未必都是指同一个实例。此外，所述特定特征、结构或特性可在一或多个实例中组合。
在本说明书通篇中，使用若干技术术语。除非本文中明确定义，或其使用情境将明显另外表明，否则这些术语将采用其在它们所出现的领域中的普通含义。应注意，元件名称和符号在本文中可互换使用(例如Si与硅)；但是，两者具有相同含义。
如将论述，公开具有包含布置于像素阵列中的竖直转移栅极存储结构的全局快门存储晶体管的像素单元。在各种实例中，像素单元的满阱容量(FWC)增加，同时存储图像电荷所需的区域减小，从而达成像素大小最小化，并且进而增加像素阵列中的像素填充因子。在一个实例中，像素单元包含具有竖直转移栅极(VTG)结构的存储栅极，所述VTG结构具有平面栅极电极和延伸到例如硅衬底的半导体材料层中的两个竖直沟槽结构。在半导体材料层区域中在两个竖直沟槽结构之间在半导体材料层的表面下方形成存储节点来存储来自光电二极管的图像电荷。通过半导体材料层的在调整存储栅极电极下方的表面区处的掺杂浓度、VTG结构的沟槽之间的离距以及VTG结构的沟槽的深度，可配置存储节点的电荷存储容量。
在操作期间，对存储晶体管的存储栅极加偏压以将光电二极管区中光生的图像电荷转移到存储节点。还公开具有VTG结构的输出栅极，其用于将来自存储节点的电荷转移到像素单元的浮动扩散区以供读出。在操作中，通过对输出栅极加偏压来使存储于存储节点中的图像电荷转移到浮动扩散区。
在各种实例中，可在半导体材料层的背侧上形成具有用挡光材料(例如，例如钨、铝等金属)填充的深沟槽隔离(DTI)结构的遮光结构，以有助于防止入射光穿过半导体材料层的背侧进入存储节点。
在各种实例中，公开像素阵列中的像素单元的像素单元布局，其中包含在像素单元的像素电路中的所有晶体管装置(例如，存储晶体管、输出晶体管、抗晕光晶体管、复位晶体管、源极跟随器、行选择晶体管等)形成于半导体材料层中的仅被相邻像素的光电二极管区环绕的集中式方位中。在所述布置中，像素单元中的每一个的光电二极管区和像素电路的对准以相对于像素阵列的多个行和多个列的竖直/水平布置的45度角布置。因而，进一步节省布局空间，这允许增加光电二极管区的面积。在同一时间，像素单元的光电二极管区仍可组织成竖直行和水平列以用于根据本发明的教示进行图像捕获。
为了说明，图1是说明根据本发明的教示的具有包含竖直转移栅极存储结构的全局快门存储晶体管的像素单元138的一个实例的示意图。如所描绘的实例中所示，像素单元138包含光电二极管102，所述光电二极管102安置于半导体材料层(例如，硅衬底)中并且响应于入射光128而累积图像电荷。在一个实例中，入射光128穿过半导体材料层的背侧引导到光电二极管102。抗晕光晶体管104耦合于电源AVD与光电二极管102之间。在一个实例中，抗晕光晶体管104被配置成响应于抗晕光信号DG而接通以从光电二极管102排出多余电荷，从而避免晕光。
在所描绘的实例中，存储晶体管106耦合到光电二极管102以存储光电二极管102中光生的图像电荷。在一个实例中，存储晶体管106包含存储栅极，所述存储栅极包含延伸到半导体材料层中的一对竖直转移栅极(VTG)部分110。存储晶体管包含存储节点108，其安置于半导体材料层中存储晶体管106的存储栅极下方并且在存储栅极的所述对VTG部分110之间以响应于存储信号SG而存储从光电二极管102转移的图像电荷，所述存储信号SG经耦合以根据本发明的教示对存储晶体管106加偏压。
在一个实例中，输出晶体管112耦合于存储晶体管106与安置于半导体材料层中的浮动扩散部FD 118之间。输出晶体管112经耦合以响应于输出信号OG而将存储于存储节点106中的图像电荷转移到浮动扩散部FD 118。在一个实例中，输出晶体管112包含输出栅极，所述输出栅极也包含延伸到半导体材料层中的一对竖直转移栅极(VTG)部分114。
在一个实例中，遮光结构116形成于半导体材料层的相对表面上以遮蔽入射光128以免穿过半导体材料层的背侧进入存储节点106。举例来说，在一个实例中，像素单元的像素单元138的晶体管(例如，包含存储晶体管106和输出晶体管112)形成于半导体材料层的前侧上或附近，且遮光结构116形成于半导体材料层的背侧上或附近。在所述实例中，遮光结构116包含填充有例如金属(例如，铝、钨等)的挡光材料的一对深沟槽隔离(DTI)部分。遮光结构116的所述对DTI部分中的每一个以穿过半导体材料层的背侧朝向前侧的方式延伸到半导体材料层中。
在所描绘的实例中，复位晶体管124耦合于电压源AVD与浮动扩散部FD 118之间以响应于复位信号RST而使像素单元138复位，包含使浮动扩散部FD 118复位。源极跟随器晶体管120如所示耦合到浮动扩散部FD 118和电压源AVD以将存储于浮动扩散部FD 118中的图像电荷转换成像素输出信号。选择晶体管122耦合到源极跟随器晶体管120以响应于选择信号SEL而将来自源极跟随器晶体管120的像素输出信号输出到输出位线140。
图2A是根据本发明的教示的具有包含布置于半导体材料层230中的像素阵列236中的竖直转移栅极存储结构的全局快门存储晶体管的多个像素单元的一个实例的平面视图。在所描绘的实例中，出于解释目的示出了像素阵列236的四个像素单元238A、238B、238C和238D。当然，应了解，在其它实例中，像素阵列236可包含如图2A中所说明的多于四个像素单元。应注意，图2A的像素单元238A、238B、238C和238D可为图1的像素单元138的实例，且下文提及的类似地命名和编号的元件以类似于如上文所描述的方式经耦合和起作用。
如所描绘的实例中所示，像素阵列236布置成多个行和多个列的像素单元。特定来说，像素单元238A是位于像素阵列236的列Cm和行Rn处的像素。像素单元238B是位于像素阵列236的相邻列Cm+1和行Rn的像素。像素单元238C是位于像素阵列236的列Cm+1和相邻行Rn+1处的像素。像素单元238D是位于像素阵列236的相邻列Cm和相邻行Rn+1处的像素。在所述实例中，应注意，像素单元238A、238B、238C和238D彼此基本类似。因而，应了解，本文中出于简洁起见仅详细地描述像素单元238A以避免混淆本发明的教示。
如所示出，像素单元238A包含安置于半导体材料层230中的光电二极管202以累积响应于入射光而在光电二极管202中光生的图像电荷。存储晶体管206耦合到光电二极管202以存储光电二极管202中光生的图像电荷。存储晶体管206包含安置成靠近半导体材料层230的第一表面(例如，前侧表面)的存储栅极。在所述实例中，存储晶体管206的存储栅极包含一对竖直转移栅极(VTG)部分210。如将在下文所示，所述对VTG部分210中的每一个穿过半导体材料层230的第一表面延伸到半导体材料层230中。如将在下文所示，存储节点安置或形成于半导体材料层230的第一表面下和存储栅极的所述对VTG部分210之间以响应于经耦合以对存储晶体管206加偏压的存储信号SG而存储从光电二极管202转移的图像电荷。
在一个实例中，在电荷转移操作期间，可通过具有正信号电平的存储信号SG对存储晶体管206的存储栅极加偏压以将来自光电二极管202的所累积图像电荷转移到存储节点。
输出晶体管212耦合于存储晶体管206与安置于半导体材料层230中的浮动扩散部FD 218之间。输出晶体管212经耦合以响应于输出信号OG而将存储于存储晶体管206的存储节点中图像电荷转移到浮动扩散部FD 218。在所述实例中，输出晶体管212包含安置成靠近半导体材料层230的表面的输出栅极。输出晶体管212的输出栅极还包含一对竖直转移栅极(VTG)部分214。所述对VTG部分214中的每一个穿过半导体材料层230的第一表面延伸到半导体材料层230中。由于所累积的图像电荷存储于存储节点中，所述存储节点位于距半导体材料层230的第一表面的一深度处，因而，输出晶体管212的所述对VTG部分214可以可操作方式响应于输出信号OG而将来自存储节点的所累积图像电荷转移到浮动扩散部FD 218。换句话说，存储节点中的所累积图像电荷可从存储节点穿过输出晶体管212的所述对VTG部分214转移到浮动扩散部FD 218。
图2A中描绘的实例还示出抗晕光晶体管204，其耦合到光电二极管202，且被配置成响应于抗晕光信号DG而接通以从光电二极管202排出多余电荷，从而避免晕光。在一个实例中，抗晕光晶体管204可在曝光周期或积分周期之前和之后接通以形成晕光路径并且从光电二极管202排出多余电荷。在所描绘的实例中，复位晶体管224耦合到浮动扩散部FD218以响应于复位信号RST而使像素单元复位。源极跟随器晶体管220耦合到浮动扩散部FD218以将存储于浮动扩散部FD 218中的图像电荷转换成像素输出信号。选择晶体管222耦合到源极跟随器晶体管220以响应于选择信号SEL而输出来自源极跟随器晶体管220的像素输出信号。
在所说明的实例中，像素单元238A的晶体管可统称为包含在像素单元238A的像素电路中。举例来说，像素单元238A的像素电路包含抗晕光晶体管204、存储晶体管206、输出晶体管212、复位晶体管224、选择晶体管222和源极跟随器晶体管220。如所描绘的实例中所示，像素单元238的像素电路耦合到光电二极管202，并且安置于半导体材料层230中被像素单元238A的光电二极管202(例如，在图2A中的左上方对角线上)、被同一行Rn和下一列Cm+1的像素单元238B的光电二极管(例如，在图2A中的右上方对角线上)、被下一行Rn+1和下一列Cm+1的像素单元238C的光电二极管(例如，在图2A中的右下方对角线上)并且被下一行Rn+1和同一列Cm的像素单元238D的光电二极管(例如，在图2A中的左下方对角线上)横向环绕的中心区域中。因此，根据本发明的教示，像素单元像素单元238A的光电二极管202和像素电路的对准以相对于像素阵列236的多个行Rn、Rn+1和多个列Cm、Cm+1的竖直/水平布置的45度角布置。
应注意，在常规像素阵列中，一些晶体管沿竖直方向布置，而一些晶体管沿水平方向布置于靠近对应像素的装置区上。然而，在图2A中说明的实例中，像素阵列236的像素单元的布局以相对于行和列的大体45度角定向。因此，每一像素单元238A、238B、238C和238D的像素电路中的所有晶体管形成于集中式区域中并且仅被相邻像素(例如，3个像素)的光电二极管区环绕，而像素单元238A、238B、238C和238D布置或对准于水平/竖直行和列中以用于图像捕获操作。
图2B是根据本发明的教示的实例像素单元238A、238B、238C和238D的另一平面视图，其还示出具有布置于像素阵列236A中在半导体材料层230中的背侧深沟槽隔离结构的遮光结构216。应注意，图2B的像素阵列236A可为图2A的像素阵列236的另一实例，且下文提及的类似地命名和编号的元件以类似于如上文所描述的方式经耦合和起作用。实际上，应注意，图2B中示出的像素单元238A、238B、238C和238D与图2A中示出的像素单元238A、238B、238C和238D共享多个类似方面。然而，图2B中示出的实例说明遮光结构216相对于像素单元238A、238B、238C和238D中的存储晶体管206的布置。特定来说，每一遮光结构216安置成靠近半导体材料层230的第二表面(例如，与前侧表面相对的背侧表面)以遮蔽存储晶体管206的存储节点以免被穿过半导体材料层230的第二表面进入的入射光穿透。如将论述，在一个实例中，每一遮光结构216包含以穿过半导体材料层230的第二表面(例如，背侧表面)朝向第一表面(例如，前侧表面)的方式延伸到半导体材料层230中的一对深沟槽隔离(DTI)部分。
为了说明，图3A是说明根据本发明的教示的具有包含竖直转移栅极存储结构和背侧遮光结构的全局快门存储晶体管的像素单元的一个实例的一部分的横截面视图，所述背侧遮光结构包含深沟槽隔离对。应注意，图3A的全局快门存储晶体管可为图2A-2B的存储晶体管206和/或图1的存储晶体管106的实例，且下文提及的类似地命名和编号的元件以类似于如上文所描述的方式经耦合和起作用。应了解，图3A中示出的横截面视图是沿着图2B的虚线A'-A穿过存储晶体管206的栅极和遮光结构216的横截面的实例。
如图3A中所描绘的的实例中所展示，存储晶体管306包含安置成靠近半导体材料层330的第一表面(例如，前侧表面)348的存储栅极。在一个实例中，存储晶体管306的存储栅极用多晶硅形成，且半导体材料层330用硅衬底形成。在一个实例中，半导体材料层330可具有在3μm到6μm的范围内的厚度。在一个实例中，半导体材料层330具有在半导体材料层330的第一表面(例如，前侧表面)348与第二表面(例如，背侧表面)350之间大约3.5μm的厚度。在所述实例中，存储晶体管306的存储栅极包含一对竖直转移栅极(VTG)部分310。在所述实例中，所述对VTG部分310中的每一个也由多晶硅形成，并且穿过半导体材料层330的第一表面348朝向第二表面350延伸到半导体材料层330中达第一距离。举例来说，如所描绘的实例中所示，VTG部分310可延伸到半导体材料层330中大约0.5μm-1μm。在所述实例中，在半导体材料层330与存储晶体管306的平面栅极和存储栅极的VTG部分310之间存在薄绝缘层332，例如薄二氧化硅(SiO2)层。在所述实例中，存在形成于存储晶体管306的存储栅极和覆盖存储晶体管306的存储栅极的薄绝缘层332上的介电层或绝缘层，例如氧化物。
在一个实例中，薄绝缘层332可在形成VTG部分310之前形成。VTG部分310可通过图案化和蚀刻一对沟槽结构形成。随后，通过例如化学气相沉积(CVD)的沉积技术，将薄绝缘层332沉积到所述对沟槽结构中，以覆盖所述对沟槽结构的与半导体材料层330和半导体材料层330的第一表面(例如，前侧表面)348介接的侧壁和底部。接着，将例如多晶硅的导电材料沉积到所述对沟槽结构中以形成VTG部分310。在通过CVD形成存储晶体管306的存储栅极之后，可在存储晶体管306的存储栅极和薄绝缘层332上形成介电层或绝缘层。
如所描绘的实例中所示，存储节点308安置在半导体材料层330的第一表面348下方并且在存储栅极的所述对VTG部分310之间以响应于存储信号SG而存储从光电二极管(图3A中未示出)转移的图像电荷。在一个实例中，存储节点308由半导体材料层330中的掺杂剂的N型梯度植入体形成。在所述实例中，存储节点308的梯度掺杂浓度以从存储节点308的最靠近半导体材料层330的第一表面(例如，前侧表面)348的部分朝存储节点308的最靠近与半导体材料层330的第一表面(例如，前侧表面)348相对的半导体材料层330的第二表面(例如，背侧表面)350的部分的方式减小。在一个实例中，存储节点308的最靠近半导体材料层330的第一表面(例如，前侧表面)348的所述部分的掺杂浓度可为每cm3 8×1016，且朝向存储节点308的最靠近半导体材料层330的第二表面(例如，背侧表面)350的所述部分逐渐减小到每cm3 1×1016的掺杂浓度。另外，应了解，存储节点308的最靠近半导体材料层330的第一表面348的部分在半导体材料层330的第一表面348下方大于零的深度处。换句话说，在所描绘的实例中，在半导体材料层330中，在第一表面348与存储节点308的最靠近第一表面348的所述部分之间存在间隙。在一个实例中，形成于所述对VTG部分310之间的存储节点308可嵌入于半导体材料层330中，并且位于距半导体材料层330的第一表面348的一深度处，从而防止存储节点308与氧化物-硅界面，例如半导体材料层330的第一表面(例如，前侧表面)348与薄绝缘层332之间的界面介接。还应了解，可基于存储节点308的用于像素单元的所要存储容量来配置VTG部分310延伸到半导体材料层330中的第一距离和存储节点308的N型梯度植入轮廓。
图3A中所说明的实例还说明遮光结构316，其靠近半导体材料层330的第二表面(例如，背侧表面)350以遮蔽存储节点308免受穿过半导体材料层330的第二表面(例如，背侧表面)350引导到光电二极管(图3A中未示出)的入射光影响。替代地，遮光结构316用以防止入射光穿过第二表面(例如，背侧表面)350进入存储节点308从而干扰存储于存储节点308中的图像电荷。如实例中所示，遮光结构316包含处于半导体材料层330的第二表面(例如，背侧表面)350上的平面部分，以及以穿过半导体材料层330的第二表面(例如，背侧表面)350朝向第一表面(例如，前侧表面)348的方式延伸到半导体材料层330中达第二距离的一对深沟槽隔离(DTI)部分。举例来说，如所描绘的实例中所示，遮光结构316的DTI部分延伸到半导体材料层330中达大约2μm。在所述实例中，在半导体材料层330与遮光结构316的平面部分之间以及在半导体材料层330与第二表面(例如，背侧表面)350处的DTI部分之间存在薄绝缘层334，例如薄二氧化硅(SiO2)层。在所述实例中，遮光结构316平面部分以及DTI部分填充有挡光材料。在各种实例中，挡光材料可为金属，例如铝、钨，或其它合适的挡光材料。
因而，应注意，在图3A中描绘的实例中，存储晶体管306的VTG部分310从第一表面(例如，前侧表面)348延伸到半导体材料层330中的距离(例如，0.5-1μm)与遮光结构316的DTI部分从背侧350延伸到半导体材料层330中的距离(例如，约2μm)的总和小于半导体材料层330的厚度(例如，约3.5μm)。举例来说，在一个实例中，由于半导体材料层330的厚度大于存储晶体管306的VTG部分310与遮光结构316的DTI部分的长度的总和，因此在半导体材料层330中，在存储晶体管306的VTG部分310的远端与遮光结构316的DTI部分的远端之间存在大约0.3-0.6μm的间隙。
图3B是说明根据本发明的教示的具有包含竖直转移栅极和背侧遮光结构的输出晶体管的像素单元的实例的一部分的横截面视图，所述背侧遮光结构包含深沟槽隔离对。应注意，图3B的输出晶体管可为图2A-2B的输出晶体管212和/或图1的输出晶体管112的实例，且下文提及的类似地命名和编号的元件以类似于如上文所描述的方式经耦合和起作用。应了解，图3B中示出的横截面视图是沿着图2B的虚线B'-B穿过输出晶体管212的栅极和遮光结构216的横截面的实例。
如图3B中所描绘的的实例中所展示，输出晶体管312包含安置成靠近半导体材料层330的第一表面(例如，前侧表面)348的输出栅极。在一个实例中，输出晶体管312的输出栅极用多晶硅形成。在所述实例中，输出晶体管312的输出栅极包含一对竖直转移栅极(VTG)部分314。在所述实例中，所述对VTG部分314中的每一个也由多晶硅形成，并且穿过半导体材料层330的第一表面348延伸到半导体材料层330中达第一距离。举例来说，如所描绘的实例中所示，VTG部分314与存储晶体管306的VTG部分310延伸到半导体材料层330中达相同距离，大约0.5-1μm。在所述实例中，在半导体材料层330与输出晶体管312的平面栅极和输出栅极的VTG部分314之间存在薄绝缘层332，例如薄二氧化硅(SiO2)层。在所述实例中，存在形成于输出晶体管312的输出栅极和覆盖输出晶体管312的输出栅极的薄绝缘层332上的介电层或绝缘层，例如氧化物。
在一个实例中，薄绝缘层332可在形成VTG部分314之前形成。VTG部分314可通过图案化和蚀刻一对沟槽结构形成。随后，通过例如化学气相沉积(CVD)的沉积技术，将薄绝缘层332沉积到所述对沟槽结构中，以覆盖所述对沟槽结构的与半导体材料层330和半导体材料层330的第一表面(例如，前侧表面)348介接的侧壁和底部。接着，将例如多晶硅的导电材料沉积到所述对沟槽结构中以形成VTG部分314。在通过CVD形成输出晶体管312的输出栅极之后，可在输出晶体管312的输出栅极和薄绝缘层332上形成介电层或绝缘层。
图3B中所说明的实例还说明遮光结构316，其靠近半导体材料层330的第二表面(例如，背侧表面)350以遮蔽输出晶体管312的输出栅极下方的电荷转移区以及存储节点308免受穿过半导体材料层330的第二表面(例如，背侧表面)350引导到光电二极管(在图3B中未示出)的入射光影响。如上文所论述，遮光结构316包含处于半导体材料层330的第二表面(例如，背侧表面)350上的平面部分，以及以穿过半导体材料层330的第二表面(例如，背侧表面)350朝向第一表面(例如，前侧表面)348的方式延伸到半导体材料层330中达第二距离的所述对深沟槽隔离(DTI)部分。在所描绘的实例中，遮光结构316的DTI部分延伸到半导体材料层330中达大约2μm。在所述实例中，在半导体材料层330与遮光结构316的在背侧表面350处的平面部分和DTI部分之间存在薄绝缘层334，例如薄二氧化硅(SiO2)层。
因而，应注意，在图3B中描绘的实例中，输出晶体管312的VTG部分314从第一表面(例如，前侧表面)348延伸到半导体材料层330中的距离与遮光结构316的DTI部分从背侧350延伸到半导体材料层330中的距离的总和小于半导体材料层330的厚度(例如，约3.5μm)。举例来说，在一个实例中，由于半导体材料层330的厚度大于输出晶体管312的VTG部分314与遮光结构316的DTI部分的长度的总和，因此，在半导体材料层330中，在输出晶体管312的VTG部分314的远端与遮光结构316的DTI部分的远端之间存在大约0.3-0.6μm的间隙。在一个实例中，输出晶体管312的VTG部分314延伸到半导体材料层330中的距离可不同于图3A的存储晶体管306的VTG部分310延伸到半导体材料层330中的距离。
图3C是说明根据本发明的教示的具有包含竖直转移栅极存储结构和背侧遮光结构的全局快门存储晶体管的像素单元的另一实例的一部分的横截面视图，所述背侧遮光结构包含深沟槽隔离对。应注意，图3C的存储晶体管是图3A的存储晶体管306和/或图2A-2B的存储晶体管206和/或图1的存储晶体管106的另一实例，且下文提及的类似地命名和编号的元件以类似于如上文所描述的方式经耦合和起作用。应了解，图3C中示出的横截面视图是沿着图2B的虚线A'-A穿过存储晶体管206的栅极和遮光结构216的横截面的另一实例。应进一步了解，图3C中示出的横截面视图与图3A中示出的的实例共享多个类似方面。
举例来说，如图3C中描绘的实例中所示，存储晶体管306包含安置成靠近半导体材料层330的第一表面(例如，前侧表面)348的存储栅极。在一个实例中，存储晶体管306的存储栅极用多晶硅形成，且半导体材料层330用硅衬底形成。在所述实例中，存储晶体管306的存储栅极包含一对竖直转移栅极(VTG)部分310。在所述实例中，所述对VTG部分310中的每一个也由多晶硅形成，并且穿过半导体材料层330的第一表面(例如，前侧表面)348延伸到半导体材料层330中达第一距离。在所述实例中，在半导体材料层330与存储晶体管306的平面栅极和存储栅极的VTG部分310之间存在薄绝缘层332，例如薄二氧化硅(SiO2)层。
如所描绘的实例中所示，存储节点308安置在半导体材料层330的第一表面348下方并且在存储栅极的所述对VTG部分310之间以响应于存储信号SG而存储从光电二极管转移的图像电荷。在一个实例中，存储节点308由半导体材料层330中的掺杂剂的N型梯度植入体形成。在所述实例中，存储节点308的梯度掺杂浓度以从存储节点308的最靠近半导体材料层330的第一表面(例如，前侧表面)348的部分朝存储节点308的最靠近与半导体材料层330的第一表面348相对的半导体材料层330的第二表面(例如，背侧表面)350的部分的方式减小。另外，应了解，存储节点308的最靠近半导体材料层330的第一表面348的部分在半导体材料层330的第一表面348下方大于零的深度处。换句话说，在所描绘的实例中，在半导体材料层330中，在第一表面348与存储节点308的最靠近第一表面348的所述部分之间存在间隙。
图3C中所说明的实例还说明遮光结构316A，其靠近半导体材料层330的第二表面(例如，背侧表面)350以遮蔽存储节点308免受穿过半导体材料层330的第二表面(例如，背侧表面)350引导到光电二极管的入射光影响。如实例中所示，遮光结构316A包含处于半导体材料层330的第二表面(例如，背侧表面)350上的平面部分，以及以穿过半导体材料层330的第二表面(例如，背侧表面)350朝向第一表面(例如，前侧表面)348的方式延伸到半导体材料层330中达第二距离的一对深沟槽隔离(DTI)部分。在所述实例中，在半导体材料层330与遮光结构316A的在半导体材料层330的第二表面(例如，背侧表面)350处的平面部分和DTI部分之间存在薄绝缘层334，例如薄二氧化硅(SiO2)层。在所述实例中，遮光结构316A平面部分以及DTI部分填充有挡光材料。在各种实例中，挡光材料可为金属，例如铝、钨，或其它合适的挡光材料。
如图3C中描绘的实例中所说明，存储晶体管306的VTG部分310从第一表面(例如，前侧表面)348延伸到半导体材料层330中的距离与遮光结构316A的DTI部分从第二表面(例如，背侧表面)350延伸到半导体材料层330中的距离的总和大于半导体材料层330的厚度。举例来说，在一个实例中，由于半导体材料层330的厚度小于存储晶体管306的VTG部分310与遮光结构316A的DTI部分的长度的长度的总和，因此，在半导体材料层330中，在存储晶体管306的VTG部分310的远端与遮光结构316A的DTI部分的远端之间存在大约零的重叠距离。因此，完全不存在任何光在不被存储晶体管306的平面和VTG部分310阻挡且不被遮光结构316A的平面和DTI部分阻挡的情况下穿过半导体材料层330到达存储节点308的任何直达“视线”路径。在所说明实例中，还应了解，存储晶体管306的VTG部分310与遮光结构316A的平面和DTI部分不接触彼此。举例来说，如所说明的实例中所示，在存储晶体管306的VTG部分310与遮光结构316A的平面和DTI部分之间存在半导体材料层330的大约0.3-0.6μm的横向间隙距离，其中存储晶体管306的VTG部分310的远端与遮光结构316A的DTI部分的远端重叠。在所描绘的实例中，存储晶体管306的VTG部分310之间的距离小于遮光结构316A的DTI部分之间的距离。因而，在半导体材料层330中，在存储晶体管306的VTG部分310的远端与遮光结构316A的DTI部分的远端之间存在横向重叠部分。
图4是说明根据本发明的教示的包含具有多个图像传感器像素单元的像素阵列的成像系统的一个实例的图式，所述像素单元具有包含竖直转移栅极存储结构的全局快门存储晶体管。如所描绘的实例中所示，成像系统400包含耦合到控制电路446和读出电路442的像素阵列436，所述读出电路442耦合到功能逻辑444。
在一个实例中，像素阵列436是图像传感器像素单元438(例如，像素P1、P2、P3、…Pn)的二维(2D)阵列。应注意，像素阵列436中的像素单元438可为图1的像素单元138、图2A-2B的像素单元238A、238B、238C和238D和/或包含图3A-3C的存储晶体管306和/或重叠晶体管312的像素单元的实例，且下文提及的类似地命名和编号的元件以类似于如上文所描述的方式经耦合和起作用。如所说明，每一像素单元438布置成行(例如，行R1到Ry)和列(例如，列C1到Cx)以获取个人、场所、对象等的图像数据，所述图像数据接着可用以显现个人、场所、对象等的2D图像。
在一个实例中，在每一像素单元438获取其图像数据或图像电荷之后，读出电路443通过位线440读出图像数据并且接着将所述图像数据传送到功能逻辑444。在各种实例中，读出电路442可包含放大电路、模/数(ADC)转换电路或其它。功能逻辑444可包含用于存储图像数据或甚至通过应用后期图像效果(例如，裁切、旋转、消除红眼、调整亮度、调整对比度或以其它方式)操控图像数据的逻辑和存储器。在一个实例中，读出电路442可沿读出列线一次读出一行图像数据(所说明)，或可使用多种其它技术(未说明)来读出图像数据，所述技术例如串行读出或同时完全并行读出所有像素。
在一个实例中，控制电路446耦合到像素阵列436并且可包含用于控制像素阵列436的操作特性的逻辑和存储器。在一个实例中，控制电路446经耦合以产生上文所论述的全局快门和控制信号以用于控制针对每一像素单元438的图像获取。在一个实例中，根据本发明的教示，在单个获取窗期间，全局快门和控制信号同时启用像素阵列436内的所有像素单元438以将图像电荷从每一光电二极管全局性地转移到包含竖直转移栅极存储结构的相应全局快门存储晶体管。
本发明的所说明实例的以上描述，包含摘要中描述的内容，并不希望是穷尽性的或受限于所公开的精确形式。虽然本文出于说明性目的描述了本发明的具体实施例和实例，但在不脱离本发明的较宽精神和范围的情况下，各种等效修改是可能的。实际上，应了解，为了阐释目的而提供特定实例电压、电流、频率、功率范围值、时间等，且根据本发明的教示也可在其它实施例和实例中采用其它值。
可鉴于以上详细描述对本发明的实例作出这些修改。在所附权利要求书中使用的术语不应解释为将本发明限制于说明书和权利要求书中所公开的具体实施例。实际上，范围将完全通过所附权利要求书确定，所附权利要求书根据权利要求书解译的已确立的原则进行解释。本说明书和图相应地应被视为说明性的而非限定性的。

Claims (31)

1.一种像素单元，其包括：
光电二极管，其安置于半导体材料层中以累积响应于入射光而在所述光电二极管中光生的图像电荷；和
存储晶体管，其耦合到所述光电二极管以存储所述光电二极管中光生的所述图像电荷，其中所述存储晶体管包括：
存储栅极，其安置成靠近所述半导体材料层的第一表面，其中所述存储栅极包含一对竖直转移栅极部分，其中所述存储栅极的所述一对竖直转移栅极部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达第一距离；和
存储节点，其安置于所述半导体材料层的所述第一表面下方和所述存储栅极的所述一对竖直转移栅极部分之间以响应于存储信号而存储从所述光电二极管转移的所述图像电荷。
2.根据权利要求1所述的像素单元，其另外包括耦合于所述存储晶体管与安置于所述半导体材料层中的浮动扩散部之间的输出晶体管，其中所述输出晶体管经耦合以响应于输出信号而将存储于所述存储节点中的所述图像电荷转移到所述浮动扩散部，其中所述输出晶体管包括安置成靠近所述半导体材料层的所述第一表面的输出栅极，其中所述输出栅极包含一对竖直转移栅极部分，其中所述输出栅极的所述一对竖直转移栅极部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达所述第一距离。
3.根据权利要求2所述的像素单元，其另外包括遮光结构，所述遮光结构靠近所述半导体材料层的第二表面以遮蔽所述存储节点免受所述入射光影响，其中所述半导体材料层的所述第二表面与所述半导体材料层的所述第一表面相对。
4.根据权利要求3所述的像素单元，其中所述遮光结构包括一对深沟槽隔离部分，其中所述一对深沟槽隔离部分中的每一个以穿过所述半导体材料层的所述第二表面朝向所述第一表面的方式延伸到所述半导体材料层中达第二距离。
5.根据权利要求4所述的像素单元，其中所述遮光结构由挡光材料组成，其中所述一对深沟槽隔离部分中的每一个填充有所述挡光材料。
6.根据权利要求5所述的像素单元，其中所述挡光材料包括铝Al。
7.根据权利要求4所述的像素单元，其中所述半导体材料层的所述第一表面是前侧表面，且其中所述半导体材料层的所述第二表面是背侧表面。
8.根据权利要求4所述的像素单元，其中所述半导体材料层具有一厚度，其中所述第一距离和所述第二距离的总和小于所述半导体材料层的所述厚度。
9.根据权利要求4所述的像素单元，其中所述半导体材料层具有厚度，其中所述第一距离和所述第二距离的总和大于所述半导体材料层的所述厚度。
10.根据权利要求3所述的像素单元，其中所述入射光穿过所述半导体材料层的所述第二表面引导到所述光电二极管中。
11.根据权利要求1所述的像素单元，其中所述半导体材料层包括硅Si。
12.根据权利要求1所述的像素单元，其中所述存储节点包括所述半导体材料层中的掺杂剂的N型梯度植入体。
13.根据权利要求12所述的像素单元，其中所述存储节点的掺杂浓度以从所述存储节点的最靠近所述半导体材料层的所述第一表面的部分朝所述存储节点的最靠近与所述半导体材料层的所述第一表面相对的所述半导体材料层的第二表面的部分的方式减小。
14.根据权利要求13所述的像素单元，其中所述存储节点的最靠近所述半导体材料层的所述第一表面的所述部分在所述半导体材料层的所述第一表面下方大于零的深度处。
15.根据权利要求1所述的像素单元，其中所述存储栅极包括多晶硅。
16.一种成像系统，其包括：
像素单元的像素阵列，其中所述像素单元中的每一个包含：
光电二极管，其安置于半导体材料层中以累积响应于入射光而在所述光电二极管中光生的图像电荷；和
存储晶体管，其耦合到所述光电二极管以存储所述光电二极管中光生的所述图像电荷，其中所述存储晶体管包括：
存储栅极，其安置成靠近所述半导体材料层的第一表面，其中所述存储栅极包含一对竖直转移栅极部分，其中所述存储栅极的所述一对竖直转移栅极部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达第一距离；和
存储节点，其安置于所述半导体材料层的所述第一表面下方和所述存储栅极的所述一对竖直转移栅极部分之间以响应于存储信号而存储从所述光电二极管转移的所述图像电荷；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；和
读出电路，其耦合到控制像素阵列以从多个像素单元读出图像数据。
17.根据权利要求16所述的成像系统，其另外包括功能逻辑，所述功能逻辑耦合到所述读出电路以存储来自所述多个像素单元中的每一个的所述图像数据。
18.根据权利要求16所述的成像系统，其中所述多个像素单元中的每一个另外包括耦合于所述存储晶体管与安置于所述半导体材料层中的浮动扩散部之间的输出晶体管，其中所述输出晶体管经耦合以响应于输出信号而将存储于所述存储节点中的所述图像电荷转移到所述浮动扩散部，其中所述输出晶体管包括安置成靠近所述半导体材料层的所述第一表面的输出栅极，其中所述输出栅极包含一对竖直转移栅极部分，其中所述输出栅极的所述一对竖直转移栅极部分中的每一个穿过所述半导体材料层的所述第一表面延伸到所述半导体材料层中达所述第一距离。
19.根据权利要求18所述的成像系统，其中所述多个像素单元中的每一个另外包括遮光结构，所述遮光结构靠近所述半导体材料层的第二表面以遮蔽所述存储节点免受所述入射光影响，其中所述半导体材料层的所述第二表面与所述半导体材料层的所述第一表面相对。
20.根据权利要求19所述的成像系统，其中所述遮光结构包括一对深沟槽隔离部分，其中所述一对深沟槽隔离部分中的每一个以穿过所述半导体材料层的所述第二表面朝向所述第一表面的方式延伸到所述半导体材料层中达第二距离。
21.根据权利要求20所述的成像系统，其中所述遮光结构由挡光材料组成，其中所述一对深沟槽隔离部分中的每一个填充有所述挡光材料。
22.根据权利要求20所述的成像系统，其中所述半导体材料层的所述第一表面是前侧表面，且其中所述半导体材料层的所述第二表面是背侧表面。
23.根据权利要求20所述的成像系统，其中所述半导体材料层具有一厚度，其中所述第一距离和所述第二距离的总和小于所述半导体材料层的所述厚度。
24.根据权利要求20所述的成像系统，其中所述半导体材料层具有厚度，其中所述第一距离和所述第二距离的总和大于所述半导体材料层的所述厚度。
25.根据权利要求19所述的成像系统，其中所述入射光穿过所述半导体材料层的所述第二表面引导到所述光电二极管中。
26.根据权利要求18所述的成像系统，其中所述存储晶体管和所述输出晶体管包含在所述像素单元中的每一个的像素电路中，其中所述像素单元中的每一个的所述像素电路另外包括：
抗晕光晶体管，其耦合到所述光电二极管；
源极跟随器晶体管，其耦合到所述浮动扩散部；
选择晶体管，其耦合到所述源极跟随器晶体管；和
复位晶体管，其耦合到所述浮动扩散部。
27.根据权利要求26所述的成像系统，其中所述像素单元的像素阵列布置成多个行和多个列，其中所述像素电路安置于所述半导体材料层中被仅所述像素单元的所述光电二极管、被同一行和下一列的像素单元的光电二极管、被下一行和下一列的像素单元的光电二极管以及被同一列和下一行的像素单元的光电二极管横向环绕的中心区域中。
28.根据权利要求27所述的成像系统，其中所述像素单元中的每一个的所述光电二极管与所述像素电路的对准以相对于所述像素阵列的所述多个行和所述多个列的布置的45度角布置。
29.根据权利要求16所述的成像系统，其中所述存储节点包括所述半导体材料层中的掺杂剂的N型梯度植入体。
30.根据权利要求29所述的成像系统，其中所述存储节点的掺杂浓度以从所述存储节点的最靠近所述半导体材料层的所述第一表面的部分朝所述存储节点的最靠近与所述半导体材料层的所述第一表面相对的所述半导体材料层的第二表面的部分而减小。
31.根据权利要求30所述的成像系统，其中所述存储节点的最靠近所述半导体材料层的所述第一表面的所述部分在所述半导体材料层的所述第一表面下方大于零的深度处。
CN202010442382.9A 2019-05-24 2020-05-22 用于图像传感器中的全局快门的竖直转移栅极存储装置 Active CN111987114B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/422,646 US10741593B1 (en) 2019-05-24 2019-05-24 Vertical transfer gate storage for a global shutter in an image sensor
US16/422,646 2019-05-24

Publications (2)

Publication Number Publication Date
CN111987114A CN111987114A (zh) 2020-11-24
CN111987114B true CN111987114B (zh) 2021-08-10

Family

ID=71994197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010442382.9A Active CN111987114B (zh) 2019-05-24 2020-05-22 用于图像传感器中的全局快门的竖直转移栅极存储装置

Country Status (3)

Country Link
US (1) US10741593B1 (zh)
CN (1) CN111987114B (zh)
TW (1) TWI797451B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959468B (zh) * 2011-12-19 2016-09-21 索尼公司 固态成像装置、制造固态成像装置的方法和电子设备
US11521997B2 (en) * 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
CN111933651B (zh) * 2020-08-13 2024-01-30 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法
US11417701B2 (en) * 2020-08-17 2022-08-16 Omnivision Technologies, Inc. Image sensor with vertical transfer gate and square reset and source follower layout
FR3113983A1 (fr) * 2020-09-04 2022-03-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d’images
JP2022085593A (ja) * 2020-11-27 2022-06-08 シャープセミコンダクターイノベーション株式会社 固体撮像装置
KR20220086945A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 이미지 센서의 픽셀 그룹 및 픽셀 어레이

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791512B2 (en) * 2010-12-23 2014-07-29 Stmicroelectronics (Crolles 2) Sas Matrix imaging device having photosites with global shutter charge transfer
CN104183610A (zh) * 2013-05-24 2014-12-03 全视科技有限公司 具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法
CN105047678A (zh) * 2014-04-17 2015-11-11 全视科技有限公司 具有拥有梯度轮廓的存储栅极植入物的图像传感器像素
CN208675385U (zh) * 2017-07-10 2019-03-29 半导体组件工业公司 包括成像像素的阵列的图像传感器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126667A (ja) * 1985-11-27 1987-06-08 Mitsubishi Electric Corp 固体撮像素子
US5040071A (en) * 1990-03-21 1991-08-13 Eastman Kodak Company Image sensor having multiple horizontal shift registers
US5410349A (en) * 1990-07-06 1995-04-25 Fuji Photo Film Co., Ltd. Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out
JPH11168199A (ja) * 1997-12-02 1999-06-22 Nippon Steel Corp 半導体記憶装置及びその製造方法
JP4218894B2 (ja) * 2004-07-08 2009-02-04 シャープ株式会社 固体撮像装置およびその製造方法
KR101177282B1 (ko) * 2006-03-24 2012-08-24 삼성전자주식회사 반도체 메모리 소자의 제조 방법
US8184191B2 (en) 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
US8247854B2 (en) * 2009-10-08 2012-08-21 Electronics And Telecommunications Research Institute CMOS image sensor
US8658956B2 (en) * 2009-10-20 2014-02-25 Omnivision Technologies, Inc. Trench transfer gate for increased pixel fill factor
FR3002691B1 (fr) * 2013-02-28 2016-10-28 E2V Semiconductors Capteur d'image avec grille d'anti-eblouissement
JP2015095468A (ja) 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
KR20160021473A (ko) 2014-08-18 2016-02-26 삼성전자주식회사 글로벌 셔터 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102286111B1 (ko) * 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
FR3043495A1 (fr) * 2015-11-09 2017-05-12 St Microelectronics Crolles 2 Sas Capteur d'images a obturation globale
DE112017002137T5 (de) * 2016-04-22 2019-01-03 Sony Corporation Festkörper-bildgebungselement, treiberverfahren und elektronische vorrichtung
US9843754B1 (en) 2016-06-14 2017-12-12 Omnivision Technologies, Inc. Global shutter pixel with hybrid transfer storage gate-storage diode storage node
EP3336883B1 (en) * 2016-12-13 2023-10-18 STMicroelectronics (Research & Development) Limited A charge storage cell and method of manufacturing a charge storage cell
KR102560758B1 (ko) * 2017-01-03 2023-07-28 삼성전자주식회사 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791512B2 (en) * 2010-12-23 2014-07-29 Stmicroelectronics (Crolles 2) Sas Matrix imaging device having photosites with global shutter charge transfer
CN104183610A (zh) * 2013-05-24 2014-12-03 全视科技有限公司 具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法
CN105047678A (zh) * 2014-04-17 2015-11-11 全视科技有限公司 具有拥有梯度轮廓的存储栅极植入物的图像传感器像素
CN208675385U (zh) * 2017-07-10 2019-03-29 半导体组件工业公司 包括成像像素的阵列的图像传感器

Also Published As

Publication number Publication date
TWI797451B (zh) 2023-04-01
US10741593B1 (en) 2020-08-11
TW202101751A (zh) 2021-01-01
CN111987114A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
CN111987114B (zh) 用于图像传感器中的全局快门的竖直转移栅极存储装置
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US9041072B2 (en) Image sensor pixel cell with global shutter having narrow spacing between gates
US9236407B2 (en) Image sensor
KR20090023740A (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
TWI816151B (zh) Ｃｍｏｓ影像感測器中抑制浮動擴散接面洩漏之隔離結構及其製造方法
US20130056808A1 (en) Isolation Area Between Semiconductor Devices Having Additional Active Area
US20110074969A1 (en) Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
US20200091212A1 (en) Image sensor having p-type isolation structure
US11742368B2 (en) Image sensing device and method for forming the same
US11688749B2 (en) Image sensing device
CN113921550B (zh) 用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构
US11616088B2 (en) Transistors having increased effective channel width
JP2001308304A (ja) 固体撮像素子の製造方法
US10734420B2 (en) Image sensor having an N-type photodiode and a P-type photodiode
US11152404B2 (en) Tunnel contact for a pixel cell in an imaging system
CN114078895B (zh) 具有穿硅鳍片转移门的图像传感器
CN114078896B (zh) 具有穿硅鳍片转移门的图像传感器
CN113889492A (zh) 具有抬高式浮动扩散部的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant