CN103959468B - 固态成像装置、制造固态成像装置的方法和电子设备 - Google Patents

固态成像装置、制造固态成像装置的方法和电子设备 Download PDF

Info

Publication number
CN103959468B
CN103959468B CN201280059556.7A CN201280059556A CN103959468B CN 103959468 B CN103959468 B CN 103959468B CN 201280059556 A CN201280059556 A CN 201280059556A CN 103959468 B CN103959468 B CN 103959468B
Authority
CN
China
Prior art keywords
photoelectric conversion
semiconductor layer
image pickup
solid state
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280059556.7A
Other languages
English (en)
Other versions
CN103959468A (zh
Inventor
安茂博章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103959468A publication Critical patent/CN103959468A/zh
Application granted granted Critical
Publication of CN103959468B publication Critical patent/CN103959468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技术涉及一种固态成像装置、固态成像装置制造方法和电子设备，能够提供可以防止由于放大晶体管的小型化而产生RTS噪声并因此可以实现小型化和高集成化的固态成像装置。固态成像装置(1‑1)包括：作为光电转换部的光电二极管(PD)；从所述光电二极管(PD)读出电荷的传输栅极(TG)；通过所述传输栅极(TG)的操作读出所述光电二极管(PD)的电荷的浮动扩散部(FD)；和与所述浮动扩散部(FD)连接的放大晶体管(Tr3)。更具体地，所述放大晶体管(Tr3)是全耗尽型的。这种放大晶体管包括在垂直于例如通过处理半导体层(11)的表面层形成的凸条(33)的方向上延伸的放大器栅极(AG)(栅电极)。

Description

固态成像装置、制造固态成像装置的方法和电子设备
技术领域
本技术涉及一种固态成像装置、固态成像装置的制造方法和电子设备，更具体地，涉及一种在像素驱动电路中具有放大晶体管的固态成像装置、制造该固态成像装置的方法和使用该固态成像装置的电子设备。
背景技术
在固态成像装置中，存在CMOS传感器。在具有针对各像素的像素驱动电路的CMOS传感器中，由各像素的光电转换部转换的电荷通过包含在像素驱动电路中的放大晶体管(源极跟随器)进行放大，并且放大的电荷通过切换操作被输出到垂直信号线(参见下面的非专利文献1)。
引用文献列表
非专利文献
非专利文献1：International Image Sensor Workshop2007(June7-10，Ogunquit，Maine，USA)，“Modeling of the Temporal Pixel to Pixel Noise of CMOSImage Sensors”，pp.219-222，
[检索日：2011年12月15日]，互联网地址(URL：http：//www.imagesensors.org/Past％20Workshops/2007％20Workshop/2007％20Papers/056％20Leyris％20et％20al.pdf)
发明内容
发明所要解决的问题
近年来，固态成像装置已经变得小型化和高集成化，因此，对构成像素驱动电路的元件的小型化已经取得进展。然而，在CMOS传感器中，如非专利文献1中描述的，由于放大晶体管(源极跟随器)的小型化而产生了RTS(随机电报信号)噪声，并且噪声形成使显示特性劣化的闪烁点。
鉴于上述情况，本发明的技术目的是提供一种固态成像装置，其可以防止由于放大晶体管的小型化而产生RTS噪声，并因此能够实现小型化和高集成化。本技术的目的还在于提供一种制造这种固态成像装置的方法和使用这种固态成像装置的电子设备。
解决问题的方案
为了实现上述目的，根据本技术的固态成像装置包括：光电转换部；从所述光电转换部读出电荷的传输栅极；浮动扩散部，通过所述传输栅极的操作从其读出所述光电转换部的电荷；和与所述浮动扩散部连接的全耗尽型的放大晶体管。更具体地，所述放大晶体管是全耗尽型的。所述放大晶体管包括在垂直于例如通过处理半导体层的表面层形成的凸条的方向上延伸的栅电极。
根据本技术的固态成像装置制造方法包括：通过处理半导体层的表面层形成凸条；在所述半导体层内形成光电转换部；和在所述半导体层的表面层中形成靠近所述光电转换部的浮动扩散部。所述制造方法还包括：在所述半导体层的表面上，形成在所述光电转换部和所述浮动扩散部之间的传输栅极，和形成与所述浮动扩散部连接并在垂直于所述凸条的方向上延伸的栅电极配线。
本技术还提供一种包括上述固态成像装置的电子设备。
在具有上述结构的固态成像装置中，连接到浮动扩散部的作为晶体管操作的放大晶体管具有全耗尽型的结构，在信道部中不含有任何杂质。因此，由于在放大晶体管中信道杂质的波动引起的RTS(随机电报信号)的噪声被防止，并且放大晶体管微细化。
发明效果
如上所述，根据本技术，使用可以防止RTS噪声发生全耗尽型的放大晶体管。因此，可以实现放大晶体管的进一步微细化，并且可以在固态成像装置中实现小型化和高集成化。此外，在使用这种固态成像装置的电子设备中，可以实现小型化。
附图说明
图1是本技术适用的固态成像装置的结构的例子的示意图。
图2是本技术适用的固态成像装置的像素驱动电路的结构的例子的示意图。
图3是根据第一实施方案的固态成像装置的结构的主要部分的示意性平面图。
图4是根据第一实施方案的固态成像装置的结构的主要部分的断面图。
图5是示出制造根据第一实施方案的固态成像装置的步骤图(第一部分)。
图6是示出制造根据第一实施方案的固态成像装置的步骤图(第二部分)。
图7是示出制造根据第一实施方案的固态成像装置的步骤图(第三部分)。
图8是根据本公开第二实施方案的固态成像装置的结构的主要部分的示意性平面图。
图9是根据第二实施方案的固态成像装置的结构的主要部分的断面图。
图10是示出制造根据第二实施方案的固态成像装置的步骤图(第一部分)。
图11是示出制造根据第二实施方案的固态成像装置的步骤图(第二部分)。
图12是示出制造根据第二实施方案的固态成像装置的步骤图(第三部分)。
图13是根据第三实施方案的电子设备的结构的例子的示意图。
具体实施方式
下面，参照附图按以下顺序说明本技术的实施方案。
1.根据实施方案的固态成像装置的结构的例子的概略
2.第一实施方案(包括全耗尽型放大晶体管和侧壁传输栅极的例子)
3.第二实施方案(包括全耗尽型放大晶体管和具有层叠结构的光电转换部的例子)
4.第三实施方案(使用固态成像装置的电子设备的例子)
在各实施方案中，相同的部件由相同的附图标记表示，并且省略了重复说明。
<<1.根据实施方案的固态成像装置的结构的例子的概略>>
图1示意性地示出使用MOS型的固态成像装置作为根据本技术的固态成像装置的例子的固态成像装置的结构。
在该图中示出的固态成像装置1具有像素区域4，其中包括光电转换部的像素3二维地排列在支撑基板2的表面上。排列在像素区域4中的各像素3具有由光电转换部、浮动扩散部、读出栅极和其他晶体管(所谓的MOS晶体管)形成的像素电路，后面将进行说明。在某些情况下，两个以上的像素3共享像素电路的一部分。
在包围像素区域4的区域中，设置有周边电路，例如垂直驱动电路5、列信号处理电路6、水平驱动电路7和系统控制电路8。
垂直驱动电路5例如由移位寄存器形成，选择像素驱动线9，将驱动像素3的脉冲供给到所选择的像素驱动线9，并且逐行驱动在像素区域4中排列的像素3。即，垂直驱动电路5在垂直方向上逐行顺次选择性地扫描排列在像素区域4中的各像素。然后，通过在垂直于像素驱动线9的方向上排列的垂直信号线10，垂直驱动电路5将基于根据由各像素3接收到的光量产生的信号电荷的像素信号供给到列信号处理电路6。
列信号处理电路6例如针对像素的各列设置，并且逐列对从一行的像素3个输出的信号进行信号处理，诸如噪声除去。具体地，列信号处理电路6进行诸如用于除去像素固有的固定模式噪声的相关双采样(CDS)、信号放大和模数(AD)转换等信号处理。
水平驱动电路7例如由移位寄存器形成，顺次输出水平扫描脉冲，以顺次选择各个列信号处理电路6，并且使相应的列信号处理电路6输出像素信号。
系统控制电路8接收输入时钟和指示操作模式的数据，并且输出诸如关于固态成像装置1的内部信息等的数据。具体地，基于垂直同步信号、水平同步信号和主时钟，系统控制电路8产生设定垂直驱动电路5、列信号处理电路6和水平驱动电路7等的操作标准的时钟信号和控制信号。然后，这些信号被输入到垂直驱动电路5、列信号处理电路6和水平驱动电路7等。
上述周边电路5～8和在像素区域4中设置的像素电路构成用于驱动各像素的驱动电路。周边电路5～8可以位于层叠在像素区域4上的位置。
图2是在各像素3中设置的像素电路的等效电路图。在本例子中的像素3包括形成光电转换部的光电二极管PD以及4个像素晶体管。4个像素晶体管由传输晶体管Tr1、复位晶体管Tr2、放大晶体管Tr3和选择晶体管Tr4形成。这里，传输晶体管Tr1～Tr4例如是n信道型的MOS晶体管。
光电二极管PD连接到传输晶体管Tr1。传输晶体管Tr1经由浮动扩散部FD连接到复位晶体管Tr2。当传输脉冲ΦTrG被施加到传输晶体管Tr1的栅极(传输栅极)时，由光电二极管PD进行光电转换并在其中累积的信号电荷(在这种情况下为电子)被传输到浮动扩散部FD。传输脉冲ΦTrG经由像素驱动线9中的一个供给。
浮动扩散部FD连接到放大晶体管Tr3的栅极。放大晶体管Tr3的漏极和复位晶体管Tr2的漏极连接到电源VDD。这里，复位晶体管Tr2的源极(或传输晶体管Tr1的漏极)用作浮动扩散部FD。在信号电荷从光电二极管PD传输到浮动扩散部FD之前，复位脉冲ΦRST被施加到复位栅极，以复位浮动扩散部FD的电位。复位脉冲ΦRST经由像素驱动线9中的一个供给。
放大晶体管Tr3的源极连接到选择晶体管Tr4的漏极，选择晶体管的源极连接到垂直信号线10。选择脉冲ΦSEL被施加到选择晶体管Tr4的栅极，从而选择晶体管Tr4被置于ON状态，并且像素3被选择。选择脉冲ΦSEL经由像素驱动线9中的一个供给。放大晶体管Tr3经由选择晶体管Tr4输出作为复位电平的由复位晶体管Tr2复位的浮动扩散部FD的电位到垂直信号线10。在信号电荷由传输晶体管Tr1传输后，放大晶体管Tr3经由选择晶体管Tr4输出作为信号电平的浮动扩散部FD的电位到垂直信号线10。可选择地，选择晶体管Tr4可以连接在电源VDD和放大晶体管Tr3的漏极之间。在这种情况下，放大晶体管Tr3的源极连接到垂直信号线10。
<<2.第一实施方案>>
<固态成像装置的结构>
(包括全耗尽型放大晶体管和侧壁传输栅极的例子)
图3是根据第一实施方案的固态成像装置1-1的结构的主要部分的示意性平面图。图4示出沿着图3中限定的A-A截面线和B-B截面线的截面图。图3和图4示出相当于图2所示的从光电二极管PD到浮动扩散部FD的部分和放大晶体管Tr3的一部分的部分。参照这些附图，对根据第一实施方案的固态成像装置1-1的结构进行说明。
如图3和图4所示，根据第一实施方案的固态成像装置1-1具有在半导体层11内部形成光电转换部的光电二极管PD。包括传输栅极TG和放大晶体管Tr3的放大器栅极AG的栅电极经由栅极绝缘膜13设置在半导体层11的一个主面(表面)上。其中通过层间绝缘膜17绝缘的配线19层叠而形成多层膜的配线层设置在栅电极的上层上。
半导体层11的另一个主面用作光电二极管PD的光接收面A，诸如滤光片(未示出)和片上透镜23等光学层经由保护绝缘膜21设置在光接收面A上。采用这种结构，固态成像装置1-1是在配线层的相反侧的主面中具有光接收面A的背面照射型的。
下面，将按以下顺序详细地说明各构成要素：半导体层11、形成光电转换部的光电二极管PD、浮动扩散部FD、传输栅极TG和放大晶体管Tr3。
[半导体层11]
在半导体层11例如由单晶硅的本征半导体形成，光接收面A的整个表面被通过将p型杂质引入到半导体层11中形成的界面区域25覆盖。在半导体层11的光接收面A的相对侧的表面上，形成与各光电二极管PD相邻的凹部31。在半导体层11的表面上，各凸条33在放大晶体管Tr3的形成区域中平行配置。在本例子中，3个凸条33平行配置。
各凸条33通过除去半导体层11中各凸条33周围的部分而形成。凸条33的高度h与凹部31的深度d相同，并且由凸条33形成的台阶高度可以等于由凹部31形成的台阶高度。各凸条33在垂直于其延伸方向的方向上具有预定宽度w1。
在其中两个以上的光电二极管PD共享包括浮动扩散部FD和放大晶体管Tr3的一个像素驱动电路的情况下，一个凹部31邻近于两个以上的光电二极管PD形成。
[光电二极管(光电转换部)PD]
形成光电转换部的光电二极管PD由在作为半导体层11内的n型杂质区域的电荷累积区域35和与电荷累积区域35接触的p型杂质区域之间的pn结形成。在本例子中，n型电荷累积区域35设置在位于半导体层11的光接收面A侧的p型界面区域25和p型界面区域25相对侧的形成在半导体层11的表面层上的p型界面区域37之间。这些区域之间的pn结形成光电二极管PD。
光电二极管PD设置成使得电荷累积区域35经由半导体层11的凹部31的侧壁露出。电荷累积区域35也优选经由凹部31的底部露出。因此，电荷累积区域35的比凹部31的底部更靠近光接收面A的部分也可以容易地受到来自传输栅极TG的电荷的影响。
[浮动扩散部FD]
浮动扩散部FD是通过传输栅极TG的操作从其读出在光电二极管PD的电荷累积区域35中累积的电荷的部分。这样的浮动扩散部FD被经由凹部31的底部露出的p型阱区域39所包围，并且面对凹部31的底部。p型阱区域39与形成光电二极管PD的n型电荷累积区域35接触。因此，p型阱区域39位于浮动扩散部FD和n型电荷累积区域35之间。p型阱区域39被设计成到达形成在半导体层11的光接收面A侧的p型界面区域25。
[传输栅极TG]
传输栅极TG是用于读出在光电二极管PD的电荷累积区域35中累积的电荷到浮动扩散部FD的栅电极。这样的传输栅极TG被设计成沿着光电二极管PD的电荷累积区域35经由栅极绝缘膜13露出的凹部31的侧壁延伸，并且被形成为“侧壁传输栅极”。更具体地，传输栅极TG被设计成从半导体层11的表面延伸到凹部31的侧壁，并且进一步从凹部31的侧壁延伸到凹部31的底部。在凹部31的底部，传输栅极TG设置在阱区域39上，并且浮动扩散部FD通过传输栅极TG露出。这样的传输栅极TG例如由多晶硅制成。
[放大晶体管Tr3]
放大晶体管Tr3是连接到浮动扩散部FD的晶体管，并且特征在于，在本例子中形成为全耗尽型的晶体管。这样的放大晶体管Tr3具有由平行排列的凸条33形成的信道。放大晶体管Tr3还包括在垂直于这些凸条33的方向上延伸的栅电极(或放大器栅极AG)。在放大晶体管Tr3中，由n型杂质区域形成的源极43s和漏极43d进一步设置在凸条33的延伸方向上的放大器栅极AG的两侧。
这里，构成信道的各凸条33被设计成通过调整在垂直于延伸方向的方向上的宽度w1和凸条33的部分的杂质浓度以充当全耗尽型的晶体管。各凸条33的宽度w1例如为数十纳米的数量级。p型阱区域41形成在半导体层11的位于凸条33下方的部分中。凸条33的杂质密度使得放大晶体管Tr3可以充当全耗尽型晶体管，低密度的沟道杂质也可以被包含作为杂质。有鉴于此，只要放大晶体管Tr3可以充当全耗尽型晶体管，则凸条33可以由所谓的“本征半导体”部分形成，并且构成本征信道。
在这样的放大晶体管Tr3中，其中放大器栅极AG在垂直于凸条33的延伸方向的方向沿着凸条33配置的部分的长度是信道宽度W。也就是说，信道宽度W被计算为W＝[(2×h+w1)×3]，其中h表示各凸条33的高度，w1表示宽度，凸条33的数目为3。
在图中所示的例子中，凸条33形成在阱区域41上。然而，阱区域41可以在凸条33的下部中存在于凸条33的内部，从而确保放大晶体管Tr3的元件分离。在这种情况下，凸条33的减去阱区域41的部分用作信道。因此，与信道宽度W有关的凸条33的高度h通过存在于凸条33中的阱区域41的高度变小。
如果漏电流是可忽略的，那么在阱区域41和凸条33之间可以形成间隔，从而增大放大晶体管Tr3的信道宽度W。在这种情况下，每两个凸条33之间的宽度w2和在凸条33任一端的放大器栅极AG的延伸宽度被加到信道宽度W中。
在放大晶体管Tr3中，放大器栅极AG在凸条33的延伸方向上的宽度L是信道长度L。
上述的放大晶体管Tr3具有经由经由配线19和图中未示出的连接孔连接到浮动扩散部FD的放大器栅极AG。
<根据第一实施方案的固态成像装置的效果>
在上述的固态成像装置1-1中，即使信道部中的杂质密度低时也充当晶体管的全耗尽型结构用作放大晶体管Tr3。采用这种结构，由于信道杂质的随机掺杂剂波动(RDF)引起的RTS噪声的发生在微细化的放大晶体管Tr3中尤其可以被防止。因此，放大晶体管Tr3可以进一步微细化，并且其中配置放大晶体管Tr3的成像区域可以更小。结果，在使用放大晶体管Tr3的固态成像装置1-1中可以实现小型化和高集成化。
此外，在根据第一实施方案的固态成像装置1-1中，放大晶体管Tr3被设计为其中放大器栅极AG在垂直于形成在半导体层11中的凸条33的方向上延伸配置的翅片结构。在这种情况下，凸条33作为放大晶体管Tr3中的信道部。如上所述，在放大晶体管Tr3中的信道宽度W是在垂直于凸条33的方向上在经由栅极绝缘膜13的凸条33和放大器栅极AG之间的结长度。因此，信道宽度W可以相对于放大晶体管Tr3的占有面积增大。随着其中放大器栅极AG垂直延伸的凸条33的数目越大，增大信道宽度W的效果越大。因此，相对于放大晶体管Tr3需要的信道宽度W的设定值，放大晶体管Tr3的占有面积可以更小。
此外，在全耗尽型的放大晶体管Tr3，随着放大器增益增加，转换效率提高。因此，放大晶体管Tr3可以相对于需要的转换效率而微细化。
通过上述特征，成像区域可以更小，并且在固态成像装置1-1中可以实现小型化和高集成化。
此外，在根据第一实施方案的固态成像装置1-1中，传输栅极TG沿着光电二极管PD的电荷累积区域35露出在凹部31的侧壁设置，使得从电荷累积区域35的更宽区域收集的电荷被传输到浮动扩散部FD。此外，浮动扩散部FD设置在凹部31的底部，从而在n型电荷累积区域35和浮动扩散部FD之间的电位梯度的形成变得容易。因此，可以确实防止从浮动扩散部FD到电荷累积区域35的电荷的逆流。此外，通过从倾斜方向的离子注入，杂质可以被引入到由多晶硅制成的传输栅极TG。因此，也可以防止传输栅极TG的耗尽。通过上述特征，从电荷累积区域35到浮动扩散部FD的电荷输送的效率可以提高。
<制造固态成像装置的方法>
下面参照图5～8中所示的断面步骤图，对具有上述结构的固态成像装置1-1的制造方法进行说明。
[图5的A]
首先，如图5的A所示，在支撑基板101上制备具有经由氧化膜103形成的半导体层11的SOI(绝缘体上硅)基板。氧化膜103例如由氧化硅制成，半导体层11由硅的本征半导体制成。半导体层11的面对氧化膜103的面是光接收面A。光接收面A的相对侧的面是表面。
[图5的B]
如图5的B所示，注入有p型杂质的界面区域25在半导体层11的光接收面A侧的界面层的整个表面上形成。在半导体层11的光接收面A的相对侧的表面层中，在包括光电二极管的形成区域a的位置，形成注入有p型杂质的界面区域37。此时，p型界面区域37未形成在放大晶体管的形成区域b中。
此外，在半导体层11中的光电二极管形成区域a中，注入有n型杂质的电荷累积区域35形成在p型界面区域25和p型界面区域37之间，以获得光电二极管PD。在半导体层11的光接收面A侧的深区域中，注入有p型杂质的阱区域39邻近电荷累积区域35和界面区域25形成。在同一步骤中，注入有p型杂质的阱区域41也在半导体层11中的放大晶体管的形成区域b中和在半导体层11的光接收面A侧的深区域中邻近界面区域25形成。
通过使用离子注入、然后退火以及需要时的外延生长，来形成注入有各种杂质的区域。然而，这些区域可以通过离子注入以任何顺序形成。此外，形成界面区域37、n型电荷累积区域35以及阱区域39和41的离子注入利用作为掩模的各自的抗蚀剂图案进行。
[图5的C]
如图5的C所示，凹部31和凸条33在同一步骤中在半导体层11的光接收面A的相对侧的表面层上形成。凹部31形成在使得n型电荷累积区域35通过其侧壁露出的位置，并且具有使得阱区域39通过底部露出的深度d。
在放大晶体管的形成区域b中，凸条33通过除去半导体层11中凸条33周围的本征半导体部分而形成为具有高度h(＝d)。在这种情况下，凸条33可以穿到阱区域41中。此外，可以在凸条33和阱区域41之间形成间隔，只要漏电流是可忽略的。然而，在凸条33和阱区域41之间形成间隔的情况下，阱区域39没有通过在与凸条33同一步骤中形成的凹部31的底部露出。因此，p型杂质选择性地注入到凹部31的底部，从而使阱区域39被形成为面对凹部31的底部。
使用抗蚀剂图案作为掩模，通过各向异性蚀刻形成上述的凹部31和凸条33。
[图6的A]
如图6的A所示，沿着光电二极管PD的电荷累积区域35露出的凹部31的侧壁形成传输栅极TG，并且在垂直于凸条33的方向上延伸的放大器栅极AG形成在放大晶体管的形成区域b中。在此过程中，首先通过热氧化在半导体层11的露出表面上形成栅极绝缘膜13，并且例如由多晶硅制成的栅极膜形成在栅极绝缘膜13上。然后，使用抗蚀剂图案作为掩模，通过各向异性蚀刻对栅极膜和栅极绝缘膜13进行图案化，以获得传输栅极TG和放大器栅极AG。
[图6的B]
如图6的B所示，然后，在邻近电荷累积区域35的阱区域39的表面层中，形成注入有n型杂质的浮动扩散部FD。在此过程中，使用抗蚀剂图案和传输栅极TG作为掩模，通过离子注入、然后退火，形成浮动扩散部FD。
此外，如图3所示，注入有n型杂质的源极43s和漏极43d在放大晶体管的形成区域b中形成在放大器栅极AG的侧面。在此过程中，使用抗蚀剂图案和放大器栅极AG作为掩模，通过离子注入、然后退火，形成源极43s和漏极43d。按这种方式，获得具有凸条33作为信道的全耗尽型的放大晶体管Tr3。
上述的浮动扩散部FD的形成以及源极43s和漏极43d的形成可以在同一步骤中进行。
[图7的A]
如图7的A所示，进行用于在半导体层11上形成层间绝缘膜17以覆盖传输栅极TG和放大器栅极AG并填充沟槽的步骤、用于在层间绝缘膜17中形成连接孔(未示出)的步骤以及用于在层间绝缘膜17上形成配线19的步骤。其后，这些步骤被顺次重复，并且最后进行用于形成层间绝缘膜17的步骤。按这种方式，在半导体层11的光接收面A的相对侧的表面上，形成其中通过层间绝缘膜17绝缘的配线19被叠置以形成多层的配线层。
如图7的B所示，从半导体层11的光接收面A侧除去支撑基板101和氧化膜103，以露出半导体层11的光接收面A。
[图4]
在上述步骤后，如图4所示，如果需要，保护绝缘膜21形成在半导体层11的光接收面A上，并且进一步形成片上透镜23。此外，如果需要，图中未示出的防反射膜、遮光膜和滤光层形成在保护绝缘膜21和片上透镜23之间。按这种方式，完成固态成像装置1-1。
<根据第一实施方案的制造方法的效果>
通过上述制造方法，用作放大晶体管Tr3的信道部的凸条33和配置传输栅极TG的凹部31在同一步骤中形成。此外，放大器栅极AG和传输栅极TG在同一步骤中形成。此外，浮动扩散部FD以及源极43s和漏极43d在同一步骤中形成。因此，根据第一实施方案的固态成像装置1-1能够以更简单的方式获得。
<<3.第二实施方案>>
(包括全耗尽型放大晶体管和具有层叠结构的光电转换部的例子)
图8是根据第二实施方案的固态成像装置1-2的结构的主要部分的示意性平面图。图9示出沿着图8中限定的A-A截面线和B-B截面线的截面图。图8和图9示出相当于从形成作为光电转换部的光电二极管PD到浮动扩散部FD的部分和放大晶体管Tr3的一部分的部分。
如图8和9所示，在根据第二实施方案的固态成像装置1-2中，在半导体层11的内部，作为光电转换部的露出的光电二极管PD1和埋入的光电二极管PD2堆叠设置。光电二极管PD1和PD2用作针对波长范围彼此不同的光的光电转换部。象第一实施方案中那样，包括传输栅极TG1和TG2以及放大晶体管Tr3的放大器栅极AG的栅电极经由栅极绝缘膜13设置在半导体层11的一个主面(表面)上。其中通过层间绝缘膜17绝缘的配线19层叠而形成多层膜的配线层设置在栅电极的上层上。
半导体层11的另一个主面用作光电二极管PD1和PD2的光接收面A。在光接收面A上，另一个光电转换部51设置成经由保护绝缘膜21在两个光电二极管PD1和PD2上叠置。光电转换部51用作波长范围不同于上述光电二极管PD1和PD2的光的光电转换部。
在光接收面A上，象第一实施方案中那样，如果需要，片上透镜23等被设置成覆盖光电转换部51。然而，在光电转换部51和片上透镜23之间不需要设置滤光片。采用这种结构，固态成像装置1-2是在配线层的相反侧的主面中具有光接收面A的背面照射型的。
下面，将按以下顺序详细地说明各构成要素：半导体层11、露出型的光电二极管PD1、埋入型的光电二极管PD2、光电转换部51和放大晶体管Tr3。
[半导体层11]
在半导体层11例如由n型单晶硅形成，光接收面A的整个表面被通过将p型杂质引入到半导体层11中形成的界面区域25覆盖。在半导体层11的光接收面A的相对侧的表面上，形成与露出型的光电二极管PD相邻的凹部31。在半导体层11的表面上，各凸条33在放大晶体管Tr3的形成区域中平行配置。这些凸条33与第一实施方案中的相同，具有等于凹部31的深度d的高度h和在垂直于延伸方向上的预定宽度w1。
[露出型的光电二极管(光电转换部)PD1]
形成光电转换部的露出型的光电二极管PD1是例如针对红色的波长范围内的光的光电转换部。光电二极管PD1由在作为形成在半导体层11内的n型杂质区域的电荷累积区域61和与电荷累积区域61接触的p型杂质区域之间的pn结形成。在本例子中，n型电荷累积区域61与形成在半导体层11的光接收面A的相对侧的表面层中的p型界面区域63和形成在凹部31的侧壁侧上的p型界面区域65接触。这些区域之间的pn结形成光电二极管PD1。
浮动扩散部FD1靠近光电二极管PD1形成。浮动扩散部FD1是通过传输栅极TG1的操作从其读出在光电二极管PD1的电荷累积区域61中累积的电荷的部分。这样的浮动扩散部FD1形成在半导体层11的表面层中，被邻近电荷累积区域61的p型阱区域67所包围。在这种情况下，p型阱区域67位于浮动扩散部FD1和n型电荷累积区域61之间。p型阱区域67被设计成到达形成在半导体层11的光接收面A侧的p型界面区域25。
用于读出在光电二极管PD1的电荷累积区域61中累积的电荷到浮动扩散部FD1的传输栅极TG1设置在光电二极管PD1和浮动扩散部FD1之间。这样的传输栅极TG1经由栅极绝缘膜13设置在电荷累积区域61和浮动扩散部FD1之间的阱区域67的部分上。
[埋入型的光电二极管(光电转换部)PD2]
形成光电转换部的埋入型的光电二极管PD2是例如针对蓝色的波长范围内的光的光电转换部。在这种光电二极管PD2中，在形成光电二极管PD1的n型电荷累积区域61上叠置的n型杂质区域用作半导体层11中的电荷累积区域71。在本例子中，n型电荷累积区域71经由由p型杂质区域形成的隔离区域73叠置在n型电荷累积区域61上。n型电荷累积区域71也与形成在半导体层11的光接收面A侧的p型界面区域25接触。这些区域之间的pn结形成光电二极管PD2.
这样的光电二极管PD2被设计成朝向半导体层11的凹部31的底面侧突出。在这种情况下，在凹部31的底面中，n型电荷累积区域71用p型隔离区域73覆盖。
浮动扩散部FD2靠近光电二极管PD2形成。浮动扩散部FD2是通过传输栅极TG2的操作从其读出在光电二极管PD2的电荷累积区域71中累积的电荷的部分。这样的浮动扩散部FD2由通过凹部31的底部露出的p型阱区域75所包围，并且面对凹部31的底部。p型阱区域75与形成光电二极管PD2的n型电荷累积区域71接触。因此，p型阱区域75位于浮动扩散部FD2和n型电荷累积区域71之间。p型阱区域75被设计成到达形成在半导体层11的光接收面A侧的p型界面区域25。
用于读出在光电二极管PD2的电荷累积区域71中累积的电荷到浮动扩散部FD2的传输栅极TG2设置在光电二极管PD2和浮动扩散部FD2之间。这样的传输栅极TG2经由栅极绝缘膜13设置在电荷累积区域71和浮动扩散部FD2之间的阱区域75的部分上。
[光电转换部51]
光电转换部51是例如针对绿色的波长范围内的光的光电转换部。在半导体层11的光接收面A上，光电转换部51设置成经由保护绝缘膜21在光电二极管PD1和PD2上叠置。光电转换部51包括通过图案化在保护绝缘膜21上形成的像素电极55、在像素电极55上形成的光电转换膜57以及在光电转换膜57上进一步形成的共用电极59，并且形成在其中光电转换膜57夹设在像素电极55和共用电极59之间的部分上。
在这些部件中，像素电极55由已经进行过图案化的透明导电膜形成，从而针对每个像素划分。
光电转换膜57由对目标波长的光进行光电转换的有机光电转换材料制成。对绿色波长的光进行光电转换的有机光电转换材料例如可以是含有若丹明染料、部花青染料或喹吖啶酮的有机光电转换材料。对红色波长的光进行光电转换的有机光电转换材料可以是含有酞菁染料的有机光电转换材料。对蓝色波长的光进行光电转换的有机光电转换材料例如可以是含有香豆素染料，三-8-羟基喹啉铝(Alq3)或部花菁染料的有机光电转换材料。由这种材料制成的光电转换膜57可以形成为在所有像素之间共享的层，或者可以形成为针对每个像素划分的图案。
共用电极59由透明导电膜形成，可以被设计为在所有像素之间共享的层，并且连接到固定电位。共用电极59可以形成为针对每个像素划分的图案。共用电极59也可以通过图中未示出的插头(plug)延伸到半导体层11的表面侧，并且经由设置在表面侧的配线19连接到固定电位。
在具有上述结构的光电转换部51中，各像素电极55通过图中未示出的插头延伸到半导体层11的光接收面A的相对的表面侧，并且与图8的平面图中示出的另一个n型电荷累积区域53接触。插头可以由杂质区域形成，并且在这种情况下，是与电荷累积区域53的类型相同的n型。
尽管仅在图8的示意性平面图中示出，但是位于电荷累积区域53附近的另一个浮动扩散部FD3形成在半导体层11的表面层中。浮动扩散部FD3是通过传输栅极TG3的操作从其读出从光电转换部51的下部电极提取并累积在电荷累积区域53中的电荷的部分。这样的浮动扩散部FD3形成在半导体层11的表面层中，由邻近电荷累积区域53的p型阱区域(未示出)所包围。在这种情况下，p型阱区域位于浮动扩散部FD3和n型电荷累积区域53之间。
用于读出累积在电荷累积区域53中的电荷到浮动扩散部FD3的传输栅极TG3设置在电荷累积区域53和浮动扩散部FD3之间。这样的传输栅极TG3经由栅极绝缘膜设置在位于电荷累积区域53和浮动扩散部FD3之间的阱区域的部分。可选择地，电荷累积区域53、浮动扩散部FD3和传输栅极TG3可以位于凹部31的底部。
[放大晶体管Tr3]
放大晶体管Tr3是连接到各浮动扩散部FD1、FD2和FD3的晶体管。象第一实施方案中那样，在本实施方案中使用的放大晶体管Tr3其特征在于形成为全耗尽型的晶体管，并且具有与第一实施方案相同的结构。因此，省略了对它们的详细说明。
上述的放大晶体管Tr3具有经由配线19和图中未示出的连接孔连接到浮动扩散部FD1、FD2和FD3的放大器栅极AG。放大晶体管Tr3与浮动扩散部FD1、FD2和FD3之间的连接可以具有一对一的关系，或者浮动扩散部FD1、FD2和FD3可以连接到一个放大晶体管Tr3。可选择地，位于彼此不同的像素中的浮动扩散部可以连接到一个放大晶体管Tr3。
<根据第二实施方案的固态成像装置的效果>
在上述的固态成像装置1-2中，象第一实施方案中那样，即使信道部中的杂质密度低时也充当晶体管的全耗尽型结构用作放大晶体管Tr3。因此，象第一实施方案中那样，放大晶体管Tr3可以进一步微细化，并且在使用放大晶体管Tr3的固态成像装置1-2中可以实现小型化和高集成化。
在根据第二实施方案的固态成像装置1-2中，放大晶体管Tr3也被设计为其中放大器栅极AG在垂直于形成在半导体层11中的凸条33的方向上延伸配置的翅片结构。因此，象第一实施方案中那样，相对于放大晶体管Tr3需要的信道宽度W的设定值，放大晶体管Tr3的占有面积可以更小。通过上述特征，成像区域可以更小，并且在固态成像装置1-2中可以实现小型化和高集成化。
此外，在根据第二实施方案的固态成像装置1-2中，光电二极管PD1和PD2以及光电转换部51被设置作为针对波长范围彼此不同的光的光电转换部，并且在一个像素内叠置。因此，光电二极管PD1和PD2以及光电转换部51分别位于对应于相应波长范围的深处(高度)处，因此可以在没有使用滤光片引起的光损失的情况下进行波长分离。因此，可以实现更高的灵敏度和更高的面积效率。
<制造固态成像装置的方法>
下面参照图10～12中所示的断面步骤图，对具有上述结构的固态成像装置1-2的制造方法进行说明。
[图10的A]
首先，如图10的A所示，在支撑基板101上制备具有经由氧化膜103形成的半导体层11的SOI(绝缘体上硅)基板。氧化膜103例如由氧化硅制成，半导体层11由n型硅制成。半导体层11的面对氧化膜103的面是光接收面A。光接收面A的相对侧的面是表面。
[图10的B]
如图10的B所示，注入有p型杂质的界面区域25在半导体层11的光接收面A侧的界面层的整个表面上形成。在半导体层11的光接收面A的相对侧的表面层中，在包括光电二极管的形成区域a的位置，形成注入有p型杂质的界面区域63。此时，p型界面区域63未形成在放大晶体管的形成区域b中。
此外，在半导体层11中的光电二极管形成区域a中，n型电荷累积区域71、p型隔离区域73和n型电荷累积区域61从光接收面A侧按顺序形成。n型电荷累积区域61形成为与p型界面区域63接触。结果，获得经由p型隔离区域73分离并在半导体层11内叠置的露出型的光电二极管PD1和埋入型的光电二极管PD2。
在半导体层11中的光电二极管的形成区域a的一侧，p型阱区域67在p型界面区域63和p型界面区域25之间形成。在半导体层11中的光电二极管的形成区域a的另一侧，p型阱区域75在p型隔离区域73和p型界面区域25之间。在形成阱区域75的同一步骤中，注入有p型杂质的阱区域41也在半导体层11中的放大晶体管的形成区域b中和在半导体层11的光接收面A侧的深区域中形成。阱区域41形成为与界面区域25接触。
尽管图中未示出，例如注入有n型杂质的插头被形成为在不与光电二极管的形成区域a重叠的位置贯通半导体层11，并且连接到插头的n型电荷累积区域53(参照图8)被进一步形成在半导体层11的表面层中。插头不必须由杂质区域形成，并且可以通过用诸如钨W等导电材料填充绝缘体包覆的连接孔而形成。
通过使用离子注入、然后退火以及需要时的外延生长，来形成注入有各种导电型的杂质的区域。然而，这些区域可以通过离子注入以任何顺序形成。此外，形成界面区域25之外的区域的离子注入利用作为掩模的各自的抗蚀剂图案进行。
[图10的C]
如图10的C所示，凹部31和凸条33在同一步骤中在半导体层11的光接收面A的相对侧的表面层上形成。凹部31形成在使得n型电荷累积区域61通过其侧壁露出的位置，并且具有使得阱区域75通过底部露出的深度d。此时，用隔离区域73覆盖的电荷累积区域71的部分可以通过凹部31的底部露出。
在放大晶体管的形成区域b中，凸条33通过除去半导体层11中凸条33周围的部分而形成为具有高度h(＝d)。在这种情况下，凸条33可以穿到阱区域41中。此外，可以在凸条33和阱区域41之间形成间隔，只要漏电流是可忽略的。然而，在凸条33和阱区域41之间形成间隔的情况下，阱区域75没有通过在与凸条33同一步骤中形成的凹部31的底部露出。因此，p型杂质选择性地注入到凹部31的底部，从而使阱区域75被形成为面对凹部31的底部。
使用抗蚀剂图案作为掩模，通过各向异性蚀刻形成上述的凹部31和凸条33。
[图11的A]
如图11的A所示，然后，p型界面区域65形成为覆盖通过凹部31的侧壁露出的n型电荷累积区域61。位于侧壁上的界面区域65的形成例如通过从倾斜方向的离子注入、然后退火进行。如果有必要，也使用掩模进行离子注入。
[图11的B]
如图11的B所示，传输栅极TG1在半导体层11的表面上在与光电二极管PD1的电荷累积区域61相邻的位置形成，传输栅极TG2在凹部31的底部中在与光电二极管PD2的电荷累积区域71相邻的位置形成。在同一步骤中，在垂直于凸条33的方向上延伸的放大器栅极AG也形成在放大晶体管的形成区域b中。在同一步骤中，图中未示出的传输栅极TG3进一步形成在不与光电二极管的形成区域a重叠的位置。
在此过程中，首先通过热氧化在半导体层11的露出表面上形成栅极绝缘膜13，并且例如由多晶硅制成的栅极膜形成在栅极绝缘膜13上。然后，使用抗蚀剂图案作为掩模，通过各向异性蚀刻对栅极膜和栅极绝缘膜13进行图案化，以获得传输栅极TG1、TG2和TG3以及放大器栅极AG。
[图11的C]
如图11的C所示，然后，在邻近电荷累积区域61的阱区域67的表面层中，形成注入有n型杂质的浮动扩散部FD1。此外，在凹部31的底部中在邻近电荷累积区域71的阱区域75的表面层中，形成注入有n型杂质的浮动扩散部FD2。在同一步骤中，在靠近电荷累积区域53的位置也形成图8所示的浮动扩散部FD3。
在此过程中，使用抗蚀剂图案和TG1、TG2和TG3作为掩模，通过离子注入、然后退火，形成浮动扩散部FD1、FD2和FD3。
此外，如图8所示，注入有n型杂质的源极43s和漏极43d在放大晶体管的形成区域b中形成在放大器栅极AG的侧面。在此过程中，使用抗蚀剂图案和放大器栅极AG作为掩模，通过离子注入、然后退火，形成源极43s和漏极43d。按这种方式，获得具有凸条33作为信道的全耗尽型的放大晶体管Tr3。
上述的浮动扩散部FD1、FD2和FD3的形成以及源极43s和漏极43d的形成可以在同一步骤中进行。
[图12的A]
如图12的A所示，进行用于在半导体层11上形成层间绝缘膜17以覆盖传输栅极TG1和TG2和放大器栅极AG并填充沟槽的步骤、用于在层间绝缘膜17中形成连接孔(未示出)的步骤以及用于在层间绝缘膜17上形成配线19的步骤。其后，这些步骤被顺次重复，并且最后进行用于形成层间绝缘膜17的步骤。按这种方式，在半导体层11的光接收面A的相对侧的表面上，形成其中通过层间绝缘膜17绝缘的配线19被叠置以形成多层的配线层。
如图12的B所示，从半导体层11的光接收面A侧除去支撑基板101和氧化膜103，以露出半导体层11的光接收面A。
[图9]
其后，如图9所示，保护绝缘膜21形成在半导体层11的光接收面A上，并且到达图中未示出的插头的连接孔形成在保护绝缘膜21中。然后，由透明导电材料制成的像素电极55通过图案化形成在保护性绝缘膜21上。此时，各像素电极55形成为经由连接孔连接到插头。结果，各像素电极55经由插头连接到电荷累积区域53(参见图8)。
然后，分离的绝缘膜81，通过图案化形成用于分离像素电极55的隔离绝缘膜81，以覆盖像素电极55的周边区域。然后，由有机光电转换材料制成的光电转换膜57形成在像素电极55上，并且针对所有像素进一步形成由透明导电材料制成的共用电极59。
其后，绝缘膜83形成在共用电极59上，并且在其上形成片上透镜23。此外，如果需要，图中未示出的防反射膜和遮光膜形成在共用电极59和片上透镜23之间。按这种方式，完成固态成像装置1-2。
<根据第二实施方案的制造方法的效果>
通过上述制造方法，用作放大晶体管Tr3的信道部的凸条33以及配置对应于埋入型的光电二极管PD2的浮动扩散部FD2和传输栅极TG2的凹部31在同一步骤中形成。此外，放大器栅极AG和传输栅极TG1、TG2和TG3在同一步骤中形成。此外，浮动扩散部FD1、FD2和FD3以及源极43s和漏极43d在同一步骤中形成。因此，根据第二实施方案的固态成像装置1-2能够以更简单的方式获得。
在上述第一和第二实施方案中，具有在垂直于凸条33的方向上延伸的放大器栅极AG的结构用作全耗尽型的放大晶体管Tr3。然而，诸如FD(Fully Depleted)-SOI等一些其他结构可以用作根据本技术的固态成象装置中的全耗尽型的放大晶体管Tr3。
<<4.第三实施方案>>
(使用固态成像装置的电子设备的例子)
上述实施方案所述的根据本技术的固态成像装置可以用作电子设备的固态成像装置，例如，诸如数码相机和摄影机等相机系统、具有成像功能的移动电话以及具有成像功能的其他装置。
图13示出作为根据本技术电子设备的例子的使用固态成像装置的相机的结构图。根据本实施方案的相机是能够捕获静止图像或运动图像的摄影机。相机91包括固态成像装置1、将入射光导向固态成像装置1的光接收传感器部的光学系统93、快门装置94、驱动固态成像装置1的驱动电路95以及处理固态成像装置1的输出信号的信号处理电路96。
固态成像装置1是具有第一或第二实施方案中所述的结构的固态成像装置。光学系统(光学透镜)93在固态成像装置1的成像面上收集来自被写体的像光(入射光)。在成像面上，排列各像素，并且来自光学系统93的入射光被导向形成像素的固态成像元件的光电转换区域。因此，信号电荷在固态成像装置1的光电转换区域内累积一定期间。光学系统93可以是由多个光学透镜构成的光学透镜系统。快门装置94控制在固态成像装置1中的光照射期间和遮光期间。驱动电路95将驱动信号供给到固态成像装置1和快门装置94，并且响应于供给的驱动信号(定时信号)，控制向固态成像装置1的信号处理电路96的信号输出操作和快门装置94的快门操作。换句话说，驱动电路95通过供给驱动信号(定时信号)而进行将信号从固态成像装置1传输到信号处理电路96的操作。信号处理电路96对于从固态成像装置1输送的信号进行各种信号处理。进行过信号处理的图像信号被存储在诸如存储器等存储介质中或输出到监视器。
上述根据本实施方案的电子设备包括如上述各实施方案说明的小型化和高集成化的固态成像装置。因此，在具有成像功能的电子设备中可以实现小型化和高集成化。
本技术也可以采用以下形式。
(1)一种固态成像装置，包括：
光电转换部；
从所述光电转换部读出电荷的传输栅极；
浮动扩散部，通过所述传输栅极的操作从其读出所述光电转换部的电荷；和
与所述浮动扩散部连接的全耗尽型的放大晶体管。
(2)如(1)所述的固态成像装置，其中所述放大晶体管的信道部由本征半导体形成。
(3)如(1)或(2)所述的固态成像装置，其中所述放大晶体管包括：
通过处理半导体层的表面层形成的凸条；和
在所述半导体层上的栅电极，所述栅电极在垂直于所述凸条的方向上延伸。
(4)如(3)所述的固态成像装置，其中
多个凸条平行配置，和
所述栅电极在垂直于所述各凸条的方向上延伸。
(5)如(1)～(4)中任一项所述的固态成像装置，其中
所述光电转换部位于半导体层内，
所述传输栅极位于通过沿着所述光电转换部处理半导体层的表面层而形成的凹部的侧壁上，和
所述浮动扩散部位于所述凹部的底部。
(6)如(5)所述的固态成像装置，其中
所述放大晶体管包括：
通过处理所述半导体层的表面层形成的凸条；和
在所述半导体层上的栅电极，所述栅电极在垂直于所述凸条的方向上延伸，和
所述凹部形成的台阶高度等于所述凸条形成的台阶高度。
(7)如(1)～(4)中任一项所述的固态成像装置，其中
所述光电转换部包括：
形成在半导体层的表面层中的露出型的光电转换部；和
埋在所述半导体层内并在所述露出型的光电转换部上叠置的埋入型的光电转换部，所述埋入型的光电转换部面对在所述半导体层中形成的凹部的底面，和
所述浮动扩散部包括：
形成在所述半导体层的表面层中的靠近所述露出型的光电转换部的浮动扩散部，和
形成在所述凹部的底面层中的靠近所述埋入型的光电转换部的浮动扩散部。
(8)如(7)所述的固态成像装置，其中
所述放大晶体管包括：
通过处理所述半导体层的表面层形成的凸条；和
在所述半导体层上的栅电极，所述栅电极在垂直于所述凸条的方向上延伸，和
所述凹部形成的台阶高度等于所述凸条形成的台阶高度。
(9)如(7)或(8)所述的固态成像装置，其中在所述光电转换部上叠置的同时，由光电转换膜形成的光电转换部设置在所述半导体层的背面上。
(10)一种固态成像装置，包括：
形成有凹部的半导体层；
沿着所述凹部的侧壁形成在所述半导体层内的光电转换部；
沿着所述光电转换部形成在所述凹部的侧壁上的传输栅极；和
面对所述凹部的底部形成的浮动扩散部。
(11)如(10)所述的固态成像装置，其中所述传输栅极从所述凹部的侧壁延伸到所述凹部的底部。
(12)如(10)或(11)所述的固态成像装置，其中所述传输栅极从所述半导体层的表面延伸到所述凹部的侧壁。
(13)一种固态成像装置制造方法，包括：
通过处理半导体层的表面层形成凸条；
在所述半导体层内形成光电转换部；
在所述半导体层的表面层中形成靠近所述光电转换部的浮动扩散部；和
在所述半导体层的表面上，形成在所述光电转换部和所述浮动扩散部之间的传输栅极，和形成与所述浮动扩散部连接并在垂直于所述凸条的方向上延伸的栅电极。
(14)如(13)所述的固态成像装置制造方法，其中
形成凸条包括在所述半导体层的表面侧上形成凹部，所述凹部形成的台阶高度等于所述凸条的高度，
形成光电转换部包括在所述半导体层内在沿着所述凹部的侧壁的位置形成光电转换部，和
形成浮动扩散部包括面对所述凹部的底部形成浮动扩散部。
(15)如(14)所述的固态成像装置制造方法，其中所述传输栅极沿着所述光电转换部形成在所述凹部的侧壁上。
(16)如(13)所述的固态成像装置制造方法，其中
形成凸条包括在所述半导体层的表面侧上形成凹部，所述凹部形成的台阶高度等于所述凸条的高度，
形成光电转换部包括在所述半导体层内在沿着所述凹部的侧壁的位置以及在叠置的位置形成光电转换部，和
形成浮动扩散部包括在所述半导体层的表面层中以及在面对所述凹部的底部的位置形成浮动扩散部。
(17)一种电子设备，包括：
光电转换部；
从所述光电转换部读出电荷的传输栅极；
浮动扩散部，通过所述传输栅极的操作从其读出所述光电转换部的电荷；
与所述浮动扩散部连接的全耗尽型的放大晶体管；和
将入射光引导到所述光电转换部的光学系统。
附图标记说明
1，1-1，1-2 固态成像装置
11 半导体层
31 凹部
33 凸条
51 光电转换膜(光电转换部)
93 光学系统
90 电子设备
AG 放大器栅极(栅电极)
FD，FD1，FD2，FD3 浮动扩散部
PD 光电二极管(光电转换部)
PD1 露出型的光电二极管
PD2 埋入型的光电二极管(光电转换部)
TG，TG1，TG2，TG3 传输栅极
Tr3 放大晶体管

Claims (17)

1.一种固态成像装置，包括：
光电转换部；
从所述光电转换部读出电荷的传输栅极；
浮动扩散部，通过所述传输栅极的操作从其读出所述光电转换部的电荷；和
与所述浮动扩散部连接的全耗尽型的放大晶体管，
其中，所述光电转换部位于半导体层内，并且通过沿着所述光电转换部处理所述半导体层的表面层而形成凹部，
其中，所述放大晶体管包括通过处理所述半导体层的表面层形成的凸条，和
所述凹部形成的台阶高度等于所述凸条形成的台阶高度。
2.如权利要求1所述的固态成像装置，其中所述放大晶体管的信道部由本征半导体形成。
3.如权利要求1所述的固态成像装置，其中所述放大晶体管还包括：
在所述半导体层上的栅电极，所述栅电极在垂直于所述凸条的方向上延伸。
4.如权利要求3所述的固态成像装置，其中
多个凸条平行配置，和
所述栅电极在垂直于所述各凸条的方向上延伸。
5.如权利要求1所述的固态成像装置，其中
所述传输栅极位于所述凹部的侧壁上，和所述浮动扩散部位于所述凹部的底部。
6.如权利要求5所述的固态成像装置，其中
所述放大晶体管还包括：
在所述半导体层上的栅电极，所述栅电极在垂直于所述凸条的方向上延伸。
7.如权利要求1所述的固态成像装置，其中
所述光电转换部包括：
形成在所述半导体层的表面层中的露出型的光电转换部；和
埋在所述半导体层内并在所述露出型的光电转换部上叠置的埋入型的光电转换部，所述埋入型的光电转换部面对在所述半导体层中形成的所述凹部的底面，和
所述浮动扩散部包括：
形成在所述半导体层的表面层中的靠近所述露出型的光电转换部的浮动扩散部，和
形成在所述凹部的底面层中的靠近所述埋入型的光电转换部的浮动扩散部。
8.如权利要求7所述的固态成像装置，其中
所述放大晶体管还包括：
在所述半导体层上的栅电极，所述栅电极在垂直于所述凸条的方向上延伸。
9.如权利要求7所述的固态成像装置，其中在所述光电转换部上叠置的同时，由光电转换膜形成的光电转换部设置在所述半导体层的背面上。
10.一种固态成像装置，包括：
形成有凹部的半导体层；
沿着所述凹部的侧壁形成在所述半导体层内的光电转换部；
沿着所述光电转换部形成在所述凹部的侧壁上的传输栅极；
面对所述凹部的底部形成的浮动扩散部；和
与所述浮动扩散部连接的放大晶体管，
其中，所述放大晶体管包括通过处理所述半导体层的表面层形成的凸条，和
所述凹部形成的台阶高度等于所述凸条形成的台阶高度。
11.如权利要求10所述的固态成像装置，其中所述传输栅极从所述凹部的侧壁延伸到所述凹部的底部。
12.如权利要求10所述的固态成像装置，其中所述传输栅极从所述半导体层的表面延伸到所述凹部的侧壁。
13.一种固态成像装置制造方法，包括：
通过处理半导体层的表面层形成凸条；
在所述半导体层内形成光电转换部；
在所述半导体层的表面层中形成靠近所述光电转换部的浮动扩散部；和
在所述半导体层的表面上，形成在所述光电转换部和所述浮动扩散部之间的传输栅极，和形成与所述浮动扩散部连接并在垂直于所述凸条的方向上延伸的栅电极，
其中，形成凸条包括在所述半导体层的表面侧上形成凹部，所述凹部形成的台阶高度等于所述凸条的高度。
14.如权利要求13所述的固态成像装置制造方法，其中
形成光电转换部包括在所述半导体层内在沿着所述凹部的侧壁的位置形成光电转换部，和
形成浮动扩散部包括面对所述凹部的底部形成浮动扩散部。
15.如权利要求14所述的固态成像装置制造方法，其中所述传输栅极沿着所述光电转换部形成在所述凹部的侧壁上。
16.如权利要求13所述的固态成像装置制造方法，其中
形成光电转换部包括在所述半导体层内在沿着所述凹部的侧壁的位置以及在叠置的位置形成光电转换部，和
形成浮动扩散部包括在所述半导体层的表面层中以及在面对所述凹部的底部的位置形成浮动扩散部。
17.一种电子设备，包括：
光电转换部；
从所述光电转换部读出电荷的传输栅极；
浮动扩散部，通过所述传输栅极的操作从其读出所述光电转换部的电荷；
与所述浮动扩散部连接的全耗尽型的放大晶体管；和
将入射光引导到所述光电转换部的光学系统，
其中，所述光电转换部位于半导体层内，并且通过沿着所述光电转换部处理所述半导体层的表面层而形成凹部，
其中，所述放大晶体管包括通过处理所述半导体层的表面层形成的凸条，和
所述凹部形成的台阶高度等于所述凸条形成的台阶高度。
CN201280059556.7A 2011-12-19 2012-12-07 固态成像装置、制造固态成像装置的方法和电子设备 Active CN103959468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-277076 2011-12-19
JP2011277076 2011-12-19
PCT/JP2012/081755 WO2013094430A1 (ja) 2011-12-19 2012-12-07 固体撮像装置、固体撮像装置の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
CN103959468A CN103959468A (zh) 2014-07-30
CN103959468B true CN103959468B (zh) 2016-09-21

Family

ID=48668326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280059556.7A Active CN103959468B (zh) 2011-12-19 2012-12-07 固态成像装置、制造固态成像装置的方法和电子设备

Country Status (5)

Country Link
US (9) US9363451B2 (zh)
JP (1) JPWO2013094430A1 (zh)
KR (1) KR20140113633A (zh)
CN (1) CN103959468B (zh)
WO (1) WO2013094430A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363451B2 (en) 2011-12-19 2016-06-07 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP2017027982A (ja) * 2015-07-16 2017-02-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
KR102400557B1 (ko) 2015-10-13 2022-05-20 삼성전자주식회사 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법
KR102466904B1 (ko) 2016-01-12 2022-11-15 삼성전자주식회사 씨모스 이미지 센서
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
EP4246990A3 (en) * 2018-07-31 2023-10-11 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
JP2020068267A (ja) * 2018-10-23 2020-04-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11984466B2 (en) 2018-12-13 2024-05-14 Sony Semiconductor Solutions Corporation Solid-state imaging element and video recording apparatus
US20220271070A1 (en) * 2019-06-26 2022-08-25 Sony Semiconductor Solutions Corporation Solid-state imaging device
JP2021005619A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2021136366A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び光検出装置
JP2021193696A (ja) * 2020-06-07 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 センサ装置
JPWO2022080125A1 (zh) * 2020-10-16 2022-04-21
US20230089511A1 (en) * 2021-09-17 2023-03-23 Magvision Semiconductor (Beijing) Inc. Deep trench isolation structure for image sensor
JP2023090324A (ja) * 2021-12-17 2023-06-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897232A (zh) * 2002-08-23 2007-01-17 英特尔公司 三栅极器件及其加工方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US44962A (en) * 1864-11-08 Improved spring bed-bottom
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
JPH06302817A (ja) 1993-04-16 1994-10-28 Kawasaki Steel Corp 半導体装置
JP3469105B2 (ja) * 1998-10-19 2003-11-25 株式会社東芝 増幅型固体撮像装置
KR100542691B1 (ko) * 2001-07-27 2006-01-16 매그나칩 반도체 유한회사 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법
JP2005142470A (ja) * 2003-11-10 2005-06-02 Seiko Instruments Inc 光電変換装置及びイメージセンサーｉｃ
JP4675585B2 (ja) 2004-06-22 2011-04-27 シャープ株式会社 電界効果トランジスタ
JP4654623B2 (ja) * 2004-07-08 2011-03-23 ソニー株式会社 固体撮像装置の製造方法
JP5114829B2 (ja) * 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
US20080125924A1 (en) * 2006-10-02 2008-05-29 Wolfgang Daum System, method, and computer software code for optimized fuel efficiency emission output, and mission performance of a diesel powered system
JP5172175B2 (ja) * 2007-02-28 2013-03-27 富士フイルム株式会社 光電変換素子及び固体撮像素子
US7929035B2 (en) * 2007-03-08 2011-04-19 Imagerlabs, Inc. Ultra low noise CMOS imager
US7719590B2 (en) * 2007-03-16 2010-05-18 International Business Machines Corporation High dynamic range imaging cell with electronic shutter extensions
KR20080105641A (ko) * 2007-05-31 2008-12-04 삼성전자주식회사 수직형 시모스 이미지센서 및 그 제조방법
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP2010040630A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
DE102008063429B4 (de) * 2008-12-31 2015-03-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
JP2012191097A (ja) * 2011-03-14 2012-10-04 Toshiba Corp 固体撮像装置
US20130140442A1 (en) * 2011-12-02 2013-06-06 Sony Corporation Amplifying circuit and manufacturing method, solid-state imaging element, and electronic device
US9363451B2 (en) * 2011-12-19 2016-06-07 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2014212191A (ja) * 2013-04-18 2014-11-13 セイコーエプソン株式会社 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
US9602750B2 (en) * 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
US9456157B2 (en) * 2014-11-25 2016-09-27 Semiconductor Components Industries, Llc Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity
US9741755B2 (en) * 2014-12-22 2017-08-22 Google Inc. Physical layout and structure of RGBZ pixel cell unit for RGBZ image sensor
US9805990B2 (en) * 2015-06-26 2017-10-31 Globalfoundries Inc. FDSOI voltage reference
US10957786B2 (en) * 2018-10-18 2021-03-23 Samsung Electronics Co., Ltd. FinFET with reduced extension resistance and methods of manufacturing the same
US10741593B1 (en) * 2019-05-24 2020-08-11 Omnivision Technologies, Inc. Vertical transfer gate storage for a global shutter in an image sensor
US20230089511A1 (en) * 2021-09-17 2023-03-23 Magvision Semiconductor (Beijing) Inc. Deep trench isolation structure for image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897232A (zh) * 2002-08-23 2007-01-17 英特尔公司 三栅极器件及其加工方法

Also Published As

Publication number Publication date
WO2013094430A1 (ja) 2013-06-27
US20180027200A1 (en) 2018-01-25
US11729530B2 (en) 2023-08-15
CN103959468A (zh) 2014-07-30
US20170339357A1 (en) 2017-11-23
US11032504B2 (en) 2021-06-08
US20220264040A1 (en) 2022-08-18
US11343455B2 (en) 2022-05-24
US20230421923A1 (en) 2023-12-28
US9363451B2 (en) 2016-06-07
US9762832B2 (en) 2017-09-12
US20160248998A1 (en) 2016-08-25
US20180343408A1 (en) 2018-11-29
US20210266482A1 (en) 2021-08-26
JPWO2013094430A1 (ja) 2015-04-27
US10044962B2 (en) 2018-08-07
US9912891B2 (en) 2018-03-06
US10645321B2 (en) 2020-05-05
US20200236316A1 (en) 2020-07-23
KR20140113633A (ko) 2014-09-24
US20140327059A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
CN103959468B (zh) 固态成像装置、制造固态成像装置的方法和电子设备
EP2244296B1 (en) Multilayer image sensor pixel structure for reducing crosstalk
JP6079502B2 (ja) 固体撮像素子および電子機器
CN102196195B (zh) 固体摄像器件、其制造方法、其驱动方法及电子装置
WO2015115147A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、固体撮像素子の製造方法および電子機器
US9659987B2 (en) Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
TWI515887B (zh) 具有具閘極間窄間距之全域快門之影像感測器像素單元
US9373657B2 (en) System and method for fabricating a 3D image sensor structure
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
CN101292356A (zh) 用于成像器的垂直抗溢出控制和串扰减少的埋入式掺杂区
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
TW201133812A (en) Image sensor with contact dummy pixels
JP2005310826A (ja) 固体撮像装置
TW201036152A (en) Shallow trench isolation regions in image sensors
KR100741877B1 (ko) 씨모스 이미지 센서 및 이의 제조 방법
CN101222587A (zh) 固态成像器件和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160923

Address after: Kanagawa

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan

Patentee before: Sony Corp