JP2021193696A - センサ装置 - Google Patents

Abstract

【課題】転送トランジスタの高速スイッチング動作を可能として、電荷振り分け動作の高速化を図る。【解決手段】本技術に係るセンサ装置は、光電変換を行う光電変換素子と、光電変換素子に蓄積された電荷を保持する第一電荷保持部、及び第二電荷保持部と、電荷を第一電荷保持部に転送する第一転送トランジスタと、電荷を第二電荷保持部に転送する第二転送トランジスタとを有する画素を備え、第一、及び第二転送トランジスタは、縦ゲート電極部を有する縦型トランジスタで構成され、第一、及び第二転送トランジスタのそれぞれにおいて、縦ゲート電極部の側壁部のうち電荷の転送経路に面した側の壁部である転送側壁部とは逆側に位置する逆側壁部の酸化膜厚が、転送側壁部の酸化膜厚よりも厚くされている。【選択図】図６

Description

本技術は、光電変換素子に蓄積された電荷を二つ転送トランジスタにより別々の電荷保持部に転送する画素を備えたセンサ装置に関するものであり、特には、上記の転送トランジスタとして縦型トランジスタを備えたセンサ装置の技術分野に関する。

測距技術として、ＴｏＦ（Time Of Flight）方式による測距を行う技術が提案されている。ＴｏＦ方式としては、直接ＴｏＦ（ダイレクトＴｏＦ）方式と間接ＴｏＦ（インダイレクトＴｏＦ）方式とが存在する。

間接ＴｏＦ方式では、光源から発せられた光を対象物で反射させ、対象物からの反射光をフォトダイオード等の光電変換素子で光電変換する。そして、この光電変換により得られた信号電荷を、交互に駆動される対の転送トランジスタによって二つのＦＤ（フローティングディフュージョン：浮遊拡散領域）にそれぞれ振り分ける。

間接ＴｏＦ方式により測距を行うセンサ装置では、上記のような電荷振り分けのための転送トランジスタに縦型トランジスタを備えたものがある（例えば、下記特許文献１を参照）。

特開２０２０−９８８３号公報

ここで、転送トランジスタに縦型トランジスタを用いる場合は、縦ゲート電極部の側壁部の面積が大きくなる傾向となるため、該側壁部の容量が増大し、転送トランジスタの応答速度の低下を招来する。転送トランジスタの応答速度が低下することで、上記のような電荷振り分け動作を高速に行うことが困難となる。

本技術は上記事情に鑑み為されたものであり、転送トランジスタの高速スイッチング動作を可能として、電荷振り分け動作の高速化を図ることを目的とする。

本技術に係るセンサ装置は、光電変換を行う光電変換素子と、前記光電変換素子に蓄積された電荷を保持する第一電荷保持部、及び第二電荷保持部と、前記電荷を前記第一電荷保持部に転送する第一転送トランジスタと、前記電荷を前記第二電荷保持部に転送する第二転送トランジスタと、を有する画素を備え、前記第一、及び第二転送トランジスタは、縦ゲート電極部を有する縦型トランジスタで構成され、前記第一、及び第二転送トランジスタのそれぞれにおいて、前記縦ゲート電極部の側壁部のうち前記電荷の転送経路に面した側の壁部である転送側壁部とは逆側に位置する逆側壁部の酸化膜厚が、前記転送側壁部の酸化膜厚よりも厚くされたものである。
縦型トランジスタによる転送トランジスタにおいて、上記のように逆側壁部の酸化膜厚が転送側壁部の酸化膜厚よりも厚くされることで、電荷転送に寄与する転送側壁部についてはゲート酸化膜の厚さを電荷転送に適した膜厚としながら、逆側壁部の酸化膜厚を厚くすることで縦ゲート電極部の側壁容量低減を図ることが可能となる。

上記した本技術に係るセンサ装置においては、前記画素を複数備え、前記逆側壁部の酸化膜の少なくとも一部が画素間分離のための酸化膜と兼用された構成とすることが考えられる。
これにより、逆側壁部の酸化膜形成工程を画素間分離のための酸化膜形成工程にマージすることが可能となる。

上記した本技術に係るセンサ装置においては、前記逆側壁部の酸化膜の少なくとも一部がシャロートレンチアイソレーションと兼用された構成とすることが考えられる。
これにより、逆側壁部の酸化膜形成工程を画素間分離のためのシャロートレンチアイソレーションの形成工程にマージすることが可能となる。

上記した本技術に係るセンサ装置においては、前記第一、及び第二転送トランジスタが矩形による前記画素の対角の関係となる角部に配置された構成とすることが考えられる。
これにより、転送側壁部よりも逆側壁部の酸化膜厚を厚くする構造を、シャロートレンチアイソレーションの交差部分の幅を太くするという簡易な手法で実現することが可能となる。

上記した本技術に係るセンサ装置においては、画素間分離のための構造としてフロントフルトレンチアイソレーションを備え、前記シャロートレンチアイソレーション、及び前記フロントフルトレンチアイソレーションは、それぞれ交差点部の幅が他部よりも太くされた構成とすることが考えられる。
シャロートレンチアイソレーションのみでなくフロントフルトレンチアイソレーションについても交差点部の幅が太くされることで、画素アレイ部のフレーム強度（フレーム剛性）向上が図られる。

上記した本技術に係るセンサ装置においては、前記第一、及び第二転送トランジスタは、それぞれ前記縦ゲート電極部を二本有し、該二本の縦ゲート電極部間の領域を介して前記電荷の転送を行う構成とすることが考えられる。
二本の縦ゲート電極部間の領域を介して電荷転送を行う構造とすることで、電荷の転送効率向上が図られる。

上記した本技術に係るセンサ装置においては、前記第一、及び第二転送トランジスタにおいて、前記逆側壁部は、先端部が前記転送側壁部側にオフセットされた段形状を有する構成とすることが考えられる。
これにより、縦型トランジスタの形成工程において転送側壁部の酸化膜厚が厚くなってしまうことの防止を図りつつ、逆側壁部の酸化膜厚の拡大化を図ることが可能となる。

上記した本技術に係るセンサ装置においては、前記画素を複数備え、画素間分離のための構造としてシャロートレンチアイソレーションとフロントフルトレンチアイソレーションとを備え、前記フロントフルトレンチアイソレーションがポリシリコンで構成されたものとすることが考えられる。
これにより、フロントフルトレンチアイソレーションの形成過程において、トレンチ内に充填したポリシリコンを除去する工程や、ポリシリコン除去後のトレンチ内に別材料を充填する工程を不要とすることが可能となる。

上記した本技術に係るセンサ装置においては、前記シャロートレンチアイソレーションがＬｏｗ−ｋ材料で構成されたものとすることが考えられる。
これにより、逆側壁部の酸化膜の少なくとも一部がＬｏｗ−ｋ材料で構成される。

上記した本技術に係るセンサ装置においては、前記画素を複数備え、画素間分離のための構造としてリバースドディープトレンチアイソレーションを備えた構成とすることが考えられる。
これにより、画素間分離のための構造としてリバースドディープトレンチアイソレーションを採用した場合に対応して縦ゲート電極部の側壁容量低減が図られる。

本技術に係る第一実施形態としてのセンサ装置を備えた測距装置の構成例を説明するためのブロック図である。 実施形態におけるセンサ装置の内部回路構成例を示したブロック図である。 実施形態におけるセンサ装置が有する画素の等価回路図である。 第一実施形態としての画素の概略構造を説明するための平面図である。 第一実施形態としての画素の概略構造を説明するための断面図である。 図５に示す断面構造のうちの一部を拡大して示す拡大図である。 ＳＴＩ及びＦＦＴＩの形成工程のうちの表面工程の概要を説明するための図である。 ＳＴＩ及びＦＦＴＩの形成工程のうちの裏面工程の概要を説明するための図である。 第一実施形態における画素に形成されるＳＴＩを平面視した図である。 ＦＦＴＩの幅設定の一例についての説明図である。 ＦＦＴＩの幅設定の別例についての説明図である。 第二実施形態としての画素の概略構造を説明するための平面図である。 第二実施形態としての画素の概略構造を説明するための断面図である。 第三実施形態としての画素の概略構造を説明するための平面図である。 第三実施形態における逆側壁部の段形状を形成するための縦ゲート電極部の形成工程を説明するための図である。 第一変形例としての画素の概略構造を説明するための平面図である。 第二変形例としての画素の概略構造を説明するための断面図である。 転送トランジスタの形状の変形例を説明するための平面図である。 転送トランジスタの形状についての他の変形例を説明するための平面図である。 転送トランジスタの配置に係る変形例について説明するための平面図である。

以下、添付図面を参照し、本技術に係る実施形態を次の順序で説明する。
＜１．第一実施形態＞
［1-1．測距装置の構成］
［1-2．センサ部の回路構成］
［1-3．画素アレイ部の回路構成］
［1-4．第一実施形態としての画素構造］
＜２．第二実施形態＞
＜３．第三実施形態＞
＜４．変形例＞
［4-1．第一例］
［4-2．第二例］
［4-3．その他変形例］
＜５．実施形態のまとめ＞
＜６．本技術＞

＜１．第一実施形態＞
［1-1．測距装置の構成］

図１は、本技術に係る第一実施形態としてのセンサ装置を備えた測距装置１０の構成例を説明するためのブロック図である。
測距装置１０は、第一実施形態としてのセンサ装置に相当するセンサ部１と、発光部２、制御部３、距離画像処理部４、及びメモリ５を備えている。本例では、センサ部１、発光部２、及び制御部３は同一基板上に形成され、センシングモジュール６として構成される。

測距装置１０は、ＴｏＦ（Time of Flight：光飛行時間）方式による測距を行う装置とされる。具体的に本例の測距装置１０は、間接ＴｏＦ（インダイレクトＴｏＦ）方式による測距を行う。間接ＴｏＦ方式は、対象物Ｏｂに対する照射光Ｌｉと、照射光Ｌｉが対象物Ｏｂで反射されて得られる反射光Ｌｒとの位相差に基づいて対象物Ｏｂまでの距離を算出する測距方式である。

発光部２は、光源として一又は複数の発光素子を有し、対象物Ｏｂに対する照射光Ｌｉを発する。本例において、発光部２は、照射光Ｌｉとして例えば波長が７８０nmから１０００nmの範囲の赤外光を発光する。

制御部３は、発光部２による照射光Ｌｉの発光動作を制御する。間接ＴｏＦ方式の場合、照射光Ｌｉとしては所定の周期で強度が変化するように強度変調された光が用いられる。具体的に、本例では、照射光Ｌｉとして、パルス光を所定周期で繰り返し発光する。以下、このようなパルス光の発光周期のことを「発光周期Ｃｌ」と表記する。また、発光周期Ｃｌによりパルス光が繰り返し発光される際におけるパルス光の発光開始タイミング間の期間のことを「１変調期間Ｐｍ」或いは単に「変調期間Ｐｍ」と表記する。
制御部３は、変調期間Ｐｍごとに所定の発光期間のみ照射光Ｌｉを発するように発光部２の発光動作を制御する。
ここで、間接ＴｏＦ方式において、発光周期Ｃｌは、例えば数十ＭHzから数百ＭHz程度と比較的高速とされる。

センサ部１は、反射光Ｌｒを受光し、反射光Ｌｒと照射光Ｌｉの位相差に基づいて間接ＴｏＦ方式による測距情報を出力する。
後述もするが、本例のセンサ部１は、光電変換素子（本例ではフォトダイオードＰＤ）と、光電変換素子の蓄積電荷を転送するための第一転送ゲート素子（転送トランジスタＴＧ−Ａ）と第二転送ゲート素子（転送トランジスタＴＧ−Ｂ）とを含んで構成された画素Ｐｘが二次元に複数配列された画素アレイ部１１を有しており、画素Ｐｘごとに間接ＴｏＦ方式による測距情報を得る。
なお以下、このように画素Ｐｘごとに測距情報（距離情報）を表した情報のことを「距離画像」と表記する。

ここで、公知のように間接ＴｏＦ方式では、画素Ｐｘにおける光電変換素子に蓄積された信号電荷が、交互にオンされる第一転送ゲート素子、第二転送ゲート素子によって二つのフローティングディフュージョン（ＦＤ：浮遊拡散領域）に振り分けられる。この際、第一転送ゲート素子と第二転送ゲート素子を交互にオンする周期は発光部２の発光周期Ｃｌと同周期とされる。すなわち、第一転送ゲート素子、第二転送ゲート素子はそれぞれ変調期間Ｐｍごとに１度オンとされるものであり、上記のような信号電荷の二つのフローティングディフュージョンへの振り分けは、変調期間Ｐｍごとに繰り返し行われる。
本例では、第一転送ゲート素子としての転送トランジスタＴＧ−Ａは、変調期間Ｐｍにおける照射光Ｌｉの発光期間においてオンとされ、第二転送ゲート素子としての転送トランジスタＴＧ−Ｂは、変調期間Ｐｍにおける照射光Ｌｉの非発光期間においてオンとされる。

前述のように、発光周期Ｃｌは比較的高速とされるため、上記のような第一、第二転送ゲート素子を用いた１回の振り分けにより各フローティングディフュージョンに蓄積される信号電荷は比較的微量なものとなる。このため間接ＴｏＦ方式では、１回の測距につき（つまり１枚分の距離画像を得るにあたり）、照射光Ｌｉの発光を数千回から数万回程度繰り返し、センサ部１では、このように照射光Ｌｉが繰り返し発光される間、上記のような第一、第二転送ゲート素子を用いた各フローティングディフュージョンへの信号電荷の振り分けを繰り返し行う。

上記説明から理解されるように、センサ部１においては、画素Ｐｘごとに第一転送ゲート素子、第二転送ゲート素子を照射光Ｌｉの発光周期に同期したタイミングで駆動することになる。この同期のため、制御部３は、共通のクロックＣＬＫに基づいてセンサ部１による受光動作、発光部２による発光動作の制御を行う。

距離画像処理部４は、センサ部１で得られた距離画像を入力し、例えば圧縮符号化等の所定の信号処理を施してメモリ５に出力する。
メモリ５は、例えばフラッシュメモリやＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disk Drive）などの記憶装置であり、距離画像処理部４で処理された距離画像を記憶する。

＜２．センサ部の回路構成＞

図２は、センサ部１の内部回路構成例を示したブロック図である。
図示のようにセンサ部１は、画素アレイ部１１、転送ゲート駆動部１２、垂直駆動部１３、システム制御部１４、カラム処理部１５、水平駆動部１６、信号処理部１７、及びデータ格納部１８を備えている。

画素アレイ部１１は、複数の画素Ｐｘが行方向及び列方向の行列状に２次元に配列された構成となっている。各画素Ｐｘは、光電変換素子として後述するフォトダイオードＰＤを有する。なお、画素Ｐｘの回路構成の詳細については図３により改めて説明する。
ここで、行方向とは、水平方向の画素Ｐｘの配列方向を言い、列方向とは、垂直方向の画素Ｐｘの配列方向を言う。図中では、行方向を横方向、列方向を縦方向としている。

ここで、以下、行方向については「Ｘ方向」、列方向については「Ｙ方向」と表記する。また、Ｘ−Ｙ平面に対して直交する方向（つまりセンサ部１の厚み方向）については「Ｚ方向」と表記する。

画素アレイ部１１においては、行列状の画素配列に対して、画素行ごとに行駆動線２０が行方向に沿って配線されるとともに、各画素列に二つのゲート駆動線２１、二つの垂直信号線２２がそれぞれ列方向に沿って配線されている。例えば、行駆動線２０は、画素Ｐｘから信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図２では、行駆動線２０について１本の配線として示しているが、１本に限られるものではない。行駆動線２０の一端は、垂直駆動部１３の各行に対応した出力端に接続されている。

システム制御部１４は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、該タイミングジェネレータで生成された各種のタイミング信号を基に、転送ゲート駆動部１２、垂直駆動部１３、カラム処理部１５、及び水平駆動部１６などの駆動制御を行う。

転送ゲート駆動部１２は、システム制御部１４の制御に基づき、上記のように各画素列に二つ設けられるゲート駆動線２１を通じて、画素Ｐｘごとに二つ設けられた転送ゲート素子を駆動する。
前述のように、二つの転送ゲート素子は変調期間Ｐｍごとに交互にオンするものとされる。このため、システム制御部１４は、転送ゲート駆動部１２に対し、図１に示した制御部３より入力されるＣＬＫを供給し、転送ゲート駆動部１２は、このクロックＣＬＫに基づいて二つの転送ゲート素子を駆動する。

垂直駆動部１３は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の画素Ｐｘを全画素同時或いは行単位等で駆動する。すなわち、垂直駆動部１３は、垂直駆動部１３を制御するシステム制御部１４と共に、画素アレイ部１１の各画素Ｐｘの動作を制御する駆動部を構成している。

垂直駆動部１３による駆動制御に応じて画素行の各画素Ｐｘから出力される（読み出される）検出信号、具体的には、画素Ｐｘごとに二つ設けられたフローティングディフュージョンそれぞれに蓄積された信号電荷に応じた信号は、対応する垂直信号線２２を通してカラム処理部１５に入力される。カラム処理部１５は、各画素Ｐｘから垂直信号線２２を通して読み出された検出信号に対して所定の信号処理を行うとともに、信号処理後の検出信号を一時的に保持する。具体的には、カラム処理部１５は、信号処理としてノイズ除去処理やＡ／Ｄ（Analog to Digital）変換処理などを行う。

ここで、各画素Ｐｘからの二つの検出信号（フローティングディフュージョンごとの検出信号）の読み出しは、照射光Ｌｉの所定回数分の繰り返し発光ごと（前述した数千から数万回の繰り返し発光ごと）に１度行われる。
従って、システム制御部１４は、クロックＣＬＫに基づき垂直駆動部１３を制御して、各画素Ｐｘからの検出信号の読み出しタイミングが、このように照射光Ｌｉの所定回数分の繰り返し発光ごとのタイミングとなるように制御する。

水平駆動部１６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１５の画素列に対応する単位回路を順番に選択する。この水平駆動部１６による選択走査により、カラム処理部１５において単位回路ごとに信号処理された検出信号が順番に出力される。

信号処理部１７は、少なくとも演算処理機能を有し、カラム処理部１５から出力される検出信号に基づいて、間接ＴｏＦ方式に対応した距離の算出処理等の種々の信号処理を行う。なお、画素Ｐｘごとに二種の検出信号（フローティングディフュージョンごとの検出信号）に基づいて間接ＴｏＦ方式による距離情報を算出する手法については公知の手法を用いることができ、ここでの説明は省略する。

データ格納部１８は、信号処理部１７での信号処理にあたって、その処理に必要なデータを一時的に格納する。

以上のように構成されるセンサ部１は、画素Ｐｘごとに対象物Ｏｂまでの距離を表す距離画像を出力する。このようなセンサ部１を有する測距装置１０は、例えば、車両に搭載されて、車外にある対象物Ｏｂまでの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用の装置などに適用することが可能である。

＜３．画素アレイ部の回路構成＞

図３は、画素アレイ部１１に二次元配列された画素Ｐｘの等価回路を示している。
画素Ｐｘは、光電変換素子としてのフォトダイオードＰＤとＯＦ（オーバーフロー）ゲートトランジスタＯＦＧとをそれぞれ１個ずつ有する。また、画素Ｐｘは、転送ゲート素子としての転送トランジスタＴＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び選択トランジスタＳＥＬをそれぞれ２個ずつ有する。

ここで、画素Ｐｘにおいて２個ずつ設けられる転送トランジスタＴＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び選択トランジスタＳＥＬのそれぞれを区別する場合、図３に示されるように、転送トランジスタＴＧ−Ａ及びＴＧ−Ｂ、フローティングディフュージョンＦＤ−Ａ及びＦＤ−Ｂ、リセットトランジスタＲＳＴ−Ａ及びＲＳＴ−Ｂ、増幅トランジスタＡＭＰ−Ａ及びＲＳＴ−Ｂ、選択トランジスタＳＥＬ−Ａ及びＳＥＬ−Ｂと表記する。
ＯＦゲートトランジスタＯＦＧ、転送トランジスタＴＧ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び選択トランジスタＳＥＬは、例えば、Ｎ型のＭＯＳトランジスタで構成される。
特に、本例では、二つの転送トランジスタＴＧは縦ゲート電極部を有する縦型トランジスタで構成されるが、これについては後に改めて説明する。

ＯＦゲートトランジスタＯＦＧは、ゲートに供給されるＯＦゲート信号ＳＯＦＧがオンされると導通状態となる。フォトダイオードＰＤは、ＯＦゲートトランジスタＯＦＧが導通状態となると、所定の基準電位ＶＤＤにクランプされて蓄積電荷がリセットされる。
なお、ＯＦゲート信号ＳＯＦＧは、例えば垂直駆動部１３より供給される。

転送トランジスタＴＧ−Ａは、ゲートに供給される転送駆動信号ＳＴＧ−Ａがオンされると導通状態となり、フォトダイオードＰＤに蓄積されている信号電荷をフローティングディフュージョンＦＤ−Ａに転送する。転送トランジスタＴＧ−Ｂは、ゲートに供給される転送駆動信号ＳＴＧ−Ｂがオンされると導通状態となり、フォトダイオードＰＤに蓄積されている電荷をフローティングディフュージョンＦＤ−Ｂに転送する。
転送駆動信号ＳＴＧ−Ａ、ＳＴＧ−Ｂは、それぞれが図２に示したゲート駆動線２１の一つとして設けられたゲート駆動線２１−Ａ、２１−Ｂを通じて転送ゲート駆動部１２より供給される。

フローティングディフュージョンＦＤ−Ａ及びＦＤ−Ｂは、フォトダイオードＰＤから転送された電荷を一時保持する電荷保持部である。

リセットトランジスタＲＳＴ−Ａは、ゲートに供給されるリセット信号ＳＲＳＴがオンとされると導通状態となり、フローティングディフュージョンＦＤ−Ａの電位を基準電位ＶＤＤにリセットする。同様に、リセットトランジスタＲＳＴ−Ｂはゲートに供給されるリセット信号ＳＲＳＴがオンされることで導通状態となり、フローティングディフュージョンＦＤ−Ｂの電位を基準電位ＶＤＤにリセットする。
なお、リセット信号ＳＲＳＴは、例えば垂直駆動部１３より供給される。

増幅トランジスタＡＭＰ−Ａは、ソースが選択トランジスタＳＥＬ−Ａを介して垂直信号線２２−Ａに接続され、ドレインが基準電位ＶＤＤ（定電流源）に接続されて、ソースフォロワ回路を構成する。増幅トランジスタＡＭＰ−Ｂは、ソースが選択トランジスタＳＥＬ−Ｂを介して垂直信号線２２−Ｂに接続され、ドレインが基準電位ＶＤＤ（定電流源）に接続されてソースフォロワ回路を構成する。
ここで、垂直信号線２２−Ａ、２２−Ｂは、それぞれ図２に示した垂直信号線２２の一つとして設けられたものである。

選択トランジスタＳＥＬ−Ａは、増幅トランジスタＡＭＰ−Ａのソースと垂直信号線２２−Ａとの間に接続され、ゲートに供給される選択信号ＳＳＥＬがオンとされると導通状態となり、フローティングディフュージョンＦＤ−Ａに保持された電荷を増幅トランジスタＡＭＰ−Ａを介して垂直信号線２２−Ａに出力する。
選択トランジスタＳＥＬ−Ｂは、増幅トランジスタＡＭＰ−Ｂのソースと垂直信号線２２−Ｂとの間に接続され、ゲートに供給される選択信号ＳＳＥＬがオンとされると導通状態となり、フローティングディフュージョンＦＤ−Ｂに保持された電荷を増幅トランジスタＡＭＰ−Ａを介して垂直信号線２２−Ｂに出力する。
なお、選択信号ＳＳＥＬは、行駆動線２０を介して垂直駆動部１３より供給される。

画素Ｐｘの動作について簡単に説明する。
先ず、受光を開始する前に、画素Ｐｘの電荷をリセットするリセット動作が全画素で行われる。すなわち、例えばＯＦゲートトランジスタＯＦＧ、各リセットトランジスタＲＳＴ、及び各転送トランジスタＴＧがオン（導通状態）とされ、フォトダイオードＰＤ、各フローティングディフュージョンＦＤの蓄積電荷がリセットされる。

蓄積電荷のリセット後、全画素で測距のための受光動作が開始される。ここで言う受光動作とは、１回の測距のために行われる受光動作を意味する。すなわち、受光動作中では、転送トランジスタＴＧ−ＡとＴＧ−Ｂを交互にオンする動作が所定回数（本例では数千回から数万回程度）繰り返される。以下、このような１回の測距のために行われる受光動作の期間を「受光期間Ｐｒ」と表記する。

受光期間Ｐｒにおいて、発光部２の１変調期間Ｐｍ内では、例えば転送トランジスタＴＧ−Ａがオンの期間（つまり転送トランジスタＴＧ−Ｂがオフの期間）が照射光Ｌｉの発光期間にわたって継続された後、残りの期間、つまり照射光Ｌｉの非発光期間は、転送トランジスタＴＧ−Ｂがオンの期間（つまり転送トランジスタＴＧ−Ａがオフの期間）とされる。すなわち、受光期間Ｐｒにおいては、１変調期間Ｐｍ内にフォトダイオードＰＤの電荷をフローティングディフュージョンＦＤ−ＡとＦＤ−Ｂとに振り分ける動作が所定回数繰り返される。

そして、受光期間Ｐｒが終了すると、画素アレイ部１１の各画素Ｐｘが、線順次に選択される。選択された画素Ｐｘでは、選択トランジスタＳＥＬ−Ａ及びＳＥＬ−Ｂがオンされる。これにより、フローティングディフュージョンＦＤ−Ａに蓄積された電荷が垂直信号線２２−Ａを介してカラム処理部１５に出力される。また、フローティングディフュージョンＦＤ−Ｂに蓄積された電荷は垂直信号線２２−Ｂを介してカラム処理部１５に出力される。

以上で、１回の受光動作が終了し、リセット動作から始まる次の受光動作が実行される。

ここで、画素Ｐｘが受光する反射光は、発光部２が照射光Ｌｉを発したタイミングから、対象物Ｏｂまでの距離に応じて遅延されている。対象物Ｏｂまでの距離に応じた遅延時間によって、二つのフローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂに蓄積される電荷の配分比が変化するため、これら二つのフローティングディフュージョンＦＤ−１、ＦＤ−Ｂに蓄積される電荷の配分比から、対象物Ｏｂまでの距離を求めることができる。

［1-4．第一実施形態としての画素構造］

図４及び図５は、画素Ｐｘの概略構造を説明するための図である。
図４は、画素Ｐｘを、画素Ｐｘが形成された半導体基板（例えば、シリコン基板）の表面Ｓｓ側から観察した平面図である。図５は、画素Ｐｘを図４に示すＡ−Ａ’線の位置でＺ方向（センサ部１の厚み方向）に切断した際の断面の様子を示した断面図である。
ここで、本例においてセンサ部１は、いわゆる裏面照射型のセンサ装置として構成され、画素Ｐｘが形成された半導体基板の表面Ｓｓ側に配線層（不図示）が積層され、該半導体基板の裏面Ｓｂ側が光の入射面側とされる。上記の配線層には、転送トランジスタＴＧ等の画素Ｐｘ内の各種トランジスタを駆動するための配線等、画素駆動のための各種配線が形成される。
なお、画素Ｐｘの裏面Ｓｂ側にはオンチップマイクロレンズ等が形成されるが、ここでは、画素Ｐｘの構造について、本技術に係る部分のみを抽出して示すものとし、他の部分についての図示は省略する。

画素Ｐｘは、図４に示す平面視で矩形の形状を有する。
フォトダイオードＰＤは、半導体基板内において画素Ｐｘの略中央に配置されている。フォトダイオードＰＤは、平面視、及び図５に示す断面視において略矩形の形状を有する。

転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、半導体基板の表面Ｓｓ上に一部が表出して形成され、図４に示す平面視で、画素Ｐｘにおける対角の関係となる角部に配置されている。本例において、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、平面視で略直角三角形の形状を有し、直角の角部がそれぞれ画素Ｐｘの対応する角部と一致するように配置されている。

フローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂは、それぞれ半導体基板内における表面Ｓｓに近接した位置に形成されている。リセットトランジスタＲＳＴ−Ａ、ＲＳＴ−Ｂ、増幅トランジスタＡＭＰ−Ａ、ＡＭＰ−Ｂ、選択トランジスタＳＥＬ−Ａ、ＳＥＬ−Ｂ、ＯＦゲートトランジスタＯＦＧは、半導体基板の表面Ｓｓ上に形成されている。

本例では、フローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂは、それぞれ平面視で略長方形状に形成され、平面視でフォトダイオードＰＤよりも画素Ｐｘの外周側に位置されている。
フローティングディフュージョンＦＤ−Ａは、平面視で一端部が転送トランジスタＴＧ−Ａの形成領域と重複し、Ｘ方向において転送トランジスタＴＧ−Ａから遠ざかる方向に延在している。フローティングディフュージョンＦＤ−Ｂは、平面視で一端部が転送トランジスタＴＧ−Ｂの形成領域と重複し、Ｙ方向において転送トランジスタＴＧ−Ｂから遠ざかる方向に延在している。

リセットトランジスタＲＳＴ−Ａ、増幅トランジスタＡＭＰ−Ａ、選択トランジスタＳＥＬ−Ａは、Ｘ方向において転送トランジスタＴＧ−Ａから遠ざかる方向にこの順序で配置され、リセットトランジスタＲＳＴ−Ｂ、増幅トランジスタＡＭＰ−Ｂ、選択トランジスタＳＥＬ−Ｂは、Ｙ方向において転送トランジスタＴＧ−Ｂから遠ざかる方向にこの順序で配置されている。

ＯＦゲートトランジスタＯＦＧは、平面視におけるフォトダイオードＰＤの四辺のうち、リセットトランジスタＲＳＴ−Ａ、増幅トランジスタＡＭＰ−Ａ、選択トランジスタＳＥＬ−Ａが配列された辺、及びリセットトランジスタＲＳＴ−Ｂ、増幅トランジスタＡＭＰ−Ｂ、選択トランジスタＳＥＬ−Ｂが配列された辺を除いた何れかの辺の外周部に配置される。具体的に本例では、ＯＦゲートトランジスタＯＦＧは、フォトダイオードＰＤの上記四辺のうちリセットトランジスタＲＳＴ−Ａ、増幅トランジスタＡＭＰ−Ａ、選択トランジスタＳＥＬ−Ａが配列された辺とは逆側の辺の外周部に配置されている。

図４の平面視において、画素Ｐｘの外縁部には、画素間分離のためのＳＴＩ（Shallow Trench Isolation：シャロートレンチアイソレーション）４０が形成されている。ＳＴＩ４０は、例えばＳｉＯ₂（二酸化シリコン）等の酸化膜で構成され、隣接する画素Ｐｘ間でのリーク電流を抑圧する機能を有する。
また、図５に示すように、ＳＴＩ４０の下部には、画素間分離のためのＦＦＴＩ（Front Full Trench Isolation：フロントフルトレンチアイソレーション）４１が形成されている。ＦＦＴＩ４１は、例えばＳｉＯ₂等の酸化膜で構成され、図５に示されるようにＳＴＩ４０から裏面Ｓｂ近傍に至る位置まで形成されている。このＦＦＴＩ４１は、裏面照射型、すなわち裏面Ｓｂが光入射面とされる場合において、画素Ｐｘごとに入射すべき光が隣接画素に漏れ混むことの抑制機能（光学的抑制機能）と、フォトダイオードＰＤによる光電変換後の電子が隣接画素に漏れ混むことの抑制機能（電気的抑制機能）とを担うものとなる。

ここで、本例では、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、縦型トランジスタとして構成されている。具体的に、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、半導体基板の表面Ｓｓ上に形成された平面ゲート電極部３１と、この平面ゲート電極部３１から裏面Ｓｂ側に向けてＺ方向に延びる縦ゲート電極部３２とを有している。

図４では、矢印ＤｅＡ、ＤｅＢにより、転送トランジスタＴＧ−Ａ、ＴＧ−ＢそれぞれによるフォトダイオードＰＤからフローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂへの電荷の転送経路を模式的に表している。以下、これら矢印ＤｅＡ、ＤｅＢで表す転送トランジスタＴＧ−Ａ、ＴＧ−Ｂそれぞれによる電荷の転送経路を「電荷転送経路ＤｅＡ」「電荷転送経路ＤｅＢ」と表記する。
図４のように、本例における電荷転送経路ＤｅＡ、ＤｅＢは、それぞれ転送トランジスタＴＧ−Ａ、ＴＧ−Ｂの三辺のうちフォトダイオードＰＤと向き合う辺に沿った経路となる。

図６は、図５に示す断面構造のうち転送トランジスタＴＧ−Ｂの形成部分近傍を拡大して示している。
図４に示した電荷転送経路ＤｅＢによると、転送トランジスタＴＧ−Ｂの縦ゲート電極部３２においては、フォトダイオードＰＤに面する側の側壁部が電荷転送に寄与する側の側壁部となる。縦ゲート電極部３２の側壁部について、このように電荷転送に寄与する側の側壁部、換言すれば、電荷転送経路ＤｅＢに面した側の側壁部のことを図示のように「転送側壁部３２ａ」と表記する。
また、縦ゲート電極部３２の側壁部について、転送側壁部３２ａとは逆側の壁部は、電荷転送に寄与しない、或いは殆ど寄与しない壁部であり、以下、「逆側壁部３２ｂ」と表記する。

なお、図示は省略するが、転送トランジスタＴＧ−Ａ側についても、縦ゲート電極部３２の転送側壁部３２ａは電荷転送に寄与する側の側壁部、すなわち、電荷転送経路ＤｅＡに面した側の側壁部となる。

ここで、縦型トランジスタは、縦ゲート電極部３２の側壁部の面積が大きくなる傾向となるため、該側壁部の容量が増大して転送トランジスタＴＧの応答速度の低下を招来する。
縦型トランジスタにおいて、縦ゲート電極部３２の側壁部の容量Ｃは、縦ゲート電極部３２のゲート酸化膜の誘電率をε、面積をＳ、厚さをｄとしたとき、

Ｃ＝εＳ／ｄ ・・・［式１］

で表される。

ここで、縦ゲート電極部３２において、転送側壁部３２ａについてはゲート酸化膜の厚さｄは電荷転送に適した厚さに設定すべきである。一方、逆側壁部３２ｂについては、電荷転送に寄与しないものとみなすことができるため、酸化膜の厚さｄについて転送側壁部３２ａのような制約を設ける必要はないと言える。

そこで、本実施形態では、縦ゲート電極部３２について、逆側壁部３２ｂの酸化膜厚を転送側壁部３２ａの酸化膜厚よりも厚くしている。
このように酸化膜厚を厚くすることで、［式１］より、容量Ｃを低減できることが分かる。

容量Ｃとしての、縦ゲート電極部３２の側壁容量の低減が図られることで、転送トランジスタＴＧの高速スイッチング動作が可能となり、電荷振り分け動作の高速化を図ることができる。
また、容量Ｃの低減により、深部まで電位をかけることが可能となるため、転送トランジスタＴＧの駆動電圧の低減を図ることが可能となり、センサ部１の省電力化を図ることができる。

ここで、本例では、逆側壁部３２ｂの酸化膜の少なくとも一部を、ＳＴＩ４０の酸化膜と兼用するものとしている。
これにより、逆側壁部３２ｂの酸化膜形成工程を画素間分離のための酸化膜形成工程にマージすることが可能となる。

図７及び図８を参照し、ＳＴＩ４０及びＦＦＴＩ４１の形成工程の概要を説明する。
図７は、表面工程の説明図である。表面工程は、画素Ｐｘを形成する半導体基板の表面側から半導体基板に対する加工を施す工程である。
先ず、図７Ａに示すように、半導体基板の表面Ｓｓ側からＦＦＴＩ４１形成用のトレンチ（溝）Ｔ１を切削により形成する。このトレンチＴ１は、ＦＦＴＩ用のトレンチであるため、表面Ｓｓから裏面Ｓｂまでを貫通して形成される。
次いで、トレンチＴ１形成後の半導体基板に熱処理を施すことで酸化膜（熱酸化膜）５０を形成する（図７Ｂ）。この酸化膜５０は、例えば前述した絶縁膜３０として機能するものとなる。

図７Ｂの工程に続き、図７Ｃに示すようにトレンチＴ１内にＦＦＴＩ４１の仮材料５１を充填する。この仮材料５１としては、例えばポリシリコン（poly-Si）を充填する。
次いで、図７Ｄに示すように、仮材料５１の形成位置（ＦＦＴＩ４１の形成位置）上に表面Ｓｓ側からＳＴＩ４０用のトレンチＴ２を形成する。
さらに、半導体基板に対する熱処理等によりトレンチＴ２と半導体基板との界面に酸化膜５０を形成し（図７Ｅ）、トレンチＴ２に対してＳＴＩ４０の形成材料（本例ではＳｉＯ₂）を充填して、ＳＴＩ４０を形成する（図７Ｆ）。

図８は、裏面工程の説明図である。裏面工程は、図７Ｆで説明したＳＴＩ４０の形成後、半導体基板の表裏を逆転させて裏面Ｓｂ側からの加工を施す工程となる。図８Ａでは、ＳＴＩ４０の形成後、半導体基板の表裏を逆転させた状態を示している。
裏面工程では、先ず図８Ｂに示すように、半導体基板の裏面Ｓｂ上にＦＦＴＩ４１の形成位置をガイドする開口パターンを有するマスク５２を形成する。そして、図８Ｃに示すように、このマスク５２に従って例えばウェット処理によりトレンチＴ１内に充填されていた仮材料５１を除去した上で、図８Ｄに示すようにトレンチＴ１内にＦＦＴＩ４１の形成材料（本例ではＳｉＯ₂）を充填して、ＦＦＴＩ４１を形成する。

ここで、ＦＦＴＩ４１は、上記のように半導体基板の表面Ｓｓ側から裏面Ｓｂ側にかけて切削されたトレンチＴ１により形成されるものである。このとき、トレンチＴ１の幅は、切削の進行方向側にいくほど徐々に狭まる傾向となる。このため、ＦＦＴＩ４１は、表面Ｓｓ側よりも裏面Ｓｂ側の方が幅が狭くなるという特徴を有する。

逆側壁部３２ｂの酸化膜の少なくとも一部をＳＴＩ４０の酸化膜と兼用するものとすることで、逆側壁部３２ｂの酸化膜形成工程を、上記のようなＳＴＩ４０の形成工程にマージすることが可能となる。

図９は、画素間分離構造として画素間にわたり形成されるＳＴＩ４０を平面視した図である。なお、図９では説明上、画素Ｐｘの数を四つとしている。
図示のように本例では、平面視においてＳＴＩ４０の交差点部の幅を他部（ＳＴＩ４０の交差点部を除く部分）よりも太くしている。
これにより、図４に示した転送トランジスタＴＧ−Ａ、ＴＧ−Ｂの配置に対応して、逆側壁部３２ｂの酸化膜の少なくとも一部をＳＴＩ４０の酸化膜と兼用することができる。ＳＴＩ４０の交差部分の幅を太くするという簡易な手法により、縦ゲート電極部３２の側壁容量低減を図ることができる。

ここで、図１０の模式図に示すように、ＦＦＴＩ４１については、交差点部の幅を太くしないこともできるし、図１１の模式図に示すようにＳＴＩ４０と同様に交差点部の幅を他部よりも太くすることもできる。
ＳＴＩ４０のみでなくＦＦＴＩ４１についても交差点部の幅を太くすることで、画素アレイ部１１のフレーム強度（フレーム剛性）向上が図られる。

＜２．第二実施形態＞

図１２及び図１３は、第二実施形態としての画素Ｐｘの概略構造を説明するための図であり、図１２は、先の図４と同様、画素Ｐｘを表面Ｓｓ側から観察した平面図であり、図１３は、画素Ｐｘを図１２に示すＢ−Ｂ’線の位置でＺ方向に切断した際の断面の様子を示した断面図である。
なお、以下の説明において、転送トランジスタＴＧを除く部分については、既に説明図済みとなった部分と同様となる部分は同一符号を付して説明を省略する。

図１２に示すように、この場合の転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、図４の場合のように対角の関係には配置されず、平面視での形状も矩形とされている。転送トランジスタＴＧ−Ａは、図４における転送トランジスタＴＧ−Ａの位置からＸ方向の中央寄りとなる位置に配置され、Ｘ方向において転送トランジスタＴＧ−Ａ、リセットトランジスタＲＳＴ−Ａ、増幅トランジスタＡＭＰ−Ａ、選択トランジスタＳＥＬ−Ａの順で配列されている。
転送トランジスタＴＧ−Ｂは、図４における転送トランジスタＴＧ−Ｂの位置からＹ方向の中央寄りとなる位置に配置され、Ｙ方向において転送トランジスタＴＧ−Ｂ、リセットトランジスタＲＳＴ−Ｂ、増幅トランジスタＡＭＰ−Ｂ、選択トランジスタＳＥＬ−Ｂの順で配列されている。

図１３では転送トランジスタＴＧ−Ｂの断面を示しているが、この場合の転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、縦ゲート電極部３２を二本有している。一方の縦ゲート電極部３２は画素Ｐｘの外周寄りに位置し、他方の縦ゲート電極部３２は画素Ｐｘの内周寄りに位置されている。

この場合の転送トランジスタＴＧ−Ａ、ＴＧ−Ｂは、図１３中の矢印Ｐｅで示す、二本の縦ゲート電極部３２間の領域を介してフォトダイオードＰＤからの電荷の転送を行う。すなわち、この場合の電荷転送経路は、該二本の縦ゲート電極部３２間の領域を経由する経路となる。
このため、各縦ゲート電極部３２において、この電荷転送経路に面した側の側壁部が転送側壁部３２ａとされ、その逆側に位置する側壁部が逆側壁部３２ｂとなる。

本例では、二本の縦ゲート電極部３２のうち画素Ｐｘの外周側に位置する縦ゲート電極部３２の逆側壁部３２ｂについては、酸化膜の少なくとも一部をＳＴＩ４０と兼用として、転送側壁部３２ａよりも酸化膜厚を厚くしている。
一方、内周側に位置する縦ゲート電極部３２の逆側壁部３２ｂについては、図示のような酸化膜３５を形成することで、転送側壁部３２ａよりも酸化膜厚を厚くしている。
本例において、この酸化膜３５については、図１２に示す平面視において、フォトダイオードＰＤの各辺のうち転送トランジスタＴＧ−Ｂ、リセットトランジスタＲＳＴ−Ｂ、増幅トランジスタＡＭＰ−Ｂ、選択トランジスタＳＥＬ−Ｂが配列された辺と、転送トランジスタＴＧ−Ａ、リセットトランジスタＲＳＴ−Ａ、増幅トランジスタＡＭＰ−Ａ、選択トランジスタＳＥＬ−Ａが配列された辺の二辺に沿って連続的に形成している。
なお、この酸化膜３５の形成態様はあくまで一例に過ぎず、該態様に限定されるものではない。

上記のように二本の縦ゲート電極部３２間の領域を介して電荷転送を行う構造とすることで、電荷の転送効率向上が図られる。

なお、上記では二本の縦ゲート電極部３２を有する例について、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂを画素Ｐｘの対角に配置しない例を挙げたが、図４のように対角に配置することもできる。その場合、二本の縦ゲート電極部３２のうち画素内周側に位置する縦ゲート電極部３２における逆側壁部３２ｂの酸化膜は、ＳＴＩ４０の形成工程とは別工程で形成し、転送側壁部３２ａの酸化膜厚よりも厚くする。

＜３．第三実施形態＞

図１４は、第三実施形態としての画素Ｐｘの概略構造を説明するための図である。
ここで、第三実施形態において、平面視での画素Ｐｘの構造は先の図４に示したものと同様であるとする。図１４では、第三実施形態としての画素Ｐｘについて、図４で示したＡ−Ａ’線で切断した際の断面の様子を示している。

第三実施形態では、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂのそれぞれにおいて、縦ゲート電極部３２の逆側壁部３２ｂが図示のような段形状を有する。具体的に、この場合の逆側壁部３２ｂは、先端部が転送側壁部３２ａ側にオフセットされた段形状を有している。

図１５は、このような逆側壁部３２ｂの段形状を形成するための縦ゲート電極部３２の形成工程を説明するための図である。
図１５Ａは、半導体基板にＳＴＩ４０及びＦＦＴＩ４１が形成された状態を模式的に示している。この図１５Ａに示す状態から、図１５Ｂに示すような切削位置ガイド用の開口５３ａが形成されたマスク５３により、縦ゲート電極部３２を形成するためのＳＴＩ４０の切削を行う。具体的には、開口５３ａの画素中央側の端部を、ＳＴＩ４０における画素中央側の端部に合わせて縦ゲート電極部３２形成のためのＳＴＩ４０の切削を行う。これにより、ＳＴＩ４０に図１５Ｃに示すような縦ゲート電極部３２形成用の溝部が形成される。

しかしながら、マスク５３の形成工程においてはマスク５３形成位置の誤差が生じ得るものであり、仮に、マスク５３が画素中央方向とは反対側にずれてしまった場合には、切削後にＳＴＩ４０の酸化膜が残存し、転送側壁部３２ａの酸化膜厚が理想値よりも厚くなってしまう。

このため、第三実施形態では、図１５Ｄのようにマスク５３を図１５Ｂの場合よりも画素中央側寄りに形成し、縦ゲート電極部３２形成のためのＳＴＩ４０の切削を行う。このとき、切削においては、切削の進行方向側にいくに連れて溝幅が狭まる傾向となるため、結果として、図１５Ｅに示すように、先端部が画素中央方向にオフセットされた段形状を有する溝が形成される。
この段形状が、図１４で示したような逆側壁部３２ｂの段形状として反映される。

この点から理解されるように、図１４に示したような段形状の逆側壁部３２ｂを有する縦ゲート電極部３２を備えた構成とすることで、転送側壁部３２ａの酸化膜厚が厚くなってしまうことの防止を図ることができる。また、図１４に示す段形状によれば、逆側壁部３２ｂの一部が転送側壁部３２ａ側にオフセットされるため、その分、逆側壁部３２ｂの酸化膜厚を稼ぐことができる。
このように第三実施形態によれば、転送側壁部３２ａの酸化膜厚が過大となることの防止により電荷転送効率の向上を図りつつ、縦ゲート電極部３２の側壁容量低減を図ることができる。

＜４．変形例＞
［4-1．第一例］

なお、実施形態としては上記により説明した具体例に限定されるものではなく、多様な変形例としての構成を採り得るものである。
図１６は、第一変形例としての画素Ｐｘ’の概略構造を説明するための平面図である。
第一変形例は、４ＴＡＰ構成への適用例である。４ＴＡＰの画素Ｐｘ’においては、転送トランジスタＴＧとして、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂに加え、転送トランジスタＴＧ−Ｃ、ＴＧ−Ｄの計四つが設けられる。
転送トランジスタＴＧ−Ｃに対しては、フローティングディフュージョンＦＤ−Ｃ、リセットトランジスタＲＳＴ−Ｃ、増幅トランジスタＡＭＰ−Ｃ、選択トランジスタＳＥＬ−Ｃが設けられ、転送トランジスタＴＧ−Ｄに対しては、フローティングディフュージョンＦＤ−Ｄ、リセットトランジスタＲＳＴ−Ｄ、増幅トランジスタＡＭＰ−Ｄ、選択トランジスタＳＥＬ−Ｄが設けられている。

このような４ＴＡＰの画素Ｐｘ’では、フォトダイオードＰＤに蓄積された電荷が転送トランジスタＴＧ−Ａ、ＴＧ−Ｂ、ＴＧ−Ｃ、ＴＧ−Ｄを介して、それぞれフローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂ、ＦＤ−Ｃ、ＦＤ−Ｄに振り分けられる。フローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂ、ＦＤ−Ｃ、ＦＤ−Ｄに蓄積された電荷は、選択トランジスタＳＥＬ−Ａ、ＳＥＬ−Ｂ、ＳＥＬ−Ｃ、ＳＥＬ−Ｄのうち符号末尾のアルファベットが同一の選択トランジスタＳＥＬがオンとされたことに応じて、増幅トランジスタＳＥＬ−Ａ、ＳＥＬ−Ｂ、ＳＥＬ−Ｃ、ＳＥＬ−Ｄのうち符号末尾のアルファベットが同一の増幅トランジスタＡＭＰで増幅されて、それぞれ対応する信号線２２（２２−Ａ、２２−Ｂ、２２−Ｃ、２２−Ｄ）を介して読み出される。

［4-2．第二例］

図１７は、第二変形例としての画素Ｐｘの概略構造を説明するための断面図である。
第二変形例としての画素Ｐｘは、ＦＦＴＩ４１に代えてＲＤＴＩ（Reversed Deep Trench Isolation：リバースドディープトレンチアイソレーション）４５が形成されたものである。
ＲＤＴＩ４５は、ＦＦＴＩ４１と同様に、画素間分離構造として前述した光学的抑制機能と電気的抑制機能とを担うものとなるが、ＦＦＴＩ４１とは異なり、裏面Ｓｂ側からの切削工程により形成したトレンチに絶縁材料を充填して形成される。また、ＲＤＴＩ４５は、ＦＦＴＩ４１のように基板を貫通するトレンチの形成を伴うものではなく、表面Ｓｓ側の先端部はＳＴＩ４０には到達していない。
なお、ＲＤＴＩ４５は、例えばＳｉＯ₂等の酸化膜で構成することができる。

ＲＤＴＩ４５は、トレンチを裏面Ｓｂ側から表面Ｓｓ側に向けての切削により形成するので、図示のように、裏面Ｓｂ側よりも表面Ｓｓ側の方が幅が狭くなるという特徴を有する。

［4-3．その他変形例］

これまでの説明では、ＳＴＩ４０がＳｉＯ₂で構成される例を挙げたが、ＳＴＩ４０はＬｏｗ−ｋ材料で構成することもできる。Ｌｏｗ−ｋ材料としては、例えば、ＳｉＯ₂にフッ素を添加したＳｉＯＦ等の材料を挙げることができる。
ＳＴＩ４０をＬｏｗ−ｋ材料で構成することで、逆側壁部３２ｂの酸化膜の少なくとも一部がＬｏｗ−ｋ材料で構成されることになり、縦ゲート電極部３２の側壁容量のさらなる低減を図ることができる。

また、これまでの説明では、ＦＦＴＩ４１がＳｉＯ₂で構成される例を挙げたが、ＦＦＴＩ４１はポリシリコンで構成することもできる。
これにより、ＦＦＴＩ４１の形成過程（図７及び図８を参照）において、トレンチ内に充填したポリシリコンを除去する工程やポリシリコン除去後のトレンチ内に別材料（本例ではＳｉＯ₂）を充填する工程を不要とすることが可能となる。
従って、センサ部１の製造プロセスの効率化を図ることができ、センサ部１の製造コスト削減を図ることができる。

また、転送トランジスタＴＧの形状については、これまでに説明した具体例に限定されない。
例えば、図１８の平面図に示すようなＬ字型の形状や、図１９の平面図に示すような円形状とすることが考えられる。
Ｌ字形状による転送トランジスタＴＧ−Ａ、ＴＧ−Ｂについては、図１８の例のように画素Ｐｘにおける対角の関係となる角部に配置することが考えられる。この場合、転送トランジスタＴＧ−Ａ、ＴＧ−ＢのＬ字の二辺のうち、画素Ｐｘの内周側に位置する辺側に転送側壁部３２ａが形成される。
図１９では、円形状による転送トランジスタＴＧ−Ａ、ＴＧ−Ｂについて、画素Ｐｘにおける対角の関係となる角部に配置する例を示しているが、配置位置はこれに限定されるものではない。

図２０の平面図は、転送トランジスタＴＧ−Ａ、ＴＧ−Ｂの配置について、先の図１２と同様の配置を示している。
図１２は、ゲート電極部３２を二本とする場合における転送トランジスタＴＧ−Ａ、ＴＧ−Ｂの配置例として示したが、このような配置は、縦ゲート電極部３２を一本とする構成にも適用可能である。この場合、図１２や図１３で説明した酸化膜３５の形成は不要である。

これまでの説明では、フォトダイオードＰＤの電荷を転送トランジスタＴＧを介してフローティングディフュージョンＦＤに転送する構成を例示したが、例えばグローバル読み出しに対応する構成として、フォトダイオードＰＤの電荷を転送トランジスタＴＧを介してメモリ素子に転送後、該メモリ素子に蓄積された電荷を、別途の転送トランジスタを介してフローティングディフュージョンＦＤに転送する構成を採ることもできる。なお、この場合において、上記のメモリ素子は、光電変換素子に蓄積された電荷を保持する電荷保持部であると言うことができる。

また、これまでの説明では、センサ部１が間接ＴｏＦ方式による測距のためのセンシングを行う例を挙げたが、本技術は、光電変換素子に蓄積された電荷を保持する第一電荷保持部と第二電荷保持部と、前記電荷を第一電荷保持部に転送する縦型トランジスタによる第一転送トランジスタと、前記電荷を第二電荷保持部に転送する縦型トランジスタによる第二転送トランジスタとを有する画素を備えたセンサ装置に広く好適に適用できるものである。

＜５．実施形態のまとめ＞

以上で説明したように実施形態としてのセンサ装置（センサ部１）は、光電変換を行う光電変換素子（フォトダイオードＰＤ）と、光電変換素子に蓄積された電荷を保持する第一電荷保持部、及び第二電荷保持部（例えば、フローティングディフュージョンＦＤ−Ａ、ＦＤ−Ｂ）と、電荷を第一電荷保持部に転送する第一転送トランジスタ（例えば、転送トランジスタＴＧ−Ａ）と、電荷を第二電荷保持部に転送する第二転送トランジスタ（例えば、転送トランジスタＴＧ−Ｂ）と、を有する画素（同Ｐｘ、Ｐｘ’）を備え、第一、及び第二転送トランジスタは、縦ゲート電極部（同３２）を有する縦型トランジスタで構成され、第一、及び第二転送トランジスタのそれぞれにおいて、縦ゲート電極部の側壁部のうち電荷の転送経路に面した側の壁部である転送側壁部（同３２ａ）とは逆側に位置する逆側壁部（同３２ｂ）の酸化膜厚が、転送側壁部の酸化膜厚よりも厚くされたものである。
縦型トランジスタによる転送トランジスタにおいて、上記のように逆側壁部の酸化膜厚が転送側壁部の酸化膜厚よりも厚くされることで、電荷転送に寄与する転送側壁部についてはゲート酸化膜の厚さを電荷転送に適した膜厚としながら、逆側壁部の酸化膜厚を厚くすることで縦ゲート電極部の側壁容量低減を図ることが可能となる。
縦ゲート電極部の側壁容量低減が図られることで、転送トランジスタの高速スイッチング動作が可能となり、電荷振り分け動作の高速化を図ることができる。
また、深部まで電位をかけることが可能となるため、転送トランジスタの駆動電圧の低減を図ることが可能となり、センサ装置の省電力化を図ることができる。

また、実施形態としてのセンサ装置においては、画素を複数備え、逆側壁部の酸化膜の少なくとも一部が画素間分離のための酸化膜と兼用されている。
これにより、逆側壁部の酸化膜形成工程を画素間分離のための酸化膜形成工程にマージすることが可能となる。
従って、縦ゲート電極部の側壁容量低減を図る上で、センサ装置の製造プロセスの効率化を図ることができ、センサ装置の製造コスト削減を図ることができる。

さらに、実施形態としてのセンサ装置においては、逆側壁部の酸化膜の少なくとも一部がシャロートレンチアイソレーション（ＳＴＩ４０）と兼用されている。
これにより、逆側壁部の酸化膜形成工程を画素間分離のためのシャロートレンチアイソレーションの形成工程にマージすることが可能となる。
従って、縦ゲート電極部の側壁容量低減を図る上で、センサ装置の製造プロセスの効率化を図ることができ、センサ装置の製造コスト削減を図ることができる。

さらにまた、実施形態としてのセンサ装置においては、第一、及び第二転送トランジスタが矩形による画素の対角の関係となる角部に配置されている。
これにより、転送側壁部よりも逆側壁部の酸化膜厚を厚くする構造を、シャロートレンチアイソレーションの交差部分の幅を太くするという簡易な手法で実現することが可能となる。
従って、縦ゲート電極部の側壁容量低減を図る上で、センサ装置の製造プロセスが複雑化することの防止を図ることができ、センサ装置の製造効率の向上、及びそれによる製造コストの削減を図ることができる。

また、実施形態としてのセンサ装置においては、画素間分離のための構造としてフロントフルトレンチアイソレーション（ＦＦＴＩ４１）を備え、シャロートレンチアイソレーション、及びフロントフルトレンチアイソレーションは、それぞれ交差点部の幅が他部よりも太くされている。
シャロートレンチアイソレーションのみでなくフロントフルトレンチアイソレーションについても交差点部の幅が太くされることで、画素アレイ部のフレーム強度（フレーム剛性）向上が図られる。
従って、センサ装置の剛性を高めることができる。

さらに、実施形態としてのセンサ装置においては、第一、及び第二転送トランジスタは、それぞれ縦ゲート電極部を二本有し、該二本の縦ゲート電極部間の領域を介して電荷の転送を行っている。
二本の縦ゲート電極部間の領域を介して電荷転送を行う構造とすることで、電荷の転送効率向上が図られる。
従って、転送トランジスタの駆動電圧の低減を図ることが可能となり、センサ装置の省電力化を図ることができる。また、この場合も、逆側壁部の酸化膜厚が厚くされるので、側壁容量の低減が図られ、振り分け速度の高速化を図ることができる

さらにまた、実施形態としてのセンサ装置においては、第一、及び第二転送トランジスタにおいて、逆側壁部は、先端部が転送側壁部側にオフセットされた段形状を有している。
これにより、縦型トランジスタの形成工程において転送側壁部の酸化膜厚が厚くなってしまうことの防止を図りつつ、逆側壁部の酸化膜厚の拡大化を図ることが可能となる。
従って、電荷転送効率の向上を図りつつ、縦ゲート電極部の側壁容量低減、すなわち電荷振り分け動作の高速化を図ることができる。

また、実施形態としてのセンサ装置においては、画素を複数備え、画素間分離のための構造としてシャロートレンチアイソレーションとフロントフルトレンチアイソレーションとを備え、フロントフルトレンチアイソレーションがポリシリコンで構成されている。
これにより、フロントフルトレンチアイソレーションの形成過程において、トレンチ内に充填したポリシリコンを除去する工程や、ポリシリコン除去後のトレンチ内に別材料を充填する工程を不要とすることが可能となる。
従って、センサ装置の製造プロセスの効率化を図ることができ、センサ装置の製造コスト削減を図ることができる。

さらに、実施形態としてのセンサ装置においては、シャロートレンチアイソレーションがＬｏｗ−ｋ材料で構成されている。
これにより、逆側壁部の酸化膜の少なくとも一部がＬｏｗ−ｋ材料で構成される。
従って、縦ゲート電極部の側壁容量のさらなる低減を図ることができ、電荷振り分け動作のさらなる高速化を図ることができる。

さらにまた、実施形態としてのセンサ装置においては、画素を複数備え、画素間分離のための構造としてリバースドディープトレンチアイソレーションを備えている。
これにより、画素間分離のための構造としてリバースドディープトレンチアイソレーションを採用した場合に対応して縦ゲート電極部の側壁容量低減が図られることで、転送トランジスタの高速スイッチング動作が可能となり、電荷振り分け動作の高速化を図ることができる。

なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。

＜６．本技術＞

なお本技術は以下のような構成も採ることができる。
（１）
光電変換を行う光電変換素子と、
前記光電変換素子に蓄積された電荷を保持する第一電荷保持部、及び第二電荷保持部と、
前記電荷を前記第一電荷保持部に転送する第一転送トランジスタと、
前記電荷を前記第二電荷保持部に転送する第二転送トランジスタと、を有する画素を備え、
前記第一、及び第二転送トランジスタは、縦ゲート電極部を有する縦型トランジスタで構成され、
前記第一、及び第二転送トランジスタのそれぞれにおいて、前記縦ゲート電極部の側壁部のうち前記電荷の転送経路に面した側の壁部である転送側壁部とは逆側に位置する逆側壁部の酸化膜厚が、前記転送側壁部の酸化膜厚よりも厚くされた
センサ装置。
（２）
前記画素を複数備え、
前記逆側壁部の酸化膜の少なくとも一部が画素間分離のための酸化膜と兼用された
前記（１）に記載のセンサ装置。
（３）
前記逆側壁部の酸化膜の少なくとも一部がシャロートレンチアイソレーションと兼用された
前記（２）に記載のセンサ装置。
（４）
前記第一、及び第二転送トランジスタが矩形による前記画素の対角の関係となる角部に配置された
前記（３）に記載のセンサ装置。
（５）
画素間分離のための構造としてフロントフルトレンチアイソレーションを備え、
前記シャロートレンチアイソレーション、及び前記フロントフルトレンチアイソレーションは、それぞれ交差点部の幅が他部よりも太くされた
前記（４）に記載のセンサ装置。
（６）
前記第一、及び第二転送トランジスタは、それぞれ前記縦ゲート電極部を二本有し、該二本の縦ゲート電極部間の領域を介して前記電荷の転送を行う
前記（１）から（５）の何れかに記載のセンサ装置。
（７）
前記第一、及び第二転送トランジスタにおいて、前記逆側壁部は、先端部が前記転送側壁部側にオフセットされた段形状を有する
前記（１）から（６）の何れかに記載のセンサ装置。
（８）
前記画素を複数備え、
画素間分離のための構造としてシャロートレンチアイソレーションとフロントフルトレンチアイソレーションとを備え、
前記フロントフルトレンチアイソレーションがポリシリコンで構成された
前記（１）から（７）の何れかに記載のセンサ装置。
（９）
前記シャロートレンチアイソレーションがＬｏｗ−ｋ材料で構成された
前記（３）から（８）の何れかに記載のセンサ装置。
（１０）
前記画素を複数備え、
画素間分離のための構造としてリバースドディープトレンチアイソレーションを備えた
前記（１）から（４）の何れかに記載のセンサ装置。

Ｐｘ，Ｐｘ’ 画素
ＰＤ フォトダイオード
ＯＦＧ ＯＦゲートトランジスタ
ＦＤ フローティングディフュージョン
ＴＧ 転送トランジスタ
ＲＳＴ リセットトランジスタ
ＡＭＰ 増幅トランジスタ
ＳＥＬ 選択トランジスタ
Ｓｓ 表面
Ｓｂ 裏面
ＤｅＡ、ＤｅＢ 電荷転送経路
３０ 絶縁膜
３１ 平面ゲート電極部
３２ 縦ゲート電極部
３２ａ 転送側壁部
３２ｂ 逆側壁部
３５ 酸化膜
４０ ＳＴＩ（シャロートレンチアイソレーション）
４１ ＦＦＴＩ（フロントフルトレンチアイソレーション）
４５ ＲＤＴＩ（リバースドディープトレンチアイソレーション）
Ｔ１，Ｔ２ トレンチ
５０ 酸化膜
５１ 仮材料

Claims (10)

1. 光電変換を行う光電変換素子と、
   前記光電変換素子に蓄積された電荷を保持する第一電荷保持部、及び第二電荷保持部と、
   前記電荷を前記第一電荷保持部に転送する第一転送トランジスタと、
   前記電荷を前記第二電荷保持部に転送する第二転送トランジスタと、を有する画素を備え、
   前記第一、及び第二転送トランジスタは、縦ゲート電極部を有する縦型トランジスタで構成され、
   前記第一、及び第二転送トランジスタのそれぞれにおいて、前記縦ゲート電極部の側壁部のうち前記電荷の転送経路に面した側の壁部である転送側壁部とは逆側に位置する逆側壁部の酸化膜厚が、前記転送側壁部の酸化膜厚よりも厚くされた
   センサ装置。
2. 前記画素を複数備え、
   前記逆側壁部の酸化膜の少なくとも一部が画素間分離のための酸化膜と兼用された
   請求項１に記載のセンサ装置。
3. 前記逆側壁部の酸化膜の少なくとも一部がシャロートレンチアイソレーションと兼用された
   請求項２に記載のセンサ装置。
4. 前記第一、及び第二転送トランジスタが矩形による前記画素の対角の関係となる角部に配置された
   請求項３に記載のセンサ装置。
5. 画素間分離のための構造としてフロントフルトレンチアイソレーションを備え、
   前記シャロートレンチアイソレーション、及び前記フロントフルトレンチアイソレーションは、それぞれ交差点部の幅が他部よりも太くされた
   請求項４に記載のセンサ装置。
6. 前記第一、及び第二転送トランジスタは、それぞれ前記縦ゲート電極部を二本有し、該二本の縦ゲート電極部間の領域を介して前記電荷の転送を行う
   請求項１に記載のセンサ装置。
7. 前記第一、及び第二転送トランジスタにおいて、前記逆側壁部は、先端部が前記転送側壁部側にオフセットされた段形状を有する
   請求項１に記載のセンサ装置。
8. 前記画素を複数備え、
   画素間分離のための構造としてシャロートレンチアイソレーションとフロントフルトレンチアイソレーションとを備え、
   前記フロントフルトレンチアイソレーションがポリシリコンで構成された
   請求項１に記載のセンサ装置。
9. 前記シャロートレンチアイソレーションがＬｏｗ−ｋ材料で構成された
   請求項３に記載のセンサ装置。
10. 前記画素を複数備え、
    画素間分離のための構造としてリバースドディープトレンチアイソレーションを備えた
    請求項１に記載のセンサ装置。

Images