CN113889492A - 具有抬高式浮动扩散部的图像传感器 - Google Patents

具有抬高式浮动扩散部的图像传感器 Download PDF

Info

Publication number
CN113889492A
CN113889492A CN202110724034.5A CN202110724034A CN113889492A CN 113889492 A CN113889492 A CN 113889492A CN 202110724034 A CN202110724034 A CN 202110724034A CN 113889492 A CN113889492 A CN 113889492A
Authority
CN
China
Prior art keywords
floating diffusion
doped
region
layer
pixel cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110724034.5A
Other languages
English (en)
Inventor
文成烈
姜熙秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN113889492A publication Critical patent/CN113889492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

本申请案涉及一种具有抬高式浮动扩散部的图像传感器。形成一种具有抬高式浮动扩散区域的像素单元以减少扩散泄漏(例如栅致漏极泄漏、结泄漏等)。所述浮动扩散区域可经由通过在半导体衬底上及掺杂浮动扩散区域下面安置中介层(例如未掺杂、轻掺杂等)分离所述掺杂浮动扩散区域与所述半导体衬底来抬高。例如，所述抬高式浮动扩散区域可由轻掺杂或未掺杂基底或中介层及重掺杂(例如As掺杂)“抬高式”层构成的堆叠式材料层形成。在一些实例中，所述堆叠式材料层可由第一及第二外延生长层形成。

Description

具有抬高式浮动扩散部的图像传感器
技术领域
本公开大体上涉及图像传感器，且特定来说(但非排他地)，涉及旨在抑制浮动扩散泄漏的图像传感器。
背景技术
CMOS图像传感器(CIS)已变得无处不在。其广泛用于数字静态相机、蜂窝电话、监控相机及医学、汽车及其它应用中。典型图像传感器响应于从外部场景反射的图像光入射于图像传感器上而操作。图像传感器包含具有吸收入射图像光的一部分且在吸收图像光之后产生图像电荷的光敏元件(例如光电二极管)的像素阵列。像素中的每一者的图像电荷可经测量为随入射图像光而变化的每一光敏元件的输出电压。换句话说，所产生的图像电荷量与图像光的强度成比例，其用于产生表示外部场景的数字图像(即，图像数据)。
典型图像传感器操作如下。来自外部场景的图像光入射于图像传感器上。图像传感器包含多个光敏元件，使得每一光敏元件吸收入射图像光的一部分。包含于图像传感器中的光敏元件(例如光电二极管)各自在吸收图像光之后产生图像电荷。所产生的图像电荷量与图像光的强度成比例。所产生的图像电荷可用于产生表示外部场景的图像。
图像传感器的集成电路(IC)技术不断改进，尤其是随着对更高分辨率及更低功耗的持续需求而不断改进。此类改进往往涉及按比例缩小装置几何形状以实现更低制造成本、更高装置集成密度、更高速度及更佳性能。
但随着图像传感器的小型化进展，图像传感器架构内的缺陷变得更加明显且会降低图像的图像质量。举例来说，图像传感器的特定区域内过量电流泄漏会致使高暗电流、传感器噪声、白像素缺陷及类似者。这些缺陷会使来自图像传感器的图像质量显著恶化，这会导致良率降低且制造成本升高。
发明内容
本公开的一个实施例提供一种像素单元，其包括：半导体衬底，其具有前表面及具有第一导电类型的掺杂阱区域；第一光电二极管，其经安置于半导体衬底中相邻于所述掺杂阱区域，所述第一光电二极管经调适以响应于入射光而光生图像电荷；第二光电二极管，其经安置于所述半导体衬底中相邻于所述掺杂阱区域，所述第二光电二极管经调适以响应于入射光而光生图像电荷；第一传输门，其经安置成接近所述半导体衬底的所述前表面；第二传输门，其经安置成接近所述半导体衬底的所述前表面，所述第二传输门经定位成与所述第一传输门相距一间隔距离；浮动扩散部，其经安置于所述第一与第二传输门之间，所述浮动扩散部包括安置于所述半导体衬底的所述前表面上相邻于所述掺杂阱区域的第一浮动扩散层及安置于所述第一浮动扩散层上的第二浮动扩散层，所述第二浮动扩散层具有与所述第一导电类型相反的第二导电类型；其中所述第一及第二传输门经耦合以将所述图像电荷从所述第一及第二光电二极管传送到所述第二浮动扩散层。
本公开的另一实施例提供一种用于减少像素单元中的扩散泄漏的方法，所述像素单元形成于半导体衬底中，所述像素单元包含具有第一及第二光敏元件的像素区域、安置于所述第一与第二光敏元件之间且具有第一导电类型的掺杂阱区域及接近所述半导体衬底且定位于所述掺杂阱区域之上的第一及第二传输门，所述像素单元还具有经安置成相邻于所述像素区域的像素晶体管区域，所述方法包括：通过在所述掺杂阱区域上及掺杂浮动扩散区域下面安置中介层来分离所述掺杂浮动扩散区域与所述半导体衬底的所述掺杂阱区域，其中所述掺杂浮动扩散区域具有第二导电类型且经连接到所述像素晶体管区域的一或多个晶体管。
本公开的又另一实施例提供一种用于制造具有减少扩散泄漏的像素单元的方法，所述方法包括：在第一导电类型的半导体衬底的前侧上形成凹槽，所述凹槽形成于相邻第一与第二传输门之间；在所述凹槽中形成第一外延层；及在所述第一外延层上形成第二导电类型的第二外延层以形成浮动扩散区域，所述第二导电类型与所述第一导电类型相反。
附图说明
图1说明根据本公开的实施例的图像传感器的一个实例。
图2是根据本公开的实施例的像素单元的一个实例的说明性示意图。
图3是根据本公开的实施例的像素单元的一个实例的示意性部分俯视图。
图4是沿着线4-4截取的图3的像素单元的示意性横截面图。
图5是根据本公开的实施例的用于制造图3的像素单元的实例流程图。
对应元件符号指示所有诸图中的对应组件。所属领域的技术人员应了解，图中的元件是为了简单及清楚而说明，且不一定按比例绘制。举例来说，图中一些元件的尺寸可相对于其它元件放大以帮助改进本公开的各种实施例的理解。此外，通常不描绘在商业可行实施例中有用或必要的常见但好理解的元件以促进本公开的这些各种实施例的无障碍观看。
具体实施方式
本文中描述用于抑制CMOS图像传感器中的浮动扩散泄漏(栅致漏极泄漏(GIDL)、结泄漏等)的具有抬高式浮动扩散部的设备的实例。还提供用于制造具有抬高式浮动扩散部的设备的方法的实例。因此，在以下描述中，陈述众多特定细节以提供实例的详尽理解。然而，相关领域的技术人员应认识到，可不运用特定细节中的一或多者或运用其它方法、组件、材料等来实践本文中描述的技术。在其它例子中，未展示或详细描述众所周知的结构、材料或操作以免模糊某些方面。
本说明书中参考“一个实例”或“一个实施例”意味着结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，出现于本说明书的各个位置中的短语“在一个实例中”或“在一个实施例”不一定都指代相同实例。此外，可在一或多个实例中以任何合适方式组合特定特征、结构或特性。
此外，为了便于描述，本文中可使用例如“下面”、“下方”、“下”、“之下”、“上方”、“上”及类似者的空间相对术语来描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。应理解，除图中描绘的定向之外，空间相对术语还希望涵盖装置在使用或操作中的不同定向。举例来说，如果图中的装置翻转，那么描述为在其它元件或特征“下方”或“下面”或“之下”的元件将定向成在其它元件或特征“上方”。因此，示范性术语“下方”或“之下”可涵盖上方及下方两种定向。装置可以其它方式定向(旋转90度或呈其它定向)，且可因此解译本文中使用的空间相对描述符。
另外，还应理解，当层被称为“在两个层之间”时，其可为两个层之间的唯一层，或还可存在一或多个中介层。类似地，应理解，当元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件或可存在中介元件。相比而言，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中介元件。用于描述元件或层之间的关系的其它词语应以类似方式解译(例如“在…之间”对“直接在…之间”、“相邻于”对“直接相邻于”、“在…上”对“直接在…上”)。
在本说明书中，使用所属领域的若干术语。这些术语将采用其所属领域中的其一般含义，除非本文明确定义或其使用的上下文另外明确暗示。应注意，元素名称与符号在本发明中可互换使用(例如Si对硅)；然而，两者具有相同意义。
本文中可参考作为实例实施例的理想化实施例(及中间结构)的示意性说明的横截面说明来描述实例实施例。因而，可预期由例如制造技术及/或公差导致的说明的形状的变化。因此，实例实施例不应被理解为限于本文中说明的区域的特定形状，而是包含由(例如)制造导致的形状偏差。举例来说，说明为矩形的经植入区域可在其边缘处具有圆形或弯曲特征及/或植入物浓度梯度，而非从经植入到非植入区域的二进制变化。同样地，通过植入形成的掩埋区域可导致掩埋区域与植入通过其发生的表面之间的区域中的一些植入。因此，图中说明的区域是示意性的，且其形状不希望说明装置的区域的实际形状且不希望限制实例实施例的范围。
如将展示，公开图像传感器的像素单元的实例。这些实例中的一或多者可经布置成像素阵列且用于例如高动态范围成像。在一些实例中，采用共享像素单元架构，其中两个或两个以上光敏区域(例如光电二极管区域)通过相应转移晶体管耦合到共同浮动扩散部且耦合到例如共同复位晶体管及共同源极跟随器晶体管的共同晶体管。
在当前共享像素架构中，浮动扩散部(FD)经形成为定位于第一及第二光电二极管区域的传输门之间的半导体衬底的高度(+)掺杂区域。浮动扩散部由半导体衬底的相反掺杂区域包围。高度导电FD接点经耦合到浮动扩散部以连接到像素单元电路的其它组件，例如4T像素单元的复位晶体管及/或源极跟随器晶体管。栅极绝缘层(有时称为栅极氧化物(GOX)层)可用于隔离浮动扩散部(FD)与传输门。
通常，浮动扩散部经高度(+)掺杂以形成欧姆接触(例如，在浮动扩散部-接点结处提供较低接触电阻、较低IR降及/或较低功耗)。然而，将高度(+)掺杂区域用于浮动扩散部会使像素性能(例如白像素、固定图案化噪声)由于例如积分期间非常高泄漏而降级。举例来说，较高(+)掺杂区域与潜在重叠的多晶硅晶体管栅极之间的栅极边缘处的突变结增加栅致漏极泄漏(GIDL)。另外，高度(+)剂量植入物可致使结处的硅损坏，从而致使缺陷辅助穿遂(TAT)泄漏。
本公开的方法及技术试图解决与共享像素单元中的高度掺杂的浮动扩散区域相关联的这些问题或其它问题。例如，所公开的标的物的实例旨在最小化或减小像素单元的浮动扩散区域处或附近的泄漏电流以促进图像质量提高、良率提高、速度加快等。特定来说，所公开的标的物的实例旨在减少与具有共享像素设计的像素单元的浮动扩散区域相关联的扩散泄漏(例如栅致漏极泄漏(GIDL)、结泄漏等)。
如下文将更详细描述，在实例实施例中，像素单元的晶体管可为N金属氧化物半导体(NMOS)类型，其中金属可为多晶硅(poly-Si)、钨(W)及类似者，氧化物可为电介质，例如SiO2(例如，热生长或沉积于半导体材料上)，且半导体可对应于半导体材料的一部分，例如硅(例如单晶或多晶Si)、绝缘体上硅(SOI)等。
在本文中描述的各个实例中，抬高式浮动扩散区域经形成以减少像素单元(例如共享像素单元)的扩散泄漏(例如栅致漏极泄漏、结泄漏等)。在一些实例中，浮动扩散区域经由通过在半导体衬底上及掺杂浮动扩散区域下面安置中介层(例如未掺杂、轻掺杂等)分离掺杂浮动扩散区域与半导体衬底来抬高。
例如，在一些实例中，抬高式浮动扩散区域可由轻掺杂或未掺杂基底或中介层及重掺杂“抬高式”层构成的堆叠式材料层形成。抬高式层具有与半导体衬底(例如P型掺杂半导体衬底)的导电类型(第二导电类型)相反的第一导电类型，例如N型掺杂(例如As掺杂)。在一些实例中，堆叠式材料层可由第一及第二外延生长层形成。
未掺杂或轻掺杂中介层的形成及布置导致通过抑制栅极边缘下的掺杂扩散来减少或消除GIDL，因为避免栅极边缘下的突变结。未掺杂或轻掺杂中介层还降低通常由高(+)掺杂致使的硅损坏的可能性，借此降低TAT泄漏的可能性。此配置的重掺杂“抬高式层”在浮动扩散部处适当提供欧姆接触。
举例说明，图1说明说明根据本公开的技术及方法的实例图像传感器100的框图。图像传感器100可经实施为互补金属氧化物半导体(“CMOS”)图像传感器。如图1中说明的实例中展示，图像传感器100包含耦合到控制电路系统108及读出电路系统104的像素阵列102，读出电路系统104经耦合到功能逻辑106。
像素阵列102的所说明的实施例是图像传感器或像素单元110(例如像素单元P1、P2…Pn)的二维(“2D”)阵列。在一个实例中，每一像素单元包含可用于根据本公开的技术及方法成像的一或多个子像素或像素区域。如说明，每一像素单元110经布置成行(例如行R1到Ry)及列(例如列C1到Cx)以获取个人、位置或物体等的图像数据，其接着可用于再现个人、位置或物体等的图像。如下文将更详细描述，每一像素单元110(例如像素单元P1、P2、…、Pn)可包含例如根据本公开的技术及方法的共享抬高式浮动扩散部。
在一个实例中，在每一像素单元110获取其图像数据或图像电荷之后，图像数据由读出电路系统104通过读出列位线112读出且接着传送到功能逻辑106。在各个实例中，读出电路系统104可包含放大电路系统(未说明)、包含模/数转换(ADC)电路系统的列读出电路或其它。功能逻辑106可仅存储图像数据或甚至通过应用图像后效果(例如剪裁、旋转、消除红眼、调整亮度、调整对比度或其它)来操纵图像数据。在一个实例中，读出电路系统104可沿着读出列线一次读出一行图像数据(已说明)，或可使用例如串行读出或同时全并行读出所有像素的各种其它技术来读出图像数据(未说明)。
在一个实例中，控制电路系统108经耦合到像素阵列102以控制像素阵列102的操作特性。例如，在一个实例中，控制电路系统108产生传输门信号及其它控制信号以控制图像数据从像素阵列102的共享像素单元110的子像素或像素区域传送及读出。另外，控制电路系统108可产生用于控制图像获取的快门信号。在一个实例中，快门信号是用于同时启用像素阵列102内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号是滚动快门信号，使得像素的每一行、列或群组在连续获取窗期间循序启用。快门信号还可确定曝光时间，其是快门保持打开的时间长度。在一个实施例中，帧中的每一者的曝光时间经设置为相同。
在一个实例中，控制电路系统108可控制提供到像素单元110的各种控制信号的时序以减小与像素单元110中的每一者的浮动扩散部相关联的暗电流。在一些非限制性实施例中，像素单元110具有共享像素架构，其中两个或两个以上光敏区域(例如光电二极管区域)经由第一及第二传输门耦合到共同浮动扩散部，且包含三个或三个以上像素晶体管，例如复位晶体管、源极跟随器、行选择晶体管及双浮动扩散晶体管。
在一个实例中，图像传感器100可包含于数字相机、手机、膝上型计算机或类似者中。另外，图像传感器100可耦合到其它硬件零件，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线传输器、HDMI端口等)、发光/闪光、电输入(键盘、触摸显示器、触控板、鼠标、麦克风等)及/或显示器。其它硬件零件可将指令传送到图像传感器100、从图像传感器100提取图像数据或操纵由图像传感器100供应的图像数据。
图2是根据本公开的教示的实例像素单元210的说明性示意图。然而，应了解，本公开的实施例不限于图2的像素架构；确切来说，受益于本公开的所属领域的一般技术人员应理解，本教示还适用于共享像素设计，例如用于两共享像素单元的5T设计、用于四共享像素单元的7T设计、用于六共享像素单元的9T设计及各种其它像素架构。
应了解，图2的像素单元210可为图1的像素单元110的实例，且下文引用的类似命名及编号元件可类似于上文所描述那样耦合及运行。举例来说，像素单元210可经耦合到可将图像数据提供到读出电路系统(例如读出电路系统104)的位线(例如读出列)，且像素单元210可从控制电路系统(例如控制电路系统108)接收控制信号以控制像素单元210的各个晶体管的操作。控制电路系统可依具有相对时序的期望序列控制晶体管的操作以(例如)将像素复位到暗状态及(例如)在积分之后读出图像数据。
像素单元210的所说明的实例包含第一光敏或光电转换元件(例如第一光电二极管214)及第二光敏或光电转换元件(例如第二光电二极管216)。在操作中，第一光电二极管214及第二光电二极管216经耦合以响应于入射光而光生图像电荷。在实施例中，第一光电二极管214及第二光电二极管216可用于提供高动态范围(HDR)图像的图像数据，例如具有不同积分时间或光敏感度。
像素单元210还包含第一传输门218、第二传输门220及安置于第一传输门218与第二传输门220之间的浮动扩散部222。第一传输门218经耦合以响应于第一传输门信号TX1而将图像电荷从第一光电二极管214传送到浮动扩散部222。第二传输门220经耦合以响应于第二传输门信号TX2而将图像电荷从第二光电二极管214传送到浮动扩散部222。在所描绘的布置中，浮动扩散部222由第一光电二极管214及第二光电二极管216两者共有，且可称为共同或共享浮动扩散部222。
复位晶体管228经耦合到共同浮动扩散部222以响应于复位信号RST而使像素单元210复位(例如使第一光电二极管214及第二光电二极管216及浮动扩散部222放电或充电到预设电压)。放大器晶体管224的栅极端子也耦合到浮动扩散部222以响应于浮动扩散部222中的图像电荷而产生图像数据信号。在所说明的实例中，放大器晶体管224经耦合作为源极跟随器(SF)耦合晶体管。行选择晶体管226经耦合到放大器晶体管SF 224以响应于行选择信号RS而将图像数据信号输出到输出位线212，输出位线212经耦合到读出电路系统(例如图1的读出电路系统104)。
控制信号TX1及TX2使传输门218、220能够将电荷从光电二极管214、216传送到浮动扩散部222。从光电二极管传送到浮动扩散部的电荷量可取决于像素单元210的电流操作。举例来说，在复位操作期间，电荷可为在光电二极管的暗状态中产生的电荷，但在积分期间，电荷可为光生图像电荷。在积分结束时，图像电荷可被读出两次，其中一或多个暗读取发生于两次之间以执行相关双取样(CDS)。
图3是根据本公开的技术及方法的实例像素单元310的布局示意图或俯视示意图。应了解，图3的像素单元310可为图2的像素单元210的实例或图1的像素单元110的实例，且下文引用的类似命名及编号元件可类似于上文所描述那样耦合及运行。在实例实施例中，例如，多个像素单元310可经布置成行及列以形成适用于图像传感器中的像素阵列。
如图3中描绘的实例中展示，像素单元310包含由一或多个子像素区域构成的像素区域PR及像素晶体管区域PTR。包含一个以上子像素区域的像素单元310的实施例“共享”像素晶体管区域PTR，且因此可称为共享像素单元。虽然所展示的实施例包含用于两共享像素单元的两个子像素区域SPR1、SPR2，但在其它实施例中，像素单元310可包含更多(或更少)子像素区域。举例来说，在四共享像素单元中，像素单元310可包含共享共同浮动扩散区域及像素晶体管区域PTR的四个子像素区域。
如图3中描绘的实例中展示，像素单元310的像素区域PR包含第一子像素区域SPR1及第二子像素区域SPR2，也称为子像素。第一子像素区域SPR1及第二子像素区域SPR2包含相应第一光敏元件及第二光敏元件，例如光电二极管(PD)314、316。第一光电二极管314及第二光电二极管316经形成或否则安置于半导体材料338中。半导体材料338可包括例如任何合适类型的半导体主体或衬底(例如硅/CMOS块、SiGe、SOI等)，例如半导体晶片、晶片上的一或多个裸片或任何其它类型的半导体及/或形成于其上及/或否则与其相关联的外延层。
在操作中，第一光电二极管314及第二光电二极管316经调适以响应于入射光而光生图像电荷。在一个实例实施例中，第一光电二极管314及第二光电二极管316是N型钉扎光电二极管(NPPD)。如所描绘的实例中说明，第一光电二极管314及第二光电二极管316可分别经由第一传输门318及第二传输门320耦合到共同浮动扩散部(FD)322。举例来说，第一传输门318经耦合以响应于第一传输门信号TX1而将图像电荷从第一光电二极管314传送到共同浮动扩散部322。第二传输门320经耦合以响应于第二传输门信号TX2而将图像电荷从第二光电二极管316传送到浮动扩散部322。
如下文将更详细描述，在一些实例实施例中，浮动扩散部322由将浮动扩散区域抬高到高于半导体材料338的堆叠层形成。在一些实例中，浮动扩散部322由循序形成于半导体衬底338上的第一及第二外延层形成。还如下文将更详细描述，像素单元310可包含第一及第二掩埋沟道区域，其与第一传输门318及第二传输门320相关联以形成掩埋沟道装置。
仍参考图3中描绘的实例，像素单元310的像素晶体管区域PTR经定位成相邻于第一子像素区域SPR1及第二子像素区域SPR2。在一些实施例中，浅沟槽隔离结构安置于像素区域PR与像素晶体管区域PTR之间以提供光电二极管与像素晶体管区域PTR中的像素晶体管之间的电隔离。在一些实施例中，掺杂隔离阱结构(例如由P型掺杂剂(例如硼)形成的P型阱区域)安置于像素区域PR与像素晶体管区域PTR之间以提供光电二极管与像素晶体管之间的电隔离。
在像素晶体管区域PTR内，像素单元310包含复位晶体管(RST)、用作源极跟随器(SF)的放大器晶体管及行选择晶体管(RS)的栅极及掺杂区域(即，漏极及源极)。举例来说，如图3中描绘的实施例中展示，多个晶体管栅极(包含放大器晶体管(SF)栅极324及行选择(RS)栅极326、复位晶体管(RST)栅极328、30)及源极/漏极340经形成或否则安置于半导体材料338中/上。
如图3中描绘的实例中展示，接点经提供于像素区域PR的每一传输门318、320上用于传输TX1、TX2信号。接点(未展示)还经形成于像素晶体管区域PTR的每一栅极上用于传输RST及RS信号。接点还经提供于各个源极/漏极340上用于耦合到电压(例如电压VDD)或输出信号(例如电压Vout)。其它接点可经提供于一或多个源极/漏极340上用于耦合到例如浮动扩散部322的FD接点，其可用于将浮动扩散部322连接到放大器晶体管(SF)栅极324。
如下文将更详细描述，各种材料及制造技术可用于形成像素单元310。半导体衬底或材料338可具有Si的组合物(例如单晶或多晶Si)。栅极可具有包含钨或多晶硅的组合物。电介质层(未展示)可具有SiO2、HfO2或所属领域的一般技术人员已知的任何其它合适电介质介质的组合物。接点可由具有低欧姆电阻的任何掺杂材料构成。其它金属、半导体及绝缘材料也可用于像素单元310，如所属领域的一般技术人员所知。半导体材料的掺杂区域可通过扩散、植入及类似者形成。应了解，说明性实施例中的掺杂极性或掺杂类型(P型、N型等)可在替代实施例中反转。如所属领域的一般技术人员所知，例如光刻、掩蔽、化学蚀刻、离子植入、热蒸发、化学气相沉积、溅镀及类似者的制造技术可用于制造像素单元310、像素阵列202及/或图像传感器100。
图4是沿着图3的线4-4截取的像素单元(例如像素单元310)的像素区域的一部分的横截面图。如图4中描绘的实例中展示，像素区域经形成或否则安置于具有第一表面354(例如前侧表面354)及第二表面356(例如背侧表面356)的半导体材料338中。在实例实施例中，半导体材料338约为2.5到3.5μm厚，但可采用其它半导体材料厚度。在实例实施例中，半导体材料338可为具有第一导电类型的块状硅衬底，例如P型块状硅衬底。
如实例实施例中展示，像素单元310包含第一传输门318、与第一传输门318间隔开的第二传输门320及安置于第一传输门318与第二传输门320之间的与第一导电类型相反的第二导电类型的浮动扩散部322。传输门318、320及浮动扩散部322中的每一者经形成或否则安置成接近半导体材料338的第一表面354。如下文将更详细描述，浮动扩散部322包括形成抬高式浮动扩散区域的堆叠式材料层322A、322B。
像素单元310还包含(P)钉扎层360、362、第一光敏元件364及第二光敏元件366(例如光电二极管PD1、PD2)、掺杂阱区域368及第一掩埋沟道掺杂剂区域390及第二掩埋沟道掺杂剂区域392，其全部经安置或否则形成于半导体材料338中。钉扎层360、362经安置于半导体材料338的第一表面354与光敏元件364、366(例如光电二极管PD1、PD2)之间且分别相邻于第一传输门318及第二传输门320。在实施例中，第一导电类型的掺杂阱区域368(例如P型掺杂阱区域)可例如由P型块状硅衬底的区段形成。
在实施例中，第一传送装置经形成于第一传输门318、第一掩埋沟道掺杂剂区域390及栅极绝缘层374之间。电压TX1可经施加到第一晶体管栅极318以激活第一传送装置。在所说明的实施例中，第一晶体管栅极318经安置于第一掩埋沟道掺杂剂区域390上方用于形成第一掩埋沟道装置。特定来说，第一掩埋沟道掺杂剂区域390可在第一晶体管栅极318下大体对准且在共同浮动扩散部322的一部分下延伸。第一掩埋沟道装置经耦合于第一光敏元件364(例如PD1)与浮动扩散部322之间以促进电荷从第一光敏元件364传送到浮动扩散部322。
类似地，在实施例中，第二传送装置可经形成于第二传输门320、第二掩埋沟道掺杂剂区域392及栅极绝缘层374之间。电压TX2可经施加到第二传输门320用于激活第二传送装置。在所说明的实施例中，第二传输门320经安置于第二掩埋沟道掺杂剂区域392上方用于形成第二掩埋沟道装置。特定来说，第二掩埋沟道掺杂剂区域392可在第二晶体管栅极320下大体对准且在共同浮动扩散部322的一部分下延伸。第二掩埋沟道装置经耦合于第二光敏元件366(例如PD2)与浮动扩散部322之间以促进电荷从第二光敏元件366传送到浮动扩散部322。
当施加电压TX1、TX2且接通第一及第二传送装置时，产生允许电荷载子(e-)在光敏元件(PD1、PD2)364、366与浮动扩散部322的堆叠层322A、322B之间流动的第一及第二掩埋沟道，如下文将更详细描述。因而，第一传输门318经耦合以通过第一掩埋沟道将图像电荷从第一光电二极管314传送到浮动扩散部322，且第二传输门320经耦合以通过第二掩埋沟道将图像电荷从第二光电二极管316传送到浮动扩散部322。在实例实施例中，掩埋沟道掺杂剂区域390、392是N型，且可依约1E13/cm2的剂量水平植入例如磷(P)。
在图4中描绘的实施例中，沟槽隔离(TI)结构334经安置于形成于半导体材料338的第一表面354中的沟槽内。沟槽隔离结构334可经定位于相邻像素单元的光电二极管之间及图3的像素晶体管区域PTR中的像素晶体管之间，且朝向半导体材料338的背侧356纵深延伸到掺杂(例如P型)阱区域382中。举例来说，沟槽隔离结构334可用于通过将光反射回到光电二极管中且防止电荷行进通过半导体材料338到其它光电二极管中及在半导体材料338的表面上行进来电及光学隔离光电二极管。
在实例实施例中，沟槽隔离结构334包含经沉积到形成于半导体材料338的第一表面354中的沟槽中的电介质填充材料(例如氧化硅)。在一些实施例中，沟槽隔离结构334是浅沟槽隔离结构。在一些实施例中，沟槽隔离结构334可朝向第二表面356更深延伸以形成深沟槽隔离结构，例如前侧深沟槽隔离结构。在一些实施例中，可提供加衬于沟槽的侧及底部的电介质层(未展示)。举例来说，高k衬层氧化物或类似者(例如氧化铪、氧化硅等)可在经沉积电介质填充材料(例如氧化硅)与掺杂阱区域382、钉扎层360、362等之间产生界面。在一些实例实施例中，沟槽隔离结构334可代以包含由高k衬层氧化物包围的金属核心。
薄氧化物(例如氧化硅)层370可经沉积于半导体材料338的第一表面354上。薄氧化物层370可通过使用例如CVD及/或ALD工艺及/或通过热氧化半导体材料338来形成。在一些实例实施例中，如此形成的薄氧化物层370可在制造工艺期间修复蚀刻损坏，且可用作半导体材料338与像素单元310的一或多个前侧组件之间的缓冲层。
根据本公开的方面，像素单元310进一步包含包括安置于第二或抬高式扩散层322B下方的第一或基底扩散层322A的浮动扩散部322。浮动扩散部322的第一扩散层322A经安置于且在一些实施例中经直接安置于掺杂阱区域368上。第一扩散层322A经定位于传输门318、320之间。
第一扩散层322A可经形成以在第一表面354上方延伸。在所说明的实例中，第一扩散层322A具有安置于半导体材料338中的第一部分及安置于半导体材料338的第一表面354上方的第二部分。在实例实施例中，第一扩散层322A经安置于形成于第一传输门318与第二传输门320之间的半导体材料338的第一表面354中的凹槽中。举例来说，在实施例中，凹槽可通过移除覆盖半导体材料338的第一表面354的薄氧化物层370及半导体材料338的一部分来形成。在其它实施例中，凹槽可通过移除可覆盖第一与第二传输门之间的半导体材料338的第一表面354的较厚栅极绝缘(例如栅极氧化物(GOX))层374及半导体材料338的一部分来形成。在这些实施例中，第一扩散层322A经直接安置于凹槽位置处的半导体材料338的掺杂阱区域368上，无需进一步材料移除。在其它实施例中，较深凹槽可经由蚀刻或类似者来形成到半导体材料338中。
在实例实施例中，第一扩散层322A经形成为第一外延生长层。在一些实施例中，第一外延生长层的形成发生于例如在约700到约750摄氏度之间的范围内的温度下。在一些实施例中，第一外延生长层的厚度在约0.02μm到约0.03μm之间。在一些实施例中，第一外延生长层在形成期间以约1E13/cm2的剂量水平轻(例如N型)掺杂。在其它实施例中，第一外延生长层可保持未掺杂以帮助通过抑制第一及第二传输门下的任何高剂量包含物来减少或避免栅致漏极泄漏(GIDL)。此外，没有第一扩散层322A的重(+)掺杂减少硅损坏，借此减少或消除TAT泄漏。
在实例实施例中，第二扩散层322B经形成为在第一外延生长层之上掺杂有第二导电类型的掺杂剂的第二外延生长层，且在一些实例实施例中直接形成于第一外延生长层之上。在一些实施例中，第二外延生长层的形成也发生于例如在约700到约750摄氏度之间的范围内的温度下。第二扩散层322B经形成于传输门318、320之间。第二扩散层322B与覆盖传输门318、320的栅极绝缘层374接触。
替代地，第二扩散层322B与传输门318形成第一电容且与传输门320形成第二电容。第一扩散层322A及第二扩散层322B与半导体衬底368形成第三电容(例如结电容)。第一、第二及第三电容共同形成浮动扩散区域的有效电容。因而，在一些实施例中，第二外延生长层的厚度在约0.035μm到约0.040μm之间，且可经配置以控制浮动扩散部322的电容。
举例来说，增大浮动扩散区域的厚度(即，增大传输门(例如第一传输门318及第二传输门320)与浮动扩散区域(例如第一扩散层322A及第二扩散层322B)之间的重叠区域)将增大浮动扩散区域的有效电容，从而向相关联像素单元提供更小转换增益。举例来说，针对低转换增益(LCG)应用(例如，用于捕获亮光场景)，第二扩散层322B的厚度可经调谐以在传输门之间具有最大重叠区域(即，第二扩散层的厚度可经调整到与传输门318、320相同的高度)。减小浮动扩散区域的厚度(即，减小传输门与浮动扩散区域之间的重叠区域)将减小有效电容，从而向相关联像素单元产生更大转换增益。因而，第二扩散层322B的厚度(或高于第一表面354的抬高高度)可经配置以调制像素单元的转换增益。
为了提供欧姆接触，第二外延生长层的厚度大于FD接点的接触蚀刻，使得FD接点不穿过第二外延生长层并接触第一外延生长层。在一些实施例中，第二外延生长层在形成期间以约1E15/cm2的剂量水平掺杂(例如N+型)例如砷(As)。当然，本申请案的实施例可实践其它剂量水平，只要第二外延生长层的剂量水平高于第一外延生长层。
在图3中描绘的实例中，像素单元310进一步包含经定位成分别相邻于传输门318、320的内侧壁表面及外侧壁表面的第一栅极侧壁间隔件372及第二栅极侧壁间隔件376。在一些实例实施例中，第二栅极侧壁间隔件376经形成为与第二扩散层322B的顶面直接接触。第一栅极侧壁间隔件372及第二栅极侧壁间隔件376可为块状氮化硅间隔件或可由氧化硅、氮化硅等及/或其组合的膜层构成。栅极侧壁间隔件372、376可通过使用任何合适工艺来沉积，例如热CVD、等离子体增强CVD、远程等离子体CVD、微波等离子体CVD及/或原子层沉积(ALD)。
在一些实例实施例中，第一栅极侧壁间隔件372及第二栅极侧壁间隔件376与传输门318、320的侧壁表面直接接触。在其它实施例中，可提供中间层，例如栅极氧化物层374。在所说明的实例中，栅极氧化物层374囊封第一传输门318及第二传输门320且具有大于氧化物层370的厚度。在一些实例实施例中，栅极氧化物层374约为氧化物层370的两倍厚。可考虑其它实施例，其中栅极侧壁间隔件372、376包含其它不同层或材料附加或代替块状氮化物间隔件及/或栅极氧化物层。应了解，层间电介质(ILD)398可经形成于像素单元310的前侧组件之上。
在所说明的实施例中，光敏元件(例如PD1、PD2)364、366及浮动扩散部322的第二扩散层322B经N型掺杂，而掺杂阱区域368与光敏元件(例如PD1、PD2)364、366及第二扩散层322B的N型掺杂剂相反地(P型)掺杂。在此实施例中，掩埋沟道掺杂剂区域390、392也经N型掺杂。当然，所说明的实施例中的掺杂类型(例如P型、N型)在替代实施例中可反转。
在操作中，在图像传感器的电荷传送操作期间，传输门318可操作地形成耦合到掩埋沟道掺杂剂区域390的第一导电沟道且在接收相应第一传送信号(例如第一传输门信号TX1)之后通过第一导电沟道及掩埋沟道掺杂剂区域390将光生电荷从光电二极管PD1 364传送到浮动扩散部。类似地，传输门320可操作地形成耦合到掩埋沟道掺杂剂区域392的第二导电沟道且在接收相应第二传送信号(例如第二传输门信号TX2)之后通过第二导电沟道及掩埋沟道掺杂剂区域392将光生电荷从光电二极管PD2 366传送到浮动扩散部。浮动扩散区域将光生电荷存储于第一扩散层322A及第二扩散层322B中的至少一者中用于随后由例如源极跟随器晶体管读出。
如上文简要描述，可考虑用于抑制CMOS图像传感器中的浮动扩散泄漏的方法。在那方面，提供用于减少像素单元(例如像素单元310)中的扩散泄漏的方法。在实例实施例中，像素单元经形成于半导体衬底中。像素单元包含具有第一及第二光敏元件(例如光电二极管)的像素区域、安置于第一与第二光敏元件之间且具有第一导电类型的掺杂阱区域及接近半导体衬底且定位于掺杂阱区域之上的第一及第二传输门。像素单元还具有经安置成相邻于像素区域的像素晶体管区域。
在实施例中，一种方法包括通过在掺杂阱区域上及掺杂浮动扩散区域下面安置中介层来分离(例如，物理地)掺杂浮动扩散区域与半导体衬底的掺杂阱区域。在实例实施例中，掺杂浮动扩散区域具有与第一导电类型相反的第二导电类型且经连接到像素晶体管区域的一或多个晶体管。
在实例实施例中，中介层可经直接安置于掺杂阱区域上、直接安置于掺杂浮动扩散区域下面及安置于第一与第二传输门之间。在实例实施例中，中介层未掺杂或以低于掺杂浮动扩散区域的剂量水平掺杂(例如第二导电类型)。
在实例实施例中，方法进一步包含在安置中介层之前在掺杂阱区域中形成凹槽。中介层可经至少部分安置于凹槽中。在实例实施例中，方法进一步包含形成安置于掺杂浮动扩散区域上且相邻于第一及第二传输门的第一及第二侧壁间隔件。在其它实例实施例中，第三及第四侧壁间隔件可经安置成相邻于第一及第二传输门与相应第一及第二侧壁间隔件相对。
在实例实施例中，方法进一步包含通过离子植入在掺杂阱区域中形成第一及第二掩埋沟道掺杂剂区域。第一及第二掩埋沟道掺杂剂区域具有与掺杂阱区域相反的导电类型。在实例实施例中，第一及第二传输门分别经由第一及第二掩埋沟道掺杂剂区域耦合到第一及第二光敏元件以分别响应于施加到第一及第二传输门的第一及第二传送信号而将累积于第一及第二光敏元件中的第一及第二图像电荷传送到掺杂浮动扩散区域中。
在实例实施例中，方法进一步包含控制浮动扩散区域的厚度(例如控制第二层322B的厚度)以控制及/或调制浮动扩散区域的有效电容。此准许调制浮动扩散区域的转换增益(CG)。
图5是说明根据本公开的教示的用于制造像素单元(例如像素单元310)的方法的一个实例的流程图。应了解，以下方法步骤可按任何顺序或同时实施，除非以明确方式陈述或鉴于各种操作的上下文理解顺序。还可实施额外过程步骤，其包含化学机械抛光、掩蔽、额外掺杂等。当然，在实例实施例中，可组合或省略一些方法步骤。在一些实例中，图5的动作可在形成光电二极管区域及像素晶体管的栅极电极之后实施。
在实例实施例中，像素单元310经形成于半导体衬底338中且具有包含一或多个光敏元件318、320的像素区域PR及安置成相邻于像素区域PR的像素晶体管区域PTR。在实施例中，方法包括在第一与第二传输门之间的第一导电类型的半导体衬底的前侧上提供凹槽。在实例方法中，凹槽可通过移除可覆盖半导体材料338的整个第一表面354的薄氧化物层370来形成于第一传输门318与第二传输门320之间的半导体材料338的第一表面354(例如掺杂阱区域368的前侧)中。在其它实施例中，凹槽可通过移除可覆盖第一传输门318与第二传输门320之间的半导体材料338的第一表面354的较厚栅极氧化物层374来形成。在其它实施例中，较深凹槽可经由蚀刻或类似者来形成到半导体材料338中。
举例来说，在经由多晶硅(例如n型或p型掺杂多晶硅材料)沉积、多晶硅硬掩蔽(HM)、蚀刻及退火工艺来形成传输门318、328之后，半导体材料338的第一表面354及传输门的表面经受再氧化工艺以在第一传输门318及第二传输门320的顶部及侧壁上形成栅极绝缘层374。在再氧化发生之后，光致抗蚀剂可经沉积到传输门318、320的顶面及半导体材料338的第一表面354的部分上，使得浮动扩散部(FD)区(第一传输门318与第二传输门320之间的区)保持开放。接着，氧化物层(例如栅极氧化物层374及/或薄氧化物层370)可从第一传输门318与第二传输门320之间移除，借此形成薄(例如浅)凹槽。在一些实例实施例中，再氧化以合适方式实施以在传输门表面之上及具有基本上相同厚度的传输门之间形成栅极绝缘层374。
方法还包含在新形成的凹槽中形成第二导电类型的第一或基底扩散层(例如第一扩散层322A)的步骤。举例来说，在清理凹槽的表面的任选表面处理之后，第一或基底扩散层经直接形成于凹槽的表面上。第一或基底扩散层可经至少部分安置到凹槽中。在实施例中，第一或基底扩散层是低(N型)掺杂材料层。在另一实例实施例中，第一或扩散基底层是未掺杂材料层。在任一情况中，在实例实施例中形成第二导电类型的第一或基底层包含在凹槽中形成与半导体材料338直接接触的第一外延生长层。
在实例实施例中，第一外延生长层的形成发生于例如在约700到约750摄氏度之间的范围内的温度下。在一些实例实施例中，第一外延生长层经形成有约
Figure BDA0003137831770000151
到约
Figure BDA0003137831770000152
之间的厚度。在一些实施例中，第一外延生长层可保持未掺杂以帮助例如通过抑制第一及第二传输门下的任何高剂量包含物来减少或避免栅致漏极泄漏(GIDL)。第一外延生长层与掺杂阱区域之间的浅结也有助于减少或消除GIDL。在其它实例实施例中，第一外延生长层在形成期间以约1E13/cm2的剂量水平轻(例如N型)掺杂。因而，没有浮动扩散部322的第一外延生长层的重(+)植入减少或消除硅损坏，借此减少或消除TAT型结泄漏。
方法进一步包含在第一或基底扩散层上形成第二导电类型的第二“抬高式”扩散层(例如第二扩散层322B)以形成抬高式浮动扩散区域。因而，第一或基底扩散层用作中介层以分离第二层与半导体衬底并从半导体衬底抬高第二层。在一些实例实施例中，第二导电类型的第二“抬高式”扩散层经直接形成于第一或基底扩散层上以形成抬高式浮动扩散区域。在实例实施例中，第二层是(N+)掺杂材料层。在实例实施例中，形成第二导电类型的第二扩散层包含直接在第一外延生长层上形成第二外延生长层。
在实例实施例中，第二外延生长层经布置以形成于第一及第二传输门的栅极绝缘层374之间且与第一及第二传输门的栅极绝缘层374接触。在一些实例实施例中，第二外延生长层的厚度(例如第二外延生长层的竖向高度)可经配置以控制或调制浮动扩散区域的电容，借此调制浮动扩散区域的转换增益。
在实例实施例中，第二外延生长层的形成也发生于例如在约700到约750摄氏度之间的范围内的温度下。在一些实例实施例中，第二外延生长层的厚度在约
Figure BDA0003137831770000153
到约
Figure BDA0003137831770000154
Figure BDA0003137831770000155
之间。为了提供欧姆接触，第二外延生长层经形成有大于FD接点的FD接触蚀刻的合适厚度，使得FD接点不穿过第二外延生长层并接触第一外延生长层。在一些实施例中，第二外延生长层在形成期间以约1E15/cm2的剂量水平掺杂(例如N+型)例如砷(As)。当然，本申请案的实施例可实践其它剂量水平，只要第二外延生长层的剂量水平高于第一外延生长层。在一些实例实施例中，掺杂第二外延生长层的厚度可经控制以调制浮动扩散区域的电容。此提供浮动扩散部的转换增益(CG)的调制。
在实例实施例中，第一及第二外延生长层中的至少一者由原位掺杂外延生长工艺形成。
方法还可包含其它过程步骤。举例来说，第一及/或第二栅极侧壁间隔件(例如间隔件372、376)可经形成为相邻于第一传输门318及第二传输门320。在实例实施例中，第一栅极侧壁间隔件372可经安置成紧贴第一传输门318及第二传输门320的面向外侧壁。在另一实例实施例中，第二栅极侧壁间隔件376可经安置于第一传输门318与第二传输门320之间且经直接安置于第二外延生长层的顶面上。还可形成接点、其它晶体管组件及层间电介质(ILD)398。
虽然上述实例实施例涉及共享像素单元，但其它架构(例如非共享像素单元)(例如每像素晶体管区域一个光敏区域)可采用本公开的方法及技术。而且，本申请案可引用数量及数目。除非明确陈述，否则此类数量及数目不应被视作限制，而是与本申请案相关联的可能数量及数目的示范。此外，在此方面，本申请案可使用术语“多个”来指代数量或数目。在此方面，术语“多个”意味着大于1的任何数目，例如2、3、4、5等。术语“大约”、“约”、“近似”等意味着所述值加或减5％。出于本公开的目的，短语“A及B中的至少一者”等效于“A及/或B”或反之亦然，即，仅“A”、仅“B”或“A及B”。类似地，短语“A、B及C中的至少一者”例如意味着(A)、(B)、(C)、(A及B)、(B及C)或(A、B及C)，当列举大于三个元件时，其包含所有另外可能排列。且如本文中使用，术语“及/或”包含相关联列项中的一或多者的任何及所有组合。
本公开的所说明的实例的上文描述(包含说明书摘要中描述的内容)不希望为详尽的或限于所公开的精确形式。虽然本文中出于说明性目的描述了本公开的具体实施例及实例，但可在不背离所主张的本公开的更广精神及范围的情况下进行各种等效修改。实际上，应了解，具体实例电压、电流、频率、功率范围值、时间等仅供说明，且还可根据本公开的教示在其它实施例及实例中采用其它值。
可鉴于上文详细描述对所公开的标的物的实例做出这些修改。所附权利要求书中使用的术语不应被解释为将所主张的标的物限制于说明书及权利要求书中公开的具体实施例。实情是，范围将完全由所附权利要求书确定，权利要求书应根据公认权利要求解译原则来解释。本说明书及附图相应地被视为说明而非限制。

Claims (27)

1.一种像素单元，其包括：
半导体衬底，其具有前表面及具有第一导电类型的掺杂阱区域；
第一光电二极管，其经安置于半导体衬底中相邻于所述掺杂阱区域，所述第一光电二极管经调适以响应于入射光而光生图像电荷；
第二光电二极管，其经安置于所述半导体衬底中相邻于所述掺杂阱区域，所述第二光电二极管经调适以响应于入射光而光生图像电荷；
第一传输门，其经安置成接近所述半导体衬底的所述前表面；
第二传输门，其经安置成接近所述半导体衬底的所述前表面，所述第二传输门经定位成与所述第一传输门相距一间隔距离；
浮动扩散部，其经安置于所述第一与第二传输门之间，所述浮动扩散部包括安置于所述半导体衬底的所述前表面上相邻于所述掺杂阱区域的第一浮动扩散层及安置于所述第一浮动扩散层上的第二浮动扩散层，所述第二浮动扩散层具有与所述第一导电类型相反的第二导电类型；
其中所述第一及第二传输门经耦合以将所述图像电荷从所述第一及第二光电二极管传送到所述第二浮动扩散层。
2.根据权利要求1所述的像素单元，其中所述第二浮动扩散层具有一厚度，所述第二浮动扩散层的所述厚度可经配置以调制所述像素单元的转换增益。
3.根据权利要求1所述的像素单元，其中所述第一浮动扩散层及所述第二浮动扩散层中的至少一者是外延生长层。
4.根据权利要求1所述的像素单元，其中所述第一浮动扩散层具有安置于所述半导体衬底中的一部分及安置于所述半导体衬底的所述前表面上方的一部分。
5.根据权利要求1所述的像素单元，其中所述第一浮动扩散层未掺杂。
6.根据权利要求1所述的像素单元，其中所述第一浮动扩散层具有所述第二导电类型，所述第一浮动扩散层以小于所述第二浮动扩散层的剂量水平的剂量水平掺杂。
7.根据权利要求6所述的像素单元，其中所述第一浮动扩散层以约1E13/cm2的剂量水平N型掺杂，且所述第二浮动扩散层以约1E15/cm2的剂量水平N型掺杂。
8.根据权利要求1所述的像素单元，其进一步包括安置于所述半导体衬底的所述掺杂阱区域中的第一及第二掩埋沟道掺杂剂区域，其中所述第一及第二掩埋沟道掺杂剂区域分别经定位于所述第一及第二传输门下面及所述浮动扩散部的一部分下面，所述第一及第二掩埋沟道掺杂剂区域具有所述第二导体类型用于分别形成第一及第二沟道区域以将所述图像电荷从所述第一及第二光电二极管传送到所述浮动扩散部。
9.根据权利要求8所述的像素单元，其中所述第一及第二掩埋沟道掺杂剂区域以约1E13/cm2的剂量水平N型掺杂。
10.根据权利要求1所述的像素单元，其进一步包括与所述第一及第二传输门成包围关系的栅极氧化物层。
11.根据权利要求10所述的像素单元，其进一步包括经形成于所述第二浮动扩散层上且紧贴所述栅极氧化物层定位且定位于所述第二浮动扩散层上的第一及第二电介质间隔件。
12.根据权利要求11所述的像素单元，其进一步包括紧贴所述栅极氧化物层定位且定位于与所述第一及第二电介质间隔件相对的所述传输门的侧上的第三及第四电介质间隔件。
13.根据权利要求11所述的像素单元，其进一步包括形成于所述半导体衬底的所述前表面中的凹槽，所述凹槽经安置于所述第一与第二传输门之间，其中所述第一浮动扩散层经安置于所述凹槽中与半导体衬底直接接触。
14.根据权利要求1所述的像素单元，其中所述第一浮动扩散层的厚度在约0.02μm到约0.03μm之间，且所述第二浮动扩散层的所述厚度在约0.035μm到约0.040μm之间。
15.一种用于减少像素单元中的扩散泄漏的方法，所述像素单元形成于半导体衬底中，所述像素单元包含具有第一及第二光敏元件的像素区域、安置于所述第一与第二光敏元件之间且具有第一导电类型的掺杂阱区域及接近所述半导体衬底且定位于所述掺杂阱区域之上的第一及第二传输门，所述像素单元还具有经安置成相邻于所述像素区域的像素晶体管区域，所述方法包括：
通过在所述掺杂阱区域上及掺杂浮动扩散区域下面安置中介层来分离所述掺杂浮动扩散区域与所述半导体衬底的所述掺杂阱区域，其中所述掺杂浮动扩散区域具有第二导电类型且经连接到所述像素晶体管区域的一或多个晶体管。
16.根据权利要求15所述的方法，其中所述中介层经直接安置于所述掺杂阱区域上且直接安置于所述掺杂浮动扩散区域下面，所述中介层定位于所述第一与第二传输门之间。
17.根据权利要求15所述的方法，其中所述中介层未掺杂或以低于所述掺杂浮动扩散区域的剂量水平掺杂。
18.根据权利要求15所述的方法，其进一步包括
在安置所述中介层之前在所述掺杂阱区域中形成凹槽，所述中介层经至少部分安置于所述凹槽中。
19.根据权利要求15所述的方法，其进一步包括
形成安置于所述掺杂浮动扩散区域上且相邻于所述第一及第二传输门的第一侧壁间隔件及第二侧壁间隔件。
20.根据权利要求15所述的方法，其进一步包括
在所述掺杂阱区域中形成第一掩埋沟道掺杂剂区域及第二掩埋沟道掺杂剂区域，所述第一及第二掩埋沟道掺杂剂区域具有与所述掺杂阱区域相反的导电类型，其中所述第一及第二传输门分别经由所述第一及第二掩埋沟道掺杂剂区域耦合到所述第一及第二光敏元件以分别响应于施加到所述第一及第二传输门的第一及第二传送信号而将累积于所述第一及第二光敏元件中的第一及第二图像电荷传送到所述掺杂浮动扩散区域中。
21.根据权利要求15所述的方法，其中所述掺杂浮动扩散区域经形成为具有一厚度的外延生长层，所述厚度可经配置以控制所述掺杂浮动扩散区域的电容。
22.一种用于制造具有减少扩散泄漏的像素单元的方法，所述方法包括：
在第一导电类型的半导体衬底的前侧上形成凹槽，所述凹槽形成于相邻第一与第二传输门之间；
在所述凹槽中形成第一外延层；及
在所述第一外延层上形成第二导电类型的第二外延层以形成浮动扩散区域，所述第二导电类型与所述第一导电类型相反。
23.根据权利要求22所述的方法，其中所述第一外延层未掺杂或以低于所述第二外延层的剂量水平掺杂有与所述半导体衬底相反的第二导电类型掺杂剂。
24.根据权利要求22所述的方法，其中所述第一及第二传输门各自具有第一侧壁及与所述第一侧壁相对的第二侧壁，所述方法进一步包括
在所述第一及第二传输门的至少所述第一及第二侧壁上形成栅极氧化物层，
其中所述第二外延层经形成以定位于所述第一与第二传输门之间且与其所述相应栅极氧化物层接触。
25.根据权利要求24所述的方法，其进一步包括：
在所述第一与第二传输门之间及所述第二外延层上形成侧壁间隔件。
26.根据权利要求22所述的方法，其进一步包括：
在所述第二外延层形成期间控制其厚度以调制所述浮动扩散区域的转换增益CG。
27.根据权利要求22所述的方法，其中所述第二外延生长层具有一厚度，所述厚度可经选择以控制所述浮动扩散区域的电容。
CN202110724034.5A 2020-07-02 2021-06-29 具有抬高式浮动扩散部的图像传感器 Pending CN113889492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/946,743 2020-07-02
US16/946,743 US11869906B2 (en) 2020-07-02 2020-07-02 Image sensor with elevated floating diffusion

Publications (1)

Publication Number Publication Date
CN113889492A true CN113889492A (zh) 2022-01-04

Family

ID=79010598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110724034.5A Pending CN113889492A (zh) 2020-07-02 2021-06-29 具有抬高式浮动扩散部的图像传感器

Country Status (2)

Country Link
US (1) US11869906B2 (zh)
CN (1) CN113889492A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847051B2 (en) 2003-05-23 2005-01-25 Micron Technology, Inc. Elevated photodiode in an image sensor
JP5157259B2 (ja) 2007-05-29 2013-03-06 ソニー株式会社 固体撮像素子及び撮像装置
US20090200580A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Image sensor and pixel including a deep photodetector
US8629426B2 (en) * 2010-12-03 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stressor having enhanced carrier mobility manufacturing same
US8927374B2 (en) * 2011-10-04 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
JP2014060199A (ja) 2012-09-14 2014-04-03 Toshiba Corp 固体撮像装置の製造方法及び固体撮像装置

Also Published As

Publication number Publication date
US20220005846A1 (en) 2022-01-06
US11869906B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US9570507B2 (en) Entrenched transfer gate
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
US8624310B2 (en) Image sensors with lightly doped drain (LDD) to reduce dark current
US11647300B2 (en) Method for forming LED flickering reduction (LFR) film for HDR image sensor and image sensor having same
TWI816151B (zh) Ｃｍｏｓ影像感測器中抑制浮動擴散接面洩漏之隔離結構及其製造方法
CN102916021B (zh) 具有外围沟槽电容器的互补金属氧化物半导体图像传感器
US11264419B2 (en) Image sensor with fully depleted silicon on insulator substrate
US20220013551A1 (en) Isolation structure for suppressing floating diffusion junction leakage in cmos image sensor
US20210305298A1 (en) Transistors having increased effective channel width
CN113921550B (zh) 用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构
US20210074747A1 (en) Pixel device layout to reduce pixel noise
US20230207587A1 (en) Transistors having increased effective channel width
US11869906B2 (en) Image sensor with elevated floating diffusion
KR20020014315A (ko) 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법
CN113013186B (zh) 像素单元、包含其的成像系统及其制作方法
US11637138B2 (en) Tilted transfer gate for advanced CMOS image sensor
US11621336B2 (en) Pyramid-shaped transistors
US20230223413A1 (en) Buried channel transistor structures and processes
CN116799018A (zh) 双深度结结构及工艺方法
KR20100076429A (ko) 이미지센서의 단위픽셀 및 그 제조방법
KR20100077245A (ko) 이미지센서의 단위픽셀 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination