CN113013186B - 像素单元、包含其的成像系统及其制作方法 - Google Patents

像素单元、包含其的成像系统及其制作方法 Download PDF

Info

Publication number
CN113013186B
CN113013186B CN202011487295.1A CN202011487295A CN113013186B CN 113013186 B CN113013186 B CN 113013186B CN 202011487295 A CN202011487295 A CN 202011487295A CN 113013186 B CN113013186 B CN 113013186B
Authority
CN
China
Prior art keywords
gate
source follower
semiconductor material
contact
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011487295.1A
Other languages
English (en)
Other versions
CN113013186A (zh
Inventor
王勤
崔雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN113013186A publication Critical patent/CN113013186A/zh
Application granted granted Critical
Publication of CN113013186B publication Critical patent/CN113013186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及像素单元、包含其的成像系统及其制作方法。一种像素单元包含跨越源极跟随器栅极的表面而形成的导电隧道触点，所述隧道触点具有第一端、第二端及介于所述第一端与所述第二端之间的中间部分。所述第一端耦合到浮动扩散部FD，所述第二端耦合到复位晶体管RST的第一经掺杂区域。所述隧道触点形成为与所述源极跟随器栅极的所述表面进行物理及电接触达所述中间部分的长度，所述长度大体上等于所述源极跟随器栅极的宽度。本发明还描述形成所述像素单元的方法。

Description

像素单元、包含其的成像系统及其制作方法
技术领域
本发明一般来说涉及图像传感器，且特定来说但非排他地，涉及图像传感器中的互连结构。
背景技术
CMOS图像传感器(CIS)已变得无处不在。其广泛地用于数码静态相机、蜂窝式电话、安全摄像机以及医疗、汽车及其它应用中。典型图像传感器响应于从外部场景反射的图像光入射到图像传感器上而进行操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，所述光敏元件吸收入射图像光的一部分且在吸收图像光后即刻产生图像电荷。可作为每一光敏元件的输出电压而测量像素中的每一者的图像电荷，所述输出电压依据入射图像光而变化。换句话说，所产生的图像电荷量与图像光的强度成比例，所述图像光用于产生表示外部场景的数字图像(即，图像数据)。
用于制造图像传感器的技术一直继续快速地进展。对较高分辨率及较低电力消耗的需求已促进了这些装置的进一步小型化及集成。结合对具有高动态范围及低光敏感度的图像传感器的需求使得具有高转换增益及高信噪比的像素单元的设计变得越来越具有挑战性。
据信，低噪声对图像传感器的弱光的检测为重要的，且高转换增益为实现低噪声提供了一种途径。常规地，浮动扩散部经由多个触点而连接到像素单元的源极跟随器栅极，所述多个触点在由图像传感器芯片的层间介电层的介电材料环绕的金属互连层中经由金属线而彼此耦合。浮动扩散部与源极跟随器栅极之间通过层间介电层的电耦合可引入寄生电容，这增加浮动扩散部的有效电容且降低转换增益。
发明内容
在一个方面中，本发明涉及一种像素单元，其包括：浮动扩散部，其安置于半导体材料中且经耦合以从安置于所述半导体材料中的光电二极管接收图像电荷；转移栅极，其接近于所述光电二极管及所述浮动扩散部而安置于所述半导体材料上方；复位晶体管，其具有位于所述半导体材料中的第一经掺杂区域及第二经掺杂区域以及在所述复位晶体管的所述第一经掺杂区域与所述第二经掺杂区域之间安置于所述半导体材料上方的复位栅极；源极跟随器晶体管，其具有安置于所述半导体材料上方且横向安置于所述转移栅极与所述复位栅极之间的源极跟随器栅极；及隧道触点，其将所述浮动扩散部耦合到所述源极跟随器栅极以及所述复位晶体管的所述第一经掺杂区域。
在另一方面中，本发明涉及一种制作像素单元的方法，其包括：提供半导体材料；在所述半导体材料中形成光电二极管、浮动扩散部、源极跟随器晶体管以及复位晶体管的第一经掺杂区域及第二经掺杂区域；在所述半导体材料的第一侧上方形成转移栅极、源极跟随器栅极、复位晶体管栅极；在所述半导体材料的所述第一侧上方形成层间介电层，且嵌入所述转移栅极、所述源极跟随器栅极及所述复位晶体管栅极；将所述层间介电层图案化及蚀刻以在所述浮动扩散部上方提供第一经暴露区域、在所述源极跟随器栅极上方提供第二经暴露区域且在所述复位晶体管的所述第一经掺杂区域上方提供第三经暴露区域；及在所述浮动扩散部上方的所述第一经暴露区域、所述源极跟随器栅极上方的所述第二经暴露区域以及所述复位晶体管的所述第一经掺杂区域上方的所述第三经暴露区域中沉积导电材料以形成隧道触点，所述隧道触点将所述浮动扩散部电耦合到所述源极跟随器栅极以及所述复位晶体管的所述第一经掺杂区域。
在又一方面中，本发明涉及一种成像系统，其包括：像素单元阵列，其中所述像素单元中的每一者包括：浮动扩散部，其安置于半导体材料中且经耦合以从安置于所述半导体材料中的光电二极管接收图像电荷；转移栅极，其接近于所述光电二极管及所述浮动扩散部而安置于所述半导体材料上方；复位晶体管，其具有位于所述半导体材料中的第一经掺杂区域及第二经掺杂区域以及在所述复位晶体管的所述第一经掺杂区域与所述第二经掺杂区域之间安置于所述半导体材料上方的复位栅极；源极跟随器晶体管，其具有安置于所述半导体材料上方且横向安置于所述转移栅极与所述复位栅极之间的源极跟随器栅极；及隧道触点，其将所述浮动扩散部耦合到所述源极跟随器栅极以及所述复位晶体管的所述第一经掺杂区域；控制电路，其耦合到所述像素单元阵列以控制所述像素单元阵列的操作；以及读出电路，其耦合到所述像素单元阵列以从所述像素单元阵列读出图像数据。
附图说明
参考以下各图描述本发明的非限制性及非详尽实施例，其中除非另有规定，否则贯穿各个视图相似参考编号是指相似部件。
图1A是图解说明根据本发明的教示的包含隧道触点的像素单元的一部分的一个实例的平面图。
图1B是图解说明根据本发明的教示的包含隧道触点的像素单元的一部分的一个实例的横截面图。
图1C是图解说明根据本发明的教示的像素单元的一个实例的示意图。
图2是图解说明根据本发明的教示的包含隧道触点的像素单元的一部分的另一实例的平面图。
图3是图解说明根据本发明的教示的制作像素单元的实例的过程的一个实例的流程图。
图4是图解说明根据本发明的教示的包含隧道触点的像素单元的一部分的另一实例的横截面图。
图5是图解说明根据本发明的教示的包含隧道触点的像素单元的一部分的又一实例的横截面图。
图6是图解说明根据本发明的教示的包含具有像素单元的像素阵列的成像系统的一个实例的示意图。
贯穿图式的数个视图，对应参考字符指示对应组件。所属领域的技术人员将了解，图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可相对于其它元件而被放大。而且，通常不绘示商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这些各种实施例的较不受阻碍的观看。
具体实施方式
揭示针对于具有隧道连接件的像素单元的设备及方法。在以下描述中，陈述众多特定细节以提供对本发明的透彻理解。然而，所属领域的技术人员将认识到，本文中所描述的技术可在不具有特定细节中的一或多者的情况下实践或者可利用其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使特定方面模糊。
在本说明书通篇中对“一个实例”或“一个实施例”的提及意指结合实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，在本说明书通篇的各个位置中短语“在一个实例中”或“在一个实施例中”的出现未必全部是指同一实例。此外，在一或多个实例中可以任何适合方式组合所述特定特征、结构或特性。
此外，可在本文中为易于描述而使用空间相对术语(例如“底下(beneath)”、“下面(below)”、“下部(lower)”、“下方(under)”、“上面(above)”、“上部(upper)”等等)来描述一个元件或特征与另一(些)元件或特征的关系，如各图中所图解说明。将理解，除了各图中所描绘的定向外，所述空间相对术语还打算囊括装置在使用或操作中的不同定向。举例来说，如果翻转各图中的装置，那么描述为在其它元件或特征“下面”或“底下”或者“下方”的元件将接着定向为在其它元件或特征“上面”。因此，示范性术语“下面”及“下方”可囊括上面及下面两种定向。装置可以其它方式定向(旋转90度或以其它定向)且相应地解释本文中所使用的空间相关描述语。另外，还将理解，当层被称为在两个层“之间”时，所述层可以是这两个层之间的仅有层，或者还可存在一或多个介入层。
在本发明中，术语“半导体衬底”或“衬底”是指用于在其上形成半导体装置的任何类型的衬底，包含单晶衬底、绝缘体上半导体(SOI)衬底、经掺杂硅块体衬底以及半导体上外延膜(EPI)衬底等等。此外，虽然将主要关于与基于硅的半导体材料(例如，硅以及硅与锗及/或碳的合金)兼容的材料及过程来描述各种实施例，但本发明技术在这方面不受限制。而是，可使用任何类型的半导体材料来实施各种实施例。
在本说明书通篇中，使用数个技术术语。这些术语将呈现其在其所属领域中的普通含义，除非本文中另外具体定义或其使用的上下文将另外清晰地暗示。应注意，在本文件中，元件名称及符号可互换地使用(例如，Si与硅)；然而，其两者具有相同含义。
如将论述，根据本发明的教示的实例针对于包含隧道触点的像素单元，所述隧道触点跨越源极跟随器的栅极电极的表面而形成。隧道触点的一端耦合到浮动扩散部且隧道触点的另一端耦合到复位晶体管。在实例中，隧道触点的介于所述隧道触点的端之间的中间部分与源极跟随器栅极的表面进行物理及电接触达至少大体上等于源极跟随器栅极的宽度的长度。因此，隧道触点将浮动扩散部耦合到源极跟随器栅极且耦合到复位晶体管。如此，隧道触点替换穿过层间介电层的介电材料的金属互连层中的传统金属线。因此，根据本发明的教示的实例性隧道触点通过减小浮动扩散部与金属互连件之间的寄生电容而增加与浮动扩散部相关联的转换增益。在一些实施例中，通过调整隧道触点的厚度，可进一步减小寄生电容。
本发明的像素单元的实例提供众多优点。举例来说，像素单元可使用现有方法来制作且因此不需要新过程或装备。像素单元可减小浮动扩散部电容及/或增加转换增益、减少噪声、增加低光检测能力、提供高动态范围或其任何组合。
为图解说明像素单元的一个实例，图1A是根据本发明的教示的包含隧道触点的像素单元的平面图。像素单元100包含安置于半导体材料110(例如，硅衬底)中的浮动扩散部FD 140。浮动扩散部140经耦合以从安置于半导体材料110中的光电二极管PD 130接收图像电荷。还参考图1B，其为图解说明图1A中所展示的像素单元的实例的一部分的A-A'横截面图，半导体材料110具有第一侧112及与第一侧相对的第二侧114。在一些实施例中，第一侧112被称为半导体材料110的前侧且第二侧114被称为半导体材料110的后侧。在一些实施例中，第一侧112被称为半导体材料110的非照明侧，且第二侧114被称为半导体材料110的照明侧。在一些实施例中，由光电二极管130响应于入射光从半导体材料110的第二侧114(例如，后侧)照射到光电二极管PD 130上而光生图像电荷。作为实例，可通过第二侧114上的相应微透镜(未展示)而将入射光引导到光电二极管PD 130。
再次参考图1B，像素单元100具有上覆于半导体材料110上的层间介电层120，其中如所展示，层间介电层120形成于半导体材料110的第一侧112上。转移TX栅极132接近于光电二极管PD 130及浮动扩散部FD 140而安置于半导体材料110的第一侧112上方。参考图1A及1B，复位晶体管RST 160具于位于半导体材料110中的第一经掺杂区域189及第二经掺杂区域190以及在复位晶体管160的第一经掺杂区域与第二经掺杂区域之间安置于半导体材料110上方的复位晶体管栅极162；源极跟随器晶体管SF 150具有安置于半导体材料110上方且横向安置于转移栅极132与复位栅极162之间的源极跟随器SF栅极152。
在一些实施例中，半导体材料110具有第一导电类型。光电二极管PD 130、浮动扩散部FD 140以及第一经掺杂区域189及第二经掺杂区域190具有第二导电类型，所述第二导电类型相对于第一导电类型具有相反极性。举例来说，半导体材料110可掺杂有P型掺杂剂(例如硼(B))，而浮动扩散部FD 140以及第一经掺杂区域189及第二经掺杂区域190可通过将N型掺杂剂(例如砷(As)及/或磷(P))植入到半导体材料110中以提供N型经掺杂区域而形成。然而，应了解，可将极性反转，使得半导体材料110可掺杂有N型掺杂剂，而浮动扩散部FD140以及第一经掺杂区域189及第二经掺杂区域190可通过植入P型掺杂剂而形成。
层间介电层可包含介电材料。电介质包含但不限于氧化硅(SiO2)、氧化铪(HfO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铒(Er2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镏(Lu2O3)、氧化钇(Y2O3)，或其它适合介电材料或者其任何组合。
再次参考图1A及1B，隧道触点170跨越源极跟随器SF栅极152的表面而形成，隧道触点170具有第一端170A、第二端170B及介于第一端与第二端之间的中间部分170C。隧道触点170将浮动扩散部140耦合到源极跟随器栅极152以及复位晶体管160的第一经掺杂区域189两者。如图1A中所展示，隧道触点170的第一端170A耦合到浮动扩散部140，且隧道触点170的第二端170B耦合到复位晶体管160的第一经掺杂区域189。在一个实例中，第一经掺杂区域189为复位晶体管160的源极且第二经掺杂区域190为复位晶体管160的漏极，第二端170B耦合到复位晶体管160的源极区域，并且复位晶体管的漏极区域耦合到电压供应器AVD以接收复位电压。隧道触点170形成为与源极跟随器栅极152的表面(例如，与下伏半导体材料110相对的侧上的表面)进行物理及电接触达中间部分170C的长度，所述长度大体上等于源极跟随器栅极152的宽度(例如，物理栅极宽度)。在实施例中，第一端170A与浮动扩散部140直接接触且第二端170B与第一经掺杂区域189直接接触。在一些实施例中，第一端170A与浮动扩散部140的浮动扩散部触点(为简单起见，未展示)直接接触且第二端170B与复位晶体管160的第一经掺杂区域189(例如，源极区域)的源极触点(为简单起见，未展示)直接接触。在一个实施例中，中间部分170C至少大于源极跟随器栅极152的宽度，使得源极跟随器栅极152的整个宽度被隧道触点囊括。
在一些实施例中，隧道触点具有0.3μm或更大(例如，0.4μm或更大、0.5μm或更大、0.6μm或更大)及0.7μm或更小(例如，0.6或更小、0.5μm或更小或者0.4μm或更小)的长度。在一个实例中，隧道触点可具有大于或等于0.3μm且小于0.5μm的长度L，这取决于源极跟随器栅极152的宽度以及浮动扩散部140与源极跟随器栅极152之间及源极跟随器栅极152与复位晶体管160的第一经掺杂区域189之间的距离。举例来说，隧道触点可具有超过源极跟随器栅极152的边缘达0.07μm或更大(例如，0.08μm或更大、0.09μm或更大或者0.1μm或更大)及0.15μm或更小(例如，0.14μm或更小、0.13μm或更小、0.12μm或更小、0.11μm或更小或者0.1μm或更小)的长度L1。作为另一实例，隧道触点可取决于光刻的最小临界尺寸而具有介于0.09μm与0.1μm之间的长度L1。隧道触点170可包含导电材料(例如钨(W)、铝(Al)、多晶硅(例如，n型经掺杂多晶硅))或可由所述导电材料形成。
参考图1B中所描绘的实例，隧道触点170可具有从源极跟随器栅极152的顶部表面向上延伸到层间介电层120的上部表面的厚度T。如图1B中所展示，隧道触点170可具有等于层间介电层120的上部表面的高度。然而，如下文将描述，在一些实施例中，隧道触点170可具有小于层间介电层120的上部表面的高度。因此，在一个实例中，隧道触点170可具有
Figure GDA0003545459970000071
或更大(例如，
Figure GDA00035454599700000710
或更大、
Figure GDA0003545459970000072
或更大、
Figure GDA0003545459970000073
或更大或者
Figure GDA0003545459970000074
或更大)及/或
Figure GDA0003545459970000075
或更小(例如，
Figure GDA0003545459970000076
或更小、
Figure GDA0003545459970000077
或更小、
Figure GDA0003545459970000078
或更小或者
Figure GDA0003545459970000079
或更小)的厚度T。
在一个实例中，参考图1A及1B，转移晶体管的转移栅极132在光电二极管130与浮动扩散部140之间安置于半导体材料110上方。在实例中，在像素单元100的电荷转移操作期间，转移栅极132经耦合以响应于经耦合以由转移栅极132接收到的转移控制信号TX(例如，具有正电压电平的信号)而选择性地将图像电荷从光电二极管130(其可被称为转移晶体管的源极)转移到浮动扩散部140(其可被称为转移晶体管的漏极)。
参考图1C，其为图解说明根据本发明的教示的像素单元的一个实例的示意图，复位晶体管160耦合于电压供应器AVD与浮动扩散部140之间以在像素单元100的复位操作期间响应于经耦合以由复位栅极162接收到的复位信号RST而将像素单元100复位，包含将浮动扩散部140及/或光电二极管130复位。源极跟随器晶体管150耦合到浮动扩散部140及电压供应AVD以将存储于浮动扩散部140中的图像电荷转换成像素输出信号。因此，源极跟随器晶体管150操作以基于由浮动扩散部140输出且在源极跟随器栅极152处接收到的电压而调制像素输出信号，其中像素输出信号与在像素单元100的积分周期期间积累于光电二极管130中的光电子量对应。行选择晶体管191耦合到源极跟随器晶体管150(举例来说，源极跟随器晶体管150的源极)以响应于选择信号RS而将像素输出信号从源极跟随器晶体管150输出到输出位线192。
再次参考图1B中所描绘的实例，像素单元100可具有在源极跟随器栅极152下面且接近于源极跟随器晶体管150的沟道区域而位于半导体材料层110中的一或多个(如所展示，两个)沟槽隔离结构180。源极跟随器栅极152的边缘横向延伸超过沟槽隔离结构180的外边缘182，使得隧道触点不与沟槽隔离结构180进行物理或电接触。一或多个沟槽隔离结构180中的每一者从半导体材料110的第一侧112延伸到半导体材料110中。一或多个沟槽隔离结构180中的每一者延伸到半导体材料110中的深度可经配置以大于浮动扩散部140以及复位晶体管160的第一经掺杂区域189及第二经掺杂区域190的结深度，借此在浮动扩散部140与复位晶体管160的第一经掺杂区域189及第二经掺杂区域190之间提供隔离。在一些实施例中，一或多个沟槽隔离结构180中的每一者可为形成于半导体材料110的第一侧112上的浅沟槽隔离结构。
图2是图解说明根据本发明的教示的包含隧道触点的像素单元的另一实例的平面图。在图2中所描绘的实例中，像素单元可包含多个光电二极管。举例来说，像素单元100可包含可响应于入射光而光生图像电荷的第一光电二极管130，以及在第一光电二极管130与浮动扩散部140之间安置于半导体材料110的第一侧112上方的第一转移晶体管的第一转移栅极132。像素单元还包含安置于半导体材料110中的第二光电二极管135。第二转移晶体管的第二转移栅极134在第二光电二极管135与浮动扩散部140之间安置于半导体材料110的第一侧112上方。因此，浮动扩散部140由第一光电二极管130及第二光电二极管135共同地共享。第一转移晶体管的第一转移栅极132可响应于经耦合以由第一转移栅极132接收到的第一转移控制信号TX1而选择性地将图像电荷从第一光电二极管130转移到浮动扩散部140。第二转移晶体管的第二转移栅极134可响应于经耦合以由第二转移栅极134接收到的第二转移控制信号TX2而选择性地将图像电荷从第二光电二极管135转移到浮动扩散部140。
尽管图1B展示具有单个层间介电层120的像素单元的一部分的一个实例，但应理解，像素单元或像素单元的一部分可包含上覆于单个层间介电层120上的额外层间介电层。换句话说，像素单元可包含上覆于半导体材料110上的一或多个层间介电层。举例来说，层间介电层120可安置于半导体材料110与一或多个其它层间介电层之间。
在一个实例中，像素单元可包含嵌入于一或多个层间介电层(举例来说，图1B中的层间介电层126)中的一或多个金属层。在由图1B描绘的一个实例中，一或多个金属层可包含：第一金属互连件183，其经耦合以通过穿过第一层间介电层120进行布线的第一触点184而将转移控制信号提供到转移栅极132；第二金属互连件185，其经耦合以通过穿过第一层间介电层120进行布线的第二触点186而将复位控制信号提供到复位栅极162；及/或第三金属互连件187，其经耦合以通过穿过第一层间介电层120进行布线的第三触点188而将复位电压提供到复位晶体管160的第二经掺杂区域190(例如，漏极区域)。
在一个实例中，跨越源极跟随器栅极152的表面而形成的隧道触点170与嵌入于一或多个层间介电层中的一或多个金属层电隔离。作为实例，层间介电层120可包含安置于隧道触点170与一或多个层间介电层之间的介电材料。
图3是图解说明根据本发明的教示的制作像素单元的实例的方法的一个实例的流程图。参考图3中所描绘的实例性方法，在一个实例中，本发明特征、尤其是制作像素单元的方法包含：首先提供一层半导体材料110；接着在半导体材料110中形成光电二极管130、浮动扩散部140、源极跟随器晶体管150的第一经掺杂区域及第二经掺杂区域(例如，源极区域及漏极区域)、行选择晶体管191的第一经掺杂区域及第二经掺杂区域(例如，源极区域及漏极区域)以及复位晶体管160的第一经掺杂区域189及第二经掺杂区域190。可接着在半导体材料110的第一侧112上方形成转移栅极132、源极跟随器栅极152、复位晶体管栅极162及行选择晶体管栅极192(图中未展示)。可随后在半导体材料110的第一侧112上方沉积层间介电层120，嵌入转移栅极132、源极跟随器栅极152、复位晶体管栅极162及行选择晶体管栅极192。接着将层间介电层120图案化及蚀刻(例如，通过湿法化学蚀刻，其可经时间控制)以在转移栅极132上方提供第一经暴露区域来形成转移栅极触点开口、在复位栅极162上方提供第二经暴露区域来形成复位栅极触点开口且在浮动扩散部140上方提供第三经暴露区域来形成浮动扩散部触点开口、在整个源极跟随器栅极152上方提供第四经暴露区域、在复位晶体管160的第一经掺杂区域189上方提供第五经暴露区域并且在复位晶体管160的第二经掺杂区域190上方提供第六经暴露区域来形成复位漏极触点开口。在图案化及蚀刻之后，在第一经暴露区域中沉积导电材料(例如，钨)，从而填充转移栅极触点开口以形成转移栅极触点；在第二经暴露区域中沉积导电材料，从而填充复位栅极触点开口以形成复位栅极触点；在第三经暴露区域中沉积导电材料，从而填充浮动扩散部140上方的浮动扩散部触点开口；在源极跟随器栅极152上方的第四经暴露区域中沉积导电材料、在第一经掺杂区域189上方的第五经暴露区域中沉积导电材料以形成隧道触点；及在第二经掺杂区域190上方的第六经暴露区域中沉积导电材料，从而填充复位漏极触点开口以形成复位漏极触点。如上文在图1A中所描述，隧道触点170经形成以将浮动扩散部140连接到源极跟随器栅极152以及复位晶体管160的第一经掺杂区域189。在一个实例中，隧道触点经形成以具有第一端170A、第二端170B及介于第一端170A与第二端170B之间的中间部分170C。第一端170A耦合到浮动扩散部140，第二端170b耦合到复位晶体管160的第一经掺杂区域189，且隧道触点170跨越源极跟随器栅极152的表面而形成为与源极跟随器栅极152的表面进行物理及电接触达中间部分170C的长度，所述长度大体上等于源极跟随器栅极152的宽度。在一个实施例中，第一端170A形成为与浮动扩散部140接触，且第二端170B形成为与复位晶体管160的第一经掺杂区域189接触。
在一个实例中，所述方法进一步包含任选地蚀刻隧道触点170的表面以薄化隧道触点170的中间部分170C，从而减小隧道触点170的从源极跟随器栅极152的顶部表面向上延伸到层间介电层120的上部表面的厚度T。当减小隧道触点170的高度或厚度T以进一步减小隧道触点170与形成于隧道触点170上面的金属互连结构(例如，第一金属层)之间的寄生电容时，这可促成浮动扩散部140的有效电容，借此提供进一步改进来增加浮动扩散部140的转换增益。
图4是图解说明根据本发明的教示的包含隧道触点的像素单元的另一实例的一部分的横截面图。参考图4中所描绘的实例，隧道触点470已被薄化，使得其经蚀刻上部表面位于周围层间介电层120的上部表面下面以在隧道触点470的上部表面172与层间介电层120的上部表面120U之间提供间隙174。在一个实施例中，经薄化隧道触点470的厚度可介于从
Figure GDA0003545459970000101
到
Figure GDA0003545459970000102
的范围内。
在一个实例中，一或多个介电材料122可任选地沉积于隧道触点的经蚀刻表面上方。如果一或多个介电材料122沉积于隧道触点的经蚀刻表面上方，那么介电材料可沉积于隧道触点470的经蚀刻表面上方达到与周围层间介电层120的上部表面120U相比的相同或较小高度。图5是图解说明根据本发明的教示的包含隧道触点的像素单元的又一实例的一部分的横截面图。参考图5中所描绘的实例，将光致抗蚀剂PR图案化且将隧道触点470的上部表面172蚀刻以薄化隧道触点470。接着用隧道触点470的经蚀刻上部表面上方的一或多个介电材料122来回填层间介电层120达到相对于周围层间介电层120的上部表面120U的相同高度。举例来说，介电材料可沉积于隧道触点470的经蚀刻表面上方达到一高度，使得介电材料122的上部表面122U与层间介电层的上部表面120U共面。在一些实施例中，介电材料122的高度可在给定像素单元中变化。
在一个实例中，介电材料122可包含一或多个介电材料，所述一或多个介电材料中的每一者可为与层间介电层120的材料相同或不同的材料。在一个实例中，介电材料122可包含与层间介电层120相同的材料。在另一实例中，介电材料122包含与层间介电层120的材料不同的介电材料。导电材料可被沉积到与层间介电层的上部表面相比的相同高度或较小高度。
在一个实例中，当像素单元包含上覆于第一层间介电层120及半导体材料110上的一或多个额外层间介电层时，所述方法进一步包含在第一层间介电层120上方形成一或多个其它层间介电层，使得第一层间介电层120安置于半导体材料110与一或多个其它层间介电层之间。一或多个层间介电层的层中的每一者可包含一或多个介电材料，所述一或多个介电材料可为与层间介电层120的材料相同或不同的材料。
在一个实例中，一或多个金属层可嵌入于一或多个层间介电层中。可通过以下操作而提供一或多个金属层：形成第一金属互连件，其经耦合以通过穿过第一层间介电层进行布线的转移栅极触点而将转移控制信号提供到转移栅极；形成第二金属互连件，其经耦合以通过穿过第一层间介电层进行布线的复位栅极触点而将复位控制信号提供到复位栅极；及/或形成第三金属互连件，其经耦合以通过穿过第一层间介电层进行布线的第三触点而将复位电压提供到复位晶体管的第二经掺杂区域。
在一个实例中，所述方法可进一步包含对像素单元进行化学机械抛光。应用化学机械抛光以移除缺陷，从而将像素表面平面化(例如，在沉积之后，分别将层间介电层120及介电材料122平面化)，且界定最终厚度。化学机械抛光可受时间控制。
图6是图解说明成像系统200的一个实例的框图。成像系统200包含像素阵列210、控制电路220、读出电路230及功能逻辑240。在一个实例中，像素阵列210为光电二极管或图像传感器像素215(例如，像素P1、P2…、Pn)的二维(2D)阵列。如所图解说明，光电二极管被布置成若干行(例如，行R1到Ry)及若干列(例如，列C1到Cx)以获取人、地点、物体等的图像数据，所述图像数据可接着用于再现所述人、地点、物体等的2D图像。然而，在其它实例中，应了解光电二极管未必被布置成若干行及若干列，而是可采用其它配置。
在一个实例中，在像素阵列210中的图像传感器光电二极管/像素215已获取其图像数据或图像电荷之后，图像数据由读出电路230通过输出位线250而读出且接着被传送到功能逻辑240。在各种实例中，读出电路230可包含放大电路、模/数(ADC)转换电路或其它。功能逻辑240可简单地存储图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实例中，读出电路230可沿着读出列线一次读出一行图像数据(所图解说明)或可使用多种其它技术(未图解说明)读出所述图像数据，例如串行读出或同时全并行读出所有像素。
在一个实例中，控制电路220耦合到像素阵列210以控制像素阵列210中的多个光电二极管的操作。举例来说，控制电路220可产生用于控制图像获取的快门信号。在一个实例中，快门信号为用于同时启用像素阵列210内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号为滚动快门信号，使得在连续获取窗期间依序启用像素的每一行、列或群组。在另一实例中，图像获取与例如闪光等照明效果同步。
参考图6中所描绘的实例，成像系统200可包含：像素阵列210，其包含多个像素单元215，如本发明中所描述；控制电路220，其耦合到像素阵列210以控制像素单元215的操作；及读出电路230，其耦合到像素阵列210以从像素单元215读出图像数据。成像系统可进一步包含功能逻辑240，所述功能逻辑耦合到读出电路以存储来自像素阵列的图像数据。
在一个实例中，成像系统200中的像素阵列210的像素单元215中的每一者可具有与图1B的像素单元100或图5中所描绘的像素单元类似的结构。像素单元215中的每一者可包含：浮动扩散部，其安置于半导体材料中且经耦合以从安置于半导体材料中的光电二极管接收图像电荷；转移栅极，其接近于光电二极管及浮动扩散部而安置于半导体材料上方；复位晶体管，其具有位于半导体材料中的第一经掺杂区域及第二经掺杂区域以及在复位晶体管的第一经掺杂区域与第二经掺杂区域之间安置于半导体材料上方的复位栅极；源极跟随器晶体管，其具有安置于半导体材料上方且横向安置于转移栅极与复位栅极之间的源极跟随器栅极；及隧道触点，其跨越源极跟随器栅极的表面而形成。在一个实例中，隧道触点具有第一端、第二端及介于第一端与第二端之间的中间部分。第一端耦合到浮动扩散部，第二端耦合到复位晶体管的第一经掺杂漏极区域，且隧道触点形成为与源极跟随器栅极的表面进行物理及电接触达中间部分的长度，所述长度大体上等于源极跟随器栅极的宽度，举例来说如上文所描述。
在一个实例中，成像系统200中的像素阵列210的每一像素单元215可进一步包含转移栅极，所述转移栅极在光电二极管与浮动扩散部之间安置于半导体材料上方。转移栅极经耦合以选择性地将图像电荷从光电二极管转移到浮动扩散部。
隧道触点可包含导电材料(例如，钨)。成像系统200的像素阵列210的每一像素单元215可进一步包含在源极跟随器栅极下面且接近于源极跟随器晶体管的沟道区域而位于半导体材料中的一或多个沟槽隔离结构，其中源极跟随器栅极的边缘横向延伸超过沟槽隔离结构的外边缘。在一些实施例中，在给定像素单元215中，光电二极管为适于响应于入射光而光生图像电荷的多个光电二极管中的第一光电二极管，且转移栅极为多个转移栅极中的第一转移栅极。像素单元215可进一步包含所述多个光电二极管中的第二光电二极管，如(举例来说)在图2及上文中所描述。
在一些实施例中，如上文所论述，给定像素单元215可包含上覆于半导体材料上的一或多个层间介电层。给定像素单元215可进一步包含嵌入于一或多个层间介电层中的一或多个金属层，所述一或多个金属层包含：第一金属互连件，其经耦合以通过穿过一或多个层间介电层进行布线的第一触点而将转移控制信号提供到转移栅极；第二金属互连件，其经耦合以通过穿过一或多个层间介电层进行布线的第二触点而将复位控制信号提供到复位栅极；及第三金属互连件，其经耦合以通过穿过一或多个层间介电层进行布线的第三触点而将复位电压提供到复位晶体管的第二经掺杂区域。跨越源极跟随器栅极的表面而形成的隧道触点与嵌入于一或多个层间介电层中的一或多个金属层电隔离。举例来说，一或多个层间介电层可包含安置于隧道触点与一或多个金属层之间的介电材料。
在一个实例中，成像系统200可包含于数码相机、移动电话、膝上型计算机、汽车等等中。另外，成像系统200可耦合到其它件硬件，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线发射器、HDMI端口等)、照明/闪光灯、电输入(键盘、触摸显示器、跟踪垫、鼠标、麦克风等)及/或显示器。其它件硬件可将指令递送到成像系统200、从成像系统200提取图像数据或操纵由成像系统200供应的图像数据。
包含发明摘要中所描述内容的本发明的所图解说明实例的以上描述并不打算为穷尽性的或限于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但可在不背离本发明的较宽广精神及范围的情况下做出各种等效修改。事实上，应了解，特定实例性电压、电流、频率、功率范围值、时间等是出于解释目的而提供的，且在根据本发明的教示的其它实施例及实例中也可采用其它值。
鉴于以上详细描述，可对本发明的实例做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于说明书及权利要求书中所揭示的特定实施例。而是，范围将完全由所附权利要求书来确定，所附权利要求书将根据权利要求解释的既定原则加以理解。因此，本说明书及各图应视为说明性的而非限制性的。

Claims (28)

1.一种像素单元，其包括：
浮动扩散部，其安置于半导体材料中且经耦合以从安置于所述半导体材料中的光电二极管接收图像电荷；
转移栅极，其接近于所述光电二极管及所述浮动扩散部而安置于所述半导体材料上方；
复位晶体管，其具有位于所述半导体材料中的第一经掺杂区域及第二经掺杂区域以及在所述复位晶体管的所述第一经掺杂区域与所述第二经掺杂区域之间安置于所述半导体材料上方的复位栅极；
源极跟随器晶体管，其具有安置于所述半导体材料上方且横向安置于所述转移栅极与所述复位栅极之间的源极跟随器栅极；及
隧道触点，其将所述浮动扩散部耦合到所述源极跟随器栅极以及所述复位晶体管的所述第一经掺杂区域，其中所述隧道触点是跨越所述源极跟随器栅极的表面而形成，所述隧道触点具有第一端、第二端及介于所述第一端与所述第二端之间的中间部分，其中所述隧道触点的所述第一端耦合到所述浮动扩散部，其中所述隧道触点的所述第二端耦合到所述复位晶体管的所述第一经掺杂区域，且其中所述隧道触点与所述源极跟随器栅极的所述表面进行物理及电接触达所述中间部分的长度，所述长度等于所述源极跟随器栅极的宽度。
2.根据权利要求1所述的像素单元，其中所述转移栅极安置于所述光电二极管与所述浮动扩散部之间，且其中所述转移栅极经耦合以选择性地将所述图像电荷从所述光电二极管转移到所述浮动扩散部。
3.根据权利要求1所述的像素单元，其中所述隧道触点包括导电材料。
4.根据权利要求3所述的像素单元，其中所述隧道触点包括钨。
5.根据权利要求1所述的像素单元，其进一步包括在所述源极跟随器栅极下面且接近于所述源极跟随器晶体管的沟道区域而位于所述半导体材料中的一或多个沟槽隔离结构，其中所述源极跟随器栅极的边缘横向延伸超过所述沟槽隔离结构中的每一者的外边缘。
6.根据权利要求1所述的像素单元，其中所述光电二极管为适于响应于入射光而光生图像电荷的多个光电二极管中的第一光电二极管，其中所述转移栅极为多个转移栅极中的第一转移栅极，所述像素单元进一步包括：
第二光电二极管，其包含于所述多个光电二极管中，其中所述第二光电二极管安置于所述半导体材料中；及
第二转移栅极，其包含于所述多个转移栅极中且接近于所述第二光电二极管及所述浮动扩散部而安置于所述半导体材料上方，其中所述第二转移栅极经耦合以选择性地将所述图像电荷从所述第二光电二极管转移到所述浮动扩散部。
7.根据权利要求1所述的像素单元，其进一步包括：
一或多个层间介电层，其上覆于所述半导体材料上；及
一或多个金属层，其嵌入于所述一或多个层间介电层中，其中所述一或多个金属层包括：
第一金属互连件，其经耦合以通过穿过所述一或多个层间介电层进行布线的第一触点而将转移控制信号提供到所述转移栅极；
第二金属互连件，其经耦合以通过穿过所述一或多个层间介电层进行布线的第二触点而将复位控制信号提供到所述复位栅极；及
第三金属互连件，其经耦合以通过穿过所述一或多个层间介电层进行布线的第三触点而将复位电压提供到所述复位晶体管的所述第二经掺杂区域。
8.根据权利要求7所述的像素单元，其中所述隧道触点与嵌入于所述一或多个层间介电层中的所述一或多个金属层电隔离。
9.根据权利要求7所述的像素单元，其中所述一或多个层间介电层包括安置于所述隧道触点与所述一或多个金属层之间的介电材料。
10.一种成像系统，其包括：
像素单元阵列，其中所述像素单元中的每一者包括：
浮动扩散部，其安置于半导体材料中且经耦合以从安置于所述半导体材料中的光电二极管接收图像电荷；
转移栅极，其接近于所述光电二极管及所述浮动扩散部而安置于所述半导体材料上方；
复位晶体管，其具有位于所述半导体材料中的第一经掺杂区域及第二经掺杂区域以及在所述复位晶体管的所述第一经掺杂区域与所述第二经掺杂区域之间安置于所述半导体材料上方的复位栅极；
源极跟随器晶体管，其具有安置于所述半导体材料上方且横向安置于所述转移栅极与所述复位栅极之间的源极跟随器栅极；及
隧道触点，其将所述浮动扩散部耦合到所述源极跟随器栅极以及所述复位晶体管的所述第一经掺杂区域，其中所述隧道触点是跨越所述源极跟随器栅极的表面而形成，所述隧道触点具有第一端、第二端及介于所述第一端与所述第二端之间的中间部分，其中所述隧道触点的所述第一端耦合到所述浮动扩散部，其中所述隧道触点的所述第二端耦合到所述复位晶体管的所述第一经掺杂区域，且其中所述隧道触点与所述源极跟随器栅极的所述表面进行物理及电接触达所述中间部分的长度，所述长度等于所述源极跟随器栅极的宽度；
控制电路，其耦合到所述像素单元阵列以控制所述像素单元阵列的操作；以及
读出电路，其耦合到所述像素单元阵列以从所述像素单元阵列读出图像数据。
11.根据权利要求10所述的成像系统，其进一步包括耦合到所述读出电路以存储来自所述像素单元阵列的图像数据的功能逻辑。
12.根据权利要求10所述的成像系统，其中所述转移栅极安置于所述光电二极管与所述浮动扩散部之间，且其中所述转移栅极经耦合以选择性地将所述图像电荷从所述光电二极管转移到所述浮动扩散部。
13.根据权利要求10所述的成像系统，其中所述隧道触点包括导电材料。
14.根据权利要求13所述的成像系统，其中所述隧道触点包括钨。
15.根据权利要求10所述的成像系统，其中每一像素单元进一步包括在所述源极跟随器栅极下面且接近于所述源极跟随器晶体管的沟道区域而位于所述半导体材料中的一或多个沟槽隔离结构，其中所述源极跟随器栅极的边缘横向延伸超过所述沟槽隔离结构中的每一者的外边缘。
16.根据权利要求10所述的成像系统，其中所述光电二极管为适于响应于入射光而光生图像电荷的多个光电二极管中的第一光电二极管，其中所述转移栅极为多个转移栅极中的第一转移栅极，其中每一像素单元进一步包括：
第二光电二极管，其包含于所述多个光电二极管中，其中所述第二光电二极管安置于所述半导体材料中；及
第二转移栅极，其包含于所述多个转移栅极中且接近于所述第二光电二极管及所述浮动扩散部而安置于所述半导体材料上方，其中所述第二转移栅极经耦合以选择性地将所述图像电荷从所述第二光电二极管转移到所述浮动扩散部。
17.根据权利要求10所述的成像系统，其中每一像素单元进一步包括：
一或多个层间介电层，其上覆于所述半导体材料上；及
一或多个金属层，其嵌入于所述一或多个层间介电层中，其中所述一或多个金属层包含：
第一金属互连件，其经耦合以通过穿过所述一或多个层间介电层进行布线的第一触点而将转移控制信号提供到所述转移栅极；
第二金属互连件，其经耦合以通过穿过所述一或多个层间介电层进行布线的第二触点而将复位控制信号提供到所述复位栅极；及
第三金属互连件，其经耦合以通过穿过所述一或多个层间介电层进行布线的第三触点而将复位电压提供到所述复位晶体管的所述第二经掺杂区域。
18.根据权利要求10所述的成像系统，其中隧道触点与嵌入于所述一或多个层间介电层中的所述一或多个金属层电隔离。
19.根据权利要求17所述的成像系统，其中所述一或多个层间介电层包含安置于所述隧道触点与所述一或多个金属层之间的介电材料。
20.一种制作像素单元的方法，其包括：
提供半导体材料；
在所述半导体材料中形成光电二极管、浮动扩散部、源极跟随器晶体管以及复位晶体管的第一经掺杂区域及第二经掺杂区域；
在所述半导体材料的第一侧上方形成转移栅极、源极跟随器栅极、复位晶体管栅极；
在所述半导体材料的所述第一侧上方形成层间介电层，且嵌入所述转移栅极、所述源极跟随器栅极及所述复位晶体管栅极；
将所述层间介电层图案化及蚀刻以在所述浮动扩散部上方提供第一经暴露区域、在所述源极跟随器栅极上方提供第二经暴露区域且在所述复位晶体管的所述第一经掺杂区域上方提供第三经暴露区域；及
在所述浮动扩散部上方的所述第一经暴露区域、所述源极跟随器栅极上方的所述第二经暴露区域以及所述复位晶体管的所述第一经掺杂区域上方的所述第三经暴露区域中沉积导电材料以形成隧道触点，所述隧道触点将所述浮动扩散部电耦合到所述源极跟随器栅极以及所述复位晶体管的所述第一经掺杂区域，其中沉积所述导电材料以形成所述隧道触点包括形成具有第一端、第二端及介于所述第一端与所述第二端之间的中间部分的所述隧道触点，其中所述第一端形成为与所述浮动扩散部接触，其中所述第二端形成为与所述复位晶体管的所述第一经掺杂区域接触，且其中所述隧道触点形成为与所述源极跟随器栅极的表面进行物理及电接触达所述中间部分的长度，所述长度等于所述源极跟随器栅极的宽度。
21.根据权利要求20所述的方法，其进一步包括蚀刻所述隧道触点的表面以薄化所述隧道触点的所述中间部分，从而在所述隧道触点的上部表面与所述层间介电层之间形成间隙。
22.根据权利要求21所述的方法，其进一步包括在所述隧道触点的所述经蚀刻表面上方沉积介电材料以填充所述隧道触点的上部表面与所述层间介电层之间的所述间隙。
23.根据权利要求22所述的方法，其中所述在所述隧道触点的所述经蚀刻表面上方沉积所述介电材料包括在所述隧道触点的所述经蚀刻表面上方沉积所述介电材料达到预定高度，其中所述介电材料的上部表面与所述层间介电层的上部表面共面。
24.根据权利要求23所述的方法，其中所述介电材料包括与所述层间介电层相同的材料。
25.根据权利要求23所述的方法，其中所述介电材料包括与所述层间介电层的材料不同的材料。
26.根据权利要求20所述的方法，其中在所述浮动扩散部上方的所述第一经暴露区域中、在所述源极跟随器栅极上方的所述第二经暴露区域中以及在所述复位晶体管的所述第一经掺杂区域上方的所述第三经暴露区域中沉积所述导电材料包括在所述第一经暴露区域、所述第二经暴露区域及所述第三经暴露区域中沉积钨。
27.根据权利要求20所述的方法，其进一步包括在所述源极跟随器栅极下面且在所述浮动扩散部与所述源极跟随器晶体管之间于所述半导体材料中形成沟槽隔离结构，其中所述源极跟随器栅极的边缘横向延伸超过所述沟槽隔离结构中的每一者的外边缘。
28.根据权利要求20所述的方法，其中所述层间介电层为上覆于所述半导体材料上的多个层间介电层中的第一层间介电层，所述方法进一步包括：
在所述第一层间介电层上方形成所述多个层间介电层中的一或多个其它层间介电层，使得所述第一层间介电层安置于所述半导体材料与所述一或多个其它层间介电层之间；
形成嵌入于所述一或多个其它层间介电层中的一或多个金属层，其中所述形成所述一或多个金属层包括：
形成第一金属互连件，其耦合到转移栅极触点以通过穿过所述第一层间介电层进行布线的所述转移栅极触点而将转移控制信号提供到所述转移栅极；
形成第二金属互连件，其经耦合以通过穿过所述第一层间介电层进行布线的复位栅极触点而将复位控制信号提供到复位栅极；及
形成第三金属互连件，其经耦合以通过穿过所述第一层间介电层进行布线的第三触点而将复位电压提供到所述复位晶体管的所述第二经掺杂区域。
CN202011487295.1A 2019-12-20 2020-12-16 像素单元、包含其的成像系统及其制作方法 Active CN113013186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/723,922 2019-12-20
US16/723,922 US11152404B2 (en) 2019-12-20 2019-12-20 Tunnel contact for a pixel cell in an imaging system

Publications (2)

Publication Number Publication Date
CN113013186A CN113013186A (zh) 2021-06-22
CN113013186B true CN113013186B (zh) 2022-10-28

Family

ID=76383497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011487295.1A Active CN113013186B (zh) 2019-12-20 2020-12-16 像素单元、包含其的成像系统及其制作方法

Country Status (3)

Country Link
US (1) US11152404B2 (zh)
CN (1) CN113013186B (zh)
TW (1) TWI766468B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136644A (zh) * 2024-04-30 2024-06-04 珠海燧景科技有限公司 半导体结构及其制作方法
CN118136643A (zh) * 2024-04-30 2024-06-04 珠海燧景科技有限公司 图像传感器、像素结构及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740915B1 (en) * 1998-11-12 2004-05-25 Micron Technology, Inc. CMOS imager cell having a buried contact
KR101028137B1 (ko) 2003-04-30 2011-04-08 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
US8018015B2 (en) * 2005-06-29 2011-09-13 Micron Technology, Inc. Buried conductor for imagers
KR100789624B1 (ko) * 2006-08-31 2007-12-27 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 이의 제조 방법
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5903772B2 (ja) * 2011-04-11 2016-04-13 ソニー株式会社 固体撮像素子およびカメラシステム
JP2014060199A (ja) * 2012-09-14 2014-04-03 Toshiba Corp 固体撮像装置の製造方法及び固体撮像装置
JP2016018919A (ja) * 2014-07-09 2016-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6362694B2 (ja) * 2014-07-09 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置
TWI566390B (zh) * 2014-10-31 2017-01-11 力晶科技股份有限公司 能改善像素動態範圍的ｃｍｏｓ影像感應器
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
KR20180076845A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 이미지 센서
US10070081B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
US10128299B1 (en) * 2017-10-10 2018-11-13 Omnivision Technologies, Inc. Manufacturing method of image sensor including source follower contact to floating diffusion
KR102467846B1 (ko) * 2017-11-16 2022-11-16 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
US10304882B1 (en) * 2017-11-30 2019-05-28 Omnivision Technologies, Inc. Source follower device for enhanced image sensor performance
KR102540242B1 (ko) * 2018-01-12 2023-06-02 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
TW202139446A (zh) 2021-10-16
CN113013186A (zh) 2021-06-22
TWI766468B (zh) 2022-06-01
US20210193723A1 (en) 2021-06-24
US11152404B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
US10269850B2 (en) Biased deep trench isolation
US9659989B1 (en) Image sensor with semiconductor trench isolation
TWI649866B (zh) 具有混合深溝槽隔離之圖像感測器
US9240431B1 (en) Conductive trench isolation
CN113921549B (zh) 用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构
CN111987114B (zh) 用于图像传感器中的全局快门的竖直转移栅极存储装置
CN110504277B (zh) 与垂直晶体管组合的垂直溢流漏极
US11769779B2 (en) Method for passivating full front-side deep trench isolation structure
US9991309B1 (en) CMOS image sensor having enhanced near infrared quantum efficiency
CN113013186B (zh) 像素单元、包含其的成像系统及其制作方法
CN113921550B (zh) 用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构
US11984464B2 (en) CMOS image sensor having front side and back side trench isolation structures enclosing pixel regions and a capacitor for storing the image charge
CN110993630B (zh) 多厚度栅极电介质
US10438979B2 (en) Method of fabricating fill factor enhancement for image sensor
TWI801854B (zh) 低雜訊矽鍺影像感測器
US11869906B2 (en) Image sensor with elevated floating diffusion
US20230307474A1 (en) Dual depth junction structures and process methods
US9986192B1 (en) Through-semiconductor and through-dielectric isolation structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant