JP2016018919A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016018919A
JP2016018919A JP2014141369A JP2014141369A JP2016018919A JP 2016018919 A JP2016018919 A JP 2016018919A JP 2014141369 A JP2014141369 A JP 2014141369A JP 2014141369 A JP2014141369 A JP 2014141369A JP 2016018919 A JP2016018919 A JP 2016018919A
Authority
JP
Japan
Prior art keywords
region
main surface
semiconductor device
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014141369A
Other languages
English (en)
Inventor
笠岡　竜雄
Tatsuo Kasaoka
竜雄 笠岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014141369A priority Critical patent/JP2016018919A/ja
Priority to US14/747,065 priority patent/US9887233B2/en
Publication of JP2016018919A publication Critical patent/JP2016018919A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光電変換素子の微細化が進行しても、配線間容量の影響を十分に低減することが可能な半導体装置およびその製造方法を提供する。【解決手段】複数の転送トランジスタＴＸは、光電変換素子ＰＤおよび信号出力部ＦＤを含んでいる。複数の他のトランジスタＡＭＩ，ＲＳＴは、転送トランジスタＴＸに電気的に接続される１つ以上の信号入出力部Ａｇ，Ｒａを含んでいる。複数の転送トランジスタＴＸおよび複数の他のトランジスタＡＭＩ，ＲＳＴを覆うように層間絶縁膜が形成される。複数の転送トランジスタＴＸの１つ以上の信号出力部ＦＤと、複数の他のトランジスタＡＭＩ，ＲＳＴの１つ以上の信号入出力部Ａｇ，Ｒａとのうち合計３つ以上が、層間絶縁膜に形成された溝の内部に充填された導電体を含む接続層ＳＣＴにより接続される。【選択図】図３

Description

本発明は半導体装置およびその製造方法に関し、特に、フォトダイオードなどの光電変換素子を含む半導体装置およびその製造方法に関するものである。
フォトダイオードなどの光電変換素子を含む半導体装置の、センサとしての特性は、当該半導体装置に含まれる複数の配線により形成される配線間容量の大きさに非常に大きく影響される。特に近年の光電変換素子などの微細化により、配線間の間隔が狭くなれば、配線間容量が増加して、当該半導体装置の特性が意図せず変化し、たとえば光電変換素子の感度が低下するなどの不具合を来す可能性が高くなる。また配線間の間隔が狭くなれば、当該配線間での電気的な短絡が発生する可能性も高くなる。
そこでたとえば以下の特許文献１においては、光電変換素子を含む半導体装置に含まれる、２つ以上のフローティングノードが、ゲート電極と同じ層からなる配線で接続される。これにより、光電変換素子の面積を大きくすることができ、光電変換素子の感度を高めることができると記載されている。
また以下の特許文献２においては、増幅ＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート電極と、その周囲のフローティングディフュージョンとを単一のコンタクトホールに導電体を配することで電気的に接続させる構成が開示されている。
特開２００８−４１６８９号公報 特開２００８−６０３５６号公報
特許文献１のようにゲート電極と同じ層からなる配線を引き回すことにより、複数のフローティングノードを接続すれば、当該ゲート電極と同じ層の配線の下側すなわち当該配線とその下側の配線により形成される配線間容量の影響が大きくなる可能性がある。また当該配線と、当該配線に隣り合うゲート電極との間隔を確保することが困難となり、当該配線と、それに隣り合うゲート電極との間に発生する配線間容量が無視できなくなる可能性がある。
特許文献２においては、増幅ＭＯＳトランジスタのゲート電極とその周囲のフローティングディフュージョンとの２つのノードのみが単一の導電体により接続されており、３つ以上のノードが単一の導電体により接続される旨に関する記載がない。このため配線間容量の影響を低減する効果が十分でない可能性がある。またたとえばコンタクトホール内の当該導電体が、ある層の配線とその上側の層の配線とを電気的に接続するとしても、特に光電変換素子の微細化が進行すれば、当該導電体と、その上側の層の配線との間の位置精度を向上させることが困難となり、当該導電体と、その上側の層の配線との間に位置ずれが起こる可能性がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係る半導体装置は、半導体基板と、複数の転送トランジスタと、複数の他のトランジスタとを備えている。複数の転送トランジスタは、光電変換素子および信号出力部を含んでいる。複数の他のトランジスタは、転送トランジスタに電気的に接続される１つ以上の信号入出力部を含んでいる。複数の転送トランジスタおよび複数の他のトランジスタを覆うように層間絶縁膜が形成されている。複数の転送トランジスタの１つ以上の信号出力部と、複数の他のトランジスタの１つ以上の信号入出力部とのうち合計３つ以上が、層間絶縁膜に形成された溝の内部に充填された導電体を含む接続層により接続されている。
一実施の形態に係る半導体装置の製造方法は、半導体基板内に形成された光電変換素子および信号出力部を含むように、複数の転送トランジスタが形成される。転送トランジスタに電気的に接続されるように、主表面に、１つ以上の信号入出力部を含む複数の他のトランジスタが形成される。複数の転送トランジスタおよび複数の他のトランジスタを覆うように層間絶縁膜が形成される。層間絶縁膜の一方の主表面から他方の主表面に達するように形成された溝の内部を導電体で充填することにより接続層が形成される。接続層を形成する工程においては、接続層は、複数の転送トランジスタの１つ以上の信号出力部と、複数の他のトランジスタの１つ以上の信号入出力部とのうち合計３つ以上の上面に接するように形成される。
一実施の形態によれば、光電変換素子の微細化が進行しても、配線間容量の影響を十分に低減することが可能な半導体装置およびその製造方法を提供することができる。
本実施の形態に係る半導体装置であってウェハの状態を示す概略平面図である。 図１の点線で囲まれた領域ＩＩの概略図である。 実施の形態１の画素部の構成を示す概略平面図である。 図３の画素部の構成を示す回路図である。 図３のＶＡ−ＶＡ線に沿う部分における概略断面図（Ａ）と、図３のＶＢ−ＶＢ線に沿う部分における概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第１工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第１工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第２工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第２工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第３工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第３工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第４工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第４工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第５工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第５工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第６工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第６工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第７工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第７工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第８工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第８工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第９工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第９工程を示す概略断面図（Ｂ）とである。 実施の形態１の半導体装置の製造方法の、図３のＶＡ−ＶＡ線に沿う部分における第１０工程を示す概略断面図（Ａ）と、実施の形態１の半導体装置の製造方法の、図３のＶＢ−ＶＢ線に沿う部分における第１０工程を示す概略断面図（Ｂ）とである。 比較例の画素部の構成を示す概略平面図である。 図１６のＸＶＩＩＡ−ＸＶＩＩＡ線に沿う部分における概略断面図（Ａ）と、図１６のＸＶＩＩＢ−ＸＶＩＩＢ線に沿う部分における概略断面図（Ｂ）とである。 実施の形態２の画素部の構成を示す概略平面図である。 図１８のＸＩＸＡ−ＸＩＸＡ線に沿う部分における概略断面図（Ａ）と、図１８のＸＩＸＢ−ＸＩＸＢ線に沿う部分における概略断面図（Ｂ）とである。 図１６のＸＸ−ＸＸ線に沿う部分における概略断面図である。 実施の形態３の画素部の構成を示す概略平面図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う部分における概略断面図である。 実施の形態４の画素部の構成を示す概略平面図である。 図２３のＸＸＩＶＡ−ＸＸＩＶＡ線に沿う部分における概略断面図（Ａ）と、図２３のＸＸＩＶＡ−ＸＸＩＶＡ線に沿う部分における概略断面図（Ｂ）とである。 図１６のＸＸＶ−ＸＸＶ線に沿う部分における概略断面図である。 実施の形態５の画素部の構成を示す概略平面図である。 図２６のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う部分における概略断面図である。 実施の形態６の画素部の構成を示す概略平面図である。 図２８のＸＸＩＸ−ＸＸＩＸ線に沿う部分における概略断面図である。 実施の形態７の画素部の構成を示す概略平面図である。 図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における概略断面図（Ａ）と、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分における概略断面図（Ｂ）と、図３０のＸＸＸＩＣ−ＸＸＸＩＣ線に沿う部分における概略断面図（Ｃ）とである。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第１工程を示す概略断面図（Ａ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分における第１工程を示す概略断面図（Ｂ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＣ−ＸＸＸＩＣ線に沿う部分における第１工程を示す概略断面図（Ｃ）とである。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第２工程を示す概略断面図（Ａ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分における第２工程を示す概略断面図（Ｂ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＣ−ＸＸＸＩＣ線に沿う部分における第２工程を示す概略断面図（Ｃ）とである。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第３工程を示す概略断面図（Ａ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分における第３工程を示す概略断面図（Ｂ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＣ−ＸＸＸＩＣ線に沿う部分における第３工程を示す概略断面図（Ｃ）とである。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第４工程を示す概略断面図（Ａ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分における第４工程を示す概略断面図（Ｂ）とである。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第５工程を示す概略断面図（Ａ）と、実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分における第５工程を示す概略断面図（Ｂ）とである。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第６工程を示す概略断面図である。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第７工程を示す概略断面図である。 実施の形態７の半導体装置の製造方法の、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分における第８工程を示す概略断面図である。 実施の形態７の比較例の画素部の構成を示す概略平面図である。 図４０のＸＬＩＡ−ＸＬＩＡ線に沿う部分における概略断面図（Ａ）と、図４０のＸＬＩＢ−ＸＬＩＢ線に沿う部分における概略断面図（Ｂ）とである。 実施の形態８の画素部の構成を示す概略平面図である。 図４２のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う部分における概略断面図である。 実施の形態９の画素部の構成を示す概略平面図である。 図４４のＸＬＶ−ＸＬＶ線に沿う部分における概略断面図である。
以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の半導体装置の半導体基板の主表面における各素子形成領域の配置について図１〜図２を用いて説明する。
図１を参照して、半導体装置は、半導体基板ＳＵＢをベースとする半導体ウェハＳＣＷに形成されている。半導体ウェハＳＣＷには、複数のイメージセンサ用のチップ領域ＩＭＣが形成されている。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、行列状に配置されている。また複数のチップ領域ＩＭＣの間には、ダイシングライン領域ＤＬＲが形成されている。
図２を参照して、各々のチップ領域ＩＭＣは画素部と周辺回路部とを有している。画素部はチップ領域ＩＭＣの中央部に形成され、周辺回路部は画素部の周囲を取り囲む領域に形成されている。
次に本実施の形態の画素部の構成について図３〜図５を用いて説明する。
図３〜図５を参照して、本実施の形態においては、図２の画素部には転送トランジスタＴＸと、増幅トランジスタＡＭＩと、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬとを主に有している。図３に示す領域においては一例として、転送トランジスタＴＸが４つ、増幅トランジスタＡＭＩとリセットトランジスタＲＳＴと選択トランジスタＳＥＬとが１つずつ、半導体基板ＳＵＢの主表面に配置されている。半導体基板ＳＵＢの主表面には図３に示す配置が複数、たとえば行列状に繰り返されるように形成されている。
転送トランジスタＴＸは、光電変換領域としてのフォトダイオードＰＤの一部を含んでいる。ここでフォトダイオードＰＤの一部とは、半導体基板ＳＵＢ内に形成された表面ｐ型領域ＳＰＲと、表面ｐ型領域ＳＰＲに接するｎ型領域ＮＲとのｐｎ接合により構成される領域を意味する。転送トランジスタＴＸは、図３に示す領域において、図の上下方向に２列、図の左右方向に２列、合計４つ、並べられている。
光電変換素子としてのフォトダイオードＰＤは、ｐｎ接合により、受けた光を電気信号すなわち電子などの電荷に変換するために用いられる。言い換えれば、転送トランジスタＴＸは、フォトダイオードＰＤにより変換された電荷を電圧に変換したうえで他のトランジスタ（増幅トランジスタＡＭＩなど）に転送するためのトランジスタとして機能する。なおフォトダイオードＰＤは、半導体基板ＳＵＢの主表面に形成された複数の活性領域ＡＲ内のそれぞれに１つずつ形成されている。
具体的には転送トランジスタＴＸは、フォトダイオードＰＤと、転送ゲート電極Ｔｇと、フローティングディフュージョン領域ＦＤとを有している。フォトダイオードＰＤは光を受けることにより電荷を供給する領域であるため、一般のＭＯＳトランジスタのソース領域に相当する。転送ゲート電極Ｔｇは一般のＭＯＳトランジスタのゲート電極に相当し、一般のＭＯＳトランジスタのゲート電極と同様の機能を有する。フローティングディフュージョン領域ＦＤはフォトダイオードＰＤが供給する電荷を電気信号（電圧）に変換して他のトランジスタに転送するため、一般のＭＯＳトランジスタのドレイン領域に相当する、電気信号を出力する領域（信号出力部）である。またフローティングディフュージョン領域ＦＤは、転送トランジスタＴＸのフォトダイオードＰＤが供給する電荷を一時的に蓄積する電荷の蓄積容量領域であるとともに、転送トランジスタＴＸの内部から外部へ電気信号を出力する信号出力部であるともいえる。このため転送トランジスタＴＸは全体で、ＭＯＳトランジスタと同様の構成を有するものと考えることができる。
転送トランジスタＴＸは、図３の左側から右側へ、フォトダイオードＰＤ、転送ゲート電極Ｔｇ、フローティングディフュージョン領域ＦＤの順に一直線状に並ぶように配置されている。フォトダイオードＰＤの平面視における面積はフローティングディフュージョン領域ＦＤの平面視における面積よりも大きく、フォトダイオードＰＤの平面視における図３の上下方向の幅はフローティングディフュージョン領域ＦＤの平面視における図３の上下方向の幅よりも大きくなっている。
リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、転送トランジスタＴＸの周囲に配置され、いずれも一般のＭＯＳトランジスタと同様の構成を有している。図３においてはリセットトランジスタＲＳＴのソース／ドレイン領域などが配置されるリセット活性領域Ｒａ、増幅トランジスタＡＭＩのソース／ドレイン領域などが配置される増幅活性領域Ａａ、および選択トランジスタＳＥＬのソース／ドレイン領域などが配置される選択活性領域Ｓａは、いずれも図３の左右方向に延びる一直線状の平面形状を有している。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、それぞれリセットゲート電極Ｒｇ、増幅ゲート電極Ａｇおよび選択ゲート電極Ｓｇを有しており、これらはいずれも図３の上下方向に延びている。
図３および図４を参照して、図３において４つ並ぶうちの左上の転送トランジスタＴＸの領域ＦＤと、増幅ゲート電極Ａｇと、４つ並ぶうちの左下の転送トランジスタＴＸの領域ＦＤと、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。そして上記左上の領域ＦＤと、増幅ゲート電極Ａｇと、上記左下の領域ＦＤとは、接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。図３において４つ並ぶうちの右上の転送トランジスタＴＸの領域ＦＤと、増幅ゲート電極Ａｇと、４つ並ぶうちの右下の転送トランジスタＴＸの領域ＦＤと、リセット活性領域Ｒａの一部も、上記と同様に図の上下方向に一直線状に並んでおり、これらは接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。
シェアードコンタクトＳＣＴは、上記の２つの領域ＦＤと、増幅ゲート電極Ａｇとの上面に接するように（上面に重なるように）配置されており、これらの３つのすべてを互いに同電位となるように電気的に接続する、図４に示すノードＮＯＤを形成する役割を有している。ここでノードＮＯＤとは、図４の回路図において、各トランジスタのゲート電極、ソース領域、ドレイン領域などの端子同士を接続することにより形成される配線の交差部を意味する。
これらの端子のうち、転送トランジスタＴＸ以外の他のトランジスタＲＳＴ，ＡＭＩ，ＳＥＬのゲート電極、ソース領域およびドレイン領域は、外部との間で電気信号の入出力を行なう信号入出力部である。ここでは特に、ノードＮＯＤに直接接続される（シェアードコンタクトＳＣＴが覆う）増幅ゲート電極Ａｇが信号入出力部に相当する。
図３および図５（Ａ）を参照して、半導体基板ＳＵＢの上側の主表面Ｓ１上に配置された複数の転送トランジスタＴＸおよび他のトランジスタＡＭＩ，ＲＳＴ，ＳＥＬを覆うように、たとえばシリコン酸化膜からなる層間絶縁膜ＩＩ１が形成されている。シェアードコンタクトＳＣＴは、層間絶縁膜ＩＩ１の一方の主表面（図５（Ａ）の最上面）からこれに対向する他方の主表面（図５（Ａ）の最下面）に達するように、層間絶縁膜ＩＩ１を貫通するように形成されている。
シェアードコンタクトＳＣＴは、層間絶縁膜ＩＩ１の一方の主表面から他方の主表面に達するように形成されたシェアードビアＳＶＡと呼ばれる溝の内部に充填された導電体により形成されている。この溝ＳＶＡの内部を充填する導電体は金属材料であることが好ましく、たとえばタングステンにより形成されてもよいが、たとえば銅により形成されてもよい。特にシェアードコンタクトＳＣＴを構成する導電体が銅である場合には、シェアードコンタクトＳＣＴはいわゆるダマシンプロセスにより形成されることが好ましい。
シェアードコンタクトＳＣＴは、複数（行列状に）並ぶ転送トランジスタＴＸのうち２つの転送トランジスタＴＸのそれぞれに含まれるフローティングディフュージョン領域ＦＤの表面に形成されたドレイン領域ＤＲと、それらの間に配置された、増幅トランジスタＡＭＩの増幅ゲート電極Ａｇとを覆うように形成されている。なおフローティングディフュージョン領域ＦＤとして機能する転送トランジスタＴＸのドレイン領域ＤＲは、半導体基板ＳＵＢ内に形成されたウェル領域ＷＬの表面の一部における導電性不純物領域として形成されている。
シェアードコンタクトＳＣＴの最上面の一部と接するように、パターニングされた１層目（最下層）の配線Ｍ１が形成されている。この配線Ｍ１はシェアードコンタクトＳＣＴと、たとえばリセットトランジスタＲＳＴのリセット活性領域Ｒａの一部とを、コンタクトＣＴを介在することにより電気的に接続している。リセット活性領域Ｒａの一部はたとえばリセットトランジスタＲＳＴのソース領域に相当し、これは半導体基板ＳＵＢ内に形成されたウェル領域ＷＬの表面の一部における導電性不純物領域として形成されている。このことは図４の回路図においては、リセットトランジスタＲＳＴのソース領域が、シェアードコンタクトＳＣＴに相当するノードＮＯＤと直接接続されていることにより示されている。
平面視において配線Ｍ１の延在する方向に交差する方向の幅は、シェアードコンタクトＳＣＴの延在する方向に交差する方向の幅よりも広くなっている。このためシェアードコンタクトＳＣＴの最上面の一部と接する配線Ｍ１は、その幅方向の縁部においてシェアードコンタクトＳＣＴからはみ出るように配置される。
また図３に示すように、増幅活性領域Ａａの一部（たとえばソース領域）と選択活性領域Ｓａの一部（たとえばソース領域）とが互いに重なることにより、活性領域ＳＡａが形成されている。これにより、増幅トランジスタＡＭＩと選択トランジスタＳＥＬとは図の左右方向に互いに連続するように配置されている。図４においても、増幅トランジスタＡＭＩのソース領域と選択トランジスタＳＥＬのソース領域とが互いに接続されるように示されている。
したがって、シェアードコンタクトＳＣＴおよびその周囲の配線Ｍ１などにより、転送トランジスタＴＸの周囲の複数の他のトランジスタであるリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、すべて転送トランジスタＴＸに電気的に接続されている。
その他、再度図３を参照して、たとえば転送ゲート電極Ｔｇの真上および増幅活性領域Ａａの真上の一部を通る、上記の配線Ｍ１と同一の層としての配線Ｍ１が配置されている。この配線Ｍ１は増幅活性領域Ａａの真上の領域に隣接する領域においてその延在方向が屈曲することにより、増幅活性領域Ａａの左側の領域（たとえばソース領域）に接するように形成されたコンタクトＣＴを避けるように延びている。増幅活性領域Ａａの左側の領域（たとえばソース領域）およびリセット活性領域Ｒａの右側の領域（たとえばドレイン領域）の上面に接するように形成されたコンタクトＣＴは、これらの活性領域Ａａ，Ｒａと、図示されない上側の導電層（配線など）とを電気的に接続している。
さらにフォトダイオードＰＤの左側の縁部の真上を通るように図の上下方向に一直線上に延びる、上記の配線Ｍ１と同一の層としての配線Ｍ１が配置されていてもよい。また転送トランジスタＴＸ内において、転送ゲート電極Ｔｇの一部と配線Ｍ１とが、転送ゲート電極Ｔｇの上面に接するように配置されたコンタクトＣＴを介在して電気的に接続されている。
図３の構成を表す図４を再度参照して、図３に示す画素部の駆動時には、転送ゲート電極Ｔｇには転送ゲート電圧Ｖtxが、リセットゲート電極Ｒｇにはリセットゲート電圧Ｖrstが、選択ゲート電極Ｓｇには選択ゲート電圧Ｖselが、それぞれ印加される。またリセットトランジスタＲＳＴおよび増幅トランジスタＡＭＩのドレイン領域にはドレイン電圧Ｖddが、選択トランジスタＳＥＬのドレイン領域にはドレイン電圧Ｖoutが、それぞれ印加される。
図５（Ａ）、（Ｂ）を再度参照して、転送トランジスタのフォトダイオードＰＤおよびフローティングディフュージョン領域ＦＤ、その他のたとえばリセットトランジスタのリセット活性領域Ｒａなどを構成する土台として、半導体基板ＳＵＢ内には導電性不純物が注入されたウェル領域ＷＬが形成されている。図５（Ｂ）に示すように、ウェル領域ＷＬはその他の任意の活性領域ＡＲを構成する土台としての機能をも有している。
図５（Ａ）に示すコンタクトＣＴは、基本的にシェアードコンタクトＳＣＴと同一の層として、層間絶縁膜ＩＩ１に形成された溝の内部に形成されている。このためコンタクトＣＴの材質は基本的にシェアードコンタクトＳＣＴの材質と同様であり、具体的には上記のタングステンおよび銅などである。図５（Ａ）のコンタクトＣＴは、たとえばリセット活性領域Ｒａの一部であるソース領域ＳＲの上面に接するように接続されている。
半導体基板ＳＵＢ内には複数のウェル領域ＷＬが形成されるが、隣り合う１対のウェル領域ＷＬの間の領域においては、分離絶縁膜ＳＰＴが形成されている。分離絶縁膜ＳＰＴは、たとえばシリコン酸化膜により形成され、半導体基板ＳＵＢの主表面Ｓ１よりやや上方に突起するように半導体基板ＳＵＢの主表面Ｓ１から半導体基板ＳＵＢ内に形成されてもよい。
図５（Ａ）に示すように、半導体基板ＳＵＢの主表面Ｓ１の上にはゲート絶縁膜ＧＩを挟んで、増幅トランジスタを構成する増幅ゲート電極Ａｇが形成されている。増幅ゲート電極Ａｇの側壁には、たとえばシリコン酸化膜とシリコン窒化膜とからなる側壁絶縁膜ＳＷが形成されている。
図５（Ｂ）に示すように、転送トランジスタの形成領域においては、ソース領域としてのフォトダイオードＰＤとドレイン領域ＤＲとしてのフローティングディフュージョン領域ＦＤとが互いに間隔をあけて半導体基板ＳＵＢの主表面Ｓ１に形成されている。ドレイン領域ＤＲはたとえばｎ型の導電型不純物領域として形成される。ソース領域に相当するフォトダイオードＰＤとドレイン領域ＤＲとに挟まれる半導体基板ＳＵＢの主表面Ｓ１の上には、ゲート絶縁膜ＧＩを挟んで転送ゲート電極Ｔｇが形成されている。転送ゲート電極Ｔｇの側壁には、反射防止膜の残渣として、たとえばシリコン酸化膜とシリコン窒化膜とからなる側壁絶縁膜ＳＷが形成されている。
上記のように、画素部は、図３および図５（Ａ）に示す構成が繰り返し、たとえば行列状に配置された構成を有している。このため、層間絶縁膜ＩＩ１の上面およびシェアードコンタクトＳＣＴ、コンタクトＣＴの上面の一部を覆う配線Ｍ１は、図３の最上部（図５（Ａ）の左側端部）および図３の最下部（図５（Ａ）の右側端部）において切断されているわけではなく、図示されないその先の領域まで延在している。したがって当該（シェアードコンタクトＳＣＴの延長線上の）配線Ｍ１は、平面視において、フローティングディフュージョン領域ＦＤおよびリセット活性領域Ｒａと重なり得る長さを有している。
図３および図５（Ｂ）を参照して、配線Ｍ１は、これらの図の左右方向に関して、たとえば各図が示す間隔を有するように配置されている。
図５（Ａ）、（Ｂ）を再度参照して、配線Ｍ１を覆うように層間絶縁膜ＩＩ１上には、たとえばシリコン酸化膜からなる層間絶縁膜ＩＩ２が形成されている。層間絶縁膜ＩＩ２上には、パターニングされた２層目の配線Ｍ２が形成されている。この２層目の配線Ｍ２は、層間絶縁膜ＩＩ２のスルーホール内を埋め込むコンタクトＣＴを通じて１層目の配線Ｍ１と電気的に接続されている。
配線Ｍ２上を覆うように層間絶縁膜ＩＩ２上には層間絶縁膜ＩＩ３が形成されている。層間絶縁膜ＩＩ３上には３層目の配線Ｍ３が形成されている。図５（Ａ）、（Ｂ）においては配線Ｍ３はその全体の領域を延びるように配置されているが、配線Ｍ３についても配線Ｍ１，Ｍ２と同様にパターニングされていてもよい。
配線Ｍ３上を覆うように、層間絶縁膜ＩＩ３上には層間絶縁膜ＩＩ４が形成されている。この層間絶縁膜ＩＩ４上にはパッシベーション膜ＰＡＦが形成されている。このパッシベーション膜ＰＡＦ上には集光レンズＬＮＳが配置されている。この集光レンズＬＮＳは光を集光してフォトダイオードＰＤに照射するためのものである。このため図５においてはパッシベーション膜ＰＡＦ上の全面に周期的に集光レンズＬＮＳが配置されているが、少なくともフォトダイオードＰＤの真上に集光レンズＬＮＳが配置されていればよい。
なおこれらの層間絶縁膜ＩＩ１より上方の各層については、図３においては図示が省略されている。
次に、図６〜図１５を用いて、本実施の形態の半導体装置の、特に上記の画素部の形成方法について説明する。
図６（Ａ）、（Ｂ）を参照して、まずシリコンやゲルマニウムなど、使用時に照射する光の波長に応じて異なる半導体材料からなる半導体基板ＳＵＢが準備される。次に、半導体基板ＳＵＢの一方たとえば上側の主表面Ｓ１に、当該主表面Ｓ１を転送トランジスタＴＸが形成される領域、増幅トランジスタＡＭＩが形成される領域、リセットトランジスタＲＳＴが形成される領域、および選択トランジスタＳＥＬが形成される領域のそれぞれに分けるための分離絶縁膜ＳＰＴが形成される。分離絶縁膜ＳＰＴは、上記の各領域間を電気的に分離するものである。
図７（Ａ）、（Ｂ）を参照して、通常の写真製版技術およびイオン注入技術を用いて、たとえば活性領域ＡＲ、フローティングディフュージョン領域ＦＤ、リセット活性領域Ｒａなどを形成するための導電性不純物を含むウェル領域ＷＬが、半導体基板ＳＵＢの主表面Ｓ１に形成される。
図８（Ａ）、（Ｂ）を参照して、増幅トランジスタＡＭＩが形成される領域の所望の場所にゲート絶縁膜ＧＩおよび増幅ゲート電極Ａｇが形成され、転送トランジスタＴＸが形成される領域の所望の場所にゲート絶縁膜ＧＩおよび転送ゲート電極Ｔｇが形成される。具体的にはたとえば熱酸化処理法により、半導体基板ＳＵＢの主表面上にゲート絶縁膜が形成される。そのゲート絶縁膜上に、ゲート電極となるべき多結晶シリコン膜等が堆積される。その後、上記ゲート絶縁膜および多結晶シリコン等がパターニングされて、図に示す態様のゲート絶縁膜ＧＩおよびゲート電極ＧＥが形成される。なお図示されないが、他のたとえばリセットゲート電極Ｒｇおよび選択ゲート電極Ｓｇが形成される領域についても上記と同様である。
さらに、転送トランジスタＴＸが形成される領域のウェル領域ＷＬの内部に、通常の写真製版技術およびイオン注入技術を用いて導電性不純物が注入されることにより、ｎ型領域ＮＲおよび表面ｐ型領域ＳＰＲが形成される。これにより、表面ｐ型領域ＳＰＲとｎ型領域ＮＲとを含むフォトダイオードＰＤが形成される。
図９（Ａ）、（Ｂ）を参照して、各ウェル領域ＷＬ内の半導体基板ＳＵＢの主表面Ｓ１に、通常の写真製版技術およびイオン注入技術を用いて、各トランジスタのソース領域ＳＲおよびドレイン領域ＤＲが形成される。このうち特に転送トランジスタＴＸが形成される領域に形成されたドレイン領域ＤＲは、フォトダイオードＰＤのフローティングディフュージョン領域ＦＤとして形成される。
その後、半導体基板ＳＵＢの主表面Ｓ１の全面に、たとえばシリコン酸化膜とシリコン窒化膜とが順に積層され堆積される。その後、通常の写真製版技術およびエッチング技術により、転送ゲート電極Ｔｇ、増幅ゲート電極Ａｇなどの側壁には、反射防止膜の残渣としてシリコン酸化膜とシリコン窒化膜とからなる側壁絶縁膜ＳＷが形成される。
以上により、たとえば図９（Ｂ）に示すように、半導体基板ＳＵＢ内に形成されたフォトダイオードＰＤおよびフローティングディフュージョン領域ＦＤを含むように、主表面Ｓ１には複数の転送トランジスタＴＸが行列状に並ぶように形成される（図３参照）。またたとえば図９（Ａ）に示すように、半導体基板ＳＵＢの主表面Ｓ１には、１つ以上の信号入出力部としてのソース領域ＳＲ、ドレイン領域ＤＲおよび／またはゲート電極（たとえば増幅ゲート電極Ａｇ）を含むように、複数の他のトランジスタＡＭＩ，ＲＳＴ，ＳＥＬが行列状に並ぶように形成される（図３参照）。
以上のように各種トランジスタが完成する。これにより、半導体基板ＳＵＢの主表面Ｓ１に形成されていたウェル領域ＷＬは、それぞれが属するトランジスタの種類に応じて、フローティングディフュージョン領域ＦＤ、活性領域ＳＡａ、リセット活性領域Ｒａなどを有する態様となる。
図１０（Ａ）、（Ｂ）を参照して、たとえばＣＶＤ（Chemical Vapor Deposition）法を用いて、複数の転送トランジスタＴＸおよび他のトランジスタ（増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴなど）を覆うように、シリコン酸化膜からなる層間絶縁膜ＩＩ１が形成される。その後、層間絶縁膜ＩＩ１がＣＭＰ（Chemical Mechanical Polishing）と呼ばれる化学機械的研磨法により上面が平坦となるように研磨される。
さらに通常の写真製版技術およびエッチング技術により、層間絶縁膜ＩＩ１の研磨された一方の主表面から、それに対向する他方の主表面に相当するたとえば転送トランジスタＴＸのドレイン領域ＤＲ、およびリセットトランジスタのソース領域ＳＲに達する位置まで、ビアＶＡと呼ばれる溝が形成される。また、たとえば複数並ぶ転送トランジスタＴＸのうちの１つの転送トランジスタＴＸのドレイン領域ＤＲと、それに隣り合う他の転送トランジスタＴＸのドレイン領域ＤＲと、両者の間の増幅トランジスタＡＭＩの増幅ゲート電極Ａｇとの、合計３つの領域の上面に達するように、（上記ビアＶＡよりも平面視における面積の大きい）シェアードビアＳＶＡと呼ばれる溝が形成される。このシェアードビアＳＶＡの形成時にはいわゆるドライエッチング技術が用いられる。
ビアＶＡおよびシェアードビアＳＶＡは、たとえば平面視においてほぼ正方形状を有していてもよいが、たとえば円形状を有していてもよい。ビアＶＡおよびシェアードビアＳＶＡは、層間絶縁膜ＩＩ１の一方（上側）の主表面から他方（下側）の主表面に向かう、層間絶縁膜ＩＩ１の一方の主表面に垂直な方向に対して傾斜するように形成される。その結果、ビアＶＡおよびシェアードビアＳＶＡは、層間絶縁膜ＩＩ１の一方（上側）の主表面から他方（下側）の主表面に向かうにつれて主表面に沿う方向の幅が小さくなる（いわば先細りの形状を有する）ような断面形状を有している。
図１１（Ａ）、（Ｂ）を参照して、ビアＶＡおよびシェアードビアＳＶＡの内部にたとえばタングステンまたは銅よりなる導電膜ＣＦが充填される。この処理においてはたとえばＣＶＤ法が用いられ、層間絶縁膜ＩＩ１上にもタングステンの薄膜が形成される。
図１２（Ａ）、（Ｂ）を参照して、層間絶縁膜ＩＩ１上のタングステンの薄膜はＣＭＰにより除去される。これにより、ビアＶＡ内にはコンタクトＣＴが、シェアードビアＳＶＡ内にはシェアードコンタクトＳＣＴが、それぞれ形成される。コンタクトＣＴおよびシェアードコンタクトＳＣＴは、半導体基板ＳＵＢに形成された各種トランジスタと、その上側の層とを電気的に接続する接続層として機能する。
上記のようにビアＶＡおよびシェアードビアＳＶＡが、層間絶縁膜ＩＩ１の主表面に垂直な方向に対して傾斜するように延び、これらが図の下方に向けて細くなるような形状を有している。このためこれらの内部を充填することにより形成されるコンタクトＣＴおよびシェアードコンタクトＳＣＴも同様に、その側壁（コンタクトＣＴおよびシェアードコンタクトＳＣＴと接する面）が、層間絶縁膜ＩＩ１の主表面に垂直な方向に対して傾斜するように延びるように形成される。
シェアードコンタクトＳＣＴは、たとえば複数並ぶ転送トランジスタＴＸのうちの１つの転送トランジスタＴＸのドレイン領域ＤＲ（信号出力部）と、それに隣り合う他の転送トランジスタＴＸのドレイン領域ＤＲ（信号出力部）と、両者の間の増幅トランジスタＡＭＩの増幅ゲート電極Ａｇ（信号入出力部）との、合計３つの領域の上面に達するように、形成される。言い換えれば、信号出力部は、たとえば互いに隣り合う２つの転送トランジスタＴＸのそれぞれに含まれるフローティングディフュージョン領域ＦＤ（電荷の蓄積容量領域）であり、信号入出力部は、上記２つのフローティングディフュージョン領域ＦＤの間に形成された他のトランジスタとしての１つの増幅トランジスタＡＭＩの増幅ゲート電極Ａｇである。
一例として、図１２（Ｂ）に示す、シェアードコンタクトＳＣＴの短辺側の断面における幅の最大値（図１２（Ｂ）の最上部における左右方向の幅Ｗ１）はたとえば０．２μｍ程度であり、シェアードコンタクトＳＣＴの（図１２（Ｂ）の上下方向の）深さは約１μｍである。このため当該シェアードコンタクトＳＣＴのアスペクト比は約５である。またシェアードコンタクトＳＣＴの断面における幅の最小値（図１２（Ｂ）の最下部における左右方向の幅Ｗ２）はたとえば０．１７μｍ程度である。
なお、上記の短辺側の幅Ｗ１（Ｗ２）のたとえば２／３程度の厚みの導電膜ＣＦがシェアードビアＳＶＡの内部の側壁上に供給できれば、あとは図１２（Ｂ）の左右双方の側壁側から中央側へ向けて当該導電膜ＣＦが広がる。このため、図１２（Ａ）の左右方向に示すシェアードコンタクトＳＣＴの長辺側の断面の寸法がたとえ非常に大きくても、シェアードビアＳＶＡ内を導電膜ＣＦで完全に充填してシェアードコンタクトＳＣＴを形成することができる。
図１３（Ａ）、（Ｂ）を参照して、層間絶縁膜ＩＩ１上にたとえばアルミニウムからなる薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、たとえばアルミニウムからなる配線Ｍ１が形成される。配線Ｍ１は、たとえば図１３（Ａ）に示す領域においては、コンタクトＣＴの上面上を覆い、かつシェアードコンタクトＳＣＴの上面上にて開口を有するように、形成される。
図１４（Ａ）、（Ｂ）を参照して、層間絶縁膜ＩＩ１、配線Ｍ１上に、層間絶縁膜ＩＩ２が形成され、その上面がＣＭＰにより平坦となるように研磨された後、所望の領域（配線Ｍ１上）にスルーホールが形成される。層間絶縁膜ＩＩ２およびスルーホールは、上記の層間絶縁膜ＩＩ１およびビアＶＡ（シェアードビアＳＶＡ）と同様の手順により形成される。層間絶縁膜ＩＩ１と配線Ｍ１とはエッチング選択比が互いに異なるため、上方から下方へ向かう層間絶縁膜ＩＩ１のエッチングは、配線Ｍ１に達したところで終了させることが容易となる。
上記スルーホールの内部にたとえばタングステンよりなる導電層が充填され、これによりコンタクトＣＴが形成される。この後、層間絶縁膜ＩＩ２上（特に層間絶縁膜ＩＩ２内のコンタクトＣＴ上）にたとえばアルミニウムからなる配線Ｍ２のパターンが形成される。配線Ｍ２は配線Ｍ１と同様の手順により形成される。さらに上記と同様に、層間絶縁膜ＩＩ２、配線Ｍ２上に層間絶縁膜ＩＩ３が形成され、その上面がＣＭＰにより平坦となるように研磨された後、層間絶縁膜ＩＩ３にも図示されないがコンタクトＣＴが形成される。層間絶縁膜ＩＩ３上には上記と同様にたとえばアルミニウムからなる配線Ｍ３のパターンが形成される。
図１５（Ａ）、（Ｂ）を参照して、配線Ｍ３を覆うように層間絶縁膜ＩＩ３上に層間絶縁膜ＩＩ４が形成される。この層間絶縁膜ＩＩ４の上面がたとえばＣＭＰにより平坦化される。この後、層間絶縁膜ＩＩ４上に、たとえばＣＶＤ法によりシリコン窒化膜が堆積される。このシリコン窒化膜がパッシベーション膜ＰＡＦとなる。
図５（Ａ）、（Ｂ）を参照して、最後に特にフォトダイオードＰＤの真上に集光レンズＬＮＳを設置することにより、図３に示す画素部を有する半導体装置としての複数のイメージセンサが形成される。
次に、図１６および図１７の比較例を参照しながら、本実施の形態の作用効果を説明する。
図１６および図１７（Ａ）、（Ｂ）を参照して、比較例の画素部においては、平面視において、４つの転送トランジスタＴＸと、１つずつの増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬが、図３と同様に配置されている。このため図１６において４つ並ぶうちの左上（右上）の転送トランジスタＴＸの領域ＦＤと、増幅ゲート電極Ａｇと、４つ並ぶうちの左下（右下）の転送トランジスタＴＸの領域ＦＤと、リセット活性領域Ｒａの一部は、図の上下方向に一直線状に並んでいる。
ただし比較例においては、これらの端子の表面上から上方に、個々にコンタクトＣＴが延びており、これらのコンタクトＣＴが、これらの上方（上層）を図の上下方向に長く延びる配線Ｍ１と電気的に接続されている。言い換えれば、配線Ｍ１はそこから層間絶縁膜ＩＩ１内を下方に延び、上記の領域ＦＤと増幅ゲート電極Ａｇと、他の領域ＦＤとリセット活性領域Ｒａに達するコンタクトＣＴにより、上記の領域ＦＤなどと電気的に接続されている。図１６の平面視における４つ並ぶうちの右上の転送トランジスタＴＸの領域ＦＤと、増幅ゲート電極Ａｇと、４つ並ぶうちの右下の転送トランジスタＴＸの領域ＦＤと、リセット活性領域Ｒａの一部についても上記と同様にコンタクトＣＴによりその上方の配線Ｍ１と電気的に接続されている。
なお図１６に示すように、図１６の左上の転送トランジスタＴＸを含む図の左右方向に関する断面と、図１６の左下の転送トランジスタＴＸを含む図の左右方向に関する断面とは、同様の態様を有している。
この場合、図１７（Ｂ）に示すように、配線Ｍ１の本数が多くなる傾向にある。するとフォトダイオードＰＤなどの微細化が進めば、図の左右方向に関して隣り合う１対の配線Ｍ１間の距離Ｄ１，Ｄ２が短くなる。これらの１対の配線Ｍ１とその間の層間絶縁膜ＩＩ２とが意図せず配線間容量を構成する。この配線間容量の大きさは、距離Ｄ１，Ｄ２が小さくなるほど大きくなる。
フォトダイオードＰＤから出力される電気信号は、その周囲に形成される配線間容量の大きさに応じて大きく変化する可能性がある。たとえば配線間容量が大きくなれば、フォトダイオードＰＤからの電気信号の出力が小さくなり、イメージセンサ全体の機能が低下する可能性がある。
また上記の距離Ｄ１，Ｄ２が短くなれば、たとえば当該半導体装置の表面上に付着した異物により、距離Ｄ１，Ｄ２を有する１対の隣り合う配線Ｍ１同士が短絡する可能性が高くなる。これにより当該半導体装置が不良品になるなど、イメージセンサの歩留りが低下する可能性がある。
そこで本実施の形態においては、半導体基板ＳＵＢ上の転送トランジスタＴＸのうち少なくとも１つから選ばれた１つ以上のフローティングディフュージョン領域ＦＤと、他のトランジスタ（たとえば増幅トランジスタＡＭＩ）の増幅ゲート電極Ａｇなどの１つ以上の信号入出力部とのうち合計３つ以上が、接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。具体的には、図３および図５（Ｂ）に示すように、たとえば図３の上記左上の領域ＦＤと、増幅ゲート電極Ａｇと、上記左下の領域ＦＤとは、接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。すなわちここでは２つのフローティングディフュージョン領域ＦＤと１つの増幅ゲート電極Ａｇとの合計３つが、シェアードコンタクトＳＣＴにより互いに電気的に接続されている。シェアードコンタクトＳＣＴは、配線Ｍ１と同一の層と、半導体基板ＳＵＢの主表面との間の、層間絶縁膜ＩＩ１内と同一の層に相当する領域に形成される。
シェアードコンタクトＳＣＴが形成された領域の真上には、基本的に（シェアードコンタクトＳＣＴの端部を除き）配線Ｍ１が形成される必要がなくなる。配線Ｍ１は、シェアードコンタクトＳＣＴが平面視において延びる方向に関して、シェアードコンタクトＳＣＴの一方および他方の端部からシェアードコンタクトＳＣＴの外側に向かう方向に（シェアードコンタクトＳＣＴの延長線上に）延びる。
このため、シェアードコンタクトＳＣＴの配置される領域を含む領域においては、比較例に比べて配線Ｍ１の数が１本少なくなる。このため、図５（Ｂ）に示す隣り合う１対の配線間の距離Ｄ３を、図１７（Ｂ）に示す距離Ｄ１，Ｄ２に比べて大きくすることができる。このことから、本実施の形態においては配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
ところで図５（Ｂ）に示す隣り合う１対の配線Ｍ１間の距離Ｄ３は距離Ｄ１，Ｄ２に比べて大幅に大きくなるが、この１対の配線Ｍ１の間にはシェアードコンタクトＳＣＴが配置され、シェアードコンタクトＳＣＴと上記１対の配線Ｍ１のうち一方の配線Ｍ１との距離Ｄ４は、距離Ｄ３より短い。しかしシェアードコンタクトＳＣＴの幅は配線Ｍ１の幅よりも小さいため、距離Ｄ４は少なくとも距離Ｄ２よりも大きくなる。このため本実施の形態においては、確実に比較例に比べて配線Ｍ１などの導電層間の距離を大きくすることができ、シェアードコンタクトＳＣＴと配線Ｍ１との短絡を抑制する効果を奏するようにすることができる。
また本実施の形態においては、３つ以上の信号入出力部など（端子）が１つのシェアードコンタクトＳＣＴで電気的に接続されることにより、転送トランジスタＴＸと増幅トランジスタＡＭＩなどの（複数の）他のトランジスタとが電気的に接続される。これにより、たとえば２つの端子が１つのシェアードコンタクトＳＣＴで接続される場合に比べて、１つのシェアードコンタクトＳＣＴが端子を接続するレイアウト効率を高めることができる。このため、画素部の構成をより単純にすることができ、その結果として画素部の製造を容易にすることができる。
本実施の形態においては、１つのシェアードコンタクトＳＣＴが、２つのフローティングディフュージョン領域ＦＤと、それらの間の増幅ゲート電極Ａｇとの上面を覆うように接触（接続）している。この構造はシェアードコンタクトＳＣＴが３つ以上の端子を接続しノードＮＯＤ（図４参照）を形成する場合に最も簡単なレイアウトで製造可能である。
また本実施の形態におけるシェアードコンタクトＳＣＴは、その側壁が、層間絶縁膜ＩＩ１の上側の主表面から下側の主表面に向けて、上側の主表面に垂直な方向に対して傾斜する方向に延び、その結果、シェアードコンタクトＳＣＴの下側に向けて主表面に沿う方向の幅が狭くなるように、形成される。このようにすれば、たとえばシェアードコンタクトＳＣＴの幅が上側の端部から下側の端部まで一定である（円柱または角柱形状である）場合に比べて、半導体装置が動作不良を起こす可能性を低減することができ、半導体装置の信頼性を向上することができる。
シェアードコンタクトＳＣＴが、層間絶縁膜ＩＩ１の上側の主表面から下側の主表面に向けて、上側の主表面に垂直な方向に対して傾斜する方向に延びるように形成されたシェアードビアＳＶＡを導電膜ＣＦで充填するように形成される。このため、導電膜ＣＦによるシェアードビアＳＶＡ内の充填が容易になる。
（実施の形態２）
図１８および図１９（Ａ）、（Ｂ）を参照して、本実施の形態の半導体装置においても、実施の形態１と同様に、画素部には、平面視において４つの転送トランジスタＴＸと、１つずつの増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬが、図３と同様に配置されている。また図１８において４つ並ぶうちの左上（右上）の転送トランジスタＴＸの領域ＦＤと、増幅ゲート電極Ａｇと、４つ並ぶうちの左下（右下）の転送トランジスタＴＸの領域ＦＤと、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。上記左上（右上）の領域ＦＤと、リセット活性領域Ｒａと、上記左下（右下）の領域ＦＤとは、接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。
図１８および図１９（Ａ）においても図３および図５（Ａ）と同様に、個々に示す構成が繰り返し、たとえば行列状に配置された構成を有している。このため、図１８におけるシェアードコンタクトＳＣＴの最上部は、その上方にある図示されない次の図１８に示す構成のシェアードコンタクトＳＣＴの最下部につながって１つになっている。このため図１８に示す上側の領域ＦＤと、（その上側にある図示されない画素部の単位の）下側のＦＤと、両者の間に配置されたリセット活性領域Ｒａとの３つの端子（信号出力部および信号入出力部）が、１つのシェアードコンタクトＳＣＴにより電気的に接続されている。
したがって本実施の形態においては、互いに隣り合う２つの転送トランジスタＴＸのドレイン領域ＤＲ（信号出力部）と、それらの間の他のトランジスタに相当するリセットトランジスタＲＳＴの活性領域Ｒａ（信号入出力部）との、合計３つの領域の上面が、シェアードコンタクトＳＣＴにより接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、図２０の比較例を参照しながら、本実施の形態の作用効果を説明する。
図２０を参照して、比較例においては、図１６の上下方向に長く延びる配線Ｍ１とその下方のたとえばリセットトランジスタＲＳＴとの電気的な接続は、配線Ｍ１から下方の半導体装置の領域ＦＤなどの端子の表面に達するように延びる個々のコンタクトＣＴによりなされている。この場合、図２０の左右方向に関して互いに隣り合う１対の配線Ｍ１間の距離Ｄ５が短くなり、配線間容量が大きくなったり、互いに隣り合う１対の配線Ｍ１同士が短絡したりする可能性がある。
そこで本実施の形態のようにシェアードコンタクトＳＣＴを用いれば、実施の形態１と同様に、シェアードコンタクトＳＣＴが形成された領域の真上には基本的に配線Ｍ１が形成される必要がなくなる。つまり比較例に比べて配線Ｍ１の数が１本少なくなるため、シェアードコンタクトＳＣＴの配置される領域を含む領域において隣り合う１対の配線間の距離Ｄ６（図１９（Ｂ）参照）を上記の距離Ｄ５に比べて大きくすることができる。このことから、本実施の形態においては配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
（実施の形態３）
図２１および図２２を参照して、本実施の形態の半導体装置においても、実施の形態１と同様に、画素部には、平面視において４つの転送トランジスタＴＸと、１つずつの増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬが、図３と同様に配置されている。また図２１において４つ並ぶうちの左上（右上）の転送トランジスタＴＸの領域ＦＤと、増幅ゲート電極Ａｇと、４つ並ぶうちの左下（右下）の転送トランジスタＴＸの領域ＦＤと、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。上記左上（右上）の領域ＦＤと、増幅ゲート電極Ａｇと、リセット活性領域Ｒａの一部とは、接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。
図２１および図２２においても図３および図５（Ａ）と同様に、個々に示す構成が繰り返し、たとえば行列状に配置された構成を有している。このため、図２１におけるシェアードコンタクトＳＣＴの最上部は、その上方にある図示されない次の図１８に示す構成のシェアードコンタクトＳＣＴの最下部につながって１つになっている。このため図２１に示す増幅ゲート電極Ａｇと、上側の領域ＦＤと、（その上側にある図示されない画素部の単位の）下側に配置されたリセット活性領域Ｒａとの３つの端子（信号出力部および信号入出力部）が、１つのシェアードコンタクトＳＣＴにより電気的に接続されている。
したがって本実施の形態においては、他のトランジスタに相当する増幅トランジスタＡＭＩの増幅ゲート電極ＡｇおよびリセットトランジスタＲＳＴのリセット活性領域Ｒａ（信号入出力部）と、それらの間の１つの転送トランジスタＴＸのドレイン領域ＤＲ（信号入力部）との、合計３つの領域の上面が、シェアードコンタクトＳＣＴにより接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
図２１の左上の転送トランジスタＴＸを含むＶＢ−ＶＢ線に沿う部分の断面図は、図５（Ｂ）に示す態様と同様となる。図２１のＶＢ−ＶＢ線に沿う部分においてはシェアードコンタクトＳＣＴが存在し、シェアードコンタクトＳＣＴの真上には配線Ｍ１が配置される必要がない。つまり比較例に比べて配線Ｍ１の数が１本少なくなるため、図２１の左右方向に関して互いに隣り合う１対の配線Ｍ１間の距離Ｄ３（図５（Ｂ）参照）を、たとえば図１７（Ｂ）の比較例においてその左右方向に関して互いに隣り合う１対の配線Ｍ１間の距離Ｄ１，Ｄ２よりも大きくすることができる。
したがって本実施の形態においても、他の実施の形態と同様に、配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
（実施の形態４）
図２３および図２４（Ａ）、（Ｂ）を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
本実施の形態においては、図２３の増幅ゲート電極Ａｇと、リセット活性領域Ｒａの一部と、増幅ゲート電極Ａｇおよびリセット活性領域Ｒａの間に挟まれた図２３において４つ並ぶうちの左下の領域ＦＤとは、図の上下方向に一直線状に並んでいる。そして上記増幅ゲート電極Ａｇと、リセット活性領域Ｒａの一部と、それらの間の左下の領域ＦＤとは、接続層としての１つのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。
したがって本実施の形態においては、他のトランジスタに相当する増幅トランジスタＡＭＩの増幅ゲート電極ＡｇおよびリセットトランジスタＲＳＴのリセット活性領域Ｒａ（信号入出力部）と、それらの間の１つの転送トランジスタＴＸのドレイン領域ＤＲ（信号入力部）との、合計３つの領域の上面が、シェアードコンタクトＳＣＴにより接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、図２５の比較例を参照しながら、本実施の形態の作用効果を説明する。
図２５を参照して、比較例においては、配線Ｍ１とその下方のたとえば増幅ゲート電極Ａｇとの電気的な接続は、配線Ｍ１から下方の半導体装置の領域ＦＤなどの端子の表面に達するように延びる個々のコンタクトＣＴによりなされている。この場合、図２５の左右方向に関して互いに隣り合う１対の配線Ｍ１間の距離Ｄ７が短くなり、配線間容量が大きくなったり、互いに隣り合う１対の配線Ｍ１同士が短絡したりする可能性がある。
そこで本実施の形態のようにシェアードコンタクトＳＣＴを用いれば、実施の形態１と同様に、シェアードコンタクトＳＣＴが形成された領域の真上には配線Ｍ１が形成される必要がなくなる。つまり比較例に比べて配線Ｍ１の数が１本少なくなるため、シェアードコンタクトＳＣＴの配置される領域を含む領域において隣り合う１対の配線間の距離Ｄ８（図２４（Ｂ）参照）を上記の距離Ｄ７に比べて大きくすることができる。このことから、本実施の形態においては配線間容量を小さくし、配線間の短絡を抑制することができるため、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また上記の製造方法を用いることにより、本実施の形態の信頼性が向上された半導体装置を製造することができる。
（実施の形態５）
図２６および図２７を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
本実施の形態においては、図２６において４つ並ぶうちの左上（右上）の領域ＦＤと、増幅トランジスタＡＭＩの増幅ゲート電極Ａｇと、４つ並ぶうちの左下（右下）の領域ＦＤと、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。そして上記左上（右上）の領域ＦＤと、増幅ゲート電極Ａｇと、左下（右下）の領域ＦＤと、リセット活性領域Ｒａとの４つの端子（信号出力部および信号入出力部）が、接続層としての１つのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。
このようにシェアードコンタクトＳＣＴは、信号出力部と信号入出力部とのうち合計４つ以上を接続してもよい。配線Ｍ１はシェアードコンタクトＳＣＴの真上には基本的には配置されない。シェアードコンタクトＳＣＴの端部のみにこれと電気的に接続するための配線Ｍ１が接続され、配線Ｍ１はシェアードコンタクトＳＣＴの延長線上を延びている。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、上記の他の実施の形態と同様に、シェアードコンタクトＳＣＴが配置されることにより、互いに隣り合う１対の配線Ｍ１の間の距離を大きくすることができる。これにより、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また１つのシェアードコンタクトＳＣＴが接続する端子の数を増やすことにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
（実施の形態６）
図２８および図２９を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については上記の各実施の形態の画素部と同様である。
本実施の形態においても、実施の形態５と同様に、左上（右上）の領域ＦＤと、増幅ゲート電極Ａｇと、左下（右下）の領域ＦＤと、リセット活性領域Ｒａの一部とは、接続層としての１つのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。また本実施の形態の画素部は、図２８および図２９に示す構成が繰り返し、たとえば行列状に配置された構成を有している。そしてシェアードコンタクトＳＣＴは、図２８および図２９に示す領域を延長した（図２８および図２９に示されない）領域から、図２８および図２９に示す領域まで延びている。
言い換えれば本実施の形態においては、図２８および図２９に示されない領域を含めて行列状に繰り返し配置される構成中に含まれる、図２８および図２９に示すシェアードコンタクトＳＣＴの延長線上に配置される、領域ＦＤ、増幅ゲート電極Ａｇおよびリセット活性領域Ｒａと接続されるように、これらの端子を（すべて）覆うように、１つのシェアードコンタクトＳＣＴが形成されている。さらに言い換えれば、本実施の形態においては、１つのシェアードコンタクトＳＣＴが、実施の形態５のシェアードコンタクトＳＣＴよりもさらに多くの（５つ以上の）端子を接続するように配置されている。このためシェアードコンタクトＳＣＴの端部には配線Ｍ１が接続されていなくてもよい。
なお、これ以外の本実施の形態の構成は、実施の形態５の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、上記の他の実施の形態と同様に、シェアードコンタクトＳＣＴが配置されることにより、互いに隣り合う１対の配線Ｍ１の間の距離を大きくすることにより、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また１つのシェアードコンタクトＳＣＴが接続する端子の数が実施の形態５よりもさらに増え、シェアードコンタクトＳＣＴはその平面視における一直線に延びる領域と重なる領域に配置される領域ＦＤなどの端子のすべてと接続することも可能となる。これにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
（実施の形態７）
まず本実施の形態の画素部の構成について、図３０〜図３１を用いて説明する。なお以下の説明を簡略にする観点から、図３１（Ｂ）においては配線Ｍ１より上方の各層の図示が、図３１（Ｃ）においては層間絶縁膜ＩＩ１より上方の各層の図示が、それぞれ省略されている。
図３０〜図３１を参照して、本実施の形態においても上記の他の実施の形態と同様に、一例として、転送トランジスタＴＸが４つ、増幅トランジスタＡＭＩとリセットトランジスタＲＳＴと選択トランジスタＳＥＬとが１つずつ、半導体基板ＳＵＢの主表面に配置されている。半導体基板ＳＵＢの主表面には図３０に示す配置が複数、たとえば行列状に繰り返されるように形成されており、転送トランジスタＴＸは、図３０に示す領域において、図の上下方向に２列、図の左右方向に２列、合計４つ、並べられている。
これらの４つの転送トランジスタＴＸはそれぞれ、フォトダイオードＰＤと、転送ゲート電極Ｔｇと、フローティングディフュージョン領域ＦＤとを有している。ただし本実施の形態においては、たとえば図３０の左上のフォトダイオードＰＤと、左下のフォトダイオードＰＤとは、いずれも同一の活性領域ＡＲ内に配置されている。このためこれらはたとえば図３１（Ｃ）に示すような断面態様を有している。同様に、図３０の右上のフォトダイオードＰＤと右下のフォトダイオードＰＤとについても同一の活性領域ＡＲ内に配置されている。言い換えればフォトダイオードＰＤは、半導体基板ＳＵＢ内に間隔をあけて形成された複数の活性領域ＡＲのそれぞれの内部に、互いに間隔をあけて２つずつ配置されている。この点において本実施の形態は、１つの活性領域ＡＲ内に１つのフォトダイオードＰＤのみが形成された実施の形態１〜６とは構成が異なっている。
図３０中に施された点線の境界線ＢＤＲにより、半導体基板ＳＵＢの表面は複数の行列状に並ぶ画素領域に区分されていると考えることもできる。このようにして区分された画素領域ごとに１つの活性領域ＡＲが形成されており、当該活性領域ＡＲ内には互いに間隔をあけて（図中では上下方向に間隔をあけて）２つのフォトダイオードＰＤが配置されている。この２つのフォトダイオードＰＤのそれぞれは、転送ゲート電極Ｔｇおよびフローティングディフュージョン領域ＦＤと併せて１つの転送トランジスタＴＸを構成している。
また、たとえば図３０の左上のフォトダイオードＰＤを含む転送トランジスタＴＸに含まれる電荷の蓄積容量領域であるフローティングディフュージョン領域ＦＤ１と、図３０の右上のフォトダイオードＰＤを含む転送トランジスタＴＸに含まれる電荷の蓄積容量領域であるフローティングディフュージョン領域ＦＤ２とが、部分的に重なっている。つまりたとえば図３１（Ｂ）に示すように、左側の転送トランジスタＴＸを構成する活性領域ＡＲと、右側の転送トランジスタＴＸを構成する活性領域ＡＲとが、少なくとも部分的に重なりあった態様となっている。
なお当該領域ＦＤ１と領域ＦＤ２とは平面視において全体が（完全に）重なり合った態様となっていてもよい。あるいはたとえば実施の形態１〜６と同様に、本実施の形態においても（１つの活性領域ＡＲ内に２つのフォトダイオードＰＤが配置されるものの）、個々の領域ＦＤが互いに重なり合うことなくすべて転送ゲート電極Ｔｇに対して同じ側（たとえば図３０の右側）に配置される構成であってもよい。
このように、１つの活性領域ＡＲ内に配置される２つのフォトダイオードＰＤが並ぶ方向（図３０の上下方向）に対して交差する方向（図３０の左右方向）に関して隣り合う１対の転送トランジスタＴＸのそれぞれのフローティングディフュージョン領域ＦＤ１，ＦＤ２が少なくとも部分的に重なっている。このフローティングディフュージョン領域ＦＤ１，ＦＤ２はこれらを含む２つの（図３０の左右方向に並ぶ）転送トランジスタＴＸのそれぞれにより共用される。
ここで共用とは、単一の画素領域内の２つの転送トランジスタＴＸの双方からの電気信号がたとえば同一の増幅トランジスタＡＭＩに送られ、その同一（単一）の増幅トランジスタＡＭＩが当該電気信号を受けて増幅する処理を行なうことを意味する。言い換えれば単一の画素領域内の２つの転送トランジスタＴＸの双方が、当該単一の増幅トランジスタＡＭＩを共有している。
図３０において４つ並ぶうちの左上の転送トランジスタＴＸの領域ＦＤ１と右上の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、増幅ゲート電極Ａｇと、４つ並ぶうちの左下の転送トランジスタＴＸの領域ＦＤ１と右下の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。そして上記の互いに部分的に重なった領域ＦＤ１と、領域ＦＤ２と、増幅ゲート電極Ａｇとは、シェアードコンタクトＳＣＴにより互いに電気的に接続されている。
同様に、たとえば図３０の左下のフォトダイオードＰＤを含む転送トランジスタＴＸに含まれるフローティングディフュージョン領域ＦＤ１と、図３０の右下のフォトダイオードＰＤを含む転送トランジスタＴＸに含まれるフローティングディフュージョン領域ＦＤ２とが、部分的に重なっている。これらの領域ＦＤ１，ＦＤ２はこれらを含む２つの（図３０の左右方向に並ぶ）転送トランジスタＴＸのそれぞれにより共用される。図３０の左下の転送トランジスタＴＸの領域ＦＤ１と右下の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、増幅ゲート電極Ａｇとは、シェアードコンタクトＳＣＴにより互いに電気的に接続されている。
したがって本実施の形態においては、図３０において互いに少なくとも部分的に重なる領域ＦＤ１および領域ＦＤ２（信号出力部）と、これらに隣り合うように配置された増幅ゲート電極Ａｇ（信号入出力部）の一部との、合計３つの領域の上面が、シェアードコンタクトＳＣＴにより接続されている。たとえば図３１（Ａ）に示すように、このシェアードコンタクトＳＣＴは配線Ｍ１およびコンタクトＣＴを介在して、他のトランジスタであるたとえばリセット活性領域Ｒａと、電気的に接続されている。図３０および図３１（Ｂ）に示すように、このシェアードコンタクトＳＣＴと直接接続される配線Ｍ１の他にも、図３０の上下方向に延びるように、上記配線Ｍ１と同一の層としての配線Ｍ１が適宜配置されている。
なお上記の構成を容易に可能とするために、図３０においては、転送ゲート電極Ｔｇは平面視において図の上下方向に延在しているのに対し、他のトランジスタ（増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬ）のゲート電極Ａｇ，Ｒｇ，Ｓｇは平面視において図の左右方向に延在している。このように転送トランジスタＴＸのゲート電極と他のトランジスタとのゲート電極は互いに交差する方向に延びていてもよいが、実施の形態１〜６のように転送トランジスタＴＸのゲート電極と他のトランジスタのゲート電極とは互いにほぼ平行な方向に延びていてもよい。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、図３２〜図３９を用いて、本実施の形態の半導体装置の、特に上記の画素部の形成方法について説明する。
図３２（Ａ）、（Ｂ）、（Ｃ）を参照して、図６（Ａ）、（Ｂ）と同様の手順により、半導体基板ＳＵＢが準備され、その一方たとえば上側の主表面Ｓ１に、図６と同様に各トランジスタが形成される領域を分けるための分離絶縁膜ＳＰＴが形成される。
図３３（Ａ）、（Ｂ）、（Ｃ）を参照して、図７（Ａ）、（Ｂ）と同様の手順により、半導体基板ＳＵＢ内には複数のウェル領域ＷＬが、互いに間隔をあけて形成される。図３３（Ｂ）に示すように、後に形成されるフローティングディフュージョン領域ＦＤ１と領域ＦＤ２とが重なる領域において、ウェル領域ＷＬが重なるように形成されてもよい。このウェル領域ＷＬは、後に形成される複数の活性領域ＡＲなどを構成する土台としての機能を有する領域である。
図３４（Ａ）、（Ｂ）、（Ｃ）を参照して、図８（Ａ）、（Ｂ）と同様の手順により、各種ゲート電極およびこれの下面に接するゲート絶縁膜ＧＩが形成され、かつ表面ｐ型領域ＳＰＲとｎ型領域ＮＲとを含むフォトダイオードＰＤが形成される。このとき、特に図３４（Ｃ）に示すように、１つの（活性領域ＡＲを形成するための）ウェル領域ＷＬの内部に２つのフォトダイオードＰＤが互いに間隔をあけて形成される。なお以降の工程の説明では図３４（Ｃ）に示す領域の図示が省略される。
図３５（Ａ）、（Ｂ）を参照して、図９（Ａ）、（Ｂ）と同様の手順により、各トランジスタのソース領域ＳＲおよびドレイン領域ＤＲが形成され、転送トランジスタＴＸが形成される領域のドレイン領域ＤＲはフォトダイオードＰＤのフローティングディフュージョン領域ＦＤ１，ＦＤ２として形成される。これにより各種トランジスタが完成する。
図３６（Ａ）、（Ｂ）を参照して、図１０（Ａ）、（Ｂ）と同様の手順により、形成された各種トランジスタを覆うように、シリコン酸化膜からなる層間絶縁膜ＩＩ１が形成され、そこにビアＶＡおよびシェアードビアＳＶＡが形成される。なお以降の工程の説明では図３６（Ｂ）に示す領域の図示が省略される。
図３７〜図３９を参照して、図１１〜図１３と同様の手順により、シェアードビアＳＶＡなどに導電膜ＣＦが充填され、これによりコンタクトＣＴおよびシェアードコンタクトＳＣＴが形成される。層間絶縁膜ＩＩ１上にはたとえばアルミニウムからなる配線Ｍ１のパターンが、シェアードコンタクトＳＣＴの上面上にて開口を有するように、形成される。
図３１（Ａ）を参照して、以降、図１４〜図１５と同様の処理がなされることにより、層間絶縁膜ＩＩ２〜ＩＩ４、配線Ｍ２〜Ｍ３などが形成されることにより、図３０に示す画素部を有する半導体装置としての複数のイメージセンサが形成される。
次に、図４０および図４１の比較例を参照しながら、本実施の形態の作用効果を説明する。
図４０および図４１（Ａ）、（Ｂ）を参照して、比較例の画素部においては、基本的に本実施の形態と同様の構成を有している。このため図４０において４つ並ぶうちの左上の転送トランジスタＴＸの領域ＦＤ１と右上の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、増幅ゲート電極Ａｇと、４つ並ぶうちの左下の転送トランジスタＴＸの領域ＦＤ１と右下の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。
ただし比較例においては、これらの端子の表面上から上方に、個々にコンタクトＣＴが延びており、これらのコンタクトＣＴが、これらの上方（上層）を図の上下方向に延びる配線Ｍ１と電気的に接続されている。言い換えれば、配線Ｍ１はそこから層間絶縁膜ＩＩ１内を下方に延びる複数のコンタクトＣＴにより、上記の領域ＦＤなどと電気的に接続されている。この態様は、たとえば図１６の比較例と同様である。
この場合、図４１（Ｂ）に示すように、特にフォトダイオードＰＤなどの微細化が進めば、図の左右方向に関して隣り合う１対の配線Ｍ１間の距離Ｄ９が短くなる。これらの１対の配線Ｍ１とその間の層間絶縁膜ＩＩ２とが意図せず配線間容量を構成する。
そこで本実施の形態においては、互いに少なくとも部分的に重なり合う２つのフローティングディフュージョン領域ＦＤ１，ＦＤ２と、それに隣り合う増幅ゲート電極Ａｇとの合計３つの領域が、接続層としてのシェアードコンタクトＳＣＴにより互いに電気的に接続されている。
シェアードコンタクトＳＣＴの真上には基本的に配線Ｍ１が形成される必要がない。このため、シェアードコンタクトＳＣＴの存在により、図３１（Ｂ）に示すように、比較例に比べて配線Ｍ１の数が１本少なくなることから、図の左右方向に関して隣り合う１対の配線Ｍ１間の距離Ｄ１０を、比較例での当該距離Ｄ９よりも大きくすることができる。したがって本実施の形態においても他の実施の形態と同様に、配線間容量の増加および配線間の短絡を抑制し、かつ配線のレイアウト自由度を向上させることができる。この作用効果は、１つの活性領域ＡＲ内に１つのみのフォトダイオードＰＤが配置された構成においても、１つの活性領域ＡＲ内に２つのフォトダイオードＰＤが配置された構成においても、同様であるといえる。
なお図３０に示すように、２つの転送トランジスタＴＸのそれぞれのフローティングディフュージョン領域ＦＤ１，ＦＤ２が（部分的に）重なっていることにより、半導体基板ＳＵＢの主表面上を転送トランジスタＴＸが占める面積を小さくすることができ、半導体装置のレイアウトをより縮小させることができる。このため、半導体装置をより微細化することが可能となる。
（実施の形態８）
図４２および図４３を参照して、本実施の形態の半導体装置においても、画素部における各種トランジスタの配置については実施の形態７の画素部と同様である。
本実施の形態においても、４つ並ぶうちの左上の転送トランジスタＴＸの領域ＦＤ１と右上の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、増幅ゲート電極Ａｇと、４つ並ぶうちの左下の転送トランジスタＴＸの領域ＦＤ１と右下の転送トランジスタＴＸの領域ＦＤ２とが重なった領域と、リセット活性領域Ｒａの一部とは、図の上下方向に一直線状に並んでいる。
そして上記の互いに部分的に重なった領域ＦＤ１と、領域ＦＤ２と、増幅ゲート電極Ａｇと、さらに他の互いに部分的に重なった領域ＦＤ１と、領域ＦＤ２との合計５つの領域の上面が、シェアードコンタクトＳＣＴにより互いに電気的に接続されている。つまりここでは図４２に示す４つの転送トランジスタＴＸすべてのフローティングディフュージョン領域ＦＤと、互いに間隔をあけて２つ形成された領域ＦＤ１，ＦＤ２が重なった構成の間に配置される増幅ゲート電極Ａｇとがすべて１つのシェアードコンタクトＳＣＴに覆われるように接続されている。このシェアードコンタクトＳＣＴは、配線Ｍ１およびコンタクトＣＴを介在して、たとえばリセット活性領域Ｒａと電気的に接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態７の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、シェアードコンタクトＳＣＴが配置されることにより、実施の形態７と同様に、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また１つのシェアードコンタクトＳＣＴが接続する端子の数を実施の形態７よりも増やすことにより、各トランジスタのレイアウト効率を高めることができ、画素部の構成をより単純にすることができる。
（実施の形態９）
図４４および図４５を参照して、本実施の形態においては、実施の形態８のシェアードコンタクトＳＣＴがさらに、リセット活性領域Ｒａをも電気的に接続するように配置されている。すなわち図４４に示す４つの転送トランジスタＴＸのそれぞれのフローティングディフュージョン領域ＦＤ１，ＦＤ２と、これらの間に配置された増幅ゲート電極Ａｇと、これらの外側に配置されたリセット活性領域Ｒａとの合計６つの領域の上面が、シェアードコンタクトＳＣＴにより互いに電気的に接続されている。
なお、これ以外の本実施の形態の構成は、実施の形態８の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果を説明する。
本実施の形態においても、シェアードコンタクトＳＣＴが配置されることにより、実施の形態７，８と同様に、配線間容量の増加および配線間の短絡を抑制することができ、半導体装置の信頼性を向上させ、かつ配線のレイアウトの自由度を向上させることができる。また１つのシェアードコンタクトＳＣＴが接続する端子の数を実施の形態８よりもさらに増やすことにより、各トランジスタのレイアウト効率をいっそう高めることができ、画素部の構成をより単純にすることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
Ａａ 増幅活性領域、Ａｇ 増幅ゲート電極、ＣＦ 導電膜、ＤＬＲ ダイシングライン領域、ＤＲ ドレイン領域、ＦＤ，ＦＤ１，ＦＤ２ フローティングディフュージョン領域、ＧＩ ゲート絶縁膜、ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４ 層間絶縁膜、ＩＭＣ チップ領域、ＬＮＳ 集光レンズ、Ｍ１，Ｍ２，Ｍ３ 配線、ＮＯＤ ノード、ＮＲ ｎ型領域、ＰＡＦ パッシベーション膜、ＰＤ フォトダイオード、Ｒａ リセット活性領域、Ｒｇ リセットゲート電極、Ｓ１ 主表面、Ｓａ 選択活性領域、ＳＣＴ シェアードコンタクト、ＳＣＷ 半導体ウェハ、Ｓｇ 選択ゲート電極、ＳＰＲ 表面ｐ型領域、ＳＰＴ 分離絶縁膜、ＳＲ ソース領域、ＳＵＢ 半導体基板、ＳＶＡ シェアードビア、ＳＷ 側壁絶縁膜、ＴＸ 転送トランジスタ、ＶＡ ビア、ＷＬ ウェル領域。

Claims (10)

  1. 主表面を有する半導体基板と、
    前記半導体基板内に形成された光電変換素子および信号出力部を含むように前記主表面に形成された複数の転送トランジスタと、
    前記転送トランジスタに電気的に接続されるように前記主表面に形成され、１つ以上の信号入出力部を含む複数の他のトランジスタとを備え、
    前記複数の転送トランジスタおよび前記複数の他のトランジスタを覆うように層間絶縁膜が形成され、
    前記複数の転送トランジスタの１つ以上の前記信号出力部と、前記複数の他のトランジスタの１つ以上の前記信号入出力部とのうち合計３つ以上が、前記層間絶縁膜に形成された溝の内部に充填された導電体を含む接続層により接続される、半導体装置。
  2. 前記信号出力部は、複数の転送トランジスタのうち２つの互いに隣り合う前記転送トランジスタのそれぞれに含まれる電荷の蓄積容量領域であり、
    前記信号入出力部は、前記２つの電荷の蓄積容量領域の間に配置された、前記他のトランジスタとしての１つの増幅トランジスタのゲート電極である、請求項１に記載の半導体装置。
  3. 前記光電変換素子は、前記半導体基板内に形成された複数の活性領域のそれぞれの内部に互いに間隔をあけて２つずつ配置されている、請求項１に記載の半導体装置。
  4. 前記信号出力部は、複数の前記転送トランジスタのうち２つの互いに隣り合う前記転送トランジスタのそれぞれに含まれ、互いに少なくとも部分的に重なっている１対の電荷の蓄積容量領域であり、
    前記信号入出力部は、前記１対の電荷の蓄積容量領域に隣り合うように配置された、前記他のトランジスタとしての１つの増幅トランジスタのゲート電極である、請求項３に記載の半導体装置。
  5. 前記接続層の側壁は、前記層間絶縁膜の一方の主表面から前記一方の主表面に対向する他方の主表面に向かう、前記一方の主表面に垂直な方向に対して傾斜するように延びる、請求項１に記載の半導体装置。
  6. 主表面を有する半導体基板を準備する工程と、
    前記半導体基板内に形成された光電変換素子および信号出力部を含むように、前記主表面に複数の転送トランジスタを形成する工程と、
    前記転送トランジスタに電気的に接続されるように、前記主表面に、１つ以上の信号入出力部を含む複数の他のトランジスタを形成する工程と、
    前記複数の転送トランジスタおよび前記複数の他のトランジスタを覆うように層間絶縁膜を形成する工程と、
    前記層間絶縁膜の一方の主表面から前記一方の主表面に対向する他方の主表面に達するように形成された溝の内部を導電体で充填することにより接続層を形成する工程とを備え、
    前記接続層を形成する工程においては、前記接続層は、前記複数の転送トランジスタの１つ以上の前記信号出力部と、前記複数の他のトランジスタの１つ以上の前記信号入出力部とのうち合計３つ以上の上面に接するように形成される、半導体装置の製造方法。
  7. 前記信号出力部は、複数の転送トランジスタのうち２つの互いに隣り合う前記転送トランジスタのそれぞれに含まれる電荷の蓄積容量領域であり、
    前記信号入出力部は、前記２つの電荷の蓄積容量領域の間に形成された、前記他のトランジスタとしての１つの増幅トランジスタのゲート電極である、請求項６に記載の半導体装置の製造方法。
  8. 前記複数の転送トランジスタを形成する工程は、前記半導体基板内に複数の活性領域を形成する工程と、前記複数の活性領域のそれぞれの内部に互いに間隔をあけて２つずつの前記光電変換素子を形成する工程とを含む、請求項６に記載の半導体装置の製造方法。
  9. 前記信号出力部は、複数の前記転送トランジスタのうち２つの互いに隣り合う前記転送トランジスタのそれぞれに含まれ、互いに少なくとも部分的に重なっている１対の電荷の蓄積容量領域であり、
    前記信号入出力部は、前記１対の電荷の蓄積容量領域に隣り合うように形成された、前記他のトランジスタとしての１つの増幅トランジスタのゲート電極である、請求項８に記載の半導体装置の製造方法。
  10. 前記接続層の側壁は、前記層間絶縁膜の一方の主表面から前記一方の主表面に対向する他方の主表面に向かう、前記一方の主表面に垂直な方向に対して傾斜するように延びるように形成される、請求項６に記載の半導体装置の製造方法。
JP2014141369A 2014-07-09 2014-07-09 半導体装置およびその製造方法 Pending JP2016018919A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014141369A JP2016018919A (ja) 2014-07-09 2014-07-09 半導体装置およびその製造方法
US14/747,065 US9887233B2 (en) 2014-07-09 2015-06-23 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014141369A JP2016018919A (ja) 2014-07-09 2014-07-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016018919A true JP2016018919A (ja) 2016-02-01

Family

ID=55068194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141369A Pending JP2016018919A (ja) 2014-07-09 2014-07-09 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US9887233B2 (ja)
JP (1) JP2016018919A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811455B2 (en) 2017-09-29 2020-10-20 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
WO2024075405A1 (ja) * 2022-10-04 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017022240A1 (ja) * 2015-08-05 2017-02-09 パナソニックＩｐマネジメント株式会社 イヤホン
JP2017085065A (ja) * 2015-10-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11152404B2 (en) * 2019-12-20 2021-10-19 Omnivision Technologies, Inc. Tunnel contact for a pixel cell in an imaging system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP5110831B2 (ja) 2006-08-31 2012-12-26 キヤノン株式会社 光電変換装置及び撮像システム
JP2010206173A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811455B2 (en) 2017-09-29 2020-10-20 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
US11552121B2 (en) 2017-09-29 2023-01-10 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
WO2024075405A1 (ja) * 2022-10-04 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
US9887233B2 (en) 2018-02-06
US20160013239A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
US9087760B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP5606961B2 (ja) 半導体装置
JP5696081B2 (ja) 固体撮像装置
JP2019004001A (ja) 固体撮像素子およびその製造方法
US9887233B2 (en) Semiconductor device and manufacturing method therefor
US10192910B2 (en) Image sensor
KR20060068479A (ko) 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
KR20170135309A (ko) 3층 적층 이미지 센서
JP2013149742A5 (ja)
CN110571230A (zh) 图像传感器
JP6362694B2 (ja) 半導体装置
KR102506885B1 (ko) 이미지 센서
KR20190041830A (ko) 이미지 센서
CN114649352A (zh) 图像传感器
US11257857B2 (en) Image sensors including photoelectric conversion devices, trench, supporter, and isolation layer
TW201803100A (zh) 半導體裝置及其製造方法
KR101327096B1 (ko) 이미지 센서 및 이의 제조방법
KR102669948B1 (ko) 이미지 센서
JP2016046420A (ja) 半導体装置およびその製造方法
US20240222401A1 (en) Semiconductor device, image sensor
US20220223636A1 (en) Image sensors including a photodiode
CN220963352U (zh) 集成芯片以及半导体结构
US20220271077A1 (en) Image sensor
US20220208817A1 (en) Image sensor including a photodiode
KR102498503B1 (ko) 이미지 센서