KR102540242B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102540242B1
KR102540242B1 KR1020180004618A KR20180004618A KR102540242B1 KR 102540242 B1 KR102540242 B1 KR 102540242B1 KR 1020180004618 A KR1020180004618 A KR 1020180004618A KR 20180004618 A KR20180004618 A KR 20180004618A KR 102540242 B1 KR102540242 B1 KR 102540242B1
Authority
KR
South Korea
Prior art keywords
signal
floating diffusion
voltage level
node
diffusion node
Prior art date
Application number
KR1020180004618A
Other languages
English (en)
Other versions
KR20190086283A (ko
Inventor
임정욱
심은섭
이경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180004618A priority Critical patent/KR102540242B1/ko
Priority to US16/115,987 priority patent/US10887536B2/en
Priority to CN201811451035.1A priority patent/CN110035241B/zh
Publication of KR20190086283A publication Critical patent/KR20190086283A/ko
Application granted granted Critical
Publication of KR102540242B1 publication Critical patent/KR102540242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서에 관한 것이다. 상기 이미지 센서는 광을 제공받아 전하를 생성하고, 전하를 제1 노드에 제공하는 광전 변환부, 제1 신호에 기초하여, 제1 노드의 전압 레벨을 플로팅 확산 노드(FD node: floating diffusion node)에 제공하는 전송 트랜지스터(transfer transistor), 제2 신호에 기초하여, 플로팅 확산 노드의 전압 레벨을 증가시키는 부스터(booster), 플로팅 확산 노드의 전압 레벨을 제2 노드로 제공하는 소스 팔로워 트랜지스터(source follower transistor), 및 제3 신호에 기초하여, 제2 노드의 전압 레벨을 픽셀 출력으로 제공하는 선택 트랜지스터(select transistor)를 포함하되, 선택 트랜지스터가 턴 온된 후, 부스터는 인에이블되고, 전송 트랜지스터가 턴 온되기 전, 부스터는 디스에이블된다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다. 구체적으로, 노이즈가 감소된 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
복수개의 포토 다이오드를 사용하는 픽셀의 구조에서, 첫번째 채널의 출력 전압이 상대적으로 높게 출력되는 경향이 있다. 이는 소스 팔로워 트랜지스터의 전자 트랩(trap)/디트랩(de-trap)에 의해 발생되는 RTS(Random Telegraph Signal) 노이즈에 기인된다.
본 발명이 해결하고자 하는 기술적 과제는, 노이즈가 감소된 이미지 센서를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 전하를 생성하고, 전하를 제1 노드에 제공하는 광전 변환부, 제1 신호에 기초하여, 제1 노드의 전압 레벨을 플로팅 확산 노드(FD node: floating diffusion node)에 제공하는 전송 트랜지스터(transfer transistor), 제2 신호에 기초하여, 플로팅 확산 노드의 전압 레벨을 증가시키는 부스터(booster), 플로팅 확산 노드의 전압 레벨을 제2 노드로 제공하는 소스 팔로워 트랜지스터(source follower transistor), 및 제3 신호에 기초하여, 제2 노드의 전압 레벨을 픽셀 출력으로 제공하는 선택 트랜지스터(select transistor)를 포함하되, 선택 트랜지스터가 턴 온된 후, 부스터는 인에이블되고, 전송 트랜지스터가 턴 온되기 전, 부스터는 디스에이블된다.
상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 전하를 생성하고, 전하를 제1 노드에 제공하는 광전 변환부, 제1 노드 및 플로팅 확산 노드(FD node: floating diffusion node)와 연결되고, 제1 신호에 의해 게이팅되는 전송 트랜지스터(transfer transistor), 입력단에 제2 신호가 제공되고, 출력단은 플로팅 확산 노드에 연결되어, 제2 신호에 기초하여 플로팅 확산 노드의 전압 레벨을 증가시키는 부스터(booster), 제2 노드 및 제1 전압원에 연결되고, 플로팅 확산 노드에 게이팅되는 소스 팔로워 트랜지스터(source follower transistor), 및 픽셀 출력단 및 제2 노드에 연결되고, 제3 신호에 의해 게이팅되는 선택 트랜지스터(select transistor)를 포함하되, 제3 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변환된 후, 제2 신호의 전압 레벨은 로우 레벨에서 하이 레벨로 변환되고, 제1 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변환되기 전, 제2 신호의 전압 레벨은 하이 레벨에서 로우 레벨로 변환된다.
상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 제1 광전 변환부, 제1 플로팅 확산 노드, 및 제1 플로팅 확산 노드를 부스팅(boosting)하는 제1 부스터를 포함하는 제1 픽셀, 제2 광전 변환부, 제2 플로팅 확산 노드, 및 제2 플로팅 확산 노드를 부스팅하는 제2 부스터를 포함하는 제2 픽셀, 이중 상관 샘플러(correlated double sampler), 및 제1 및 제2 픽셀 중 어느 하나를 선택하여, 선택된 픽셀의 출력 전압을 이중 상관 샘플러에 제공하는 픽셀 선택부를 포함하되, 제1 픽셀이 선택된 후, 제1 픽셀의 출력 전압을 이중 상관 샘플러에 제공하기 전에, 제1 부스터는 제1 플로팅 확산 노드를 프리 부스팅(pre-boosting)하고, 제2 픽셀이 선택된 후, 제2 픽셀의 출력 전압을 이중 상관 샘플러에 제공하기 전에, 제2 부스터는 제2 플로팅 확산 노드를 프리 부스팅한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 3은 몇몇 실시예에 따른 부스터를 설명하기 위한 예시적인 도면이다.
도 4는 몇몇 실시예에 따른 이미지 센서의 RTS(Random Telegraph Signal) 노이즈를 설명하기 위한 예시적인 타이밍도이다.
도 5는 몇몇 실시예에 따른 이미지 센서의 RTS 노이즈를 설명하기 위한 예시적인 그래프이다.
도 6a 내지 도 6d는 몇몇 실시예에 따른 이미지 센서의 RTS 노이즈를 설명하기 위한 예시적인 도면이다.
도 7은 몇몇 실시예에 따른 RTS 노이즈의 감소를 위한 방법을 설명하기 위한 예시적인 도면이다.
도 8은 몇몇 실시예에 따른 RTS 노이즈의 감소를 위한 방법을 설명하기 위한 예시적인 타이밍도이다.
도 9 및 도 10은 몇몇 실시예에 따라 효과적인 프리 부스팅을 수행하기 위한 방법을 설명하기 위한 예시적인 도면이다.
도 11은 다른 몇몇 실시예에 따른 RTS 노이즈의 감소를 위한 방법을 설명하기 위한 예시적인 도면이다.
도 12는 다른 몇몇 실시예에 따른 단위 픽셀의 구조를 설명하기 위한 예시적인 회로도이다.
도 13 내지 도 15는 다른 몇몇 실시예에 따른 단위 픽셀의 동작을 설명하기 위한 예시적인 타이밍도이다.
도 16a는 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 회로도이다.
도 16b는 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 타이밍도이다.
도 17a는 다른 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 회로도이다.
도 17b는 다른 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 타이밍도이다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서(100)는 픽셀 어레이(110), CDS(Correlated Double Sampler, 120), 컬럼 스캐닝 회로(130), 로우 스캐닝 회로(140), 및 타이밍 컨트롤 회로(150)를 포함할 수 있다.
픽셀 어레이(110)는 복수의 단위 픽셀(112)을 포함할 수 있다. 복수의 단위 픽셀(112)은 매트릭스(Matrix) 형태로 배열될 수 있다.
단위 픽셀(112)은 신호 생성 회로에 포함되는 트랜지스터들의 개수에 따라 3-트랜지스터 구조, 4-트랜지스터 구조, 5-트랜지스터 구조, 6-트랜지스터 구조 등으로 구분될 수 있다.
픽셀 어레이(110)에는 로우(Row)마다 로우선택라인(row selection line)이 배선되고, 컬럼(Column)마다 컬럼선택라인(column selection line)이 배선될 수 있다. 예를 들어, 픽셀 어레이(110)가 M * N 개(M, N은 2 이상의 정수)의 픽셀을 포함하는 경우, 픽셀 어레이(110)에는 M개의 로우선택라인 및 N개의 컬럼선택라인이 배선될 수 있다.
몇몇 실시예에서, 이미지 센서(100)가 베이어 패턴(Bayer pattern) 기술을 채용하는 경우, 액티브 픽셀 어레이(110) 내의 픽셀은 각각 적색(R)광, 녹색(G)광 및 청색(B)광을 수광하도록 배치될 수 있다. 또는, 픽셀은 마젠타(M)광, 옐로우(Y)광, 사이언(C)광 및/또는 화이트(W)광을 수광하도록 배치될 수 있다. 그러나, 몇몇 실시예들이 이에 제한되는 것은 아니다.
CDS(120)는 비교기, 카운터 및 래치(133) 등을 포함하는 다수의 ADC(Analog to Digital Converter)를 포함할 수 있다.
CDS(120)는 타이밍 컨트롤 회로(150)에 의해 제어될 수 있다. CDS(120)의 동작은 로우 스캐닝 회로(140)가 픽셀 어레이(110)의 로우선택라인을 선택하는 주기 즉, 로우 스캔 주기마다 수행될 수 있다.
로우 스캐닝 회로(140)는 타이밍 컨트롤 회로(150)로부터 제어 신호들을 수신할 수 있다. 로우 스캐닝 회로(140)는 수신한 제어 신호들에 기초하여, 픽셀 어레이(110)의 로우 어드레싱(row addressing) 및 로우 스캐닝(row scanning)을 제어할 수 있다. 이때, 로우 스캐닝 회로(140)는 로우선택라인 중에서 해당 로우선택라인을 선택하기 위하여, 해당 로우선택라인을 활성화시키는 신호를 픽셀 어레이(110)로 인가할 수 있다. 로우 스캐닝 회로(140)는 픽셀 어레이(110) 내의 로우선택라인을 선택하는 로우 디코더(row decoder)와, 선택된 로우선택라인을 활성화시키는 신호를 공급하는 로우 드라이버(row driver)를 포함할 수 있다.
컬럼 스캐닝 회로(130)는 타이밍 컨트롤 회로(150)로부터 제어 신호들을 수신할 수 있다. 컬럼 스캐닝 회로(130)는 수신한 제어 신호들에 기초하여, 픽셀 어레이(110)의 컬럼 어드레싱(column addressing) 및 컬럼 스캐닝(column scanning)을 제어할 수 있다. 이때, 컬럼 스캐닝 회로(130)는 CDS(120)에서 출력되는 디지털 출력 신호를 DSP(Digital Signal Processor), ISP(Image Signal Processor), 또는 외부의 호스트로 출력할 수 있다.
예를 들어, 컬럼 스캐닝 회로(130)는 수평 주사 제어 신호를 CDS(120)로 출력함으로써, CDS(120) 내의 다수의 ADC를 순차적으로 선택할 수 있다. 몇몇 실시예에서, 컬럼 스캐닝 회로(130)는 ADC들 중 하나를 선택하는 컬럼 디코더와, 선택된 단위 ADC의 출력을 수평 전송선으로 유도하는 컬럼 드라이버를 포함할 수 있다. 한편, 상기 수평 전송선은 상기 디지털 출력 신호를 출력하기 위한 비트 폭을 가질 수 있다.
타이밍 컨트롤 회로(150)는 CDS(120), 컬럼 스캐닝 회로(130), 및 로우 스캐닝 회로(140)를 제어하며, 이들의 동작에 요구되는 클럭 신호 (Clock signal), 타이밍 컨트롤 신호(Timing control signal) 등과 같은 제어 신호들(Control signals)을 공급할 수 있다. 타이밍 컨트롤 회로(150)는 로직 제어 회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop; PLL) 회로, 타이밍 컨트롤 회로(Timing control circuit), 및 통신 인터페이스 회로 (Communication interface circuit) 등을 포함할 수 있다.
도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 2를 참조하면, 몇몇 실시예에 따른 단위 픽셀(112_1)은 광전 변환부(PD), 전송 트랜지스터(TG), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF), 선택 트랜지스터(SG), 및 부스터(210, FD BOOSTER)를 포함할 수 있다.
몇몇 실시예에 따르면, 광전 변환부(PD)의 일단은 제1 노드(N1)와 연결되고, 다른 일단은 예를 들어, 접지와 연결될 수 있다.
광전 변환부(PD)는 외부로부터 입사되는 광전하를 생성할 수 있다. 다시 말해서, 광전 변환부(PD)는 광을 제공받아 광 신호를 전기적 신호로 변환할 수 있다. 광전 변환부(PD)는 변환한 전기적 신호를 제1 노드(N1)에 제공할 수 있다. 이때, 외부로부터 수신되는 광의 양이 상대적으로 많은 경우, 광전 변환부(PD)는 전하를 상대적으로 많이 생성할 수 있다.
몇몇 실시예에서, 광전 변환부(PD)는, 외부로부터 입사되는 광을 이용하여 전자(electron)를 생성할 수 있다. 생성된 전자는 제1 노드(N1)에 제공될 수 있다. 다시 말해서, 광전 변환부(PD)가 외부로부터 광을 수신하면, 제1 노드(N1)의 전압 레벨은 낮아질 수 있다. 예를 들어, 광전 변환부(PD)가 수광하는 광이 상대적으로 많은 경우, 제1 노드(N1)의 전압 레벨은 상대적으로 많이 감소될 수 있다.
몇몇 도면에서, 포토 다이오드(photo diode)의 기호로 광전 변환부(PD)를 도시하였으나, 이는 설명의 편의를 위한 것이며, 실시예들이 이에 제한되는 것은 아니다. 광전 변환부(PD)는 포토 다이오드(photo diode) 외에도, 예를 들어, 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(PPD; Pinned Photo Diode), 유기 포토 다이오드(OPD; Organic Photo Diode), 퀀텀닷(QD; Quantum Dot), 및 이들의 조합을 포함할 수 있다.
몇몇 실시예에 따르면, 전송 트랜지스터(TG)의 소오스/드레인(source/drain) 단자는 제1 노드(N1)와 플로팅 확산 노드(FD)에 연결될 수 있다. 전송 트랜지스터(TG)의 게이트 단자는 전송 라인(transfer line)에 연결될 수 있다.
몇몇 실시예에서, 전송 신호(TX)는 전송 라인에 제공될 수 있다. 다시 말해서, 전송 트랜지스터(TG)의 게이트 단자에 전송 신호(TX)가 제공될 수 있다. 즉, 전송 신호(TX)는 전송 트랜지스터(TG)의 온/오프(on/off)를 제어할 수 있다. 전송 신호(TX)의 전압 레벨은, 예를 들어 하이 레벨(high level) 및 로우 레벨(low level)을 포함할 수 있다.
전송 신호(TX)의 전압 레벨이 하이 레벨인 경우, 전송 트랜지스터(TG)는 턴 온(turn on)될 수 있다. 전송 신호(TX)의 전압 레벨이 로우 레벨인 경우, 전송 트랜지스터(TG)는 턴 오프(turn off)될 수 있다.
전송 트랜지스터(TG)가 턴 온되는 경우, 제1 노드(N1)와 플로팅 확산 노드(FD) 가 전기적으로 연결될 수 있다. 다시 말해서, 전송 트랜지스터(TG)가 턴 온되는 경우, 제1 노드(N1)의 전압 레벨이 플로팅 확산 노드(FD)에 인가될 수 있다. 따라서, 전송 트랜지스터(TG)가 턴 온되면, 광전 변환부(PD)에 의해 변화된 제1 노드(N1)의 전압 레벨이 플로팅 확산 노드(FD)에 인가될 수 있다.
예를 들어, 외부로부터 수신되는 광이 없는 경우, 전송 트랜지스터(TG)가 턴 온되더라도, 플로팅 확산 노드(FD)의 전압 레벨은 감소하지 않을 수 있다. 광전 변환부(PD)가 수광한 광이 상대적으로 적은 경우, 전송 트랜지스터(TG)가 턴 온되면, 플로팅 확산 노드(FD)의 전압 레벨은 상대적으로 조금 감소될 수 있다. 반면, 광전 변환부(PD)가 수광한 광이 상대적으로 많은 경우, 전송 트랜지스터(TG)가 턴 온되면 플로팅 확산 노드(FD)의 전압 레벨은 상대적으로 많이 감소될 수 있다.
전송 트랜지스터(TG)는 NMOS 트랜지스터, PMOS 트랜지스터 또는 CMOS 트랜지스터로 구현될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에 따르면, 리셋 트랜지스터(RG)는 플로팅 확산 노드(FD)와 제1 전압원(VDD)에 연결될 수 있다. 리셋 트렌지스터(RG)의 게이트 단자는 리셋 신호(RX)를 제공받을 수 있다.
리셋 신호(RX)의 전압 레벨은, 예를 들어, 하이 레벨 및 로우 레벨을 포함할 수 있다. 리셋 신호(RX)의 전압 레벨이 하이 레벨이면, 리셋 트랜지스터(RG)는 턴 온 될 수 있다. 리셋 신호(RX)의 전압 레벨이 로우 레벨이면, 리셋 트랜지스터(RG)는 턴 오프 될 수 있다.
리셋 트랜지스터(RG)가 턴 온되는 경우, 제1 전압원(VDD)과 플로팅 확산 노드(FD)는 전기적으로 연결될 수 있다. 리셋 트랜지스터(RG)가 턴 오프되는 경우, 제1 전압원(VDD)과 플로팅 확산 노드(FD)는 전기적으로 분리될 수 있다. 다시 말해서, 리셋 트랜지스터(RG)가 턴 온되면, 플로팅 확산 노드(FD)의 전압 레벨은 제1 전압원(VDD)의 전압 레벨이 인가될 수 있다. 이하에서, 제1 전압원(VDD)의 전압 레벨을 기준 전압 레벨(VDD)으로 지칭하고, 제1 전압원(VDD)과 동일한 참조 부호를 사용한다.
리셋 트랜지스터(RG)가 턴 온되면, 플로팅 확산 노드(FD)는 기준 전압 레벨(VDD)로 리셋될 수 있다. 몇몇 실시예에서, 광전 변환부(PD)가 수광한 광의 양에 따라, 제1 노드(N1)의 전압 레벨이 낮아질 수 있다. 이때, 전송 트랜지스터(TG)가 턴 온되면, 플로팅 확산 노드(FD)의 전압 레벨이 낮아질 수 있다. 이때, 리셋 트랜지스터(RG)가 턴 온되면, 플로팅 확산 노드(FD)의 전압 레벨은 다시 기준 전압 레벨(VDD)로 증가될 수 있다.
리셋 트랜지스터(RG)는 NMOS 트랜지스터, PMOS 트랜지스터 또는 CMOS 트랜지스터로 구현될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에 따르면, 소스 팔로워 트랜지스터(SF)는 제2 노드(N2)와 제1 전압원(VDD)에 연결될 수 있다. 소스 팔로워 트랜지스터(SF)는 플로팅 확산 노드(FD)에 게이팅될 수 있다.
몇몇 실시예에서, 소스 팔로워 트랜지스터(SF)는 플로팅 확산 노드(FD)의 전압 레벨에 따라, 특정 전압 레벨을 제2 노드(N2)에 제공할 수 있다.
몇몇 실시예에서, 플로팅 확산 노드(FD)의 전압 레벨의 범위는 소스 팔로워 트랜지스터(SF)의 안정 영역(saturation region)의 범위내일 수 있다. 다시 말해서, 소스 팔로워 트랜지스터(SF)는 항상 턴 온 상태일 수 있다. 또한, 소스 팔로워 트랜지스터(SF)의 드레인-소스 전류는 항상 일정할 수 있다.
몇몇 실시예에서, 소스 팔로워 트랜지스터(SF)는 공통 드레인 증폭기(common drain amplifier)로 동작할 수 있다. 다시 말해서, 소스 팔로워 트랜지스터(SF)는 전압 버퍼(voltage buffer)로서 동작할 수 있다. 몇몇 실시예에서, 플로팅 확산 노드(FD)의 전압 레벨은 그대로 제2 노드(N2)에 전달될 수 있다.
몇몇 실시예에서, 리셋 트랜지스터(RG)와 소스 팔로워 트랜지스터(SF)가 제1 전압원(VDD)과 연결되는 것으로 설명하였으나, 본 발명이 이에 제한되지는 않는다. 예를 들어, 리셋 트랜지스터(RG)와 소스 팔로워 트랜지스터(SF)는 서로 다른 전압원에 연결될 수 있다.
몇몇 실시예에 따르면, 선택 트랜지스터(SG)는 단위 픽셀(112_1)의 출력단(OUT)과 제2 노드(N2)에 연결될 수 있다. 선택 트랜지스터(SG)는 선택 신호(SX)에 의해 게이팅될 수 있다.
선택 신호(SX)의 전압 레벨은, 예를 들어, 하이 레벨 및 로우 레벨을 포함할 수 있다. 선택 신호(SX)의 전압 레벨이 하이 레벨이면, 선택 트랜지스터(SG)는 턴 온 될 수 있다. 선택 신호(SX)의 전압 레벨이 로우 레벨이면, 선택 트랜지스터(SG)는 턴 오프 될 수 있다.
선택 트랜지스터(SG)가 턴 온되는 경우, 제2 노드(N2)와 단위 픽셀(112_1)의 출력단(OUT)은 전기적으로 연결될 수 있다. 다시 말해서, 선택 트랜지스터(SG)가 턴 온되는 경우, 제2 노드(N2)의 전압 레벨은 단위 픽셀(112_1)의 출력단(OUT)에 인가될 수 있다.
부스터(210)의 출력단은 플로팅 확산 노드(FD)에 연결될 수 있다. 부스터(210)의 입력단은 부스팅 신호(FDB)를 제공받을 수 있다.
부스팅 신호(FDB)의 전압 레벨은, 예를 들어, 하이 레벨 및 로우 레벨을 포함할 수 있다. 부스팅 신호(FDB)의 전압 레벨이 하이 레벨일 때, 플로팅 확산 노드(FD)의 전압 레벨은 일시적으로 상승할 수 있다. 예시적 설명을 위해 도 3을 참조한다.
도 3은 몇몇 실시예에 따른 부스터를 설명하기 위한 예시적인 도면이다.
도 3을 참조하면, 몇몇 실시예에 따른 부스터(210)는 커패시터(CBST)를 포함할 수 있다. 부스팅 신호(FDB)의 전압 레벨이 상승하면, 커패시터(CBST)에 의해 플로팅 확산 노드(FD)와 부스터(210)가 커플링되어, 플로팅 확산 노드(FD)의 전압 레벨이 일시적으로 상승할 수 있다. 그러나, 실시예들이 이에 제한되는 것은 아니다. 본 발명의 기술 분야에서 통상의 지식을 가진 자는 플로팅 확산 노드(FD)의 전압 레벨을 일시적으로 상승시키기 위하여 다양한 방법으로 부스터(210)를 구현할 수 있을 것이다.
도 4는 몇몇 실시예에 따른 이미지 센서의 RTS(Random Telegraph Signal) 노이즈를 설명하기 위한 예시적인 타이밍도이다. 도 5는 몇몇 실시예에 따른 이미지 센서의 RTS 노이즈를 설명하기 위한 예시적인 그래프이다. 도 6a 내지 도 6d는 몇몇 실시예에 따른 이미지 센서의 RTS 노이즈를 설명하기 위한 예시적인 도면이다.
이미지 센서의 RTS(Random Telegraph Signal) 노이즈를 설명하기 위해 도 4 및 도 5를 참조한다. 도 4 및 도 5는, 픽셀 어레이(110)에 포함된 단위 픽셀(112_1) 각각에 동일한 광량의 광이 조사될 때, 단위 픽셀(112_1) 각각의 동작 타이밍도와 출력값을 도시한다. 도 4 및 도 5에서는 설명의 편의를 위해, 동일한 광을 3회 측정하는 경우 단위 픽셀(112_1)의 동작과 출력 결과값을 비교하여 RTS 노이즈를 설명한다.
도 1, 도 2 및 도 4를 참조하면, 선택 트랜지스터(SG)가 턴 온 될 수 있다. 다시 말해서, 선택 신호(SX)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환된다. 선택 트랜지스터(SG)는 단위 픽셀(112_1)의 출력을 모두 측정할 때까지 턴 온 상태로 유지될 수 있다. 다시 말해서, 단위 픽셀(112_1)의 출력이 모두 측정될 때까지, 선택 신호(SX)의 전압 레벨은 하이 레벨일 수 있다.
이어서, 리셋 트랜지스터(RG)가 턴 오프 될 수 있다. 다시 말해서, 리셋 신호(RX)의 전압 레벨은 하이 레벨에서 로우 레벨로 전환된다. 이때, 플로팅 확산 노드(FD)의 전압 레벨은 단위 픽셀(112_1)의 출력으로 CDS(120)에 제공될 수 있다. 이때 CDS(120)에 제공되는 플로팅 확산 노드(FD)의 전압 레벨을 제1 기준 전압(1st Reference)으로 정의한다.
이어서 전송 트랜지스터(TG)가 턴 온 될 수 있다. 다시 말해서, 전송 신호(TX)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환된다. 이때, 제1 노드(N1)와 플로팅 확산 노드(FD)는 전기적으로 연결될 수 있다. 따라서, 제1 노드(N1)의 전압 레벨이 플로팅 확산 노드(FD)에 인가될 수 있다. 이때, 부스터(210)가 동작할 수 있다. 다시 말해서, 부스팅 신호(FDB)가 로우 레벨에서 하이 레벨로 전환될 수 있다. 몇몇 실시예에서, 부스터(210)는 플로팅 확산 노드(FD)의 전압을 부스팅(boosting)할 수 있다. 플로팅 확산 노드(FD)의 전압 레벨이 상승하는 경우, 제1 노드(N1)에 축적된 전하가 플로팅 확산 노드(FD)로 더 많이 전달될 수 있다. 다시 말해서, 부스터(210)는 제1 노드(N1)의 전압 레벨이 플로팅 확산 노드(FD)에 더 잘 제공되도록 조력할 수 있다.
이때, 플로팅 확산 노드(FD)의 전압 레벨은 단위 픽셀(112_1)의 출력으로 CDS(120)에 제공될 수 있다. 이때 CDS(120)에 제공되는 플로팅 확산 노드(FD)의 전압 레벨을 제1 신호 전압(1st Signal)으로 정의한다. CDS(120)는 제1 기준 전압(1st Reference)과 제1 신호 전압(1st Signal)을 비교하여, 디지털 코드로 출력할 수 있다. 이때, 픽셀 어레이(110)에 포함된 단위 픽셀(112_1) 각각의 출력을 도 5의 제1 결과값(도 5의 1st RESULT)으로 플로팅(plotting)할 수 있다. 여기까지 과정을 편의상 제1 측정으로 지칭한다.
이어서, 리셋 트랜지스터(RG)를 턴 온할 수 있다. 이때, 플로팅 확산 노드(FD)의 전압 레벨은 기준 전압 레벨(VDD)로 리셋될 수 있다. 다시 상기 과정을 반복할 수 있다. 다시 말해서, CDS(120)는 제2 기준 전압(2nd Reference) 및 제2 신호 전압(2nd Signal)을 비교하여, 디지털 코드로 출력할 수 있다. 이는 도 5의 제2 결과값(도 5의 2nd RESULT)으로 플로팅할 수 있다. 이를 편의상 제2 측정으로 지칭한다. 마찬가지로, 제3 기준 전압(3rd Reference) 및 제3 신호 전압(3rd Signal)을 비교하여, 도 5의 제3 결과값(도 5의 3rd RESULT)이 플로팅될 수 있다. 이를 편의상 제3 측정으로 지칭한다.
몇몇 실시예에서, 전송 신호(TX)의 펄스 폭(W1)은 부스팅 신호의 펄스 폭(W2)보다 작을 수 있으나, 실시예들이 이에 제한되지는 않는다.
도 5는 제1 결과값(1st RESULT) 내지 제3 결과값(3rd RESULT)을 그래프로 도시한다. 그래프의 세로축은 단위 픽셀의 개수(pixel count), 가로축은 출력값(OUTPUT)이다.
이론적으로, 복수개의 단위 픽셀(112_1)에 동일한 광량의 광을 조사하였으므로, 각각의 단위 픽셀(112_1)은 모두 동일한 값(REF)을 출력해야 한다. 그러나, 다양한 외부적 요인에 의해 노이즈(예컨대, 써멀(thermal) 노이즈, RTS 노이즈 등)가 발생할 수 있다. 따라서, 복수개의 단위 픽셀(112_2)의 출력값들은 도 5에 도시되는 바와 같이, 정규 분포를 따를 수 있다.
도 5를 참조하면, 제1 결과값(1st RESULT)은 제2 및 제3 결과값(2nd RESULT, 3rd RESULT)에 비해, 그래프의 가로축(OUTPUT)을 기준으로 + 방향으로 더 치우쳐져 있다. 다시 말해서, 제1 측정에서는, 제2 및 제3 측정과는 다른 양상의 결과가 도출될 수 있다. 즉, 제2 및 제3 측정 보다, 제1 측정에서 출력 전압이 상대적으로 높은 단위 픽셀(112_1)이 존재할 확률이 더 클 수 있다. 다시 말해서, 제1 측정에서는, 실제로 수신한 광량보다 더 적은 광량을 수신한 것처럼 출력하는 단위 픽셀(112_1)들이 존재할 확률이 높을 수 있다. 도 6a 내지 도 6d를 이용하여 제1 측정이 제2 및 제3 측정과 다른 양상을 나타내는 원인을 설명한다.
몇몇 실시예에서, RTS(Random Telegraph Signal) 노이즈는 트랜지스터의 채널 영역의 전자가 트랜지스터의 유전층에 트랩(trap)되거나, 디트랩(de-trap)되어 채널 영역의 전압 레벨이 변동되는 것일 수 있다. 구체적인 설명을 위해, 도 6a 내지 도 6d를 참조한다. 도 6a 내지 도 6d는 소스 팔로워 트랜지스터(SF)의 구조를 간략하게 도시한다.
도 2, 도 4, 및 도 6a를 참조하면, 먼저 제1 측정에서, 선택 트랜지스터(SG)는 턴 오프상태일 수 있다. 또한, 리셋 트랜지스터(RG)는 턴 온 상태일 수 있다. 다시 말해서, 선택 신호(SX)의 전압 레벨은 로우 레벨, 리셋 신호(RX)의 전압 레벨은 하이 레벨일 수 있다.
리셋 트랜지스터(RG)가 턴 온 상태이므로, 소스 팔로워 트랜지스터(SF)의 게이트 영역(620)의 전압 레벨(VFD)은 기준 전압 레벨(VDD)과 동일할 수 있다.
소스 팔로워 트랜지스터(SF)의 제1 소오스/드레인 영역(630)은 제1 전압원(VDD)와 연결될 수 있다. 따라서, 제1 소오스/드레인 영역(630)의 전압 레벨(VD)은 기준 전압 레벨(VDD)와 동일할 수 있다.
전술한 바와 같이, 소스 팔로워 트랜지스터(SF)는 항상 안정 영역(saturation region)에서 동작하므로, 소스 팔로워 트랜지스터(SF)의 게이트 영역(620)의 전압 레벨(VFD)은 제1 및 제2 소오스/드레인 영역(630, 640) 사이에 채널 영역(650)을 형성할 수 있다. 채널 영역(650)이 형성되면, 제1 소오스/드레인 영역(630) 및 제2 소오스/드레인 영역(640)은 전기적으로 연결될 수 있다. 선택 트랜지스터(SG)는 턴 오프되어 있으므로, 제2 소오스/드레인 영역(640), 및 채널 영역(650)의 전압 레벨(VS, VC)은 기준 전압 레벨(VDD)와 동일할 수 있다.
따라서, 게이트 영역(620)의 전압 레벨(VFD), 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC)은 모두 기준 전압 레벨(VDD)과 동일할 수 있다. 따라서, 게이트 영역(620)의 전압 레벨(VFD), 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC)은 모두 고전압(high voltage)이 인가된 상태로 볼 수 있다. 따라서, 게이트 영역(620)의 전압 레벨(VFD), 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC)은 전위차가 거의 없을 수 있다. 그러므로, 소스 팔로워 트랜지스터(SF)의 유전막(610)은 전자(612)가 디트랩(de-trap)된 상태일 수 있다. 다시 말해서, 선택 트랜지스터(SG)가 턴 오프되고, 리셋 트랜지스터(RG)가 턴 온되고, 전송 트랜지스터(TG)가 턴 오프 된 상태에서, 소스 팔로워 트랜지스터(SF)의 유전막(610)은 전자(612)가 디트랩된 상태일 확률이 높다.
도 2, 도 4, 및 도 6b를 참조하면, 선택 트랜지스터(SG)가 턴 온되고, 리셋 트랜지스터(RG)가 턴 오프 될 수 있다. 이때, 전송 트랜지스터(TG)는 턴 오프 된 상태일 수 있다. 다시 말해서, 선택 신호(SX)의 전압 레벨은 로우 레벨에서 하이 레벨로 증가될 수 있다. 또한, 리셋 신호(RX)의 전압 레벨은 하이 레벨에서 로우 레벨로 감소될 수 있다. 또한, 전송 신호(TX)의 전압 레벨은 로우 레벨을 유지할 수 있다.
리셋 트랜지스터(RG)가 턴 오프되기 때문에, 소스 팔로워 트랜지스터(SF)의 게이트 영역(620)은 플로팅(floating)될 수 있다. 이때, 게이트 영역(620)의 전압 레벨(VFD)은 기준 전압 레벨(VDD)과 유사할 수 있다.
소스 팔로워 트랜지스터(SF)의 제1 소오스/드레인 영역(630)은 제1 전압원(VDD)와 연결되어 있기 때문에, 제1 소오스/드레인 영역(630)의 전압 레벨(VD)은 기준 전압 레벨(VDD)과 동일할 수 있다.
선택 트랜지스터(SG)가 턴 온되기 때문에, 제2 소오스/드레인 영역(640)은 단위 픽셀의 출력단(OUT)과 연결될 수 있다. 따라서, 제1 소오스/드레인 영역(630)에서 제2 소오스/드레인 영역(640) 방향으로 전압 강하(voltage drop)가 발생될 수 있다. 다시 말해서, 채널 영역(650)의 전압 레벨(VC)은 제1 소오스/드레인 영역(630)의 전압 레벨(VD)보다 작을 수 있다. 또한, 제2 소오스/드레인 영역(640)의 전압 레벨(VS)은 채널 영역(650)의 전압 레벨(VC)보다 작을 수 있다. 그러나, 이때 게이트 영역(620)의 전압 레벨(VFD), 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC)의 전위차는 상대적으로 작을 수 있다. 이 상태에서, 채널 영역(650)에 있는 전자(612)가 유전층(610)에 트랩될 확률은 예를 들어 50%일 수 있다.
도 2, 도 4, 및 도 6c를 참조하면, 도 6b의 상태에서, 전송 트랜지스터(TG)를 턴 온할 수 있다. 다시 말해서, 전송 신호(TX)의 전압 레벨이 로우 레벨에서 하이 레벨로 증가될 수 있다. 이때, 부스터(210)는 플로팅 확산 노드(FD)의 전압을 증가시킬 수 있다. 따라서, 게이트 영역(620)의 전압 레벨(VFD)은 기준 전압 레벨(VDD)과 부스터(210)에 의해 증가된 전압 레벨(FD BOOSTING)의 합에 근접할 수 있다. 다시 말해서, 게이트 영역(620)은 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC) 보다 상대적으로 고전압이 인가될 수 있다. 게이트 영역(620)에 고전압이 인가되면, 채널 영역(650) 내에 있던 전자(612)가 유전층(610)에 트랩(trap)될 수 있다. 채널 영역(650) 내에 있던 전자(612)가 유전층(610)에 트랩되므로, 단위 픽셀(112_1)의 출력단(OUT)에 전달되는 전압 레벨은 상대적으로 더 높아질 수 있다.
도 2, 도 4, 및 도 6d를 참조하면, 전송 트랜지스터(TG)가 턴 오프되고, 리셋 트랜지스터(RG)가 턴 온 될 수 있다.
이때, 게이트 영역(620)의 전압 레벨(VFD)은 기준 전압 레벨(VDD)과 동일할 수 있다. 또한, 제1 소오스/드레인 영역(630)의 전압 레벨(VD)은 기준 전압 레벨(VDD)과 동일할 수 있다.
제1 소오스/드레인 영역(630)에서 제2 소오스/드레인 영역(640) 방향으로 전압 강하가 발생될 수 있다. 다시 말해서, 채널 영역(650)의 전압 레벨(VC)은 제1 소오스/드레인 영역(630)의 전압 레벨(VD)보다 작을 수 있다. 또한, 제2 소오스/드레인 영역(640)의 전압 레벨(VS)은 채널 영역(650)의 전압 레벨(VC)보다 작을 수 있다. 그러나, 이때 게이트 영역(620)의 전압 레벨(VFD), 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC)의 전위차는 상대적으로 작을 수 있다. 이 상태에서, 채널 영역(650)에 있는 전자(612)가 유전층(610)에 트랩될 확률은 예를 들어 50%일 수 있다.
그러므로, 제2 측정 이후부터는 게이트 영역(620)의 전압 레벨(VFD), 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC)의 전위차는 상대적으로 작을 수 있다. 따라서, 채널 영역(650)에 있는 전자(612)가 유전층(610)에 트랩 또는 디트랩될 확률은 예를 들어 50%일 수 있다.
몇몇 실시예에서, 채널 영역(650)의 전자(612)가 유전층(610)에 트랩될 때, 채널 영역(650)의 전압 레벨(VC)은 증가할 수 있다. 채널 영역(650)의 전압 레벨(VC)이 증가하므로, 결국 제2 소오스/드레인 영역(640)의 전압 레벨(VS)이 증가하여 단위 픽셀(112_1)의 출력단(OUT)에 전달되는 전압 레벨이 증가할 수 있다.
반면, 채널 영역(650)의 전자(612)가 유전층(610)에 디트랩될 때, 채널 영역(650)의 전압 레벨(VC)은 감소할 수 있다. 채널 영역(650)의 전압 레벨(VC)이 감소하므로, 결국 제2 소오스/드레인 영역(640)의 전압 레벨(VS)이 감소하여 단위 픽셀(112_1)의 출력단(OUT)에 전달되는 전압 레벨이 감소할 수 있다.
몇몇 실시예에서, 제2 측정 이후부터는 전자(612)가 유전층(610)에 트랩/디트랩될 확률은 각각 50%일 수 있다. 따라서, 제2 결과값(2nd RESULT)과 제3 결과값(3rd RESULT)은 동일한 양상을 가질 수 있다. 그러나, 전술한바와 같이 제1 측정에서, 선택 트랜지스터(SG)가 턴 오프 된 상태이기 때문에, 이때 전자(612)가 디트랩된 상태일 확률이 크다. 따라서, 전송 트랜지스터(TG)가 턴 온 될 때, 전자(612)가 유전층(610)에 트랩되면서, 출력단(OUT)의 전압이 감소될 수 있다. 그러므로, 제1 결과값(1st RESULT)은 제2 및 제3 결과값(2nd RESULT, 3rd RESULT)에 비해 + 방향으로 치우쳐져 있을 수 있다.
도 7은 몇몇 실시예에 따른 RTS 노이즈의 감소를 위한 방법을 설명하기 위한 예시적인 도면이다. 도 8은 몇몇 실시예에 따른 RTS 노이즈의 감소를 위한 방법을 설명하기 위한 예시적인 타이밍도이다.
도 7을 참조하면, 선택 트랜지스터(SG)가 턴 온 된 후, 부스터(210)가 인에이블(enable)될 수 있다. 또한, 전송 트랜지스터(TG)가 턴 온 되기 전, 부스터(210)는 디스에이블(disable)될 수 있다. 다시 말해서, 선택 신호(SX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환된 후, 부스팅 신호(FDB)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환될 수 있다. 또한 전송 신호(TX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되기 전 부스팅 신호(FDB)의 전압 레벨은 하이 레벨에서 로우 레벨로 전환될 수 있다. 이를 편의상 프리 부스팅(pre-boosting, 710)으로 지칭한다. 프리 부스팅(710)의 펄스 폭(W3)은 부스팅 펄스 폭(W2)보다 작을 수 있으나, 이에 한정되지는 않는다. 예를 들어, 프리 부스팅 펄스(710)의 폭(W3)은 W1과 동일하거나 W2와 동일할 수 있다.
도 8을 참조하면, 선택 트랜지스터(SG)가 턴 온 된 후, 전송 트랜지스터(TG)가 턴 온 되기 전, 프리 부스팅(710)이 수행되면, 게이트 영역(620)의 전압 레벨(VFD)은 기준 전압 레벨(VDD)과 부스터(210)에 의해 증가된 전압 레벨(FD BOOSTING)의 합과 유사할 수 있다. 다시 말해서, 게이트 영역(620)은 제1 및 제2 소오스/드레인 영역(630, 640)의 전압 레벨(VD, VS), 및 채널 영역(650)의 전압 레벨(VC) 보다 상대적으로 고전압이 인가될 수 있다. 게이트 영역(620)에 고전압이 인가되면, 채널 영역(650) 내에 있던 전자(612)가 유전층(610)에 트랩(trap)될 수 있다. 따라서, 선택 트랜지스터(SG)가 턴 온 된 상태, 리셋 트랜지스터(RG)가 턴 오프 된 상태 및 유전층(610)에 전자(612)가 트랩된 상태가 컨디셔닝될 수 있다. 이는 제2 측정 이후, 전송 트랜지스터(TG)를 턴 온 하기전 상태와 유사한 상태일 수 있다. 그러므로, 프리 부스팅(710)을 수행하면, 제1 측정과 제2 측정 이후의 측정 결과값들은 서로 유사한 양상을 보일 수 있다.
도 9 및 도 10은 몇몇 실시예에 따라 효과적인 프리 부스팅을 수행하기 위한 방법을 설명하기 위한 예시적인 도면이다.
도 9을 참조하면, 리셋 트랜지스터(RG)는 선택 트랜지스터(SG)가 턴 온 되기 전에 턴 오프 될 수 있다. 다시 말해서, 리셋 신호(RX)의 전압 레벨이 하이 레벨에서 로우 레벨로 전환된 후, 선택 신호(SX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환될 수 있다.
도 10을 참조하면, 리셋 트랜지스터(RG)가 턴 오프 된 경우, 플로팅 확산 노드(FD)는 플로팅(floating) 상태가 될 수 있다. 이때, 선택 트랜지스터(SG)를 턴 온하는 경우, 선택 신호(SX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환될 수 있다. 따라서, 선택 신호(SX)가 제공되는 라인과 플로팅 확산 노드(FD) 사이에 기생 커패시터(1010)가 커플링될 수 있다. 따라서, 기생 커패시터(1010)로 인해 플로팅 확산 노드(FD)의 전압 레벨이 증가될 수 있다. 플로팅 확산 노드(FD)의 전압 레벨이 증가되면, 전송 트랜지스터(TG)가 턴 온 되기 전에 전자(612)가 유전층(610)에 트랩될 확률이 증가될 수 있다.
도 11은 다른 몇몇 실시예에 따른 RTS 노이즈의 감소를 위한 방법을 설명하기 위한 예시적인 도면이다.
몇몇 실시예에 따르면, 제1 측정은 더미(Dummy)로 취급될 수 있다. 다시 말해서, 프리 부스팅(710)을 수행하지 않고, 전송 트랜지스터(TG)를 턴 온함으로써, 전자(612)를 유전층(610)에 트랩시킬 수 있다. 이후, 리셋 트랜지스터(RG)를 턴 온하여, 플로팅 확산 노드(FD)의 전압 레벨을 기준 전압 레벨(VDD)로 리셋할 수 있다. 이때, CDS(120)는 플로팅 확산 노드(FD)의 전압 레벨을 제1 기준 전압(1st Reference)으로 수신할 수 있다. 이후, 다시 전송 트랜지스터(TG)를 턴 온할 수 있다. 이때, CDS(120)는 플로팅 확산 노드(FD)의 전압 레벨을 제1 신호 전압(1st Signal)으로 수신할 수 있다.
도 12는 다른 몇몇 실시예에 따른 단위 픽셀의 구조를 설명하기 위한 예시적인 회로도이다. 도 13 내지 도 15는 다른 몇몇 실시예에 따른 단위 픽셀의 동작을 설명하기 위한 예시적인 타이밍도이다. 설명의 편의를 위해, 동일하거나 유사한 내용은 생략하거나 간단히 설명한다.
도 12를 참조하면, 몇몇 실시예에 따른 단위 픽셀(112_2)은 제1 내지 제4 광전 변환부(PD1~PD4), 제1 내지 제4 전송 트랜지스터(TG1~TG4), 플로팅 확산 노드(FD), 부스터(210), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF), 및 선택 트랜지스터(SG)를 포함할 수 있다.
제1 내지 제4 광전 변환부(PD1~PD4)의 일단은 각각 제1 내지 제4 노드(N1~N4)에 연결될 수 있다. 제1 내지 제4 광전 변환부(PD1~PD4)의 다른 일단은 각각, 예를 들어 접지될 수 있다. 제1 내지 제4 전송 트랜지스터(TG1~TG4)는 각각 제1 내지 제4 노드(N1~N4)와 플로팅 확산 노드(FD)에 연결될 수 있다.
제1 광전 변환부(PD1) 및 제1 전송 트랜지스터(TG1)를 편의상 제1 채널(CH1)로 지칭한다. 제2 광전 변환부(PD2) 및 제2 전송 트랜지스터(TG2)를 편의상 제2 채널(CH2)로 지칭한다. 제3 광전 변환부(PD3) 및 제3 전송 트랜지스터(TG3)를 편의상 제3 채널(CH3)로 지칭한다. 제4 광전 변환부(PD4) 및 제4 전송 트랜지스터(TG4)를 편의상 제4 채널(CH4)로 지칭한다.
비록 도 12는 각각의 채널(CH1~CH4)이 하나의 광전 변환부와 하나의 전송 트랜지스터를 포함하는 것으로 도시하였으나, 실시예들이 이에 제한되지는 않는다. 예를 들어, 각각의 채널(CH1~CH4)은 복수개의 광전 변환부와 적어도 하나의 전송 트랜지스터를 포함할 수 있다.
비록 도 12는 단위 픽셀(112_2)이 4개의 채널로 구성되는 것으로 도시하였으나, 실시예들이 이에 제한되지는 않는다. 예를 들어, 단위 픽셀(112_2)은 8개의 채널을 포함할 수 있다.
몇몇 실시예에서, 제1 광전 변환부(PD1)는 적색(R)광을 수광할 수 있다. 제2 및 제3 광전 변환부(PD2, PD3)는 녹색(G)광을 수광할 수 있다. 제4 광전 변환부(PD4)는 청색(B)광을 수광할 수 있다.
다른 몇몇 실시예에서, 제1 광전 변환부(PD1)는 마젠타(M)광을 수광할 수 있다. 제2 광전 변환부(PD2)는 옐로우(Y)광을 수광할 수 있다. 제3 광전 변환부(PD3)는 사이언(C)광을 수광할 수 있다. 제4 광전 변환부(PD4)는 화이트(W)광을 수광할 수 있다.
비록 도면에 도시하지는 않았지만, 컬러 필터를 이용하여, 제1 내지 제4 광전 변환부(PD1~PD4)가 각각 다른 파장 대역의 광을 수신할 수 있다. 예를 들어, 적색(R)광만 투과하는 컬러 필터 하부에 제1 광전 변환부(PD1)를 배치할 수 있다. 그러나, 실시예들이 이에 제한되는 것은 아니다.
도 13을 참조한다. 선택 트랜지스터(SG)가 턴 온 되면, 부스터(210)는 인에이블(enable)될 수 있다. 또한, 제1 전송 트랜지스터(TG1)가 턴 온 되기 전, 부스터(210)는 디스에이블(disable)될 수 있다. 다시 말해서, 선택 신호(SX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되면, 부스팅 신호(FDB)는 로우 레벨에서 하이 레벨로 전환될 수 있다. 또한, 제1 전송 신호(TX1)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되기 전, 부스팅 신호(FDB)는 하이 레벨에서 로우 레벨로 전환될 수 있다. 다시 말해서, 선택 트랜지스터(SG)의 턴 온 시점과 제1 전송 트랜지스터(TG1)의 턴 온 시점 사이에 프리 부스팅(710)이 수행될 수 있다. 전술한바와 같이, 프리 부스팅(710)으로 인해, 소스 팔로워 트랜지스터(SF)의 유전층(610)에 전자(612)가 트랩될 수 있다.
CDS(120)는 제1 채널의 기준 전압(CH1 Reference)을 수신할 수 있다. 비록 도 13에는 프리 부스팅(710)을 수행한 후 바로 CDS(120)가 제1 채널의 기준 전압(CH1 Reference)을 수신하는 것으로 도시하였으나, 실시예들이 이에 제한되지는 않는다. 예를 들어, 프리 부스팅(710) 수행 후, 리셋 트랜지스터(RG)가 턴 온 및 턴 오프될 수 있다. 이때, CDS(120)는 제1 채널의 기준 전압(CH1 Reference)을 수신할 수 있다.
제1 전송 트랜지스터(TG1)가 턴 온 및 턴 오프 될 수 있다. CDS(120)는 제1 채널의 신호 전압(CH1 Signal)을 수신할 수 있다.
리셋 트랜지스터(RG)를 이용하여, 플로팅 확산 노드(FD)를 기준 전압 레벨(VDD)로 리셋할 수 있다. 이때, CDS(120)는 제2 채널의 기준 전압(CH2 Reference)을 수신할 수 있다. 이후, 제2 전송 트랜지스터(TG2)가 턴 온 및 턴 오프 될 수 있다. 이때, CDS(120)는 제2 채널의 신호 전압(CH2 Signal)을 수신할 수 있다.
동일한 과정을 수행하여, CDS(120)는 제3 채널의 기준 전압(CH3 Reference) 및 제3 채널의 신호 전압(CH3 Signal)을 제공받을 수 있다. 마찬가지로, CDS(120)는 제4 기준 전압(CH4 Reference) 및 제4 신호 전압(CH4 Signal)을 제공받을 수 있다.
도 14를 참조하면, 선택 트랜지스터(SG)가 턴 온 되기 전, 리셋 트랜지스터(RG)가 턴 오프 될 수 있다. 다시 말해서, 리셋 신호(RX)의 전압 레벨이 하이 레벨에서 로우 레벨로 전환되고, 선택 신호(SX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환될 수 있다. 전술한바와 같이, 선택 트랜지스터(SG)가 턴 온 되기 전, 리셋 트랜지스터(RG)가 턴 오프되면, 선택 트랜지스터(SG)의 게이트와 플로팅 확산 노드(FD) 사이에 기생 커패시터(1010)가 커플링될 수 있다. 이때, 기생 커패시터(1010)에 의해 플로팅 확산 노드(FD)의 전압 레벨(VFD)은 증가될 수 있다. 플로팅 확산 노드(FD)의 전압 레벨(VFD)이 증가되기 때문에, 소스 팔로워 트랜지스터(SF)의 유전층(610)에 전자(612)가 트랩될 확률이 증가할 수 있다.
도 15를 참조하면, 선택 트랜지스터(SG)가 턴 온 된 후, 제1 전송 트랜지스터(TG1)가 턴 온 되고, 턴 오프 될 수 있다. 다시 말해서, 선택 신호(SX)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환된 후, 제1 전송 신호(TX)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환되고 다시 로우 레벨로 전환될 수 있다. 이 과정은 더미(Dummy)로 취급하여, CDS(120)가 출력 전압을 디지털 코드로 변환하지 않을 수 있다.
이후, 리셋 트랜지스터(SG)가 턴 온 및 턴 오프 될 수 있다. 이때, CDS(120)는 제1 채널의 기준 전압(CH1 Reference)을 수신할 수 있다. 이어서, 제1 전송 트랜지스터(TG1)가 다시 턴 온 및 턴 오프 될 수 있다. 이때, CDS(120)는 제1 채널의 신호 전압(CH1 Signal)을 수신할 수 있다. 이어서, CDS(120)는 제2 채널의 기준 전압(CH2 Reference), 제2 채널의 신호 전압(CH2 Signal), 제3 채널의 기준 전압(CH3 Reference), 제3 채널의 신호 전압(CH3 Signal), 제4 채널의 기준 전압(CH4 Reference), 및 제4 채널의 신호 전압(CH4 Signal)을 제공받을 수 있다.
도 16a는 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 회로도이다. 도 16b는 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 타이밍도이다. 설명의 편의를 위해, 동일하거나 중복되는 내용은 생략하거나 간단히 설명한다.
도 16a를 참조하면, 몇몇 실시예에 따른 픽셀 어레이(110)는 제1 픽셀(113) 및 제2 픽셀(114)을 포함할 수 있다. 편의상 제1 및 제2 픽셀(113, 114)은 도 2의 단위 픽셀(112_1)과 동일한 구성을 갖는 것으로 가정하여 설명한다.
제1 픽셀(113)은 제1 광전 변환부(PD1), 제1 전송 트랜지스터(TG1), 제1 플로팅 확산 노드(FD1), 제1 리셋 트랜지스터(RG1), 제1 소스 팔로워 트랜지스터(SF1), 제1 선택 트랜지스터(SG1), 및 제1 부스터(210)를 포함할 수 있다. 제2 픽셀(114)은 제2 광전 변환부(PD2), 제2 전송 트랜지스터(TG2), 제2 플로팅 확산 노드(FD2), 제2 리셋 트랜지스터(RG2), 제2 소스 팔로워 트랜지스터(SF2), 제2 선택 트랜지스터(SG2), 및 제2 부스터(211)를 포함할 수 있다. 제1 픽셀(113) 및 제2 픽셀(114)의 출력은 동일한 출력 라인(OUT)에 연결될 수 있다.
제1 부스터(210)는 제1 부스팅 신호(FDB1)에 의해 인에이블/디스에이블될 수 있다. 또한, 제2 부스터(211)는 제2 부스팅 신호(FDB2)에 의해 인에이블/디스에이블될 수 있다.
도 16b를 참조한다. 제1 선택 트랜지스터(SG1)의 턴 온 시점과 제1 전송 트랜지스터(TG1)의 턴 온 시점 사이에, 제1 부스터(210)는 제1 프리 부스팅(1610)을 수행할 수 있다. 또한, 제2 선택 트랜지스터(SG2)의 턴 온 시점과 제2 전송 트랜지스터(TG2)의 턴 온 시점 사이에, 제2 부스터(211)는 제2 프리 부스팅(1611)을 수행할 수 있다. 다시 말해서, 제1 선택 신호(SX1)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되면, 제1 부스팅 신호(FDB1)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환될 수 있다. 제1 전송 신호(TX1)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되기 전, 제1 부스팅 신호(FDB1)의 전압 레벨은 하이 레벨에서 로우 레벨로 전환될 수 있다. 또한, 제2 선택 신호(SX2)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되면, 제2 부스팅 신호(FDB2)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환될 수 있다. 제2 전송 신호(TX2)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되기 전, 제2 부스팅 신호(FDB2)의 전압 레벨은 하이 레벨에서 로우 레벨로 전환될 수 있다.
도 17a는 다른 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 회로도이다. 도 17b는 다른 몇몇 실시예에 따른 픽셀 어레이의 동작을 설명하기 위한 예시적인 타이밍도이다. 설명의 편의를 위해, 동일하거나 중복되는 내용은 생략하거나 간단히 설명한다.
도 17a를 참조하면, 몇몇 실시예에 따른 픽셀 어레이(110)는 제1 픽셀(113) 및 제2 픽셀(114)을 포함할 수 있다. 편의상 제1 및 제2 픽셀(113, 114)은 도 2의 단위 픽셀(112_1)과 동일한 구성을 갖는 것으로 가정하여 설명한다.
도 17a의 제1 및 제2 픽셀(113, 114)은 도 16a와는 달리, 제1 및 제2 부스터(210, 211)가 동일한 부스팅 신호에 의해 제어될 수 있다.
도 17b를 참조하면, 제1 선택 트랜지스터(SG1)의 턴 온 시점과 제1 전송 트랜지스터(TG1)의 턴 온 시점 사이에, 제1 부스터(210)는 제1 프리 부스팅(1710)을 수행할 수 있다. 또한, 제2 선택 트랜지스터(SG2)의 턴 온 시점과 제2 전송 트랜지스터(TG2)의 턴 온 시점 사이에, 제2 부스터(211)는 제2 프리 부스팅(1711)을 수행할 수 있다. 다시 말해서, 제1 선택 신호(SX1)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되면, 부스팅 신호(FDB)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환될 수 있다. 제1 전송 신호(TX1)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되기 전, 부스팅 신호(FDB)의 전압 레벨은 하이 레벨에서 로우 레벨로 전환될 수 있다. 또한, 제2 선택 신호(SX2)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되면, 부스팅 신호(FDB)의 전압 레벨은 로우 레벨에서 하이 레벨로 전환될 수 있다. 제2 전송 신호(TX2)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되기 전, 부스팅 신호(FDB)의 전압 레벨은 하이 레벨에서 로우 레벨로 전환될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 픽셀 어레이
112, 113, 114: 단위 픽셀
210, 211: 부스터

Claims (10)

  1. 광을 제공받아 전하를 생성하고, 상기 전하를 제1 노드에 제공하는 광전 변환부;
    제1 신호에 기초하여, 상기 제1 노드의 전압 레벨을 플로팅 확산 노드(FD node: floating diffusion node)에 제공하는 전송 트랜지스터(transfer transistor);
    제2 신호에 기초하여, 상기 플로팅 확산 노드의 전압 레벨을 증가시키는 부스터(booster);
    상기 플로팅 확산 노드의 전압 레벨을 제2 노드로 제공하는 소스 팔로워 트랜지스터(source follower transistor); 및
    제3 신호에 기초하여, 상기 제2 노드의 전압 레벨을 픽셀 출력으로 제공하는 선택 트랜지스터(select transistor)를 포함하되,
    상기 선택 트랜지스터가 턴 온된 후, 상기 부스터는 인에이블되고,
    상기 전송 트랜지스터가 턴 온되기 전, 상기 부스터는 디스에이블되고,
    상기 전송 트랜지스터가 턴 온되기 전, 상기 부스터는 인에이블되고,
    상기 전송 트랜지스터가 턴 오프된 후, 상기 부스터는 디스에이블되는 이미지 센서.
  2. 삭제
  3. 제 1항에 있어서,
    상기 소스 팔로워 트랜지스터는 소오스/드레인 영역, 게이트 절연막, 및 게이트 영역을 포함하고,
    상기 선택 트랜지스터가 턴 온된 후, 상기 부스터가 인에이블되고, 상기 전송 트랜지스터가 턴 온되기 전, 상기 부스터가 디스에이블되는 것은 상기 게이트 절연막에 전자 트랩(electron trap)의 확률을 증가시키는 이미지 센서.
  4. 제 1항에 있어서,
    제4 신호에 기초하여, 상기 플로팅 확산 노드를 기준 전압 레벨로 리셋하는 리셋 트랜지스터(reset transistor)를 더 포함하고,
    상기 제4 신호는 상기 제3 신호가 증가되는 시점보다, 먼저 감소되는 이미지 센서.
  5. 광을 제공받아 전하를 생성하고, 상기 전하를 제1 노드에 제공하는 광전 변환부;
    상기 제1 노드 및 플로팅 확산 노드(FD node: floating diffusion node)와 연결되고, 제1 신호에 의해 게이팅되는 전송 트랜지스터(transfer transistor);
    입력단에 제2 신호가 제공되고, 출력단은 상기 플로팅 확산 노드에 연결되어, 상기 제2 신호에 기초하여 상기 플로팅 확산 노드의 전압 레벨을 증가시키는 부스터(booster);
    제2 노드 및 제1 전압원에 연결되고, 상기 플로팅 확산 노드에 게이팅되는 소스 팔로워 트랜지스터(source follower transistor); 및
    픽셀 출력단 및 상기 제2 노드에 연결되고, 제3 신호에 의해 게이팅되는 선택 트랜지스터(select transistor)를 포함하되,
    상기 제3 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변환된 후, 상기 제2 신호의 전압 레벨은 로우 레벨에서 하이 레벨로 변환되고,
    상기 제1 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변환되기 전, 상기 제2 신호의 전압 레벨은 하이 레벨에서 로우 레벨로 변환되고,
    상기 제1 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변환되기 전, 상기 제2 신호의 전압 레벨은 로우 레벨에서 하이 레벨로 변환되고,
    상기 제1 신호의 전압 레벨이 하이 레벨에서 로우 레벨로 변환된 후, 상기 제2 신호의 전압 레벨은 하이 레벨에서 로우 레벨로 변환되는 이미지 센서.
  6. 삭제
  7. 제 5항에 있어서,
    상기 플로팅 확산 노드 및 상기 제1 전압원에 연결되고, 제4 신호에 의해 게이팅되는 리셋 트랜지스터(reset transistor);
    상기 제4 신호의 전압 레벨이 하이 레벨에서 로우 레벨로 변환된 후, 상기 제3 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변환되는 이미지 센서.
  8. 제1 광전 변환부, 제1 플로팅 확산 노드, 및 상기 제1 플로팅 확산 노드를 부스팅(boosting)하는 제1 부스터를 포함하는 제1 픽셀;
    제2 광전 변환부, 제2 플로팅 확산 노드, 및 상기 제2 플로팅 확산 노드를 부스팅하는 제2 부스터를 포함하는 제2 픽셀;
    이중 상관 샘플러(correlated double sampler); 및
    상기 제1 및 제2 픽셀 중 어느 하나를 선택하여, 선택된 픽셀의 출력 전압을 상기 이중 상관 샘플러에 제공하는 픽셀 선택부를 포함하되,
    상기 제1 픽셀이 선택된 후, 상기 제1 픽셀의 출력 전압을 상기 이중 상관 샘플러에 제공하기 전에, 상기 제1 부스터는 상기 제1 플로팅 확산 노드를 프리 부스팅(pre-boosting)하고,
    상기 제2 픽셀이 선택된 후, 상기 제2 픽셀의 출력 전압을 상기 이중 상관 샘플러에 제공하기 전에, 상기 제2 부스터는 상기 제2 플로팅 확산 노드를 프리 부스팅하며,
    상기 제1 픽셀은 상기 제1 광전 변환부와 상기 제1 플로팅 확산 노드와 연결되는 제1 전송 트랜지스터를 더 포함하고,
    상기 제2 픽셀은 상기 제2 광전 변환부와 상기 제2 플로팅 확산 노드와 연결되는 제2 전송 트랜지스터를 더 포함하고,
    상기 제1 부스터는 상기 제1 전송 트랜지스터가 턴온되기 전에 상기 제1 플로팅 확산 노드를 부스트하고, 상기 제2 부스터는 상기 제2 전송 트랜지스터가 턴온되기 전에 상기 제2 플로팅 확산 노드를 부스트하는 이미지 센서.
  9. 제 8항에 있어서,
    상기 제1 부스터는 상기 제1 전송 트랜지스터가 턴 온될 때, 상기 제1 플로팅 확산 노드를 부스팅하고,
    상기 제2 부스터는 상기 제2 전송 트랜지스터가 턴 온될 때, 상기 제2 플로팅 확산 노드를 부스팅하는 이미지 센서.
  10. 제 8항에 있어서,
    상기 제1 픽셀은 상기 제1 플로팅 확산 노드와 연결되는 제1 리셋 트랜지스터를 더 포함하고,
    상기 제2 픽셀은 상기 제2 플로팅 확산 노드와 연결되는 제2 리셋 트랜지스터를 더 포함하고,
    상기 제1 및 제2 리셋 트랜지스터는, 상기 픽셀 선택부가 상기 제1 및 제2 픽셀 중 어느 하나를 선택하기 전에 턴 오프되는 이미지 센서.
KR1020180004618A 2018-01-12 2018-01-12 이미지 센서 KR102540242B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180004618A KR102540242B1 (ko) 2018-01-12 2018-01-12 이미지 센서
US16/115,987 US10887536B2 (en) 2018-01-12 2018-08-29 Image sensor with reduced noise
CN201811451035.1A CN110035241B (zh) 2018-01-12 2018-11-30 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180004618A KR102540242B1 (ko) 2018-01-12 2018-01-12 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190086283A KR20190086283A (ko) 2019-07-22
KR102540242B1 true KR102540242B1 (ko) 2023-06-02

Family

ID=67214489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180004618A KR102540242B1 (ko) 2018-01-12 2018-01-12 이미지 센서

Country Status (3)

Country Link
US (1) US10887536B2 (ko)
KR (1) KR102540242B1 (ko)
CN (1) CN110035241B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330203B2 (en) * 2018-07-24 2022-05-10 Sony Semiconductor Solutions Corporation Imaging device and electronic device
KR102176000B1 (ko) * 2019-08-14 2020-11-06 성균관대학교산학협력단 플로팅 디퓨전 노드의 모듈레이션 장치 및 방법
US11152404B2 (en) * 2019-12-20 2021-10-19 Omnivision Technologies, Inc. Tunnel contact for a pixel cell in an imaging system
KR20210124714A (ko) * 2020-04-07 2021-10-15 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210150722A (ko) * 2020-06-04 2021-12-13 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220030802A (ko) * 2020-09-03 2022-03-11 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20230013894A (ko) * 2021-07-20 2023-01-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 이미지 센싱 장치의 동작 방법
KR20230102081A (ko) * 2021-12-30 2023-07-07 한국전자기술연구원 다양한 다이나믹 레인지 설정이 가능한 픽셀 및 이를 적용한 이미지 센서
WO2024199997A1 (en) * 2023-03-30 2024-10-03 Sony Semiconductor Solutions Corporation Image sensor assembly with data signal line for intensity readout

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682829B1 (ko) 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
US20130009043A1 (en) * 2010-12-17 2013-01-10 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744119B1 (ko) * 2005-12-24 2007-08-01 삼성전자주식회사 부스팅 커패시터를 갖는 픽셀 회로, 그 픽셀 회로의 구동방법 및 그 픽셀 회로를 구비하는 이미지 센서
US8299513B2 (en) * 2008-04-30 2012-10-30 Omnivision Technologies, Inc. High conversion gain image sensor
KR101584098B1 (ko) * 2009-08-17 2016-01-12 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
JP5935274B2 (ja) 2011-09-22 2016-06-15 ソニー株式会社 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム
JP5895525B2 (ja) 2011-12-28 2016-03-30 株式会社ニコン 撮像素子
JP2013168713A (ja) 2012-02-14 2013-08-29 Sony Corp 固体撮像装置の駆動方法及びカメラシステム
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
US9491386B2 (en) 2014-12-03 2016-11-08 Omnivision Technologies, Inc. Floating diffusion reset level boost in pixel cell
JP2017055248A (ja) * 2015-09-09 2017-03-16 ルネサスエレクトロニクス株式会社 撮像素子
JP6570384B2 (ja) * 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR102476722B1 (ko) 2016-02-12 2022-12-14 에스케이하이닉스 주식회사 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10103193B1 (en) * 2017-08-03 2018-10-16 Omnivision Technologies, Inc. Apparatus and method for low dark current floating diffusion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682829B1 (ko) 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
US20130009043A1 (en) * 2010-12-17 2013-01-10 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node

Also Published As

Publication number Publication date
KR20190086283A (ko) 2019-07-22
CN110035241A (zh) 2019-07-19
US10887536B2 (en) 2021-01-05
CN110035241B (zh) 2023-02-24
US20190222781A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
KR102540242B1 (ko) 이미지 센서
KR102436350B1 (ko) 이미지 센서
KR102263042B1 (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
US10987421B2 (en) Ramp signal generator of image sensor, and image sensor including same
WO2015113407A1 (en) Image sensor and data tranmission method thereof
CN111343396A (zh) 具有可控转换增益的图像传感器
KR101696410B1 (ko) 이미지 센서 및 그 동작 방법
KR102382183B1 (ko) 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR101031982B1 (ko) 고상 촬상 디바이스 및 그 구동 방법
US9979918B2 (en) Image sensor and data tranmission method thereof
KR100484278B1 (ko) 넓은 동작 범위를 갖는 광 화상 수신용 디바이스
KR102244679B1 (ko) 이미지 센서 및 이미지 센서의 동작 방법
KR20210066048A (ko) 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
KR101246141B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR20170104047A (ko) 이미지 센서
KR101728713B1 (ko) 넓은 동적범위를 갖는 씨모스 이미지 센서 및 이미지 센싱 방법
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
KR101248436B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR102244616B1 (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
CN112188124A (zh) 图像传感器及其驱动方法
KR20150029262A (ko) 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
US7012645B1 (en) Image sensor with p-type circuitry and n-type photosensor
KR20180007716A (ko) 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
US9099372B2 (en) Complementary metal oxide semiconductor image sensor and operating method thereof
US11889216B2 (en) High dynamic range CMOS image sensor having multi-step voltage gain enhancement for low light vision

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant