KR102476722B1 - 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 - Google Patents

단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102476722B1
KR102476722B1 KR1020160016043A KR20160016043A KR102476722B1 KR 102476722 B1 KR102476722 B1 KR 102476722B1 KR 1020160016043 A KR1020160016043 A KR 1020160016043A KR 20160016043 A KR20160016043 A KR 20160016043A KR 102476722 B1 KR102476722 B1 KR 102476722B1
Authority
KR
South Korea
Prior art keywords
reset
time
power supply
supply voltage
signal
Prior art date
Application number
KR1020160016043A
Other languages
English (en)
Other versions
KR20170094832A (ko
Inventor
김진선
이웅희
김태훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160016043A priority Critical patent/KR102476722B1/ko
Priority to US15/251,817 priority patent/US10205897B2/en
Priority to CN201611123036.4A priority patent/CN107087124B/zh
Publication of KR20170094832A publication Critical patent/KR20170094832A/ko
Application granted granted Critical
Publication of KR102476722B1 publication Critical patent/KR102476722B1/ko

Links

Images

Classifications

    • H04N5/3698—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/369—
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 기술은 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서에 관한 것으로, 리셋 신호 라이징(RX Rising) 시점 이전에 전달 신호 라이징(TX Rising)을 적용하여 플로팅 디퓨젼 노드를 부스팅하고 하드 리셋 방식을 적용함으로써 래그 현상과 리셋 레벨 변화를 제거할 수 있는 단위 픽셀 장치의 동작 방법을 제공한다. 이러한 단위 픽셀 장치의 동작 방법은 리셋 신호 라이징 시점 이전에 전달 신호를 라이징하여 플로팅 디퓨젼 노드를 부스팅하는 단계; 및 하드 리셋 방식으로 리셋 신호를 라이징하는 단계를 포함할 수 있다.

Description

단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서{Unit Pixel Apparatus and Operation Method Thereof, and CMOS Image Sensor Using That}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 래그(Lag) 현상을 제거하는 동시에 리셋 레벨 변화(Reset Level Variation)를 제거하기 위한 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서에 관한 것이다.
다음으로, 이하의 본 발명에 대한 설명에서 사용되는 용어를 살펴보면 다음과 같다.
먼저, 소프트 리셋(Soft Reset) 방식은 포토 다이오드(PD) 리셋 구간에서 리셋 트랜지스터의 게이트 단자에 제 1 전원전압(VDD, 드레인 전압)을 인가하는 방식을 의미한다.
그리고 하드 리셋(Hard Reset) 방식은 포토 다이오드(PD) 리셋 구간에서 리셋 트랜지스터의 게이트 단자에 제 2 전원전압(VPP)을 인가하는 방식을 의미한다.
이때, 제 2 전원전압(VPP)은 제 1 전원전압(VDD)보다 높은 전압 레벨을 가진다.
일반적으로, 픽셀(Pixel)에서 포토 다이오드(PD : Photo Diode)에 저장된 데이터는 전달 트랜지스터(Transfer Transistor)를 통해 변환 트랜지스터(소스 팔로워 트랜지스터)의 입력 노드(게이트 단자)인 플로팅 디퓨전 노드(Floating Diffusion Node)로 전달된다. 이렇게 플로팅 디퓨전 노드로 전달된 데이터에 의해 픽셀의 출력인 변환 트랜지스터의 출력 전압이 변하게 된다.
한편, 픽셀의 크기가 감소함에 따라 동일한 다이나믹 레인지(Dynamic Range) 특성을 유지하기 위해서는 피닝 전압(Pinning Voltage)이 증대되어야 한다. 이에 따라, 하드 리셋 방식을 사용하는 경우 포토 다이오드(PD)의 리셋 구간에서 포토 다이오드의 리셋 레벨(Reset Level)과 플로팅 디퓨젼 노드(FD Node)의 리셋 레벨 간의 차이가 감소하게 되어 래그(Lag) 현상이 발생되는 문제점이 있다.
이러한 래그 현상이 발생되는 것을 방지하기 위해 소프트 리셋 방식을 사용하는 경우 리드아웃(Readout) 시 리셋 레벨 변화를 유발하는 문제점이 있다.
본 발명의 일 실시예는 리셋 신호 라이징(RX Rising) 시점 이전에 전달 신호 라이징(TX Rising)을 적용하여 플로팅 디퓨젼 노드를 부스팅하고 하드 리셋 방식을 적용함으로써 래그 현상과 리셋 레벨 변화를 제거할 수 있는 단위 픽셀 장치의 동작 방법을 제공한다.
한편, 본 발명의 다른 실시예는 전달 신호 라이징 시점에는 소프트 리셋 방식을 적용하고, 전달 신호 라이징 후 소정 시간 이후에는 하드 리셋 방식을 적용함으로써 래그 현상과 리셋 레벨 변화를 제거할 수 있는 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서를 제공한다.
본 발명의 일 실시예에 따른 단위 픽셀 장치의 동작 방법은, 리셋 신호 라이징 시점 이전에 전달 신호를 라이징하여 플로팅 디퓨젼 노드를 부스팅하는 단계; 및 하드 리셋 방식으로 리셋 신호를 라이징하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 단위 픽셀 장치의 동작 방법은, 소프트 리셋 방식으로 리셋 신호를 라이징하는 단계; 소프트 리셋 상태에서 전달 신호를 라이징하여 플로팅 디퓨젼 노드를 부스팅하는 단계; 및 전달 신호 라이징 시점 이후 소정 시간이 경과한 후 리셋 방식을 하드 리셋 방식으로 변경하여 리셋을 수행하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 단위 픽셀 장치는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 단위 픽셀; 제 2 전원전압(VPP)을 공급하기 위한 제 2 전원전압 공급부; 및 제어부로부터의 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안에는 제 1 전원전압(VDD)을, 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안에는 상기 제 2 전원전압 공급부로부터의 제 2 전원전압을 선택하여 상기 단위 픽셀의 리셋 전압으로 공급하기 위한 리셋 전원 선택부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 단위 픽셀; 제 2 전원전압(VPP)을 공급하기 위한 제 2 전원전압 공급부; 제어부로부터의 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안에는 제 1 전원전압(VDD)을, 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안에는 상기 제 2 전원전압 공급부로부터의 제 2 전원전압을 선택하여 상기 단위 픽셀의 리셋 전압으로 공급하기 위한 리셋 전원 선택부; 및 상기 단위 픽셀로부터 출력되는 픽셀 신호를 리드아웃하기 위한 리드아웃 처리부를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 추가적인 타이밍 마진(Timing Margin)의 열화 없이 픽셀 제어 신호의 라이징 시점을 변경하고 하드 리셋 방식을 적용하여 래그 현상과 리셋 레벨 변화를 제거할 수 있는 효과가 있다.
즉, 본 발명의 일 실시예에 따르면, 리셋 신호 라이징 시점 이전에 전달 신호 라이징을 적용하여 플로팅 디퓨젼 노드를 부스팅하여 플로팅 디퓨젼 노드의 포텐셜을 감소시킴으로써 포토 다이오드의 포텐셜과 플로팅 디퓨젼 노드의 포텐셜 간의 차이를 증대시켜 래그 현상을 제거하는 동시에 하드 리셋 방식을 적용함으로써 소프트 리셋(Soft Reset) 방식의 단점인 리셋 레벨 변화도 제거할 수 있으며, 그에 따라 래그 현상과 리셋 레벨 변화에 의한 화질 열화를 개선할 수 있는 효과가 있다.
한편, 본 발명의 다른 실시예에 따르면, 전달 신호 라이징 시점에는 소프트 리셋 방식을 적용하여 플로팅 디퓨젼 노드를 부스팅하고 전달 신호 라이징 후 소정 시간 이후에는 하드 리셋 방식을 적용함으로써 래그 현상과 리셋 레벨 변화를 제거할 수 있으며, 그에 따라 래그 현상과 리셋 레벨 변화에 의한 화질 열화를 개선할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 단위 픽셀의 회로도,
도 2a 내지 도 2d는 본 발명의 실시예에 대한 이해를 돕기 위한 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내는 도면,
도 3은 본 발명의 일 실시예에 따른 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내는 도면,
도 4는 본 발명의 다른 실시예에 따른 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내는 도면,
도 5는 본 발명의 다른 실시예에 따른 단위 픽셀 장치의 구성도,
도 6은 본 발명의 다른 실시예에 따른 단위 픽셀 장치에 사용되는 신호의 파형도,
도 7은 본 발명의 다른 실시예에 따른 단위 픽셀 장치가 적용되는 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 단위 픽셀의 회로도이다.
도 1을 참조하여 살펴보면, 단위 픽셀(10)은, 포토 다이오드(PD), 전달 트랜지스터(M1), 리셋 트랜지스터(M2), 변환 트랜지스터(M3) 및 선택 트랜지스터(M4)를 구비한다.
이때, 포토 다이오드(PD)는 광전 변환 기능을 수행한다.
그리고 전달 트랜지스터(M1)는 게이트 단자에 인가되는 전달 신호(TX)에 응답하여 일 단자에 연결된 포토 다이오드(PD)로부터 생성된 영상 전하를 다른 일 단자에 연결된 플로팅 디퓨전 노드로 전달한다.
그리고 리셋 트랜지스터(M2)는 게이트 단자에 인가되는 리셋 신호(RX)에 응답하여 일 단자로부터 인가되는 드레인 전압(VDD)을 다른 일 단자에 연결된 플로팅 디퓨전 노드로 전달한다. 여기서, 드레인 전압(VDD)은 리셋 트랜지스터(M2)의 입장에서는 초기화 전압이 된다.
그리고 변환 트랜지스터(M3)는 일 단자가 드레인 전압(VDD)에 연결되고 게이트 단자와 연결된 플로팅 디퓨전 노드에 축적된 전하에 대응되는 전기 신호를 생성하여 다른 일 단자로 출력한다.
그리고 선택 트랜지스터(M4)는 게이트 단자에 인가되는 셀 선택 신호(SX)에 응답하여 동작하여 일 단자로 인가되는 변환 트랜지스터(M3)로부터의 전기 신호를 다른 일 단자를 통하여 픽셀 신호로 출력한다.
여기서, 플로팅 디퓨전 노드는 전달 트랜지스터(M1) 및 리셋 트랜지스터(M2)의 다른 일 단자를 공통으로 구성하는 확산 영역인데, 영상 신호에 대응되는 전하 또는 초기화 전압에 대응되는 전하가 축적되므로, 플로팅 디퓨전 노드 고유의 커패시터(C1)로 모델링할 수 있다.
이때, 플로팅 디퓨전 노드는 먼저 리셋 트랜지스터(M2)를 통해 입력된 드레인 전압(VDD, 초기화 전압)에 대응되는 전하들이 충전된다. 즉, 리셋 트랜지스터(M2)가 턴온되어 플로팅 디퓨전 노드를 초기화시킨다. 그 후, 전달 트랜지스터(M1)가 턴온되어 포토 다이오드(PD)로부터 영상 신호에 대응되는 전하가 플로팅 디퓨전 노드에 전달된다.
도 2a 내지 도 2d는 본 발명의 실시예에 대한 이해를 돕기 위한 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내는 도면으로, 도 2a 및 도 2b는 하드 리셋 방식을 사용하는 경우 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내고 있고, 도 2c 및 도 2d는 소프트 리셋 방식을 사용하는 경우 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내고 있다.
일반적으로, 픽셀의 크기가 감소함에 따라 동일한 다이나믹 레인지 특성을 유지하기 위해서는 피닝 전압이 증대되어야 한다.
이에 따라, 도 2a에 도시된 바와 같이, 포토 다이오드(PD)의 리셋 구간에서 전달 신호 라이징 이전에 리셋 신호 라이징을 수행하고 하드 리셋 방식을 사용하는 경우 포토 다이오드 리셋 시의 포토 다이오드의 포텐셜(Potential)이 낮아지게 되기 때문에 결과적으로 포토 다이오드의 포텐셜과 플로팅 디퓨젼 노드의 포텐셜 간의 차이가 감소하게 된다.
그에 따라, 도 2b에 도시된 바와 같이, 포토 다이오드의 전하(Charge)가 완전히 비워지지 않고 남아있게 되기 때문에 래그 현상이 발생될 가능성이 증가하게 된다.
이러한 래그 현상이 발생되는 것을 방지하기 위해, 도 2c 및 도 2d에 도시된 바와 같이, 포토 다이오드(PD)의 리셋 구간에서 전달 신호 라이징 이전에 리셋 신호 라이징을 수행하고 소프트 리셋 방식을 적용하여 플로팅 디퓨젼 노드를 부스팅하여 플로팅 디퓨젼 노드의 포텐셜을 감소시킴으로써 포토 다이오드의 포텐셜과 플로팅 디퓨젼 노드의 포텐셜 간의 차이를 증대시켜 래그 현상이 발생되는 것을 방지할 수 있다.
그러나 상기와 같이 래그 현상이 발생되는 것을 방지하기 위해 소프트 리셋 방식을 사용하는 경우 리드아웃 시 리셋 레벨 변화가 발생되는 문제점이 있다. 이때, 소프트 리셋 방식을 사용하는 경우 리셋 레벨 변화가 발생하는 이유를 살펴보면, 소프트 리셋 방식을 사용할 경우 리셋 트랜지스터(M2)의 게이트 단자와 드레인 단자의 전압이 제 1 전원전압(VDD)으로 동일하기 때문에 저조도 환경 등에서 플로팅 디퓨전 노드의 전압 초기값이 높게 형성되는 경우 리셋 트랜지스터(M2)가 위크 인버젼(Weak Inversion) 상태에서 동작할 가능성이 존재한다. 이러한 위크 인버젼 상태에서 동작할 경우 미세 전류에 의해 플로팅 디퓨전 노드의 전압 레벨에 따라서 리셋 레벨이 변화하게 된다.
따라서 본 발명의 일 실시예에서는 리셋 신호 라이징 시점 이전에 전달 신호 라이징을 적용하여 플로팅 디퓨젼 노드를 부스팅하고 하드 리셋 방식을 적용함으로써 래그 현상과 리셋 레벨 변화를 제거할 수 있으며, 이를 도 3을 참조하여 상세히 설명하기로 한다.
또한, 본 발명의 다른 실시예에서는 전달 신호 라이징 시점에는 소프트 리셋 방식을 적용하고, 전달 신호 라이징 후 소정 시간 이후에는 하드 리셋 방식을 적용함으로써 래그 현상과 리셋 레벨 변화를 제거할 수 있으며, 이를 도 4 내지 도 6을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내는 도면으로, 도 3을 참조하여 본 발명의 일 실시예에 따른 단위 픽셀 장치의 동작 방법을 살펴보면 다음과 같다.
먼저, 리셋 신호 라이징 시점 이전에 전달 신호 라이징을 수행하여 플로팅 디퓨젼 노드를 부스팅한다. 즉, 리셋 신호가 라이징되기 이전 시점이라서 리셋 트랜지스터(M2)의 게이트 단자가 오프된 상태에서, 전달 신호가 라이징되어 전달 트랜지스터(M1)가 온되어 포토 다이오드의 전하가 플로팅 디퓨젼 노드로 모두 이동하기 때문에 플로팅 디퓨젼 노드가 부스팅된다. 이러한 플로팅 디퓨젼 노드의 부스팅을 통하여 플로팅 디퓨젼 노드의 포텐셜을 감소시킴으로써 포토 다이오드의 포텐셜과 플로팅 디퓨젼 노드의 포텐셜 간의 차이를 증대시켜 래그 현상을 제거할 수 있다.
이후, 하드 리셋 방식으로 리셋 신호 라이징을 수행한다. 즉, 플로팅 디퓨젼 노드의 부스팅에 의해 플로팅 디퓨젼 노드의 포텐셜이 충분히 낮아진 이후에 하드 리셋 방식으로 리셋 신호를 라이징한다. 그에 따라, 리셋 신호 라이징 시점에서는 포토 다이오드의 전하가 이미 플로팅 디퓨젼 노드로 모두 이동한 상태이므로 래그 현상이 발생하지 않게 된다. 한편, 하드 리셋 방식을 사용함으로써, 리셋 레벨 변화가 발생하지 않도록 한다. 이때, 전술한 바와 같이 소프트 리셋 방식을 사용하는 경우 리셋 레벨 변화가 발생하는 반면에, 하드 리셋 방식을 사용할 경우 리셋 트랜지스터(M2)가 풀리 턴 온(Fully Turn On) 상태에서 동작하게 되기 때문에 리셋 레벨이 항상 고정된 상태에 있게 되어 리셋 레벨 변화가 발생하지 않는다.
도 4는 본 발명의 다른 실시예에 따른 포토 다이오드 리셋 구간의 타이밍과 포텐셜 레벨을 나타내는 도면으로, 도 4를 참조하여 본 발명의 다른 실시예에 따른 단위 픽셀 장치의 동작 방법을 살펴보면 다음과 같다.
먼저, 전달 신호 라이징 시점 이전에 소프트 리셋 방식으로 리셋 신호 라이징을 수행한다.
이후, 소프트 리셋 상태에서 전달 신호 라이징을 수행하여 플로팅 디퓨젼 노드를 부스팅한다. 이러한 플로팅 디퓨젼 노드의 부스팅을 통하여 플로팅 디퓨젼 노드의 포텐셜을 감소시킴으로써 포토 다이오드의 포텐셜과 플로팅 디퓨젼 노드의 포텐셜 간의 차이를 증대시켜 래그 현상을 제거할 수 있다.
이후, 전달 신호 라이징 시점 이후 소정 시간이 경과한 후 리셋 방식을 하드 리셋 방식으로 변경하여 리셋을 계속 수행한다. 이때, 리셋 방식은 외부의 제어부(예를 들어, 타이밍 제너레이터)로부터 인가되는 리셋 제어 신호(RX_CTRL)에 따라 소프트 리셋 방식에서 하드 리셋 방식으로 변경된다. 그리고 소정 시간은 플로팅 디퓨젼 노드가 부스팅되는데 필요한 시간으로, 예를 들어 도 4에 도시된 바와 같이 "전달 신호 하이 구간/2"의 시간이 될 수 있다. 다른 예로, 소정 시간은 "전달 신호 하이 구간/3"의 시간 또는 "전달 신호 하이 구간x2/3"의 시간 등과 같이 다양하게 구현될 수 있다. 이처럼, 하드 리셋 방식을 사용함으로써, 리셋 레벨 변화가 발생하지 않도록 한다.
이후, 전달 신호가 폴링된 후에 리셋 신호가 폴링된다.
도 5는 본 발명의 다른 실시예에 따른 단위 픽셀 장치의 구성도이고, 도 6은 본 발명의 다른 실시예에 따른 단위 픽셀 장치에 사용되는 신호의 파형도이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 단위 픽셀 장치는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 단위 픽셀(10), 제 2 전원전압(VPP)을 공급하기 위한 제 2 전원전압 공급부(20), 및 외부 제어부(도면에 도시되지 않음)로부터의 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안에는 제 1 전원전압(VDD)을, 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안에는 제 2 전원전압 공급부(20)로부터의 제 2 전원전압(VPP)을 선택하여 단위 픽셀(10)의 리셋 전압으로 공급하기 위한 리셋 전원 선택부(30)를 포함한다.
이때, 제 2 전원전압 공급부(20)에서 공급되는 제 2 전원전압은 단위 픽셀(10)에 공급되는 제 1 전원전압보다 높은 전압 레벨을 가진다.
그리고 리셋 전원 선택부(30)는 일 예로 인버터(31), 버퍼(32) 및 두 개의 피모스(PMOS) 트랜지스터(M5, M6)를 이용하여 구현할 수 있다. 즉, 본 발명의 다른 실시예에서는 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안에는 제 1 전원전압을, 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안에는 제 2 전원전압 공급부(20)로부터의 제 2 전원전압을 선택하여 단위 픽셀(10)의 리셋 트랜지스터(M2)의 리셋 단자로 인가해 줄 수 있도록 인버터(31), 버퍼(32) 및 두 개의 피모스(PMOS) 트랜지스터(M5, M6)와 이들을 제어하는 리셋 제어 신호를 구현한다.
여기서, 피모스 트랜지스터 M6는 외부 제어부로부터 게이트 단자로 인가되는 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안 제 1 전원전압을 버퍼(32)로 스위칭한다. 그리고 인버터(31)는 외부 제어부로부터의 리셋 제어 신호를 반전시켜 피모스 트랜지스터 M5의 게이트 단자로 인가한다. 그리고 피모스 트랜지스터 M5는 인버터(31)로부터 게이트 단자로 인가되는 리셋 제어 신호에 따라 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안 제 2 전원전압 공급부(20)로부터의 제 2 전원전압을 버퍼(32)로 스위칭한다. 그리고 버퍼(32)는 피모스 트랜지스터 M5 또는 M6에서 스위칭된 제 1 또는 제 2 전원전압을 단위 픽셀(10)의 리셋 트랜지스터(M2)의 리셋 단자로 인가한다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 신호 파형은 PD 리셋 구간, 익스포져 구간 및 리드아웃 구간을 포함한다. 이때, PD 리셋 구간은 도 4에서 전술한 바와 같고, 그 외의 익스포져 구간 및 리드아웃 구간은 공지 기술과 동일하다. 다만, 리셋 제어 신호(RX_CTRL)는 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 셀 선택 신호(SX)의 폴링 시점까지의 구간 동안 하이 상태를 유지한다.
도 7은 본 발명의 다른 실시예에 따른 단위 픽셀 장치가 적용되는 씨모스 이미지 센서(CIS)의 구성도이다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 로우 디코더 및 로우 드라이버(510), 픽셀 어레이(520), 및 리드아웃 처리부(530)를 포함한다.
먼저, 로우 디코더 및 로우 드라이버(510)는 픽셀 어레이(520) 내에 구비된 픽셀(즉, 단위 픽셀)들 중 로우 디코더에 의해 선택된 픽셀들을 로우 드라이버가 구동한다.
그리고 픽셀 어레이(520)는 광소자를 이용하여 빛을 감지하고, 감지된 빛에 대응되는 픽셀 신호(픽셀 출력 신호)를 발생한다. 이때, 픽셀 어레이(520) 내에 구비된 픽셀들 중 로우 디코더에 의해 선택되어 로우 드라이버에 의해 구동된 픽셀이 픽셀 신호를 출력한다. 이렇게 출력되는 픽셀 신호는 전기적 신호인 아날로그 픽셀 신호로서, 리셋 전압과 신호 전압을 포함한다.
그리고 리드아웃 처리부(530)는 픽셀 어레이(520)에서 출력된 픽셀 신호를 리드아웃하여 리드아웃 데이터를 출력한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 단위 픽셀 20 : 제 2 전원전압 공급부
30 : 리셋 전원 선택부

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 입사광에 상응하는 픽셀 신호를 출력하기 위한 단위 픽셀;
    제 2 전원전압(VPP)을 공급하기 위한 제 2 전원전압 공급부; 및
    제어부로부터의 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안에는 제 1 전원전압(VDD)을, 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안에는 상기 제 2 전원전압 공급부로부터의 제 2 전원전압을 선택하여 상기 단위 픽셀의 리셋 전압으로 공급하기 위한 리셋 전원 선택부
    를 포함하며,
    상기 리셋 전원 선택부는
    상기 제어부로부터 게이트 단자로 인가되는 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안 제 1 전원전압을 선택하기 위한 제 1 트랜지스터;
    상기 제어부로부터의 리셋 제어 신호를 반전시키기 위한 인버터;
    상기 인버터로부터 게이트 단자로 인가되는 리셋 제어 신호에 따라 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안 상기 제 2 전원전압 공급부로부터의 제 2 전원전압을 선택하기 위한 제 2 트랜지스터; 및
    상기 제 1 또는 제 2 트랜지스터에서 선택된 제 1 또는 제 2 전원전압을 상기 단위 픽셀의 리셋 트랜지스터의 리셋 단자로 인가하기 위한 버퍼
    를 포함하는 단위 픽셀 장치.
  7. 삭제
  8. 입사광에 상응하는 픽셀 신호를 출력하기 위한 단위 픽셀;
    제 2 전원전압(VPP)을 공급하기 위한 제 2 전원전압 공급부;
    제어부로부터의 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안에는 제 1 전원전압(VDD)을, 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안에는 상기 제 2 전원전압 공급부로부터의 제 2 전원전압을 선택하여 상기 단위 픽셀의 리셋 전압으로 공급하기 위한 리셋 전원 선택부; 및
    상기 단위 픽셀로부터 출력되는 픽셀 신호를 리드아웃하기 위한 리드아웃 처리부
    를 포함하며,
    상기 리셋 전원 선택부는
    상기 제어부로부터 게이트 단자로 인가되는 리셋 제어 신호에 따라 리셋 신호 라이징 시점부터 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점까지의 구간 동안 제 1 전원전압을 선택하기 위한 제 1 트랜지스터;
    상기 제어부로부터의 리셋 제어 신호를 반전시키기 위한 인버터;
    상기 인버터로부터 게이트 단자로 인가되는 리셋 제어 신호에 따라 전달 신호 라이징 시점 이후 소정 시간이 경과한 시점부터 리셋 신호 폴링 시점까지의 구간 동안 상기 제 2 전원전압 공급부로부터의 제 2 전원전압을 선택하기 위한 제 2 트랜지스터; 및
    상기 제 1 또는 제 2 트랜지스터에서 선택된 제 1 또는 제 2 전원전압을 상기 단위 픽셀의 리셋 트랜지스터의 리셋 단자로 인가하기 위한 버퍼
    를 포함하는 씨모스 이미지 센서.

  9. 삭제
KR1020160016043A 2016-02-12 2016-02-12 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 KR102476722B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160016043A KR102476722B1 (ko) 2016-02-12 2016-02-12 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US15/251,817 US10205897B2 (en) 2016-02-12 2016-08-30 Image sensor and method for driving unit pixel of image sensor
CN201611123036.4A CN107087124B (zh) 2016-02-12 2016-12-08 图像传感器以及用于驱动图像传感器的单位像素的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160016043A KR102476722B1 (ko) 2016-02-12 2016-02-12 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20170094832A KR20170094832A (ko) 2017-08-22
KR102476722B1 true KR102476722B1 (ko) 2022-12-14

Family

ID=59561937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160016043A KR102476722B1 (ko) 2016-02-12 2016-02-12 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Country Status (3)

Country Link
US (1) US10205897B2 (ko)
KR (1) KR102476722B1 (ko)
CN (1) CN107087124B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102540242B1 (ko) 2018-01-12 2023-06-02 삼성전자주식회사 이미지 센서
US11190716B2 (en) * 2019-03-25 2021-11-30 SK Hynix Inc. Image processing system, image sensor, and method for driving image sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263546A (ja) * 2007-04-13 2008-10-30 Konica Minolta Holdings Inc 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053945B1 (en) * 2000-07-26 2006-05-30 Micron Technolopgy, Inc. Image sensor having boosted reset
DE602004020444D1 (de) * 2003-01-08 2009-05-20 Cypress Semiconductor Corp Aktiver cmos-pixel mit hard- und soft-reset
KR100877691B1 (ko) * 2005-12-08 2009-01-09 한국전자통신연구원 이미지 센서 및 이미지 센서의 트랜스퍼 트랜지스터 구동방법
KR100744119B1 (ko) 2005-12-24 2007-08-01 삼성전자주식회사 부스팅 커패시터를 갖는 픽셀 회로, 그 픽셀 회로의 구동방법 및 그 픽셀 회로를 구비하는 이미지 센서
US7829834B2 (en) * 2006-10-20 2010-11-09 Electronics And Telecommunications Research Institute Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof
KR100891123B1 (ko) * 2006-11-15 2009-04-06 한국전자통신연구원 저전압용 이미지 센서 및 그 센싱 방법
KR20090015286A (ko) * 2007-08-08 2009-02-12 삼성전자주식회사 이미지 센서 및 그 구동 방법
US8299513B2 (en) * 2008-04-30 2012-10-30 Omnivision Technologies, Inc. High conversion gain image sensor
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
KR101584098B1 (ko) * 2009-08-17 2016-01-12 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
US8847136B2 (en) * 2011-01-02 2014-09-30 Pixim, Inc. Conversion gain modulation using charge sharing pixel
JP5429574B2 (ja) * 2011-03-07 2014-02-26 カシオ計算機株式会社 光源装置及びプロジェクタ
KR102234041B1 (ko) * 2014-06-18 2021-04-01 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263546A (ja) * 2007-04-13 2008-10-30 Konica Minolta Holdings Inc 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム

Also Published As

Publication number Publication date
US20170237922A1 (en) 2017-08-17
CN107087124B (zh) 2020-06-05
US10205897B2 (en) 2019-02-12
CN107087124A (zh) 2017-08-22
KR20170094832A (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
CN102970493B (zh) 多重转换增益图像传感器的多电平复位电压
US10277839B2 (en) Imaging device, drive method of imaging device, and imaging system
US10707852B2 (en) Comparator, AD converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator
KR102183357B1 (ko) 고체 촬상 소자, 구동 방법 및 전자 기기
JP5548263B2 (ja) 固体撮像素子および固体撮像素子の駆動方法
JP6760079B2 (ja) 固体撮像装置および制御方法、並びに電子機器
US10447957B2 (en) Unit pixel and operating method thereof and CMOS image sensor using the same
US20190260955A1 (en) Pixel output level control device and cmos image sensor using the same
KR102476722B1 (ko) 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US9241119B2 (en) Image pickup apparatus, method of driving image pickup apparatus, and image pickup system
US10447954B2 (en) Unit pixel apparatus and operation method thereof
JP5157466B2 (ja) 固体撮像装置、及び、電子カメラ
KR102514403B1 (ko) 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JP2017017233A (ja) 撮像装置、撮像装置の駆動方法および撮像システム
JP4614286B2 (ja) 光電変換装置、イメージセンサ、光学読み取り装置
KR20190114331A (ko) 전자 장치
JP5092618B2 (ja) 固体撮像装置、及び、電子カメラ
US20160286148A1 (en) Photoelectric conversion apparatus, imaging system, and method for driving photoelectric conversion apparatus
CN115022560A (zh) 图像感测装置
KR102012767B1 (ko) 이미지 센서
JP2017073746A (ja) 撮像装置、撮像システム、撮像装置の駆動方法
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
JP2016100819A (ja) 撮像装置、その制御方法及び撮像システム
JP2017055370A (ja) 固体撮像装置
TW201540070A (zh) 攝像元件、控制方法、及攝像裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right