KR102183357B1 - 고체 촬상 소자, 구동 방법 및 전자 기기 - Google Patents

고체 촬상 소자, 구동 방법 및 전자 기기 Download PDF

Info

Publication number
KR102183357B1
KR102183357B1 KR1020157019926A KR20157019926A KR102183357B1 KR 102183357 B1 KR102183357 B1 KR 102183357B1 KR 1020157019926 A KR1020157019926 A KR 1020157019926A KR 20157019926 A KR20157019926 A KR 20157019926A KR 102183357 B1 KR102183357 B1 KR 102183357B1
Authority
KR
South Korea
Prior art keywords
charge
voltage
period
gate electrode
mos capacitor
Prior art date
Application number
KR1020157019926A
Other languages
English (en)
Other versions
KR20150139822A (ko
Inventor
요리토 사카노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150139822A publication Critical patent/KR20150139822A/ko
Application granted granted Critical
Publication of KR102183357B1 publication Critical patent/KR102183357B1/ko

Links

Images

Classifications

    • H04N5/361—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H04N5/3742—
    • H04N5/37452—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

광전 변환 소자는, 입사광의 광량에 응한 전하를 발생하여 내부에 축적한다. 전송 트랜지스터(TRG)는, 광전 변환 소자에 의해 축적된 전하를 전송한다. 제1의 전하 전압 변환부는, 전송 트랜지스터(TRG)에 의해 전송된 전하를 전압으로 변환한다. MOS 커패시터의 기판 전극(게이트 전극에 대향하는 제2의 전하 전압 변환부의 영역)은, 제1의 전하 전압 변환부와 접속 트랜지스터(FDG)를 통하여 접속한다. 제1의 전하 전압 변환부에 의해 변환된 전압의 신호 등의 판독 기간과, 판독 기간 이외의 기간에서 다른 전압이, MOS 커패시터의 게이트 전극에 인가된다. 본 개시는, 예를 들면, CMOS 이미지 센서 등에 적용할 수 있다.

Description

고체 촬상 소자, 구동 방법 및 전자 기기{SOLID-STATE IMAGE PICKUP DEVICE, DRIVING METHOD THEREOF, AND ELECTRONIC APPARATUS}
본 개시는, 고체 촬상 소자 및 구동 방법, 및 전자 기기에 관한 것으로, 특히, 판독 기간 이외의 기간에서 기판상에 전계가 강한 개소가 발생하는 것을 억제할 수 있도록 한 고체 촬상 소자 및 구동 방법, 및 전자 기기에 관한 것이다.
<관련 출원에 대한 참조>
본 출원은, 일본 특허청에 2013년 4월 8일자로 출원된 일본 특허출원 번호 2013-080487호를 기초로 하여 우선권 주장을 하는 것이며, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
고체 촬상 소자는, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치 등의 전자 기기에 이용되고 있다. 고체 촬상 소자로서는, 광전 변환 소자인 포토 다이오드에 축적된 전하를, MOS (Metal Oxide Semiconductor) 트랜지스터를 통하여 판독하는 CMOS (complementary MOS) 이미지 센서가 있다.
CMOS 이미지 센서는, 일반적으로, 각 화소의 포토 다이오드에 축적된 전하를 전송 트랜지스터를 통하여 전하 전압 변환부에 전송하고, 전압의 신호로 변환하여 판독한다.
이와 같은 CMOS 이미지 센서에서, 트랜지스터를 통하여 전하 전압 변환부에 용량을 부가하고, 전하 전압 변환부의 용량을 가변으로 하는 것이 고안되어 있다. 구체적으로는, 전하 전압 변환부를 2분할하고, 일방에 커패시터를 부가하는 것이 고안되어 있다(예를 들면, 특허 문헌 1 내지 3 참조).
이에 의해, 특허 문헌 1의 기술에서는, 전하 전압 변환의 게인의 전환, 및, 필팩터(fill factor)의 개선을 실현할 수 있다. 또한, 특허 문헌 2 및3의 기술에서는, 노광 기간 중에 광전 변환 소자에서 발생한 전하를, 전하 전압 변환부에 부가한 커패시터에 축적할 수 있고, 이에 의해, 다이내믹 레인지를 고조도측으로 확대할 수 있다.
특허 문헌 1 : 일본 특표2009-505498호 공보 특허 문헌 2 : 일본 특개2005-328493호 공보 특허 문헌 3 : 일본 특개2006-262387호 공보
그런데, 특허 문헌 1의 기술에서는, 커패시터에서의 전하 전압 변환부의 대향 전극은, 리셋 트랜지스터 및 증폭 트랜지스터의 드레인과 접속되고, 이 대향 전극에는 전원 전압이 인가되어 있다.
그러나, 커패시터의 전극 사이에 전원 전압이 항상 인가되어 있으면, 기판상에 전계가 강한 개소가 발생하여, 신뢰성의 관점에서 우려가 생긴다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것이고, 판독 기간 이외의 기간에서 기판상에 전계가 강한 개소가 발생할 수 있도록 한 것이다.
본 개시의 제1의 측면의 고체 촬상 소자는, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와, 상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와, 상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와, 상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고, 상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 게이트 전극에 인가되는 고체 촬상 소자이다.
본 개시의 제1의 측면의 구동 방법 및 전자 기기는, 본 개시의 제1의 측면의 고체 촬상 소자에 대응한다.
본 개시의 제1의 측면에서는, 광전 변환 소자가, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하고, 전하 전송부가, 상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하고, 전하 전압 변환부가, 상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하고, MOS 커패시터의 기판 전극이, 상기 전하 전압 변환부와 트랜지스터를 통하여 접속하고, 상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 게이트 전극에 인가된다.
본 개시의 제2의 측면의 고체 촬상 소자는, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와, 상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와, 상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와, 상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고, 상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 기판 전극에 인가되는 고체 촬상 소자이다.
본 개시의 제2의 측면의 구동 방법 및 전자 기기는, 본 개시의 제2의 측면의 고체 촬상 소자에 대응한다.
본 개시의 제2의 측면에서는, 광전 변환 소자가, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하고, 전하 전송부가, 상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하고, 전하 전압 변환부가, 상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하고, MOS 커패시터의 기판 전극이, 상기 전하 전압 변환부와 트랜지스터를 통하여 접속하고, 상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 기판 전극에 인가된다.
본 개시에 의하면, 판독 기간 이외의 기간에서 기판상에 전계가 강한 개소가 발생하는 것을 억제할 수 있다.
도 1은 화소의 제1의 구성의 예를 도시하는 단면도.
도 2는 화소의 제2의 구성의 예를 도시하는 단면도.
도 3은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제1 실시의 형태의 구성례를 도시하는 블록도.
도 4는 도 3의 화소 어레이부의 화소의 구성례를 도시하는 평면도.
도 5는 도 3의 화소 어레이부의 화소의 구성례를 도시하는 단면도.
도 6은 도 4 및 도 5의 화소의 동작의 예를 도시하는 타이밍 차트.
도 7은 도 6의 동작시의 소정의 시각의 기판의 포텐셜 상태를 도시하는 도면.
도 8은 화소의 다른 구성례를 도시하는 화소 어레이부의 평면도.
도 9는 도 8의 화소의 동작을 도시하는 타이밍 차트.
도 10은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 화소의 구성례를 도시하는 평면도.
도 11은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 화소의 구성례를 도시하는 단면도.
도 12는 화소의 동작의 예를 도시하는 타이밍 차트.
도 13은 화소의 다른 구성례를 도시하는 평면도.
도 14는 본 개시를 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
<본 개시의 전제>
전하 전압 변환부를 2분할하고, 일방에 MOS 커패시터를 부가하는 CMOS 이미지 센서의 화소의 구성으로서는, 주로 2개의 구성이 있다.
제1의 구성은, MOS 커패시터에서의 전하 전압 변환부의 대향 전극으로서 기판이 이용되는 구성이고, 제2의 구성은, MOS 커패시터에서의 전하 전압 변환부의 대향 전극으로서 게이트 전극이 이용되는 구성이다.
도 1은, 화소의 제1의 구성의 예를 도시하는 단면도이다.
도 1에 도시하는 바와 같이, 광전 변환 소자(HAD)(11)와 n형층(n+)으로 이루어지는 제1의 전하 전압 변환부(FD1)(12)가, p-well층이 형성된 기판(10) 내에 마련된다. 광전 변환 소자(11)는, 기판 표면측부터 p형층(p+)과 n형층(n-)이 차례로 배치됨에 의해 형성되고, 입사광의 광량에 응한 전하량의 전하를 발생하여 내부에 축적한다. 제1의 전하 전압 변환부(12)는, 광전 변환 소자(11)로부터 전송되어 오는 전하를 전압으로 변환한다.
또한, 기판(10) 내에는, n형층(n+)으로 이루어지는 제2의 전하 전압 변환부(FD2)(13)와, 전원 전압(Vdd)이 인가되는 MOS 커패시터에서의 제2의 전하 전압 변환부(13)의 대향 전극으로서의 n형층(n+)(14)이 마련된다. 제2의 전하 전압 변환부(12)는, 광전 변환 소자(11)로부터 전송되어 오는 전하를 제1의 전하 전압 변환부(12)와 함께 전압으로 변환한다.
또한, 광전 변환 소자(11)와 제1의 전하 전압 변환부(12) 사이의 기판(10)의 상부에는, 도시하지 않은 게이트 절연막을 통하여, 게이트 전극(15)이 마련된다. 광전 변환 소자(11), 제1의 전하 전압 변환부(12), 및 게이트 전극(15)은, 광전 변환 소자(11)로부터 제1의 전하 전압 변환부(12)에 전하를 전송하는 전송 트랜지스터(TRG)로서 기능한다.
제1의 전하 전압 변환부(12)와 제2의 전하 전압 변환부(13)의 기판(10)의 상부에는, 도시하지 않은 게이트 절연막을 통하여 게이트 전극(16)이 마련된다. 제1의 전하 전압 변환부(12), 제2의 전하 전압 변환부(13), 및 게이트 전극(16)은, 제1의 전하 전압 변환부(12)와 제2의 전하 전압 변환부(13)를 전기적으로 접속하는 접속 트랜지스터(FDG)로서 기능한다.
또한, 제2의 전하 전압 변환부(13)와 n형층(14) 사이의 기판(10)의 상부에는, 도시하지 않은 게이트 절연막을 통하여, 게이트 전극(17)이 마련된다. 제2의 전하 전압 변환부(13), n형층(14), 및 게이트 전극(17)은, n형층(14)의 전하에 의해 제2의 전하 전압 변환부(13)나 제1의 전하 전압 변환부(12)의 전하를 리셋하는 리셋 트랜지스터(RST)로서 기능한다.
또한, n형층(14)의 상부에는, 도시하지 않은 게이트 절연막을 통하여, MOS 커패시터에서의 제2의 전하 전압 변환부(13)의 전극으로서의 게이트 전극(18)이 마련되고, 게이트 전극(18)은, 제2의 전하 전압 변환부(13)와 접속한다. 게이트 전극(18)과 n형층(14)은, MOS 커패시터로서 기능한다.
게이트에 제1의 전하 전압 변환부(12)가 접속됨에 의해, 제1의 전하 전압 변환부(12)에 의해 변환된 전압을 증폭하는 증폭 트랜지스터(AMP)(19)의 소스와, 화소 신호의 판독을 제어하는 판독 트랜지스터(SEL)(20)의 드레인이 접속된다. 증폭 트랜지스터(19)의 드레인에는 전원 전압이 인가된다. 판독 트랜지스터(20)의 소스는 판독선(21)에 접속되고, 증폭 트랜지스터(19)에 의해 증폭된 전압의 신호가, 화소 신호로서 판독 트랜지스터(20)를 통하여 판독선(21)에 출력된다. 판독 트랜지스터(20)는, 화소 신호의 판독을 제어한다.
이상과 같은 구성에 의해, 도 1의 화소(1)에서는, 게이트 전극(18)과 n형층(14)의 사이에는, 판독 기간 및 대광량이 조사(照射)되고 있는 경우 이외 전원 전압은 인가되지 않는다. 그러나, 게이트 전극(18)과 제2의 전하 전압 변환부(13)를 접속하기 때문에, 제2의 전하 전압 변환부(13)에 콘택트 영역을 마련할 필요가 있다. 그 때문에 제2의 전하 전압 변환부(13)의 면적이 커지고, 면적 효율이 낮다.
도 2는, 화소의 제2의 구성의 예를 도시하는 단면도이다.
도 2에 도시하는 구성 중, 도 1의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 2의 화소(30)의 구성은, n형층(14)과 게이트 전극(18) 대신에, n형층(31)과 게이트 전극(32)이 마련되는 점이 도 1의 화소(1)의 구성과 다르다. 도 2의 화소(30)에서는, MOS 커패시터에서의 제2의 전하 전압 변환부(13)의 대향 전극으로서 게이트 전극(32)이 이용된다.
구체적으로는, 전원 전압이 인가되는 n형층(31)이 기판(10) 내에 마련된다. 또한, 제2의 전하 전압 변환부(13)와 n형층(31) 사이의 기판(10)의 상부에, 제2의 전하 전압 변환부(13)와 인접하도록, MOS 커패시터에서의 제2의 전하 전압 변환부(13)의 대향 전극으로서 게이트 전극(32)이 마련된다. 따라서, MOS 커패시터에서의 제2의 전하 전압 변환부(13)의 전극은, 게이트 전극(32)과 대향하는 기판(10)이다. 게이트 전극(32)에는, n형층(31)이 접속되어, 전원 전압이 인가된다.
이상과 같은 구성에 의해, 도 2의 화소(30)에서는, n형층(31)을 게이트 전극(18)과 대향시킬 필요가 없기 때문에, n형층(31)을 도 1의 n형층(14)과 비교하여 작게 할 수 있다. 따라서, 화소(30)는, 화소(1)와 비교하여 면적 효율이 높다. 따라서, 특허 문헌 1의 기술과 같이 필팩터의 개선을 목적으로 하고 있는 경우, 도 2의 화소(30)의 쪽이 바람직하다.
그러나, 화소(30)에서는, 게이트 전극(32)과 기판(10)의 사이에 항상 전원 전압이 인가되어 있는 상태가 된다. 그 때문에, 판독 기간 및 대광량이 조사되고 있는 경우 이외라도 항상 전계가 강한 장소가 기판(10) 내에 발생하고, 신뢰성의 관점에서 우려가 생긴다. 구체적으로는, 백점이나 암전류라는 암흑시의 촬상 특성에 악영향이 발생한다.
그래서, 본 개시에서는, 화소(30)와 같이 MOS 커패시터에서의 제2의 전하 전압 변환부의 대향 전극으로서 게이트 전극을 이용하는 화소에서, MOS 커패시터의 게이트 전극 또는 기판 전극에 인가되는 전압이, 판독 기간과 판독 기간 이외의 기간에 변경된다. 이에 의해, 판독 기간 이외의 기간에서 기판상에 전계가 강한 개소가 발생하는 것을 억제할 수 있다. 그 결과, 면적 효율을 유지하면서, 신뢰성을 향상시킬 수 있다.
<제1 실시의 형태>
(고체 촬상 소자의 제1 실시의 형태의 구성례)
도 3은, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제1 실시의 형태의 구성례를 도시하는 블록도이다.
CMOS 이미지 센서(100)는, 화소 어레이부(111), 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114), 시스템 제어부(115), 화소 구동선(116), 수직 신호선(117), 신호 처리부(118), 및 데이터 격납부(119)에 의해 구성된다.
화소 어레이부(111), 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114), 시스템 제어부(115), 화소 구동선(116), 수직 신호선(117), 신호 처리부(118), 및 데이터 격납부(119)는, 도시하지 않은 기판(칩)에 형성되어 있다.
또한, CMOS 이미지 센서(100)는, 신호 처리부(118)와 데이터 격납부(119)를 포함하지 않고, 신호 처리부(118)와 데이터 격납부(119)는, 예를 들면, CMOS 이미지 센서(100)와는 다른 기판에 DSP(Digital Signal Processor) 등 외부 신호 처리부로서 마련되도록 하여도 좋다.
CMOS 이미지 센서(100)는, 피사체의 화상을 촬상하고, 그 화상의 각 화소의 화소 신호를 출력한다.
구체적으로는, 화소 어레이부(111)에는, 입사광의 광량에 응한 전하량의 전하를 발생하여 내부에 축적하는 광전 변환 소자를 갖는 화소가 행렬형상으로 2차원 배치된다.
또한, 화소 어레이부(111)에는, 행렬형상의 화소에 대해 행마다 화소 구동선(116)이 도면의 좌우 방향(행방향)으로 형성되고, 열마다 수직 신호선(117)이 도면의 상하 방향(열방향)으로 형성된다. 화소 구동선(116)의 일단은, 수직 구동부(112)의 각 행에 대응한 도시하지 않은 출력단에 접속되어 있다.
수직 구동부(112)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(111)의 각 화소를 행 단위 등으로 구동하는 화소 구동부이다. 이 수직 구동부(112)의 구체적인 구성에 관해 도시는 생략하지만, 수직 구동부(112)는, 판독 주사계 및 소출(sweeping-out) 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
판독 주사계는, 각 화소로부터의 화소 신호를 행 단위로 차례로 판독하도록, 각 행을 차례로 선택하고, 선택행의 화소 구동선(116)과 접속하는 출력단으로부터 선택 펄스 등을 출력한다.
소출 주사계는, 광전 변환 소자로부터 불필요한 전하를 소출하기(reset) 위해, 판독계의 주사보다도 셔터 스피드의 시간분만큼 선행하여, 각 행의 화소 구동선(116)과 접속하는 출력단으로부터 제어 펄스를 출력한다. 이 소출 주사계에 의한 주사에 의해, 이른바 전자 셔터 동작이 행마다 차례로 행하여진다. 여기에서, 전자 셔터 동작이란, 광전 변환 소자의 전하를 버리고, 새롭게 노광을 시작하는(전하의 축적을 시작) 동작인 것을 말한다.
수직 구동부(112)가 판독 주사계에 의해 선택된 행의 각 화소로부터 출력되는 화소 신호는, 수직 신호선(117)의 각각을 통하여 칼럼 처리부(113)에 공급된다.
칼럼 처리부(113)는, 화소 어레이부(111)의 열마다 신호 처리 회로를 갖는다. 칼럼 처리부(113)의 각 신호 처리 회로는, 선택행의 각 화소로부터 수직 신호선(117)을 통하여 출력되는 화소 신호에 대해, CDS(Correlated Double Sampling)(상관 이중 샘플링) 처리 등의 노이즈 제거 처리, A/D 변환 처리 등의 신호 처리를 행한다. CDS 처리에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 칼럼 처리부(113)는, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
수평 구동부(114)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(113)의 신호 처리 회로를 순번대로 선택한다. 이 수평 구동부(114)에 의한 선택 주사에 의해, 칼럼 처리부(113)의 각 신호 처리 회로에서 신호 처리된 화소 신호가 순번대로 신호 처리부(118)에 출력된다.
시스템 제어부(115)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(112), 칼럼 처리부(113), 및 수평 구동부(114)를 제어한다.
신호 처리부(118)는, 적어도 가산 처리기능을 갖는다. 신호 처리부(118)는, 칼럼 처리부(113)로부터 출력되는 화소 신호에 대해 가산 처리 등의 여러가지의 신호 처리를 행한다. 이 때, 신호 처리부(118)는, 필요에 응하여, 신호 처리의 도중 결과 등을 데이터 격납부(119)에 격납하고, 필요한 타이밍에서 참조한다. 신호 처리부(118)는, 신호 처리 후의 화소 신호를 출력한다.
(화소의 구성례)
도 4 및 도 5는, 각각, 도 3의 화소 어레이부(111)의 화소의 구성례를 도시하는 평면도, 단면도이다.
또한, 도 4에서는, 설명의 편의상, 화소 어레이부(111)에 배치되는 2×2개의 화소만을 도시하고 있다. 이것은, 후술하는 도 8에서도 마찬가지이다.
도 4와 도 5에 도시하는 구성 중, 도 2의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 4 및 도 5의 화소(120)의 구성은, 제2의 전하 전압 변환부(13), n형층(31), 게이트 전극(32) 대신에, 제2의 전하 전압 변환부(121), n형층(122), 게이트 전극(123)이 마련되는 점이 도 2의 화소(30)의 구성과 다르다. 화소(120)에서는, MOS 커패시터에서의 제2의 전하 전압 변환부(121)의 대향 전극으로서, 판독 트랜지스터(20)의 게이트와 접속하는 게이트 전극(123)이 이용된다.
구체적으로는, 도 4와 도 5에 도시하는 바와 같이, 화소(120)에서는, 기판(10)의 내부에, 제1의 전하 전압 변환부(12)와 인접하도록, n형층(n-)으로 이루어지는 제2의 전하 전압 변환부(FC)(121)가 마련된다. 또한, 기판(10)의 내부에, 제1의 전하 전압 변환부(12)와 함께 제2의 전하 전압 변환부(121)를 끼우도록, 전원 전압이 인가되는 n형층(n+)(122)이 마련된다.
또한, 제2의 전하 전압 변환부(121)의 기판(10)의 상부에는, 도시하지 않은 게이트 절연막을 통하여, 제1의 전하 전압 변환부(12)측부터 차례로, 게이트 전극(16), 게이트 전극(123), 게이트 전극(17)이 각각에 대향하는 영역을 완전히 덮도록 마련된다.
제1의 전하 전압 변환부(12), 게이트 전극(16), 및 제2의 전하 전압 변환부(121)는, 제1의 전하 전압 변환부(12)와 제2의 전하 전압 변환부(121)를 전기적으로 접속하는 접속 트랜지스터(FDG)로서 기능한다.
또한, 게이트 전극(123)과, 게이트 전극(123)에 대향하는 제2의 전하 전압 변환부(121)의 영역은, MOS 커패시터로서 기능한다. 즉, 게이트 전극(123)은, MOS 커패시터의 게이트 전극이고, 게이트 전극(123)에 대향하는 제2의 전하 전압 변환부(121)의 영역은, MOS 커패시터의 기판 전극이다. 게이트 전극(123)은, 판독 트랜지스터(20)의 게이트에 접속되고, MOS 커패시터의 기판 전극은, 접속 트랜지스터(FDG)를 이용하여 제1의 전하 전압 변환부(12)와 접속한다.
또한, 제2의 전하 전압 변환부(121), n형층(122), 및 게이트 전극(17)은, n형층(122)의 전하에 의해 제2의 전하 전압 변환부(121)나 제1의 전하 전압 변환부(12)의 전하를 리셋하는 리셋 트랜지스터(RST)로서 기능한다.
또한, 이하에서는, 게이트 전극(15)과 대향하는 기판(10) 내의 영역을 영역(124)이라고 한다.
이상과 같이 구성됨에 의해, 화소(120)에서는, 제2의 전하 전압 변환부(121)의 게이트 전극(123)과 대향하는 영역은 어느 게이트 전극과도 접속하지 않고, 콘택트 영역을 마련할 필요가 없기 때문에, 화소(120)는, 도 1의 화소(1)에 비하여 면적 효율이 높다. 따라서, 필팩터를 개선할 수 있다.
(화소의 동작의 제1의 예)
도 6은, 도 4 및 도 5의 화소(120)의 동작의 예를 도시하는 타이밍 차트이고, 도 7은, 그 동작시의 소정의 시각의 기판(10)의 포텐셜 상태를 도시하는 도면이다.
또한, 도 6에서, 횡축은 시각을 나타내고, 종축은 전압을 나타낸다. 또한, 도 7에서, 횡축은, 기판(10)의 수평 방향의 위치를 나타내고, 종축은, 그 위치의 포텐셜을 나타낸다. 또한, 본 명세서에서 포텐셜이란 전자의 정전 포텐셜을 가리킨다.
도 6에 도시하는 바와 같이, 우선, 시각(t1)부터 시각(t3)까지의 기간, 수직 구동부(112)로부터 판독 트랜지스터(SEL)(20)의 게이트와 게이트 전극(123)에 선택 펄스가 인가된다. 즉, 판독 트랜지스터(20)의 게이트와 게이트 전극(123)이 온이 된다.
또한, 수직 구동부(112)로부터 접속 트랜지스터(FDG)의 게이트 전극(16)에 전송 펄스가 인가되어 전송 트랜지스터(FDC)가 온이 되고, 리셋 트랜지스터(RST)의 게이트 전극(17)에 리셋 펄스가 인가되어 리셋 트랜지스터가 온이 된다. 또한, 시각(t1)부터 시각(t2)(t1<t2<t3)까지의 기간, 수직 구동부(112)로부터 전송 트랜지스터(TRG)의 게이트 전극(15)에 전송 펄스가 인가되어, 전송 트랜지스터(TRG)가 온이 된다.
이에 의해, 시각(t1)부터 시각(t2)까지의 기간 내의 임의의 시각(a)에서는, 도 7에 도시하는 바와 같이, 게이트 전극(15)과 대향하는 영역(124)의 포텐셜은 낮아진다. 또한, 게이트 전극(16), 게이트 전극(123), 및 게이트 전극(17)과 대향하는 제2의 전하 전압 변환부(121)의 포텐셜은 낮아진다. 그 결과, 광전 변환 소자(11), 제1의 전하 전압 변환부(12), 및 제2의 전하 전압 변환부(121)에 축적되어 있는 전하가 배출(리셋)된다.
다음에, 도 6에 도시하는 바와 같이, 시각(t3)부터 시각(t4)(t3<t4)까지의 기간, 수직 구동부(112)로부터 모든 펄스가 인가되지 않는다. 따라서, 시각(t3)부터 시각(t4)까지의 임의의 시각(b)에서는, 도 7에 도시하는 바와 같이, 제1의 전하 전압 변환부(12)와 n형층(122)의 포텐셜은 낮은 채이지만, 영역(124)과 제2의 전하 전압 변환부(121)의 포텐셜은 높아진다. 그 결과, 광전 변환 소자(11)에는, 광전 변환에 의해 발생한 전하가 축적된다. 즉, 노광이 행하여진다.
그리고, 도 6에 도시하는 바와 같이, 시각(t4)부터 시각(t11)(t4<t11)까지의 기간, 판독 트랜지스터(20)와 게이트 전극(123)에 선택 펄스가 인가된다. 또한, 시각(t4)부터 시각(t6)(t4<t6<t11)까지의 기간, 게이트 전극(16)에 전송 펄스가 인가된다. 또한, 시각(t4)부터 시각(t5)(t4<t5<t6)까지의 기간, 게이트 전극(123)에 리셋 펄스가 인가된다.
이에 의해, 시각(t4)부터 시각(t5)까지의 기간의 임의의 시각(c)에서는, 도 7에 도시하는 바와 같이, 영역(124)의 포텐셜은 높은 채이지만, 제1의 전하 전압 변환부(12)와 제2의 전하 전압 변환부(121)의 포텐셜이 낮아진다.
이 때, 판독 트랜지스터(20)의 게이트에는 선택 펄스가 인가되어 있다. 그 때문에, 접속 트랜지스터(FDG), MOS 커패시터, 및 리셋 트랜지스터(RST)의 리셋시의 전하에 대응하는 전압은, 증폭 트랜지스터(19)에 의해 증폭되고, 화소 신호로서, 판독 트랜지스터(20)를 통하여 수직 신호선(117)에 출력된다.
이상과 같이 하여, 시각(c)에서는, 접속 트랜지스터(FDG), MOS 커패시터, 및 리셋 트랜지스터(RST)의 리셋시의 화소 신호가 수직 신호선(117)에 출력된다. 이 화소 신호는, CDS 처리 등에 이용된다.
또한, 시각(t5)부터 시각(t6)까지의 기간의 임의의 시각(d)에서는, 도 7에 도시하는 바와 같이, 제2의 전하 전압 변환부(121)에서, 게이트 전극(17)에 대향하는 영역의 포텐셜만 높아진다. 또한, 이 때, 판독 트랜지스터(20)의 게이트에는 선택 펄스가 인가되어 있다.
이 때문에, 접속 트랜지스터(FDG)와 MOS 커패시터의 리셋시의 전하에 대응하는 전압이 증폭 트랜지스터(19)에 의해 증폭되고, 화소 신호로서, 판독 트랜지스터(20)에 의해 수직 신호선(117)에 출력된다. 이상과 같이 하여, 시각(d)에서는, 접속 트랜지스터(FDG)와 MOS 커패시터의 리셋시의 화소 신호가 수직 신호선(117)에 출력된다. 이 화소 신호는, CDS 처리 등에 이용된다.
또한, 시각(t6)부터 게이트 전극(15)에 전송 펄스가 인가되는 시각(t7)(t6<t7<t11)까지의 기간의 임의의 시각(e)에서는, 도 7에 도시하는 바와 같이 게이트 전극(17)뿐만 아니라 게이트 전극(16)에 대향하는 제2의 전하 전압 변환부(121)의 포텐셜도 높아진다. 또한, 이 때, 판독 트랜지스터(20)의 게이트에는 선택 펄스가 인가되어 있다.
이 때문에, 제1의 전하 전압 변환부(12)의 리셋시의 전하에 대응하는 전압이 증폭 트랜지스터(19)에 의해 증폭되고, 화소 신호로서, 판독 트랜지스터(20)에 의해 수직 신호선(117)에 출력된다. 이상과 같이 하여, 시각(e)에서는, 제1의 전하 전압 변환부(12)의 리셋시의 화소 신호가 수직 신호선(117)에 출력된다. 이 화소 신호는, CDS 처리 등에 이용된다.
다음에, 도 6에 도시하는 바와 같이, 시각(t7)부터 시각(t8)(t7<t8<t11)까지의 기간, 전송 트랜지스터(TRG)에 전송 펄스가 인가된다. 이에 의해, 시각(t7)부터 시각(t8)까지의 기간의 임의의 시각(f)에서는, 도 7에 도시하는 바와 같이, 영역(124)의 포텐셜이 낮아진다. 따라서, 광전 변환 소자(11)에 축적된 전하가 제1의 전하 전압 변환부(12)에 전송된다. 단, 제1의 전하 전압 변환부(12)의 용량은 충분히 크지 않기 때문에, 광전 변환 소자(11)에 축적된 전하량이 많은 경우, 일부의 전하는 광전 변환 소자(11) 내에 머무른다.
그리고, 도 6에 도시하는 바와 같이, 시각(t8)부터, 다음에 전송 트랜지스터(TRG)에 전송 펄스가 인가되는 시각(t9)(t8<t9<t11)까지의 기간, 전송 트랜지스터(TRG)에는 전송 펄스가 인가되지 않는다. 그 때문에, 시각(t8)부터 시각(t9)까지의 기간의 임의의 시각(g)에서는, 도 7에 도시하는 바와 같이, 영역(124)의 포텐셜이 높아진다. 또한, 이 때, 판독 트랜지스터(20)의 게이트에는 선택 펄스가 인가되어 있다.
따라서 제1의 전하 전압 변환부(12)에 전송된 전하에 대응하는 전압이 증폭 트랜지스터(19)에 의해 증폭되고, 화소 신호로서, 판독 트랜지스터(20)를 통하여 수직 신호선(117)에 출력된다. 이에 의해, 고(高)게인의 화소 신호가 판독된다.
다음에, 도 6에 도시하는 바와 같이, 시각(t9)부터 시각(t11)까지의 기간, 게이트 전극(16)에 전송 펄스가 인가된다. 또한, 시각(t9)부터 시각(t10)(t9<t10<t11)까지의 기간, 전송 트랜지스터(TRG)에는 전송 펄스가 재차 인가된다.
이에 의해, 시각(t9)부터 시각(t10)까지의 기간의 임의의 시각(h)에서는, 도 7에 도시하는 바와 같이, 영역(124)의 포텐셜이 재차 낮아짐과 함께, 제2의 전하 전압 변환부(121)의 게이트 전극(16)에 대향하는 영역의 포텐셜도 낮아진다. 따라서, 광전 변환 소자(11)에 머물렀던 전하가, 제1의 전하 전압 변환부(12)와 제2의 전하 전압 변환부(121)에 전송된다.
그리고, 도 6에 도시하는 바와 같이, 시각(t10부터 t11)까지의 기간, 전송 트랜지스터(TRG)에는 전송 펄스는 인가되지 않는다. 그 때문에, 시각(t10)부터 시각(t11)까지의 기간의 임의의 시각(i)에서는, 도 7에 도시하는 바와 같이, 영역(124)의 포텐셜이 높아진다. 또한, 이 때, 선택 펄스와 접속 트랜지스터(FDG)에는 전송 펄스가 인가된 채이다.
따라서 제1의 전하 전압 변환부(12)와 제2의 전하 전압 변환부(121)에 전송된 전하에 대응하는 전압이 증폭 트랜지스터(19)에 의해 증폭되고, 화소 신호로서, 판독 트랜지스터(20)를 통하여 수직 신호선(117)에 출력된다. 이에 의해, 저게인의 화소 신호가 판독된다.
이상과 같이, 화소(120)에서는, 판독 트랜지스터(20)의 게이트에 인가되는 선택 펄스가, 리셋시의 화소 신호와 실제의 화소 신호를 판독하는 시각(t4)부터 시각(t11)까지의 판독 기간에만 인가된다. 그리고, 게이트 전극(123)은, 판독 트랜지스터(20)의 게이트에 접속되어 있다.
따라서 게이트 전극(123)에 인가되는 전압은, 판독 기간에서는 전송 펄스의 인가시의 전압(예를 들면 전원 전압)이 되고, 판독 기간 이외의 시각(t3)부터 시각(t4)까지의 기간에서는 전송 펄스의 비인가시의 전압(예를 들면 그라운드 레벨의 전압)이 된다. 즉, 게이트 전극(123)에 인가되는 전압은, 판독 기간과 판독 기간 이외의 시각(t3)부터 시각(t4)까지의 기간에서 다르다. 따라서, 판독 기간 이외의 기간에서의 기판(10)상에 전계가 강한 개소가 발생하는 것을 억제하고, 신뢰성을 향상시킬 수 있다. 노광 기간 등의 판독 기간 이외의 기간은, 판독 기간과 비교하여 길기 때문에, 억제에 의한 효과는 크다.
(화소의 다른 구성례)
도 8은, 화소(120)의 다른 구성례를 도시하는 화소 어레이부(111)의 평면도이다.
도 8의 화소(120)는, 게이트 전극(123)이, 게이트 전극(123)과 대향하는 제2의 전하 전압 변환부(121)의 영역의 일부를 덮는 점이 도 4의 화소(120)의 구성과 다르다.
구체적으로는, 제2의 전하 전압 변환부(121)와 게이트 전극(123)이, 게이트 전극(16)과 게이트 전극(17)의 나열하는 방향과 수직한 방향으로 나열되어 있다.
(화소의 동작의 다른 예)
도 9는, 도 8의 화소(120)의 동작을 도시하는 타이밍 차트이다.
또한, 도 9에서, 횡축은 시각을 나타내고, 종축은 전압을 나타낸다.
도 9에 도시하는 바와 같이, 도 8의 화소(120)의 동작은, 시각(t1)부터 시각(t3)에서의 판독 트랜지스터(20)의 게이트 및 게이트 전극(123)에 선택 펄스가 인가되지 않는 점을 제외하고, 도 6의 동작과 마찬가지이다.
따라서 게이트 전극(123)에 인가되는 전압은, 판독 기간에서는 전송 펄스의 인가시의 전압(예를 들면 전원 전압)이 되고, 판독 기간 이외의 기간에서는 전송 펄스의 비인가시의 전압(예를 들면 그라운드 레벨의 전압)이 된다. 즉, 게이트 전극(123)에 인가되는 전압은, 판독 기간과 판독 기간 이외의 기간에서 다르다. 따라서, 판독 기간 이외의 기간에서의 기판(10)상에 전계가 강한 개소가 발생하는 것을 억제하고, 신뢰성을 향상시킬 수 있다.
<제2 실시의 형태>
(고체 촬상 소자의 제2 실시의 형태의 구성례)
본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 구성은, 화소 어레이부(111)의 화소를 제외하고, 도 3의 CMOS 이미지 센서(100)의 구성과 마찬가지이다. 따라서, 화소에 관해서만 설명한다.
도 10 및 도 11은, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 화소의 구성례를 도시하는 평면도, 단면도이다.
도 10 및 도 11에 도시하는 구성 중, 도 4 및 도 5의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 10 및 도 11의 화소(140)의 구성은, n형층(122), 게이트 전극(123) 대신에, n형층(141), 게이트 전극(142)이 마련되는 점이 도 4 및 도 5의 화소(120)의 구성과 다르다. 화소(140)에서는, MOS 커패시터에서의 제2의 전하 전압 변환부(13)의 전극의 전압이 가변이 된다.
구체적으로는, 화소(140)의 n형층(n+)(141)은, 기판(10)의 내부에 제2의 전하 전압 변환부(121)와 인접하도록 마련된다. 제2의 전하 전압 변환부(121), n형층(141), 및 게이트 전극(17)은, 리셋 트랜지스터(RST)로서 기능한다. 즉, n형층(141)은, 리셋 트랜지스터의 드레인으로서 기능하고, 게이트 전극은 게이트로서 기능하고, 제2의 전하 전압 변환부(121)는 소스로서 기능한다. n형층(141)에는, 가변의 전압(DRN)이 인가된다.
또한, 게이트 전극(142)은, 기판(10) 내의 제2의 전하 전압 변환부(121)의 상부의 게이트 전극(16)과 게이트 전극(17)의 사이에, 제2의 전하 전압 변환부(121)를 완전히 덮도록 하여 마련되고, 게이트 전극(142)에는 전원 전압(Vdd)이 인가된다.
게이트 전극(142)과, 게이트 전극(142)에 대향하는 제2의 전하 전압 변환부(121)의 영역은, MOS 커패시터로서 기능한다. 즉, 게이트 전극(142)은, MOS 커패시터의 게이트 전극이고, 게이트 전극(142)에 대향하는 제2의 전하 전압 변환부(121)의 영역은, MOS 커패시터의 기판 전극이다. 따라서, MOS 커패시터의 기판 전극은, 리셋 트랜지스터의 소스와 접속하고 있다.
이상과 같이 구성됨에 의해, 화소(140)에서는, 화소(120)와 마찬가지로, 제2의 전하 전압 변환부(121)의 게이트 전극(142)과 대향하는 영역은 어느 게이트 전극과도 접속하지 않고, 콘택트 영역을 마련할 필요가 없기 때문에, 화소(140)는 화소(1)와 비교하여 면적 효율이 높다. 따라서, 필팩터를 개선할 수 있다.
(화소의 동작의 예)
도 12는, 화소(140)의 동작의 예를 도시하는 타이밍 차트이다.
또한, 도 12에서, 횡축은 시각을 나타내고, 종축은 전압을 나타낸다.
도 12에 도시하는 바와 같이, 우선, 시각(t21)부터 시각(t23)(t21<t23)까지의 기간, 접속 트랜지스터(FDG)의 게이트 전극(16)에 전송 펄스가 인가된다. 또한, 시각(t21)부터 시각(t25)(t23<t25)까지의 기간, 리셋 트랜지스터(RST)의 게이트 전극(17)에 리셋 펄스가 인가된다. 또한, 시각(t21)부터 시각(t22)(t21<t22<t23)까지의 기간, 전송 트랜지스터(TRG)의 게이트 전극(15)에 전송 펄스가 인가된다.
이에 의해, 시각(t21)부터 시각(t22)까지의 기간에서는, 도 7의 시각(a) 의 경우와 마찬가지로, 영역(124)과 제2의 전하 전압 변환부(121)의 포텐셜은 낮아진다. 그 결과, 광전 변환 소자(11), 제1의 전하 전압 변환부(12), 및 제2의 전하 전압 변환부(121)에 축적되어 있는 전하가 배출(리셋)된다.
그리고, 시각(t22)에서, 전송 트랜지스터(TRG)에 전송 펄스가 인가되지 않게 되기 때문에, 영역(124)의 포텐셜은 높아지고, 광전 변환 소자(11)에 의한 전하의 축적이 시작한다. 즉, 노광이 시작한다.
다음에, 도 12에 도시하는 바와 같이, 시각(t24)(t23<t24<t25)부터 시각(t26)(t25<t26)까지의 기간, n형층(141)에 그 밖의 펄스와는 역상(逆相)의 펄스(이하, 역상 펄스라고 한다)가 인가된다. 즉, 시각(t24)부터 시각(t26)까지의 기간, n형층(141)에 인가되는 전압은 저전압이 된다. 또한, 이 때, 리셋 펄스는, 시각(t25)까지 인가되어 있다.
이에 의해, 시각(t24)부터 시각(t25)까지의 기간, 게이트 전극(142)에 대향하는 제2의 전하 전압 변환부(121)의 영역, 즉 MOS 커패시터의 기판 전극의 공핍층이 되메꾸어져서, 기판(10) 내에 전계가 강한 개소가 발생한 것이 억제된다.
시각(t27)부터 시각(t34)까지의 기간의 동작은, 도 6의 시각(t4)부터 시각(t11)까지의 동작과 마찬가지이기 때문에, 설명은 생략한다.
시각(t34)의 후, 시각(t35)(t34<t35)부터 시각(t37)(t35<t37)까지의 기간, 리셋 펄스가 인가된다. 또한, 시각(t36)(t35<t36<t37)부터 시각(t38)(t37<t38)까지의 기간, n형층(141)에 역상 펄스가 인가된다. 이에 의해, 시각(t36)부터 시각(t37)까지의 기간, MOS 커패시터의 기판 전극의 공핍층이 재차 되메꾸어져서, 기판(10) 내에 전계가 강한 개소가 발생하는 것이 억제된다.
이상과 같이, 화소(140)에서는, 판독 기간 이외의 시각(t24)부터 시각(t26)까지의 기간 및 시각(t36)부터 시각(t38)까지의 기간, 리셋 트랜지스터를 통하여 MOS 커패시터의 기판 전극에 역상 펄스가 인가된다. 또한, 그들의 기간 이외의 판독 기간을 포함하는 기간, 역상 펄스가 인가되지 않는다.
따라서 MOS 커패시터의 기판 전극에 리셋 트랜지스터를 통하여 인가되는 전압은, 이 판독 기간 이외의 기간에서는 저전압이 되고, 그 기간 이외의 판독 기간을 포함하는 기간에서는 고전압(예를 들면 전원 전압)이 된다. 즉, MOS 커패시터의 기판 전극에 리셋 트랜지스터를 통하여 인가되는 전압은, 이 판독 기간 이외의 기간과, 그 기간 이외의 판독 기간을 포함하는 기간에서 다르다. 따라서, 판독 기간 이외의 기간에서의 기판(10)상에 전계가 강한 개소가 발생하는 것을 억제하고, 신뢰성을 향상시킬 수 있다.
(화소의 다른 구성례)
도 13은, 화소(140)의 다른 구성례를 도시하는 평면도이다.
도 13의 화소(140)는, 게이트 전극(142)이 제2의 전하 전압 변환부(121)의 일부를 덮는 점이 도 10의 화소(140)의 구성과 다르다.
구체적으로는, 제2의 전하 전압 변환부(121)와 게이트 전극(142)이, 게이트 전극(16)과 게이트 전극(17)의 나열하는 방향과 수직한 방향으로 나열되어 있다.
도 13의 화소(140)의 동작은, 도 10의 화소(140)의 동작과 마찬가지이기 때문에, 설명은 생략한다.
<제3 실시의 형태의 구성례>
(전자 기기의 한 실시의 형태의 구성례)
도 14는, 본 개시를 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도이다.
도 14의 촬상 장치(500)는, 비디오 카메라나 디지털 스틸 카메라 등이다. 촬상 장치(500)는, 광학부(501), 고체 촬상 소자(502), DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507), 및 전원부(508)로 이루어진다. DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507), 및 전원부(508)는, 버스 라인(509)을 통하여 상호 접속되어 있다.
광학부(501)는, 렌즈군 등으로 이루어지고, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 소자(502)의 촬상면상에 결상한다. 고체 촬상 소자(502)는, 상술한 제1 및 제2 실시의 형태의 CMOS 이미지 센서로 이루어진다. 고체 촬상 소자(502)는, 광학부(501)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 DSP 회로(503)에 공급한다.
DSP 회로(503)는, 고체 촬상 소자(502)로부터 공급되는 화소 신호에 대해 소정의 화상 처리를 행하고, 화상 처리 후의 화상 신호를 프레임 단위로 프레임 메모리(504)에 공급하여, 일시적으로 기억시킨다.
표시부(505)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 프레임 메모리(504)에 일시적으로 기억된 프레임 단위의 화소 신호에 의거하여, 화상을 표시한다.
기록부(506)는, DVD(Digital Versatile Disk), 플래시 메모리 등으로 이루어지고, 프레임 메모리(504)에 일시적으로 기억된 프레임 단위의 화소 신호를 판독하고, 기록한다.
조작부(507)는, 유저에 의한 조작하에, 촬상 장치(500)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(508)는, 전원을, DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 및 조작부(507)에 대해 적절히 공급한다.
본 기술을 적용한 전자 기기는, 화상 취입부(광전 변환부)에 고체 촬상 소자를 이용한 전자 기기라면 좋고, 촬상 장치(500) 외에, 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 고체 촬상 소자를 이용하는 복사기 등이 있다.
또한, CMOS 이미지 센서는 원칩으로서 형성되는 형태라도 좋고, 광학부 등을 포함하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 본 개시의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
예를 들면, 제1 및 제2 실시의 형태에서는, p-well층에 n형 트랜지스터를 형성하였지만, n-well층에 p형 트랜지스터를 형성하도록 하여도 좋다. 이 경우, 전압이나 포텐셜의 상하 관계는, 제1 및 제2 실시의 형태의 경우와 반대가 된다.
또한, 본 개시는, 이하와 같은 구성도 취할 수 있다.
(1) 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 게이트 전극에 인가되는 고체 촬상 소자.
(2) 상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독을 제어하는 판독 트랜지스터를 더 구비하고,
상기 판독 트랜지스터의 게이트 전극과 상기 MOS 커패시터의 게이트 전극이 접속되는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 MOS 커패시터의 게이트 전극은, 상기 MOS 커패시터의 기판 전극을 완전히 덮도록 형성되는 상기 (2)에 기재된 고체 촬상 소자.
(4) 상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
상기 전하 전압 변환부의 전하의 리셋시, 상기 MOS 커패시터의 게이트 전극은 온 는 상기 (3)에 기재된 고체 촬상 소자.
(5) 상기 MOS 커패시터의 게이트 전극은, 상기 MOS 커패시터의 기판 전극의 일부를 덮도록 형성되는 상기 (2)에 기재된 고체 촬상 소자.
(6) 상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 비하고,
기 전하 전압 변환부의 전하의 리셋시, 상기 MOS 커패시터의 게이트 전극은 오프 하는 상기 (5)에 기재된 고체 촬상 소자.
(7) 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와, 상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와, 상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와, 상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하는 고체 촬상 소자가,
상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압을, 상기 MOS 커패시터의 게이트 전극에 인가하는 구동 방법.
(8) 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 게이트 전극에 인가되는 전자 기기.
(9) 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 기판 전극에 인가되는 고체 촬상 소자.
(10) 상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
상기 리셋 트랜지스터의 소스 전극과 상기 MOS 커패시터의 기판 전극이 접속되는 상기 (9)에 기재된 고체 촬상 소자.
(11) 상기 판독 기간 이외의 기간의 상기 리셋 트랜지스터의 게이트 전극에 펄스가 인가될 때에, 상기 리셋 트랜지스터의 드레인 전극에 제1의 전압이 인가되고, 상기 판독 기간에, 상기 리셋 트랜지스터의 드레인 전극에 제2의 전압이 인가되는 상기 (10)에 기재된 고체 촬상 소자.
(12) 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하는 고체 촬상 소자가,
상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압을, 상기 MOS 커패시터의 기판 전극에 인가하는 구동 방법.
(13) 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 기판 전극에 인가되는 전자 기기.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러 가지의 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있는데, 그것들은 첨부한 청구범위나 그 균등물의 범위에 포함되는 것으로 이해된다.
11 : 광전 변환 소자
12 : 제1의 전하 전압 변환부
16 : 게이트 전극
20 : 판독 트랜지스터
100 : CMOS 이미지 센서
121 : 제2의 전하 전압 변환부
122 : n형층
123 : 게이트 전극
124 : 영역
141 : n형층
142 : 게이트 전극

Claims (13)

  1. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
    상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
    상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 게이트 전극에 인가되고,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독을 제어하는 판독 트랜지스터를 더 구비하고,
    상기 판독 트랜지스터의 게이트 전극과 상기 MOS 커패시터의 게이트 전극이 접속되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 MOS 커패시터의 게이트 전극은, 상기 MOS 커패시터의 기판 전극을 완전히 덮도록 형성되는 것을 특징으로 하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
    상기 전하 전압 변환부의 전하의 리셋시, 상기 MOS 커패시터의 게이트 전극은 온 하는 것을 특징으로 하는 고체 촬상 소자.
  4. 제1항에 있어서,
    상기 MOS 커패시터의 게이트 전극은, 상기 MOS 커패시터의 기판 전극의 일부를 덮도록 형성되는 것을 특징으로 하는 고체 촬상 소자.
  5. 제4항에 있어서,
    상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
    상기 전하 전압 변환부의 전하의 리셋시, 상기 MOS 커패시터의 게이트 전극은 오프 하는 것을 특징으로 하는 고체 촬상 소자.
  6. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와, 상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와, 상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와, 상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를를 구비하고, 상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독을 제어하는 판독 트랜지스터를 더 구비하고, 상기 판독 트랜지스터의 게이트 전극과 상기 MOS 커패시터의 게이트 전극이 접속되는 고체 촬상 소자가,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압을, 상기 MOS 커패시터의 게이트 전극에 인가하는 것을 특징으로 하는 구동 방법.
  7. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
    상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
    상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 게이트 전극에 인가되고,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독을 제어하는 판독 트랜지스터를 더 구비하고,
    상기 판독 트랜지스터의 게이트 전극과 상기 MOS 커패시터의 게이트 전극이 접속되는 고체 촬상 소자를 포함하는 것을 특징으로 하는 전자 기기.
  8. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
    상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
    상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 기판 전극에 인가되고,
    상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
    상기 리셋 트랜지스터의 소스 전극과 상기 MOS 커패시터의 기판 전극이 접속되고,
    상기 판독 기간 이외의 기간의 상기 리셋 트랜지스터의 게이트 전극에 펄스가 인가될 때에, 상기 리셋 트랜지스터의 드레인 전극에 제1의 전압이 인가되고, 상기 판독 기간에, 상기 리셋 트랜지스터의 드레인 전극에 제2의 전압이 인가되는 것을 특징으로 하는 고체 촬상 소자.
  9. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
    상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
    상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
    상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
    상기 리셋 트랜지스터의 소스 전극과 상기 MOS 커패시터의 기판 전극이 접속되고,
    판독 기간 이외의 기간의 상기 리셋 트랜지스터의 게이트 전극에 펄스가 인가될 때에, 상기 리셋 트랜지스터의 드레인 전극에 제1의 전압이 인가되고, 상기 판독 기간에, 상기 리셋 트랜지스터의 드레인 전극에 제2의 전압이 인가되는 고체 촬상 소자가,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압을, 상기 MOS 커패시터의 기판 전극에 인가하는 것을 특징으로 하는 구동 방법.
  10. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 전송하는 전하 전송부와,
    상기 전하 전송부에 의해 전송된 상기 전하를 전압으로 변환하는 전하 전압 변환부와,
    상기 전하 전압 변환부와 트랜지스터를 통하여 기판 전극이 접속하는 MOS 커패시터를 구비하고,
    상기 전하 전압 변환부에 의해 변환된 상기 전압의 신호의 판독 기간과, 상기 판독 기간 이외의 기간에서 다른 전압이, 상기 MOS 커패시터의 기판 전극에 인가되고,
    상기 전하 전압 변환부의 전하를 리셋하는 리셋 트랜지스터를 구비하고,
    상기 리셋 트랜지스터의 소스 전극과 상기 MOS 커패시터의 기판 전극이 접속되고,
    상기 판독 기간 이외의 기간의 상기 리셋 트랜지스터의 게이트 전극에 펄스가 인가될 때에, 상기 리셋 트랜지스터의 드레인 전극에 제1의 전압이 인가되고, 상기 판독 기간에, 상기 리셋 트랜지스터의 드레인 전극에 제2의 전압이 인가되는 고체 촬상 소자를 포함하는 것을 특징으로 하는 전자 기기.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020157019926A 2013-04-08 2014-03-26 고체 촬상 소자, 구동 방법 및 전자 기기 KR102183357B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013080487A JP2014204364A (ja) 2013-04-08 2013-04-08 固体撮像素子および駆動方法、並びに電子機器
JPJP-P-2013-080487 2013-04-08
PCT/JP2014/001741 WO2014167794A1 (en) 2013-04-08 2014-03-26 Solid-state image pickup device, driving method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
KR20150139822A KR20150139822A (ko) 2015-12-14
KR102183357B1 true KR102183357B1 (ko) 2020-11-26

Family

ID=50543281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019926A KR102183357B1 (ko) 2013-04-08 2014-03-26 고체 촬상 소자, 구동 방법 및 전자 기기

Country Status (6)

Country Link
US (1) US9769406B2 (ko)
JP (1) JP2014204364A (ko)
KR (1) KR102183357B1 (ko)
CN (1) CN105191290B (ko)
TW (1) TWI628957B (ko)
WO (1) WO2014167794A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018680A (ko) 2015-06-10 2018-02-21 미리안트 코포레이션 주요 부산물인 아세트알데히드로 아크릴산의 신규한 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177392B2 (en) * 2013-10-03 2019-01-08 Hamilton Sundstrand Corporation Regulation of a fuel cell assembly
JP6700656B2 (ja) * 2014-10-31 2020-05-27 キヤノン株式会社 撮像装置
TWI566390B (zh) * 2014-10-31 2017-01-11 力晶科技股份有限公司 能改善像素動態範圍的ｃｍｏｓ影像感應器
US9774802B2 (en) * 2014-11-10 2017-09-26 Raytheon Company Method and apparatus for increasing pixel sensitivity and dynamic range
CN109076177B (zh) * 2016-05-30 2021-06-15 索尼公司 图像拾取装置、固态图像拾取元件和图像拾取装置的控制方法
US10687003B2 (en) 2016-08-04 2020-06-16 Omnivision Technologies, Inc. Linear-logarithmic image sensor
KR20210050896A (ko) * 2019-10-29 2021-05-10 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841126A (en) * 1994-01-28 1998-11-24 California Institute Of Technology CMOS active pixel sensor type imaging system on a chip
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP5066704B2 (ja) * 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
JP2006262387A (ja) 2005-03-18 2006-09-28 Canon Inc 固体撮像装置及びカメラ
US20070035649A1 (en) 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
KR100660905B1 (ko) * 2005-12-28 2006-12-26 삼성전자주식회사 Ｃｍｏｓ 이미지 센서
KR100790586B1 (ko) * 2006-05-25 2008-01-02 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법
JP2008192648A (ja) * 2007-01-31 2008-08-21 Sanyo Electric Co Ltd 撮像装置
JP4618342B2 (ja) * 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP5648923B2 (ja) * 2009-10-09 2015-01-07 国立大学法人静岡大学 半導体素子及び固体撮像装置
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP6188679B2 (ja) * 2012-02-29 2017-08-30 江藤　剛治 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018680A (ko) 2015-06-10 2018-02-21 미리안트 코포레이션 주요 부산물인 아세트알데히드로 아크릴산의 신규한 제조 방법

Also Published As

Publication number Publication date
CN105191290B (zh) 2019-04-05
US20160044264A1 (en) 2016-02-11
TWI628957B (zh) 2018-07-01
KR20150139822A (ko) 2015-12-14
TW201440523A (zh) 2014-10-16
WO2014167794A1 (en) 2014-10-16
US9769406B2 (en) 2017-09-19
CN105191290A (zh) 2015-12-23
JP2014204364A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
KR102183357B1 (ko) 고체 촬상 소자, 구동 방법 및 전자 기기
US9749557B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
KR102476855B1 (ko) 고체 촬상 소자 및 그 구동 방법 및 전자 기기
US10186532B2 (en) Image device, image system, and control method of image device
WO2013176007A1 (ja) 撮像素子、駆動方法、および電子装置
CN101835003B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5677103B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、撮像装置
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2014060519A (ja) 固体撮像素子及びその制御方法、並びに電子機器
JP2010011224A (ja) 固体撮像装置
JP2010177838A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2011216969A (ja) 固体撮像素子および駆動方法、並びに電子機器
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP2014078870A (ja) 固体撮像素子および撮像装置
JP2013162148A (ja) 個体撮像装置および駆動方法、並びに電子機器
JP2007068099A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5402993B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2014078869A (ja) 固体撮像素子および撮像装置並びに固体撮像素子の駆動制御方法
JP2010278795A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JPWO2014007107A1 (ja) 固体撮像装置、駆動方法、および電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right