KR20190114331A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20190114331A
KR20190114331A KR1020180036863A KR20180036863A KR20190114331A KR 20190114331 A KR20190114331 A KR 20190114331A KR 1020180036863 A KR1020180036863 A KR 1020180036863A KR 20180036863 A KR20180036863 A KR 20180036863A KR 20190114331 A KR20190114331 A KR 20190114331A
Authority
KR
South Korea
Prior art keywords
boost
driving
node
control signal
period
Prior art date
Application number
KR1020180036863A
Other languages
English (en)
Other versions
KR102490273B1 (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180036863A priority Critical patent/KR102490273B1/ko
Priority to US16/190,845 priority patent/US10728478B2/en
Priority to CN201811364027.3A priority patent/CN110324542B/zh
Publication of KR20190114331A publication Critical patent/KR20190114331A/ko
Application granted granted Critical
Publication of KR102490273B1 publication Critical patent/KR102490273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N5/3698—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H04N5/3559—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 일실시예는, 제어 노드에 인가되는 제어 전압에 기초하여 입력 전압 신호로 출력 노드를 구동하기 위한 구동 회로; 출력 부스트신호에 기초하여 상기 출력 노드를 부스트하기 위한 부스트 회로; 및 제어 신호들에 기초하여, 상기 구동 회로에 의해 발생하는 전압강하를 보상하기 위한 상기 제어 전압을 상기 제어 노드에 인가하기 위한 보상 회로를 포함하는 전자 장치를 제공한다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 부스트된 신호를 생성할 수 있는 전자 장치에 관한 것이다.
전자 장치는 동작 신뢰성을 향상시키기 위하여 내부적으로 부스트된 신호를 생성 및 이용할 수 있다. 예컨대, 이미지 센싱 장치는 포토 다이오드에 축적된 전하를 플로팅 디퓨전 노드로 전달할 때 부스트된 신호를 이용할 수 있고, 또는 상기 플로팅 디퓨전 노드를 소오스(source) 전압으로 리셋(reset)할 때 부스트된 신호를 이용할 수 있다.
참고로, 이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 실시예는 부스트된 전압을 이용하여 부스트된 신호를 생성하는 것이 아니라 노멀한 활성화 레벨을 가지는 신호들을 이용하여 부스트된 신호를 생성할 수 있는 전자 장치를 제공한다.
본 발명의 일 측면에 따르면, 전자 장치는 제어 노드에 인가되는 제어 전압에 기초하여 입력 전압 신호로 출력 노드를 구동하기 위한 구동 회로; 출력 부스트신호에 기초하여 상기 출력 노드를 부스트하기 위한 부스트 회로; 및 제어 신호들에 기초하여, 상기 구동 회로에 의해 발생하는 전압강하를 보상하기 위한 상기 제어 전압을 상기 제어 노드에 인가하기 위한 보상 회로를 포함할 수 있다.
상기 출력 노드를 통해 생성되는 출력 전압 신호의 활성화 레벨은 상기 입력 전압 신호의 활성화 레벨보다 높을 수 있다.
상기 제어 신호들의 활성화 레벨과 상기 출력 부스트신호의 활성화 레벨은 각각 상기 입력 전압 신호의 활성화 레벨에 상응하는 전압 레벨을 가질 수 있다.
상기 구동 회로는 구동 구간 동안 동작할 수 있고, 상기 부스트 회로는 상기 구동 구간 이후의 부스트 구간 동안 동작할 수 있다.
상기 구동 구간과 상기 부스트 구간은 공백없이 연속될 수 있다.
상기 구동 회로는 제1 구동 소자를 포함할 수 있고, 상기 부스트 회로는 제1 부스트 소자를 포함할 수 있으며, 상기 제1 부스트 소자의 커패시턴스는 상기 출력 노드에 접속된 부하(load)의 기생 커패시턴스를 고려하여 설정될 수 있다.
상기 제어 신호들은 제1 내지 제3 제어 신호들을 포함할 수 있고, 상기 보상 회로는, 상기 제2 제어 신호에 기초하여 상기 제1 제어 신호로 상기 제어 노드를 구동하기 위한 제2 구동 소자; 및 상기 제3 제어 신호에 기초하여 상기 제어 노드를 상기 제1 제어 신호의 활성화 레벨만큼 부스트하기 위한 제2 부스트 소자를 포함할 수 있다.
상기 제2 구동 소자는 프리차지 구간 동안 동작할 수 있고, 상기 제2 부스트 소자는 상기 프리차지 구간 이후의 보상 구간 동안 동작할 수 있다.
본 발명의 다른 측면에 따르면, 전자 장치는 입력 전압 신호가 인가되는 입력 노드와 출력 전압 신호가 출력되는 출력 노드 사이에 접속되고, 제어 노드에 인가되는 제어 전압에 기초하여 동작하는 제1 구동 소자; 상기 출력 노드와 출력 부스트신호가 입력되는 제1 노드 사이에 접속되는 제1 부스트 소자; 제1 제어 신호가 입력되는 제2 노드와 상기 제어 노드 사이에 접속되고, 제2 제어 신호에 기초하여 동작하는 제2 구동 소자; 및 상기 제어 노드와 제3 제어 신호가 입력되는 제3 노드 사이에 접속되는 제2 부스트 소자를 포함할 수 있다.
상기 출력 전압 신호의 활성화 레벨은 상기 입력 전압 신호의 활성화 레벨은 상기 입력 전압 신호의 활성화 레벨보다 높을 수 있다.
상기 제1 제어 신호의 활성화 레벨과 제2 제어 신호의 활성화 레벨과 제3 제어 신호의 활성화 레벨과 상기 출력 부스트신호의 활성화 레벨은 각각 상기 입력 전압 신호의 활성화 레벨에 상응하는 전압 레벨을 가질 수 있다.
상기 제1 및 제2 구동 소자와 상기 제1 부스트 소자는 구동 구간 동안 동작할 수 있고, 상기 제2 부스트 소자는 상기 구동 구간 이후의 부스트 구간 동안 동작할 수 있다.
상기 구동 구간과 상기 부스트 구간은 공백없이 연속될 수 있다.
상기 제1 구동 소자는 구동 구간 중 초기 구동 구간 동안 상기 입력 전압 신호의 활성화 레벨로 상기 출력 노드를 구동할 수 있고, 상기 제1 부스트 소자는 상기 구동 구간 이후의 부스트 구간 동안 상기 출력 부스트신호의 활성화 레벨만큼 상기 출력 노드를 부스트할 수 있고, 상기 제2 구동 소자는 상기 구동 구간 이전의 초기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동하고, 상기 구동 구간 중 후기 구동 구간 동안 상기 제1 제어 신호의 비활성화 레벨로 상기 제어 노드를 구동하고, 상기 부스트 구간 이후의 후기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동할 수 있고, 상기 제2 부스트 소자는 상기 구동 구간 중 중기 구동 구간 동안 상기 제3 제어 신호의 활성화 레벨만큼 상기 제어 노드를 부스트할 수 있다.
상기 제1 부스트 소자의 커패시턴스는 상기 출력 노드에 접속된 부하(load)의 기생 커패시턴스를 고려하여 설정될 수 있다.
본 발명의 또 다른 측면에 따르면, 전자 장치는 리셋 제어 신호와 전달 제어 신호와 선택 제어 신호에 기초하여 픽셀 신호들을 생성하기 위한 픽셀 어레이; 및 지속적으로 공급되는 공급 전압을 이용하여 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 어느 하나를 생성하고, 상기 공급 전압 대신 예정된 구간 동안 생성되는 신호들을 이용하여 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 나머지를 생성하기 위한 컨트롤러를 포함할 수 있다. 상기 신호들은 각각 제1 활성화 레벨을 가질 수 있고, 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 상기 나머지는 상기 제1 활성화 레벨보다 높은 제2 활성화 레벨을 가질 수 있다.
상기 신호들은 입력 전압 신호와 출력 부스트신호와 제1 내지 제3 제어 신호를 포함할 수 있고, 상기 컨트롤러는, 상기 입력 전압 신호가 인가되는 입력 노드와 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 상기 나머지가 생성되는 출력 노드 사이에 접속되고, 제어 노드에 인가되는 제어 전압에 기초하여 동작하는 제1 구동 소자; 상기 출력 노드와 상기 출력 부스트신호가 입력되는 제1 노드 사이에 접속되는 제1 부스트 소자; 제1 제어 신호가 입력되는 제2 노드와 상기 제어 노드 사이에 접속되고, 제2 제어 신호에 기초하여 동작하는 제2 구동 소자; 및 상기 제어 노드와 제3 제어 신호가 입력되는 제3 노드 사이에 접속되는 제2 부스트 소자를 포함할 수 있다.
상기 제1 부스트 소자의 커패시턴스는 상기 출력 노드에 접속된 상기 픽셀 어레이의 기생 커패시턴스를 고려하여 설정될 수 있다.
상기 픽셀 어레이는 상기 픽셀신호들을 생성하기 위한 픽셀들을 포함할 수 있고, 상기 픽셀들 각각에 포함된 스위칭 소자들과 상기 제1 및 제2 구동 소자들은 동일한 타입의 트랜지스터를 포함할 수 있다.
상기 제1 구동 소자는 구동 구간 중 초기 구동 구간 동안 상기 입력 전압 신호의 활성화 레벨로 상기 출력 노드를 구동할 수 있고, 상기 제1 부스트 소자는 상기 구동 구간 이후의 부스트 구간 동안 상기 출력 부스트신호의 활성화 레벨만큼 상기 출력 노드를 부스트할 수 있고, 상기 제2 구동 소자는 상기 구동 구간 이전의 초기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동하고, 상기 구동 구간 중 후기 구동 구간 동안 상기 제1 제어 신호의 비활성화 레벨로 상기 제어 노드를 구동하고, 상기 부스트 구간 이후의 후기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동할 수 있고, 상기 제2 부스트 소자는 상기 구동 구간 중 중기 구동 구간 동안 상기 제3 제어 신호의 활성화 레벨만큼 상기 제어 노드를 부스트할 수 있다.
본 발명의 실시예는 부스트 전압을 생성하기 위한 전압 생성기(예:DC-DC converter)를 구비하지 않고 간단한 회로만으로 부스트된 신호를 생성할 수 있으므로, 전자 장치의 면적을 줄일 수 있으면서도 상기 전자 장치의 동작 신뢰성을 향상시키는 효과가 있다.
도 1은 본 발명의 실시예에 따른 전자 장치의 블록 구성도이다.
도 2는 도 1에 도시된 픽셀 어레이의 일부의 내부 구성도이다.
도 3은 도 1에 도시된 로우 컨트롤러의 일부의 내부 구성도이다.
도 4는 도 1에 도시된 전자 장치의 동작을 설명하기 위한 타이밍도이다.
도 5는 도 4에 도시된 리셋 제어 신호의 생성 과정을 더욱 자세하게 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1에는 본 발명의 실시예에 따른 전자 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 전자 장치(100)는 픽셀 어레이(110), 로우 컨트롤러(120), 및 아날로그/디지털 컨버터(130)를 포함할 수 있다.
픽셀 어레이(110)는 로우 제어 신호들(CTRLs)에 기초하여 로우(row) 단위로 픽셀신호들을(PXOUTs) 생성할 수 있다. 도면에 도시되지 않았지만, 픽셀 어레이(110)는 로우 방향과 컬럼(column) 방향으로 배열된 복수의 픽셀을 포함할 수 있다.
로우 컨트롤러(120)는 픽셀 어레이(110)를 상기 로우 단위로 제어하기 위한 로우 제어 신호들(CTRLs)을 생성할 수 있다. 로우 제어 신호들(CTRLs)은 픽셀 어레이(110)의 로우마다 할당된 제어 신호들을 포함할 수 있고, 상기 제어 신호들은 아래에서 설명되는 리셋 제어 신호(RX), 전달 제어 신호(TX), 및 선택 제어 신호(SX)를 포함할 수 있다. 예컨대, 로우 컨트롤러(120)는 공급 전압(도면에 미도시)을 이용하여 리셋 제어 신호(RX), 전달 제어 신호(TX), 및 선택 제어 신호(SX) 중 어느 하나를 생성하고, 상기 공급 전압 대신 예정된 구간 동안 생성되는 신호들(VI, SC1, SC2, SC3, SC4)을 이용하여 리셋 제어 신호(RX), 전달 제어 신호(TX), 및 선택 제어 신호(SX) 중 나머지를 생성할 수 있다. 리셋 제어 신호(RX), 전달 제어 신호(TX), 및 선택 제어 신호(SX) 중 나머지는, 부스트된 신호로, 상기 나머지의 활성화 레벨은 신호들(VI, SC1, SC2, SC3, SC4)의 활성화 레벨보다 높을 수 있다. 상기 공급 전압은 전자 장치(100)의 외부로부터 지속적으로 공급되는 외부 전압일 수도 있고, 또는 전자 장치(100)의 내부에서 생성 및 공급되는 내부 전압일 수도 있다.
아날로그/디지털 컨버터(130)는 픽셀신호들(PXOUTs)을 디지털신호들(DOUTs)로 변환할 수 있다.
도 2에는 도 1에 도시된 픽셀 어레이(110)의 일예를 보인 회로도가 도시되어 있다. 도 2에는 설명의 편의를 위해 픽셀 어레이(110)에 포함된 상기 복수의 픽셀 중 하나의 픽셀만이 대표적으로 도시되어 있다.
도 2를 참조하면, 상기 픽셀은 포토 다이오드(PD), 플로팅 확산 노드(floating diffusion node)(FD), 초기화 소자(TR1), 전달 소자(TR2), 구동 소자(TR3), 및 선택 소자(TR4)를 포함할 수 있다.
포토 다이오드(PD)는 노출 구간 동안 입사광에 기초하여 광전하를 생성할 수 있다.
플로팅 확산 노드(FD)는 상기 광전하를 축적할 수 있다. 예컨대, 플로팅 확산 노드(FD)에는 기생 커패시터(도면에 미도시)가 접속될 수 있으며, 상기 기생 커패시터는 상기 광전하를 축적할 수 있다.
초기화 소자(TR1)는 리셋 제어 신호(RX)에 기초하여 플로팅 확산 노드(FD)를 소오스 전압(VDDPX)으로 리셋할 수 있다. 예컨대, 초기화 소자(TR1)는 리셋 제어 신호(RX)를 게이트로 입력받으며, 소오스 전압(VDDPX)단과 플로팅 확산 노드(FD) 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함할 수 있다.
전달 소자(TR2)는 전달 제어 신호(TX)에 기초하여 상기 광전하를 플로팅 확산 노드(FD)로 전달할 수 있다. 예컨대, 전달 소자(TR2)는 전달 제어 신호(TX)를 게이트로 입력받으며, 플로팅 확산 노드(FD)와 포토 다이오드(PD) 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함할 수 있다.
구동 소자(TR3)는 플로팅 확산 노드(FD)에 걸린 전압에 기초하여 소오스 전압(VDDPX)으로 선택부(SX)의 일단을 구동할 수 있다. 예컨대, 구동 소자(TR3)는 플로팅 확산 노드(FD)에 게이트가 접속되며, 소오스 전압(VDDPX)단과 선택부(SX) 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함할 수 있다.
선택 소자(TR4)는 선택 제어 신호(SX)에 기초하여 픽셀신호(PXOUT)를 컬럼 라인(COL1)을 통해 아날로그/디지털 컨버터(130)에게 출력할 수 있다. 예컨대, 선택 소자(TR4)는 선택 제어 신호(SX)를 게이트로 입력받으며, 구동부(DX)와 컬럼 라인(COL1) 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함할 수 있다.
도 3에는 도 1에 도시된 로우 컨트롤러(120)의 일예를 보인 회로도가 도시되어 있다. 도 3에는 설명의 편의를 위해 리셋 제어 신호(RX)를 생성하기 위한 회로만이 도시되어 있음에 유의한다. 아울러, 도 3에는 도 1에 도시된 픽셀 어레이(110) 중 리셋 제어 신호(RX)를 입력받는 픽셀들, 즉 어느 하나의 로우에 배열된 픽셀들의 등가 회로(EC)가 부가적으로 도시되어 있음에 유의한다.
도 3을 참조하면, 로우 컨트롤러(120)는 구동 회로(MN0), 부스트 회로(C2), 및 보상 회로(MN1, C1)를 포함할 수 있다.
구동 회로(MN1)는 제어 노드(VPP)에 인가된 제어 전압에 기초하여 입력 전압 신호(VI)로 출력 노드(VOUT)를 구동할 수 있다. 예컨대, 구동 회로(MN1)는 입력 전압 신호(VI)가 인가되는 입력 노드와 리셋 제어 신호(RX)가 출력되는 출력 노드(VOUT) 사이에 접속되고 상기 제어 노드(VPP)에 게이트가 접속된 NMOS 트랜지스터를 포함할 수 있다. 이하에서는 구동 회로(MN1)를 '제1 구동 소자'라 칭하여 설명한다.
부스트 회로(C1)는 출력 부스트신호(SC4)에 기초하여 출력 노드(VOUT)를 부스트할 수 있다. 예컨대, 부스트 회로(C1)는 출력 노드(VOUT)와 출력 부스트신호(SC4)가 입력되는 제1 노드 사이에 접속되는 커패시터를 포함할 수 있다. 부스트 회로(C1)에 포함된 상기 커패시터의 커패시턴스는 상기 출력 노드(VOUT)에 접속된 등가 회로(EC)의 기생 커패시턴스(CP)를 고려하여 설정될 수 있다. 이하에서는 부스트 회로(C1)를 '제1 부스트 소자'라 칭하여 설명한다.
보상 회로(MN1, C2)는 제1 내지 제3 제어 신호(SC1, SC2, SC3)에 기초하여 구동 회로(MN0)에 의해 발생하는 전압강하를 보상하기 위한 상기 제어 전압을 제어 노드(VPP)에 인가할 수 있다. 예컨대, 보상 회로(MN1, C2)는 제2 구동 소자(MN2), 및 제2 부스트 소자(C2)를 포함할 수 있다.
제2 구동 소자(MN2)는 제2 제어 신호(SC2)에 기초하여 제1 제어 신호(SC1)로 제어 노드(VPP)를 구동할 수 있다. 제2 구동 소자(MN2)는 제어 노드(VPP)와 제1 제어 신호(SC1)가 입력되는 제2 노드 사이에 접속되고 제2 제어 신호(SC2)에 기초하여 동작하는 NMOS 트랜지스터를 포함할 수 있다.
제2 부스트 소자(C2)는 제3 제어 신호(SC3)에 기초하여 제어 노드(VPP)를 제1 제어 신호(SC1)의 활성화 레벨만큼 부스트할 수 있다. 부스트 소자(C2)는 제어 노드(VPP)와 제3 제어 신호(SC3)가 입력되는 제3 노드 사이에 접속되는 커패시터를 포함할 수 있다.
참고로, 각각의 픽셀에 포함된 스위칭 소자들(즉, 초기화 소자(TR1), 전달 소자(TR2), 구동 소자(TR3), 및 선택 소자(TR4))과 로우 컨트롤러(120)에 포함된 스위칭 소자들(즉, 제1 구동 소자(MN1), 및 제2 구동 소자(MN2))은 모두 동일한 타입의 트랜지스터(즉, NMOS 트랜지스터)를 포함함을 알 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 전자 장치(100)의 동작을 도 4 및 도 5를 참조하여 설명한다.
도 4에는 도 1에 도시된 전자 장치(100)의 동작을 설명하기 위한 타이밍도가 도시되어 있다. 도 4에서는 설명의 편의를 위해 픽셀 어레이(110)에 포함된 픽셀들 중 어느 하나의 로우(row)에 배열된 픽셀들을 제어하는 과정을 설명하기 위한 타이밍도가 도시되어 있음에 유의한다.
도 4를 참조하면, 로우 컨트롤러(120)는 싱글 로우 타임 구간 동안 리셋 제어 신호(RX), 전달 제어 신호(TX), 및 선택 제어 신호(SX)를 생성할 수 있다. 예컨대, 로우 컨트롤러(120)는 선택 제어 신호(SX)를 상기 싱글 로우 타임 구간 동안 논리 하이 레벨로 활성화한 상태에서 리셋 구간 동안 리셋 제어 신호(RX)를 논리 하이 레벨로 활성화한 다음 전달 구간 동안 전달 제어 신호(TX)를 논리 하이 레벨로 활성화할 수 있다.
상기 어느 하나의 로우에 배열된 픽셀들은 리셋 제어 신호(RX), 전달 제어 신호(TX), 및 선택 제어 신호(SX)에 기초하여 픽셀신호들(PXOUTs)을 동시에 생성할 수 있다. 상기 어느 하나의 로우에 배열된 픽셀들 중 어느 하나의 픽셀의 동작을 대표적으로 더욱 자세하게 설명하면 다음과 같다. 선택 소자(TR4)는 선택 제어 신호(SX)에 기초하여 구동 소자(TR3)와 컬럼 라인(COL1)을 접속할 수 있다. 초기화 소자(TR1)는 리셋 제어 신호(RX)에 기초하여 상기 리셋 구간 동안 플로팅 확산 노드(FD)를 소오스 전압(VDDPX)으로 리셋할 수 있다. 구동 소자(TR3)는 플로팅 확산 노드(FD)에 걸린 전압에 대응하는 리셋 신호를 상기 리셋 구간 동안 생성할 수 있다. 선택 소자(TR4)는 상기 리셋 신호를 픽셀신호(PXOUT)로서 컬럼 라인(COL1)을 통해 아날로그/디지털 컨버터(130)로 출력할 수 있다. 계속해서, 전달 소자(TR2)는 전달 제어 신호(TX)에 기초하여 상기 전달 구간 동안 상기 광전하를 플로팅 확산 노드(FD)로 전달할 수 있다. 구동 소자(TR3)는 플로팅 확산 노드(FD)에 걸린 전압에 대응하는 데이터 신호를 상기 전달 구간 동안 생성할 수 있다. 선택 소자(TR4)는 상기 데이터 신호를 픽셀신호(PXOUT)로서 컬럼 라인(COL1)을 통해 아날로그/디지털 컨버터(130)로 출력할 수 있다.
도 5에는 도 4에 도시된 리셋 제어 신호(RX)의 생성 과정을 더욱 자세하게 설명하기 위한 타이밍도가 도시되어 있다.
도 5를 참조하면, 초기 프리차지 구간(A) 동안, 제1 및 제2 제어신호(SC1, SC2)는 논리 하이 레벨로 활성화될 수 있다. 제2 구동 소자(MN2)는 초기 프리차지 구간(A) 동안 제1 제어신호(SC1)의 활성화 레벨(VDD)로 제어 노드(VPP)를 구동할 수 있다. 이때, 제어 노드(VPP)는 제2 부스트 회로(C2)에 의해 제1 제어신호(SC1)의 활성화 레벨(VDD)에서 제2 구동 소자(MN2)의 문턱 전압(Vth)을 뺀 전압 레벨(VDD-Vth)만큼 충전될 수 있다. 이에 따라, 제1 구동 소자(MN1)는 제어 노드(VPP)에 인가된(즉, 충전된) 상기 제어 전압에 기초하여 입력 전압 신호(VI)로 출력 노드(VOUT)를 구동할 수 있다. 이때, 출력 노드(VOUT)는 입력 전압 신호(VI)의 비활성화 레벨(VSS)에 상응할 수 있다. 그러므로, 리셋 제어 신호(RX)는 초기 프리차지 구간(A) 동안 입력 전압 신호(VI)의 비활성화 레벨(VSS)을 가질 수 있다.
초기 프리차지 구간(A) 이후의 구동 구간(B, C, D) 동안, 입력 전압 신호(VI)는 논리 하이 레벨로 활성화될 수 있다.
구동 구간(B, C, D) 중 초기 구동 구간(B) 동안, 제1 구동 소자(MN1)는 제어 노드(VPP)에 인가된(즉, 충전된) 상기 제어 전압에 기초하여 입력 전압 신호(VI)로 출력 노드(VOUT)를 구동할 수 있다. 이때, 출력 노드(VOUT)는 제1 부스트 회로(C1)에 의해 입력 전압 신호(VI)의 활성화 레벨(VDD)에서 제1 구동 소자의 문턱 전압(Vth)과 제2 구동 소자(MN2)의 문턱 전압(Vth)을 뺀 전압 레벨(VDD-2xVth)만큼 충전될 수 있다. 그러므로, 리셋 제어 신호(RX)는 초기 구동 구간(B) 동안 입력 전압 신호(VI)의 활성화 레벨(VDD)에서 제1 구동 소자의 문턱 전압(Vth)과 제2 구동 소자(MN2)의 문턱 전압(Vth)을 뺀 전압 레벨(VDD-2xVth)을 가질 수 있다.
구동 구간(B, C, D) 중 보상 구간인 중기 구동 구간(C) 동안, 제3 제어 신호(SC3)는 논리 하이 레벨로 활성화될 수 있다. 제2 부스트 소자(C2)는 제3 제어 신호(SC3)의 활성화 레벨만큼 제어 노드(VPP)를 부스트할 수 있다. 이때, 제어 노드(VPP)는 제1 제어신호(SC1)의 활성화 레벨(VDD)에서 제2 구동 소자(MN2)의 문턱 전압(Vth)을 빼고 제3 제어신호(SC3)의 활성활 레벨(VDD)을 합산한 전압 레벨(2xVDD-Vth)을 가질 수 있다. 이에 따라, 제1 구동 소자(MN1)는 제어 노드(VPP)에 인가된(즉, 부스트된) 상기 제어 전압에 기초하여 입력 전압 신호(VI)로 출력 노드(VOUT)를 충분히 구동할 수 있다. 즉, 제1 구동 소자(MN1)에 의해 발생하는 전압강하가 보상될 수 있다. 그러므로, 리셋 제어 신호(RX)는 중기 구동 구간(C) 동안 입력 전압 신호(VI)의 활성화 레벨(VDD)을 가질 수 있다.
구동 구간(B, C, D) 중 후기 구동 구간(D) 동안, 제2 제어신호(SC2)는 논리 하이 레벨로 활성화될 수 있다. 제2 구동 소자(MN2)는 후기 구동 구간(D) 동안 제1 제어신호(SC1)의 비활성화 레벨(VSS)로 제어 노드(VPP)를 구동할 수 있다. 이때, 제어 노드(VPP)는 제1 제어신호(SC1)의 비활성화 레벨(VSS)만큼 방전될 수 있다. 한편, 리셋 제어 신호(RX)는 후기 구동 구간(D) 동안 제1 부스트 회로(C2)에 의해 중기 구동 구간(C)과 동일한 레벨(VDD)로 유지될 수 있다.
구동 구간(B, C, D) 이후의 부스트 구간(E) 동안, 출력 부스트신호(SC4)는 논리 하이 레벨로 활성화될 수 있다. 제1 부스트 소자(C1)는 부스트 구간(E) 동안 출력 부스트신호(SC4)의 활성화 레벨(VDD)만큼 출력 노드(VOUT)를 부스트할 수 있다. 이때, 출력 노드(VOUT)는 후기 구동 구간(D) 동안 유지된 레벨(VDD)과 출력 부스트신호(SC4)의 활성활 레벨(VDD)을 합산한 전압 레벨(2xVDD)을 가져야 할 것이나, 픽셀 어레이(110)의 기생 커패시터(CP)로 인해 상기 합산한 전압 레벨(2xVDD)보다 낮은 전압 레벨을 가질 수 있다. 예컨대, 만약 제1 부스트 회로(C1)의 커패시턴스와 픽셀 어레이(110)의 기생 커패시터(CP)의 커패시턴스가 같다면, 출력 노드(VOUT)는 상기 유지된 레벨(VDD)과 절반의 전압 레벨(1/2xVDD) - 출력 부스트신호(SC4)의 활성활 레벨(VDD)의 절반을 말함 - 을 합산한 전압 레벨(3/2xVDD)를 가질 수 있다.
부스트 구간(E) 이후의 후기 프리차지 구간(F) 동안, 제1 및 제2 제어신호(SC1, SC2)는 논리 하이 레벨로 활성화될 수 있다. 제2 구동 소자(MN2)는 후기 프리차지 구간(F) 동안 제1 제어신호(SC1)의 활성화 레벨(VDD)로 제어 노드(VPP)를 구동할 수 있다. 이때, 제어 노드(VPP)는 제2 부스트 회로(C2)에 의해 제1 제어신호(SC1)의 활성화 레벨(VDD)에서 제2 구동 소자(MN2)의 문턱 전압(Vth)을 뺀 전압 레벨(VDD-Vth)만큼 충전될 수 있다. 이에 따라, 제1 구동 소자(MN1)는 제어 노드(VPP)에 인가된(즉, 충전된) 상기 제어 전압에 기초하여 입력 전압 신호(VI)로 출력 노드(VOUT)를 구동할 수 있다. 이때, 출력 노드(VOUT)는 입력 전압 신호(VI)의 비활성화 레벨(VSS)에 상응할 수 있다. 그러므로, 리셋 제어 신호(RX)는 후기 프리차지 구간(F) 동안 입력 전압 신호(VI)의 비활성화 레벨(VSS)을 가질 수 있다.
이와 같은 본 발명의 실시예에 따르면, 픽셀에 포함된 스위칭 소자들과 로우 컨트롤러에 포함된 스위칭 소자들을 동일한 타입의 트랜지스터로 구성함으로써 제조 공정의 용이성을 향상시키는 이점이 있고, 공급 전압 대신 노멀한 활성화 레벨을 가지는 신호들을 이용하여 부스트된 신호를 생성시 구동 소자에 의해 발생하는 전압강하를 보상할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 전자 장치 110 : 로우 컨트롤러
120 : 픽셀 어레이 130 : 아날로그/디지털 컨버터

Claims (20)

  1. 제어 노드에 인가되는 제어 전압에 기초하여 입력 전압 신호로 출력 노드를 구동하기 위한 구동 회로;
    출력 부스트신호에 기초하여 상기 출력 노드를 부스트하기 위한 부스트 회로; 및
    제어 신호들에 기초하여, 상기 구동 회로에 의해 발생하는 전압강하를 보상하기 위한 상기 제어 전압을 상기 제어 노드에 인가하기 위한 보상 회로
    를 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 출력 노드를 통해 생성되는 출력 전압 신호의 활성화 레벨은 상기 입력 전압 신호의 활성화 레벨보다 높은 전자 장치.
  3. 제1항에 있어서,
    상기 제어 신호들의 활성화 레벨과 상기 출력 부스트신호의 활성화 레벨은 각각 상기 입력 전압 신호의 활성화 레벨에 상응하는 전압 레벨을 가지는 전자 장치.
  4. 제1항에 있어서,
    상기 구동 회로는 구동 구간 동안 동작하고,
    상기 부스트 회로는 상기 구동 구간 이후의 부스트 구간 동안 동작하는 전자 장치.
  5. 제4항에 있어서,
    상기 구동 구간과 상기 부스트 구간은 공백없이 연속되는 전자 장치.
  6. 제1항에 있어서,
    상기 구동 회로는 제1 구동 소자를 포함하고,
    상기 부스트 회로는 제1 부스트 소자를 포함하며,
    상기 제1 부스트 소자의 커패시턴스는 상기 출력 노드에 접속된 부하(load)의 기생 커패시턴스를 고려하여 설정되는 전자 장치.
  7. 제1항에 있어서,
    상기 제어 신호들은 제1 내지 제3 제어 신호들을 포함하고,
    상기 보상 회로는,
    상기 제2 제어 신호에 기초하여 상기 제1 제어 신호로 상기 제어 노드를 구동하기 위한 제2 구동 소자; 및
    상기 제3 제어 신호에 기초하여 상기 제어 노드를 상기 제1 제어 신호의 활성화 레벨만큼 부스트하기 위한 제2 부스트 소자를 포함하는 전자 장치.
  8. 제7항에 있어서,
    상기 제2 구동 소자는 프리차지 구간 동안 동작하고,
    상기 제2 부스트 소자는 상기 프리차지 구간 이후의 보상 구간 동안 동작하는 전자 장치.
  9. 입력 전압 신호가 인가되는 입력 노드와 출력 전압 신호가 출력되는 출력 노드 사이에 접속되고, 제어 노드에 인가되는 제어 전압에 기초하여 동작하는 제1 구동 소자;
    상기 출력 노드와 출력 부스트신호가 입력되는 제1 노드 사이에 접속되는 제1 부스트 소자;
    제1 제어 신호가 입력되는 제2 노드와 상기 제어 노드 사이에 접속되고, 제2 제어 신호에 기초하여 동작하는 제2 구동 소자; 및
    상기 제어 노드와 제3 제어 신호가 입력되는 제3 노드 사이에 접속되는 제2 부스트 소자
    를 포함하는 전자 장치.
  10. 제9항에 있어서,
    상기 출력 전압 신호의 활성화 레벨은 상기 입력 전압 신호의 활성화 레벨보다 높은 전자 장치.
  11. 제9항에 있어서,
    상기 제1 제어 신호의 활성화 레벨과 제2 제어 신호의 활성화 레벨과 제3 제어 신호의 활성화 레벨과 상기 출력 부스트신호의 활성화 레벨은 각각 상기 입력 전압 신호의 활성화 레벨에 상응하는 전압 레벨을 가지는 전자 장치.
  12. 제9항에 있어서,
    상기 제1 및 제2 구동 소자와 상기 제1 부스트 소자는 구동 구간 동안 동작하고,
    상기 제2 부스트 소자는 상기 구동 구간 이후의 부스트 구간 동안 동작하는 전자 장치.
  13. 제12항에 있어서,
    상기 구동 구간과 상기 부스트 구간은 공백없이 연속되는 전자 장치.
  14. 제9항에 있어서,
    상기 제1 구동 소자는 구동 구간 중 초기 구동 구간 동안 상기 입력 전압 신호의 활성화 레벨로 상기 출력 노드를 구동하고,
    상기 제1 부스트 소자는 상기 구동 구간 이후의 부스트 구간 동안 상기 출력 부스트신호의 활성화 레벨만큼 상기 출력 노드를 부스트하고,
    상기 제2 구동 소자는 상기 구동 구간 이전의 초기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동하고, 상기 구동 구간 중 후기 구동 구간 동안 상기 제1 제어 신호의 비활성화 레벨로 상기 제어 노드를 구동하고, 상기 부스트 구간 이후의 후기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동하고,
    상기 제2 부스트 소자는 상기 구동 구간 중 중기 구동 구간 동안 상기 제3 제어 신호의 활성화 레벨만큼 상기 제어 노드를 부스트하는 전자 장치.
  15. 제9항에 있어서,
    상기 제1 부스트 소자의 커패시턴스는 상기 출력 노드에 접속된 부하(load)의 기생 커패시턴스를 고려하여 설정되는 전자 장치.
  16. 리셋 제어 신호와 전달 제어 신호와 선택 제어 신호에 기초하여 픽셀 신호들을 생성하기 위한 픽셀 어레이; 및
    지속적으로 공급되는 공급 전압을 이용하여 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 어느 하나를 생성하고, 상기 공급 전압 대신 예정된 구간 동안 생성되는 신호들을 이용하여 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 나머지를 생성하기 위한 컨트롤러를 포함하며,
    상기 신호들은 각각 제1 활성화 레벨을 가지고,
    상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 상기 나머지는 상기 제1 활성화 레벨보다 높은 제2 활성화 레벨을 가지는
    전자 장치.
  17. 제16항에 있어서,
    상기 신호들은 입력 전압 신호와 출력 부스트신호와 제1 내지 제3 제어 신호를 포함하고,
    상기 컨트롤러는,
    상기 입력 전압 신호가 인가되는 입력 노드와 상기 리셋 제어 신호와 상기 전달 제어 신호와 상기 선택 제어 신호 중 상기 나머지가 생성되는 출력 노드 사이에 접속되고, 제어 노드에 인가되는 제어 전압에 기초하여 동작하는 제1 구동 소자;
    상기 출력 노드와 상기 출력 부스트신호가 입력되는 제1 노드 사이에 접속되는 제1 부스트 소자;
    제1 제어 신호가 입력되는 제2 노드와 상기 제어 노드 사이에 접속되고, 제2 제어 신호에 기초하여 동작하는 제2 구동 소자; 및
    상기 제어 노드와 제3 제어 신호가 입력되는 제3 노드 사이에 접속되는 제2 부스트 소자
    를 포함하는 전자 장치.
  18. 제17항에 있어서,
    상기 제1 부스트 소자의 커패시턴스는 상기 출력 노드에 접속된 상기 픽셀 어레이의 기생 커패시턴스를 고려하여 설정되는 전자 장치.
  19. 제17항에 있어서,
    상기 픽셀 어레이는 상기 픽셀신호들을 생성하기 위한 픽셀들을 포함하고,
    상기 픽셀들 각각에 포함된 스위칭 소자들과 상기 제1 및 제2 구동 소자들은 동일한 타입의 트랜지스터를 포함하는 전자 장치.
  20. 제17항에 있어서,
    상기 제1 구동 소자는 구동 구간 중 초기 구동 구간 동안 상기 입력 전압 신호의 활성화 레벨로 상기 출력 노드를 구동하고,
    상기 제1 부스트 소자는 상기 구동 구간 이후의 부스트 구간 동안 상기 출력 부스트신호의 활성화 레벨만큼 상기 출력 노드를 부스트하고,
    상기 제2 구동 소자는 상기 구동 구간 이전의 초기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동하고, 상기 구동 구간 중 후기 구동 구간 동안 상기 제1 제어 신호의 비활성화 레벨로 상기 제어 노드를 구동하고, 상기 부스트 구간 이후의 후기 프리차지 구간 동안 상기 제1 제어 신호의 활성화 레벨로 상기 제어 노드를 구동하고,
    상기 제2 부스트 소자는 상기 구동 구간 중 중기 구동 구간 동안 상기 제3 제어 신호의 활성화 레벨만큼 상기 제어 노드를 부스트하는 전자 장치.
KR1020180036863A 2018-03-29 2018-03-29 전자 장치 KR102490273B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180036863A KR102490273B1 (ko) 2018-03-29 2018-03-29 전자 장치
US16/190,845 US10728478B2 (en) 2018-03-29 2018-11-14 Electronic device
CN201811364027.3A CN110324542B (zh) 2018-03-29 2018-11-16 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180036863A KR102490273B1 (ko) 2018-03-29 2018-03-29 전자 장치

Publications (2)

Publication Number Publication Date
KR20190114331A true KR20190114331A (ko) 2019-10-10
KR102490273B1 KR102490273B1 (ko) 2023-01-20

Family

ID=68057466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036863A KR102490273B1 (ko) 2018-03-29 2018-03-29 전자 장치

Country Status (3)

Country Link
US (1) US10728478B2 (ko)
KR (1) KR102490273B1 (ko)
CN (1) CN110324542B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054714A1 (ko) 2019-09-17 2021-03-25 엘티소재주식회사 헤테로고리 화합물 및 이를 포함하는 유기 발광 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476751B1 (ko) * 2018-03-29 2022-12-13 에스케이하이닉스 주식회사 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041013A (ko) * 2004-11-08 2006-05-11 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US20080074519A1 (en) * 2006-08-29 2008-03-27 Jeffrey Rysinski Row driver circuitry for imaging devices and related method of operation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072729A (en) * 1998-08-24 2000-06-06 Micron Technology, Inc. Data-output driver circuit and method
AU2003900746A0 (en) * 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
JP2005328275A (ja) * 2004-05-13 2005-11-24 Canon Inc 固体撮像装置および撮像システム
US20060114345A1 (en) * 2004-12-01 2006-06-01 Jiangfeng Wu Low power programmable reset pump for CMOS imagers
US7068024B1 (en) * 2004-12-30 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage
US7495501B2 (en) 2005-12-27 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device having the same
JP5205155B2 (ja) * 2007-08-31 2013-06-05 パナソニック株式会社 固体撮像素子
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
JP5343540B2 (ja) * 2008-12-05 2013-11-13 富士通セミコンダクター株式会社 半導体デバイスおよびシステム
CN102625057B (zh) * 2011-01-26 2015-03-11 英属开曼群岛商恒景科技股份有限公司 暗阳补偿电路
WO2014100507A2 (en) * 2012-12-21 2014-06-26 Flir Systems, Inc. Systems and methods for monitoring power systems
US10050522B2 (en) 2015-02-15 2018-08-14 Skyworks Solutions, Inc. Interleaved dual output charge pump
CA3025801A1 (en) * 2015-06-02 2016-12-08 Uti Limited Partnership Image sensor circuits and methods
EP3174208B1 (en) * 2015-11-30 2019-09-18 Nokia Technologies Oy Sensing apparatus and associated methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041013A (ko) * 2004-11-08 2006-05-11 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US20080074519A1 (en) * 2006-08-29 2008-03-27 Jeffrey Rysinski Row driver circuitry for imaging devices and related method of operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054714A1 (ko) 2019-09-17 2021-03-25 엘티소재주식회사 헤테로고리 화합물 및 이를 포함하는 유기 발광 소자

Also Published As

Publication number Publication date
KR102490273B1 (ko) 2023-01-20
CN110324542A (zh) 2019-10-11
US20190306446A1 (en) 2019-10-03
CN110324542B (zh) 2021-11-16
US10728478B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP4905501B2 (ja) 固体撮像装置の駆動方法
US9041583B2 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
US11394910B2 (en) Image sensing device generating pixel signal with boost voltage and operating method thereof
JP4534804B2 (ja) 撮像デバイス
KR102453812B1 (ko) 이미지 센싱 장치 및 그의 구동 방법
KR102490273B1 (ko) 전자 장치
US9781372B2 (en) Driver and image sensing device including the same
US20120228476A1 (en) Solid-state imaging device and imaging apparatus
US9762819B2 (en) Voltage generator and image sensing device including the same
KR20170111103A (ko) 픽셀 출력 레벨 제어 장치 및 그를 이용한 씨모스 이미지 센서
KR102476751B1 (ko) 전자 장치
JPH07322606A (ja) 昇圧回路及びこれを用いた固体撮像装置
US20090283663A1 (en) Solid-state imaging device and driving method thereof
JP2017017233A (ja) 撮像装置、撮像装置の駆動方法および撮像システム
KR102476722B1 (ko) 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US11930288B2 (en) Pixel drive voltage generation using a charge pump
JP5092618B2 (ja) 固体撮像装置、及び、電子カメラ
KR20170086867A (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센싱 장치 및 상기 이미지 센싱 장치의 구동 방법
JP2006129127A (ja) 電圧供給回路及びそれを用いた固体撮像装置
JP2007228507A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant