KR20210124714A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20210124714A
KR20210124714A KR1020200042090A KR20200042090A KR20210124714A KR 20210124714 A KR20210124714 A KR 20210124714A KR 1020200042090 A KR1020200042090 A KR 1020200042090A KR 20200042090 A KR20200042090 A KR 20200042090A KR 20210124714 A KR20210124714 A KR 20210124714A
Authority
KR
South Korea
Prior art keywords
pixels
signal line
level
floating diffusion
signal
Prior art date
Application number
KR1020200042090A
Other languages
English (en)
Inventor
곽평수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200042090A priority Critical patent/KR20210124714A/ko
Priority to CN202011237658.6A priority patent/CN113497904B/zh
Priority to US16/952,491 priority patent/US11342366B2/en
Publication of KR20210124714A publication Critical patent/KR20210124714A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H04N5/3741—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H04N5/357—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 제1 로우에 포함된 복수의 픽셀들, 상기 복수의 픽셀들에 부스팅 전압을 전달하는 제1 신호 라인, 상기 제1 신호 라인의 상측으로 인접하게 배치된 제2 신호 라인과 상기 제1 신호 라인의 사이에 접속되는 제1 밴딩 스위치 트랜지스터, 및 상기 제1 신호 라인의 하측으로 인접하게 배치된 제3 신호 라인과 상기 제1 신호 라인의 사이에 접속되는 제2 밴딩 스위치 트랜지스터를 포함할 수 있다.

Description

이미지 센싱 장치{Image Sensing device}
본 개시는 서로 인접하게 배치되는 픽셀들을 포함하는 이미지 센싱 장치에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서는 크게 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다. CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고 전력 소모가 매우 낮으며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. 최근에는 모바일 기기에 보다 적합한 특성으로 인하여 CMOS 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 기술적 사상은 서로 인접하는 픽셀 간에 전달될 수 있는 노이즈를 저감할 수 있는 이미지 센서를 제공하기 위함이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 제1 로우에 포함된 복수의 픽셀들, 상기 복수의 픽셀들에 부스팅 전압을 전달하는 제1 신호 라인, 상기 제1 신호 라인의 상측으로 인접하게 배치된 제2 신호 라인과 상기 제1 신호 라인의 사이에 접속되는 제1 밴딩 스위치 트랜지스터, 및 상기 제1 신호 라인의 하측으로 인접하게 배치된 제3 신호 라인과 상기 제1 신호 라인의 사이에 접속되는 제2 밴딩 스위치 트랜지스터를 포함할 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치는, n x m(n과 m은 2이상의 정수) 매트릭스로 배열된 복수의 픽셀들, 각각이 상기 복수의 픽셀들 중 동일한 로우에 속한 픽셀들에 부스팅 전압을 전달하는 복수의 신호 라인들, 및 각각이 상기 복수의 신호 라인들 중 서로 인접하는 신호 라인들 사이에 접속되는 복수의 밴딩 스위치 트랜지스터들을 포함할 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 동일한 로우에 속한 픽셀들 간의 밴딩 노이즈(banding noise)의 전달을 최소화할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 블록도이다.
도 2는 도 1에 도시된 픽셀 어레이를 간략히 나타낸 도면이다.
도 3은 도 2에 도시된 일부 픽셀들 및 이에 연결된 일부 소자들을 도시한 도면이다.
도 4는 도 3에 도시된 픽셀 어레이의 일부의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 블록도이다.
도 1을 참조하면, 이미지 센서(100)는 CMOS(Complementary metal-oxide-semiconductor) 이미지 센서로서, 이미지 센싱 장치로 불릴 수 있다. 이미지 센서(100)는 픽셀 어레이(pixel array, 110), 로우 디코더(row decoder, 120), 상관 이중 샘플러(Correlate Double Sampler; CDS, 130), 아날로그-디지털 컨버터(Analog-Digital Converter; ADC, 140), 출력 버퍼(output buffer, 150), 컬럼 디코더(column decoder, 160) 및 타이밍 컨트롤러(timing controller, 170) 를 포함할 수 있다. 여기서, 이미지 센서(100)의 각 구성은 예시적인 것에 불과하며, 필요에 따라 적어도 일부의 구성이 추가되거나 생략될 수 있다.
픽셀 어레이(110)는 2차원으로 배열된 복수의 단위 픽셀들(Unit Pixels)을 포함할 수 있다. 복수의 단위 픽셀들은 각 단위 픽셀의 단위로 또는 적어도 2이상의 단위 픽셀들이 적어도 하나의 소자를 공유하는 공유 픽셀(shared pixel) 단위로 광 신호를 전기적 신호로 변환할 수 있다. 각 단위 픽셀 또는 공유 픽셀은 3T 픽셀, 4T 픽셀 또는 5T 픽셀에 해당할 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 또한, 공유 픽셀은 4개의 단위 픽셀들이 적어도 하나의 소자를 공유하는 4-shared pixels, 또는 8개의 단위 픽셀들이 적어도 하나의 소자를 공유하는 8-shared pixels일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 픽셀 어레이(110)는 로우 디코더(120)로부터 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호 등을 포함하는 구동 신호를 수신할 수 있으며, 구동 신호에 의하여 픽셀 어레이(110)는 구동될 수 있다.
로우 디코더(120)는 타이밍 컨트롤러(170)의 제어에 따라 픽셀 어레이(110)를 구동할 수 있다. 구체적으로, 로우 디코더(120)는 픽셀 어레이(110)의 적어도 하나의 로우를 선택할 수 있다. 로우 디코더(120)는 복수의 로우들 중 적어도 하나의 로우를 선택하기 위하여 로우 선택 신호를 생성할 수 있다. 그리고, 로우 디코더(120)는 선택된 적어도 하나의 로우에 대응하는 픽셀들에 대해 픽셀 리셋 신호 및 전송 신호를 순차적으로 인에이블시킬 수 있다. 이에 따라, 선택된 로우의 픽셀들 각각으로부터 생성되는 아날로그 형태의 기준 신호와 영상 신호가 순차적으로 상관 이중 샘플러(130)로 전달될 수 있다. 여기서, 기준 신호와 영상 신호는 픽셀 신호로 통칭될 수 있다.
상관 이중 샘플러(130)는 픽셀 어레이(110)로부터 복수의 컬럼 라인들 각각에 제공되는 기준 신호와 영상 신호를 순차적으로 샘플링 및 홀딩(sampling and holding)할 수 있다. 즉, 상관 이중 샘플러(130)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 기준 신호와 영상 신호의 레벨을 샘플링하고 홀딩할 수 있다.
상관 이중 샘플러(130)는 타이밍 컨트롤러(170)의 제어에 따라 컬럼들 각각의 기준 신호와 영상 신호를 상관 이중 샘플링 신호로서 ADC(140)로 전달할 수 있다.
ADC(140)는 상관 이중 샘플러(130)로부터 출력되는 각각의 컬럼들에 대한 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다. ADC(140)는 각각의 컬럼에 대한 상관 이중 샘플링 신호 및 타이밍 컨트롤러(170)로부터 제공되는 램프 신호(ramp signal)를 기반으로 카운팅 동작과 연산 동작을 수행함에 따라 각각의 컬럼에 해당하는 노이즈(예컨대, 각 픽셀 고유의 리셋 노이즈)가 제거된 디지털 형태의 영상 데이터를 생성할 수 있다.
ADC(140)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 복수의 컬럼 카운터들을 포함하고, 컬럼 카운터들을 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환시켜 영상 데이터를 생성할 수 있다. 다른 실시예에 따라, ADC(140)는 하나의 글로벌 카운터를 포함하고, 글로벌 카운터에서 제공되는 글로벌 코드를 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환시킬 수 있다.
출력 버퍼(150)는 ADC(140)에서 제공되는 각각의 컬럼 단위의 영상 데이터를 캡쳐하여 출력할 수 있다. 출력 버퍼(150)는 타이밍 컨트롤러(170)의 제어에 따라 ADC(140)에서 출력되는 영상 데이터를 일시 저장할 수 있다. 출력 버퍼(150)는 이미지 센서(100)와 연결된 다른 장치 사이의 전송(또는 처리) 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
컬럼 디코더(160)는 타이밍 컨트롤러(170)의 제어에 따라 출력 버퍼(150)의 컬럼을 선택하고, 선택된 출력 버퍼(150) 컬럼에 일시 저장된 영상 데이터가 순차적으로 출력될 수 있다. 구체적으로, 컬럼 디코더(160)는 타이밍 컨트롤러(170)로부터 어드레스 신호를 수신할 수 있으며, 컬럼 디코더(160)는 어드레스 신호를 기반으로 컬럼 선택 신호를 생성하여 출력 버퍼(150)의 컬럼을 선택함으로써, 선택된 출력 버퍼(150)의 컬럼으로부터 영상 데이터가 출력 신호(SO)로 출력되도록 제어할 수 있다.
타이밍 컨트롤러(170)는 로우 디코더(120), ADC(140), 출력 버퍼(150) 및 컬럼 디코더(160)를 제어할 수 있다.
타이밍 컨트롤러(170)는 이미지 센서(100)의 각 구성의 동작에 요구되는 클럭 신호, 타이밍 컨트롤을 위한 제어 신호, 및 로우 또는 컬럼을 선택하기 위한 어드레스 신호들을 로우 디코더(120), 컬럼 디코더(160), ADC(140) 및 출력 버퍼(150)에 제공할 수 있다. 실시예에 따라, 타이밍 컨트롤러(170)는 로직 제어회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop, PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
도 2는 도 1에 도시된 픽셀 어레이를 간략히 나타낸 도면이다.
도 2를 참조하면, 픽셀 어레이(200)는 도 1에 도시된 픽셀 어레이(110)를 간략히 나타낸 것이며, 픽셀 어레이(200)는 n(n은 2이상의 정수)개의 로우들(rows)과 m(m은 2이상의 정수)개의 컬럼들(columns)로 구성된 n x m 매트릭스 형태로 배열된 복수의 픽셀들(Px_y)을 포함할 수 있다. 여기서, 각 픽셀을 지시하는 Px_y에서 x(x는 1이상의 정수)는 해당 픽셀이 포함된 로우를 의미하고, y(y는 1이상의 정수)는 해당 픽셀이 포함된 컬럼을 의미할 수 있다. 예를 들어, P2_3은 2번째 로우에 포함되고, 3번째 컬럼에 포함되는 픽셀을 의미할 수 있다.
각 픽셀(Px_y)은 입사광의 광량에 대응하는 광전하를 생성하고, 생성된 광전하를 플로팅 디퓨전(floating diffusion)이라 불리는 센싱 노드에 축적하고, 광전하를 축적한 플로팅 디퓨전의 전압 레벨을 전기 신호로 변환함에 의해, 입사광을 감지할 수 있다. 픽셀이 소형화 됨에 따라, 각 픽셀(Px_y)이 차지할 수 있는 면적이 줄어 들게 되고, 정션 커패시터(junction capacitor)로 구현되는 플로팅 디퓨전의 면적 역시 줄어들게 됨에 따라 플로팅 디퓨전의 정전 용량을 일정 용량 이상 확보하기 어렵게 될 수 있다. 이 경우, 입사광의 광량이 상대적으로 많은 고조도의 조건에서, 플로팅 디퓨전이 쉽게 포화(saturation)될 수 있어, dynamic range가 좁아지는 문제가 발생할 수 있다.
이러한 문제점을 해결하기 위해, 플로팅 디퓨전에 부스팅 커패시터(boosting capacitor)를 연결하고, 부스팅 전압을 인가함으로써 일시적으로 플로팅 디퓨전의 전압 레벨을 상승시킬 수 있다. 본 발명의 일 실시예에 따른 각 픽셀(Px_y)은 이러한 부스팅 커패시터를 포함하고, 부스팅 전압을 인가받을 수 있다. 여기서, 부스팅 전압은 도 1의 로우 디코더(120)에 의해 제공되어 플로팅 디퓨전의 전압 레벨을 조절하기 위한 전압일 수 있다.
먼저 제1 로우(ROW1)를 살펴보면, 제1 로우(ROW1)는 m개의 픽셀들(P1_1, P1_2, P1_3, … P1_m)을 포함할 수 있다. 각 픽셀(P1_1, P1_2, P1_3, … P1_m)은 부스팅 전압(FDB_1)을 인가받기 위해, 하나의 동일한 제1 신호 라인(SL_1)에 연결될 수 있다.
마찬가지로, 다른 로우들(예컨대, ROW2~ROWn) 각각에 포함되는 복수의 픽셀들(예컨대, P2_1, P2_2, P2_3, … P2_m)은 하나의 동일한 신호 라인(예컨대, SL_2)에 연결되어, 동일한 부스팅 전압(예컨대, FDB_2)을 인가받을 수 있다.
이와 같이, 특정 로우에 속한 픽셀의 플로팅 디퓨전에 광전하가 전달되어 발생하는 플로팅 디퓨전의 전압 변화는 동일한 신호 라인에 연결된 픽셀들 중 적어도 하나의 픽셀의 플로팅 디퓨전의 전압 레벨에 영향을 미칠 수 있다. 이는 플로팅 디퓨전들 간의 capacitive coupling이 발생하기 때문이며, 각 플로팅 디퓨전에 연결된 부스팅 커패시터들이 하나의 신호 라인에 연결되어 있고 이러한 부스팅 커패시터들의 정전 용량이 상대적으로 크기 때문에 플로팅 디퓨전들 간의 capacitive coupling은 더욱 크게 발생할 수 있다. 이러한 capacitive coupling으로 인해 어느 한 픽셀의 플로팅 디퓨전의 전압 변화가 동일한 신호 라인에 연결된 픽셀들 중 적어도 하나의 픽셀의 플로팅 디퓨전의 전압을 변화시켜 발생되는 노이즈를 밴딩 노이즈(banding noise)라 한다.
예를 들어, 제1 픽셀과 제2 픽셀이 하나의 신호 라인에 연결되어 있고, 제1 픽셀에는 특정한 광량의 입사광이 입사되고 제2 픽셀에는 입사광이 전혀 입사되지 않는다고 가정하기로 한다. 이 경우, 제1 픽셀의 픽셀 신호는 상기 특정한 광량에 대응하는 레벨을 갖고, 제2 픽셀의 픽셀 신호는 무 입사광(no incident light)에 대응하는 레벨을 가져야 한다. 그러나, 제1 픽셀의 플로팅 디퓨전의 전압 레벨이 변화될 때, 제1 픽셀과 제2 픽셀 간의 capacitive coupling으로 인해 제2 픽셀의 플로팅 디퓨전의 전압이 영향을 받아 함께 변화되어 무 입사광에 대응하는 레벨이 아닌 일정 광량에 대응하는 레벨을 가질 수 있다.
이러한 밴딩 노이즈 발생을 최소화하기 위해, 본 발명의 일 실시예에 따른 픽셀 어레이(200)는 적어도 하나의 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1))를 포함할 수 있다. 본 개시에서는 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1))를 예로 들어 설명되나, 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1))는 스위칭 동작을 수행할 수 있는 다른 종류의 스위칭 소자로 대체될 수도 있다.
밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각은 서로 인접하게 배치된 신호 라인들(예컨대, SL_1과 SL_2) 사이에 연결될 수 있다. 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각은 해당 밴딩 스위치 제어 신호(BS_1~BS_(n-1))에 응답하여 턴온 또는 턴오프될 수 있다. 밴딩 스위치 제어 신호(BS_1~BS_(n-1))는 도 1의 로우 디코더(120)로부터 제공될 수 있다.
밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각이 턴오프되면 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각이 연결된 서로 인접하는 신호 라인들 간의 전기적으로 개방(open)될 수 있다. 반대로, 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각이 턴온되면 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각이 연결된 서로 인접하는 신호 라인들 간의 전기적으로 단락(short)될 수 있다.
도 2에서, 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각의 위치는 각 로우에서 가장 우측에 위치한 픽셀(예컨대, P1_m)의 우측에 배치되는 것으로 도시되었으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각은 각 로우에서 가장 좌측에 위치한 픽셀(예컨대, P1_1)의 좌측에 배치되거나, 각 로우에서 임의의 컬럼에 해당하는 픽셀의 일 측에 배치될 수도 있다. 또한, 밴딩 스위치 트랜지스터들(BSX_1~BSX_(n-1))은 컬럼 방향을 따라 일렬로 배치되지 않고, 밴딩 스위치 트랜지스터들(BSX_1~BSX_(n-1)) 중 임의의 두 밴딩 트랜지스터들은 서로 다른 컬럼에 인접하도록 배치될 수 있다.
도 2에 도시된 제k(k는 1~n 중 어느 하나) 로우(ROWk)를 예로 들어 설명하면, 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m) 사이에 capacitive coupling이 발생할 수 있는 구간에서 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각은 턴온될 수 있다. 즉, 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m)의 부스팅 커패시터들을 연결하는 제k 신호 라인(SL_K)은 다른 신호 라인들(SL_1~SL_(k-1) 및 SL_(K+1)~SL_n)과 전기적으로 연결될 수 있다. 복수의 픽셀들(Pk_1~Pk_m) 간의 capacitive coupling으로 인한 노이즈 성분은 제k 신호 라인(SL_K)을 통해 전달될 수 있는데, 제k 신호 라인(SL_K)이 다른 신호 라인들(SL_1~SL_(k-1) 및 SL_(K+1)~SL_n)과 전기적으로 연결됨으로써, 노이즈 성분이 다른 신호 라인들(SL_1~SL_(k-1) 및 SL_(K+1)~SL_n)을 통해 분산되어 밴딩 노이즈 발생을 최소화할 수 있다.
다른 실시예에 따라, 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m) 사이에 capacitive coupling이 발생할 수 있는 구간에서 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 전체가 턴온되는 것이 아니라, 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 중 일부의 밴딩 스위치 트랜지스터가 턴온될 수 있다. 일 예로, 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m) 사이에 capacitive coupling이 발생할 수 있는 구간에서, 제k 신호 라인(SL_k)의 상측에 배치되는 밴딩 스위치 트랜지스터들(BSX_1~BSX_(k-1))만이 턴온될 수 있다. 다른 예로, 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m) 사이에 capacitive coupling이 발생할 수 있는 구간에서, 제k 신호 라인(SL_k)의 하측에 배치되는 밴딩 스위치 트랜지스터들(BSX_k~BSX_(n-1))만이 턴온될 수 있다. 또 다른 예로, 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m) 사이에 capacitive coupling이 발생할 수 있는 구간에서, 제k 신호 라인(SL_k)과 직접 연결된 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k)만이 턴온될 수 있다. 제k 로우(ROWk)에 속한 복수의 픽셀들(Pk_1~Pk_m) 사이에 capacitive coupling이 발생할 수 있는 구간에서, 턴온되는 밴딩 스위치 트랜지스터들을 예시하였으나, 본 발명의 범위는 제k 신호 라인(SL_k)과 직접 연결된 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k) 중 적어도 하나가 턴온되는 다양한 실시예를 포함할 수 있다. 이는 제k 신호 라인(SL_k)과 직접 연결된 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k) 중 적어도 하나는 턴온되어야 노이즈 성분이 다른 신호 라인을 통해 분산될 수 있기 때문이다.
도 3 이하에서는 제k 로우(ROWk)에 속한 픽셀들(Pk_l, Pk_(l+1))을 예로 들어, 각 픽셀 및 밴딩 스위치 트랜지스터들의 동작에 대해 보다 상세히 설명하기로 한다.
도 3은 도 2에 도시된 일부 픽셀들 및 이에 연결된 일부 소자들을 도시한 도면이다.
도 3을 참조하면, 도 2에 도시된 픽셀 어레이의 일부(300)가 나타나 있으며, 도 2에 도시된 픽셀들 중 일부 픽셀들(Pk_l, Pk_(l+1))이 도시되어 있으며, 일부 픽셀들(Pk_l, Pk_(l+1))을 연결하는 제k 신호 라인(SL_k), 제k 신호 라인(SL_k)에 인접하는 신호 라인들(SL_(k-2), SL_(k-1), SL_(k+1), SL_(k+2)), 및 신호 라인들(SL_(k-2)~SL_(k+2)) 사이에 접속되는 밴딩 스위치 트랜지스터들(BSX_(k-2)~BSX_(k+2))이 함께 도시되어 있다.
본 발명의 일 실시예의 기술적 특징을 설명하기 위해, 필요에 따라 제k 로우(ROWk)는 제1 로우로, 제k 신호 라인(SL_k)은 제1 신호 라인으로, 제(k-1) 신호 라인(SL_(k-1))과 제(k+1) 신호 라인(SL_(k+1))은 각각 제2 신호 라인과 제3 신호 라인으로, 제(k-1) 밴딩 스위치 트랜지스터(BSX_(k-1)와 제(k+1) 밴딩 스위치 트랜지스터(BSX_(k+1)는 각각 제1 밴딩 스위치 트랜지스터와 제2 밴딩 스위치 트랜지스터로 참조될 수 있음에 유의하여야 한다. 즉, 제1 로우에는 복수의 픽셀들(Pk_1~Pk_m)이 포함될 수 있고, 제1 신호 라인은 복수의 픽셀들(Pk_1~Pk_m)에 부스팅 전압(FDB_k)을 전달할 수 있고, 제1 밴딩 스위치 트랜지스터(BSX_(k-1))는 제1 신호 라인의 상측으로 인접하게 배치된 제2 신호 라인과 제1 신호 라인의 사이에 접속될 수 있고, 제2 밴딩 스위치 트랜지스터(BSX_k)는 제1 신호 라인의 하측으로 인접하게 배치된 제3 신호 라인과 제1 신호 라인의 사이에 접속될 수 있다.
제1 픽셀(Pk_l)은 광전 변환 소자(PD_A), 전송 트랜지스터(TX_A), 리셋 트랜지스터(RX_A), 플로팅 디퓨전 커패시터(FC_A), 부스팅 커패시터(BC_A), 드라이브 트랜지스터(DX_A) 및 선택 트랜지스터(SX_A)를 포함할 수 있다.
광전 변환 소자(PD_A)는 입사광의 광량에 대응하는 광전하를 생성 및 축적할 수 있다. 예를 들어, 광전 변환 소자(PD_A)는 포토 다이오드, 핀드 포토 다이오드, 포토 게이트, 포토 트랜지스터, 또는 이들의 조합으로 구현될 수 있다. 광전 변환 소자(PD_A)의 일측은 특정 전압(예컨대, 접지 전압)을 인가받을 수 있고, 광전 변환 소자(PD_A)의 타측은 전송 트랜지스터(TX_A)에 연결될 수 있다.
전송 트랜지스터(TX_A)는 광전 변환 소자(PD_A)와 플로팅 디퓨전(FD_A) 사이에 접속되고, 전송 제어 신호(TG_K)에 응답하여 턴온 또는 턴오프될 수 있다. 턴오프된 전송 트랜지스터(TX_A)는 광전 변환 소자(PD_A)와 플로팅 디퓨전 (FD_A)의 사이를 전기적으로 차단하고, 턴온된 전송 트랜지스터(TX_A)는 광전 변환 소자(PD_A)와 플로팅 디퓨전(FD_A)을 전기적으로 연결하여 광전 변환 소자(PD_A)에 축적된 광전하를 플로팅 디퓨전(FD_A)으로 전달할 수 있다.
리셋 트랜지스터(RX_A)는 픽셀 전압(VDD_px)과 플로팅 디퓨전(FD_A) 사이에 접속되고, 리셋 제어 신호(RG_k)에 응답하여 턴온 또는 턴오프될 수 있다. 픽셀 전압(VDD_px)은 전원 전압일 수 있다. 턴오프된 리셋 트랜지스터(RX_A)는 픽셀 전압(VDD_px)과 플로팅 디퓨전(FD_A)의 사이를 전기적으로 차단하고, 턴온된 리셋 트랜지스터(RX_A)는 픽셀 전압(VDD_px)과 플로팅 디퓨전(FD_A)를 전기적으로 연결하여 플로팅 디퓨전(FD_A)을 전원 전압으로 리셋할 수 있다. 리셋 트랜지스터(RX_A)와 전송 트랜지스터(TX_A)가 동시에 턴온될 경우, 리셋 트랜지스터(RX_A)를 통해 플로팅 디퓨전(FD_A) 뿐 아니라 광전 변환 소자(PD_A) 역시 전원 전압으로 리셋될 수 있다.
플로팅 디퓨전 커패시터(FC_A)는 전송 트랜지스터(TX_A)를 통해 전달되는 광전하를 축적할 수 있다. 플로팅 디퓨전 커패시터(FD_A)는 정션 커패시터로 구현될 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 플로팅 디퓨전 커패시터(FC_A)의 일측은 특정 전압(예컨대, 접지 전압)에 연결될 수 있고, 플로팅 디퓨전 커패시터(FC_A)의 타측은 플로팅 디퓨전(FD_A)에 연결될 수 있다.
부스팅 커패시터(BC_A)는 제k 신호 라인(SL_k)과 플로팅 디퓨전(FD_A) 사이에 접속되고, 제k 신호 라인(SL_k)을 통해 전달되는 부스팅 전압(FDB_k)에 따라 플로팅 디퓨전(FD_A)의 전압 레벨을 증가시킬 수 있다. 즉, 부스팅 커패시터(BC_A)의 일측에 인가되는 부스팅 전압(FDB_k)이 로우(low) 레벨에서 하이(high) 레벨로 천이하면, 부스팅 커패시터(BC_A)의 타측에 연결된 플로팅 디퓨전(FD_A)의 전압 레벨은 커플링 효과에 따라 부스팅 전압(FDB_k)을 추종하여 상승하게 된다. 반대로, 부스팅 전압(FDB_k)이 하이(high) 레벨에서 로우(low) 레벨로 천이하면, 부스팅 커패시터(BC_A)의 타측에 연결된 플로팅 디퓨전(FD_A)의 전압 레벨은 커플링 효과에 따라 부스팅 전압(FDB_k)을 추종하여 하강하게 된다. 본 개시에서는 부스팅 전압(FDB_k)이 하이 레벨인 상태를 부스팅 상태(boosting state), 부스팅 전압(FDB_k)이 로우 레벨인 상태를 프리-부스팅(pre-boosting state)라 정의하기로 한다. 여기서, 로우 레벨과 하이 레벨은 각각 제1 레벨과 제2 레벨로 정의될 수도 있다. 예를 들어, 부스팅 커패시터(BC_A)는 정션 커패시터, MIM(metal-insulator-metal) 커패시터, MOM(metal-oxide-metal) 커패시터, MOS(metal-oxide-semiconductor) 커패시터 중 적어도 하나로 구현될 수 있다.
드라이브 트랜지스터(DX_A)는 픽셀 전압(VDD_px)과 선택 트랜지스터(SX_A) 사이에 접속되고, 게이트에 연결된 플로팅 디퓨전(FD_A)의 전압 레벨에 대응하는 전기 신호를 생성할 수 있다.
선택 트랜지스터(SX_A)는 드라이브 트랜지스터(DX_A)와 출력 라인(Vout_A) 사이에 접속되고, 선택 제어 신호(SEL_k)에 응답하여 턴온 또는 턴오프될 수 있다. 턴오프된 선택 트랜지스터(SX_A)는 드라이브 트랜지스터(DX_A)의 전기 신호를 출력 라인(Vout_A)으로 전달하지 않고, 턴온된 선택 트랜지스터(SX_A)는 드라이브 트랜지스터(DX_A)의 전기 신호를 출력 라인(Vout_A)으로 전달할 수 있다. 여기서, 출력 라인(Vout_A)은 제1 픽셀(Pk_l)의 픽셀 신호를 외부(예컨대, CDS(130))로 전달하는 라인일 수 있고, 제1 픽셀(Pk_l)과 동일한 컬럼(즉, 컬럼 l)에 속하는 다른 픽셀들 역시 출력 라인(Vout_A)에 접속되어 출력 라인(Vout_A)을 통해 픽셀 신호를 출력할 수 있다.
제2 픽셀(Pk_(l+1))은 광전 변환 소자(PD_B), 전송 트랜지스터(TX_B), 리셋 트랜지스터(RX_B), 플로팅 디퓨전 커패시터(FC_B), 부스팅 커패시터(BC_B), 드라이브 트랜지스터(DX_B) 및 선택 트랜지스터(SX_B)를 포함할 수 있다. 제2 픽셀(Pk_(l+1))의 구체적인 구조 및 동작은 앞서 설명된 제1 픽셀(Pk_l)과 실질적으로 동일한 바 상세한 설명은 생략하기로 한다. 아울러, 픽셀 어레이(200)에 포함된 나머지 픽셀들 역시 제1 픽셀(Pk_l)과 실질적으로 동일한 구조 및 동작을 가질 수 있다.
또한, 제2 픽셀(Pk_(l+1))은 제1 픽셀(Pk_l)과 동일한 로우(row)에 속하므로, 전송 트랜지스터(TX_B), 리셋 트랜지스터(RX_B), 부스팅 커패시터(BC_B), 및 선택 트랜지스터(SX_B) 각각에는 제1 픽셀(Pk_l)과 동일하게 전송 제어 신호(TG_k), 리셋 제어 신호(RG_k), 부스팅 전압(FDB_k), 및 선택 제어 신호(SEL_k)가 인가될 수 있다. 즉, 제1 픽셀(Pk_l)과 제2 픽셀(Pk_(l+1))의 광전하 전송 동작, 리셋 동작, 부스팅 동작 및 픽셀 신호 출력 동작 등은 서로 동일한 타이밍으로 동시에 진행될 수 있다.
예를 들어, 제1 픽셀(Pk_l)에는 특정한 광량의 입사광이 입사되고 제2 픽셀(Pk_(l+1))에는 입사광이 전혀 입사되지 않는다고 가정하기로 한다. 이 경우, 제1 픽셀(Pk_l)의 픽셀 신호는 상기 특정한 광량에 대응하는 레벨을 갖고, 제2 픽셀(Pk_(l+1))의 픽셀 신호는 무 입사광(no incident light)에 대응하는 레벨을 가져야 한다. 그러나, 제1 픽셀(Pk_l)과 제2 픽셀(Pk_(l+1))에서 동시에 광전 변환 소자로부터 플로팅 디퓨전으로의 광전하 전송 동작이 진행되어 제1 픽셀(Pk_l)의 플로팅 디퓨전(FD_A)의 전압 레벨이 변화될 때, 플로팅 디퓨전(FD_A)에 연결된 부스팅 커패시터(BC_A)와 플로팅 디퓨전(FD_B)에 연결된 부스팅 커패시터(BC_B)가 동일한 제k 신호 라인(SL_k)에 연결되어 있어, 플로팅 디퓨전(FD_A)과 플로팅 디퓨전(FD_B) 간에 capacitive coupling이 발생할 수 있다. 따라서, 플로팅 디퓨전(FD_A)의 전압 레벨의 변화에 따라, 플로팅 디퓨전(FD_B)의 전압이 영향을 받아 함께 변화되어 플로팅 디퓨전(FD_B)은 무 입사광에 대응하는 레벨이 아닌 일정 광량에 대응하는 레벨을 가질 수 있다.
본 개시에서는 서로 인접하게 배치된 제1 픽셀(Pk_l)과 제2 픽셀(Pk_(l+1))을 예로 들어 설명하였으나, 임의의 픽셀은 동일한 신호 라인에 연결된(즉, 동일한 로우에 속한) 다른 픽셀에 capacitive coupling에 따라 노이즈 성분을 전달할 수 있다.
본 발명의 일 실시예에 따르면, capacitive coupling이 발생할 수 있는 구간(예를 들어, 광전하 전송 동작이 수행되는 구간)에서 밴딩 스위치 트랜지스터(BSX_1~BSX_(n-1)) 각각은 턴온될 수 있다. 즉, 복수의 픽셀들(Pk_1~Pk_m)의 부스팅 커패시터들을 연결하는 제k 신호 라인(SL_K)은 다른 신호 라인들(SL_1~SL_(k-1) 및 SL_(K+1)~SL_n)과 전기적으로 연결될 수 있다. 따라서, capacitive coupling으로 인한 노이즈 성분이 다른 신호 라인들(SL_1~SL_(k-1) 및 SL_(K+1)~SL_n)을 통해 분산되어 밴딩 노이즈 발생이 최소화될 수 있다.
도 4는 도 3에 도시된 픽셀 어레이의 일부의 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 도 3의 픽셀 어레이의 일부(300)의 동작에 대한 타이밍도가 나타나 있다. 도 4에 도시된 각 제어 신호(BS_(k-1), BS_k, BS_(k+1), TG_k, RG_k, SEL_k)는 로직 하이(logic high)와 로직 로우(logic low)의 상태를 가지며, 각 제어 신호(BS_(k-1), BS_k, BS_(k+1), TG_k, RG_k, SEL_k)가 로직 하이이면 해당 트랜지스터는 턴온되고, 각 제어 신호(BS_(k-1), BS_k, BS_(k+1), TG_k, RG_k, SEL_k)는 로직 로우이면 해당 트랜지스터는 턴오프될 수 있다.
또한, 부스팅 전압(FDB_k)은 상대적으로 전압이 낮은 로우 레벨과 상대적으로 전압이 높은 하이 레벨을 가질 수 있다. 아울러, 플로팅 디퓨전(FD_A, FD_B)은 외부의 영향(예컨대, 리셋, 부스팅, 광전하 전송 등)에 따라 전압 레벨이 변동될 수 있다.
픽셀 어레이의 일부(300)의 동작은 제1 내지 제5 시간 구간(TP1~TP5)으로 구분하여 설명된다. 제1 내지 제5 시간 구간(TP1~TP5) 각각의 길이는 도 4에 도시된 것에 한하지 않으며, 설명의 편의상 임의로 정해진 것에 불과하다.
먼저 제1 시간 구간(TP1)은 픽셀의 내부 소자에 잔존하는 광전하를 제거하는 픽셀 리셋 구간으로 정의될 수 있다.
제1 시간 구간(TP1)에서, 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 로직 하이, 부스팅 전압(FDB_k)이 하이 레벨, 전송 제어 신호(TG_k)와 리셋 제어 신호(RG_k)가 로직 하이, 선택 제어 신호(SEL_k)가 로직 로우에 해당할 수 있다. 따라서, 각 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k, BSX_(k+1))은 턴온되고, 부스팅 커패시터(BC_A, BC_B)는 부스팅 상태이고, 전송 트랜지스터(TX_A, TX_B)와 리셋 트랜지스터(RX_A, RX_B)는 턴온되고, 선택 트랜지스터(SX_A, SX_B)는 턴오프될 수 있다. 전송 트랜지스터(TX_A, TX_B)와 리셋 트랜지스터(RX_A, RX_B)가 턴온됨에 따라, 플로팅 디퓨전(FD_A, FD_B)과 광전 변환 소자(PD_A, PD_B)는 픽셀 전압(VDD_px)으로 리셋 될 수 있다.
제2 시간 구간(TP2)은 광전 변환 소자에 의해 입사광의 광량에 대응하는 광전하가 생성 및 축적되는 광전하 축적 구간으로 정의될 수 있다.
제2 시간 구간(TP2)에서, 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 로직 하이, 부스팅 전압(FDB_k)이 하이 레벨, 전송 제어 신호(TG_k), 리셋 제어 신호(RG_k) 및 선택 제어 신호(SEL_k)가 로직 로우에 해당할 수 있다. 따라서, 각 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k, BSX_(k+1))은 턴온되고, 부스팅 커패시터(BC_A, BC_B)는 부스팅 상태이고, 전송 트랜지스터(TX_A, TX_B), 리셋 트랜지스터(RX_A, RX_B) 및 선택 트랜지스터(SX_A, SX_B)는 턴오프될 수 있다. 전송 트랜지스터(TX_A, TX_B)가 턴오프된 상태에서, 각 광전 변환 소자(PD_A, PD_B)는 입사광의 광량에 대응하는 광전하가 생성 및 축적할 수 있다. 제2 시간 구간(TP2)가 광전하 축적 구간으로 정의되었으나, 실질적으로는 각 광전 변환 소자(PD_A, PD_B)는 전송 트랜지스터(TX_A, TX_B)가 턴온되기 전까지(즉, 제5 시간 구간(TP5)의 시작 전까지) 광전하를 생성 및 축적할 수 있다.
제2 시간 구간(TP2)의 후반부에서, 부스팅 전압(FDB_k)은 하이 레벨에서 로우 레벨로 천이할 수 있다. 부스팅 전압(FDB_k)은 플로팅 디퓨전(FD_A, FD_B)에 대한 부스팅 동작을 위해 미리 로우 레벨로 천이하는 것이 필요한데(프리-부스팅), 제3 시간 구간(TP3)에서 플로팅 디퓨전(FD_A, FD_B)에 대한 리셋 이후 부스팅 전압(FDB_k)가 로우 레벨로 천이하게 되면 리셋된 플로팅 디퓨전(FD_A, FD_B)의 전압 레벨이 부스팅 전압(FDB_k)을 추종하여 낮아지게 되기 때문이다. 따라서, 제2 시간 구간(TP2)의 후반부에서 부스팅 전압(FDB_k)을 하이 레벨에서 로우 레벨로 미리 천이시킬 수 있다.
또한, 제2 시간 구간(TP2)의 후반부에서, 부스팅 전압(FDB_k)이 하이 레벨에서 로우 레벨로 천이하기 이전에, 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))은 로직 하이에서 로직 로우로 천이할 수 있다. 이는 제k 신호 라인(SL_k)이 다른 신호 라인과 연결되어 있으면, 부스팅 전압(FDB_k)을 이용하여 제k 로우에 대한 프리-부스팅 및 부스팅 동작이 정상적으로 수행될 수 없기 때문이다.
한편, 제2 시간 구간(TP2)의 후반부에서, 이후의 픽셀 신호의 생성 및 출력 동작을 위해 선택 제어 신호(SEL_k)가 로직 하이로 천이할 수 있다.
제3 시간 구간(TP3)에서, 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 로직 로우, 부스팅 전압(FDB_k)이 로우 레벨, 전송 제어 신호(TG_k)가 로직 로우, 리셋 제어 신호(RG_k)와 선택 제어 신호(SEL_k)가 로직 하이에 해당할 수 있다. 따라서, 각 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k, BSX_(k+1))은 턴오프되고, 부스팅 커패시터(BC_A, BC_B)는 프리-부스팅 상태이고, 전송 트랜지스터(TX_A, TX_B)는 턴오프되고, 리셋 트랜지스터(RX_A, RX_B)와 선택 트랜지스터(SX_A, SX_B)는 턴온될 수 있다. 리셋 트랜지스터(RX_A, RX_B)가 턴온됨에 따라, 플로팅 디퓨전(FD_A, FD_B)은 픽셀 전압(VDD_px)으로 리셋 될 수 있다. 이는 픽셀 신호가 출력되기 전에 노이즈로 작용할 수 있는 전하를 플로팅 디퓨전(FD_A, FD_B)로부터 제거하기 위함이다.
제4 시간 구간(TP4)에서, 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 로직 로우, 부스팅 전압(FDB_k)이 하이 레벨, 전송 제어 신호(TG_k)와 리셋 제어 신호(RG_k)가 로직 로우, 선택 제어 신호(SEL_k)가 로직 하이에 해당할 수 있다. 따라서, 각 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k, BSX_(k+1))은 턴오프되고, 부스팅 커패시터(BC_A, BC_B)는 부스팅 상태이고, 전송 트랜지스터(TX_A, TX_B)와 리셋 트랜지스터(RX_A, RX_B)는 턴오프되고, 선택 트랜지스터(SX_A, SX_B)는 턴온될 수 있다.
부스팅 전압(FDB_k)이 하이 레벨로 천이함에 따라, 플로팅 디퓨전(FD_A, FD_B)의 전압 레벨은 부스팅 전압(FDB_k)을 추종하여 상승하게 된다(부스팅 동작). 이때, 플로팅 디퓨전(FD_A, FD_B)의 전압 레벨이 상승하는 기울기는 부스팅 커패시터(BC_A, BC_B)의 커패시턴스에 따른 시정수에 의해 정해질 수 있으며, 제4 시간 구간(TP4) 내에서 플로팅 디퓨전(FD_A, FD_B)의 전압 레벨이 일정 레벨에 도달할 수 있도록 제4 시간 구간(TP4)의 길이가 미리 정해질 수 있다.
일 실시예에 따라, 제4 시간 구간(TP4)과 제5 시간 구간(TP5) 사이에서 부스팅된 플로팅 디퓨전(FD_A, FD_B)의 전압 레벨에 대응하는 기준 신호(즉, 입사광의 광량과 무관한 신호)가 생성 및 출력될 수 있다.
도 4에 나타난 바와 같이, 적어도 부스팅 전압(FDB_k)이 로우 레벨을 유지하는 동안, 정상적인 프리-부스팅 및 부스팅 동작을 위해 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k)은 턴오프될 수 있다.
제5 시간 구간(TP5)에서, 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 로직 하이, 부스팅 전압(FDB_k)이 하이 레벨, 전송 제어 신호(TG_k)가 로직 하이, 리셋 제어 신호(RG_k)가 로직 로우, 선택 제어 신호(SEL_k)가 로직 하이에 해당할 수 있다. 따라서, 각 밴딩 스위치 트랜지스터들(BSX_(k-1), BSX_k, BSX_(k+1))은 턴온되고, 부스팅 커패시터(BC_A, BC_B)는 부스팅 상태이고, 전송 트랜지스터(TX_A, TX_B)는 턴온되고, 리셋 트랜지스터(RX_A, RX_B)는 턴오프되고, 선택 트랜지스터(SX_A, SX_B)는 턴온될 수 있다.
부스팅 전압(FDB_k)에 의한 프리-부스팅 동작 및 부스팅 동작이 완료된 이후(즉, 제4 시간 구간(TP4) 이후), 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 로직 하이로 천이하여 제k 신호 라인(SL_k)은 다른 신호 라인들과 연결될 수 있다. 본 개시에서는 밴딩 스위치 제어 신호들(BS_(k-1), BS_k, BS_(k+1))이 모두 로직 하이로 천이하여 밴딩 스위치 트랜지스터(BS_(k-1), BS_k, BS_(k+1))이 모두 턴온되는 것으로 예시되었으나, 제k 신호 라인(SL_k)에 직접 연결된 밴딩 스위치 트랜지스터(BS_(k-1), BS_k) 중 어느 하나만이 턴온되어 제k 신호 라인(SL_k)이 다른 신호 라인들과 연결되도록 할 수도 있다.
전송 트랜지스터(TX_A, TX_B)가 턴온됨에 따라, 광전 변환 소자(PD_A, PD_B)에 축적된 광전하는 플로팅 디퓨전(FD_A, FD_B)으로 전달될 수 있다. 도 3에서의 가정에 따라 광전 변환 소자(PD_A)에는 축적된 광전하가 존재하고 광전 변환 소자(PD_B)에는 축적된 광전하가 존재하지 않는다. 따라서, 플로팅 디퓨전(FD_A)의 전압 레벨은 광전 변환 소자(PD_A)에 축적된 광전하가 전달됨에 따라 하강하고, 플로팅 디퓨전(FD_B)의 전압 레벨은 광전 변환 소자(PD_B)에 축적된 광전하가 존재하지 않음에 따라 그대로 유지되어야 한다.
만일 밴딩 스위치 트랜지스터들(BSX_1~BSX_(n-1))이 픽셀 어레이(200)에 포함되지 않을 경우, 광전 변환 소자(PD_B)에 축적된 광전하가 존재하지 않더라도 플로팅 디퓨전(FD_A)과 플로팅 디퓨전(FD_B) 간의 capacitive coupling으로 인해 플로팅 디퓨전(FD_B)의 전압 레벨이 유지되지 못하고 특정 전압 레벨(VL_CC)로 낮아질 수 있다.
그러나, 본 개시에서는 광전 변환 소자(PD_A, PD_B)로부터 플로팅 디퓨전(FD_A, FD_B)으로 광전하가 전송될 때, 밴딩 스위치 트랜지스터들(BSX_1~BSX_(n-1))이 턴온되어 제k 신호 라인(SL_k)을 다른 신호 라인들에 전기적으로 연결함으로써 플로팅 디퓨전(FD_A)과 플로팅 디퓨전(FD_B) 간의 capacitive coupling으로 인한 노이즈 성분이 다른 신호 라인들을 통해 분산될 수 있다. 따라서, 밴딩 노이즈 발생이 최소화되어 플로팅 디퓨전(FD_B)의 전압 레벨이 유지될 수 있다.
제5 시간 구간(TP5) 이후, 선택 트랜지스터(SX_A, SX_B)가 턴오프되기 전에, 플로팅 디퓨전(FD_A, FD_B)의 전압 레벨에 대응하는 영상 신호(즉, 입사광의 광량에 대응하는 신호)가 생성 및 출력될 수 있다.
본 발명의 일 실시예에 따른 이미지 센싱 장치에 의하면, 동일한 로우에 속한 픽셀들에 공통으로 연결된 신호 라인을 통해 전달될 수 있는 밴딩 노이즈를 최소화할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (15)

  1. 제1 로우에 포함된 복수의 픽셀들;
    상기 복수의 픽셀들에 부스팅 전압을 전달하는 제1 신호 라인;
    상기 제1 신호 라인의 상측으로 인접하게 배치된 제2 신호 라인과 상기 제1 신호 라인의 사이에 접속되는 제1 밴딩 스위치 트랜지스터; 및
    상기 제1 신호 라인의 하측으로 인접하게 배치된 제3 신호 라인과 상기 제1 신호 라인의 사이에 접속되는 제2 밴딩 스위치 트랜지스터를 포함하는 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 부스팅 전압이 제1 레벨에서 상기 제1 레벨보다 높은 제2 레벨로 천이할 때, 상기 제1 밴딩 스위치 트랜지스터 및 상기 제2 밴딩 스위치 트랜지스터 각각은 턴오프되는 이미지 센싱 장치.
  3. 제1항에 있어서,
    상기 복수의 픽셀들 각각은,
    전송 제어 신호에 응답하여 광전 변환 소자에 축적된 광전하를 플로팅 디퓨전으로 전달하는 전송 트랜지스터; 및
    상기 플로팅 디퓨전과 상기 제1 신호 라인의 사이에 연결된 부스팅 커패시터를 포함하는 이미지 센싱 장치.
  4. 제3항에 있어서,
    상기 전송 트랜지스터가 상기 광전하를 상기 플로팅 디퓨전으로 전달할 때, 상기 제1 밴딩 스위치 트랜지스터와 상기 제2 밴딩 스위치 트랜지스터 중 적어도 하나는 턴온되는 이미지 센싱 장치.
  5. 제3항에 있어서,
    상기 광전 변환 소자에서 상기 광전하가 축적되는 동안, 상기 부스팅 전압은 제2 레벨에서 상기 제2 레벨보다 낮은 제1 레벨로 천이하는 이미지 센싱 장치.
  6. 제5항에 있어서,
    상기 부스팅 전압이 상기 제1 레벨을 유지하는 동안, 상기 제1 밴딩 스위치 트랜지스터 및 상기 제2 밴딩 스위치 트랜지스터 각각은 턴오프되는 이미지 센싱 장치.
  7. 제5항에 있어서,
    상기 부스팅 전압이 상기 제2 레벨에서 상기 제1 레벨로 천이된 후, 상기 플로팅 디퓨전이 전원 전압으로 리셋되는 이미지 센싱 장치.
  8. 제1항에 있어서,
    상기 제2 밴딩 스위치 트랜지스터는 상기 제1 로우의 우측 또는 좌측에 배치되는 이미지 센싱 장치.
  9. 제1항에 있어서,
    상기 제1 밴딩 스위치 트랜지스터에 인접한 픽셀이 포함된 컬럼과 상기 제2 밴딩 스위치 트랜지스터에 인접한 픽셀이 포함된 컬럼은 상이한 이미지 센싱 장치.
  10. 제1항에 있어서,
    상기 부스팅 전압은 상기 복수의 픽셀들 각각의 플로팅 디퓨전의 전압 레벨을 조절하기 위한 전압인 이미지 센싱 장치.
  11. n x m(n과 m은 2이상의 정수) 매트릭스로 배열된 복수의 픽셀들;
    각각이 상기 복수의 픽셀들 중 동일한 로우에 속한 픽셀들에 부스팅 전압을 전달하는 복수의 신호 라인들; 및
    각각이 상기 복수의 신호 라인들 중 서로 인접하는 신호 라인들 사이에 접속되는 복수의 밴딩 스위치 트랜지스터들을 포함하는 이미지 센싱 장치.
  12. 제11항에 있어서,
    상기 복수의 픽셀들 각각은,
    전송 제어 신호에 응답하여 광전 변환 소자에 축적된 광전하를 플로팅 디퓨전으로 전달하는 전송 트랜지스터; 및
    상기 플로팅 디퓨전과 상기 복수의 신호 라인들 중 어느 하나의 사이에 연결된 부스팅 커패시터를 포함하는 이미지 센싱 장치.
  13. 제12항에 있어서,
    상기 복수의 픽셀들 중 제k(k는 1 내지 n 중 어느 하나) 로우에 포함된 픽셀들에서 상기 광전 변환 소자에 축적된 광전하가 상기 플로팅 디퓨전으로 전달될 때, 상기 제k 로우에 대응하는 신호 라인에 연결된 적어도 하나의 밴딩 스위치 트랜지스터는 턴온되는 이미지 센싱 장치.
  14. 제13항에 있어서,
    상기 제k 로우에 대응하는 상기 신호 라인에 인가되는 상기 부스팅 전압이 제1 레벨에서 상기 제1 레벨보다 높은 제2 레벨로 천이할 때, 상기 제k 로우에 대응하는 상기 신호 라인에 연결된 밴딩 스위치 트랜지스터는 턴오프되는 이미지 센싱 장치.
  15. 제13항에 있어서,
    상기 제k 로우에 포함된 픽셀들에서 상기 광전 변환 소자에 축적된 광전하가 상기 플로팅 디퓨전으로 전달될 때, 상기 복수의 밴딩 스위치 트랜지스터들 중 적어도 하나는 턴오프되는 이미지 센싱 장치.
KR1020200042090A 2020-04-07 2020-04-07 이미지 센싱 장치 KR20210124714A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200042090A KR20210124714A (ko) 2020-04-07 2020-04-07 이미지 센싱 장치
CN202011237658.6A CN113497904B (zh) 2020-04-07 2020-11-09 图像感测装置
US16/952,491 US11342366B2 (en) 2020-04-07 2020-11-19 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200042090A KR20210124714A (ko) 2020-04-07 2020-04-07 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20210124714A true KR20210124714A (ko) 2021-10-15

Family

ID=77922783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200042090A KR20210124714A (ko) 2020-04-07 2020-04-07 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US11342366B2 (ko)
KR (1) KR20210124714A (ko)
CN (1) CN113497904B (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591075B1 (ko) * 2004-12-24 2006-06-19 삼성전자주식회사 커플드 게이트를 가진 전송 트랜지스터를 이용한 액티브픽셀 센서
JP4857996B2 (ja) * 2006-08-02 2012-01-18 ソニー株式会社 撮像装置
JP5200761B2 (ja) * 2008-08-22 2013-06-05 ソニー株式会社 昇圧回路、固体撮像素子およびカメラシステム
JP2010266492A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
JP2010273158A (ja) * 2009-05-22 2010-12-02 Toshiba Corp 電源ノイズ除去回路
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
KR101838894B1 (ko) * 2011-07-08 2018-03-16 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
US8885085B2 (en) * 2012-02-01 2014-11-11 Omnivision Technologies, Inc. Variable voltage row driver for CMOS image sensor
KR101967835B1 (ko) * 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
US8629928B1 (en) * 2012-06-28 2014-01-14 Pixim Israel Ltd. Pixel and method for feedback based resetting of a pixel
GB2516971A (en) * 2013-08-09 2015-02-11 St Microelectronics Res & Dev A Pixel
JP2015056878A (ja) 2013-09-13 2015-03-23 株式会社東芝 固体撮像装置
KR20170086867A (ko) * 2016-01-19 2017-07-27 에스케이하이닉스 주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센싱 장치 및 상기 이미지 센싱 장치의 구동 방법
KR102540242B1 (ko) * 2018-01-12 2023-06-02 삼성전자주식회사 이미지 센서
KR102551862B1 (ko) * 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
KR20210013388A (ko) * 2019-07-24 2021-02-04 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
CN113497904A (zh) 2021-10-12
US20210313363A1 (en) 2021-10-07
CN113497904B (zh) 2024-06-14
US11342366B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
EP1515540B1 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
US10714517B2 (en) Image sensor
US20190394412A1 (en) Solid-state image sensor and image-capturing device
CN101304469A (zh) 固体摄像装置、摄像装置
CN101964878B (zh) 像素电路、固态图像感测器件和相机系统
CN102224730A (zh) 像素电路、固态摄像器件和相机系统
US20160273961A1 (en) Image sensor
US20230307480A1 (en) Image sensing device
US20090294631A1 (en) Image sensor having reduced well bounce
KR20210037302A (ko) 이미지 센서 및 그 동작 방법
KR20170117259A (ko) 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR101246141B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
US20220285413A1 (en) Image sensor
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
US11588989B2 (en) Image sensing device
KR20210124714A (ko) 이미지 센싱 장치
US11652117B2 (en) Image sensing device
CN114143483A (zh) 图像感测装置
US11227883B2 (en) Image sensing device having a shared pixel structure including MOS transistors
US20230130219A1 (en) Image sensing device
US11457164B2 (en) Image sensing device
CN115643493A (zh) 图像感测装置及其操作方法
KR20180060308A (ko) 이미지 센서