CN102224730A - 像素电路、固态摄像器件和相机系统 - Google Patents

Abstract

转移晶体管(112)具有在光电转换元件(111)和放大电路之间集成地串联连接的第一、第二和第三场效应晶体管(1121-1123)。第一和第二场效应晶体管被配置为第一和第二场效应晶体管的栅电极被同时共同驱动。第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压。随着第一、第二和第三场效应晶体管的栅电极被逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的电荷被累积在第二场效应晶体管的沟道区中。累积在沟道区中的电荷经由第三场效应晶体管被转移到放大电路的输入。

Description

像素电路、固态摄像器件和相机系统

技术领域

本发明涉及以CMOS图像传感器为代表的像素电路、固态摄像器件和相机系统。

背景技术

近年来，用于数码相机、可携式摄像机、安保相机等等的CMOS成像器已经被广泛使用并且市场也已经得到扩展。

CMOS成像器通过作为光电转换元件的光电二极管将入射在每个像素上的光转换为电子，并将电子累积固定时间段，对反映其累积的电荷量的信号进行数字化，并将数字化的信号输出到外部。

图1是示出在一个单位像素中包括四个晶体管的像素电路的例子的示意图。

一个单位的像素电路PX1具有光电二极管1、转移晶体管2、复位晶体管3、放大电路4、行选择晶体管5、累积节点6和浮动扩散(FD，浮动扩散层)7。

转移晶体管2的栅电极连接到转移线8，并且复位晶体管3的栅电极连接到复位线9。放大晶体管4的栅电极连接到FD 7，并且行选择晶体管5的栅电极连接到行选择线10。行选择晶体管5的源极连接到垂直信号线11。

恒流电路12和感测电路13连接到垂直信号线11。

在像素电路PX1中，入射在像素的硅衬底上的光生成电子和空穴对，并且其电子被光电二极管1聚集并累积在节点6中。电子最终被读取，成为送往垂直信号线11的信号。

下文中将参考图2描述电荷累积和读取的具体操作。

图2(A)至2(D)是示出图1的像素电路的时序图的示意图。

首先，像素在电荷累积之前被复位。从而，复位线9和转移线8被复位为高电平，从而使得复位晶体管3和转移晶体管2处于ON状态(导通状态)。例如，这是将3V的电源电压送到光电二极管的累积节点6的操作。

从而，累积节点6的电位上升并且累积在其中的电子被提取出来。

在最近成为主流的空穴累积二极管(HAD)中，累积节点6被形成在介于p型层之间的n型掩埋扩散层中，并且所有的电子都被释放，从而使得其处于全耗尽状态。在所有电子都已被释放的时刻节点6的电位上升也停止，并且其电平变为低于电源电压3V的预定电平。

之后，转移线8具有低电平并且转移晶体管2截止，从而使得累积节点6处于浮动状态并且新的电荷累积开始。在电荷累积期间，复位晶体管3通常截止。

一般而言，上述像素复位操作被用作CMOS图像传感器的电子快门操作。

接下来，将描述读取累积的电荷的操作。

首先，行选择线10具有高电平并且行选择晶体管5导通，从而使得像素的放大晶体管4连接到垂直信号线11。

这里，连接到放大晶体管4和恒流电路12的垂直信号线11形成了源极跟随器电路，并且作为其输入的FD 7的电位Vf和作为其输出的垂直信号线11的电位Vs1具有变化率接近于1的线性关系。

即，如果恒流电路12的电流值为i，则理想地建立了以下表达式。

[表达式1]

i＝(1/2)＊β＊(Vf-Vth-Vsl)2，其中β是常数。

这里，(Vf-Vth-Vsl)变为常数，并且Vf的变化被线性地反映在Vs1中。

即，源极跟随器电路运行为增益约为1的放大电路，并且根据作为输入节点的FD 7的信号量来驱动垂直信号线11。

这里，通过将复位线9切换到高电平并且导通复位晶体管3，电源电压3V被传送到FD 7。

另外，在复位晶体管3截止之后，由比较器、模/数转换器(ADC)等等构成的感测电路13执行垂直信号线11的电位Vs1的第一感测。这是复位信号的读取。

接下来，通过将转移线8切换到高电平并且使转移晶体管2导通，累积在累积节点6中的电子流入FD 7中。

在这种情况下，如果FD 7的电位足够深(即，高电位)，则累积在累积节点6中的所有电子被释放到FD 7，并且累积节点6处于全耗尽状态。

这里，转移晶体管2截止，并且执行垂直信号线11的电位的第二感测。这是累积信号的读取。

上述Vs1的第一感测和第二感测之差准确反映了通过光电二极管1的曝光累积在累积节点6中的电荷量。

CMOS成像器对该差进行数字化并将数字化的结果输出到外部作为像素信号值。每个像素的电子累积时间是上述复位操作和读取操作之间的时间段，准确地说是在转移晶体管2被复位随后截止之后、直到转移晶体管2在读取中截止为止的时段T1。

一般而言，在CMOS型成像器中，对于每个像素，由光电转换元件生成的累积电子经由放大电路被转换为垂直信号线11的模拟信号，并且该模拟信号被传送到感测电路13。

另外，模拟信号被ADC转换为数字信号，并且数字信号被输出到芯片外部。

这明显不同于CCD型成像器，在后者中，累积的电子自身被紧邻芯片输出放大电路之前的CCD转移电路垂直/水平地转移。

发明内容

技术问题

顺便提及，因为在上述像素电路中光电转换得到的电子在读取操作期间被完全转移，所以必须将在FD 7(它是放大电路4的输入节点)转移之后的电位维持在比光电二极管1在全耗尽期间的电位更高的电位。

然而，FD 7的电位的动态范围是有限的，因此存在以下缺点：不能充分地增大电位变化量ΔVf并增大S/N比。

另外，因为光电二极管的饱和累积电荷量Qs对应于其扩散层内施主的数目，因此如果饱和累积电荷量Qs增大，则全耗尽期间的电位通常会变深(成为高电位)。从而，电位变化量ΔVf的范围向更窄的方向上变化。

该转移容限(transfer margin)的问题对设计产生了很大的限制。

鉴于上述问题作出了本发明，本发明试图提供一种像素电路、固态摄像器件和相机系统，其能够使像素内的电荷转移变容易，提高累积的电荷量或灵敏度，并且改善摄像性能。

问题的解决方案

根据本发明的第一方面，提供了一种像素电路，包括：光电转换元件；放大电路；以及能够将由光电转换元件生成的电荷转移到放大电路的输入节点的转移晶体管，其中转移晶体管具有从光电转换元件朝向放大电路一侧集成地串联连接的第一、第二和第三场效应晶体管，第一和第二场效应晶体管的栅电极被同时共同驱动，并且第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压，并且随着栅电极被逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的电荷被累积在第二场效应晶体管的沟道区中，并且累积在沟道区中的电荷经由第三场效应晶体管被转移到放大电路的输入，并且其中放大电路驱动信号线，使得所累积的电荷被读取。

根据本发明的第二方面，提供了一种像素电路，包括：光电转换元件；放大电路；以及能够将由光电转换元件生成的电荷转移到放大电路的输入节点的转移晶体管，其中转移晶体管具有从光电转换元件朝向放大电路一侧集成地串联连接的第一和第二场效应晶体管，第一和第二场效应晶体管的栅电极被同时共同驱动，并且第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压，并且随着栅电极被逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的预定量的电荷被累积在第二场效应晶体管的沟道区中，并且累积在沟道区中的电荷被转移到放大电路的输入，并且其中放大电路驱动信号线，使得所累积的电荷被读取。

根据本发明的第三方面，提供了一种固态摄像器件，包括：排列有多个像素电路的像素部；以及用于通过驱动像素部的像素电路来读取像素信号的像素驱动部，其中每个像素电路具有：光电转换元件；放大电路；以及能够将由光电转换元件生成的电荷转移到放大电路的输入节点的转移晶体管，其中转移晶体管具有从光电转换元件朝向放大电路一侧集成地串联连接的第一、第二和第三场效应晶体管，第一和第二场效应晶体管的栅电极被同时共同驱动，并且第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压，并且随着栅电极被像素驱动部逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的电荷被累积在第二场效应晶体管的沟道区中，并且累积在沟道区中的电荷经由第三场效应晶体管被转移到放大电路的输入，并且其中放大电路驱动信号线，使得所累积的电荷被读取。

根据本发明的第四方面，提供了一种固态摄像器件，包括：排列有多个像素电路的像素部；以及用于通过驱动像素部的像素电路来读取像素信号的像素驱动部，其中每个像素电路具有：光电转换元件；放大电路；以及能够将由光电转换元件生成的电荷转移到放大电路的输入节点的转移晶体管，其中转移晶体管具有从光电转换元件朝向放大电路一侧集成地串联连接的第一和第二场效应晶体管，第一和第二场效应晶体管的栅电极被同时共同驱动，并且第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压，并且随着栅电极被像素驱动部逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的预定量的电荷被累积在第二场效应晶体管的沟道区中，并且累积在沟道区中的电荷被转移到放大电路的输入，并且其中放大电路驱动信号线，使得所累积的电荷被读取。

根据本发明的第五方面，提供了一种相机系统，包括：固态摄像器件；用于在摄像器件上形成物像的光学系统；以及用于处理摄像器件的输出图像信号的信号处理电路，其中固态摄像器件具有：排列有多个像素电路的像素部；以及用于通过驱动像素部的像素电路来读取像素信号的像素驱动部，其中每个像素电路具有：光电转换元件；放大电路；以及能够将由光电转换元件生成的电荷转移到放大电路的输入节点的转移晶体管，其中转移晶体管具有从光电转换元件朝向放大电路一侧集成地串联连接的第一、第二和第三场效应晶体管，第一和第二场效应晶体管的栅电极被同时共同驱动，第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压，并且随着栅电极被像素驱动部逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的电荷被累积在第二场效应晶体管的沟道区中，并且累积在沟道区中的电荷经由第三场效应晶体管被转移到放大电路的输入，并且其中放大电路驱动信号线，使得所累积的电荷被读取。

根据本发明的第六方面，提供了一种相机系统，包括：固态摄像器件；用于在摄像器件上形成物像的光学系统；以及用于处理摄像器件的输出图像信号的信号处理电路，其中固态摄像器件具有：排列有多个像素电路的像素部；以及用于通过驱动像素部的像素电路来读取像素信号的像素驱动部，其中每个像素电路具有：光电转换元件；放大电路；以及能够将由光电转换元件生成的电荷转移到放大电路的输入节点的转移晶体管，其中转移晶体管具有从光电转换元件朝向放大电路一侧集成地串联连接的第一和第二场效应晶体管，第一和第二场效应晶体管的栅电极被同时共同驱动，并且第一场效应晶体管的阈值电压被设置为高于第二场效应晶体管的阈值电压，并且随着栅电极被像素驱动部逐步驱动，由光电转换元件生成并经由第一场效应晶体管转移的电荷被累积在第二场效应晶体管的沟道区中，并且累积在沟道区中的电荷被转移到放大电路的输入，并且其中放大电路驱动信号线，使得所累积的电荷被读取。

本发明的有利效果

根据本发明，可以使像素内的电荷转移变容易，可以提高累积的电荷量或灵敏度，并且可以改善摄像性能。

附图说明

图1是示出像素电路的例子的示意图。

图2是示出图1的像素电路的时序图的示意图。

图3是示出采用根据本发明一个实施例的像素电路的CMOS图像传感器(固态摄像器件)的结构示例的示意图。

图4是示出根据本发明第一实施例的CMOS图像传感器的像素电路的示意图。

图5是示出包括根据第一实施例的像素电路的转移晶体管的转移电路的等效电路的示意图。

图6是示出图5的转移电路的横截面结构示例的示意图。

图7是示出与使用根据第一实施例的像素电路的转移电路的读取转移操作相伴的电位变化的示意图。

图8是示出当在图4的像素电路中执行复位、电荷累积和读取操作时的时序图的示意图。

图9是示出包括图1的像素电路的转移晶体管的转移电路的等效电路的示意图。

图10是示出与使用如图1和3所示的像素电路的读取转移操作相伴的电位改变的示意图。

图11是示出根据本发明第二实施例的CMOS图像传感器的像素电路的示意图。

图12是示出根据本发明第三实施例的CMOS图像传感器的像素电路的示意图。

图13是示出与使用根据第三实施例的像素电路的读取转移操作相伴的电位改变的示意图。

图14是示出当在图12的像素电路中执行复位、电荷累积和读取操作时的时序图的示意图。

图15是示出根据本发明第四实施例的CMOS图像传感器的像素电路的示意图。

图16是示出第五实施例的操作的时序图的示意图。

图17是示出第六实施例的操作的时序图的示意图。

图18是示出在第七实施例中采用了中间保留模式(intermediate retention mode)并且改进了第五实施例的大容量累积操作的像素操作的时序图的示意图。

图19是示出在第八实施例中采用了中间保留模式并且改进了第六实施例的大容量累积操作的像素操作的时序图的示意图。

图20是示出在第一实施例中安装了全局快门(global shutter)功能的第九实施例的操作的时序图的示意图。

图21是示出在第三实施例中安装了全局快门功能的第十实施例的操作的时序图的示意图。

图22是图示根据使用第一实施例的结构的第十一实施例的宽动态范围操作的示例的第一电位改变示意图。

图23是图示根据使用第一实施例的结构的第十一实施例的宽动态范围操作的示例的第二电位改变示意图。

图24是示出根据第十一实施例的宽动态范围对应操作的时序图的示意图。

图25是示出使用第三实施例的结构的第十二实施例的宽动态范围操作的时序图的示意图。

图26是示出根据本发明第十三实施例的CMOS图像传感器的像素电路的示意图。

图27是示出包括根据第十三实施例的像素电路的转移晶体管的转移电路的等效电路的示意图。

图28是示出图27的转移电路的横截面结构示例的示意图。

图29是示出与使用根据第十三实施例的像素电路的转移电路的读取转移操作相伴的电位变化的示意图。

图30是示出根据本发明第十四实施例的CMOS成像器的像素电路的示意图。

图31是示出根据第十五实施例的转移电路的结构示例的示意图，其中相对于作为与第一实施例相对应的横截面结构示例的图6，光电二极管被MOS电容替代。

图32是示出根据第十六实施例的转移电路的横截面结构示例的示意图，第十六实施例具有与第一实施例的转移电路不同的横截面结构。

图33是示出根据本发明一个实施例应用了固态摄像器件的相机系统的结构示例的示意图。

具体实施方式

下文中，将参考附图详细描述本发明的优选实施例。注意，在该说明书和附图中，具有基本相同的功能和结构的元件被用相同的标号表示，并且对其重复的说明被省略。

将按照以下顺序给出描述。

1.第一实施例(像素电路的第一结构示例)

2.第二实施例(像素电路的第二结构示例)

3.第三实施例(像素电路的第三结构示例)

4.第四实施例(像素电路的第四结构示例)

5.第五实施例(使用深耗尽状态的电荷累积示例)

6.第六实施例(使用深耗尽状态的电荷累积示例)

7.第七实施例(中间保留模式)

8.第八实施例(中间保留模式)

9.第九实施例(全局快门功能)

10.第十实施例(全局快门功能)

11.第十一实施例(宽动态范围操作)

12.第十二实施例(宽动态范围操作)

13.第十三实施例(像素电路的第五结构示例)

14.第十四实施例(像素电路的第六结构示例)

15.第十五实施例(另一横截面结构)

16.第十六实施例(另一横截面结构)

17.第十七实施例(相机系统)

图3是示出采用根据本发明一个实施例的像素电路的CMOS图像传感器(固态摄像器件)的结构示例的示意图。

CMOS图像传感器100具有像素阵列部110、作为像素驱动部的行选择电路(Vdec)120及列读取电路(AFE)130。

在像素阵列部110中，以M行×N列的二维形式(矩阵形式)排列有多个像素电路110A。

根据该实施例，像素电路110A基本包括光电转换元件、转移晶体管、放大晶体管、行选择晶体管、累积节点和FD(浮动扩散部)。

在这点上，像素电路110A的转移晶体管由集成地串联连接(后面将描述)的至少第一和第二绝缘栅型场效应晶体管(MOS晶体管)形成。第一和第二MOS晶体管由高阈值电压Vth的晶体管和低阈值电压Vth的晶体管(它们具有要同时共同驱动的栅电极)形成。

像素电路110A的具体结构将在后面描述。

连线到像素阵列部110的转移线140(LTRG)、复位线150(LRST)和行选择线160(LSL)作为一个集合被布线在像素排列的每个行单元中。

为转移线140(LTRG)、复位线150(LRST)和行选择线160(LSL)中的每一个提供了M条控制线。

转移线140(LTRG)、复位线150(LRST)和行选择线160(LSL)由行选择电路120驱动。

行选择电路120控制排列在像素阵列部110的任何行中的像素的操作。行选择电路120通过转移线140(LTRG)、复位线150(LRST)和行选择线160(LSL)来控制像素电路。

列读取电路130经由垂直信号线(LSGN)170接收在行选择电路120的控制下进行读取操作的像素行的数据，并将数据传送到后级信号处理电路。恒流电路或者感测电路连接到垂直信号线170。

列读取电路130包括CDS电路或ADC(模数转换器)。

下文中，将描述具有上述配置的CMOS图像传感器100的像素电路的具体配置示例。

<1.第一实施例>

图4是示出根据本发明第一实施例的CMOS图像传感器的像素电路的示意图。

一个单元的像素电路110A(PX111)具有作为光电转换元件的光电二极管111、转移晶体管112、复位晶体管113、放大晶体管114、行选择晶体管115、累积节点116和FD 117。

放大电路118由放大晶体管114形成，并且放大电路118的输入节点由FD 117形成。

第一实施例的转移晶体管112连接在光电二极管111和作为输出节点的FD 117之间。

转移晶体管112由集成地串联连接的至少第一MOS晶体管1121、第二MOS晶体管1122和第三MOS晶体管1123形成。

第一和第二MOS晶体管1121和1122由高阈值电压Vth的晶体管和低阈值电压Vth的晶体管(它们具有由同时共同施加的驱动信号驱动的栅电极)形成。

第一MOS晶体管1121由高阈值电压HVth的晶体管形成，第二MOS晶体管1122由低阈值电压LVth的晶体管形成。

第一和第二MOS晶体管1121和1122的栅电极共同连接到转移线140，并且第三MOS晶体管1123的栅电极连接到基准电位(例如，地GND)。

在该实施例中，第一、第二和第三MOS晶体管1121、1122和1123由n沟道MOS(NMOS)晶体管形成。

例如，第一NMOS晶体管1121的高阈值电压HVth例如被设置为0V，第二NMOS晶体管1122的低阈值电压LVth例如被设置为-1.5V。

第三NMOS晶体管的阈值电压被设置为-0.6V。

复位晶体管113连接在电源线和FD 117之间，并且其栅电极连接到复位线150。

放大晶体管114的栅极连接到FD 117。放大晶体管114经由行选择晶体管115连接到垂直信号线170，并且与像素部外部的恒流电路131构成源极跟随器。

行选择晶体管115的栅电极连接到行选择线160。行选择晶体管115的源极连接到垂直信号线170。

恒流电路131和感测电路132连接到垂直信号线170。

图5是示出包括根据第一实施例的像素电路110A的转移晶体管的转移电路的等效电路的示意图。

在图5的转移电路200中，标号201和202表示栅电极，标号203表示寄生电容，并且标号118表示放大电路。放大电路118由放大晶体管114形成。

由光电二极管111中的光电转换生成的电子经由集成地串联连接的第一、第二和第三NMOS晶体管1121、1122和1123被完全转移到FD 117，FD 117是放大电路118的输入节点。

在集成的第一、第二和第三NMOS晶体管1121、1122和1123中，沟道彼此直接连接，而不经由n型扩散层等。

如上所述，驱动信号被同时共同施加到第一和第二NMOS晶体管1121和1122的栅电极201。

第一MOS晶体管1121具有高阈值电压HVth，并且第二MOS晶体管1122具有低阈值电压LVth。

作为输入节点的FD 117具有寄生电容203，并且其电位变化量ΔVf如下(如果累积电荷量为Q并且寄生电容值为Cf)。

[表达式2]

ΔVf＝Q/Cf

在读取操作期间，该偏移经由放大电路118以固定增益驱动垂直信号线170。

图6是示出图5的转移电路的横截面结构示例的示意图。

在光电二极管111中，采用了一种HAD结构，其中与氧化物膜相接触的硅表面的附近具有p型。

这里，经光电转换的电子最初被累积在n型扩散节点204中。扩散节点204对应于累积节点116。

如果导通第一NMOS晶体管1121的信号被施加到栅电极201，则电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122，并被累积在沟道区中。

例如，沟道部分的杂质分布特性被调节，从而使得第一NMOS晶体管1121的阈值被设置为高并且第二NMOS晶体管1122的阈值被设置为低。从而，第二NMOS晶体管1122的沟道部分CH2形成电子累积阱，并且第一NMOS晶体管1121的沟道部分CH1形成回流防止的电位壁。

另一方面，第三NMOS晶体管1123由独立的栅电极202控制。

当ON电压被施加到栅电极201时，第三NMOS晶体管1123的沟道区的电位被设置为比第二NMOS晶体管1122的电位(作为高电位)浅。

当OFF电压被施加到栅电极201时，沟道区的电位被设置为比第二NMOS晶体管1122的电位(作为低电位)深。

第三NMOS晶体管1123的栅电极202可以具有固定电位，还可以连接到电源线、地线等等，如果第三NMOS晶体管1123的沟道部分CH3的杂质分布特性等被适当地调节的话。

扩散层205连接到放大电路118的输入(未在横截面图中示出)。

第三NMOS晶体管1123用作分离晶体管。

这里，第一NMOS晶体管1121和第二NMOS晶体管1122被认为是两个独立晶体管。然而，它们也可以被认为是单个NMOS晶体管，其具有沟道部分的杂质分布特性的梯度(如果栅电极也被一体形成的话)，如图所示。

在任何情况下，它与串联连接的两个独立晶体管的功能是相同的。本发明也包括上述形式。

图7(A)至7(D)是示出与利用根据第一实施例的像素电路的转移电路进行的读取转移操作相伴的电位改变的示意图。

就图7(A)至7(D)中每个节点的电位而言，正电位方向被示出在图中的下侧，负电位方向被示出在图中的上侧。每个节点服务于具有负电荷的电子被累积在其中的阱，并且在阱被电子填充的情况下，电位向上侧上升(即在负电位方向上)。

[步骤ST11]

在图7(A)的步骤ST11中，光电二极管111的扩散节点204被设计为使得在正电荷被固定数目的施主完全耗尽期间电位底约为2.0V。这里，它被光电转换得到的电子填充，直到饱和状态(约0V)。

另一方面，在第一NMOS晶体管1121和第二NMOS晶体管1122的沟道区中，根据共同施加到这两者的栅电极的电位(例如，-1.5V至3V)，电位分别在R11和R12的范围内被调制。

另一方面，作为分离晶体管的第三NMOS晶体管1123的栅电极202连接到地GND，并且沟道的电位被调节为约0.6V。

作为放大电路118的输入节点的扩散层205(FD 117)被复位为具有3V的浮动状态。

[步骤ST12]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图7(B)的步骤ST12中导通，则电子如下移动。

累积在光电二极管111的扩散节点204中的电子都经由第一NMOS晶体管1121移动到第二NMOS晶体管1122的沟道区。

即，电子移动到具有深耗尽状态的第二NMOS晶体管1122的沟道区，并以模拟状态被累积。

此时，第三NMOS晶体管1123的沟道区的电位比第二NMOS晶体管1122的电位(作为低电位)浅，并且在第二NMOS晶体管1122和扩散层205(FD 117)之间形成了壁垒，FD 117是放大电路118的输入节点。

[步骤ST13]

在图7(C)的步骤ST13中，栅电极被驱动以使第一NMOS晶体管1121和第二NMOS晶体管1122截止，从而使得沟道区的电位在负电位方向上被调制。

这里，第一NMOS晶体管1121的沟道形成了电位壁垒，并且防止了累积的电子回流到光电二极管111的扩散节点204。

壁垒的高度对应于第一NMOS晶体管1121和第二NMOS晶体管1122的两个晶体管的阈值之差(例如，1.5V)。

在第一和第二NMOS晶体管1121和1122的栅电极201已达到适当的中间电压的步骤中，以下状态是可能的：累积的电子已与光电二极管111的扩散节点204和FD 117(放大器的输入)两者相分离。

栅极可以被立即直接驱动直到下一步骤，但是也可以通过临时保持该中间状态来添加新的功能(将在后面描述)。

另外，如果第二NMOS晶体管1122的沟道区的电位通过从此时连续驱动栅极而在负电位方向上被调制，则累积在其中的电子开始移动到作为放大电路118的输入的扩散层205(FD 117)。

[步骤ST14]

如果在图7(D)的步骤ST14中第一NMOS晶体管1121和第二NMOS晶体管1122完全截止，则第二NMOS晶体管1122的沟道区(所有累积的电子已从该区域被释放)的电位如下。

即，第二NMOS晶体管1122的沟道区的电位超过了第三NMOS晶体管1123的沟道的电位。

在步骤ST11中，达到了这样一种状态，其中累积在光电二极管111中的所有电子已移动到作为放大电路118的输入节点的扩散层205(FD 117)。

从而，放大电路118驱动垂直信号线170，并且累积的信号被读取。

如果使用上述逐步转移，则没有必要确保具有全耗尽状态的光电二极管111的扩散节点204和FD 117(它是放大电路118的输入节点)之间的电位差。

即，在该示例中，即使在填充有电子的FD 117的电位比扩散节点204的电位浅的状态中，也实现了完全的转移。

上面主要描述了根据第一实施例的像素电路110A的转移电路的操作。

接下来，将描述第一实施例的像素电路110A的电荷累积和读取操作。

图8(A)至8(D)是示出当在图4的像素电路中执行复位、电荷累积和读取操作时的时序图的示意图。

图8(A)示出了复位线150的信号电位，图8(B)示出了转移线140的信号电位，图8(C)示出了行选择线160的信号电位，图8(D)示出了垂直信号线170的信号电位。

作为第一实施例的像素电路110A的特性操作，光电二极管111到FD 117的累积电子的转移是与转移线140的驱动相对应地分两步执行的。

即，如果转移线140的电平从低电平上升到高电平，则累积的电子从光电二极管111的扩散节点204被转移到第二NMOS晶体管1122的沟道区，如图7(B)的步骤ST12所示。

另外，当转移线140的电平从高电平返回到低电平时，沟道区的电子被转移到作为放大电路118的输入节点的FD 117，如图7(D)的步骤ST14所示。

例如，复位线150在复位期间具有高电平，使得作为放大电路118的输入节点的FD 117连接到复位电平电位(电源电压3V)。

另一方面，在转移线140的电平已从低电平上升到高电平并且进一步从高电平下降到低电平的时刻，累积在光电二极管111中的电子被转移到扩散层205并被吸引至复位电平。

在此时，新的电子累积时段T2开始。

在等待转移线140的电平下降到低电平之后，复位线150的复位脉冲下降到低电平。

类似地，同样在读取操作期间，累积在光电二极管111中的电子在转移线140的电平已从低电平上升到高电平并进一步从高电平下降到低电平的时刻被转移到扩散层205。

因此，垂直信号线170在转移线140的电平已从高电平返回到低电平的时刻经由放大电路118被累积的信号驱动。在此时刻，累积时段T2也结束。

根据上述第一实施例的像素电路110A可以使CMOS图像传感器的像素内的电荷转移变容易，提高累积的电荷量或灵敏度，并且改善摄像性能。

这里，将描述图1的像素电路的转移电路系统的处理，以与根据上述第一实施例的像素电路110A进行比较。

图9是示出包括图1的像素电路PX1的转移晶体管的转移电路的等效电路的示意图。

在图9的转移电路TX1中，GT1表示栅电极，C1表示寄生电容，并且标号14表示放大电路。放大电路14由放大晶体管4形成。

在转移电路TX1中，由光电二极管1中的光电转换生成的电子被累积在作为光电二极管1的扩散层节点的累积节点6中。

在读取操作期间，电子经由转移晶体管2被完全转移到作为放大电路14的输入节点的FD 7。

如果作为输入节点的FD 7具有寄生电容C1，累积的电荷量为Q，并且寄生电容值为Cf，则其电位变化量ΔVf被给定为{ΔVf＝Q/Cf}，如上所述。

放大电路14使用类似于普通放大晶体管4的NMOS晶体管，但是生成唯一的随机噪声Nr。

因此，如果其增益为G，则在作为输出的垂直信号线中发生的累积信号的S/N比为{G·ΔVf/Nr}。

因为增益G或者随机噪声Nr基本上固定(如果放大电路14的结构已确定的话)，则电位变化量ΔVf的大小直接影响摄像性能。

图10(A)至10(D)是示出与使用如图1和3所示的像素电路的读取转移操作相伴的电位改变的示意图。

如图7(A)至7(D)所示，同样在这种情况下，就每个节点的电位而言，正电位方向被示出在图中的下侧，并且负电位方向被示出在上侧。

每个节点服务于具有负电荷的电子被累积在其中的阱，并且在阱被电子填充的情况下，电位向上侧上升(即，在负电位方向上)。

[步骤ST1]

在图10(A)的步骤ST1中，作为光电二极管1的扩散节点的累积节点6被设计为使得在正电荷被固定数目的施主完全耗尽期间电位底约为1.5V。这里，它被填充光电转换得到的电子，直到饱和状态(约0V)。

另一方面，根据施加到栅电极的电位(例如，1V至3V)，转移晶体管2的沟道区在R1的范围内被调制。

作为放大电路14的输入节点的FD 7被复位为具有3V的浮动状态。

[步骤ST2]

如果转移晶体管2在图10(B)的步骤ST2中导通，则电子如下移动。

即，如果转移晶体管2导通，则电子在以下状态中移动：累积在作为光电二极管1的扩散节点的累积节点6中的所有电子已被分发到转移晶体管2的沟道区和FD 7(FD 7是放大电路14的输入节点)。

[步骤ST3]

如果随着栅电极的电位增大、沟道区的电位上升以在图10(C)的步骤ST3中使转移晶体管2截止，则累积在其中的电子移动到作为放大电路14的输入节点的FD 7。

[步骤ST4]

在图10(D)的步骤ST4中，达到这样一种状态，其中在转移晶体管2已截止的状态中，在步骤ST1中累积在光电二极管1中的所有电子已经移动到作为放大电路14的输入节点的FD 7。从而，放大电路14驱动垂直信号线11，并且累积的信号被读取。

如上所述，图1的像素电路PX1必须确保具有全耗尽状态的光电二极管1的累积节点6和作为放大电路14的输入节点的FD 7之间的电位差M1，以实现完全电子移动。

另一方面，如果电位差没有得到充分的确保，则累积在转移晶体管2的沟道区中的电子回流到光电二极管1，并且光电二极管1的累积电子量没有被线性地反映在读取信号中。

为了如上所述在读取操作期间完全转移光电转换得到的电子，有必要将FD 7(FD 7是放大电路14的输入节点)的转移之后的电位维持在比全耗尽期间的光电二极管1的电位高的电位。

然而，图1的像素电路PX1具有以下缺点：FD 7的电位的动态范围是有限的，ΔVf不能充分增大，并且S/N比不能增大。

例如，在图10中，ΔVf具有(3.0V-1.5V)的限制，并且被进一步减小转移容限的电位差。

另外，因为光电二极管1的饱和累积电荷量Qs对应于其扩散层内的施主数目，所以如果Qs正常增大，则全耗尽期间的电位变深(成为高电位)。从而，ΔVf的范围向更窄的方向移动。

该转移容限的问题对于设计产生了很大的限制。

另一方面，第一实施例的像素电路110A采用了通过集成串联晶体管的转移，以将电子从像素内的光电二极管转移到放大电路。具体而言，在像素电路110A中，其中可以进行电位调制的中间转移节点被形成在MOS晶体管的沟道部分中，并且累积的电子经由中间节点被逐步从光电二极管111转移到放大电路118。

因此，第一实施例的像素电路110A可以免除对于转移的上述电位限制，因而通过增大饱和累积电荷量Qs或者减小放大器输入部分的寄生电容来增大信号的动态范围。

另外，例如，像素电路110A可以将在曝光期间光电转换得到的电子累积在单独形成的MOS晶体管的沟道区中，而不是累积在光电二极管内，并且在读取操作期间将累积的电子完全从沟道区转移到放大电路。

因此，像素电路110A可以提高曝光灵敏度，并且还可以明显增大饱和累积电荷量Qs。

在像素电路110A中，电子(电荷)转移仅在像素内部进行，并且数字信号或者低阻抗的模拟信号在放大电路驱动垂直信号线之后被传送。

因此，可以实现高速、低功耗的成像器，而不会有M形污点或者转移泄漏的问题。

<2.第二实施例>

图11是示出根据本发明第二实施例的CMOS图像传感器的像素电路的示意图。

根据第二实施例的像素电路110B和根据第一实施例的像素电路110A之间的差别如下。

在根据第二实施例的像素电路110B中，分别具有唯一的光电二极管111和唯一的转移电路112的多个像素(例如，两个像素PXL110a和PXL110b)共享形成放大电路的FD 117和放大晶体管114。

在像素电路110B中，多个像素PXL110a和PXL110b还共享复位晶体管113和行选择晶体管115。

在各个像素PXL110a和PXL110b的转移晶体管112a和112b中，第一和第二NMOS晶体管的共享栅电极分别连接到不同的转移线140a和140b。

另外，各个像素PXL110a和PXL110b的转移晶体管112a和112b的第三MOS晶体管1123的栅电极分别接地。

在像素电路110B中，在根据分别独立的转移线140a和140b的不同定时，累积在各个光电二极管111a和111b中的电子被转移到FD 117(放大电路的输入节点)。

放大电路的共享可以减小像素的有效大小，但是当共享像素的数目增大时FD 117的寄生电容也增大。

因此，优选地共享像素的数目等于或大于2并且等于或小于16。

第二实施例可以具有与上述第一实施例相同的有利效果。

<3.第三实施例>

图12是示出根据本发明第三实施例的CMOS图像传感器的像素电路的示意图。

根据第三实施例的像素电路110C和根据第一实施例的像素电路110A之间的差别如下。

在第三实施例的像素电路110C中，在第一实施例中具有固定电位的第三NMOS晶体管1123的栅电极202由作为外围电路的行选择电路120辅助驱动。

具体而言，第一和第二NMOS晶体管1121和1122的共享栅电极201连接到第一转移线141，并且第三NMOS晶体管1123的栅电极202连接到第二转移线(分离线)142。

从而，由于可以使经由第三NMOS晶体管1123的转移变容易，因此可以缩窄在栅电极201侧的驱动范围。

尽管在驱动布线的数目增大1时存在面积上的不利之处，但是当可以缩窄第一转移线141的驱动范围时存在电压电阻或者可靠性方面的优点。

图13(A)至13(D)是示出与使用根据第三实施例的像素电路110C的读取转移操作相伴的电位改变的示意图。

[步骤ST21]

在图13(A)的步骤ST21中，光电二极管111的扩散节点204被设计为使得在正电荷被固定数目的施主完全耗尽期间电位底约为2.0V。这里，它被光电转换得到的电子填充，直到饱和状态(约0V)。

另一方面，在第一NMOS晶体管1121和第二NMOS晶体管1122的沟道区中，根据共同施加到这两者的栅电极的电位(例如，-0.5V至3V)，分别在R13和R14的范围中对电位进行调制。

另一方面，在作为分离晶体管的第三NMOS晶体管1123的沟道区中，例如根据0V至3V在R15的范围中对单独施加到其栅电极的电位进行调制。

作为放大电路118的输入节点的扩散层205(FD 117)被复位为具有3V的浮动状态。

[步骤ST22]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图13(B)的步骤ST22中导通，则执行如下的电子转移。

即，累积在光电二极管111的扩散节点204中的电子全部经由第一NMOS晶体管1121移动到第二NMOS晶体管1122的沟道区。

即，电子移动到具有深耗尽状态的第二NMOS晶体管1122的沟道区，并以模拟状态被累积。

此时，第三NMOS晶体管1123的沟道区的电位比第二NMOS晶体管1122的电位(作为低电位)浅，并且在第二NMOS晶体管1122和扩散层205(FD 117)之间形成了壁垒，FD 117是放大电路118的输入节点。

[步骤ST23]

如果在图13(C)的步骤ST23中第一NMOS晶体管1121和第二NMOS晶体管1122再次截止，则沟道区的电位在负电位方向上被调制。

这里，第一NMOS晶体管1121的沟道形成了电位壁垒，并且防止了累积的电子回流到光电二极管111的扩散节点204。

壁垒的高度对应于第一NMOS晶体管1121和第二NMOS晶体管1122的两个晶体管的阈值之差(例如，1.5V)。

在该步骤中，以下状态是可能的：累积的电子已与光电二极管111的扩散节点204和扩散层205(FD 117)两者相分离，FD 117是放大电路118的输入。

可以立即直接进行到下一步，或者通过同时驱动第三NMOS晶体管1123的栅极进行到下一步，但是也可以通过临时保持该中间状态来添加新的功能(将在后面描述)。

[步骤ST24]

如果在图13(D)的步骤ST24中第三NMOS晶体管1123的栅电极202通过作为分离线的第二转移线142被驱动并且第三NMOS晶体管1123导通，则累积的电子流入作为放大电路118的输入节点的FD 117中。

另外，在第三NMOS晶体管1123已经截止的时刻，达到了这样一种状态：其中所有累积的电子已经移动到作为放大电路118的输入节点的扩散层205(FD 117)。

从而，放大器驱动垂直信号线并且累积信号被读取。

如上所述，在第三实施例中从第二NMOS晶体管1122的沟道到作为放大电路118的输入节点的FD 117的转移是以如下方式执行的。

其通过将步骤ST23的第一和第二NMOS晶体管1121和1122的共享栅电极201的OFF驱动与步骤ST24的第三NMOS晶体管1123的栅电极202的辅助ON/OFF驱动两者结合起来来实现。

如果使用上述一步接一步的转移，则没有必要确保具有全耗尽状态的光电二极管111的扩散节点204和作为放大电路118的输入节点的FD 117之间的电位差。

即，在该例子中，即使在填充有电子的FD 117的电位比扩散节点204的电位浅的状态中，也实现了完全转移。

上面主要描述了根据第三实施例的像素电路110C的转移操作。

接下来，将描述第三实施例的像素电路110C的电荷累积和读取操作。

图14(A)至14(E)是示出当在图12的像素电路中执行复位、电荷累积和读取操作时的时序图的示意图。

图14(A)示出了复位线150的信号电位，图14(B)示出了第一转移线141的信号电位，图14(C)示出了第二转移线142的信号电位。图14(D)示出了行选择线160的信号电位，图14(E)示出了垂直信号线170的信号电位。

第三实施例和图8中所示的第一实施例之间的操作的主要差别如下。

在第三实施例中，驱动第三NMOS晶体管1123的第二转移线142的ON/OFF脉冲被增加，以在第一和第二NMOS晶体管1121和1122被第一转移线141截止时辅助累积电子的转移。

即，如果第一转移线141的电平从低电平上升到高电平，则累积的电子被从光电二极管111的扩散节点204转移到第二NMOS晶体管1122的沟道区，如图13(B)的步骤ST22所示。

另外，如果第一转移线141的电平从高电平返回到低电平并且作为分离线的第二转移线142在基本上同时具有高电平，则电子如下移动。

如图13(D)的步骤ST24所示，作为分离晶体管的第三NMOS晶体管1123导通，并且累积的电子流入作为放大电路118的输入节点的FD 117中。

最终，如果作为分离线的第二转移线142的电平下降到低电平，则到作为放大电路118的输入节点的FD 117的电子完全转移完成。

例如，复位线150在复位期间具有高电平，从而使得作为放大电路的输入节点的FD 117连接到复位电平电位(电源电压3V)。

另一方面，第一转移线141的电平从低电平上升到高电平，从而使得累积在光电二极管111中的额外电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122的沟道区CH2。

另外，第一转移线141的电平从高电平下降到低电平，并且作为分离线的第二转移线142基本上同时具有高电平，从而使得作为分离晶体管的第三NMOS晶体管1123导通。

最终，如果作为分离线的第二转移线142的电平下降到低电平，则累积的电子被完全转移到FD 117并被吸引至复位电平。

在此时刻，新的电子累积时段T3开始。更准确地说，T3开始于第一转移线141的电平已从高电平下降到低电平的时刻。

同样地，第一转移线141的电平也在读取操作期间首先从低电平上升到高电平，从而使得累积在光电二极管111中的电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122的沟道部分。

另外，如果第一转移线141的电平从高电平下降到低电平，并且作为分离线的第二转移线142基本上同时上升到高电平并且最终下降到低电平，则电子被完全转移到作为放大电路118的输入节点的FD117。

在此时刻，累积时段T3结束。

作为分离线的第二转移线142在高电平导通的时刻可以在第一转移线141在低电平截止的时刻之前/之后。

如果在第一转移线141具有OFF电平之前放大晶体管114已通过FD 117导通，则其通过跳过图13(B)的步骤ST22至图13(C)的步骤ST23的状态来移动到图13(D)的步骤ST14。

然而，如果作为分离线的第二转移线142在第一转移线141具有OFF电平之后具有OFF电平，也可以实现完全转移。

除了第一实施例的有利效果之外，第三实施例还可以提高电压抗力或者可靠性。

<4.第四实施例>

图15是示出根据本发明第四实施例的CMOS图像传感器的像素电路的示意图。

根据第四实施例的像素电路110D和根据第三实施例的像素电路110C之间的差异如下。

在根据第四实施例的像素电路110D中，分别具有唯一的光电二极管111和唯一的转移电路112的多个像素(例如，两个像素PXL110a和PXL110b)共享形成放大电路的FD 117和放大晶体管114。

在像素电路110D中，多个像素PXL110a和PXL110b还共享复位晶体管113和行选择晶体管115。

在相应像素PXL110a和PXL110b的转移晶体管112a和112b中，第一和第二NMOS晶体管的共享栅电极分别连接到不同的第一转移线141a和141b。

相应像素PXL110a和PXL110b的转移晶体管112a和112b的第三MOS晶体管1123的栅电极分别连接到作为分离线的第二转移线142a和142b。

在像素电路110D中，在根据分别独立的第一转移线141a和141b以及作为分离线的第二转移线142a和142b的不同时刻，累积在各个光电二极管111a和111b中的电子被转移到FD 117。

放大电路的共享可以减小像素的有效大小，但是当共享像素的数目增大时FD 117的寄生电容也增大。

因此，优选地共享像素的数目等于或大于2并且等于或小于16。

第四实施例可具有与上述第三实施例相同的有利效果。

接下来，将描述应用操作，其使得可以通过利用根据本发明实施例的像素电路的配置来执行大容量累积。

大容量累积操作可应用于上述第一至第四实施例的任何电路配置，并且将在下面被描述为第五和第六实施例。

<5.第五实施例>

在本发明的第五实施例中，利用图4的像素电路结构以及在第一实施例中采用的第二NMOS晶体管1122的深耗尽状态来施加电荷累积。

具体而言，累积在作为光电二极管111的扩散层的扩散节点204中的电子在累积时段期间被转移到第二NMOS晶体管1122的沟道部分并被累积在沟道部分中。

即，在像素的累积时段期间，栅电极201被维持在ON状态的电平，使得第一和第二NMOS晶体管1121和1122被维持在ON(导通)状态。

光电二极管111光电转换得到的电子经由第一NMOS晶体管1121被直接转移到第二NMOS晶体管1122的沟道部分CH2，并被累积在沟道部分CH2中。

在累积完成并且执行读取的时刻，栅电极201被驱动以使第一和第二NMOS晶体管1121和1122截止。从而，累积的电子经由第三NMOS晶体管1123被转移到作为放大电路118的输入节点的FD117。

图16(A)至16(D)是示出了第五实施例的操作的时序图的示意图。

图16(A)示出了复位线150的信号电位，图16(B)示出了转移线140的信号电位，图16(C)示出了行选择线160的信号电位，图16(D)示出了垂直信号线170的信号电位。

在第五实施例中，像素电路与图4中所示的相同，并且转移电路的细节和横截面结构与图5和6中所示的相同。

与图8(A)至8(D)中相同的复位被执行。在新的累积开始之后，转移线140再次具有高电平状态，并且在累积时段T4期间被维持在高电平状态。

在该时段期间，光电二极管111光电转换得到的电子不被累积在扩散层内，而是被直接转移到第二NMOS晶体管1122的沟道区并被累积在沟道区中。

在读取操作期间，首先，行选择线160具有高电平，并且放大电路的输出连接到垂直信号线170。

另外，作为放大电路118的输入节点的FD 117被送至复位线150的脉冲复位，并且FD 117连接到电源电压源，使得复位电平被读取。

接下来，转移线140从高电平变到低电平。

从而，累积在第二NMOS晶体管1122的沟道区中的电子被转移到作为放大电路118的输入节点的FD 117，并且累积信号被读取。

伴随着转移线140的转变，累积时段T4也结束。

该实施例的电位改变是基于图7(A)至7(D)的，但是电子累积的持续时间具有图7(B)的步骤ST12的状态，而非图7(A)的步骤ST11的状态。

在累积时段中，第一NMOS晶体管1121和第二NMOS晶体管1122被维持在ON状态。这样，光电二极管111光电转换得到并收集在扩散节点204中的电子经由第一NMOS晶体管1121直接移动到第二NMOS晶体管1122的沟道区。

即，电子移动到具有深耗尽状态的第二NMOS晶体管1122的沟道区，并以模拟状态被累积。

在读取操作期间从第二NMOS晶体管1122到扩散层205的电子转移与图7(C)和7(D)的步骤ST13和ST14的处理相同。

如上所述，在累积时段期间，在图7(B)的步骤ST12的状态中光电转换得到的电子都被累积在第二NMOS晶体管1122的沟道区中，并且直到其电位阱充满才出现饱和。

因此，如果在第二NMOS晶体管1122的深耗尽状态中累积容量增大足够多，则可以累积相比于正常光电二极管的累积更大数目的电子。

另外，在该时段期间，光电二极管111被恒定维持在相同的全耗尽状态中。因此，提高了累积信号和累积时间的灵敏度或线性度。

一般而言，就由向光电二极管入射的光生成的电子/空穴对而言，在耗尽层内部生成的空穴被其内部电场吸引，并快速地释放到衬底。

然而，如果电子被累积在光电二极管内部，则其内部电场被减弱，空穴释放能力减弱，并且电子和空穴被很容易地重组。

从而，存在灵敏度逐渐降低的问题。

另一方面，在第五实施例中并不发生该问题。

因为即使当光电二极管自身的饱和累积电荷量很小时也没有问题，所以可以通过减小扩散层的杂质浓度来抑制暗电流或白点的发生。

在这种情况下，在光电二极管111的扩散节点204中形成的电位在复位期间可以很浅。因此，第一NMOS晶体管1121和第二NMOS晶体管1122的沟道区的调制范围R11和R12也可以减小，并且使确保电压抗力等的可靠性变得容易。

如上所述，可以提高摄像器件在累积电荷量、灵敏度和白点方面的所有基本性能。

<6.第六实施例>

将描述向第三实施例应用同一原理的第六实施例。

图17(A)示出了复位线150的信号电位，图17(B)示出了第一转移线141的信号电位，图17(C)示出了第二转移线(分离线)142的信号电位。图17(D)示出了行选择线160的信号电位，图17(E)示出了垂直信号线170的信号电位。

在第六实施例中，像素电路与图12的电路相同，并且转移的电位变化是基于图13(A)至13(D)的。

执行与图14(A)至14(E)中相同的复位。在新的累积开始之后，第一转移线141再次处于高电平状态，并且在累积时段T5期间被维持在高电平状态。

在该时段期间，经光电二极管111光电转换的电子不被累积在扩散层内，而是被直接转移到第二NMOS晶体管1122的沟道区并被累积在沟道区中。

即，保持了电位图的图13(B)的步骤ST22的状态。

在读取操作期间，首先，行选择线160具有高电平，并且放大电路118的输出连接到垂直信号线170。

另外，作为放大电路118的输入节点的FD 117被送往复位线150的脉冲复位，并且FD 117连接到电源电压源，从而使得复位电平被读取。

接下来，第一转移线141具有从高电平到低电平的转变，另外脉冲也被施加到作为分离线的第二转移线142。

从而，累积在第二NMOS晶体管1122的沟道区中的电子被转移到作为放大电路118的输入节点的FD 117，并且累积信号被读取。

随着第一转移线141的转变，累积时段T5也结束。

如上所述，在累积时段期间，在图13(B)的步骤ST22的状态中光电转换得到的电子都被累积在第二NMOS晶体管1122的沟道区中，并且直到其电位阱充满才出现饱和。

因此，如果在第二NMOS晶体管1122的深耗尽状态中累积容量增大足够多，则可以累积相比于正常光电二极管的累积更大数目的电子。

另外，示出第一实施例的图7的电位改变中步骤ST13的中间状态如下。

累积在作为中间累积节点的第二NMOS晶体管1122的沟道区中的电子与作为放大器输入的FD 117相分离，还与光电二极管111的扩散节点204相分离。

即，在光电二极管111的扩散节点204中新的光电转换得到的电子并不流入中间的累积节点中，并且累积在中间累积节点中的电子不流入FD 117中。

在第一实施例中，第一和第二NMOS晶体管1121和1122的共享栅极被驱动为三个值，并且上述状态在其中间电压下被实现，从而可以在固定时段期间保持中间状态。

同样地，示出第二实施例的图13的电位改变(在步骤ST23的中间状态中)如下。

累积在作为中间累积节点的第二NMOS晶体管1122的沟道区中的电子与作为放大器输入的FD 117相分离，还与光电二极管111的扩散节点204相分离。

在这种情况下，可以通过利用栅电极驱动操作使所有的第一和第二NMOS晶体管1121和1122以及第三NMOS晶体管1123截止来在固定时段期间保持中间状态。

如果从光电二极管111接收的累积电子在固定时段期间被保留在中间累积节点中(在该中间累积节点中可能进行电位调制)，则可以实现各种附加功能。

更具体而言，固定时段例如是等于或大于最小累积时段的时段，或者是等于或大于读取一行所花费的时间的时段。

下文中，将在第七至第十四实施例中顺序描述大容量累积、全局快门和宽动态范围的三种功能。

利用上述第一至第四实施例中的每种配置，可以等同地执行全部的第七至第十二实施例。

<7.第七实施例>

图18(A)至18(D)是示出在第七实施例中采用了上述中间保留节点并且改进了第五实施例的大容量累积操作的像素操作的时序图的示意图。

图18(A)示出了复位线150的信号电位，图18(B)示出了转移线140的信号电位，图18(C)示出了行选择线160的信号电位，图18(D)示出了垂直信号线170的信号电位。

在第七实施例中，像素电路与图4中所示的相同，并且转移电路的细节和横截面结构与图5和6中所示的相同。

如果第一和第二NMOS晶体管1121和1122经由栅电极201被连续地断开，则存在以下趋势：围绕栅极的图6的光电二极管111的电位上升并且暗电流增大。

鉴于上述问题，作为改进示例的第七实施例通过驱动栅电极201并且间歇地使第一和第二NMOS晶体管1121和1122导通来抑制暗电流的增大。

即，首先，通过执行与图8或16相同的复位操作，新的累积开始。之后，在累积时段T6期间，通过使得第一和第二NMOS晶体管1121和1122间歇地具有高电平(而不经由栅电极201连续地断开)，电子以时分方式被从光电二极管111转移到中间累积节点。

在初始状态之后除了转移时间以外的累积时段期间，栅电极201被保持在中间电位，并且在中间累积节点中维持图7(C)的步骤ST13的中间状态。

栅电极201在读取操作期间再次具有高电平，并且残留在光电二极管111中的电子被转移到中间累积节点。最终，栅电极201具有低电平，并且中间累积节点的累积电子被一起共同转移到作为放大器输入的FD 117。

通常，因为在复位操作之后所有光电转换得到的电子都被累积在光电二极管111中，所以其饱和累积电荷量Qs决定了像素的动态范围。

然而，如果具有第二NMOS晶体管1122的沟道区的中间累积节点的累积容量足够大，则可以通过以时分方式多次将光电二极管111的累积电荷转移到中间累积节点，来累积比通常情况更大数量的电荷。

因为第一和第二NMOS晶体管1121和1122通过栅电极201导通的时段相比于累积时段可以充分地减小，所以还可以防止暗电流的增大。

<8.第八实施例>

图19(A)至19(E)是示出在第八实施例中采用了与第七实施例相同的中间保留节点并且改进了第六实施例的大容量累积操作的像素操作的时序图的示意图。

图19(A)示出了复位线150的信号电位，图19(B)示出了第一转移线141的信号电位，图19(C)示出了第二转移线(分离线)142的信号电位。图19(D)示出了行选择线160的信号电位，图19(E)示出了垂直信号线170的信号电位。

在第八实施例中，像素电路与图12的相同，并且转移的电位变化是基于图13(A)至13(D)的。

在作为改进示例的第八实施例中，通过执行与图14或17相同的复位，新的累积开始。

之后，在累积时段T7期间，通过间歇地施加脉冲(而不是通过驱动栅电极201连续地断开第一和第二NMOS晶体管1121和1122)，电子以时分方式被从光电二极管111转移到中间累积节点。

在累积时段期间，通过分离栅电极202第三NMOS晶体管1123被维持在OFF(截止)状态，并且中间累积节点在除了上述间歇传输时间的时间内被维持在图13(C)的步骤ST23的中间状态。

在读取操作期间脉冲再次被施加到栅电极201，并且第一和第二NMOS晶体管1121和1122导通，因而残留在光电二极管111中的电子被转移到中间累积节点。

最终，脉冲被施加到分离栅电极202，第三NMOS晶体管1123导通，并且中间累积节点的累积电子被一起共同转移到作为放大器输入的FD 117。

与第七实施例类似，第八实施例可以在实现大容量累积的同时抑制暗电流的增大。

[全局快门功能]

接下来，将描述全局快门功能。

全局快门功能是消除由像素阵列内的快门定时的变化生成的焦平面失真的功能。

如果采用正常电路结构和序列，则读取操作的开始决定了累积结束定时，如图2所示。

因为读取是针对每行正常地顺序执行的，所以累积结束定时也跟随其后。因此，通常，用作累积开始的复位操作也在每行变化并且被顺序执行，并且在所有有效像素中均匀地取累积时段T1。

这是在CMOS图像传感器中被称为滚动式快门的一般方法，并且意味着快门定时每行都变化。例如，在以高速运动的被摄物的图像中发生失真。

另一方面，通过同时一同开始所有有效像素的电荷累积并且进一步同时一同终止累积，实现了全局快门功能。

另一方面，在这种情况下，因为累积数据是逐行读取的，所以有必要分离累积结束定时和读取定时，并且有必要在从累积结束到读取的时段期间每个像素地存储信号。

如果使用图5中所示的转移电路的结构并且使用中间保留模式，则可以实现上述操作和良好的信号存储。

即，在CMOS图像传感器100中，相对于所有的有效像素，第一和第二NMOS晶体管1121和1122通过栅电极201被同时截止。从而，通过停止光电转换得到的电子的转移，累积终止，并且已经累积的电子被一次性存储在第二NMOS晶体管1122的沟道区中。

之后，优选地通过在以行为单位进行读取时向栅电极202施加脉冲来顺序地导通第三NMOS晶体管1123并将存储的电子转移到作为放大电路118的输入节点的FD 117。

<9.第九实施例>

图20(A)至20(D)是示出在第一实施例中安装了全局快门功能的第九实施例的操作的时序图的示意图。

图20(A)示出了复位线150的信号电位，图20(B)示出了转移线140的信号电位，图20(C)示出了行选择线160的信号电位，图20(D)示出了垂直信号线170的信号电位。

在第九实施例中，像素电路是基于图4的，并且电位改变是基于图7的。

复位线150在复位期间具有高电平，使得作为放大电路118的输入节点的FD 117连接到复位电平(电源电压3V)。

另一方面，在转移线140的电平已从低电平上升到高电平并且进一步从高电平下降到低电平的时刻，累积在光电二极管111中的电子被转移到FD 117并被吸引至复位电平。

在此时刻，新的电子累积时段T8开始。复位线150的脉冲在等待施加到栅电极201的脉冲下降到低电平之后下降到低电平。

通常，该复位操作是对每个所选行顺序执行的，但是全局复位是对所有有效像素同时执行的。

即，该处理用作全局快门的快门打开操作。

在已经过预定的累积时间T8的累积结束时刻，首先，转移线140的电平从低电平上升到高电平，使得累积在光电二极管111中的电子被转移到中间累积节点。此时，电位状态对应于图7(B)的步骤ST12。

另外，如果转移线140从高电平返回到中间电位，则电位状态移动到图7(B)的步骤ST13的中间保留模式，并且中间累积节点和光电二极管111相分离。

这些是对所有有效像素同时执行的，并且用作全局快门的快门关闭操作。

读取是根据行地址逐行顺序执行的。

首先，在选择信号被施加到行选择线160并且选择性地执行行选择之后，脉冲被施加到复位线150，作为放大输入部的FD 117连接到复位电平，并且复位电平被感测。

接下来，转移线140的电平从中间电位下降到低电平，使得保留在中间累积节点中的所有电子被转移到作为放大电路118的输入节点的FD 117。

每个像素在从累积结束到读取的H8时段期间维持中间保留模式，但是中间保留时段H8对于每行是不同的。

即，在快门关闭之后立即开始直至读取相应行之前的时段期间执行上述中间保留。

<10.第十实施例>

图21(A)至21(E)是示出在第三实施例中安装了全局快门功能的第十实施例的操作的时序图的示意图。

图21(A)示出了复位线150的信号电位，图21(B)示出了第一转移线141的信号电位，图21(C)示出了第二转移线(分离线)142的信号电位。图21(D)示出了行选择线160的信号电位，图21(E)示出了垂直信号线170的信号电位。

在第十实施例中，像素电路与图12的相同，并且转移的电位改变是基于图13(A)至13(D)的。

复位线150在复位期间具有高电平，从而作为放大电路118的输入节点的FD 117连接到复位电平(电源电压3V)。

另一方面，第一转移线141的电平从低电平上升到高电平，从而使得累积在光电二极管111中的额外电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122的沟道区。

另外，第一转移线141的电平从高电平下降到低电平，并且作为分离线的第二转移线142在基本上同时具有高电平，使得用于分离的第三NMOS晶体管1123导通。最终，如果第二转移线142的电平下降到低电平，则累积的电子被完全转移到扩散层205并被吸引至复位电平。

在此时刻，新的电子累积时段T9开始。通常，对每个所选行顺序执行该复位操作，但是全局复位是对所有有效像素同时执行的。

即，该处理用作全局快门的快门打开操作。

在已经过预定的累积时间T9的累积结束时刻，第一转移线141的电平从低电平上升到高电平，使得累积在光电二极管111中的电子被转移到中间累积节点。此时，电位状态对应于图13(B)的步骤ST22。

另外，如果第一转移线141从高电平返回到低电平，则电位状态移动到图13(B)的步骤ST23的中间保留模式，并且中间累积节点和光电二极管相分离。

这些是对所有有效像素同时执行的，并且用作全局快门的快门关闭操作。

读取是根据行地址对每行顺序执行的。

首先，在选择信号被施加到行选择线160并且行选择被选择性地执行之后，脉冲被施加到复位线150，作为放大电路118的输入节点的FD 117连接到复位电平，并且复位电平被感测。

接下来，作为分离线的第二转移线142被驱动到高电平，并且作为分离晶体管的第三NMOS晶体管1123导通。从而，累积在第二NMOS晶体管1122的沟道部分中的电子被转移到作为放大器118的输入节点的FD 117。

在作为分离线的第二转移线142再次下降到低电平的时刻，累积电子到扩散层205的完全转移完成。

每个像素在从累积结束到读取的H9时段期间维持中间保留模式，但是中间保留时段H9对于每行是不同的。

即，在快门关闭之后立即开始直至读取相应行之前的时段期间执行上述中间保留。

全局快门功能也可以与上述大容量累积操作相结合地进行。

例如，当图20(A)至20(D)中所示的全局快门序列的累积开始时，所有有效像素的转移线140被一同改变到高电平。优选地通过在累积时段T8期间维持它们的状态之后将它们一同降至中间电位来终止累积并且移动到中间保留状态。

在这种情况下，在累积时段期间在每个像素中维持图7(B)的步骤ST12的电位状态，并且电子被累积在第二NMOS晶体管1122的沟道内(而不是在光电二极管111中)，从而可能进行大容量累积。

同样地，还可以进行通过时分转移与大容量累积操作的结合，并且大容量累积操作和全局快门功能可以被结合并且与第一实施例的基本功能和第三实施例的基本配置一起使用。

[宽动态范围功能]

接下来，将描述宽动态范围功能。

该功能是同时存储长累积时间的信号和短累积时间的信号，并且在适合于这两种信号的曝光时间内同时利用用于感测高亮度对象的短累积时间的信号和用于感测低亮度对象的长累积时间的信号来摄取图像的功能。

如果应用本发明的第一或第三实施例的结构和中间保留模式，则可以在光电二极管中累积分离的信号，同时以中间保留模式、在晶体管的沟道区中存储长时间累积的信号。

在读取操作期间，以中间保留模式存储的长时间累积侧的信号首先被传送到放大器输入端，然后存储在光电二极管中的短时间累积侧的信号被传送。

<11.第十一实施例>

将利用图22(A)至22(D)以及图23(A)至23(C)的电位变化来描述使用第一实施例的结构的宽动态范围操作的拉至。

图22(A)至22(D)是图示根据使用第一实施例的结构的第十一实施例的宽动态范围操作的示例的第一电位改变示意图。

图23(A)至23(C)是图示根据使用第一实施例的结构的第十一实施例的宽动态范围操作的示例的第二电位改变示意图。

在第十一实施例中，像素电路与图4中所示的相同，并且转移电路的细节和横截面结构与图5和6中所示的相同。

[步骤ST31]

在图22(A)的步骤ST31中，与图7(A)的步骤ST11中一样，在光电二极管111的扩散节点204中执行第一电子累积。

在第一NMOS晶体管1121和第二NMOS晶体管1122的沟道区中，根据共同施加到这两者的共享栅电极201的电位(例如，-1.5V至3V)，电位分别在R11和R12的范围内被调制。

另一方面，作为分离晶体管的第三NMOS晶体管1123的栅电极202连接到地GND，并且沟道的电位被调节到大约0.6V。

[步骤ST32]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图22(B)的步骤ST32中导通，则电子移动。

累积在光电二极管111的扩散节点204中的电子都经由第一NMOS晶体管1121移动到第二NMOS晶体管1122的沟道区。

即，电子移动到具有深耗尽状态的第二NMOS晶体管1122的沟道区并且以模拟状态被累积。

[步骤ST33]

栅电极201被驱动以在图22(C)的步骤ST33中使第一NMOS晶体管1121和第二NMOS晶体管1122截止，从而使沟道区的电位在负电位方向上被调制。

从而，光电二极管111与第二NMOS晶体管1122的沟道相分离，并且第一累积完成。

在第一NMOS晶体管1121和第二NMOS晶体管1122的栅电极已达到适当的中间电压的步骤中，达到了这样一种状态，其中累积的电子已与光电二极管111和FD 117(放大电路118的输入节点)两者相分离。

[步骤ST34]

如果在图22(D)的步骤ST34中维持步骤ST33的中间保留状态，则因为光连续入射在光电二极管111上并被光电转换，所以新的电子被累积在其扩散节点204中。

[步骤ST35]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图23(A)的步骤ST35中完全截止，则电子如下移动。

即，保留在第二NMOS晶体管1122的沟道中的所有的第一累积电子移动到作为放大电路118的输入节点的FD 117。

从而，具有放大晶体管114的放大电路118驱动垂直信号线170，并且第一累积信号被读取。

[步骤ST36]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图23(B)的步骤ST36中再次导通，则电子如下移动。

累积在光电二极管111的扩散节点204中的第二累积电子都经由第一NMOS晶体管1121移动到第二NMOS晶体管的沟道区。此时，作为放大电路118的FD 117被复位为3V。

[步骤ST37]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图23(C)的步骤ST37中再次完全截止，则电子如下移动。

保留在第二NMOS晶体管1122的沟道中的所有的第二累积电子移动到作为放大电路的输入节点的FD 117。

从而，具有放大晶体管114的放大电路118驱动垂直信号线170，并且第二累积信号被读取。

通过调节上述操作序列的有效时间，在长时间内执行第一电子累积并且在短时间内执行第二电子累积。

如果第一电子累积未饱和，则在像素的累积数据中使用它的值。另一方面，如果第一电子累积饱和，则在像素的累积数据中使用第二电子累积的值。如果第二累积时间是第一累积时间的1/K，则在图像合成期间第二累积数据被处置为K倍。

长时间累积和短时间累积被连续执行，其中间没有读取。对每行顺序地连续执行两次读取。

因此，如果根据本发明实施例的成像器的用户仅准备两个行缓冲器，而不必准备与不同累积时间相对应的两个帧缓冲器，则可以进行帧合成。

当读取时间被加倍时，帧速率变为1/2，但是一帧所花费的所有加倍时间可以用在累积中。

图24(A)至24(D)是示出上述宽动态范围对应操作的时序图的示意图。

图24(A)示出了复位线150的信号电位，图24(B)示出了转移线140的信号电位，图24(C)示出了行选择线160的信号电位，图24(D)示出了垂直信号线170的信号电位。

首先，复位线150在复位期间被设置为高电平，从而使得作为放大电路118的输入节点的FD 117连接到复位电平(电源电压3V)。

另一方面，在转移线140已从低电平上升到高电平并且进一步从高电平下降到低电平的时刻，累积在光电二极管111中的电子被转移到FD 117并被吸引至复位电平。

在此时刻，第一电子累积的累积时段T10L开始。在等待转移线140的电平下降到低电平之后，复位线150的脉冲下降到低电平。

当已经过预定的累积时间时，转移线的电平从低电平上升到高电平，并且累积的电子被转移到在第二NMOS晶体管1122的沟道部分中形成的中间节点，如图22(B)的步骤ST32所示。

另外，如果转移线140的电平从高电平下降到中间电位，则光电二极管111和中间节点断开连接，如图22(C)的步骤ST33所示，并且第一电子累积的长时间侧的累积时段T10L结束。

同时，第二累积时段T10S开始。

在选择信号被施加到行选择线160并且执行行选择之后，按如下方式执行读取。

首先，作为放大电路118的输入节点的FD 117被复位线150的脉冲施加所复位，并且复位电平被感测。

接下来，如果转移线140的电平从中间节点下降到低电平，则第一累积电子被转移到作为放大电路118的输入节点的FD 117，如图23(A)的步骤ST35所示，并且执行它们的感测。

作为放大电路118的输入节点的FD 117再次因复位线150的脉冲施加而被复位，并且复位电平被感测。

接下来，如果脉冲被施加到转移线140，则通过图23(B)和23(C)的步骤ST36和ST37第二累积电子被转移到作为放大电路118的输入节点的FD 117，并且执行其感测。

通过读取第二累积信号，累积时段T10S也结束。

<12.第十二实施例>

对于第三实施例的结构，也利用相同的原理来执行上述宽动态范围功能。

图25(A)至25(E)是示出根据使用第三实施例的结构的第十二实施例的宽动态范围操作的时序图的示意图。

在第十二实施例中，像素结构的配置与图12相同。

复位线150在复位期间具有高电平，从而使得作为放大电路118的输入节点的FD 117连接到复位电平(电源电压3V)。

另一方面，第一转移线141的电平从低电平上升到高电平，从而使得累积在光电二极管111中的额外电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122的沟道部分。

另外，第一转移线141的电平从高电平下降到低电平，并且作为分离线的第二转移线142基本上同时具有高电平，使得作为分离晶体管的第三NMOS晶体管1123导通。最终，如果第二转移线142的电平下降到低电平，则累积的电子被完全转移到FD 117并被吸引至复位电平。

在此时刻，第一电子累积的累积时段T11L开始。在等待第二转移线142的电平下降到低电平之后，复位线150的脉冲下降到低电平。

如果已经过预定的累积时间，则第一转移线141的电平从低电平上升到高电平，使得累积在光电二极管111中的电子被转移到中间累积节点。

另外，如果第一转移线141从高电平返回到低电平，则电位状态移动到图13(B)的步骤ST23的中间保留模式，并且中间累积节点和光电二极管相分离。

从而，第一电子累积的长时间侧的累积时段T11L结束。同时，第二累积时段T11S开始。

在选择信号被施加到行选择线160并且执行行选择之后，按如下方式执行读取。

首先，脉冲被施加到复位线150，作为放大电路118的输入节点的FD 117连接到复位电平，并且感测复位电平。

接下来，作为分离线的第二转移线142被驱动到高电平，并且作为分离晶体管的第三NMOS晶体管1123导通。从而，累积在第二NMOS晶体管1122的沟道部分中的第一累积电子被转移到作为放大电路118的输入节点的FD 117。在作为分离线的第二转移线142再次下降到低电平的时刻，第一累积电子到FD 117的完全转移完成，并且感测第一累积电子。

作为放大电路118的输入节点的FD 117再次因复位线150的脉冲施加而被复位，并且感测复位电平。

接下来，第一转移线141被从低电平驱动到高电平，从而使得累积在光电二极管111中的第二累积电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122的沟道部分。

另外，如果第一转移线141的电平从高电平下降到低电平，作为分离线的第二转移线142基本上同时具有高电平，并且最终第二转移线142的电平下降到低电平，则第二累积电子被完全转移到FD117。

从而，第二累积时段T11S也结束，并且随后感测第二累积信号。

如果第一电子累积未饱和，则其值被用在像素的累积数据中。另一方面，如果第一电子累积饱和，则第二电子累积的值被用在该像素的累积数据中。如果第二累积时间是第一累积时间的1/K，则在图像合成期间第二累积数据被处理成K倍。

<13.第十三实施例>

接下来，将描述像素内的转移电路的结构改变的第十二实施例。

图26是示出根据本发明第十三实施例的CMOS图像传感器的像素电路的示意图。

根据第十三实施例的像素电路110E具有这样一种结构，其中作为根据第一实施例的像素电路110A的转移晶体管112的分离晶体管的第三NMOS晶体管1123被省略。

即，在根据第十三实施例的像素电路110E中，转移晶体管112E由集成地串联连接的高阈值电压HVth的第一MOS晶体管1121和低阈值电压LVth的第二MOS晶体管1122形成。

图27是示出包括根据第十三实施例的像素电路110E的转移晶体管的转移电路的等效电路的示意图。

由光电二极管111中的光电转换生成的电子经由第一和第二NMOS晶体管1121和1122(两者集成地串联连接以形成转移晶体管112E)被完全转移到作为放大电路118的输入节点的FD 117。

在集成的第一和第二MOS晶体管1121和1122中，沟道彼此直接连接，而不经由n型扩散层等连接。

驱动信号被同时共同施加到第一和第二NMOS晶体管1121和1122的栅电极201。

第一NMOS晶体管1121具有高阈值电压HVth，第二NMOS晶体管1122具有低阈值电压LVth。

作为输入节点的FD 117具有寄生电容203，并且如果累积的电荷量为Q并且寄生电容值为Cf，则其电位变化量ΔVf为{ΔVf＝Q/Cf}。

在读取操作期间，该位移经由放大电路118以固定增益驱动垂直信号线170。

由于从第一实施例中省略了作为分离晶体管的第三NMOS晶体管，因此通过省略减少了像素占据的面积。

另一方面，作为在浮动状态中放大电路118的输入节点的FD117很容易受到与其相邻的第二NMOS晶体管1122的状态改变的影响。

例如，当第一和第二NMOS晶体管1121和1122因栅电极201而导通时，FD 117的电位通过与其耦合而改变。结果，存在以下效果：要累积在第二NMOS晶体管1122的沟道部分中的某些电子被泄漏到作为放大电路118的输入节点的FD 117等等。

作为放大电路118的输入节点的FD 117包括扩散层(在扩散层中引入了大量的杂质)、布线的接触部分等等，并且与MOS晶体管的沟道部分相比具有低的结晶态。

因此，各个泄漏的电子在累积时段期间通过重组等等很容易丢失，并且尤其对第三实施例的累积功能或者对第九或第十实施例的全局快门功能有明显的负面影响。

然而，如果在第二NMOS晶体管1122的沟道部分中电荷累积能力足够大，则在第十三实施例中也可以以与第一实施例类似的原理减小或消除完全转移的容限限制。

图28是示出图27的转移电路的横截面结构示例的示意图。

在光电二极管111中，采用了一种HAD结构，其中与氧化物膜接触的硅表面的附近具有p型。

这里，光电转换得到的电子最初被累积在n型扩散节点204中。

如果导通第一NMOS晶体管1121的信号被施加到栅电极201，则许多电子经由第一NMOS晶体管1121被转移到第二NMOS晶体管1122的沟道区，并被累积在沟道区中。

例如，沟道部分的杂质分布特性被调节，从而使得第一NMOS晶体管1121的阈值被设置为高并且第二NMOS晶体管1122的阈值被设置为低。从而，第二NMOS晶体管1122的沟道部分形成电子累积阱，并且第一NMOS晶体管1121的沟道部分形成回流防止的电位壁。

扩散层205连接到放大电路118的输入(未在横截面图中示出)。

这里，第一NMOS晶体管1121和第二NMOS晶体管1122被认为是两个个别的晶体管。然而，它们可以被认为是具有沟道部分的杂质分布特性的梯度的单个NMOS晶体管(如果栅电极也一体形成的话，如图所示)。

在任何情况下，在功能上都与串联连接的两个个别晶体管相同，并且被包括在本发明的应用范围中。

图29(A)至29(D)是示出伴随使用根据第十三实施例的像素电路的转移电路的读取转移操作的电位改变的示意图。

[步骤ST41]

在图29(A)的步骤ST41中，光电二极管111的扩散节点204被设计为使得在正电荷被固定数目的施主完全耗尽期间电位底约为2.5V。这里，它被填充有经光电转换的电子，直到饱和状态(约0V)。

另一方面，在第一NMOS晶体管1121和第二NMOS晶体管1122的沟道区中，根据共同施加到这两者的栅电极的电位(例如，1.5V至3V)，分别在R17和R18的范围内电位被调制。

作为放大电路118的输入节点的扩散层205(FD 117)被复位为具有3V的浮动状态。

[步骤ST42]

如果第一NMOS晶体管1121和第二NMOS晶体管1122在图29(B)的步骤ST42中导通，则电位如下移动。

累积在光电二极管111的扩散节点204中的电子都经由第一NMOS晶体管1121移动到第二NMOS晶体管1122的沟道区。

在这种情况下，作为放大电路118的输入节点的扩散层205(FD117)的电位因耦合而上升。某些电子经由第二NMOS晶体管1122的沟道部分进一步流入扩散层205(FD 117)中。

即，作为读取信号的大多数电子被累积在具有深耗尽状态的第二NMOS晶体管1122的沟道区中，并且某些电子被累积在作为放大电路118的输入节点的扩散层205(FD 117)中。

[步骤ST43]

栅电极201被驱动以在图29(C)的步骤ST43中截止第一NMOS晶体管1121和第二NMOS晶体管1122，从而使得沟道区的电位在负方向上被调制。

这里，第一NMOS晶体管1121的沟道形成了电位壁垒，并且防止了累积的电子回流到光电二极管111的扩散节点204。壁垒的高度对应于两个晶体管的阈值之差(例如1.5V)。

随着第二NMOS晶体管1122的沟道区的电位上升(电位减小)，累积在其中的电子移动到作为放大电路118的输入节点的扩散层205(FD 117)。

[步骤ST44]

在图29(D)的步骤ST44中，在第一和第二NMOS晶体管1121和1122的OFF状态中，达到了这样一种状态，其中在步骤ST41中累积在光电二极管中的所有电子已经移动到作为放大电路118的输入节点的扩散层205。从而，放大器驱动垂直信号线，并且累积信号被读取。

如果使用上述逐步转移，则没有必要确保具有深耗尽状态的光电二极管111的扩散节点204和作为放大电路118的输入节点的扩散层205之间的电位差。

即，在第十三实施例中，即使在填充有电子的扩散层205(FD117)的电位比扩散节点204的电位浅的状态中，也实现了完全转移。

为了完全消除转移期间的上述电位限制，在步骤ST42中第二NMOS晶体管1122的沟道部分的累积容量充分增大。从而，有必要将所有电子从第二NMOS晶体管1122移动到右侧，无论作为放大电路118的输入节点的扩散层205的寄生电容的大小如何。

如果光电二极管的饱和累积电荷量为Qs，第二NMOS晶体管1122的沟道容量(反型层的容量)为Cinv，并且第一NMOS晶体管1121和第二NMOS晶体管1122之间的电位差为ΔVth，则给出了以下条件。

[表达式3]

|Cinv＊ΔVth |＞|Qs|

实际上，存在以下有利效果：如果达到这样一种状态，其中由光电二极管111的光电转换生成的电子中的一半或更多在步骤ST42中已被累积在第二NMOS晶体管1122的沟道部分中，则转移容限充分且明显地延伸。

<14.第十四实施例>

图30是示出根据本发明第十四实施例的CMOS成像器的像素电路的示意图。

根据第十四实施例的像素电路110F和根据第十三实施例的像素电路110E之间的差别如下。

在根据第十四实施例的像素电路110F中，分别具有唯一的光电二极管111和唯一的转移电路112的多个像素(例如，两个像素PXL110a和PXL110b)共享形成放大电路的FD 117和放大晶体管114。

在像素电路110F中，多个像素PXL110a和PXL110b还共享复位晶体管113和行选择晶体管115。

在各个像素PXL110a和PXL110b的转移晶体管112a和112b中，第一和第二NMOS晶体管的共享栅电极分别连接到不同的转移线140a和140b。

在像素电路110F中，在根据分别独立的转移线140a和140b的不同定时，累积在各个光电二极管111a和111b中的电子被转移到FD 117(放大电路的输入节点)。

放大电路的共享可以减小像素的有效大小，但是当共享像素的数目增大时FD 117的寄生电容也增大。

因此，优选地共享像素的数目等于或大于2并且等于或小于16。

上面已经描述了在半导体成像器的光电转换元件中使用光电二极管的实施例。

另一方面，MOS电容器可以用在光电转换元件中。即使当在第一至第十四实施例中使用MOS电容器来替代光电二极管时，也可以获得相同的效果。

<15.第十五实施例>

图31是示出根据第十五实施例的转移电路的结构示例的示意图，其中针对作为与第一实施例相对应的横截面结构示例的图6，光电二极管被MOS电容器替代。

在图31中，标号210表示使用MOS电容器的光电转换元件。

例如，2V的固定电压被施加到电极211，并且MOS电容器210具有深耗尽状态。

如果电子进入耗尽层，则生成电子/空穴对。空穴被吸引到电场并且进入p阱一侧。另一方面，电子被累积在作为反型层的MOS电容器210的氧化物膜的附近。

如果栅电极201具有高电平，则累积的电子经由第一NMOS晶体管1121被完全转移到第二NMOS晶体管1122的沟道区，并被累积在沟道区中。

另外，如果栅电极201的电平下降到低电平，则累积的电子被转移到作为放大电路的输入节点的扩散层205(FD 117)，垂直信号线170被驱动，并且执行读取。

<16.第十六实施例>

图32是示出根据第十六实施例的转移电路的横截面结构示例的示意图，第十六实施例具有与第一实施例的转移电路不同的横截面结构。

图32的根据第十六实施例的转移电路和图6的根据第一实施例的转移电路之间的主要差异在于集成的第一至第三NMOS晶体管1121、1122和1123的集成栅极结构。

在第十六实施例中，第一NMOS晶体管1121和第二NMOS晶体管1122是利用不同的栅电极201-1和201-2形成的。

栅电极201-1和201-2由不同的导电层或多晶硅层形成，并且在像素(未示出)内被短路以形成集成的电极201。

在该结构中，可以以自准方式调节第二NMOS晶体管1122的衬底杂质分布特性。或者，还可以通过改变不同栅电极层的工作函数来调节阈值。

上述根据第一至第十六实施例的固态摄像器件可以用作数码相机或摄像机的摄像器件。

<17.第十七实施例>

图33是示出根据本发明一个实施例应用了固态摄像器件的相机系统的配置示例的示意图。

如图33所示，相机系统300具有可应用CMOS图像传感器(固态摄像器件)100的摄像器件310。

相机系统300具有将入射光引导到摄像器件310的像素区(或者形成物像)的光学系统，例如镜头320，其在摄像表面上形成入射光的图像(光学图像)。

另外，相机系统300具有驱动摄像器件310的驱动电路(DRV)330和处理摄像器件310的输出信号的信号处理电路(PRC)340。

驱动电路330具有定时生成器(未示出)，其生成各种定时信号(包括开始脉冲或时钟脉冲)以驱动摄像器件310内的电路，并且通过预定定时信号驱动摄像器件310。

信号处理电路340对摄像器件310的输出信号执行预定的信号处理。

经信号处理电路340处理的信号例如被记录在诸如存储器之类的记录介质上。记录在记录介质上的图像信息被打印机等硬拷贝。经信号处理电路340处理的图像信号以运动图像的形式被显示在包括液晶显示器等的监视器上。

在如上所述的数字静态相机等的图像摄取设备中，通过安装上述摄像器件100作为摄像器件310，可以低功耗地实现高精度相机。

附图标记列表

100：CMOS图像传感器

110：像素阵列部

110A至110F：像素电路

111：光电二极管

112：转移晶体管

1121：第一MOS晶体管

1122：第二MOS晶体管

1123：第三MOS晶体管

113：复位晶体管

114：放大晶体管

115：行选择晶体管

116：累积节点

117：FD

118：放大电路

120：行选择电路

130：列读取电路(AFE)

300：相机系统

Claims (17)

1.一种像素电路，包括：

光电转换元件；

放大电路；以及

能够将由所述光电转换元件生成的电荷转移到所述放大电路的输入节点的转移晶体管，

其中所述转移晶体管具有从所述光电转换元件朝向所述放大电路一侧集成地串联连接的第一、第二和第三场效应晶体管，

所述第一和第二场效应晶体管的栅电极被同时共同驱动，并且所述第一场效应晶体管的阈值电压被设置为高于所述第二场效应晶体管的阈值电压，并且

随着所述栅电极被逐步驱动，由所述光电转换元件生成并经由所述第一场效应晶体管转移的电荷被累积在所述第二场效应晶体管的沟道区中，并且

累积在所述沟道区中的电荷经由所述第三场效应晶体管被转移到所述放大电路的输入，并且

其中所述放大电路驱动信号线，使得所累积的电荷被读取。

2.如权利要求1所述的像素电路，

其中所述第三场效应晶体管的栅电极具有固定电位。

3.如权利要求1所述的像素电路，

其中如果脉冲被施加到栅电极，则所述第三场效应晶体管将电荷从所述第二场效应晶体管的沟道区转移到所述放大电路的输入。

4.如权利要求2所述的像素电路，

其中所述转移晶体管具有以下功能：在所述第一和第二场效应晶体管的栅电极被维持在中间电压时，在预定时段期间保留累积在所述第二场效应晶体管的沟道区中的电荷。

5.如权利要求3所述的像素电路，

其中所述转移晶体管具有以下功能：通过将所述第一和第二场效应晶体管的栅电极与所述第三场效应晶体管的栅电极一起维持在预定电平来保持累积在所述第二场效应晶体管的沟道区中的电荷。

6.如权利要求1所述的像素电路，

其中所述转移晶体管具有累积功能和读取功能，

所述累积功能通过将所述第一场效应晶体管维持在导通状态并且将电荷直接转移到所述第二场效应晶体管的沟道区来累积由所述光电转换元件生成的电荷，

所述读取功能将所累积的电荷经由所述第三场效应晶体管转移到所述放大电路。

7.如权利要求1所述的像素电路，

其中

所述转移晶体管通过将由所述光电转换元件生成的第一累积信号经由所述第一场效应晶体管转移到所述第二场效应晶体管的沟道区来累积所述第一累积信号，

在电荷已被累积在所述第二场效应晶体管的沟道区中的状态下，在所述光电转换元件开始第二累积并且生成第二累积信号期间，所述第一场效应晶体管截止，

所述转移晶体管执行第一读取，所述第一读取将所述第一累积信号经由所述第三场效应晶体管转移到所述放大电路的输入，并且

所述转移晶体管执行第二读取，所述第二读取将所述第二累积信号经由所述第一、第二和第三场效应晶体管转移到所述放大电路。

8.如权利要求1所述的像素电路，

其中

所述光电转换元件以及包括所述第一、第二和第三场效应晶体管的转移晶体管被排列在多个像素的每一个中，并且

所述放大电路在所述多个像素之间共享。

9.一种像素电路，包括：

光电转换元件；

放大电路；以及

能够将由所述光电转换元件生成的电荷转移到所述放大电路的输入节点的转移晶体管，

其中所述转移晶体管具有从所述光电转换元件朝向所述放大电路一侧集成地串联连接的第一和第二场效应晶体管，

所述第一和第二场效应晶体管的栅电极被同时共同驱动，并且所述第一场效应晶体管的阈值电压被设置为高于所述第二场效应晶体管的阈值电压，并且

随着所述栅电极被逐步驱动，由所述光电转换元件生成并经由所述第一场效应晶体管转移的预定量的电荷被累积在所述第二场效应晶体管的沟道区中，并且

累积在所述沟道区中的电荷被转移到所述放大电路的输入，并且

其中所述放大电路驱动信号线，使得所累积的电荷被读取。

10.如权利要求9所述的像素电路，

其中

所述光电转换元件以及包括所述第一和第二场效应晶体管的转移晶体管被排列在多个像素的每一个中，并且

所述放大电路在所述多个像素之间共享。

11.一种固态摄像器件，包括：

排列有多个像素电路的像素部；以及

用于通过驱动所述像素部的像素电路来读取像素信号的像素驱动部，

其中每个像素电路具有

光电转换元件；

放大电路；以及

能够将由所述光电转换元件生成的电荷转移到所述放大电路的输入节点的转移晶体管，

其中所述转移晶体管具有从所述光电转换元件朝向所述放大电路一侧集成地串联连接的第一、第二和第三场效应晶体管，

所述第一和第二场效应晶体管的栅电极被同时共同驱动，并且所述第一场效应晶体管的阈值电压被设置为高于所述第二场效应晶体管的阈值电压，并且

随着所述栅电极被所述像素驱动部逐步驱动，由所述光电转换元件生成并经由所述第一场效应晶体管转移的电荷被累积在所述第二场效应晶体管的沟道区中，并且

累积在所述沟道区中的电荷经由所述第三场效应晶体管被转移到所述放大电路的输入，并且

其中所述放大电路驱动信号线，使得所累积的电荷被读取。

12.如权利要求11所述的固态摄像器件，

其中

随着所述栅电极被所述像素驱动部逐步驱动，所述转移晶体管将由所述光电转换元件生成并经由所述第一场效应晶体管转移的电荷累积在所述第二场效应晶体管的沟道区中，

在电荷已被累积在所述第二场效应晶体管的沟道区中的状态中，对于所有有效像素，第一场效应晶体管被同时截止，

随后对于每行，所述电荷经由所述第三场效应晶体管被顺序转移到所述放大电路的输入，并且

所述放大电路驱动信号线，使得所累积的电荷被读取。

13.如权利要求11所述的固态摄像器件，

其中

所述转移晶体管通过将由所述光电转换元件生成的第一累积信号经由所述第一场效应晶体管转移到所述第二场效应晶体管的沟道区来累积所述第一累积信号，

在电荷已被累积在所述第二场效应晶体管的沟道区中的状态下，在所述光电转换元件开始第二累积并且生成第二累积信号期间，所述第一场效应晶体管截止，

所述转移晶体管执行第一读取，所述第一读取将所述第一累积信号经由所述第三场效应晶体管转移到所述放大电路的输入，并且

所述转移晶体管执行第二读取，所述第二读取将所述第二累积信号经由所述第一、第二和第三场效应晶体管转移到所述放大电路。

14.一种固态摄像器件，包括：

排列有多个像素电路的像素部；以及

用于通过驱动所述像素部的像素电路来读取像素信号的像素驱动部，

其中每个像素电路具有

光电转换元件；

放大电路；以及

能够将由所述光电转换元件生成的电荷转移到所述放大电路的输入节点的转移晶体管，

其中所述转移晶体管具有从所述光电转换元件朝向所述放大电路一侧集成地串联连接的第一和第二场效应晶体管，

所述第一和第二场效应晶体管的栅电极被同时共同驱动，并且所述第一场效应晶体管的阈值电压被设置为高于所述第二场效应晶体管的阈值电压，并且

随着所述栅电极被所述像素驱动部逐步驱动，由所述光电转换元件生成并经由所述第一场效应晶体管转移的预定量的电荷被累积在所述第二场效应晶体管的沟道区中，并且

累积在所述沟道区中的电荷被转移到所述放大电路的输入，并且

其中所述放大电路驱动信号线，使得所累积的电荷被读取。

15.如权利要求11所述的固态摄像器件，

其中

所述光电转换元件以及包括所述第一和第二场效应晶体管的转移晶体管被排列在多个像素的每一个中，并且

在所述多个像素之间共享所述放大电路。

16.一种相机系统，包括：

固态摄像器件；

用于在所述摄像器件上形成物像的光学系统；以及

用于处理所述摄像器件的输出图像信号的信号处理电路，

其中所述固态摄像器件具有

排列有多个像素电路的像素部；以及

用于通过驱动所述像素部的像素电路来读取像素信号的像素驱动部，

其中每个像素电路具有

光电转换元件；

放大电路；以及

能够将由所述光电转换元件生成的电荷转移到所述放大电路的输入节点的转移晶体管，

其中所述转移晶体管具有从所述光电转换元件朝向所述放大电路一侧集成地串联连接的第一、第二和第三场效应晶体管，

所述第一和第二场效应晶体管的栅电极被同时共同驱动，并且所述第一场效应晶体管的阈值电压被设置为高于所述第二场效应晶体管的阈值电压，并且

随着所述栅电极被所述像素驱动部逐步驱动，由所述光电转换元件生成并经由所述第一场效应晶体管转移的电荷被累积在所述第二场效应晶体管的沟道区中，并且

累积在所述沟道区中的电荷经由所述第三场效应晶体管被转移到所述放大电路的输入，并且

其中所述放大电路驱动信号线，使得所累积的电荷被读取。

17.一种相机系统，包括：

固态摄像器件；

用于在所述摄像器件上形成物像的光学系统；以及

用于处理所述摄像器件的输出图像信号的信号处理电路，

其中所述固态摄像器件具有

排列有多个像素电路的像素部；以及

用于通过驱动所述像素部的像素电路来读取像素信号的像素驱动部，

其中每个像素电路具有

光电转换元件；

放大电路；以及

能够将由所述光电转换元件生成的电荷转移到所述放大电路的输入节点的转移晶体管，

其中所述转移晶体管具有从所述光电转换元件朝向所述放大电路一侧集成地串联连接的第一和第二场效应晶体管，

所述第一和第二场效应晶体管的栅电极被同时共同驱动，并且所述第一场效应晶体管的阈值电压被设置为高于所述第二场效应晶体管的阈值电压，并且

随着所述栅电极被所述像素驱动部逐步驱动，由所述光电转换元件生成并经由所述第一场效应晶体管转移的电荷被累积在所述第二场效应晶体管的沟道区中，并且

累积在所述沟道区中的电荷被转移到所述放大电路的输入，并且

其中所述放大电路驱动信号线，使得所累积的电荷被读取。

Images