TWI507039B - 具固定電位輸出電晶體之影像感測器 - Google Patents
具固定電位輸出電晶體之影像感測器 Download PDFInfo
- Publication number
- TWI507039B TWI507039B TW102113841A TW102113841A TWI507039B TW I507039 B TWI507039 B TW I507039B TW 102113841 A TW102113841 A TW 102113841A TW 102113841 A TW102113841 A TW 102113841A TW I507039 B TWI507039 B TW I507039B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- transistor
- charge
- coupled
- pixel
- Prior art date
Links
- 238000003860 storage Methods 0.000 claims description 128
- 238000009792 diffusion process Methods 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 15
- 230000008878 coupling Effects 0.000 claims 9
- 238000010168 coupling process Methods 0.000 claims 9
- 238000005859 coupling reaction Methods 0.000 claims 9
- 238000009825 accumulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000003384 imaging method Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 102100021975 CREB-binding protein Human genes 0.000 description 4
- 101000896987 Homo sapiens CREB-binding protein Proteins 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
Description
本發明大體上係關於影像感測器，且特定但不詳盡地來說，係關於具有全域快門之影像感測器。
影像感測器係普遍存在的。其廣泛使用於許多不同類型之應用中。在某些類型之應用(例如，醫療領域)中，影像感測器之大小及影像品質特別重要。因此，需要在不損害影像品質之情況下使影像感測器最小化。
圖1係繪示習知共用像素架構100之一電路圖。共用像素架構100包括位於一影像感測器內之兩個像素之像素電路105。每一像素電路105包括一光電二極體區域(「PD」)及為每一像素之正規操作提供多種功能性之電晶體電路。舉例而言，像素電路105可包括使影像電荷開始在光電二極體區域PD內累積之電路、重設光電二極體區域PD內之影像電荷之電路、將影像電荷傳送至一儲存節點(「MEM」)之電路以及將影像電荷傳送至一浮動擴散區域(「FD」)之電路。為了控制此功能性，像素電路105需要以損害光電二極體區域PD為代價而佔用每一像素內之寶貴空間來佈線。調節每一像素內之此佈線減小曝露於光之光電二極體區域PD之面積，藉此減小像素之填充因數且使像素靈敏度及影像品質降級。
100‧‧‧共用像素架構
105‧‧‧像素電路
200‧‧‧成像系統
205‧‧‧像素陣列
210‧‧‧讀出電路
215‧‧‧功能邏輯
220‧‧‧控制電路
300‧‧‧電路圖
305‧‧‧像素
310‧‧‧像素
315‧‧‧共用像素電路
320‧‧‧位元線
325‧‧‧局域互連線
400‧‧‧像素電路
405‧‧‧輸出通道
410‧‧‧閘極/輸出電晶體閘極
415‧‧‧基板
700‧‧‧光敏區域重設
705‧‧‧整合階段/整合
710‧‧‧全域像素重設
715‧‧‧全域傳送
720‧‧‧逐列讀出
AVDD‧‧‧電壓軌
CSA‧‧‧電荷儲存區域
FD‧‧‧浮動擴散區域/浮動擴散
GS‧‧‧全域快門電晶體
GSS‧‧‧全域快門信號線
OT‧‧‧輸出電晶體
PS‧‧‧光敏區域
RO‧‧‧讀出電晶體
RST‧‧‧重設電晶體
RSTS‧‧‧重設信號線
TS‧‧‧傳送儲存電晶體
TSGS‧‧‧傳送儲存閘極信號線
VDD‧‧‧電壓軌
參考以下圖式描述本發明之非限制且非詳盡之實施例，其中除非另有指定，否則貫穿於各個視圖中相同參考數字指代相同部件。圖式不一定按比例繪製，而重點在於圖解說明所描述之原理。
圖1(先前技術)係繪示習知共用像素架構之一電路圖。
圖2係繪示根據本發明之一實施例之一成像系統之一功能方塊圖。
圖3係繪示根據本發明之一實施例之具有共用像素電路之相鄰像素之一電路圖，每一像素包括具有連接於一固定電壓電位之一閘極之一輸出電晶體。
圖4係根據本發明之一實施例之包括連接於一固定電壓電位之一輸出電晶體的一閘極之像素電路之一象徵性橫截面圖。
圖5係繪示根據本發明之一實施例之用於操作一成像系統之一程序之一流程圖。
圖6A至圖6D繪示根據本發明之一實施例之包括具有連接於一固定電壓電位之一閘極之一輸出電晶體的一像素內之電荷傳送之各個階段。
圖7A係繪示根據本發明之一實施例之一全域快門影像感測器之操作之一時序圖。
圖7B係繪示根據本發明之一實施例之影像電荷自光敏區域至電荷儲存區域之一全域傳送之一時序圖。
圖7C係繪示根據本發明之一實施例之逐列讀出影像電荷之一時序圖。
本文描述用於一影像感測器之操作之一系統及方法之實施例。在以下描述中，陳述大量特定細節以提供對實施例之一透徹理解。然
而，熟悉相關技術人員將認識到，可在缺少該等特定細節之一者或多者之情況下或以其他方法、組件、材料等來實踐本文所描述之技術。在其他例項中，並未詳細展示或描述眾所周知之結構、材料或操作，以免使某些態樣語意不明。
在整個此說明書中，對「一項實施例」或「一實施例」之參考意指結合該實施例所描述之一特定特徵、結構或特性被包括在本發明之至少一項實施例中。因此，在整個此說明書中各處出現片語「在一項實施例中」或「在一實施例中」並不一定全部指代同一項實施例。此外，可以任何合適之方式將特定特徵、結構或特性組合在一個或多項實施例中。
圖2係繪示根據本發明之一實施例之一成像系統200之一方塊圖。成像系統200之經繪示實施例包括一像素陣列205、讀出電路210、功能邏輯215及控制電路220。
像素陣列205係像素(例如，像素P1、P2...，Pn)之一二維(「2D」)陣列。在一項實施例中，每一像素係一互補金屬氧化物半導體(「CMOS」)成像像素。如所繪示，每一像素經配置成一列(例如，列R1至Ry)及一行(例如，行C1至Cx)以獲取一人物、地點或物件之影像資料，該影像資料接著可用於呈現該人物、地點或物件之一2D影像。
在每一像素已獲取其影像資料或影像電荷之後，該影像電荷由讀出電路210讀出且接著將其傳送至功能邏輯215。讀出電路210可包括放大電路、類比至數位(「ADC」)轉換電路或其他電路。功能邏輯215可僅儲存影像電荷或甚至藉由應用後影像效應(例如，修剪、旋轉、移除紅眼、調整亮度、調整對比度或以其他方式)而操縱影像電荷。在一項實施例中，讀出電路210可沿著讀出行線(位元線)一次讀出一列影像電荷或可使用多種其他技術(未經繪示)而讀出影像電荷，
諸如串列讀出或同時全並列讀出全部像素。
控制電路220耦合至像素陣列205以控制像素陣列205之操作特性。舉例而言，控制電路220可產生用於控制影像獲取之一快門信號。在一項實施例中，快門信號係用於在一單一獲取視窗期間啟用像素陣列205內之全部像素以同時捕獲其各自影像電荷之一全域快門信號。在一替代實施例中，該快門信號係一滾動快門信號，藉此在連續獲取視窗期間循序地啟用每一列、每一行或每一群組之像素。
圖3係繪示根據本發明之一實施例之具有共用像素電路315之相鄰像素305及310之一電路圖300。像素305及310係像素陣列205內之像素之一項可行實施方案。圖4係像素電路400之一象徵性橫截面圖，其係像素305或310之任一像素之一實例實施方案。
像素305及310之經繪示實施例均包括一光敏區域PS、一傳送儲存電晶體TS、一傳送儲存閘極信號線TSGS、一電荷儲存區域CSA、具有連接於一固定電位(例如，接地)之一閘極410之一輸出電晶體OT以及一全域快門電晶體GS。電路圖300之經繪示實施例亦包括電壓軌VDD及AVDD、一重設信號線RSTS、一全域快門信號線GSS、一位元線320以及一局域互連線325，其全部選路於存在於像素陣列205內之一金屬堆疊(未繪示)內。該金屬堆疊可包括被金屬間介電層分離之一個或多個金屬層。在一項實施例中，一第一金屬層包括在像素陣列205內以一第一方向定向之線(例如，水平地或豎直地)，而一第二金屬層僅包括大體上正交於該第一金屬層內之該等線而定向之線。在另一實施例中，一第一金屬層包括局域互連線325，其大體上正交於該第一金屬層內之其他線而定向，藉此減少該第二金屬層內所包括之線之數目。在一項實施例中，該第一金屬層包括電壓軌VDD、傳送儲存閘極信號線TSGS、重設信號線RSTS以及局域互連線325，而該第二金屬層包括電壓軌AVDD、全域快門信號線GSS以及位元線320。
共用像素電路315之經繪示實施例包括一浮動擴散區域FD、讀出電晶體RO及重設電晶體RST。浮動擴散區域FD耦合在讀出電晶體RO與像素305及310之輸出電晶體OT之間。啟用輸出電晶體OT使得經由輸出通道405將浮動擴散區域FD耦合至電荷儲存區域CSA。
在一項實施例中，像素電路400安置在一基板415上或在該基板415內。在一項實施例中，基板415大體上由矽組成。在一項實施例中，閘極410及基板415係經P型摻雜，而電荷儲存區域CSA及輸出通道405係經N型摻雜。在一項實施例中，電荷儲存區域CSA及輸出通道405係經輕度N型摻雜，而輸出電晶體閘極410係經重度P型摻雜且基板415係經輕度P型摻雜。在一項實施例中，輸出電晶體OT之源極及汲極分別對應於電荷儲存區域CSA及浮動擴散區域FD。在其他實施例中，可使所有摻雜極性相反。在一項實施例中，輸出電晶體OT係具有一負臨限電壓之空乏型之一接面閘極場效應電晶體。在一項實施例中，閘極410與浮動擴散區域FD隔開大於0.18μm。
圖5係繪示根據本發明之一實施例之用於操作影像系統200之一程序500之一流程圖。參考圖6A至圖6D描述程序500。程序區塊之一些或全部在程序500中出現之順序不應視為限制性的。事實上，受益於本發明之一般技術者將瞭解，程序區塊之一些可以未經繪示之多種順序執行。
在一程序區塊505中，回應於入射在光敏區域PS上之光而在光敏區域PS中累積影像電荷(參看圖6A)。在一項實施例中，入射光之傳入光子引發光生電荷載子，該等電荷載子隨後累積為影像電荷。在一全域快門影像感測器中，對於像素陣列205中之全部像素同時發生整合。
在一程序區塊510中，藉由啟用傳送儲存電晶體TS而將影像電荷自光敏區域PS傳送至電荷儲存區域CSA(參看圖6B)。在一項實施例
中，藉由將一正電壓信號施加至傳送儲存電晶體TS而啟用傳送儲存電晶體，藉此增加傳送儲存電晶體TS之閘極與光敏區域PS之間之電壓電位，使其大於傳送儲存電晶體TS之臨限電壓。在一項實施例中，傳送儲存電晶體TS之該臨限電壓之範圍自-0.5伏特至0.8伏特。啟用傳送儲存電晶體TS可將光敏區域PS耦合至電荷儲存區域CSA。在一全域快門影像感測器之情形中，同時啟用像素陣列205中每一像素之對應傳送儲存電晶體TS。此導致每一像素之對應之影像電荷自其對應之光敏區域PS全域傳送至其對應之電荷儲存區域CSA中。
在一程序區塊515中，影像電荷儲存在電荷儲存區域CSA中(參看圖6C)。撤銷確立施加至傳送儲存電晶體TS之信號，藉此停用傳送儲存電晶體TS。停用傳送儲存電晶體TS可將光敏區域PS自電荷儲存區域CSA解耦且隔離電荷儲存區域CSA中之影像電荷。
在一程序區塊520中，在像素陣列205內將電荷儲存區域CSA中經隔離之影像電荷逐列傳送至浮動擴散區域FD(參看圖6D)。在像素陣列205中一經選定列之像素中之每一傳送儲存電晶體TS經由傳送儲存閘極信號線TSGS接收一負電壓信號。此導致電荷儲存區域CSA之電壓電位降低。電荷儲存區域CSA之電壓電位之降低增加輸出電晶體閘極410(其連接於一固定電位)與電荷儲存區域CSA之間之電壓電位，直至達到輸出電晶體OT之臨限電壓為止，藉此啟用輸出電晶體OT且經由輸出通道405將影像電荷傳送至浮動擴散區域FD。因此，經由在傳送儲存電晶體TS處自傳送儲存信號閘極線TSGS接收之一控制信號(而不是經由將一控制信號選擇性地施加至閘極410)來控制影像電荷自電荷儲存區域CSA透過輸出電晶體OT至浮動擴散區域FD之傳送。因此，此減少需要在像素陣列205之金屬堆疊內進行選路之線之數目，且增加每一像素之填充因數。在一項實施例中，輸出電晶體OT之臨限電壓之範圍自-0.6伏特至-0.2伏特。在一項實施例中，施加至傳送
儲存電晶體TS之閘極以啟用輸出電晶體OT之電壓之範圍自-3.0伏特至-1.5伏特。
在一程序區塊525中，在位元線320上逐列讀出影像電荷。如圖3所繪示，讀出電晶體RO之一閘極耦合至浮動擴散區域FD，而讀出電晶體RO終端耦合至電壓軌AVDD及位元線320。當影像電荷被傳送至讀出電晶體RO之閘極(即，在浮動擴散區域FD處)時，讀出電晶體RO產生指示影像電荷經由位元線320至讀出電路210之一信號。在一項實施例中，在一個列讀出期間讀出來自像素305之影像電荷，同時在一各別之列讀出期間讀出來自像素310之影像電荷。
圖7A係繪示根據本發明之一實施例之成像系統200之操作之一時序圖。圖7A繪示成像系統200之一個圖框(即，圖框2)之時序之一項可行實施方案。在本發明中，一圖框係分配用於捕獲像素陣列205中之每一像素中之影像電荷及讀出先前圖框期間所擷取之影像資料兩者之時間。如所繪示，成像系統200之操作包括一整合階段705，其中影像電荷累積在像素陣列205中之每一像素之光敏區域PS中。在整合階段705之前，將像素陣列205中之每一像素之光敏區域PS之電壓電位重設至一固定電位(光敏區域重設700)。類似地，在整合705之後，在將整合階段705期間收集之影像電荷傳送至電荷儲存區域CSA(全域傳送715)之前重設像素陣列205中之每一像素的電荷儲存區域CSA之電壓電位(全域像素重設710)。傳送至電荷儲存區域CSA之影像電荷一直保留在光敏區域PS中直至其在下一圖框(即，圖框3)期間被讀出。在影像電荷在整合705期間累積之同時，將在先前圖框(即，圖框1)期間所擷取之影像資料逐列讀出至讀出電路210(逐列讀出720)。
圖7B係繪示根據本發明之一實施例之全域像素重設710及全域傳送715之一時序圖。圖7B繪示全域像素重設710及全域傳送715之一項可行實施方案。在一項實施例中，全域像素重設包括使電荷儲存區域
CSA充電或放電至一預定電壓電位，例如VDD。藉由透過將一負電壓施加至傳送儲存電晶體TS及施加一正電壓信號以啟用重設電晶體RST來啟用輸出電晶體OT而達成重設。同時啟用輸出電晶體OT及重設電晶體RST將耦合電壓軌VDD、浮動擴散區域FD及電荷儲存區域CSA，藉此將電荷儲存區域CSA重設至VDD之電壓電位。在重設電荷儲存區域CSA之後，撤銷確立施加至重設電晶體RST之信號，藉此停用重設電晶體RST且將電壓軌VDD自浮動擴散FD解耦。
全域傳送715發生在全域像素重設710之後，其中同時將在整合705期間累積在光敏區域PS中之影像電荷傳送至像素陣列205中之每一像素之電荷儲存區域CSA。如圖7B繪示，傳送儲存電晶體TS經由傳送儲存閘極信號線TSGS接收一正電壓信號。此啟用傳送儲存電晶體TS且將影像電荷自光敏區域PS傳送至電荷儲存區域CSA。在完成傳送之後，傳送儲存電晶體TS經由傳送儲存閘極信號線TSGS接收一中間電壓信號。該中間電壓信號小於傳送儲存電晶體TS之臨限電壓，藉此停用傳送儲存電晶體TS且使光敏區域PS自電荷儲存區域CSA解耦。然而，該中間電壓信號不是足夠小之負數以致不能夠啟用輸出電晶體OT。隨著傳送儲存電晶體TS及輸出電晶體OT兩者被停用，影像電荷在電荷儲存區域CSA中保持隔離。在一項實施例中，該中間電壓信號比輸出電晶體OT之臨限電壓低0.4伏特。
圖7C係繪示根據本發明之一實施例之逐列讀出720之一時序圖。圖7C係逐列讀出720之一項可行實施方案。在經繪示實施例中，使用相關雙取樣(「CDS」)來實施逐列讀出720。在自像素陣列205中之一列像素讀出影像資料之前，重設選定列中之每一像素之浮動擴散區域FD。重設包括使浮動擴散區域FD充電或放電至一預定電壓電位(例如VDD)，且藉由啟用重設電晶體RST而達成重設。啟用重設電晶體RST可將電壓軌VDD耦合至浮動擴散區域FD。
對於每一像素CDS需要對讀出電路210之兩次讀出：一暗電流讀取DRK及一影像信號讀取SIG。暗電流讀取DRK經執行以量測沒有影像電荷之情況下浮動擴散區域FD處之電壓電位。在將影像電荷傳送至浮動擴散區域FD之後，執行影像信號讀取SIG以量測在具有影像電荷之情況下浮動擴散區域FD處之電壓電位。自影像信號讀取SIG量測值減去暗電流讀取DRK量測值可產生指示浮動擴散區域FD處之影像電荷之一經減小雜訊值。
在影像信號讀取SIG之前，影像電荷經由輸出通道405自電荷儲存區域CSA傳送至浮動擴散區域FD。為達成此，傳送儲存電晶體TS經由傳送儲存閘極信號線TSGS接收一負電壓信號，此啟用輸出電晶體OT。在影像電荷傳送至浮動擴散區域FD之後，傳送儲存電晶體TS經由傳送儲存閘極信號線接收一中間電壓信號以停用輸出電晶體OT且隔離浮動擴散區域FD中之影像電荷。施加中間電壓信號直至影像信號讀取SIG完成為止。
根據電腦軟體及硬體描述上文解釋之程序。所描述之技術可構成在一有形或非暫時性機器(諸如，電腦)可讀儲存媒體內體現之機器可執行指令，當由一機器執行時該等指令將引起機器執行所描述之操作。此外，可在硬體(諸如，一特定應用積體電路(「ASIC」)或其他硬體)內體現該等程序。
一有形機器可讀儲存媒體包括以一機器(諸如，一電腦、網路裝置、個人數位助理、製造工具、具有一組一或多個處理器之任何裝置等等)可存取形式提供(即，儲存)資訊之任何機構。舉例而言，一機器可讀儲存媒體包括可記錄/不可記錄媒體(諸如，唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)。
對所繪示之本發明之實施例之以上描述(包括摘要中描述之內容)
不希望為詳盡的或將本發明限於所揭示之精確形式。雖然出於繪示目的在本文中描述本發明之特定實施例及實例，但如熟悉此項技術者將認識到，在本發明之範圍內各種修改是可能的。
可根據以上詳細描述對本發明做出此等修改。隨附申請專利範圍中使用之術語不應被理解為將本發明限於說明書中揭示之特定實施例。確切言之，本發明之範圍完全由根據已確立之請求項解釋規則來理解之隨附申請專利範圍判定。
300‧‧‧電路圖
305‧‧‧像素
310‧‧‧像素
315‧‧‧共用像素電路
320‧‧‧位元線
325‧‧‧局域互連線
AVDD‧‧‧電壓軌
FD‧‧‧浮動擴散區域/浮動擴散
GSS‧‧‧全域快門信號線
RO‧‧‧讀出電晶體
RST‧‧‧重設電晶體
RSTS‧‧‧重設信號線
VDD‧‧‧電壓軌
Claims (18)
- 一種影像感測器，其包括一像素陣列，該影像感測器包含：一第一像素之一第一光敏區域，其安置在一基板層內或一基板層上以回應於入射在該第一像素上之光而累積一影像電荷；及該第一像素之第一像素電路，其安置在該基板層中或該基板層上，該第一像素電路包括：一第一傳送儲存電晶體，其耦合在該第一光敏區域與一第一電荷儲存區域之間以將該影像電荷自該第一光敏區域傳送至該第一電荷儲存區域；及一第一輸出電晶體，其具有耦合在該第一電荷儲存區域與一浮動擴散區域之間之一通道以選擇性地將該影像電荷自該第一電荷儲存區域傳送至該浮動擴散區域，其中該第一輸出電晶體之一閘極耦合至一第一固定電壓電位，且回應於施加至該第一傳送儲存電晶體之一閘極之一控制信號而選擇性地自該第一電荷儲存區域傳送該影像電荷至該浮動擴散區域，其中該第一輸出電晶體係一接面閘極場效應電晶體。
- 如請求項1之影像感測器，其中該第一像素電路進一步包括：一讀出電晶體，其具有耦合至該浮動擴散區域之一閘極，以在一位元線上產生指示該浮動擴散區域處之該影像電荷之一影像信號；及一重設電晶體，其耦合在一第一電壓軌與該浮動擴散區域之間以重設該第一像素。
- 如請求項2之影像感測器，其進一步包含相鄰於該第一像素而安置之一第二像素，該第二像素包括：一第二光敏區域；及 該第二像素之第二像素電路，其安置在該基板層中或該基板層上，該第二像素電路包括：一第二傳送儲存電晶體，其耦合在該第二光敏區域與一第二電荷儲存區域之間；及一第二輸出電晶體，其具有耦合在該第二電荷儲存區域與該浮動擴散區域之間之一通道，其中該第二輸出電晶體之一閘極耦合至一第二固定電壓電位，其中該第一像素及該第二像素共用該等讀出及重設電晶體。
- 如請求項3之影像感測器，其進一步包含：一第一全域快門電晶體，其耦合在一第二電壓軌與該第一光敏區域之間以重設該第一光敏區域；及一第二全域快門電晶體，其耦合在該第二電壓軌與該第二光敏區域之間以重設該第二光敏區域。
- 如請求項4之影像感測器，其中該第一全域快門電晶體之一閘極及該第二全域快門電晶體之一閘極耦合至一全域快門信號線以同時重設該等第一及第二光敏區域。
- 如請求項3之影像感測器，其中該等第一及第二輸出電晶體之該等閘極耦合至該基板層以使該等第一及第二輸出電晶體之該等閘極接地。
- 如請求項3之影像感測器，其進一步包含將該第一輸出電晶體耦合至該第二輸出電晶體之一局域互連，其中該局域互連耦合至該浮動擴散區域。
- 如請求項7之影像感測器，其進一步包括一金屬堆疊以路由信號，其中該金屬堆疊包括：一第一金屬層，其包含導體，其中該等導體之大多數大體上 彼此平行；及一第二金屬層，其包含導體，其中該等導體之大多數既在該第二金屬層內大體上彼此平行又大體上正交於該第一金屬層中之該等導體之大多數，其中該局域互連安置在該金屬堆疊內使得該局域互連大體上正交於其中安置該局域互連之該金屬層中之該等導體之大多數。
- 如請求項3之影像感測器，該像素陣列進一步包含：一第一群組導體，其跨越該像素陣列之該等列，其包括：一第一傳送儲存電晶體閘極信號線，其耦合至該第一傳送儲存電晶體；一第二傳送儲存電晶體閘極信號線，其耦合至該第二傳送儲存電晶體；一重設信號線，其耦合至該重設電晶體之一閘極；及該第一電壓軌，其耦合至該重設電晶體之該閘極；一第二群組導體，其跨越該像素陣列之該等行，其包括：該位元線，其耦合至該讀出電晶體以將該影像信號發送至讀出電路；一第二電壓軌，其耦合至該讀出電晶體且耦合至一第一全域快門電晶體及一第二全域快門電晶體；及一全域快門信號線，其耦合至該等第一及第二全域快門電晶體之閘極以提供一光敏重設信號。
- 一種影像感測器，其包括一像素陣列，該影像感測器包含：一第一像素之一第一光敏區域，其安置在一基板層內或一基板層上以回應於入射在該第一像素上之光而累積一影像電荷；及該第一像素之第一像素電路，其安置在該基板層中或該基板 層上，該第一像素電路包括：一第一傳送儲存電晶體，其耦合在該第一光敏區域與一第一電荷儲存區域之間以將該影像電荷自該第一光敏區域傳送至該第一電荷儲存區域；及一第一輸出電晶體，其具有耦合在該第一電荷儲存區域與一浮動擴散區域之間之一通道以選擇性地將該影像電荷自該第一電荷儲存區域傳送至該浮動擴散區域，其中該第一輸出電晶體之一閘極耦合至一第一固定電壓電位，且回應於施加至該第一傳送儲存電晶體之一閘極之一控制信號而選擇性地自該第一電荷儲存區域傳送該影像電荷至該浮動擴散區域，其中：該第一傳送儲存電晶體經耦合以回應於該控制信號之一第一電壓位準而將該影像電荷自該第一光敏區域傳送至該第一電荷儲存區域，該第一傳送儲存電晶體經耦合以回應於該控制信號之一第二電壓位準而將該影像電荷儲存在該第一電荷儲存區域中，該第一傳送儲存電晶體經耦合以回應於該控制信號之一第三電壓位準而將該影像電荷自該第一電荷儲存區域傳送至該浮動擴散區域，且該第二電壓位準係在該控制信號之該等第一與第三電壓位準之間。
- 一種操作一影像感測器之方法，其包含：回應於入射在一第一像素之一第一光敏區域上之光而在該第一光敏區域上累積一第一影像電荷；藉由暫時啟用耦合在該第一光敏區域與一第一電荷儲存區域之間之一第一傳送儲存電晶體而將該第一影像電荷自該第一光 敏區域傳送至該第一電荷儲存區域；將該第一影像電荷儲存在該第一電荷儲存區域內；藉由將一第一控制信號施加至該第一傳送儲存電晶體之一閘極而暫時啟用具有耦合至一第一固定電壓電位之一閘極之一第一輸出電晶體；在將該第一控制信號施加至該第一傳送儲存電晶體之該閘極之同時，藉由該第一輸出電晶體將該第一影像電荷自該第一電荷儲存區域傳送至一浮動擴散區域，其中該第一輸出電晶體耦合在該第一電荷儲存區域與該浮動擴散區域之間；藉由將該第一控制信號之一第一電壓位準施加至該第一傳送儲存電晶體而啟用該第一傳送儲存電晶體；藉由將該第一控制信號之一第二電壓位準施加至該第一傳送儲存電晶體而將該第一影像電荷儲存在該第一電荷儲存區域中；及藉由將該第一控制信號之一第三電壓位準施加至該第一傳送儲存電晶體而啟用該第一輸出電晶體，其中該第二電壓位準係在該等第一與第三電壓位準之間。
- 如請求項11之方法，其進一步包含：在一位元線上產生指示該浮動擴散區域處之該第一影像電荷之一信號；及藉由暫時啟用耦合在該浮動擴散區域與一第一電壓軌之間之一重設電晶體而重設該第一像素。
- 如請求項12之方法，其進一步包含：將一第二影像電荷累積在一第二像素之一第二光敏區域上；將該第二影像電荷自該第二光敏區域傳送至一第二電荷儲存區域； 將該第二影像電荷儲存在該第二電荷儲存區域中；及藉由將一第二控制信號施加至該第二傳送儲存電晶體之一閘極而暫時啟用具有耦合至一第二固定電壓電位之一閘極之一第二輸出電晶體；及在將該第二控制信號施加至該第二傳送儲存電晶體之該閘極之同時，藉由該第二輸出電晶體將該第二影像電荷自該第二電荷儲存區域傳送至一浮動擴散區域，其中該第二輸出電晶體耦合在該第二電荷儲存區域與該浮動擴散區域之間。
- 如請求項13之方法，其進一步包含：藉由暫時啟用耦合在一第二電壓軌與該第一光敏區域之間之一第一全域快門電晶體而重設該第一光敏區域；及藉由暫時啟用耦合在該第二電壓軌與該第二光敏區域之間之一第二全域快門電晶體而重設該第二光敏區域。
- 如請求項14之方法，其進一步包含藉由同時將一重設信號施加至該第一全域快門電晶體之一閘極及該第二全域快門電晶體之一閘極兩者而重設該第一光敏區域及該第二光敏區域兩者，其中該第一全域快門電晶體之該閘極耦合至該第二全域快門電晶體之該閘極。
- 如請求項13之方法，其中該等第一及第二輸出電晶體之該等閘極耦合至一基板層以使該等第一及第二輸出電晶體之該等閘極接地。
- 如請求項13之方法，其進一步包含：在一隨後第一影像電荷累積在該第一光敏區域中之同時將該第一影像電荷自該第一電荷儲存區域傳送至該浮動擴散區域；及在一隨後第二影像電荷累積在該第二光敏區域中之同時將該 第二影像電荷自該第二電荷儲存區域傳送至該浮動擴散區域。
- 一種影像感測器，其包括一像素陣列，該影像感測器包含：一第一像素之一第一光敏區域，其安置在一基板層內或一基板層上以回應於入射在該第一像素上之光而累積一影像電荷；該第一像素之第一像素電路，其安置在該基板層中或該基板層上，該第一像素電路包括：一第一傳送儲存電晶體，其耦合在該第一光敏區域與一第一電荷儲存區域之間以將該影像電荷自該第一光敏區域傳送至該第一電荷儲存區域；及一第一輸出電晶體，其具有耦合在該第一電荷儲存區域與一浮動擴散區域之間之一通道以選擇性地將該影像電荷自該第一電荷儲存區域傳送至該浮動擴散區域，其中該第一輸出電晶體之一閘極耦合至一第一固定電壓電位，且回應於施加至該第一傳送儲存電晶體之一閘極之一控制信號而選擇性地自該第一電荷儲存區域傳送該影像電荷至該浮動擴散區域；相鄰於該第一像素而安置之一第二像素，該第二像素包括一第二光敏區域及該第二像素之第二像素電路，其安置在該基板層中或該基板層上，該第二像素電路包括：一第二傳送儲存電晶體，其耦合在該第二光敏區域與一第二電荷儲存區域之間；及一第二輸出電晶體，其具有耦合在該第二電荷儲存區域與該浮動擴散區域之間之一通道，其中該第二輸出電晶體之一閘極耦合至一第二固定電壓電位，其中該第一像素及該第二像素共用該等讀出及重設電晶體；將該第一輸出電晶體耦合至該第二輸出電晶體之一局域互連，其中該局域互連耦合至該浮動擴散區域；及 一金屬堆疊以路由信號，其中該金屬堆疊包括：一第一金屬層，其包含導體，其中該等導體之大多數大體上彼此平行；及一第二金屬層，其包含導體，其中該等導體之大多數既在該第二金屬層內大體上彼此平行又大體上正交於該第一金屬層中之該等導體之大多數，其中該局域互連安置在該金屬堆疊內使得該局域互連大體上正交於其中安置該局域互連之該金屬層中之該等導體之大多數。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/599,343 US8817154B2 (en) | 2012-08-30 | 2012-08-30 | Image sensor with fixed potential output transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201410021A TW201410021A (zh) | 2014-03-01 |
| TWI507039B true TWI507039B (zh) | 2015-11-01 |
Family
ID=50187069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102113841A TWI507039B (zh) | 2012-08-30 | 2013-04-18 | 具固定電位輸出電晶體之影像感測器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8817154B2 (zh) |
| CN (1) | CN103681707B (zh) |
| TW (1) | TWI507039B (zh) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8625010B2 (en) * | 2008-05-02 | 2014-01-07 | Canon Kabushiki Kaisha | Solid-state imaging apparatus with each pixel including a photoelectric converter portion and plural holding portions |
| JP5984018B2 (ja) * | 2013-02-21 | 2016-09-06 | ソニー株式会社 | 固体撮像素子、および撮像装置 |
| US9293500B2 (en) | 2013-03-01 | 2016-03-22 | Apple Inc. | Exposure control for image sensors |
| US9276031B2 (en) * | 2013-03-04 | 2016-03-01 | Apple Inc. | Photodiode with different electric potential regions for image sensors |
| US9741754B2 (en) | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| US9549099B2 (en) | 2013-03-12 | 2017-01-17 | Apple Inc. | Hybrid image sensor |
| US9319611B2 (en) | 2013-03-14 | 2016-04-19 | Apple Inc. | Image sensor with flexible pixel summing |
| US9369648B2 (en) * | 2013-06-18 | 2016-06-14 | Alexander Krymski | Image sensors, methods, and pixels with tri-level biased transfer gates |
| US9596423B1 (en) | 2013-11-21 | 2017-03-14 | Apple Inc. | Charge summing in an image sensor |
| US9596420B2 (en) | 2013-12-05 | 2017-03-14 | Apple Inc. | Image sensor having pixels with different integration periods |
| US9473706B2 (en) | 2013-12-09 | 2016-10-18 | Apple Inc. | Image sensor flicker detection |
| US10285626B1 (en) | 2014-02-14 | 2019-05-14 | Apple Inc. | Activity identification using an optical heart rate monitor |
| US9277144B2 (en) | 2014-03-12 | 2016-03-01 | Apple Inc. | System and method for estimating an ambient light condition using an image sensor and field-of-view compensation |
| US9232150B2 (en) | 2014-03-12 | 2016-01-05 | Apple Inc. | System and method for estimating an ambient light condition using an image sensor |
| US9584743B1 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | Image sensor with auto-focus and pixel cross-talk compensation |
| TWI643500B (zh) * | 2014-03-31 | 2018-12-01 | 日商新力股份有限公司 | 攝像元件、攝像方法及電子機器 |
| WO2015153806A1 (en) | 2014-04-01 | 2015-10-08 | Dartmouth College | Cmos image sensor with pump gate and extremely high conversion gain |
| US9497397B1 (en) | 2014-04-08 | 2016-11-15 | Apple Inc. | Image sensor with auto-focus and color ratio cross-talk comparison |
| US9538106B2 (en) | 2014-04-25 | 2017-01-03 | Apple Inc. | Image sensor having a uniform digital power signature |
| US9686485B2 (en) | 2014-05-30 | 2017-06-20 | Apple Inc. | Pixel binning in an image sensor |
| KR102275711B1 (ko) * | 2014-11-17 | 2021-07-09 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서의 데이터 출력 방법 |
| KR102363433B1 (ko) * | 2015-01-15 | 2022-02-16 | 삼성전자주식회사 | 이미지 센서 |
| US10103187B2 (en) * | 2015-12-17 | 2018-10-16 | Omnivision Technologies, Inc. | Image sensor color correction |
| US9912883B1 (en) | 2016-05-10 | 2018-03-06 | Apple Inc. | Image sensor with calibrated column analog-to-digital converters |
| CN111682039B (zh) | 2016-09-23 | 2021-08-03 | 苹果公司 | 堆叠式背面照明spad阵列 |
| KR102662585B1 (ko) * | 2017-01-09 | 2024-04-30 | 삼성전자주식회사 | 이미지 센서 |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| EP3574344A2 (en) | 2017-01-25 | 2019-12-04 | Apple Inc. | Spad detector having modulated sensitivity |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| US10622538B2 (en) | 2017-07-18 | 2020-04-14 | Apple Inc. | Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body |
| US10440301B2 (en) | 2017-09-08 | 2019-10-08 | Apple Inc. | Image capture device, pixel, and method providing improved phase detection auto-focus performance |
| US10848693B2 (en) | 2018-07-18 | 2020-11-24 | Apple Inc. | Image flare detection using asymmetric pixels |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| KR102482883B1 (ko) * | 2018-08-23 | 2022-12-29 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법 |
| US11233966B1 (en) | 2018-11-29 | 2022-01-25 | Apple Inc. | Breakdown voltage monitoring for avalanche diodes |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
| CN115567791A (zh) * | 2022-08-02 | 2023-01-03 | 中国电子科技集团公司第四十四研究所 | 一种大阵列高速读出帧转移ccd图像传感器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100013972A1 (en) * | 2008-07-16 | 2010-01-21 | Adkisson James W | Pixel sensor cell with frame storage capability |
| CN102224730A (zh) * | 2008-12-08 | 2011-10-19 | 索尼公司 | 像素电路、固态摄像器件和相机系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728896B2 (en) * | 2005-07-12 | 2010-06-01 | Micron Technology, Inc. | Dual conversion gain gate and capacitor and HDR combination |
| US20070035649A1 (en) * | 2005-08-10 | 2007-02-15 | Micron Technology, Inc. | Image pixel reset through dual conversion gain gate |
| US20070272828A1 (en) * | 2006-05-24 | 2007-11-29 | Micron Technology, Inc. | Method and apparatus providing dark current reduction in an active pixel sensor |
-
2012
- 2012-08-30 US US13/599,343 patent/US8817154B2/en active Active
-
2013
- 2013-04-18 TW TW102113841A patent/TWI507039B/zh active
- 2013-05-09 CN CN201310168391.3A patent/CN103681707B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100013972A1 (en) * | 2008-07-16 | 2010-01-21 | Adkisson James W | Pixel sensor cell with frame storage capability |
| CN102224730A (zh) * | 2008-12-08 | 2011-10-19 | 索尼公司 | 像素电路、固态摄像器件和相机系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8817154B2 (en) | 2014-08-26 |
| CN103681707B (zh) | 2016-12-28 |
| CN103681707A (zh) | 2014-03-26 |
| TW201410021A (zh) | 2014-03-01 |
| US20140063304A1 (en) | 2014-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI507039B (zh) | 具固定電位輸出電晶體之影像感測器 | |
| US10630928B2 (en) | Image sensor pixels with overflow capabilities | |
| US10608101B2 (en) | Detection circuit for photo sensor with stacked substrates | |
| US10825854B2 (en) | Stacked photo sensor assembly with pixel level interconnect | |
| CN108140661B (zh) | 成像器件和电子装置 | |
| EP2262226B1 (en) | Solid-state imaging device, method of driving the same, and electronic system including the device | |
| US8101978B2 (en) | Circuit and photo sensor overlap for backside illumination image sensor | |
| US8742311B2 (en) | Enhanced pixel cell architecture for an image sensor having a direct output from a buried channel source follower transistor to a bit line | |
| US9741754B2 (en) | Charge transfer circuit with storage nodes in image sensors | |
| US8810703B2 (en) | Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device | |
| US20100271517A1 (en) | In-pixel correlated double sampling pixel | |
| US9601538B2 (en) | Image sensors with photoelectric films | |
| US10079988B2 (en) | Imaging device including pixel | |
| JP2015056878A (ja) | 固体撮像装置 | |
| EP3001458B1 (en) | Image sensor pixel cell with non-destructive readout | |
| TWI491225B (zh) | 影像感測器裝置及其操作方法 | |
| US11165979B2 (en) | Imaging device including semiconductor substrate and pixels | |
| JP2014078870A (ja) | 固体撮像素子および撮像装置 | |
| US8908071B2 (en) | Pixel to pixel charge copier circuit apparatus, systems, and methods | |
| EP3445039B1 (en) | Detection circuit for photo sensor with stacked substrates |