KR20180060308A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20180060308A
KR20180060308A KR1020160159662A KR20160159662A KR20180060308A KR 20180060308 A KR20180060308 A KR 20180060308A KR 1020160159662 A KR1020160159662 A KR 1020160159662A KR 20160159662 A KR20160159662 A KR 20160159662A KR 20180060308 A KR20180060308 A KR 20180060308A
Authority
KR
South Korea
Prior art keywords
voltage
reset
pixel
row
transistor
Prior art date
Application number
KR1020160159662A
Other languages
English (en)
Inventor
길민선
고경민
하상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160159662A priority Critical patent/KR20180060308A/ko
Priority to US15/631,278 priority patent/US10484630B2/en
Priority to CN201710940737.5A priority patent/CN108124110B/zh
Publication of KR20180060308A publication Critical patent/KR20180060308A/ko
Priority to US16/667,193 priority patent/US20200068152A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H04N5/3741—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/3575—
    • H04N5/37213—
    • H04N5/378—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 일 실시예에 따른 이미지 센서는, 빛으로부터 전하를 생성하는 광전 소자, 소정의 기준 전압을 이용하여 리셋 전압을 생성하는 피드백 소자, 및 상기 리셋 전압과 상기 전하를 이용하여 픽셀 전압을 생성하고, 제1 주기 동안 턴-온되어 상기 피드백 소자를 통해 상기 리셋 전압을 상기 기준 전압으로 설정하는 제1 선택 트랜지스터와, 제2 주기 동안 턴-온되어 상기 픽셀 전압을 출력하는 제2 선택 트랜지스터를 갖는 픽셀 회로를 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하기 위한 회로 등을 포함할 수 있다. 이미지 센서는 사진이나 동영상을 촬영하기 위한 카메라 이외에, 스마트폰, 태블릿 PC, 랩톱 컴퓨터, 텔레비전 등에 폭넓게 적용될 수 있다. 특히 최근에는 서로 다른 색상의 빛으로부터 전하를 생성하는 복수의 광전 소자들이 각각의 픽셀에 포함되는 이미지 센서에 대한 연구가 활발히 진행되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 노이즈 성분의 영향을 최소화하여 픽셀 전압과 리셋 전압을 정확히 리드아웃할 수 있는 이미지 센서를 제공하는 데에 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 빛으로부터 전하를 생성하는 광전 소자, 소정의 기준 전압을 이용하여 리셋 전압을 생성하는 피드백 소자, 및 상기 리셋 전압과 상기 전하를 이용하여 픽셀 전압을 생성하고, 제1 주기 동안 턴-온되어 상기 피드백 소자를 통해 상기 리셋 전압을 상기 기준 전압으로 설정하는 제1 선택 트랜지스터와, 제2 주기 동안 턴-온되어 상기 픽셀 전압을 출력하는 제2 선택 트랜지스터를 갖는 픽셀 회로를 포함한다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 로우 라인들 및 복수의 칼럼 라인들을 따라 배열되는 복수의 픽셀을 포함하며, 상기 픽셀들 각각은 빛을 받아들여 전하를 생성하는 광전 소자, 리셋 전압을 생성하는 피드백 소자, 및 상기 전하와 상기 리셋 전압을 이용하여 픽셀 전압을 생성하는 픽셀 회로를 포함하는 픽셀 어레이, 하나의 수평 주기 동안, 상기 로우 라인들 중 제1 로우 라인에 연결된 상기 픽셀들 각각에 포함되는 상기 피드백 소자를 활성화시켜 상기 리셋 전압을 소정의 기준 전압으로 설정하고, 상기 제1 로우 라인과 다른 제2 로우 라인에 연결된 상기 픽셀들 각각이 상기 픽셀 전압을 출력하도록 제어하는 로우 드라이버, 및 상기 수평 주기 동안, 상기 제2 로우 라인에 연결된 상기 픽셀들 각각으로부터 상기 픽셀 전압을 샘플링하는 샘플링 회로를 포함한다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 로우 라인들과 복수의 칼럼 라인들을 따라 배열되는 복수의 픽셀들을 갖는 픽셀 어레이, 상기 픽셀들로부터 검출되는 리셋 전압을 저장하는 메모리, 수평 주기들마다 상기 로우 라인들 중에서 제1 로우 라인 및 제2 로우 라인을 순차적으로 선택하는 로우 드라이버, 상기 제1 로우 라인이 선택된 동안 상기 제1 로우 라인에 연결된 제1 픽셀들을 리셋하고 상기 제1 픽셀들로부터 리셋 전압을 검출하며, 상기 제2 로우 라인이 선택된 동안 상기 제2 로우 라인에 연결된 제2 픽셀들로부터 픽셀 전압을 검출하는 샘플링 회로, 및 상기 제1 픽셀들로부터 검출한 리셋 전압을 상기 메모리에 저장하고, 상기 제2 픽셀들로부터 검출한 픽셀 전압과 상기 메모리에 저장된 제2 픽셀들의 리셋 전압의 차이를 계산하는 연산 회로를 포함한다.
본 발명의 다양한 실시예에 따르면, 하나의 수평 주기 동안 서로 다른 로우 라인들 각각에 연결된 픽셀들에서 피드백 리셋 동작과 리드아웃 동작이 동시에 수행될 수 있다. 따라서, 피드백 리셋 동작 및 리드아웃 동작 각각에 필요한 시간을 충분히 확보할 수 있어 리셋 전압의 노이즈 성분을 효과적으로 제거하고, 고속 리드아웃 동작을 구현할 수 있다. 또한, 프레임 메모리에 리셋 전압을 미리 저장하고, 리드아웃 동작시 검출한 픽셀 전압을 프레임 메모리에 저장된 리셋 전압과 비교함으로써, 리셋 노이즈 성분의 영향을 최소화할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 처리 장치를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 사시도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 도시한 도면이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 간략하게 나타낸 도면이다.
도 8과 도 9a 및 도 9b는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 10, 도 11a 및 도 11b는 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 픽셀 회로의 동작을 설명하기 위해 제공되는 도면이다.
도 12, 도 13a 및 도 13b는 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 픽셀 회로의 동작을 설명하기 위해 제공되는 도면이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 16은 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 프레임 메모리를 설명하기 위해 제공되는 도면이다.
도 17 내지 도 20은 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 픽셀 회로의 동작을 설명하기 위해 제공되는 도면이다.
도 21은 본 발명의 일 실시예에 따른 이미지 센서가 적용될 수 있는 전자 기기를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 이미지 처리 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 처리 장치(1)는 픽셀 어레이(10), 센서 회로(20), 및 이미지 프로세서(30)를 포함할 수 있다.
픽셀 어레이(10)는 복수의 로우(row) 라인들 및 복수의 칼럼(column) 라인들을 따라 배열되는 복수의 픽셀(PX)들을 포함할 수 있다. 복수의 픽셀(PX)들 각각은 빛을 받아들여 전하를 생성하는 광전 소자, 예를 들어 포토 다이오드(Photo Diode, PD)를 포함할 수 있다. 일 실시예에서, 복수의 픽셀(PX)들 각각은 둘 이상의 광전 소자를 포함할 수 있으며, 하나의 픽셀(PX)에 포함되는 둘 이상의 광전 소자는 서로 다른 색상의 빛을 받아들여 전하를 생성할 수 있다. 하나의 픽셀(PX)에 포함되는 둘 이상의 광전 소자는 서로 적층 배치될 수 있다.
한편 복수의 픽셀(PX)들 각각은 광전 소자가 생성하는 전하로부터 픽셀 전압을 생성하기 위한 픽셀 회로를 포함할 수 있다. 일 실시예로, 픽셀 회로는 복수의 트랜지스터를 포함할 수 있다. 하나의 픽셀(PX)이 둘 이상의 광전소자를 갖는 경우, 각 픽셀(PX)은 둘 이상의 광전 소자 각각에서 생성된 전하를 처리하기 위해 둘 이상의 픽셀 회로들을 포함할 수 있다. 일 실시예로, 하나의 픽셀(PX)에 제1 및 제2 광전 소자가 서로 적층되는 경우, 픽셀 회로는 제1 및 제2 광전 소자 각각에 연결되어 제1 및 제2 픽셀 전압을 각각 생성하는 제1 및 제2 픽셀 회로를 포함할 수 있다. 이때, 제1 및 제2 픽셀 회로는 서로 다른 구조의 회로로 구현될 수 있다.
센서 회로(20)는 로우 드라이버(21), 리드아웃 회로(22), 및 타이밍 컨트롤러(23) 등을 포함할 수 있다. 센서 회로(20)는 이미지 프로세서(30)가 전달하는 명령에 따라 픽셀 어레이(10)를 제어할 수 있다. 로우 드라이버(21)는, 타이밍 컨트롤러(23)가 입력하는 명령에 따라 복수의 픽셀(PX)들을 픽셀 어레이(10)의 로우 라인 단위로 구동할 수 있다. 일 실시예로, 로우 드라이버(21)에 의해 픽셀 어레이(10)에 포함되는 로우 라인들 중 적어도 하나가 선택될 수 있다. 리드아웃 회로(22)는 로우 드라이버(21)가 선택한 적어도 하나의 로우 라인에 연결된 픽셀(PX)들로부터 픽셀 전압과 리셋 전압을 검출하여 이미지 데이터를 생성할 수 있다. 일 실시예에서, 로우 드라이버(21)가 하나의 로우 라인을 구동하는 데에 필요한 시간은 수평 주기로 정의될 수 있으며, 로우 드라이버(21)가 모든 로우 라인들을 한번씩 구동하는 데에 필요한 시간은 프레임 주기로 정의될 수 있다. 따라서, 로우 라인들의 개수가 m개(m은 2 이상의 자연수)인 경우, 하나의 프레임 주기는 m개의 수평 주기를 포함할 수 있다.
리드아웃 회로(22)는 픽셀 전압과 리셋 전압을 검출하기 위한 샘플링 회로, 검출한 전압들을 디지털 값으로 변환하는 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 샘플링 회로는 상관 이중 샘플러(Correlated Double Sampler, CDS)를 포함할 수 있다. 상관 이중 샘플러는, 로우 드라이버(21)가 선택한 로우 라인에 연결되는 픽셀(PX)들로부터 픽셀 전압과 리셋 전압을 검출할 수 있다.
타이밍 컨트롤러(23)는 이미지 프로세서(30)가 입력하는 명령에 의해 동작할 수 있다. 이미지 프로세서(30)는 타이밍 컨트롤러(23)를 통해 로우 드라이버(21)와 리드아웃 회로(22)를 제어하고, 리드아웃 회로(22)가 출력하는 이미지 데이터에 기초하여 이미지를 구성하여 디스플레이 장치 등에 출력하거나 메모리 등의 저장 장치에 저장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 사시도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(2)는 픽셀 어레이(40)와 집적 회로 칩(50), 및 메모리(60)를 포함할 수 있다. 픽셀 어레이(40)는 복수의 픽셀(PX)들을 포함하며, 복수의 픽셀(PX)들은 복수의 로우 라인들과 복수의 칼럼 라인들을 따라 배열될 수 있다. 집적 회로 칩(50)은 도 1에서 도시한 로우 드라이버(21), 리드아웃 회로(22), 타이밍 컨트롤러(23) 및 이미지 프로세서(30) 등을 포함할 수 있다.
메모리(60)는 실시예에 따라 집적 회로 칩(50)과 하나의 반도체 패키지로 제공될 수도 있다. 메모리(60)는 DRAM 또는 SRAM 등으로 구현될 수 있으며, 실시예에 따라 비휘발성 메모리로 구현될 수도 있다. 메모리(60)에는 집적 회로 칩(50)의 동작에 필요한 데이터 및 프레임 주기마다 픽셀(PX)들로부터 검출하는 리셋 전압 등이 저장될 수 있다. 집적 회로 칩(50)은 프레임 주기마다 픽셀(PX)들로부터 리셋 전압을 검출하여 메모리(60)에 저장할 수 있으며, 메모리(60)에 저장된 리셋 전압은 리셋 노이즈 성분을 포함할 수 있다. 집적 회로 칩(50)은 프레임 주기마다 픽셀(PX)들로부터 검출한 픽셀 전압과, 메모리(60)에 저장된 리셋 전압을 이용하여 이미지 데이터를 생성할 수 있다. 같은 프레임 주기에서 검출한 픽셀 전압과 리셋 전압을 이용하여 이미지 데이터를 생성하므로, 전송 트랜지스터가 포함되지 않는 3-트랜지스터(3T) 구조의 픽셀 회로에서도 실질적인 상관 이중 샘플링(true CDS)을 구현할 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 도시한 도면이다.
우선 도 3을 참조하면, 본 발명의 실시예에 따른 이미지 센서에 포함되는 픽셀들(100A, 100B) 각각은, 제1 광전 소자(110), 제2 광전 소자(120), 픽셀 회로들(130, 140), 비아(150), 마이크로 렌즈(170) 등을 포함할 수 있다. 제1 광전 소자(110) 및 제2 광전 소자(120)는 마이크로 렌즈(170)와 보호층(180)의 하부에 마련되며, 픽셀 회로들(130, 140)는 제1 광전 소자(110) 및 제2 광전 소자(120)의 하부에 마련될 수 있다. 본 발명의 실시예에 따른 이미지 센서는 이면조사형 이미지 센서일 수 있다.
픽셀들(100A, 100B)은 픽셀 어레이 내에서 m x n 행렬(m, n은 2 이상의 자연수) 형태로 배열될 수 있으며, 서로 인접한 픽셀들(100A, 100B) 사이에는 크로스토크(crosstalk) 방지를 위한 분리 영역(101)이 마련될 수 있다. 한편, 서로 인접한 제1 픽셀(100A)과 제2 픽셀(100B)에 각각 포함되는 제1 칼라 필터(160A)와 제2 칼라 필터(160B)는 서로 다른 색상의 빛을 통과시킬 수 있다. 일 실시예로, 제1 칼라 필터(160A)는 적색 색상의 빛을, 제2 칼라 필터(160B)는 청색 색상의 빛을 통과시켜 제2 광전 소자(120)에 전달할 수 있다.
픽셀들(100A, 100B) 각각은 적층 방향(Z축 방향)을 따라 배치되는 제1 및 제2 광전 소자들(110, 120)을 포함할 수 있다. 제1 및 제2 광전 소자들(110, 120)은 서로 다른 색상의 빛을 받아들여 전하를 생성할 수 있다. 일 실시예에서, 제1 광전 소자(110)는 유기 포토 다이오드일 수 있으며, 제2 광전 소자(120)는 반도체 포토 다이오드일 수 있다. 제2 광전 소자(120)는 제1 및 제2 컬러 필터들(160A, 160B) 각각을 통과한 빛을 받아들여 전하 캐리어를 생성할 수 있다. 제1 및 제2 컬러 필터들(160A, 160B) 각각이 통과시키는 빛의 색상은, 제1 광전 소자(110)가 반응하는 빛의 색상과 서로 다를 수 있다.
제1 광전 소자(110)는 서로 마주보는 상부 및 하부 전극층(111, 112)과, 그 사이에 배치되는 컬러 선택층(113)을 포함할 수 있다. 컬러 선택층(113)은 광전 효과에 의해 빛으로부터 전하를 생성할 수 있으며, 유기 물질을 포함할 수 있다. 컬러 선택층(113)은 주 캐리어가 정공인 p형층 및 주 캐리어가 전자인 n형층을 포함할 수 있다. 컬러 선택층(113)은 특정한 파장 대역의 빛에 반응하여 전하를 생성할 수 있으며, 일 실시예로 녹색 색상의 빛에 반응하여 전하를 생성할 수 있다. 이 경우, 녹색이 아닌 다른 색상의 빛은 컬러 필터(160A, 160B)를 통해 제2 광전 소자(120)로 전달될 수 있다.
상부 및 하부 전극층(111, 112)은 ITO, IZO, ZnO, 또는 SnO2 등과 같은 투명한 도전성 물질, 또는 금속 박막 등의 반투명 물질로 형성될 수 있다. 일 실시예에서, 상부 전극층(111)은 하부 전극층(112)보다 크거나 같은 일함수(work function)를 가질 수 있다.
픽셀 회로들(130, 140)은 제1 픽셀 회로(130) 및 제2 픽셀 회로(140)를 포함할 수 있다. 제1 픽셀 회로(130)는 제1 광전 소자(110)와 연결되며, 제1 광전 소자(110)가 생성하는 전하로부터 제1 픽셀 전압을 생성할 수 있다. 제2 픽셀 회로(140)는 제2 광전 소자(120)와 연결되며, 제2 광전 소자(120)가 생성하는 전하로부터 제2 픽셀 전압을 생성할 수 있다.
제1 픽셀 회로(130)는 비아(150)를 통해 제1 광전 소자(110)와 연결될 수 있다. 비아(150)는 마이크로 실리콘 관통 비아(micro silicon through via, μTSV)일 수 있다. 비아(150)는 절연부(151) 및 도전부(152)를 포함할 수 있으며, 도전부(152)는 픽셀(100)의 측벽을 따라 연장되어 제1 광전 소자(110)를 제1 픽셀 회로(130)와 연결할 수 있다. 절연부(151)는 SiO2, SiN, Al2O3, HfOx 등의 절연 물질로 형성될 수 있다. 일 실시예에서, 도전부(152)의 일면은 제1 광전 소자(110)의 하부 전극층(112)에 연결될 수 있으며, 도전부(152)의 나머지 일면은 제1 픽셀 회로(130)에 포함되는 복수의 회로 소자 중 어느 하나에 연결될 수 있다. 일 실시예로, 도전부(152)는 제1 픽셀 회로(130)에 포함되는 플로팅 디퓨전(Floating Diffusion)에 직접 연결될 수 있다. 따라서, 제1 광전 소자(110)에서 생성되는 전하는 전송 트랜지스터를 거치지 않고 플로팅 디퓨전에 바로 축적될 수 있다. 즉, 제1 픽셀 회로(130)는 3T 구조의 픽셀 회로일 수 있다. 한편 제2 광전 소자(120)와 연결되는 제2 픽셀 회로(140)는 전송 트랜지스터를 포함하는 4T 구조의 픽셀 회로일 수 있다.
전송 트랜지스터를 이용하여 하나의 프레임 내에서 리셋 전압을 먼저 검출하고 이후에 픽셀 전압을 검출할 수 있는 4T 구조의 픽셀 회로와 달리, 전송 트랜지스터가 없는 3T 구조의 픽셀 회로에서는 서로 다른 프레임 주기에서 픽셀 전압과 리셋 전압을 검출할 수 있다. 따라서, 리셋 동작에서 발생하는 노이즈 성분이 프레임 주기마다 서로 다를 경우, 리셋 노이즈 성분을 적절히 처리하지 않으면 리셋 전압과 픽셀 전압을 정확히 검출하지 못할 수 있다. 본 발명의 다양한 실시예에서는 프레임 메모리를 활용하거나, 또는 피드백 기법을 이용하여 상기와 같은 문제를 해결할 수 있다.
도 4는 도 3의 일부 영역을 도시한 것일 수 있다. 도 4를 참조하면, 제1 광전 소자(110)와 연결되는 제1 픽셀 회로(130)의 일부 소자가 도시되어 있다. 앞서 설명한 바와 같이, 제1 픽셀 회로(130)는 3T 구조를 가질 수 있으며, 따라서 플로팅 디퓨전(131)은 비아(150)와 직접 연결될 수 있으며, 제1 광전 소자(110)에서 생성되는 전하는 플로팅 디퓨전(131)에 직접 축적될 수 있다.
구동 트랜지스터(130D)는 소스 팔로워 증폭기로 동작할 수 있으며, 플로팅 디퓨전(131)에 축적된 전하를 이용하여 픽셀 전압을 생성할 수 있다. 본 발명의 실시예에서, 구동 트랜지스터(130D)는 소스/드레인 영역(132, 133), 게이트 전극(134), 및 저농도 도핑 영역(135)을 포함할 수 있다. 게이트 전극(134)은 전극층(134A) 및 게이트 절연층(134B)을 포함할 수 있다. 저농도 도핑 영역(135)을 소스/드레인 영역(132, 133) 사이에 형성함으로써, 임계 전압이 0V에 가까운 값을 갖는 네이티브 트랜지스터(native transistor)로 구동 트랜지스터(130D)를 구현할 수 있다.
플로팅 디퓨전(131)은 p형 불순물로 도핑된 웰 영역(103) 내에 n형 불순물을 주입함으로써 형성될 수 있다. 따라서, 플로팅 디퓨전(131)과 웰 영역(103) 사이에 pn 접합(pn junction)이 형성되며, 플로팅 디퓨전(131)의 전위가 높아질수록 pn 접합의 역방향으로 누설 전류가 증가할 수 있다. 누설 전류를 감소시키기 위해 제1 픽셀 회로(130)의 리셋 전압을 낮게 설정하고, 공핍형 트랜지스터를 구동 트랜지스터(130D)로 이용할 수 있다. 그러나 이 경우, 상대적으로 저주파 노이즈에 취약한 공핍형 트랜지스터의 특성이 문제가 될 수 있다.
본 발명의 실시예에서는 상기와 같은 문제를 해결하기 위해, 네이티브 트랜지스터를 구동 트랜지스터(130D)로 이용할 수 있다. 네이티브 트랜지스터는 소스/드레인 영역(132, 133) 사이의 채널 영역이 저농도 도핑 영역(135)으로 구현되므로, 불순물 분포 변동(Random Dopant Fluctuation)에 따른 노이즈 문제를 해결할 수 있고, 네이티브 트랜지스터는 문턱 전압(Threshold Voltage)이 없는 트랜지스터이므로 낮은 리셋 전압에서도 구동 트랜지스터가 동작할 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다. 도 5a 및 도 5b에 도시한 실시예에 따른 픽셀 회로는 도 3 및 도 4에 도시한 실시예에서 제1 광전 소자(110)와 연결되는 제1 픽셀 회로(130)로 채용될 수 있다.
도 5a 및 도 5b에 도시한 실시예에 따른 픽셀 회로는, 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함할 수 있으며, 플로팅 디퓨전(FD)이 광전 소자(PD)와 직접 연결될 수 있다. 구동 트랜지스터(DX)의 게이트 단자는 플로팅 디퓨전(FD)과 연결되며, 플로팅 디퓨전(FD)에는 광전 소자(PD)에서 생성된 전하가 축적될 수 있다. 일 실시예에서 광전 소자(PD)는, 마이크로 실리콘 관통 비아 등을 통해 플로팅 디퓨전(FD)과 연결될 수 있으며, 유기 물질을 포함하는 유기 포토 다이오드일 수 있다.
구동 트랜지스터(DX)는 플로팅 디퓨전(FD)에 축적되는 전하에 의해 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier)로 동작할 수 있다. 한편, 선택 트랜지스터(SX)는 로우 드라이버가 입력하는 선택 제어 신호(SEL)에 의해 동작할 수 있으며, 스위칭 및 어드레싱 동작을 수행할 수 있다. 로우 드라이버로부터 선택 제어 신호(SEL)가 입력되어 선택 트랜지스터(SX)가 턴-온되면, 선택 트랜지스터(SX)에 연결된 칼럼 라인(COL)으로 픽셀 전압 또는 리셋 전압이 출력될 수 있다. 픽셀 전압 또는 리셋 전압은 리드아웃 회로에 포함되는 샘플링 회로에 의해 검출될 수 있다.
리셋 트랜지스터(RX)는 로우 드라이버가 입력하는 리셋 제어 신호(RG)에 의해 동작할 수 있다. 리셋 제어 신호(RG)에 의해, 리셋 트랜지스터(RX)는 플로팅 디퓨전(FD)의 전압을 리셋할 수 있다. 도 5a와 도 5b에 도시한 각각의 실시예에서, 리셋 트랜지스터(RX)의 드레인 단자는 서로 다른 리셋 전압에 연결될 수 있는데, 이는 광전 소자(PD)에서 생성되는 전하의 도전형 차이에 따른 것일 수 있다.
도 5a에 도시한 실시예에서 광전 소자(PD)는 전자를 주 전하 캐리어로 이용할 수 있다. 전자가 주 전하 캐리어로 이용되기 때문에, 광전 소자(PD)는 애노드가 접지 전압에, 캐소드는 플로팅 디퓨전(FD)에 연결될 수 있다. 또한, 리셋 트랜지스터(RX)의 드레인 단자는 구동 트랜지스터(DX)의 드레인 단자와 함께 전원 전압(VDD)에 연결될 수 있다.
한편, 도 5b에 도시한 실시예에서 광전 소자(OPD)는, 정공을 주 전하 캐리어로 이용할 수 있다. 정공이 주 전하 캐리어로 이용되는 경우, 광전 소자(PD)의 애노드는 플로팅 디퓨전(FD)에 연결되고, 광전 소자(PD)의 캐소드는 상부 전극 전압(Vtop)에 연결될 수 있다. 일 실시예에서, 상부 전극 전압(Vtop)은 수 볼트, 예를 들어 3.0 V 내외의 전압을 가질 수 있다. 광전 소자(PD)에서 주 전하 캐리어로 정공이 생성되기 때문에, 리셋 트랜지스터(RX)의 드레인 단자는 전원 전압(VDD)과 다른 값을 갖는 리드 전압(VRD)에 연결될 수 있다. 정공을 주 전하 캐리어로 이용하도록 픽셀 회로를 구현함으로써 암전류 특성을 개선할 수 있다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀 회로를 나타낸 회로도이다. 도 6에 도시한 픽셀 회로는, 도 3 및 도 4에 도시한 실시예에서 제2 광전 소자(120)와 연결되는 제2 픽셀 회로(140)로 채용될 수 있다.
도 6을 참조하면, 픽셀 회로는 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX) 외에 전송 트랜지스터(TX)를 더 포함할 수 있다. 픽셀 회로와 연결되는 광전 소자(PD)는 반도체 포토 다이오드일 수 있으며, 전송 트랜지스터(TX)를 통해 플로팅 디퓨전(FD)과 연결될 수 있다. 즉, 도 5a 또는 도 5b에 도시한 실시예와 달리, 광전 소자(PD)의 캐소드 또는 애노드가 플로팅 디퓨전(FD)과 직접 연결되지 않을 수 있다.
전송 트랜지스터(TX)는 로우 드라이버로부터 전달되는 전송 제어 신호(TG)에 응답하여 광전 소자(PD)에 축적된 전하를 플로팅 디퓨전(FD)으로 전달할 수 있다. 광전 소자(PD)는 전자를 주 캐리어로 이용할 수 있다. 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)의 동작은 앞서 도 5a 및 도 5b를 설명한 바와 유사할 수 있으며, 선택 트랜지스터(SX)에 연결된 칼럼 라인(COL)을 통해 픽셀 전압 또는 리셋 전압이 출력될 수 있다. 픽셀 전압 또는 리셋 전압은 리드아웃 회로에 의해 검출될 수 있다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 간략하게 나타낸 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 이미지 센서(200)는 픽셀 어레이(210), 로우 드라이버(220), 리드아웃 회로(230) 등을 포함할 수 있다. 로우 드라이버(220)는 로우 라인들(ROW)을 통해 리셋 제어 신호 또는 선택 제어 신호 등을 각 픽셀 회로에 입력할 수 있다. 리드아웃 회로(230)는, 로우 드라이버(220)에 의해 선택된 로우 라인들(ROW)과 연결된 픽셀들(PX)로부터 픽셀 전압 및 리셋 전압을 검출하고 아날로그-디지털 변환 동작을 수행할 수 있다. 리드아웃 회로(230)는 복수의 상관 이중 샘플러(CDS1-CDSn)를 포함하는 샘플링 회로(231)와, 샘플링 회로(231)의 출력(SOUT)을 디지털 값으로 변환하는 칼럼 카운터(232)를 포함할 수 있다.
픽셀 어레이(210)는 일 방향을 따라 연장되는 복수의 로우 라인들(ROW) 및 로우 라인들(ROW)과 교차하는 칼럼 라인들(COL)을 포함할 수 있다. 로우 라인들(ROW)과 칼럼 라인들(COL)은 픽셀들(PX11-PXmn)과 연결될 수 있으며, 픽셀들(PX11-PXmn) 각각은 적어도 하나의 광전 소자와 적어도 하나의 픽셀 회로를 포함할 수 있다. 일 실시예로, 픽셀들(PX11-PXmn) 각각은 도 5a 또는 도 5b에 도시한 실시예와 같이 전송 트랜지스터(TX) 없이 플로팅 디퓨전(FD)이 광전 소자(PD)와 직접 연결되는 픽셀 회로를 적어도 하나 이상 포함할 수 있다.
앞서 설명한 바와 같이, 도 5a 또는 도 5b에 도시한 실시예에 따른 픽셀 회로는, 광전 소자(PD)에서 생성된 전하가 플로팅 디퓨전(FD)에 바로 축적될 수 있다. 따라서, 하나의 프레임 내에서 리셋 전압을 먼저 검출하고 픽셀 전압을 검출할 수 없다. 도 5a 또는 도 5b에 도시한 실시예에서는, 픽셀 전압을 먼저 검출하고 다음 프레임에서 플로팅 디퓨전(FD)의 전위를 리셋시킨 후 리셋 전압을 검출하여 상관 이중 샘플링을 수행할 수 있다. 이 경우, 픽셀 전압을 검출한 프레임 내에서의 리셋 노이즈 성분과, 리셋 전압을 검출한 프레임 내에서의 리셋 노이즈 성분이 서로 다르기 때문에, 상관 이중 샘플링에 의해 리셋 노이즈 성분이 제거되지 않을 수 있다.
본 발명의 일 실시예에 따른 이미지 센서(200)는, 플로팅 디퓨전(FD)과 광전 소자(PD)가 직접 연결되는 픽셀 회로에서 발생할 수 있는 노이즈 성분을 효과적으로 제거하기 위한 다양한 방안을 채용할 수 있다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
우선 도 8을 참조하면, 프레임 주기마다 로우 라인들(ROW) 각각에 연결된 픽셀들(PX11-PXmn)이 선택될 수 있다. 서로 다른 로우 라인들(ROW) 각각에 연결된 픽셀들(PX11-PXmn)의 프레임 주기는, 일정한 시간차를 가질 수 있다. 예를 들어, 제2 로우 라인(ROW2)에 연결된 제2 픽셀들(PX21-PX2n)의 프레임 주기는, 제1 로우 라인(ROW1)에 연결된 제1 픽셀들(PX11-PX1n)의 프레임 주기가 시작되고 일정한 지연 시간이 경과한 후 시작될 수 있다. 상기 지연 시간은, 수평 주기와 같을 수 있다.
도 6에 도시한 실시예에 따른 픽셀 회로가 픽셀들(PX11-PXmn) 각각에 포함되는 경우, 로우 드라이버는(220) 전송 트랜지스터(TX)를 제어하여 광전 소자(PD)에서 생성된 전하를 플로팅 디퓨전(FD)으로 이동시킬지 여부를 결정할 수 있다. 따라서, 하나의 수평 주기 내에서 플로팅 디퓨전(FD)의 전위를 리셋시켜 리드아웃 회로(230)가 리셋 전압을 먼저 검출하고, 전송 트랜지스터(TX)를 턴-온시킨 후 픽셀 전압을 검출할 수 있다.
결과적으로, 도 6에 도시한 실시예에 따른 픽셀 회로에서는, 리셋 전압에 유입된 노이즈 성분이 픽셀 전압에도 그대로 반영되어 있기 때문에, 리셋 전압과 픽셀 전압 사이의 정합성이 보장되어 상관 이중 샘플링을 수행하는 과정에서 상기 노이즈 성분이 제거될 수 있다. 반면, 도 5a 또는 도 5b에 도시한 실시예에 따른 픽셀 회로가 픽셀들(PX11-PXmn) 각각에 포함되는 경우, 서로 다른 프레임 주기에 포함되는 시점들에서 픽셀 전압과 리셋 전압을 순차적으로 검출할 수 밖에 없다. 이는, 플로팅 디퓨전(FD)과 광전 소자(PD)가 전송 트랜지스터(TX)를 거치지 않고 직접 연결되기 때문일 수 있다.
예를 들어 도 8을 참조하면, 리드아웃 회로(230)는 시점 t1에서 제1 픽셀들(PX11-PX1n)의 픽셀 전압을 먼저 검출하고, 시점 t1과 다른 프레임 주기에 속하는 시점 t2에서 제1 픽셀들(PX11-PX1n)의 리셋 전압을 검출하여 상관 이중 샘플링을 수행할 수 있다. 따라서, 프레임 주기마다 다른 리셋 노이즈 성분이 유입됨으로써, 시점 t1에서 검출되는 픽셀 전압에 포함된 리셋 노이즈 성분이 효과적으로 제거되지 못할 수 있다.
본 발명의 실시예에서는, 다양한 방법을 이용하여 상기와 같은 문제를 해결할 수 있다. 도 9a 및 도 9b에 도시한 실시예를 참조하면, 피드백 기법을 이용하여 플로팅 디퓨전(FD)과 광전 소자(PD)가 직접 연결되는 픽셀 회로에서 노이즈 성분이 제거되지 않는 문제를 해결할 수 있다.
먼저 도 9a는 일반적인 방법에 따라 리셋 전압 및 픽셀 전압을 검출하는 방법을 설명하기 위해 제공되는 도면일 수 있다. 도 9a를 참조하면, 임의의 수평 주기 동안 하나의 로우 라인에 연결된 픽셀들이 피드백 리셋 모드(FBR) 및 리드아웃 모드(R/O)로 동작할 수 있다. 즉, 하나의 수평 주기 내에서, 특정 로우 라인에 연결된 픽셀들 각각이 리셋 전압을 안정화시키는 피드백 리셋 모드(FBR) 및 픽셀 전압과 리셋 전압을 출력하는 리드아웃 모드(R/O)로 동작해야 한다. 따라서, 피드백 리셋 모드(FBR) 및 리드아웃 모드(R/O) 각각의 동작시간을 충분히 확보하기 어려울 수 있다.
도 9b에 도시한 실시예에서는 피드백 리셋 모드(FBR)와 리드아웃 모드(R/O)를 분리시킴으로써 상기와 같은 문제를 해결할 수 있다. 도 9b를 참조하면, 임의의 수평 주기 동안 제1 로우 라인에 연결된 픽셀들은 피드백 리셋 모드(FBR)로 동작할 수 있으며, 상기 제1 로우 라인과 다른 제2 로우 라인에 연결된 픽셀들은 픽셀 전압 및 리셋 전압을 출력하는 리드아웃 모드(R/O)로 동작할 수 있다. 다시 설명하면, 하나의 로우 라인에 연결된 픽셀들은 제1 수평 주기 동안 피드백 리셋 모드(FBR)로 동작하고, 상기 제1 수평 주기 이후 제2 수평 주기가 도래하면, 상기 픽셀들은 리드아웃 모드(R/O)로 동작할 수 있다.
도 9b에 도시한 실시예에서 전하 축적 시간(셔터 시간)을 3 수평 주기로 가정하면, [i]번째 로우 라인(ROWi)에 연결된 픽셀들은, [j-3]번째 수평 주기 동안 피드백 리셋 모드(FBR)로 동작할 수 있다. 같은 [j-3]번째 수평 주기 동안, [i-3]번째 로우 라인(ROWi -3)에 연결된 픽셀들은 리드아웃 모드(R/O)로 동작할 수 있다. [i]번째 로우 라인(ROWi)에 연결된 픽셀들은 [j-3]번째 수평 주기 이후 도래하는 [j]번째 수평 주기에서 리드아웃 모드(R/O)로 동작할 수 있다. 즉, [i]번째 로우 라인(ROWi)에 연결된 픽셀들은 [j-3]번째 수평 주기 동안 미리 피드백 리셋 모드(FBR)로 동작하여 셔터 동작을 수행하면서 리셋 전압에 포함된 노이즈 성분을 제거하며, 이후 [j]번째 수평 주기에서 리드아웃 모드(R/O)로 동작하여 픽셀 전압 및 리셋 전압을 출력할 수 있다. 따라서, 피드백 리셋 모드(FBR)로 동작하는 시간을 충분히 확보하여 리셋 전압에 포함된 노이즈 성분을 효과적으로 제거할 수 있으며, 리드아웃 모드(R/O)에서 픽셀 전압과 리셋 전압을 검출하는 시간을 충분히 확보함으로써 고속 리드아웃 동작을 구현할 수 있다.
도 9b에 도시한 실시예에서, 각 픽셀들에서 피드백 리셋 모드(FBR)로 동작하는 제1 수평 주기와, 리드아웃 모드(R/O)로 동작하는 제2 수평 주기 사이의 간격은 이미지 센서에 유입되는 빛의 세기에 따라 결정될 수 있다. 일 실시예로, 빛의 세기가 강한 경우, 제1 수평 주기와 제2 수평 주기 사이의 간격이 감소할 수 있다. 도 9b에 도시한 실시예와 비교하여 이미지 센서에 유입되는 빛의 세기가 강해지면, [i]번째 로우 라인(ROWi)에 연결된 픽셀들이 피드백 리셋 모드(FBR)로 동작하는 동안, [i-1]번째 로우 라인(ROWi-1)에 연결된 픽셀들은 리드아웃 모드(R/O)로 동작할 수 있다.
도 10, 도 11a 및 도 11b는 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 픽셀 회로의 동작을 설명하기 위해 제공되는 도면이다.
우선 도 10을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서에서, 픽셀 회로는 광전 소자(PD)와 직접 연결되는 플로팅 디퓨전(FD), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 제1 선택 트랜지스터(SX1), 및 제2 선택 트랜지스터(SX2)를 포함할 수 있다. 즉, 본 발명의 실시예에 따른 이미지 센서에서 픽셀 회로는, 복수의 선택 트랜지스터들(SX1, SX2)을 포함할 수 있다. 한편, 도 10에 도시한 실시예에서, [i]번째 로우 라인에 연결되는 픽셀 회로와, [i+k]번째 로우 라인에 연결되는 픽셀 회로는, 로우 드라이버가 입력하는 서로 다른 제어 신호들에 의해 동작할 수 있다.
제1 선택 트랜지스터(SX1)와 제2 선택 트랜지스터(SX2) 각각은 제1 선택 제어 신호(SEL1) 및 제2 선택 제어 신호(SEL2)에 의해 제어되며, 피드백 소자(FBA) 및 샘플링 회로(CDS)와 연결될 수 있다. 피드백 소자(FBA)는 적어도 하나의 연산 증폭기를 포함할 수 있다. 제1 선택 트랜지스터(SX1)의 출력단은 피드백 소자(FBA)에 포함된 연산 증폭기의 반전 단자와 연결될 수 있다. 제2 선택 트랜지스터(SX2)의 출력단은 제1 스위치(SW1)를 통해 샘플링 회로(CDS)의 반전 단자와 연결될 수 있다. 일 실시예로, 픽셀이 피드백 리셋 모드(FBR)로 동작하는 동안 제1 선택 트랜지스터(SX1)는 턴-온되고 제2 선택 트랜지스터(SX2)는 턴-오프될 수 있다. 한편, 해당 픽셀이 리드아웃 모드(R/O)로 동작하는 동안 제1 선택 트랜지스터(SX1)는 턴-오프되고 제2 선택 트랜지스터(SX2)는 턴-온될 수 있다.
피드백 소자(FBA)에 포함된 연산 증폭기의 비반전 단자에는 기준 전압(VREF)이 입력되며, 피드백 소자(FBA)의 출력단은 리셋 트랜지스터(RX)의 드레인 단자에 연결될 수 있다. 일 실시예로 피드백 소자(FBA)가 활성화되고 제1 선택 트랜지스터(SX1)와 리셋 트랜지스터(RX)가 턴-온되는 동안, 리셋 트랜지스터(RX)의 드레인 단자를 통해 피드백 루프가 구성되어 플로팅 디퓨전(FD) 노드의 전압을 고정시킬 수 있다. 따라서, 픽셀이 피드백 리셋 모드(FBR)로 동작하는 동안, 피드백 소자(FBA)에 의해 픽셀의 리셋 전압이 기준 전압(VREF)으로 설정될 수 있다. 또한, 피드백 리셋 모드(FBR)와 리드아웃 모드(R/O)를 별도의 샘플링 주기로 분리함으로써, 피드백 소자(FBA)의 동작 시간을 충분히 확보하여 리셋 동작시 발생하는 리셋 노이즈 성분을 효과적으로 제거할 수 있다.
도 11a는 도 10에 도시한 실시예에서, [i+k]번째 로우 라인에 연결된 픽셀이 피드백 리셋 모드(FBR)에서 동작할 때를 가정한 타이밍 다이어그램이며, 도 11b는 도 10에 도시한 실시예에서 [i]번째 로우 라인에 연결된 픽셀이 리드아웃 모드(R/O)에서 동작할 때를 가정한 타이밍 다이어그램일 수 있다. 도 11a와 도 11b에 도시한 실시예에서는 셔터 시간을 k 수평 주기로 가정하면, 하나의 샘플링 주기 동안, [i+k]번째 로우 라인(ROWi +k)에 연결된 픽셀들이 피드백 리셋 모드(FBR)로 동작하고, [i]번째 로우 라인(ROWi)에 연결된 픽셀들이 리드아웃 모드(R/O)로 동작하는 것을 가정한다.
우선 도 11a를 참조하면, [i+k]번째 로우 라인(ROWi +k)에 연결된 픽셀들을 피드백 리셋 모드(FBR)로 동작시키기 위해, 제1 선택 트랜지스터(SX1), 리셋 트랜지스터(RX) 및 피드백 소자(FBA)가 턴-온될 수 있다. [i+k]번째 로우 라인(ROWi +k)에 연결된 픽셀들 각각에 포함되는 제2 선택 트랜지스터(SX2)는 턴-오프될 수 있다.
피드백 리셋 모드(FBR)로 동작하는 동안, 피드백 소자(FBA)는 리셋 트랜지스터(RX)의 드레인 단자에, 픽셀 출력을 기준 전압(VREF)으로 만들기 위한 피드백 전압을 입력할 수 있다. 본 발명의 실시예에서는 피드백 리셋 모드(FBR)가 리드아웃 모드(R/O)와 분리되므로, 피드백 리셋 모드(FBR)로 동작할 수 있는 충분한 시간을 확보할 수 있다. 피드백 리셋 모드(FBR)에서 리셋 트랜지스터(RX)는 턴-온되며, 따라서 플로팅 디퓨전(FD)의 전위가 기준 전압(VREF)에 구동 트랜지스터의 문턱 전압을 더한 값으로 리셋되고, 픽셀 출력은 기준 전압(VREF)으로 고정되어 리셋 노이즈 성분을 제거할 수 있다.
하나의 샘플링 주기에서 [i+k]번째 로우 라인(ROWi +k)에 연결된 픽셀들이 피드백 리셋 모드(FBR)로 동작하는 동안, [i]번째 로우 라인(ROWi)에 연결된 픽셀들은 리드아웃 모드(R/O)로 동작할 수 있다. 도 11b를 참조하면, [i]번째 로우 라인(ROWi)에 연결된 픽셀들을 리드아웃 모드(R/O)로 동작시키기 위해, 제2 선택 트랜지스터(SX2)가 턴-온되며, 리셋 트랜지스터(RX)는 턴-오프될 수 있다. 한편, 리드아웃 모드(R/O)로 동작하는 픽셀들 각각에서는, 하나의 샘플링 주기에서 제1 스위치(SW1)와 제2 스위치(SW2)가 교대로 턴-온될 수 있다. 도 11b에서는 제1 스위치(SW1)가 먼저 턴-온되는 것으로 도시되었으나, 이 순서는 바뀔 수도 있다.
리드아웃 모드(R/O)로 동작하는 픽셀들 각각에서는, 광전 소자(PD)에서 생성된 전하들에 의해 플로팅 디퓨전(FD)의 전위가 변할 수 있다. 도 10에 도시한 실시예에 따른 회로에서는, 광전 소자(PD)가 전자를 주 전하 캐리어로 이용할 수 있다. 따라서 도 11b에 도시한 바와 같이, 픽셀 전압(VPIX)은 리셋 전압인 기준 전압(VREF)보다 작은 값을 가질 수 있다. 기준 전압(VREF)과 픽셀 전압(VPIX)의 전위 차이는, 광전 소자(PD)에서 형성된 전하량, 즉, 이미지 센서로 입사된 빛의 양에 비례할 수 있다.
샘플링 회로(CDS)는 소정의 기울기로 변하는 램프 전압(VRMP)과 픽셀 전압(VPIX)을 비교하여 아날로그 출력(SOUT)을 생성할 수 있다. 샘플링 회로(CDS)의 출력단은 칼럼 카운터에 연결될 수 있으며, 칼럼 카운터는 램프 전압(VRMP)이 픽셀 전압(VPIX)보다 큰 구간 동안 클럭의 개수를 카운팅하여 아날로그 출력(SOUT)을 디지털 데이터로 변환할 수 있다.
픽셀 전압(VPIX)의 리드아웃이 완료되면, 제1 스위치(SW1)는 턴-오프되고 제2 스위치(SW2)가 턴-온되어 샘플링 회로(CDS)의 반전 단자로 기준 전압(VREF)이 입력될 수 있다. 각각의 픽셀들은 피드백 리셋 모드(FBR)로 먼저 동작한 후 리드아웃 모드(R/O)로 동작하며, 따라서 기준 전압(VREF)은 리셋 트랜지스터(RX)가 플로팅 디퓨전(FD)의 전위를 리셋할 때 출력하는 리셋 전압과 동일할 수 있다. 샘플링 회로(CDS)는 램프 전압(VRMP)과 기준 전압(VREF)을 비교하여 아날로그 출력(SOUT)을 생성하며, 칼럼 카운터는 램프 전압(VRMP)이 기준 전압(VREF)보다 큰 구간 동안 클럭의 개수를 카운팅하여 아날로그 출력(SOUT)을 디지털 데이터로 변환할 수 있다.
도 12, 도 13a 및 도 13b는 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 픽셀 회로의 동작을 설명하기 위해 제공되는 도면이다.
우선 도 12를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서에서, 픽셀 회로는 광전 소자(PD)와 직접 연결되는 플로팅 디퓨전(FD), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 제1 선택 트랜지스터(SX1), 및 제2 선택 트랜지스터(SX2)를 포함할 수 있다. 도 10에 도시한 실시예와 달리, 광전 소자(PD)의 애노드가 플로팅 디퓨전(FD)에 연결될 수 있으며, 이는 광전 소자(PD)가 생성하는 주 전하 캐리어가 정공이기 때문일 수 있다.
도 13a 및 도 13b를 참조하면, 하나의 샘플링 주기 동안 [i+k]번째 로우 라인에 연결된 픽셀들은 피드백 리셋 모드(FBR)로 동작하며, [i]번째 로우 라인에 연결된 픽셀들은 리드아웃 모드(R/O)로 동작할 수 있다. 피드백 리셋 모드(FBR)에서는 리셋 트랜지스터(RX), 및 제1 선택 트랜지스터(SX1)가 턴-온될 수 있다. 따라서, 플로팅 디퓨전(FD)의 전위가 기준 전압(VREF)에 구동 트랜지스터의 문턱전압을 더한 값으로 리셋되고, 픽셀 출력은 기준 전압(VREF)으로 고정 된다.
리드아웃 모드(R/O)에서는 제2 선택 트랜지스터(SX2)가 턴-온되며, 리셋 트랜지스터(RX), 및 제1 선택 트랜지스터(SX1)는 턴-오프될 수 있다. 광전 소자(PD)는 빛에 의해 생성된 정공을 플로팅 디퓨전(FD)에 축적하며, 따라서 도 13b에 도시한 바와 같이 픽셀 전압(VPIX)이 기준 전압(VREF)보다 증가할 수 있다. 픽셀 전압(VPIX)과 기준 전압(VREF)의 차이는 이미지 센서로 입사된 빛의 양에 따라 결정될 수 있다. 제1 스위치(SW1)가 턴-온되는 동안 샘플링 회로(CDS)는 픽셀 전압(VPIX)과 램프 전압(VRMP)을 비교하여 아날로그 출력(SOUT)을 생성할 수 있다. 제1 스위치(SW1)가 턴-오프되고 제2 스위치(SW2)가 턴-온되면, 샘플링 회로(CDS)의 반전 단자로 기준 전압(VREF)이 입력되며, 샘플링 회로(CDS)는 기준 전압(VREF)과 램프 전압(VRMP)을 비교하여 아날로그 출력(SOUT)을 생성할 수 있다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 14a 및 도 14b를 참조하여 설명하는 실시예에 따른 이미지 센서는, 적어도 하나의 프레임 메모리를 포함할 수 있다. 프레임 메모리는 픽셀 어레이에 포함된 픽셀들 각각의 프레임 주기별 리셋 전압을, 로우 라인에 따라 분류하여 저장할 수 있다. 프레임 메모리에 저장된 리셋 전압은, 실질적인 상관 이중 샘플링(true CDS)을 구현하는 데에 이용될 수 있다.
도 14a를 참조하면, 하나의 프레임 주기는 복수의 수평 주기들을 포함할 수 있다. 수평 주기들 각각은, 하나의 로우 라인에 연결된 픽셀들로부터 픽셀 전압 또는 리셋 전압을 검출하는 시간에 대응할 수 있다. 따라서, 픽셀 어레이가 m개의 로우 라인들을 포함하는 경우, 하나의 프레임 주기는 m개의 수평 주기들을 포함할 수 있다. 또한, 로우 라인들 각각의 프레임 주기는, 하나의 수평 주기만큼의 차이를 가질 수 있다. 예를 들어, 제2 로우 라인(ROW2)의 프레임 주기는, 제1 로우 라인(ROW1)의 프레임 주기보다 하나의 수평 주기만큼 지연될 수 있다.
도 14a를 참조하면, 제1 로우 라인(ROW1)에 연결된 제1 픽셀들 각각의 리셋 전압이 시점 t1에서 검출되어 프레임 메모리에 저장될 수 있다. 제2 로우 라인(ROW2)에 연결된 제2 픽셀들 각각의 리셋 전압은, 시점 t2에서 검출되어 프레임 메모리에 저장될 수 있다. 시점 t4에서는 m번째 로우 라인(ROWm)에 연결된 제m 픽셀들 각각의 리셋 전압이 검출되어 프레임 메모리에 저장됨과 동시에, 제1 로우 라인(ROW1)에 연결된 제1 픽셀들 각각의 픽셀 전압이 검출될 수 있다.
이미지 센서는, 제1 픽셀들로부터 시점 t4에 검출된 픽셀 전압과, 시점 t1에 검출되어 프레임 메모리에 저장된 제1 픽셀들의 리셋 전압의 차이를 계산함으로써, 하나의 프레임 주기 동안 제1 픽셀들 각각에서 검출한 픽셀 전압과 리셋 전압의 차이를 계산할 수 있다. 따라서, 리셋 동작 시에 발생하는 리셋 노이즈 성분이 리셋 전압과 픽셀 전압에 동등하게 반영되어 있으므로, 리셋 노이즈 성분을 별도로 제거할 필요없이, 실질적인 상관 이중 샘플링(true CDS)을 구현할 수 있다.
도 14a의 시구간 TA를 확대하여 도시한 도 14b를 참조하면, 3개의 수평 주기들(H1-H3)이 도시되어 있다. 수평 주기들(H1-H3) 각각은, 리셋 전압을 검출하는 제1 샘플링 구간(RST)과, 픽셀 전압을 검출하는 제2 샘플링 구간(PIX)을 포함할 수 있다.
첫 번째 수평 주기(H1)를 참조하면, 제1 샘플링 구간(RST)에서 m번째 로우 라인(ROWm)에 연결된 제m 픽셀들 각각에 포함된 플로팅 디퓨전이 리셋되고, 샘플링 회로는 제m 픽셀들 각각의 리셋 전압을 검출할 수 있다. 제m 픽셀들 각각의 리셋 전압은, 양(+)의 노이즈 성분에 의해 이상적인 리셋 전압(VRST ,ideal)보다 클 수 있다. 샘플링 회로가 검출한 리셋 전압은 아날로그-디지털 컨버터에 의해 디지털 값으로 변환되어 프레임 메모리에 저장될 수 있다. 한편, 제2 샘플링 구간(PIX)에서는 제1 로우 라인(ROW1)에 연결된 제1 픽셀들 각각으로부터 픽셀 전압이 검출될 수 있다. 제1 픽셀들에서 검출된 픽셀 전압은 아날로그-디지털 컨버터에 의해 디지털 값으로 변환될 수 있다.
이미지 센서는, 제1 픽셀들에서 검출한 픽셀 전압과, 프레임 메모리에 저장된 제1 픽셀들의 리셋 전압의 차이를 계산할 수 있다. 프레임 메모리에 저장된 제1 픽셀들의 리셋 전압은, 시점 t1에서 검출되어 프레임 메모리에 저장된 값일 수 있다. 따라서, 이미지 센서는 하나의 프레임 주기에서 검출한 리셋 전압과 픽셀 전압의 차이를 계산할 수 있으며, 리셋 동작 시 발생하는 리셋 노이즈 성분이 리셋 전압과 픽셀 전압에 동등하게 반영되어 있으므로 실질적인 상관 이중 샘플링(true CDS)을 구현할 수 있다. 리셋 전압과 픽셀 전압의 차이는, 디지털 도메인에서 계산될 수 있다.
두 번째 수평 주기(H2)의 제1 샘플링 구간(RST)에서는 제1 로우 라인(ROW1)에 연결된 제1 픽셀들의 리셋 전압이 검출될 수 있다. 두 번째 수평 주기(H2)에서 검출된 제1 픽셀들의 리셋 전압은, 음(-)의 노이즈 성분에 의해 이상적인 리셋 전압(VRST,ideal)보다 작을 수 있다. 두 번째 수평 주기(H2)에서 검출된 제1 픽셀들의 리셋 전압은, 프레임 메모리에 저장될 수 있다. 즉, 기존에 프레임 메모리에 저장되어 있던 제1 픽셀들의 리셋 전압이, 두 번째 수평 주기(H2)에서 검출된 제1 픽셀들의 리셋 전압으로 갱신될 수 있다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 15a 및 도 15b에 도시한 실시예에 따른 이미지 센서의 동작은, 도 14a 및 도 14b에 도시한 실시예에 따른 이미지 센서의 동작과 유사할 수 있다. 다만, 도 15a 및 도 15b에서는 주 전하 캐리어로 정공(hole)이 이용되며, 따라서 픽셀 전압(VPIX), 램프 전압(VRMP) 등의 증감이 도 14a 및 도 14b에 도시한 실시예와 반대 방향일 수 있다.
도 16은 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 프레임 메모리를 설명하기 위해 제공되는 도면이다.
도 16을 참조하면, 프레임 메모리(FM)는 각 픽셀들의 리셋 전압을 로우 라인들에 따라 저장할 수 있다. 프레임 메모리(FM)의 크기는, 픽셀 어레이에 포함되는 픽셀들의 개수에 따라 달라질 수 있다.
이미지 센서는 제1 프레임 주기(F1) 동안 제1 로우 라인(ROW1)에 연결된 제1 픽셀들로부터 픽셀 전압(PIX-ROW1(F1))을 검출할 수 있다. 이미지 센서는, 상기 픽셀 전압(PIX-ROW1(F1))과 프레임 메모리(FM)에 저장된 리셋 전압(RST-ROW1(F1))의 차이를 디지털 도메인에서 계산할 수 있다. 상기 픽셀 전압(PIX-ROW1(F1))과 상기 리셋 전압(RST-ROW1(F1))은 모두 제1 로우 라인(ROW1)의 제1 프레임 주기(F1) 동안 제1 픽셀들로부터 검출된 전압일 수 있다. 따라서, 상기 픽셀 전압(PIX-ROW1(F1))과 상기 리셋 전압(RST-ROW1(F1))은 서로 같은 리셋 노이즈 성분을 포함하고 있으며, 상관 이중 샘플링에 의해 리셋 노이즈 성분이 제거될 수 있다.
제1 로우 라인(ROW1)에 연결된 제1 픽셀들에 대한 상관 이중 샘플링이 완료되면, 이미지 센서는 제2 로우 라인(ROW2)에 연결된 제2 픽셀들에 대한 상관 이중 샘플링을 수행할 수 있다. 도 16을 참조하면, 제2 픽셀들로부터 검출한 픽셀 전압(PIX-ROW2(F1))과, 프레임 메모리(FM)에 저장된 리셋 전압(RST-ROW2(F1))의 차이를 디지털 도메인에서 계산할 수 있다. 제1 픽셀들의 경우와 마찬가지로, 상기 픽셀 전압(PIX-ROW2(F1))과 상기 리셋 전압(RST-ROW2(F1))은 모두 제2 로우 라인(ROW2)의 제1 프레임 주기(F1)동안 제2 픽셀들로부터 검출된 전압일 수 있다. 따라서, 상관 이중 샘플링에 의해 리셋 노이즈 성분이 제거될 수 있다.
한편, 제2 픽셀들로부터 검출한 픽셀 전압(PIX-ROW2(F1))을 검출하기에 앞서, 제2 프레임 주기(F2)에서 제1 픽셀들 각각의 리셋 전압(RST-ROW1(F2))이 검출될 수 있다. 상기 리셋 전압(RST-ROW1(F2))은 프레임 메모리(FM)에 저장되며, 따라서 기존에 저장되어 있던 제1 픽셀들 각각의 리셋 전압(RST-ROW1(F1))이 갱신될 수 있다.
제2 로우 라인(ROW2)에 연결된 제2 픽셀들에 대한 상관 이중 샘플링이 완료되면, 이미지 센서는 제3 로우 라인(ROW3)에 연결된 제3 픽셀들에 대한 상관 이중 샘플링을 수행할 수 있다. 즉, 이미지 센서는 제3 픽셀들 각각의 픽셀 전압(PIX-ROW3(F1))과 프레임 메모리(FM)에 저장된 리셋 전압(RST-ROW3(F1))의 차이를 디지털 도메인에서 계산할 수 있다. 또한 이미지 센서는, 제2 프레임 주기(F2)에 진입한 제2 픽셀들 각각의 리셋 전압(RST-ROW2(F2))을 검출하여 프레임 메모리(FM)에 저장함으로써, 기존에 저장되어 있던 제2 픽셀들 각각의 리셋 전압(RST-ROW2(F1))을 갱신할 수 있다. 상기와 같은 동작을 모든 로우 라인들에 적용함으로써, 하나의 프레임 주기에서 검출한 픽셀 전압과 리셋 전압의 차이를 계산할 수 있으며, 리셋 노이즈 성분을 제거할 수 있다.
도 17 내지 도 20은 본 발명의 일 실시예에 따른 이미지 센서에 포함될 수 있는 픽셀 회로의 동작을 설명하기 위해 제공되는 도면이다.
우선 도 17을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서에서, 픽셀 회로는 광전 소자(PD)와 연결되는 플로팅 디퓨전(FD), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함할 수 있다. 리셋 트랜지스터(RX)는 리셋 제어 신호(RG)에 응답하여 플로팅 디퓨전(FD)의 전위를 리셋 전압으로 리셋할 수 있다. 도 17에 도시한 실시예에서, 리셋 전압은 피드백 소자(FBA)에 의해 결정될 수 있다.
피드백 소자(FBA)는 비반전 단자로 기준 전압(VREF), 반전 단자로 픽셀 전압(VPIX)을 입력받는 연산 증폭기를 포함할 수 있다. 리셋 동작 시 리셋 전압에 포함되는 리셋 노이즈 성분은 피드백 소자(FBA)에 의해 감소할 수 있다. 리셋 전압을 검출하는 샘플링 회로(CDS)의 출력은 카운터(CNT)로 입력되며, 카운터(CNT)는 리셋 전압을 램프 전압(VRMP)과 비교하여 클럭을 카운팅함으로써 리셋 전압을 디지털 값으로 변환하고, 이를 프레임 메모리에 저장할 수 있다. 이하, 도 18을 함께 참조하여 설명하기로 한다.
도 18을 참조하면, 하나의 수평 주기(H)는 [i]번째 로우 라인(ROWi)에 연결된 픽셀들의 리셋 전압을 검출하는 제1 샘플링 구간(RST)과, [i+1]번째 로우 라인(ROWi +1)에 연결된 픽셀들의 픽셀 전압을 검출하는 제2 샘플링 구간(PIX)을 포함할 수 있다. 도 18에 도시한 실시예에서는, 음(-)의 리셋 노이즈 성분에 의해 리셋 전압이 기준 전압(VREF)보다 작을 수 있다. 다만, 피드백 소자(FBA)에 의해 리셋 전압에 반영되는 리셋 노이즈 성분의 크기가 감소할 수 있으며, 따라서 카운터(CNT)가 리셋 전압을 디지털 값으로 변환하는 데 필요한 시간(DRST)을 줄일 수 있다. 특히, 도 17에 도시한 실시예에서는, DC 성분을 제거하기 위한 커패시터 등을 생략할 수 있으므로, 회로의 집적도를 높이는 효과를 얻을 수 있다.
다음으로 도 19를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서에서, 픽셀 회로와 연결되는 샘플링 회로(CDS)는 DC 성분 제거를 위한 커패시터(C1, C2), 오토-제로 스위치(AZ1, AZ2) 및 비교기(CMP) 등을 포함할 수 있다. 도 20에 도시한 타이밍 다이어그램을 함께 참조하면, 리셋 전압을 검출하기 제1 샘플링 구간(RST) 동안, 리셋 제어 신호(RG)와 오토-제로 신호(AZ)가 활성화될 수 있다. 오토-제로 신호(AZ)가 활성화되면, 제1 및 제2 오토-제로 스위치(AZ1, AZ2)가 턴-온될 수 있다.
특히, 도 19 및 도 20에 도시한 실시예에서는, 비교기(CMP)로 입력되는 리셋 전압의 DC 성분이 커패시터(C1, C2)에 의해 제거되며, 리셋 트랜지스터(RX)가 오토-제로 스위치(AZ1, AZ2)보다 늦게 턴-오프될 수 있다. 따라서, 리셋 동작시 발생하는 리셋 노이즈 성분이 리셋 전압에 반영된 채로 프레임 메모리에 저장될 수 있다. 도 20에 도시한 실시예에서는, 프레임 메모리에 음(-)의 리셋 노이즈 성분을 갖는 리셋 전압이 그대로 저장될 수 있다.
즉, 본 발명의 일 실시예에서는, 리셋 노이즈 성분을 보존한 상태로 프레임 메모리에 저장하며, 다만 피드백 소자(FBA)나 오토-제로 스위치(AZ1, AZ2) 등을 이용하여 리셋 전압의 산포를 감소시킴으로써 카운터(CNT)가 리셋 전압을 디지털 값으로 변환하는 데에 필요한 시간(DRST)을 줄일 수 있다. 리셋 노이즈 성분은 추후 검출되는 픽셀 전압에도 리셋 전압과 마찬가지로 반영되기 때문에, 픽셀 전압과 리셋 전압의 차이를 계산하는 것만으로도 리셋 노이즈 성분을 제거할 수 있다. 따라서, 실질적인 상관 이중 샘플링(true CDS)을 구현할 수 있다.
도 21은 본 발명의 일 실시예에 따른 이미지 센서가 적용될 수 있는 전자 기기를 나타낸 도면이다.
도 21을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(1010)는 컴퓨터 장치(1000)에 적용될 수 있다. 도 21에 도시한 실시예에 따른 컴퓨터 장치(1000)는 이미지 센서(1010) 외에 입출력 장치(1020), 메모리(1030), 프로세서(1040), 및 포트(1050) 등을 포함할 수 있다. 이외에 컴퓨터 장치(1000)는 유무선 통신 장치, 전원 장치 등을 더 포함할 수 있다. 도 21에 도시된 구성 요소 가운데, 포트(1050)는 컴퓨터 장치(1000)가 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하기 위해 제공되는 장치일 수 있다. 컴퓨터 장치(1000)는 일반적인 데스크톱 컴퓨터나 랩톱 컴퓨터 외에 스마트폰, 태블릿 PC, 스마트 웨어러블 기기 등을 모두 포괄하는 개념일 수 있다.
프로세서(1040)는 특정 연산이나 명령어 및 태스크 등을 수행할 수 있다. 프로세서(1040)는 중앙 처리 장치(CPU) 또는 마이크로프로세서 유닛(MCU)일 수 있으며, 버스(1060)를 통해 메모리 장치(1030), 입출력 장치(1020), 이미지 센서(1010) 및 포트(1050)에 연결된 다른 장치들과 통신할 수 있다.
메모리(1030)는 컴퓨터 장치(1000)의 동작에 필요한 데이터, 또는 멀티미디어 데이터 등을 저장하는 저장 매체일 수 있다. 메모리(1030)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리나, 또는 플래시 메모리 등과 같은 비휘발성 메모리를 포함할 수 있다. 또한 메모리(1030)는 저장장치로서 솔리드 스테이트 드라이브(SSD), 하드 디스크 드라이브(HDD), 및 광학 드라이브(ODD) 중 적어도 하나를 포함할 수도 있다. 입출력 장치(1020)는 사용자에게 제공되는 키보드, 마우스, 터치스크린 등과 같은 입력 장치 및 디스플레이, 오디오 출력부 등과 같은 출력 장치를 포함할 수 있다.
이미지 센서(1010)는 버스(1060) 또는 다른 통신 수단에 의해 프로세서(1040)와 연결될 수 있다. 프로세서(1040)는 도 1에 도시한 이미지 프로세서(30)의 기능을 실행할 수 있다. 이미지 센서(1010)는 본 발명의 다양한 실시예를 포함할 수 있다.
즉, 이미지 센서(1010)는 복수의 픽셀들을 포함하고, 서로 인접한 둘 이상의 픽셀들이 모여서 픽셀 그룹을 형성할 수 있다. 하나의 픽셀 그룹 내에서 픽셀들 각각에 포함되는 픽셀 회로가 하나의 칼럼 라인을 공유함으로써, 각각의 스캔 주기 동안, 같은 픽셀에 포함되는 픽셀 회로들로부터 픽셀 전압을 검출할 수 있다. 따라서, 픽셀 전압을 검출할 때, 픽셀들 내에서 서로 적층된 유기 포토 다이오드와 반도체 포토 다이오드에서 발생하는 커플링 성분을 효과적으로 제거할 수 있으므로, 수평 방향의 고정 패턴 잡음 발생을 억제할 수 있다. 또한, 각 스캔 주기마다 서로 다른 픽셀에 포함되는 픽셀 회로들로부터 픽셀 전압이 검출되는 것을 막을 수 있기 때문에, 이미지 데이터의 재배열 프로세스를 단순화할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1, 2: 이미지 센서 10, 40: 픽셀 어레이
ROW: 로우 라인들 COL: 칼럼 라인들
FD: 플로팅 디퓨전 PD: 광전 소자
RX: 리셋 트랜지스터 DX: 구동 트랜지스터
SX: 선택 트랜지스터 FBA: 피드백 소자
CDS: 샘플링 회로

Claims (20)

  1. 빛으로부터 전하를 생성하는 광전 소자;
    소정의 기준 전압을 이용하여 리셋 전압을 생성하는 피드백 소자; 및
    상기 리셋 전압과 상기 전하를 이용하여 픽셀 전압을 생성하고, 제1 주기 동안 상기 피드백 소자를 통해 상기 리셋 전압을 상기 기준 전압으로 설정하며, 제2 주기 동안 상기 픽셀 전압 및 상기 리셋 전압을 출력하는 픽셀 회로; 를 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 픽셀 회로는, 상기 제1 주기 동안 턴-온되어 상기 리셋 전압을 상기 기준 전압으로 설정하는 제1 선택 트랜지스터와, 상기 제2 주기 동안 턴-온되어 상기 픽셀 전압 및 상기 리셋 전압을 출력하는 제2 선택 트랜지스터; 를 포함하는 이미지 센서.
  3. 제2항에 있어서,
    상기 제2 주기 동안 상기 리셋 전압 및 상기 픽셀 전압을 검출하는 샘플링 회로; 를 포함하는 이미지 센서.
  4. 제3항에 있어서,
    상기 샘플링 회로는, 제1 스위치를 통해 상기 제2 선택 트랜지스터와 연결되고, 제2 스위치를 통해 상기 기준 전압을 입력받는 이미지 센서.
  5. 제4항에 있어서,
    상기 샘플링 회로의 입력 단자들 중 적어도 하나에 연결되는 커패시터; 를 더 포함하는 이미지 센서.
  6. 제4항에 있어서,
    상기 샘플링 회로는, 상기 제1 스위치가 턴-온되는 동안 상기 픽셀 전압을 검출하고, 상기 제2 스위치가 턴-온되는 동안 상기 리셋 전압을 검출하는 이미지 센서.
  7. 제6항에 있어서,
    상기 샘플링 회로는 상기 제2 스위치가 턴-온되는 동안 상기 기준 전압을 상기 리셋 전압으로 검출하는 이미지 센서.
  8. 제1항에 있어서,
    상기 제1 주기와 상기 제2 주기는 동일한 시간을 가지며, 상기 제2 주기는 상기 제1 주기 이후에 도래하는 이미지 센서.
  9. 제8항에 있어서,
    상기 제1 주기의 종료 시점과 상기 제2 주기의 시작 시점 사이의 시간차는 상기 빛의 세기에 반비례하는 이미지 센서.
  10. 제2항에 있어서,
    상기 피드백 소자는, 반전 입력단자를 통해 상기 제1 선택 트랜지스터와 연결되며, 비반전 입력단자를 통해 상기 기준 전압을 입력받는 연산 증폭기를 포함하는 이미지 센서.
  11. 제2항에 있어서,
    상기 픽셀 회로는, 상기 전하를 축적하는 플로팅 노드, 리셋 제어 신호에 응답하여 상기 플로팅 노드의 전위를 상기 리셋 전압으로 설정하는 리셋 트랜지스터, 및 상기 플로팅 노드의 전위에 따라 상기 픽셀 전압을 생성하는 구동 트랜지스터를 포함하는 이미지 센서.
  12. 제11항에 있어서,
    상기 리셋 트랜지스터의 드레인 단자는 상기 피드백 소자의 출력 단자와 연결되고, 상기 구동 트랜지스터의 드레인 단자는 전원 전압에 연결되며, 상기 구동 트랜지스터의 소스 단자는 상기 제1 선택 트랜지스터 및 상기 제2 선택 트랜지스터와 연결되는 이미지 센서.
  13. 제11항에 있어서,
    상기 구동 트랜지스터는 네이티브(Native) 트랜지스터인 이미지 센서.
  14. 복수의 로우 라인들 및 복수의 칼럼 라인들을 따라 배열되는 복수의 픽셀을 포함하며, 상기 픽셀들 각각은 빛을 받아들여 전하를 생성하는 광전 소자, 리셋 전압을 생성하는 피드백 소자, 및 상기 전하를 이용하여 픽셀 전압을 생성하는 픽셀 회로를 포함하는 픽셀 어레이;
    하나의 수평 주기 동안, 상기 로우 라인들 중 제1 로우 라인에 연결된 상기 픽셀들 각각에 포함되는 상기 피드백 소자를 활성화시켜 상기 리셋 전압을 소정의 기준 전압으로 설정하고, 상기 제1 로우 라인과 다른 제2 로우 라인에 연결된 상기 픽셀들 각각이 상기 픽셀 전압 및 상기 리셋 전압을 출력하도록 제어하는 로우 드라이버; 및
    상기 수평 주기 동안, 상기 제2 로우 라인에 연결된 상기 픽셀들 각각으로부터 상기 픽셀 전압 및 상기 리셋 전압을 검출하는 샘플링 회로; 를 포함하는 이미지 센서.
  15. 제14항에 있어서,
    상기 픽셀 회로는,
    상기 전하를 축적하는 플로팅 노드;
    드레인 단자를 통해 상기 피드백 소자가 출력하는 리셋 전압을 입력받으며, 상기 로우 드라이버로부터 입력받는 리셋 제어 신호에 응답하여 상기 플로팅 노드의 전위를 상기 리셋 전압으로 설정하는 리셋 트랜지스터;
    상기 플로팅 노드의 전위에 따라 상기 픽셀 전압을 생성하는 구동 트랜지스터;
    상기 피드백 소자와 연결되며, 상기 리셋 전압을 상기 기준 전압으로 설정하는 제1 선택 트랜지스터; 및
    상기 픽셀 전압 및 상기 리셋 전압을 출력하는 제2 선택 트랜지스터; 를 포함하는 이미지 센서.
  16. 제15항에 있어서,
    상기 샘플링 회로의 입력단자 중 적어도 하나는, 제1 스위치를 통해 상기 제2 선택 트랜지스터와 연결되고, 제2 스위치를 통해 상기 기준 전압과 연결되는 이미지 센서.
  17. 제15항에 있어서,
    상기 로우 드라이버는, 상기 수평 주기 동안 상기 제1 로우 라인에 연결된 상기 픽셀들 각각에 포함되는 상기 리셋 트랜지스터 및 상기 제1 선택 트랜지스터를 턴-온하고, 상기 제2 선택 트랜지스터를 턴-오프하는 이미지 센서.
  18. 제15항에 있어서,
    상기 로우 드라이버는, 상기 수평 주기 동안 상기 제2 로우 라인에 연결된 상기 픽셀들 각각에 포함되는 상기 리셋 트랜지스터 및 상기 제1 선택 트랜지스터를 턴-오프하고, 상기 제2 선택 트랜지스터를 턴-온하는 이미지 센서.
  19. 제14항에 있어서,
    상기 샘플링 회로는, 상기 수평 주기 동안 상기 제2 로우 라인에 연결된 상기 픽셀들 각각의 상기 리셋 전압으로 상기 기준 전압을 샘플링하는 이미지 센서.
  20. 제14항에 있어서,
    상기 제1 로우 라인과 상기 제2 로우 라인 사이에 배치되는 로우 라인의 개수는 상기 빛의 세기에 반비례하는 이미지 센서.

KR1020160159662A 2016-11-28 2016-11-28 이미지 센서 KR20180060308A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160159662A KR20180060308A (ko) 2016-11-28 2016-11-28 이미지 센서
US15/631,278 US10484630B2 (en) 2016-11-28 2017-06-23 Image sensor including feedback device to reduce noise during reset operation
CN201710940737.5A CN108124110B (zh) 2016-11-28 2017-10-11 图像传感器
US16/667,193 US20200068152A1 (en) 2016-11-28 2019-10-29 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160159662A KR20180060308A (ko) 2016-11-28 2016-11-28 이미지 센서

Publications (1)

Publication Number Publication Date
KR20180060308A true KR20180060308A (ko) 2018-06-07

Family

ID=62191211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159662A KR20180060308A (ko) 2016-11-28 2016-11-28 이미지 센서

Country Status (3)

Country Link
US (2) US10484630B2 (ko)
KR (1) KR20180060308A (ko)
CN (1) CN108124110B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200097507A (ko) * 2019-02-08 2020-08-19 삼성전자주식회사 이미지 센서
US11134213B2 (en) 2019-06-18 2021-09-28 Samsung Electronics Co., Ltd. Pixel array and image sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200121060A (ko) * 2019-04-15 2020-10-23 삼성전자주식회사 이미지 센서
JP2022089013A (ja) * 2020-12-03 2022-06-15 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法
KR20220105292A (ko) * 2021-01-20 2022-07-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008657B2 (ja) 1992-03-04 2000-02-14 ソニー株式会社 増幅型固体撮像装置
US6469740B1 (en) 1997-02-04 2002-10-22 Matsushita Electric Industrial Co., Ltd. Physical quantity distribution sensor and method for driving the same
JP4485087B2 (ja) 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP4571150B2 (ja) * 2003-12-11 2010-10-27 アドバセンス・テクノロジーズ・（２００４）・リミテッド カメラぶれ補正方法及び装置
KR100651577B1 (ko) 2005-11-09 2006-11-29 매그나칩 반도체 유한회사 시모스 이미지 센서
WO2010119702A1 (ja) * 2009-04-16 2010-10-21 パナソニック株式会社 固体撮像素子および駆動方法
US8411184B2 (en) * 2009-12-22 2013-04-02 Omnivision Technologies, Inc. Column output circuits for image sensors
KR20120058057A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 오프셋 제거 회로, 샘플링 회로 및 이미지 센서
CN103703760B (zh) 2011-08-04 2017-08-25 松下知识产权经营株式会社 固体摄像装置以及开关电路
JP5935286B2 (ja) * 2011-10-19 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
WO2014002333A1 (ja) 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
JP6175651B2 (ja) * 2012-12-05 2017-08-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6134979B2 (ja) 2013-06-04 2017-05-31 富士フイルム株式会社 固体撮像素子および撮像装置
US9077924B2 (en) * 2013-08-29 2015-07-07 Sony Corporation CMOS image sensor implementing correlated double sampling with compression
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
KR102140482B1 (ko) 2013-12-30 2020-08-04 삼성전자주식회사 적층형 이미지 센서의 단위 픽셀 및 이를 포함하는 적층형 이미지 센서
WO2016019258A1 (en) * 2014-07-31 2016-02-04 Emanuele Mandelli Image sensors with noise reduction
US10141354B2 (en) * 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US9832407B2 (en) * 2014-11-26 2017-11-28 Semiconductor Components Industries, Llc Global shutter image sensor pixels having improved shutter efficiency
CN105742303B (zh) 2014-12-26 2020-08-25 松下知识产权经营株式会社 摄像装置
CN105744183B (zh) * 2014-12-26 2020-08-11 松下知识产权经营株式会社 摄像装置
US9502457B2 (en) * 2015-01-29 2016-11-22 Semiconductor Components Industries, Llc Global shutter image sensor pixels having centralized charge storage regions
CN105681692B (zh) * 2016-01-11 2018-10-30 珠海艾思克科技有限公司 Cmos图像传感器及其复位噪声评估方法
US10225499B2 (en) * 2016-04-11 2019-03-05 Semiconductor Components Industries, Llc Backside illuminated global shutter pixel with active reset

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200097507A (ko) * 2019-02-08 2020-08-19 삼성전자주식회사 이미지 센서
US11134213B2 (en) 2019-06-18 2021-09-28 Samsung Electronics Co., Ltd. Pixel array and image sensor

Also Published As

Publication number Publication date
CN108124110B (zh) 2022-04-05
CN108124110A (zh) 2018-06-05
US20180152653A1 (en) 2018-05-31
US10484630B2 (en) 2019-11-19
US20200068152A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US10237500B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
US10531027B2 (en) Backside illuminated global shutter pixel with active reset
US10714517B2 (en) Image sensor
US10412326B2 (en) Global shutter imaging pixels
US8390712B2 (en) Image sensing pixels with feedback loops for imaging systems
US10559614B2 (en) Dual conversion gain circuitry with buried channels
US10484630B2 (en) Image sensor including feedback device to reduce noise during reset operation
US9860467B2 (en) Image sensor having different substrate bias voltages
CN111430388A (zh) 成像像素
US10355051B2 (en) Semiconductor device
US9608025B2 (en) Imaging apparatus and imaging system
CN110050345B (zh) 固态图像拾取元件和电子装置
KR20200072805A (ko) 이미지 센서 및 이의 구동 방법
CN112929585A (zh) 图像传感器
US11658193B2 (en) Image sensor
CN112449135A (zh) 具有可调放大器电路的成像系统
US20220385847A1 (en) Imaging systems with adjustable amplifier circuitry
KR20200144405A (ko) 픽셀 어레이 및 이미지 센서
KR20200139327A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)