CN104183610A - 具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法 - Google Patents
具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法 Download PDFInfo
- Publication number
- CN104183610A CN104183610A CN201310724251.XA CN201310724251A CN104183610A CN 104183610 A CN104183610 A CN 104183610A CN 201310724251 A CN201310724251 A CN 201310724251A CN 104183610 A CN104183610 A CN 104183610A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- grid
- transistor
- storage grid
- pixel cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000003860 storage Methods 0.000 claims abstract description 81
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000005096 rolling process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 208000024754 bloodshot eye Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 201000005111 ocular hyperemia Diseases 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请案涉及具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法。一种像素单元包含安置在半导体衬底中的光电二极管、存储晶体管、转移晶体管和输出晶体管。所述转移晶体管选择性地将累积在所述光电二极管中的图像电荷从所述光电二极管转移到所述存储晶体管。所述输出晶体管选择性地将所述图像电荷从所述存储晶体管转移到读出节点。第一隔离围栏安置在所述半导体衬底上方，将所述转移晶体管的转移栅极与所述存储晶体管的存储栅极分离。第二隔离围栏安置在所述半导体衬底上方，将所述存储栅极与所述输出晶体管的输出栅极分离。所述第一和第二隔离围栏的厚度分别大体等于所述转移栅极与所述存储栅极之间以及所述存储栅极与所述输出栅极之间的间隔距离。
Description
技术领域
本发明大体涉及半导体处理。更特定来说，本发明的实例涉及具有全局快门的图像传感器像素单元的半导体处理。
背景技术
对于高速图像传感器，全局快门可用于俘获快速移动的对象。全局快门通常使图像传感器中的所有像素单元能够同时俘获图像。对于较慢移动的对象，使用更为普通的滚动快门。滚动快门通常依序俘获图像。举例来说，二维(″2D″)像素单元阵列内的每一行可循序启用，使得单个行内的每一像素单元同时俘获图像，但每一行以滚动顺序启用。如此，每一行像素单元在不同图像获取窗口期间俘获图像。对于缓慢移动的对象，每一行之间的时差产生图像失真。对于快速移动的对象，滚动快门引起沿着对象的移动轴的可感知伸长失真。
为实施全局快门，存储电容器或存储晶体管可用于在等待从像素单元阵列读出的同时临时存储阵列中的每一像素阵列获取的图像电荷。当使用全局快门时，通常使用转移晶体管将图像电荷从光电二极管转移到存储晶体管，且接着使用输出晶体管将所存储的图像电荷从存储晶体管转移到像素单元的读出节点。影响具有全局快门的图像传感器像素单元中的性能的因素包含快门效率、暗电流、白像素和图像滞后。转移、存储和输出晶体管的转移、存储和输出栅极之间的间隔分别可对这些因素具有显著影响。一股来说，随着转移、存储和输出栅极电极之间的间隔距离减小，图像传感器像素单元的性能改进。然而，半导体装置制造工艺中的多晶硅到多晶硅设计规则所允许的最小间隔距离限制了栅极可在具有全局快门的图像传感器像素单元中一起紧密间隔的程度。
发明内容
在一个实施例中，本申请案提供一种像素单元，其包括：光电二极管，其安置在半导体衬底中以累积图像电荷；存储晶体管，其安置在所述半导体衬底中以存储所述图像 电荷，所述存储晶体管包含安置在所述半导体衬底上方的存储栅极；转移晶体管，其安置在所述半导体衬底中且耦合在所述光电二极管与所述存储晶体管的输入之间以选择性地将所述图像电荷从所述光电二极管转移到所述存储晶体管，所述转移晶体管包含安置在所述半导体衬底上方的转移栅极；输出晶体管，其安置在所述半导体衬底中且耦合到所述存储晶体管的输出以选择性地将所述图像电荷从所述存储晶体管转移到读出节点，所述输出晶体管包含安置在所述半导体衬底上方的输出栅极；第一隔离围栏，其安置在所述半导体衬底上方，将所述转移栅极与所述存储栅极分离，其中所述第一隔离围栏的厚度大体等于所述转移栅极与所述存储栅极之间的间隔距离；以及第二隔离围栏，其安置在所述半导体衬底上方，将所述存储栅极与所述输出栅极分离，其中所述第二隔离围栏的厚度大体等于所述存储栅极与所述输出栅极之间的间隔距离。
在另一实施例中，本申请案提供一种成像系统，其包括：像素单元的像素阵列，其中所述像素单元中的每一者包含：光电二极管，其安置在半导体衬底中以累积图像电荷；存储晶体管，其安置在所述半导体衬底中以存储所述图像电荷，所述存储晶体管包含安置在所述半导体衬底上方的存储栅极；转移晶体管，其安置在所述半导体衬底中且耦合在所述光电二极管与所述存储晶体管的输入之间以选择性地将所述图像电荷从所述光电二极管转移到所述存储晶体管，所述转移晶体管包含安置在所述半导体衬底上方的转移栅极；输出晶体管，其安置在所述半导体衬底中且耦合到所述存储晶体管的输出以选择性地将所述图像电荷从所述存储晶体管转移到读出节点，所述输出晶体管包含安置在所述半导体衬底上方的输出栅极；第一隔离围栏，其安置在所述半导体衬底上方，将所述转移栅极与所述存储栅极分离，其中所述第一隔离围栏的厚度大体等于所述转移栅极与所述存储栅极之间的间隔距离；以及第二隔离围栏，其安置在所述半导体衬底上方，将所述存储栅极与所述输出栅极分离，其中所述第二隔离围栏的厚度大体等于所述存储栅极与所述输出栅极之间的间隔距离；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；以及读出电路，其耦合到所述像素阵列以从所述多个像素读出图像数据。
在又一实施例中，本申请案提供一种制造像素单元的方法，其包括：蚀刻沉积在半导体衬底上方的氮化物层以由所述氮化物层形成第一和第二隔离围栏，其中所述第一和第二隔离围栏分别具有第一和第二厚度；在所述半导体衬底上方生长栅极氧化物层；在所述栅极氧化物层上方沉积多晶硅层；图案化所述多晶硅层以在所述第一与第二隔离围栏之间形成存储晶体管的存储栅极；图案化所述多晶硅层以在所述第一隔离围栏附近与所述存储栅极相对而形成转移晶体管的转移栅极，使得所述转移栅极与所述存储栅极之间的间隔距离大体等于所述第一厚度；以及图案化所述多晶硅层以在所述第二隔离围栏 附近与所述存储栅极相对而形成输出晶体管的输出栅极，使得所述存储栅极与所述输出栅极之间的间隔距离大体等于所述第二厚度。
附图说明
参看下图描述本发明的非限制性且非详尽实例，图中，除非另外指定，否则相同参考数字贯穿各图指代相同部分。
图1是说明根据本发明的教示的像素单元的一个实例的示意图。
图2是说明根据本发明的教示的像素单元的一个实例的横截面图。
图3是说明根据本发明的教示的像素单元的一部分的布局的一个实例的俯视图。
图4A说明根据本发明的教示具有牺牲氧化物生长的半导体衬底层的一个实例的横截面图。
图4B说明根据本发明的教示具有沉积在牺牲氧化物生长上方的氮化物的半导体衬底层的一个实例的横截面图。
图4C说明根据本发明的教示具有经蚀刻隔离围栏的半导体衬底层的一个实例的横截面图。
图4D说明根据本发明的教示具有经蚀刻隔离围栏的半导体衬底层的一个实例的横截面图，其中牺牲氧化物层已从半导体衬底层的暴露部分蚀刻掉。
图4E说明根据本发明的教示具有经蚀刻隔离围栏的半导体衬底层的一个实例的横截面图，其中栅极氧化物层生长在半导体衬底层上方。
图4F说明根据本发明的教示具有沉积在经蚀刻隔离围栏和栅极氧化物层上方的多晶硅层的半导体衬底层的一个实例的横截面图。
图4G说明根据本发明的教示在化学-机械抛光之后具有经蚀刻隔离围栏的半导体衬底层上方的多晶硅层的一个实例的横截面图。
图4H说明根据本发明的教示从具有经蚀刻隔离围栏的半导体衬底层上方的多晶硅层图案化出的快门栅极、转移栅极、存储栅极和输出栅极的一个实例的横截面图。
图5是说明根据本发明的教示包含具有拥有经蚀刻隔离围栏的像素单元的像素阵列的成像系统的一个实例的图。
对应的参考符号指示贯穿图式的若干视图中的对应组件。熟练的技术人员将了解，图中的元件为简单和清楚而说明且不一定按比例绘制。举例来说，图中一些元件的尺寸可相对于其它元件夸示以有助于改进对本发明的各个实施例的理解。并且，商业上可行的实施例中有用或必要的常见但易于理解的元件通常未描绘，以便促进对本发明的这些 各个实施例的较清晰了解。
具体实施方式
如将展示，揭示针对具有栅极之间的隔离围栏的图像传感器像素单元的方法和设备。在以下描述中，陈述许多特定细节以提供对本发明的彻底理解。在以下描述中，陈述许多特定细节以提供对实施例的彻底理解。然而，相关领域的技术人员将认识到，本文描述的技术可在没有所述特定细节中的一者或一者以上的情况下或利用其它方法、组件、材料等实践。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以免混淆某些方面。
贯穿本说明书中对“一个实施例”、“一实施例”、“一个实例”或“一实例”的参考意味着结合实施例或实例描述的特定特征、结构或特性包含在本发明的至少一个实施例或实例中。因此，贯穿本说明书中各处例如“在一个实施例中”或“在一个实例中”等短语的出现不一定全部指代同一实施例或实例。此外，特定特征、结构或特性可在一个或一个以上实施例或实例中以任何适宜的方式组合。下文是通过参看附图对在本发明的实例的描述中使用的术语和元件的详细描述。
如将展示，根据本发明的教示的具有拥有栅极之间的隔离围栏的图像传感器像素单元的成像系统实现具有拥有栅极之间的窄空间的全局快门的图像传感器像素单元阵列。如下文将进一步详细论述，根据本发明的教示的像素单元的栅极之间的窄间隔通过在栅极之间提供隔离围栏而克服最小多晶硅到多晶硅设计规则限制，所述隔离围栏具有根据较小最小线宽设计规则限制制造的厚度。因此，根据本发明的教示，通过在具有全局快门的像素单元中具有隔离围栏的情况下实现存储栅极与其邻近栅极之间的紧密间隔，改进了转移效率，且实现了减小的图像滞后。另外，在根据本发明的教示以隔离围栏实现的栅极之间的窄间隔的情况下，所述栅极在不需要用于例如电荷耦合装置(CCD)半导体装置制造工艺中的双多晶硅工艺的情况下大体上遮挡光使其不会在栅极之间泄漏。
为了说明，图1是说明根据本发明的教示具有全局快门的像素单元100的一个实例的示意图。如所描绘的实例中展示，像素单元100包含快门晶体管110、光电二极管120、转移晶体管130、存储晶体管140、输出晶体管150、浮动扩散170、复位晶体管160、放大器晶体管180，以及耦合到如图所示的列位线的行选择晶体管190。如所描绘的实例中展示，第一隔离围栏135A安置在根据本发明的教示的转移晶体管130的栅极与存储晶体管140的栅极之间。在一个实例中，第一隔离围栏135A的厚度大体等于转移晶体管130的栅极与存储晶体管140的栅极之间的间隔距离。另外，第二隔离围栏135B 安置在根据本发明的教示的存储晶体管140的栅极与输出晶体管150的栅极之间。在一个实例中，第二隔离围栏135B的厚度大体等于存储晶体管140的栅极与输出晶体管150的栅极之间的间隔距离。
图2是说明根据本发明的教示的像素单元200的一个实例的横截面图。应注意，在一个实例中，图2的像素单元200是图1的像素单元100的横截面图，且下文参考的类似命名和编号的元件类似于上文所描述而耦合且起作用。如图2中描绘的实例中所示，像素单元200包含光电二极管220，其安置在半导体衬底202中以累积来自导向其的光206的图像电荷。在一个实例中，包含安置在栅极氧化物204和半导体衬底202上方的快门栅极210的快门晶体管包含在像素单元200中，其可用于选择性地耗尽光电二极管220中的(光伏生)电荷。包含安置在栅极氧化物204和半导体衬底202上方的存储栅极240的存储晶体管安置在半导体衬底202中以存储图像电荷。包含安置在栅极氧化物204和半导体衬底202上方的转移栅极230的转移晶体管安置在光电二极管220与存储晶体管之间以将图像电荷从光电二极管220选择性地转移到存储晶体管。包含安置在栅极氧化物204和半导体衬底202上方的输出栅极250的输出晶体管安置在半导体衬底202中且耦合到存储晶体管的输出以将图像电荷从存储晶体管选择性地转移到读出节点，在一个实例中，所述读出节点包含安置在半导体衬底202中的浮动扩散270。在一个实例中，快门栅极210、转移栅极230、存储栅极240和输出栅极250包含多晶硅。
继续图2中描绘的实例，第一隔离围栏235A安置在半导体衬底202上方，将转移栅极230与存储栅极240分离(如图所示)。类似地，第二隔离围栏235B安置在半导体衬底202上方，将存储栅极240与输出栅极250分离(如图所示)。在一个实例中，隔离围栏235A和235B包含氮化物。在所描绘的实例中，第一隔离围栏235A的厚度237A大体等于如图所示的转移栅极230与存储栅极240之间的间隔距离。类似地，第二隔离围栏235B的厚度237B大体等于如图所示的存储栅极240与输出栅极250之间的间隔距离。
在一个实例中，厚度237A和237B大体等于与根据半导体装置制造工艺的设计规则所允许的最小线宽一样窄的厚度。因此，转移栅极230距存储栅极240之间的间隔距离以及存储栅极240距输出栅极250之间的间隔距离可与根据本发明的教示根据半导体装置制造工艺的设计规则的最小线宽一样窄。在一个实例中，根据半导体装置制造工艺的设计规则的最小线宽小于根据本发明的教示根据半导体装置制造工艺的设计规则的最小多晶硅到多晶硅间隔距离。因此，具有隔离围栏237A和237B的情况下转移栅极230、存储栅极240与输出栅极250之间的间隔距离比在没有隔离围栏237A和237B的情况下的间隔距离窄，因为最小多晶硅到多晶硅间隔的设计规则限制大于半导体装置制造工艺 中的最小线宽设计规则限制。举例来说，在一个实例中，在65nm技术的情况下，最小多晶硅到多晶硅间隔限制近似为0.12微米，而半导体制造工艺的最小线宽设计规则限制为0.06微米。
应了解，在转移栅极230与存储栅极240之间的窄间隔距离以隔离围栏237A实现且存储栅极240与输出栅极250之间的窄间隔距离以隔离围栏237B实现的情况下，包含快门效率、暗电流、白像素和图像滞后的像素单元200的关键性能因素根据本发明的教示而改进。另外，应了解，在转移栅极230与存储栅极240之间的间隔以及存储栅极240与输出栅极250之间的间隔足够窄而使得转移栅极230、存储栅极240和输出栅极250实质上遮挡光206使其不会在转移栅极230、存储栅极240与输出栅极250之间泄漏，这因此根据本发明的教示消除了对额外双多晶硅处理步骤的需要。
图3是说明根据本发明的教示的像素单元300的一部分的布局的一个实例的俯视图。应注意，在一个实例中，图3中的像素单元300为图1的像素单元100和／或图2的像素单元200的俯视图，且下文参考的类似命名和编号的元件类似于上文所描述而耦合且起作用。图3中描绘的实例说明根据本发明的教示的一些晶体管像素单元300的有源区和个别栅极区。特定来说，图3说明转移晶体管栅极320、存储栅极340和输出栅极350相对于光电二极管320和浮动扩散370的布局，所述光电二极管320和浮动扩散370安置在半导体衬底302中。如图所示，触点332耦合到转移栅极320，触点342耦合到存储栅极340，且触点352耦合到输出栅极350。光电二极管320安置在如图所示的半导体衬底中，且选择性地耦合以将图像电荷经由转移晶体管、存储晶体管和输出晶体管转移到浮动扩散370。在一个实例中，存储栅极可具有埋入式沟道或表面沟道。在一个实例中，存储栅极340形成在电介质区上方，电介质区又在以例如磷或砷等光掺杂剂植入(或扩散)的区上方。在一个实例中，存在将转移晶体管、存储晶体管和输出晶体管连接到浮动扩散370的沟道掺杂。
在图3中描绘的实例中，包含侧部335A、335B、335C和335D的暗矩形表示第一隔离围栏335A、第二隔离围栏335B以及支撑端335C和335D。在实例中，第一隔离围栏335A、第二隔离围栏335B以及支撑端335C和335D包含氮化物，且经制造以具有与根据本发明的教示根据半导体制造工艺的设计规则所允许的最小线厚度一样窄的厚度。在使用65nm工艺的一个实例中，第一隔离围栏335A和第二隔离围栏335B的厚度窄至0.06微米。继续所描绘的实例，虚线337表示多晶硅栅极掩模，其可用于在已根据本发明的教示沉积包含第一隔离围栏335A、第二隔离围栏335B以及支撑端335C和335D的氮化物围栏之后沉积包含在转移栅极320、存储栅极340和输出栅极350中的多 晶硅。在一个实例中，多晶硅栅极掩模还可包含根据本发明的教示形成在其周围的间隔件。
图4A-4H是说明根据本发明的教示在制造期间的各个阶段的像素单元400的横截面图。应注意，图4A-4H的像素单元400说明在图1的像素单元100和／或图2的像素单元200和／或图3的像素单元300的制造的各个阶段期间的横截面图，且下文参考的类似命名和编号的元件类似于上文所描述而耦合且起作用。为了说明，图4A展示根据本发明的教示在包含半导体衬底层402以及牺牲氧化物生长403的像素单元400的制造期间的一个实例的横截面图。在一个实例中，应了解，牺牲氧化物生长403具有在稍后制造步骤中足以阻止氮化物蚀刻的厚度。
图4B说明根据本发明的教示包含具有沉积在牺牲氧化物生长403上方的氮化物435的半导体衬底层402的像素单元400的实例的横截面图。
图4C说明根据本发明的教示包含具有从氮化物层435蚀刻出的隔离围栏435A和435B的半导体衬底层402的像素单元400的实例的横截面图。在一个实例中，隔离围栏435A和435B具有与根据半导体制造工艺的设计规则所允许的最小线宽一样窄的厚度，在一个实例中其近似为0.06微米。另外，在一个实例中，隔离围栏435A和435B具有近似0.150微米的高度。
图4D说明根据本发明的教示包含具有经蚀刻隔离围栏435A和435B的半导体衬底层402的像素单元400的实例的横截面图，其中牺牲氧化物层403从半导体衬底层402的未被隔离围栏435A和435B覆盖的暴露部分蚀刻掉。
图4E说明根据本发明的教示包含具有经蚀刻隔离围栏435A和435B的半导体衬底层402的像素单元400的实例的横截面图，其中栅极氧化物层404生长在半导体衬底层402上方。在一个实例中，栅极氧化物层404具有近似3到5nm的厚度。
图4F说明根据本发明的教示包含具有沉积在经蚀刻隔离围栏435A和435B以及栅极氧化物层404上方的多晶硅层405的半导体衬底层402的像素单元400的实例的横截面图。
图4G说明根据本发明的教示包含在化学-机械抛光(CMP)之后具有经蚀刻隔离围栏435A和435B的半导体衬底层402上方的多晶硅层405的像素单元400的实例的横截面图。在一个实例中，根据本发明的教示，执行化学-机械抛光以使多晶硅层405平坦化，且一旦到达经蚀刻隔离围栏435A和435B的氮化物就停止所述化学-机械抛光。
图4H说明包含已从半导体衬底层402上方的多晶硅层405图案化出的快门栅极410、转移栅极430、存储栅极440和输出栅极450的像素单元400的实例的横截面图。 如所描绘的实例中所示，经蚀刻隔离围栏435A和435B将转移栅极430、存储栅极440与输出栅极450分离。如所描绘的实例中所示，根据本发明的教示，第一隔离围栏435A的厚度大体等于转移栅极430、存储栅极440之间的间隔距离。类似地，根据本发明的教示，第二隔离围栏435B的厚度大体等于存储栅极440与输出栅极450之间的间隔距离。
图5是说明根据本发明的教示包含具有多个图像传感器像素单元的实例像素阵列592的成像系统591的一个实例的图。如所描绘的实例中所示，成像系统591包含耦合到控制电路598和读出电路594的像素阵列592，读出电路594耦合到功能逻辑596。
在一个实例中，像素阵列592是图像传感器像素单元(例如，像素P1、P2、P3、…、Pn)的二维(2D)阵列。应注意，像素阵列592中的像素单元P1、P2、…Pn可为图1的像素单元100和／或图2的像素单元200和／或图3的像素单元300和／或图4A-4H的像素单元400的实例，且下文参考的类似命名和编号的元件类似于上文所描述而耦合且起作用。如所说明，每一像素单元布置为行(例如，行R1到Ry)和列(例如，列C1到Cx)以获取人物、地点、物件等的图像数据，所述图像数据可接着再现所述人物、地点、物件等的2D图像。
在一个实例中，在每一像素单元P1、P2、P3、…、Pn已获取其图像数据或图像电荷之后，图像数据由读出电路594读出且接着转移到功能逻辑596。在各个实例中，读出电路594可包含放大电路、模／数(ADC)转换电路或其它。功能逻辑596可简单地存储图像数据或甚至通过施加后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或其它)而操纵图像数据。在一个实例中，读出电路594可沿着读出列线(图示)一次读出一行图像数据，或可使用多种其它技术(未图示)(例如，串行读出或所有像素同时完全并行读出)来读出图像数据。
在一个实例中，控制电路598耦合到像素阵列592以控制像素阵列592的操作特性。在一个实例中，控制电路598经耦合以产生用于控制每一像素单元的图像获取的全局快门信号。在所述实例中，全局快门信号同时启用像素阵列592内的所有像素单元P1、P2、P3、…Pn以同时启用像素阵列592中的所有像素单元，从而在单个获取窗口期间同时从每一相应光电二极管转移图像电荷。
本发明的所说明实例的以上描述(包含说明书摘要中所描述的内容)不希望为详尽的或限于所揭示的精确形式。虽然本文出于说明性目的描述本发明的特定实施例或实例，但在不脱离本发明的较广精神和范围的情况下各种等效修改是可能的。事实上，应了解，出于阐释的目的提供特定实例电压、电流、频率、功率范围值、时间等，且根据本发明 的教示也可在其它实施例和实例中采用其它值。
可鉴于以上详细描述对本发明的实例作出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于说明书和权利要求书中揭示的特定实施例。确切地说，所述范围应完全由所附权利要求书确定，所附权利要求书应根据权利要求解释的所确立原则来解释。本说明书和图式因此应视为说明性而非限制性的。
Claims (28)
1.一种像素单元，其包括：
光电二极管，其安置在半导体衬底中以累积图像电荷；
存储晶体管，其安置在所述半导体衬底中以存储所述图像电荷，所述存储晶体管包含安置在所述半导体衬底上方的存储栅极；
转移晶体管，其安置在所述半导体衬底中且耦合在所述光电二极管与所述存储晶体管的输入之间以选择性地将所述图像电荷从所述光电二极管转移到所述存储晶体管，所述转移晶体管包含安置在所述半导体衬底上方的转移栅极；
输出晶体管，其安置在所述半导体衬底中且耦合到所述存储晶体管的输出以选择性地将所述图像电荷从所述存储晶体管转移到读出节点，所述输出晶体管包含安置在所述半导体衬底上方的输出栅极；
第一隔离围栏，其安置在所述半导体衬底上方，将所述转移栅极与所述存储栅极分离，其中所述第一隔离围栏的厚度大体等于所述转移栅极与所述存储栅极之间的间隔距离；以及
第二隔离围栏，其安置在所述半导体衬底上方，将所述存储栅极与所述输出栅极分离，其中所述第二隔离围栏的厚度大体等于所述存储栅极与所述输出栅极之间的间隔距离。
2.根据权利要求1所述的像素单元，其中所述第一和第二隔离围栏具有大体等于半导体装置制造工艺的最小线宽的厚度。
3.根据权利要求1所述的像素单元，其中所述第一和第二隔离围栏具有小于半导体装置制造工艺的最小多晶硅到多晶硅间隔距离的厚度。
4.根据权利要求1所述的像素单元，其中所述第一和第二隔离围栏具有小于或等于0.06微米的厚度。
5.根据权利要求1所述的像素单元，其中所述第一和第二隔离围栏包括氮化物。
6.根据权利要求1所述的像素单元，其中所述转移栅极、所述存储栅极和所述输出栅极包括多晶硅。
7.根据权利要求1所述的像素单元，其中所述转移栅极与所述存储栅极之间的所述间隔距离足够窄，使得所述转移栅极和所述存储栅极实质上遮挡光使其不会在所述转移栅极与所述存储栅极之间泄漏。
8.根据权利要求1所述的像素单元，其中所述存储栅极与所述输出栅极之间的所述间隔距离足够窄，使得所述存储栅极和所述输出栅极实质上遮挡光使其不会在所述转移栅极与所述存储栅极之间泄漏。
9.根据权利要求1所述的像素单元，其中所述读出节点包括安置在所述半导体衬底中的浮动扩散。
10.根据权利要求1所述的像素单元，其进一步包括：
复位晶体管，其安置在所述半导体衬底中且耦合到所述读出节点；
放大器晶体管，其安置在所述半导体衬底中，具有耦合到所述读出节点的放大器栅极；以及
行选择晶体管，其安置在所述半导体衬底中，耦合在位线与所述放大器晶体管之间。
11.根据权利要求1所述的像素单元，其进一步包括快门栅极晶体管，所述快门栅极晶体管安置在所述半导体衬底中且耦合到所述光电二极管以选择性地耗尽来自所述光电二极管的所述图像电荷。
12.一种成像系统，其包括：
像素单元的像素阵列，其中所述像素单元中的每一者包含：
光电二极管，其安置在半导体衬底中以累积图像电荷；
存储晶体管，其安置在所述半导体衬底中以存储所述图像电荷，所述存储晶体管包含安置在所述半导体衬底上方的存储栅极；
转移晶体管，其安置在所述半导体衬底中且耦合在所述光电二极管与所述存储晶体管的输入之间以选择性地将所述图像电荷从所述光电二极管转移到所述存储晶体管，所述转移晶体管包含安置在所述半导体衬底上方的转移栅极；
输出晶体管，其安置在所述半导体衬底中且耦合到所述存储晶体管的输出以选择性地将所述图像电荷从所述存储晶体管转移到读出节点，所述输出晶体管包含安置在所述半导体衬底上方的输出栅极；
第一隔离围栏，其安置在所述半导体衬底上方，将所述转移栅极与所述存储栅极分离，其中所述第一隔离围栏的厚度大体等于所述转移栅极与所述存储栅极之间的间隔距离；以及
第二隔离围栏，其安置在所述半导体衬底上方，将所述存储栅极与所述输出栅极分离，其中所述第二隔离围栏的厚度大体等于所述存储栅极与所述输出栅极之间的间隔距离；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；以及读出电路，其耦合到所述像素阵列以从所述多个像素读出图像数据。
13.根据权利要求12所述的成像系统，其中所述控制电路经耦合以选择性地将全局快门信号发送到所述像素阵列以同时启用像素阵列中的所有所述像素单元，从而在单一获取窗口期间同时从每一相应光电二极管转移所述图像电荷。
14.根据权利要求12所述的成像系统，其中所述第一和第二隔离围栏具有大体等于半导体装置制造工艺的最小线宽的厚度。
15.根据权利要求12所述的成像系统，其中所述第一和第二隔离围栏具有小于半导体装置制造工艺的最小多晶硅到多晶硅间隔距离的厚度。
16.根据权利要求12所述的成像系统，其中所述第一和第二隔离围栏具有小于或等于0.06微米的厚度。
17.根据权利要求12所述的成像系统，其中所述第一和第二隔离围栏包括氮化物。
18.根据权利要求12所述的成像系统，其中所述转移栅极、所述存储栅极和所述输出栅极包括多晶硅。
19.根据权利要求12所述的成像系统，其中所述转移栅极与所述存储栅极之间的所述间隔距离足够窄，使得所述转移栅极和所述存储栅极实质上遮挡光使其不会在所述转移栅极与所述存储栅极之间泄漏。
20.根据权利要求12所述的成像系统，其中所述存储栅极与所述输出栅极之间的所述间隔距离足够窄，使得所述存储栅极和所述输出栅极实质上遮挡光使其不会在所述转移栅极与所述存储栅极之间泄漏。
21.根据权利要求12所述的成像系统，其中所述读出节点包括安置在所述半导体衬底中的浮动扩散。
22.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括：
复位晶体管，其安置在所述半导体衬底中且耦合到所述读出节点；
放大器晶体管，其安置在所述半导体衬底中，具有耦合到所述读出节点的放大器栅极；以及
行选择晶体管，其安置在所述半导体衬底中，耦合在位线与所述放大器晶体管之间。
23.根据权利要求12所述的成像系统，其中所述像素单元中的每一者进一步包括快门栅极晶体管，所述快门栅极晶体管安置在所述半导体衬底中且耦合到所述光电二极管以选择性地耗尽来自所述光电二极管的所述图像电荷。
24.一种制造像素单元的方法，其包括：
蚀刻沉积在半导体衬底上方的氮化物层以由所述氮化物层形成第一和第二隔离围栏，其中所述第一和第二隔离围栏分别具有第一和第二厚度；
在所述半导体衬底上方生长栅极氧化物层；
在所述栅极氧化物层上方沉积多晶硅层；
图案化所述多晶硅层以在所述第一与第二隔离围栏之间形成存储晶体管的存储栅极；
图案化所述多晶硅层以在所述第一隔离围栏附近与所述存储栅极相对而形成转移晶体管的转移栅极，使得所述转移栅极与所述存储栅极之间的间隔距离大体等于所述第一厚度；以及
图案化所述多晶硅层以在所述第二隔离围栏附近与所述存储栅极相对而形成输出晶体管的输出栅极，使得所述存储栅极与所述输出栅极之间的间隔距离大体等于所述第二厚度。
25.根据权利要求24所述的方法，其进一步包括：
在蚀刻所述氮化物层之前在半导体衬底上生长牺牲氧化物；
在蚀刻所述氮化物层之前在生长于所述半导体衬底上的所述牺牲氧化物上方沉积所述氮化物层；以及
在蚀刻所述氮化物层之后从所述半导体衬底移除所述牺牲氧化物的暴露部分。
26.根据权利要求24所述的方法，其进一步包括在图案化所述多晶硅层之前对所述多晶硅层进行化学-机械抛光CMP以使所述多晶硅层平坦化向下直到所述第一和第二隔离围栏。
27.根据权利要求24所述的方法，其中所述第一和第二厚度小于半导体装置制造工艺的最小多晶硅到多晶硅间隔距离。
28.根据权利要求24所述的方法，其中所述第一和第二厚度大体等于半导体装置制造工艺的最小线宽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/901,958 | 2013-05-24 | ||
| US13/901,958 US8835211B1 (en) | 2013-05-24 | 2013-05-24 | Image sensor pixel cell with global shutter having narrow spacing between gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183610A true CN104183610A (zh) | 2014-12-03 |
| CN104183610B CN104183610B (zh) | 2017-05-31 |
Family
ID=51493333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310724251.XA Active CN104183610B (zh) | 2013-05-24 | 2013-12-25 | 具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8835211B1 (zh) |
| CN (1) | CN104183610B (zh) |
| HK (1) | HK1204389A1 (zh) |
| TW (1) | TWI515887B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106169489A (zh) * | 2015-05-19 | 2016-11-30 | 佳能株式会社 | 固态成像设备、固态成像设备的制造方法以及成像系统 |
| US10304895B2 (en) | 2015-05-19 | 2019-05-28 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same |
| CN111987114A (zh) * | 2019-05-24 | 2020-11-24 | 豪威科技股份有限公司 | 用于图像传感器中的全局快门的竖直转移栅极存储装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419044B2 (en) * | 2014-04-17 | 2016-08-16 | Omnivision Technologies, Inc. | Image sensor pixel having storage gate implant with gradient profile |
| US9484370B2 (en) * | 2014-10-27 | 2016-11-01 | Omnivision Technologies, Inc. | Isolated global shutter pixel storage structure |
| US9461088B2 (en) * | 2014-12-01 | 2016-10-04 | Omnivision Technologies, Inc. | Image sensor pixel with multiple storage nodes |
| US9472587B2 (en) * | 2015-01-27 | 2016-10-18 | Omnivision Technologies, Inc. | Storage transistor with optical isolation |
| US9578265B2 (en) * | 2015-06-11 | 2017-02-21 | Stmicroelectronics (Grenoble 2) Sas | Double charge storage area image capture device pixel structure |
| US10418410B2 (en) * | 2015-10-08 | 2019-09-17 | Ams Sensors Singapore Pte. Ltd. | Optoelectronic modules operable to collect spectral data and distance data |
| FR3043495A1 (fr) | 2015-11-09 | 2017-05-12 | St Microelectronics Crolles 2 Sas | Capteur d'images a obturation globale |
| US9819883B2 (en) * | 2015-12-03 | 2017-11-14 | Omnivision Technologies, Inc. | Global shutter correction |
| KR102662585B1 (ko) | 2017-01-09 | 2024-04-30 | 삼성전자주식회사 | 이미지 센서 |
| US10559614B2 (en) * | 2018-03-09 | 2020-02-11 | Semiconductor Components Industries, Llc | Dual conversion gain circuitry with buried channels |
| JP7455525B2 (ja) * | 2018-07-17 | 2024-03-26 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| US10566359B1 (en) * | 2018-08-22 | 2020-02-18 | Omnivision Technologies, Inc. | Variably biased isolation structure for global shutter pixel storage node |
| JP2021044439A (ja) * | 2019-09-12 | 2021-03-18 | 浜松ホトニクス株式会社 | 裏面入射型撮像素子 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003519A1 (en) * | 2004-07-01 | 2006-01-05 | Dongbuanam Semiconductor Inc. | Method for fabricating CMOS image sensor |
| US20090316032A1 (en) * | 2008-06-20 | 2009-12-24 | Sanyo Electric Co., Ltd. | Image sensor and method of manufacturing image sensor |
| CN101877769A (zh) * | 2009-04-30 | 2010-11-03 | 美商豪威科技股份有限公司 | 具有全域快门的图像传感器 |
| CN102468317A (zh) * | 2010-11-16 | 2012-05-23 | 佳能株式会社 | 固态图像传感器、其制造方法和成像系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664191B1 (en) | 2001-10-09 | 2003-12-16 | Advanced Micro Devices, Inc. | Non self-aligned shallow trench isolation process with disposable space to define sub-lithographic poly space |
| US7115923B2 (en) * | 2003-08-22 | 2006-10-03 | Micron Technology, Inc. | Imaging with gate controlled charge storage |
| US6998657B2 (en) * | 2003-10-21 | 2006-02-14 | Micron Technology, Inc. | Single poly CMOS imager |
| JP5453832B2 (ja) * | 2009-02-20 | 2014-03-26 | ソニー株式会社 | 固体撮像装置および撮像装置 |
-
2013
- 2013-05-24 US US13/901,958 patent/US8835211B1/en active Active
- 2013-12-05 TW TW102144647A patent/TWI515887B/zh active
- 2013-12-25 CN CN201310724251.XA patent/CN104183610B/zh active Active
-
2014
- 2014-07-17 US US14/333,767 patent/US9041072B2/en active Active
-
2015
- 2015-05-19 HK HK15104762.1A patent/HK1204389A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003519A1 (en) * | 2004-07-01 | 2006-01-05 | Dongbuanam Semiconductor Inc. | Method for fabricating CMOS image sensor |
| US20090316032A1 (en) * | 2008-06-20 | 2009-12-24 | Sanyo Electric Co., Ltd. | Image sensor and method of manufacturing image sensor |
| CN101877769A (zh) * | 2009-04-30 | 2010-11-03 | 美商豪威科技股份有限公司 | 具有全域快门的图像传感器 |
| CN102468317A (zh) * | 2010-11-16 | 2012-05-23 | 佳能株式会社 | 固态图像传感器、其制造方法和成像系统 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106169489A (zh) * | 2015-05-19 | 2016-11-30 | 佳能株式会社 | 固态成像设备、固态成像设备的制造方法以及成像系统 |
| US10304895B2 (en) | 2015-05-19 | 2019-05-28 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same |
| US10381389B2 (en) | 2015-05-19 | 2019-08-13 | Canon Kabushiki Kaisha | Solid state imaging device, manufacturing method of solid state imaging device, and imaging system |
| CN106169489B (zh) * | 2015-05-19 | 2019-11-05 | 佳能株式会社 | 固态成像设备、固态成像设备的制造方法以及成像系统 |
| CN111987114A (zh) * | 2019-05-24 | 2020-11-24 | 豪威科技股份有限公司 | 用于图像传感器中的全局快门的竖直转移栅极存储装置 |
| CN111987114B (zh) * | 2019-05-24 | 2021-08-10 | 豪威科技股份有限公司 | 用于图像传感器中的全局快门的竖直转移栅极存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140346572A1 (en) | 2014-11-27 |
| US8835211B1 (en) | 2014-09-16 |
| US9041072B2 (en) | 2015-05-26 |
| CN104183610B (zh) | 2017-05-31 |
| HK1204389A1 (zh) | 2015-11-13 |
| TWI515887B (zh) | 2016-01-01 |
| TW201445714A (zh) | 2014-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104183610A (zh) | 具有拥有栅极之间的窄间隔的全局快门的图像传感器像素单元以及成像系统及其制造方法 | |
| CN102376730B (zh) | 嵌入传送栅 | |
| CN102376732B (zh) | 具有应力膜的背侧照明图像传感器 | |
| CN100539167C (zh) | 制造存储栅像素设计的方法 | |
| CN106997887B (zh) | 固体摄像器件、固体摄像器件的制造方法以及电子设备 | |
| CN102916021B (zh) | 具有外围沟槽电容器的互补金属氧化物半导体图像传感器 | |
| US8963066B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels | |
| CN111987114B (zh) | 用于图像传感器中的全局快门的竖直转移栅极存储装置 | |
| CN101834194A (zh) | 包括遮光罩的像素传感器元件 | |
| CN102347339A (zh) | 半导体装置、固态成像装置及其制造方法以及电子设备 | |
| CN104282701A (zh) | 图像拾取装置、制造图像拾取装置的方法以及电子设备 | |
| CN103579264A (zh) | 用于制造3d图像传感器结构的系统和方法 | |
| CN103000643A (zh) | 具有额外有源区域的半导体装置之间的隔离区域 | |
| CN109860212A (zh) | 图像传感器 | |
| CN104701334A (zh) | 采用深沟槽隔离的堆叠图像传感器的制作方法 | |
| CN104144305B (zh) | 双转换增益成像装置及其成像方法 | |
| US11742368B2 (en) | Image sensing device and method for forming the same | |
| CN103928486B (zh) | 图像传感器及其形成方法 | |
| CN109509764A (zh) | Cmos图像传感器及其制造方法 | |
| CN103928487A (zh) | 背照式图像传感器及其形成方法 | |
| US20120280109A1 (en) | Method, apparatus and system to provide conductivity for a substrate of an image sensing pixel | |
| US20230369379A1 (en) | Method for forming photoelectric conversion element of image sensing device | |
| TWI556423B (zh) | 影像感測裝置及半導體結構 | |
| CN103000651A (zh) | Cmos图像传感器的形成方法 | |
| CN106711162A (zh) | 图像传感器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1204389 Country of ref document: HK |
|
| CB02 | Change of applicant information |
Address after: American California Applicant after: OmniVision Technologies, Inc. Address before: American California Applicant before: Omnivision Tech Inc. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1204389 Country of ref document: HK |