TW201445714A - 具有具閘極間窄間距之全域快門之影像感測器像素單元 - Google Patents
具有具閘極間窄間距之全域快門之影像感測器像素單元 Download PDFInfo
- Publication number
- TW201445714A TW201445714A TW102144647A TW102144647A TW201445714A TW 201445714 A TW201445714 A TW 201445714A TW 102144647 A TW102144647 A TW 102144647A TW 102144647 A TW102144647 A TW 102144647A TW 201445714 A TW201445714 A TW 201445714A
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- storage
- semiconductor substrate
- transistor
- output
- Prior art date
Links
- 238000003860 storage Methods 0.000 claims abstract description 97
- 238000002955 isolation Methods 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000012546 transfer Methods 0.000 claims abstract description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 238000003384 imaging method Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005389 semiconductor device fabrication Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000002950 deficient Effects 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000013461 design Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005096 rolling process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000593989 Scardinius erythrophthalmus Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一種像素單元包括安置在一半導體基板中之一光電二極體、一儲存電晶體、一轉移電晶體及一輸出電晶體。該轉移電晶體選擇性地將累積在該光電二極體中之影像電荷自該光電二極體轉移至該儲存電晶體。該輸出電晶體選擇性地將該影像電荷自該儲存電晶體轉移至一讀出節點。一第一隔離圍牆安置在該半導體基板上方，將該轉移電晶體之一轉移閘極與該儲存電晶體之一儲存閘極分離。一第二隔離圍牆安置在該半導體基板上方，將該儲存閘極與該輸出電晶體之一輸出閘極分離。該第一隔離圍牆及該第二隔離圍牆之厚度分別實質上等於該轉移閘極與該儲存閘極之間及該儲存閘極與該輸出閘極之間的間距距離。
Description
本發明大體係關於半導體處理。更特定而言，本發明之實例係關於具有全域快門之影像感測器像素單元之半導體處理。
對於高速影像感測器，全域快門可用於擷取快速移動之物件。全域快門通常使影像感測器中之所有像素單元能夠同時擷取影像。對於較慢移動之物件，使用更為普通之滾動快門。滾動快門通常依序擷取影像。舉例而言，二維(「2D」)像素單元陣列內之每一列可循序啟用，使得單個列內之每一像素單元同時擷取影像，但每一列以滾動順序啟用。如此，每一列像素單元在不同影像獲取窗期間擷取影像。對於緩慢移動之物件，每一列之間的時差產生影像失真。對於快速移動之物件，滾動快門引起沿著物件之移動軸之可感知伸長失真。
為實施全域快門，儲存電容器或儲存電晶體可用於在等待自像素單元陣列讀出之同時臨時儲存陣列中之每一像素陣列獲取之影像電荷。當使用全域快門時，通常使用轉移電晶體將影像電荷自光電二極體轉移至儲存電晶體，且接著使用輸出電晶體將所儲存之影像電荷自儲存電晶體轉移至像素單元之讀出節點。影響具有全域快門之影像感測器像素單元中之效能之因素包括快門效率、暗電流、白像素及影像滯後。轉移、儲存及輸出電晶體之轉移、儲存及輸出閘極之間的間距
分別可對此等因素具有顯著影響。一般而言，隨著轉移、儲存及輸出閘極電極之間的間距距離減小，影像感測器像素單元之效能改良。然而，半導體器件製造過程中之多晶矽至多晶矽設計規則所允許之最小間距距離限制了閘極可在具有全域快門之影像感測器像素單元中一起緊密隔開之程度。
100‧‧‧像素單元
110‧‧‧快門電晶體
120‧‧‧光電二極體
130‧‧‧轉移電晶體
135A‧‧‧第一隔離圍牆
135B‧‧‧第二隔離圍牆
140‧‧‧儲存電晶體
150‧‧‧輸出電晶體
160‧‧‧重設電晶體
170‧‧‧浮動擴散區
180‧‧‧放大器電晶體
190‧‧‧列選擇電晶體
200‧‧‧像素單元
202‧‧‧半導體基板
204‧‧‧閘極氧化物
206‧‧‧光
210‧‧‧快門閘極
220‧‧‧光電二極體
230‧‧‧轉移閘極
235A‧‧‧第一隔離圍牆
235B‧‧‧第二隔離圍牆
237A‧‧‧厚度
237B‧‧‧厚度
240‧‧‧儲存閘極
250‧‧‧輸出閘極
270‧‧‧浮動擴散區
300‧‧‧像素單元
302‧‧‧半導體基板
320‧‧‧轉移電晶體閘極/光電二極體
335A‧‧‧第一隔離圍牆
335B‧‧‧第二隔離圍牆
335C‧‧‧支撐端
335D‧‧‧支撐端
337‧‧‧虛線
340‧‧‧儲存閘極
342‧‧‧接點
350‧‧‧輸出閘極
352‧‧‧接點
370‧‧‧浮動擴散區
400‧‧‧像素單元
402‧‧‧半導體基板層
403‧‧‧犧牲氧化物層
404‧‧‧閘極氧化物層
405‧‧‧多晶矽層
410‧‧‧快門閘極
430‧‧‧轉移閘極
435‧‧‧氮化物
435A‧‧‧隔離圍牆
435B‧‧‧隔離圍牆
440‧‧‧儲存閘極
450‧‧‧輸出閘極
591‧‧‧成像系統
592‧‧‧像素陣列
594‧‧‧讀出電路
596‧‧‧功能邏輯
598‧‧‧控制電路
參看下圖描述本發明之非限制性且非詳盡實例，在諸圖中，除非另外指定，否則相同參考數字貫穿各圖指代相同部分。
圖1為說明根據本發明之教示的像素單元之一實例之示意圖。
圖2為說明根據本發明之教示的像素單元之一實例之橫截面圖。
圖3為說明根據本發明之教示的像素單元之一部分之佈局之一實例的俯視圖。
圖4A說明根據本發明之教示具有犧牲氧化物生長之半導體基板層之一實例的橫截面圖。
圖4B說明根據本發明之教示具有沈積在犧牲氧化物生長上方的氮化物之半導體基板層之一實例的橫截面圖。
圖4C說明根據本發明之教示具有經蝕刻隔離圍牆之半導體基板層之一實例的橫截面圖。
圖4D說明根據本發明之教示具有經蝕刻隔離圍牆之半導體基板層之一實例的橫截面圖，其中犧牲氧化物層已自半導體基板層之暴露部分蝕刻掉。
圖4E說明根據本發明之教示具有經蝕刻隔離圍牆之半導體基板層之一實例的橫截面圖，其中閘極氧化物層生長在半導體基板層上方。
圖4F說明根據本發明之教示具有沈積在經蝕刻隔離圍牆及閘極氧化物層上方的多晶矽層之半導體基板層之一實例的橫截面圖。
圖4G說明根據本發明之教示在化學機械拋光之後具有經蝕刻隔離圍牆之半導體基板層上方的多晶矽層之一實例之橫截面圖。
圖4H說明根據本發明之教示自具有經蝕刻隔離圍牆之半導體基板層上方之多晶矽層圖案化出之快門閘極、轉移閘極、儲存閘極及輸出閘極之一實例的橫截面圖。
圖5為說明根據本發明之教示包括具有具經蝕刻隔離圍牆之像素單元的像素陣列之成像系統之一實例之圖。
對應之參考符號指示貫穿圖式之若干視圖中之對應組件。熟習此項技術者將瞭解，圖中之元件為簡單及清楚而說明且未必係按比例繪製。舉例而言，圖中一些元件之尺寸可相對於其他元件誇示以有助於改良對本發明之各個實施例之理解。又，商業上可行之實施例中有用或必要之常見但易於理解之元件通常未描繪，以便促進對本發明之此等各個實施例之較清晰瞭解。
如將展示，揭示針對具有閘極之間的隔離圍牆之影像感測器像素單元之方法及裝置。在以下描述中，陳述許多特定細節以提供對本發明之澈底理解。在以下描述中，陳述許多特定細節以提供對實施例之澈底理解。然而，熟習此項技術者將認識到，本文描述之技術可在無該等特定細節中之一或多者之情況下或利用其他方法、組件、材料等實踐。在其他例子中，未詳細展示或描述眾所周知之結構、材料或操作以免混淆某些態樣。
貫穿本說明書中對「一實施例」或「一實例」之參考意謂結合實施例或實例描述之特定特徵、結構或特性包括在本發明之至少一實施例或實例中。因此，貫穿本說明書中各處諸如「在一實施例中」或「在一實例中」之片語之出現不一定全部指代同一實施例或實例。此外，特定特徵、結構或特性可在一或多個實施例或實例中以任何適宜
之方式組合。下文係藉由參看附圖對在本發明之實例之描述中使用之術語及元件之詳細描述。
如將展示，根據本發明之教示之具有具閘極之間的隔離圍牆之影像感測器像素單元之成像系統實現具有具閘極之間的窄空間之全域快門之影像感測器像素單元陣列。如下文將進一步詳細論述，根據本發明之教示的像素單元之閘極之間的窄間距藉由在閘極之間提供隔離圍牆而克服最小多晶矽至多晶矽設計規則限制，該等隔離圍牆具有根據較小最小線寬設計規則限制製造之厚度。因此，根據本發明之教示，藉由在具有全域快門之像素單元中具有隔離圍牆之情況下實現儲存閘極與其鄰近閘極之間的緊密間距，改良了轉移效率，且實現了減小之影像滯後。另外，在根據本發明之教示以隔離圍牆實現之閘極之間的窄間距之情況下，閘極在不需要用於例如電荷耦合器件(CCD)半導體器件製造過程中之雙多晶矽製程之情況下實質上遮擋光使其不會在閘極之間洩漏。
為了說明，圖1為說明根據本發明之教示具有全域快門之像素單元100之一實例的示意圖。如所描繪之實例中展示，像素單元100包括快門電晶體110、光電二極體120、轉移電晶體130、儲存電晶體140、輸出電晶體150、浮動擴散區170、重設電晶體160、放大器電晶體180，及耦合至如圖所示之行位線之列選擇電晶體190。如所描繪之實例中展示，第一隔離圍牆135A安置在根據本發明之教示的轉移電晶體130之閘極與儲存電晶體140之閘極之間。在一實例中，第一隔離圍牆135A之厚度實質上等於轉移電晶體130之閘極與儲存電晶體140之閘極之間的間距距離。另外，第二隔離圍牆135B安置在根據本發明之教示的儲存電晶體140之閘極與輸出電晶體150之閘極之間。在一實例中，第二隔離圍牆135B之厚度實質上等於儲存電晶體140之閘極與輸出電晶體150之閘極之間的間距距離。
圖2為說明根據本發明之教示的像素單元200之一實例之橫截面圖。應注意，在一實例中，圖2之像素單元200為圖1之像素單元100之橫截面圖，且下文參考之類似命名及編號之元件類似於上文所描述而耦合且起作用。如圖2中描繪之實例中所示，像素單元200包括光電二極體220，其安置在半導體基板202中以累積來自導向其之光206之影像電荷。在一實例中，包括安置在閘極氧化物204及半導體基板202上方之快門閘極210之快門電晶體包括在像素單元200中，其可用於選擇性地空乏光電二極體220中之(光伏生)電荷。包括安置在閘極氧化物204及半導體基板202上方之儲存閘極240之儲存電晶體安置在半導體基板202中以儲存影像電荷。包括安置在閘極氧化物204及半導體基板202上方之轉移閘極230之轉移電晶體安置在光電二極體220與儲存電晶體之間以將影像電荷自光電二極體220選擇性地轉移至儲存電晶體。包括安置在閘極氧化物204及半導體基板202上方之輸出閘極250之輸出電晶體安置在半導體基板202中且耦合至儲存電晶體之輸出以將影像電荷自儲存電晶體選擇性地轉移至讀出節點，在一實例中，該讀出節點包括安置在半導體基板202中之浮動擴散區270。在一實例中，快門閘極210、轉移閘極230、儲存閘極240及輸出閘極250包括多晶矽。
繼續圖2中描繪之實例，第一隔離圍牆235A安置在半導體基板202上方，將轉移閘極230與儲存閘極240分離(如圖所示)。類似地，第二隔離圍牆235B安置在半導體基板202上方，將儲存閘極240與輸出閘極250分離(如圖所示)。在一實例中，隔離圍牆235A及235B包括氮化物。在所描繪之實例中，第一隔離圍牆235A之厚度237A實質上等於如圖所示之轉移閘極230與儲存閘極240之間的間距距離。類似地，第二隔離圍牆235B之厚度237B實質上等於如圖所示之儲存閘極240與輸出閘極250之間的間距距離。
在一實例中，厚度237A及237B實質上等於與根據半導體器件製造過程之設計規則所允許之最小線寬一樣窄之厚度。因此，轉移閘極230距儲存閘極240之間的間距距離及儲存閘極240距輸出閘極250之間的間距距離可與根據本發明之教示根據半導體器件製造過程之設計規則之最小線寬一樣窄。在一實例中，根據半導體器件製造過程之設計規則之最小線寬小於根據本發明之教示根據半導體器件製造過程之設計規則之最小多晶矽至多晶矽間距距離。因此，具有隔離圍牆237A及237B之情況下轉移閘極230、儲存閘極240與輸出閘極250之間的間距距離比在無隔離圍牆237A及237B之情況下之間距距離窄，此係因為最小多晶矽至多晶矽間距之設計規則限制大於半導體器件製造過程中之最小線寬設計規則限制。舉例而言，在一實例中，在65nm技術之情況下，最小多晶矽至多晶矽間距限制為約0.12微米，而半導體製造過程之最小線寬設計規則限制為0.06微米。
應瞭解，在轉移閘極230與儲存閘極240之間的窄間距距離以隔離圍牆237A實現且儲存閘極240與輸出閘極250之間的窄間距距離以隔離圍牆237B實現之情況下，包括快門效率、暗電流、白像素及影像滯後之像素單元200之關鍵效能因素根據本發明之教示而改良。另外，應瞭解，在轉移閘極230與儲存閘極240之間的間距及儲存閘極240與輸出閘極250之間的間距足夠窄而使得轉移閘極230、儲存閘極240及輸出閘極250實質上遮擋光206使其不會在轉移閘極230、儲存閘極240與輸出閘極250之間洩漏，此因此根據本發明之教示消除了對額外雙多晶矽處理步驟之需要。
圖3為說明根據本發明之教示之像素單元300之一部分的佈局之一實例之俯視圖。應注意，在一實例中，圖3中之像素單元300為圖1之像素單元100及/或圖2之像素單元200之俯視圖，且下文參考之類似命名及編號之元件類似於上文所描述而耦合且起作用。圖3中描繪之
實例說明根據本發明之教示之一些電晶體像素單元300之作用區及個別閘極區。特定而言，圖3說明轉移電晶體閘極320、儲存閘極340及輸出閘極350相對於光電二極體320及浮動擴散區370之佈局，光電二極體320及浮動擴散區370安置在半導體基板302中。如圖所示，接點332耦合至轉移閘極320，接點342耦合至儲存閘極340，且接點352耦合至輸出閘極350。光電二極體320安置在如圖所示之半導體基板302中，且選擇性地耦合以將影像電荷經由轉移電晶體、儲存電晶體及輸出電晶體轉移至浮動擴散區370。在一實例中，儲存閘極可具有內埋式通道或表面通道。在一實例中，儲存閘極340形成在電介質區上方，電介質區又在以諸如磷或砷之光摻雜劑植入(或擴散)之區上方。在一實例中，存在將轉移電晶體、儲存電晶體及輸出電晶體連接至浮動擴散區370之通道摻雜。
在圖3中描繪之實例中，包括側部335A、335B、335C及335D之暗矩形表示第一隔離圍牆335A、第二隔離圍牆335B及支撐端335C及335D。在實例中，第一隔離圍牆335A、第二隔離圍牆335B及支撐端335C及335D包括氮化物，且經製造以具有與根據本發明之教示根據半導體製造過程之設計規則所允許之最小線厚度一樣窄之厚度。在使用65nm製程之一實例中，第一隔離圍牆335A及第二隔離圍牆335B之厚度窄至0.06微米。繼續所描繪之實例，虛線337表示多晶矽閘極遮罩，其可用於在已根據本發明之教示沈積包括第一隔離圍牆335A、第二隔離圍牆335B及支撐端335C及335D之氮化物圍牆之後沈積包括在轉移閘極320、儲存閘極340及輸出閘極350中之多晶矽。在一實例中，多晶矽閘極遮罩還可包括根據本發明之教示形成在其周圍之間隔件。
圖4A至圖4H為說明根據本發明之教示在製造期間之各個階段的像素單元400之橫截面圖。應注意，圖4A至圖4H之像素單元400說明
在圖1之像素單元100及/或圖2之像素單元200及/或圖3之像素單元300之製造之各個階段期間的橫截面圖，且下文參考之類似命名及編號之元件類似於上文所描述而耦合且起作用。為了說明，圖4A展示根據本發明之教示在包括半導體基板層402及犧牲氧化物生長403之像素單元400的製造期間之一實例之橫截面圖。在一實例中，應瞭解，犧牲氧化物生長403具有在稍後製造步驟中足以阻止氮化物蝕刻之厚度。
圖4B說明根據本發明之教示包括具有沈積在犧牲氧化物生長403上方的氮化物435之半導體基板層402之像素單元400的實例之橫截面圖。
圖4C說明根據本發明之教示包括具有自氮化物層435蝕刻出之隔離圍牆435A及435B之半導體基板層402之像素單元400的實例之橫截面圖。在一實例中，隔離圍牆435A及435B具有與根據半導體製造過程之設計規則所允許之最小線寬一樣窄之厚度，在一實例中其為約0.06微米。另外，在一實例中，隔離圍牆435A及435B具有約0.150微米之高度。
圖4D說明根據本發明之教示包括具有經蝕刻隔離圍牆435A及435B之半導體基板層402之像素單元400的實例之橫截面圖，其中犧牲氧化物層403自半導體基板層402之未被隔離圍牆435A及435B覆蓋之暴露部分蝕刻掉。
圖4E說明根據本發明之教示包括具有經蝕刻隔離圍牆435A及435B之半導體基板層402之像素單元400的實例之橫截面圖，其中閘極氧化物層404生長在半導體基板層402上方。在一實例中，閘極氧化物層404具有約3nm至5nm之厚度。
圖4F說明根據本發明之教示包括具有沈積在經蝕刻隔離圍牆435A及435B及閘極氧化物層404上方之多晶矽層405之半導體基板層402之像素單元400的實例之橫截面圖。
圖4G說明根據本發明之教示包括在化學機械拋光(CMP)之後具有經蝕刻隔離圍牆435A及435B之半導體基板層402上方之多晶矽層405之像素單元400的實例之橫截面圖。在一實例中，根據本發明之教示，執行化學機械拋光以使多晶矽層405平坦化，且一旦到達經蝕刻隔離圍牆435A及435B之氮化物即停止該化學機械拋光。
圖4H說明包括已自半導體基板層402上方之多晶矽層405圖案化出之快門閘極410、轉移閘極430、儲存閘極440及輸出閘極450之像素單元400的實例之橫截面圖。如所描繪之實例中所示，經蝕刻隔離圍牆435A及435B將轉移閘極430、儲存閘極440與輸出閘極450分離。如所描繪之實例中所示，根據本發明之教示，第一隔離圍牆435A之厚度實質上等於轉移閘極430、儲存閘極440之間的間距距離。類似地，根據本發明之教示，第二隔離圍牆435B之厚度實質上等於儲存閘極440與輸出閘極450之間的間距距離。
圖5為說明根據本發明之教示包括具有複數個影像感測器像素單元之實例像素陣列592的成像系統591之一實例之圖。如所描繪之實例中所示，成像系統591包括耦合至控制電路598及讀出電路594之像素陣列592，讀出電路594耦合至功能邏輯596。
在一實例中，像素陣列592為影像感測器像素單元(例如，像素P1、P2、P3、…、Pn)之二維(2D)陣列。應注意，像素陣列592中之像素單元P1、P2、…Pn可為圖1之像素單元100及/或圖2之像素單元200及/或圖3之像素單元300及/或圖4A至圖4H之像素單元400之實例，且下文參考之類似命名及編號之元件類似於上文所描述而耦合且起作用。如所說明，每一像素單元佈置為列(例如，列R1至Ry)及行(例如，行C1至Cx)以獲取人物、地點、物件等之影像資料，該影像資料可接著再現該人物、地點、物件等之2D影像。
在一實例中，在每一像素單元P1、P2、P3、…、Pn已獲取其影
像資料或影像電荷之後，影像資料由讀出電路594讀出且接著轉移至功能邏輯596。在各個實例中，讀出電路594可包括放大電路、類比轉數位(ADC)轉換電路或其他。功能邏輯596可簡單地儲存影像資料或甚至藉由施加後影像效果(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他)而操縱影像資料。在一實例中，讀出電路594可沿著讀出行線(圖示)一次讀出一列影像資料，或可使用多種其他技術(未圖示)(例如，串行讀出或所有像素同時完全並行讀出)來讀出影像資料。
在一實例中，控制電路598耦合至像素陣列592以控制像素陣列592之操作特性。在一實例中，控制電路598經耦合以產生用於控制每一像素單元之影像獲取之全域快門信號。在該實例中，全域快門信號同時啟用像素陣列592內之所有像素單元P1、P2、P3、…Pn以同時啟用像素陣列592中之所有像素單元，從而在單個獲取窗期間同時自每一各別光電二極體轉移影像電荷。
本發明之所說明實例之以上描述(包括說明書摘要中所描述之內容)不希望為詳盡的或限於所揭示之精確形式。雖然本文出於說明性目的描述本發明之特定實施例或實例，但在不脫離本發明之較廣精神及範疇之情況下各種等效修改係可能的。事實上，應瞭解，出於闡釋之目的提供特定實例電壓、電流、頻率、功率範圍值、時間等，且根據本發明之教示亦可在其他實施例及實例中採用其他值。
可鑒於以上詳細描述對本發明之實例作出此等修改。以下申請專利範圍中使用之術語不應解釋為將本發明限於說明書及申請專利範圍中揭示之特定實施例。確切地說，範疇應完全由以下申請專利範圍判定，申請專利範圍應如申請專利範圍解釋之所確立原則來解釋。本說明書及圖式因此應視為說明性而非限制性的。
200‧‧‧像素單元
202‧‧‧半導體基板
204‧‧‧閘極氧化物
206‧‧‧光
210‧‧‧快門閘極
220‧‧‧光電二極體
230‧‧‧轉移閘極
235A‧‧‧第一隔離圍牆
235B‧‧‧第二隔離圍牆
237A‧‧‧厚度
237B‧‧‧厚度
240‧‧‧儲存閘極
250‧‧‧輸出閘極
270‧‧‧浮動擴散區
Claims (28)
- 一種像素單元，其包含：一光電二極體，其安置在一半導體基板中以累積影像電荷；一儲存電晶體，其安置在該半導體基板中以儲存該影像電荷，該儲存電晶體包括安置在該半導體基板上方之一儲存閘極；一轉移電晶體，其安置在該半導體基板中且耦合在該光電二極體與該儲存電晶體之一輸入之間以選擇性地將該影像電荷自該光電二極體轉移至該儲存電晶體，該轉移電晶體包括安置在該半導體基板上方之一轉移閘極；一輸出電晶體，其安置在該半導體基板中且耦合至該儲存電晶體之一輸出以選擇性地將該影像電荷自該儲存電晶體轉移至一讀出節點，該輸出電晶體包括安置在該半導體基板上方之一輸出閘極；一第一隔離圍牆，其安置在該半導體基板上方，將該轉移閘極與該儲存閘極分離，其中該第一隔離圍牆之一厚度實質上等於該轉移閘極與該儲存閘極之間的一間距距離；及一第二隔離圍牆，其安置在該半導體基板上方，將該儲存閘極與該輸出閘極分離，其中該第二隔離圍牆之一厚度實質上等於該儲存閘極與該輸出閘極之間的一間距距離。
- 如請求項1之像素單元，其中該第一隔離圍牆及該第二隔離圍牆具有實質上等於一半導體器件製造過程之一最小線寬之厚度。
- 如請求項1之像素單元，其中該第一隔離圍牆及該第二隔離圍牆具有小於一半導體器件製造過程之一最小多晶矽至多晶矽間距距離之厚度。
- 如請求項1之像素單元，其中該第一隔離圍牆及該第二隔離圍牆具有小於或等於0.06微米之厚度。
- 如請求項1之像素單元，其中該第一隔離圍牆及該第二隔離圍牆包含氮化物。
- 如請求項1之像素單元，其中該轉移閘極、該儲存閘極及該輸出閘極包含多晶矽。
- 如請求項1之像素單元，其中該轉移閘極與該儲存閘極之間的該間距距離足夠窄，使得該轉移閘極及該儲存閘極實質上遮擋光使其不會在該轉移閘極與該儲存閘極之間洩漏。
- 如請求項1之像素單元，其中該儲存閘極與該輸出閘極之間的該間距距離足夠窄，使得該儲存閘極及該輸出閘極實質上遮擋光使其不會在該轉移閘極與該儲存閘極之間洩漏。
- 如請求項1之像素單元，其中該讀出節點包含安置在該半導體基板中之一浮動擴散區。
- 如請求項1之像素單元，其進一步包含：一重設電晶體，其安置在該半導體基板中且耦合至該讀出節點；一放大器電晶體，其安置在該半導體基板中，具有耦合至該讀出節點之一放大器閘極；及一列選擇電晶體，其安置在該半導體基板中，耦合在一位線與該放大器電晶體之間。
- 如請求項1之像素單元，其進一步包含一快門閘極電晶體，該快門閘極電晶體安置在該半導體基板中且耦合至該光電二極體以選擇性地空乏來自該光電二極體之該影像電荷。
- 一種成像系統，其包含：像素單元之一像素陣列，其中該等像素單元中之每一者包 括：一光電二極體，其安置在一半導體基板中以累積影像電荷；一儲存電晶體，其安置在該半導體基板中以儲存該影像電荷，該儲存電晶體包括安置在該半導體基板上方之一儲存閘極；一轉移電晶體，其安置在該半導體基板中且耦合在該光電二極體與該儲存電晶體之一輸入之間以選擇性地將該影像電荷自該光電二極體轉移至該儲存電晶體，該轉移電晶體包括安置在該半導體基板上方之一轉移閘極；一輸出電晶體，其安置在該半導體基板中且耦合至該儲存電晶體之一輸出以選擇性地將該影像電荷自該儲存電晶體轉移至一讀出節點，該輸出電晶體包括安置在該半導體基板上方之一輸出閘極；一第一隔離圍牆，其安置在該半導體基板上方，將該轉移閘極與該儲存閘極分離，其中該第一隔離圍牆之一厚度實質上等於該轉移閘極與該儲存閘極之間的一間距距離；及一第二隔離圍牆，其安置在該半導體基板上方，將該儲存閘極與該輸出閘極分離，其中該第二隔離圍牆之一厚度實質上等於該儲存閘極與該輸出閘極之間的一間距距離；控制電路，其耦合至該像素陣列以控制該像素陣列之操作；及一讀出電路，其耦合至該像素陣列以自該複數個像素讀出影像資料。
- 如請求項12之成像系統，其中該控制電路經耦合以選擇性地將一全域快門信號發送至該像素陣列以同時啟用像素陣列中之所 有該等像素單元，從而在一單一獲取窗期間同時自每一各別光電二極體轉移該影像電荷。
- 如請求項12之成像系統，其中該第一隔離圍牆及該第二隔離圍牆具有實質上等於一半導體器件製造過程之一最小線寬之厚度。
- 如請求項12之成像系統，其中該第一隔離圍牆及該第二隔離圍牆具有小於一半導體器件製造過程之一最小多晶矽至多晶矽間距距離之厚度。
- 如請求項12之成像系統，其中該第一隔離圍牆及該第二隔離圍牆具有小於或等於0.06微米之厚度。
- 如請求項12之成像系統，其中該第一隔離圍牆及該第二隔離圍牆包含氮化物。
- 如請求項12之成像系統，其中該轉移閘極、該儲存閘極及該輸出閘極包含多晶矽。
- 如請求項12之成像系統，其中該轉移閘極與該儲存閘極之間的該間距距離足夠窄，使得該轉移閘極及該儲存閘極實質上遮擋光使其不會在該轉移閘極與該儲存閘極之間洩漏。
- 如請求項12之成像系統，其中該儲存閘極與該輸出閘極之間的該間距距離足夠窄，使得該儲存閘極及該輸出閘極實質上遮擋光使其不會在該轉移閘極與該儲存閘極之間洩漏。
- 如請求項12之成像系統，其中該讀出節點包含安置在該半導體基板中之一浮動擴散區。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包含：一重設電晶體，其安置在該半導體基板中且耦合至該讀出節點； 一放大器電晶體，其安置在該半導體基板中，具有耦合至該讀出節點之一放大器閘極；及一列選擇電晶體，其安置在該半導體基板中，耦合在一位線與該放大器電晶體之間。
- 如請求項12之成像系統，其中該等像素單元中之每一者進一步包含一快門閘極電晶體，該快門閘極電晶體安置在該半導體基板中且耦合至該光電二極體以選擇性地空乏來自該光電二極體之該影像電荷。
- 一種製造像素單元之方法，其包含：蝕刻沈積在一半導體基板上方之一氮化物層以自該氮化物層形成第一隔離圍牆及第二隔離圍牆，其中該第一隔離圍牆及該第二隔離圍牆分別具有第一厚度及第二厚度；在該半導體基板上方生長一閘極氧化物層；在該閘極氧化物層上方沈積一多晶矽層；圖案化該多晶矽層以在該第一隔離圍牆與該第二隔離圍牆之間形成一儲存電晶體之一儲存閘極；圖案化該多晶矽層以在該第一隔離圍牆附近與該儲存閘極相對而形成一轉移電晶體之一轉移閘極，使得該轉移閘極與該儲存閘極之間的一間距距離實質上等於該第一厚度；及圖案化該多晶矽層以在該第二隔離圍牆附近與該儲存閘極相對而形成一輸出電晶體之一輸出閘極，使得該儲存閘極與該輸出閘極之間的一間距距離實質上等於該第二厚度。
- 如請求項24之方法，其進一步包含：在蝕刻該氮化物層之前在一半導體基板上生長一犧牲氧化物；在蝕刻該氮化物層之前在生長於該半導體基板上之該犧牲氧 化物上方沈積該氮化物層；及在蝕刻該氮化物層之後自該半導體基板移除該犧牲氧化物之暴露部分。
- 如請求項24之方法，其進一步包含在圖案化該多晶矽層之前對該多晶矽層進行化學機械拋光(CMP)以使該多晶矽層平坦化向下直到該第一隔離圍牆及該第二隔離圍牆。
- 如請求項24之方法，其中該第一厚度及該第二厚度小於一半導體器件製造過程之一最小多晶矽至多晶矽間距距離。
- 如請求項24之方法，其中該第一厚度及該第二厚度實質上等於一半導體器件製造過程之一最小線寬。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/901,958 US8835211B1 (en) | 2013-05-24 | 2013-05-24 | Image sensor pixel cell with global shutter having narrow spacing between gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201445714A true TW201445714A (zh) | 2014-12-01 |
| TWI515887B TWI515887B (zh) | 2016-01-01 |
Family
ID=51493333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102144647A TWI515887B (zh) | 2013-05-24 | 2013-12-05 | 具有具閘極間窄間距之全域快門之影像感測器像素單元 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8835211B1 (zh) |
| CN (1) | CN104183610B (zh) |
| HK (1) | HK1204389A1 (zh) |
| TW (1) | TWI515887B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI618414B (zh) * | 2015-12-03 | 2018-03-11 | 豪威科技股份有限公司 | 全域快門校正 |
| TWI699878B (zh) * | 2015-10-08 | 2020-07-21 | 新加坡商海特根微光學公司 | 可操作以蒐集光譜資料及距離資料之光電模組 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419044B2 (en) * | 2014-04-17 | 2016-08-16 | Omnivision Technologies, Inc. | Image sensor pixel having storage gate implant with gradient profile |
| US9484370B2 (en) * | 2014-10-27 | 2016-11-01 | Omnivision Technologies, Inc. | Isolated global shutter pixel storage structure |
| US9461088B2 (en) | 2014-12-01 | 2016-10-04 | Omnivision Technologies, Inc. | Image sensor pixel with multiple storage nodes |
| US9472587B2 (en) * | 2015-01-27 | 2016-10-18 | Omnivision Technologies, Inc. | Storage transistor with optical isolation |
| US9935140B2 (en) | 2015-05-19 | 2018-04-03 | Canon Kabushiki Kaisha | Solid state imaging device, manufacturing method of solid state imaging device, and imaging system |
| US9899445B2 (en) | 2015-05-19 | 2018-02-20 | Canon Kabushiki Kaisha | Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same |
| US9578265B2 (en) * | 2015-06-11 | 2017-02-21 | Stmicroelectronics (Grenoble 2) Sas | Double charge storage area image capture device pixel structure |
| FR3043495A1 (fr) | 2015-11-09 | 2017-05-12 | St Microelectronics Crolles 2 Sas | Capteur d'images a obturation globale |
| KR102662585B1 (ko) | 2017-01-09 | 2024-04-30 | 삼성전자주식회사 | 이미지 센서 |
| US10559614B2 (en) * | 2018-03-09 | 2020-02-11 | Semiconductor Components Industries, Llc | Dual conversion gain circuitry with buried channels |
| JP7455525B2 (ja) * | 2018-07-17 | 2024-03-26 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| US10566359B1 (en) * | 2018-08-22 | 2020-02-18 | Omnivision Technologies, Inc. | Variably biased isolation structure for global shutter pixel storage node |
| US10741593B1 (en) * | 2019-05-24 | 2020-08-11 | Omnivision Technologies, Inc. | Vertical transfer gate storage for a global shutter in an image sensor |
| JP2021044439A (ja) * | 2019-09-12 | 2021-03-18 | 浜松ホトニクス株式会社 | 裏面入射型撮像素子 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664191B1 (en) | 2001-10-09 | 2003-12-16 | Advanced Micro Devices, Inc. | Non self-aligned shallow trench isolation process with disposable space to define sub-lithographic poly space |
| US7115923B2 (en) * | 2003-08-22 | 2006-10-03 | Micron Technology, Inc. | Imaging with gate controlled charge storage |
| US6998657B2 (en) * | 2003-10-21 | 2006-02-14 | Micron Technology, Inc. | Single poly CMOS imager |
| KR100660324B1 (ko) * | 2004-07-01 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| JP2010003868A (ja) * | 2008-06-20 | 2010-01-07 | Sanyo Electric Co Ltd | 撮像装置 |
| JP5453832B2 (ja) * | 2009-02-20 | 2014-03-26 | ソニー株式会社 | 固体撮像装置および撮像装置 |
| US8089036B2 (en) | 2009-04-30 | 2012-01-03 | Omnivision Technologies, Inc. | Image sensor with global shutter and in pixel storage transistor |
| JP5960961B2 (ja) * | 2010-11-16 | 2016-08-02 | キヤノン株式会社 | 固体撮像素子及び撮像システム |
-
2013
- 2013-05-24 US US13/901,958 patent/US8835211B1/en active Active
- 2013-12-05 TW TW102144647A patent/TWI515887B/zh active
- 2013-12-25 CN CN201310724251.XA patent/CN104183610B/zh active Active
-
2014
- 2014-07-17 US US14/333,767 patent/US9041072B2/en active Active
-
2015
- 2015-05-19 HK HK15104762.1A patent/HK1204389A1/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI699878B (zh) * | 2015-10-08 | 2020-07-21 | 新加坡商海特根微光學公司 | 可操作以蒐集光譜資料及距離資料之光電模組 |
| TWI618414B (zh) * | 2015-12-03 | 2018-03-11 | 豪威科技股份有限公司 | 全域快門校正 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183610A (zh) | 2014-12-03 |
| HK1204389A1 (zh) | 2015-11-13 |
| US8835211B1 (en) | 2014-09-16 |
| TWI515887B (zh) | 2016-01-01 |
| CN104183610B (zh) | 2017-05-31 |
| US20140346572A1 (en) | 2014-11-27 |
| US9041072B2 (en) | 2015-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI515887B (zh) | 具有具閘極間窄間距之全域快門之影像感測器像素單元 | |
| US8330195B2 (en) | Multilayer image sensor pixel structure for reducing crosstalk | |
| US7696597B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| CN103959468B (zh) | 固态成像装置、制造固态成像装置的方法和电子设备 | |
| CN111987114B (zh) | 用于图像传感器中的全局快门的竖直转移栅极存储装置 | |
| US20110032405A1 (en) | Image sensor with transfer gate having multiple channel sub-regions | |
| TWI475677B (zh) | 具有周邊溝渠電容器之互補金氧半導體影像感測器 | |
| US10079261B1 (en) | Raised electrode to reduce dark current | |
| CN102956658A (zh) | 固态成像设备、固态成像设备的制造方法及电子设备 | |
| US9881955B2 (en) | Quantum dot image sensor | |
| US20120280109A1 (en) | Method, apparatus and system to provide conductivity for a substrate of an image sensing pixel | |
| US8133769B1 (en) | Methods for gettering in semiconductor substrate | |
| KR100741877B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US9564470B1 (en) | Hard mask as contact etch stop layer in image sensors | |
| US7948018B2 (en) | Multilayer image sensor structure for reducing crosstalk | |
| US9431456B2 (en) | Image sensor with doped transfer gate | |
| CN108400141B (zh) | 具有反向倒置型源极跟随器的图像传感器 | |
| US11658199B2 (en) | Image sensor with through silicon fin transfer gate | |
| US11658198B2 (en) | Image sensor with through silicon fin transfer gate |