KR20180078418A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20180078418A
KR20180078418A KR1020160182660A KR20160182660A KR20180078418A KR 20180078418 A KR20180078418 A KR 20180078418A KR 1020160182660 A KR1020160182660 A KR 1020160182660A KR 20160182660 A KR20160182660 A KR 20160182660A KR 20180078418 A KR20180078418 A KR 20180078418A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
isolation film
region
pixel regions
photoelectric conversion
Prior art date
Application number
KR1020160182660A
Other languages
English (en)
Inventor
최원철
장민
김이태
정희근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160182660A priority Critical patent/KR20180078418A/ko
Priority to US15/837,497 priority patent/US10707253B2/en
Publication of KR20180078418A publication Critical patent/KR20180078418A/ko
Priority to US16/917,309 priority patent/US11031428B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서에 관한 것으로서, 보다 상세하게는 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 반도체 기판; 및 상기 반도체 기판 내에 배치되는 제1 소자 분리막을 포함한다. 상기 제1 소자 분리막은 상기 반도체 기판 내에 픽셀 영역들을 정의하고, 상기 제1 소자 분리막은, 제1 방향으로 연장되는 제1 부분, 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 부분을 포함하며, 상기 제1 및 제2 부분들은 상기 픽셀 영역들 중 하나를 둘러싸고, 상기 제1 부분은 상기 제1 면에서 상기 제2 면을 향해 비스듬하게 연장된다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것으로서, 보다 상세하게는 씨모스(CMOS) 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본 발명이 해결하고자 하는 과제는 보다 향상된 광학적 특성을 갖는 이미지 센서를 제공하는데 있다.
본 발명의 개념에 따른 이미지 센서는, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 반도체 기판; 및 상기 반도체 기판 내에 배치되는 제1 소자 분리막을 포함할 수 있다. 상기 제1 소자 분리막은 상기 반도체 기판 내에 픽셀 영역들을 정의하고, 상기 제1 소자 분리막은, 제1 방향으로 연장되는 제1 부분, 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 부분을 포함하며, 상기 제1 및 제2 부분들은 상기 픽셀 영역들 중 하나를 둘러싸고, 상기 제1 부분은 상기 제1 면에서 상기 제2 면을 향해 비스듬하게 연장될 수 있다.
본 발명의 다른 개념에 따른 이미지 센서는, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 반도체 기판; 및 상기 반도체 기판 내에 배치되는 제1 소자 분리막을 포함할 수 있다. 상기 제1 소자 분리막은 상기 반도체 기판 내에 픽셀 영역들을 정의하고, 상기 제1 소자 분리막의 일부는 상기 픽셀 영역들 중 제1 픽셀 영역을 둘러싸며, 상기 반도체 기판의 중심은, 상기 제1 픽셀 영역의 중심으로부터 제3 방향으로 이격되고, 상기 제1 소자 분리막의 상기 일부는 상기 제1 면에서 상기 제2 면으로 상기 제3 방향을 따라 연장될 수 있다.
본 발명에 따른 이미지 센서는, 픽셀 영역들을 정의하는 소자 분리막이 비스듬하게 수직적으로 연장될 수 있다. 소자 분리막은 픽셀 영역의 광전 변환 영역의 광 흡수 효율을 증대시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서 어레이의 회로도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 4a 및 도 4b는 각각 도 3의 I-I' 선 및 II-II' 선을 따라 자른 단면도들이다.
도 5a, 5b, 6a 및 6b는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단면도들이다.
도 7a는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 7b는 도 7a의 I-I'선을 따라 자른 단면도이다.
도 8a 내지 도 8c는 본 발명의 실시예들에 따른 이미지 센서의 단면도들이다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 1을 참조하면, 이미지 센서는 액티브 픽셀 센서 어레이(Active Pixel Sensor array; 1), 행 디코더(row decoder; 2), 행 드라이버(row driver; 3), 열 디코더(column decoder; 4), 타이밍 발생기(timing generator; 5), 상관 이중 샘플러(CDS: Correlated Double Sampler; 6), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 7) 및 입출력 버퍼(I/O buffer; 8)를 포함할 수 있다.
액티브 픽셀 센서 어레이(1)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하며, 광 신호를 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(1)는 행 드라이버로(3)부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 변환된 전기적 신호는 상관 이중 샘플러(6)에 제공될 수 있다.
본 발명의 실시예들에 따르면, 이미지 센서는 액티브 픽셀 센서 어레이(1)로 입사되는 빛의 위상차 검출(phase difference detection)을 통해 오토 포커싱(auto focusing) 동작이 가능할 수 있다. 액티브 픽셀 센서 어레이(1)의 단위 픽셀들 각각은 한 쌍의 광전 변환 소자들로 입사되는 빛의 위상차에 대응하는 초점 신호를 출력할 수 있다. 초점 신호는 자동 초점 동작을 수행하기 위해 이미지 센서를 포함하는 영상 촬영 장치의 렌즈의 위치를 조절하는 신호로 사용될 수 있다.
행 드라이버(3)는, 행 디코더(2)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(1)로 제공할 수 있다. 단위 픽셀들이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(5)는 행 디코더(2) 및 열 디코더(4)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(CDS; 6)는 액티브 픽셀 센서 어레이(1)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링할 수 있다. 상관 이중 샘플러(6)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(ADC; 7)는 상관 이중 샘플러(6)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(8)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(4)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 디지털 신호를 출력할 수 있다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 액티브 픽셀 센서 어레이의 회로도이다.
도 1 및 도 2를 참조하면, 센서 어레이(1)는 복수의 단위 픽셀들(PX)을 포함하며, 단위 픽셀들(PX)은 매트릭스 형태로 배열될 수 있다. 각각의 단위 픽셀들(PX)은 전송 트랜지스터(TX)와 로직 트랜지스터들(RX, SX, DX)을 포함할 수 있다. 로직 트랜지스터들은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 드라이브 트랜지스터(DX)를 포함할 수 있다. 전송 트랜지스터(TX)는 전송 게이트(TG)를 포함할 수 있다. 각각의 단위 픽셀들(PX)은 광전 변환 소자(PD) 및 플로팅 확산 영역(FD)를 더 포함할 수 있다.
광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있다. 광전 변환 소자(PD)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 및 이들의 조합을 포함할 수 있다. 전송 트랜지스터(TX)는 광전 변환 소자(PD)에서 생성된 전하를 플로팅 확산 영역(FD)으로 전송할 수 있다. 플로팅 확산 영역(FD)은 광전 변환 소자(PD)에서 생성된 전하를 전송 받아 누적적으로 저장할 수 있다. 플로팅 확산 영역(FD)에 축적된 광전하들의 양에 따라 드라이브 트랜지스터(DX)가 제어될 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 드레인 전극은 플로팅 확산 영역(FD)과 연결되며 소스 전극은 전원 전압(VDD)에 연결될 수 있다. 리셋 트랜지스터(RX)가 턴 온(turn-on)되면, 리셋 트랜지스터(RX)의 소스 전극과 연결된 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 인가될 수 있다. 따라서, 리셋 트랜지스터(RX)가 턴 온되면, 플로팅 확산 영역(FD)에 축적된 전하들이 배출되어 플로팅 확산 영역(FD)이 리셋될 수 있다.
드라이브 트랜지스터(DX)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 할 수 있다. 드라이브 트랜지스터(DX)는 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고, 이를 출력 라인(Vout)으로 출력할 수 있다.
선택 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀들(PX)을 선택할 수 있다. 선택 트랜지스터(SX)가 턴 온될 때, 전원 전압(VDD)이 드라이브 트랜지스터(DX)의 드레인 전극으로 인가될수 있다.
도 3은 본 발명의 실시예들에 따른 이미지 센서를 설명하기 위한 평면도이다. 도 4a 및 도 4b는 각각 도 3의 I-I' 선 및 II-II' 선을 따라 자른 단면도들이다.
도 3, 도 4a 및 도 4b를 참조하면, 본 발명의 실시예들에 따른 이미지 센서는, 광전 변환층(10), 배선층(20), 및 광 투과층(30)을 포함할 수 있다. 수직적 관점에서, 광전 변환층(10)은 배선층(20)과 광 투과층(30) 사이에 배치될 수 있다. 광전 변환층(10)은, 반도체 기판(100) 및 반도체 기판(100) 내에 제공된 광전 변환 영역들(110)을 포함할 수 있다. 외부에서 입사된 광은 광전 변환 영역들(110)에서 전기적 신호로 변환될 수 있다.
반도체 기판(100)은 서로 대향하는 제1 면(100a; 또는 전면) 및 제2 면(100b; 또는 후면)을 가질 수 있다. 배선층(20)은 반도체 기판(100)의 제1 면(100a) 상에 배치될 수 있고, 광 투과층(30)은 반도체 기판(100)의 제2 면(100b) 상에 배치될 수 있다.
배선층(20)은 전송 트랜지스터들(TX), 로직 트랜지스터들(RX, SX, DX) 및 배선들(212, 213)을 포함할 수 있다. 전송 트랜지스터들(TX)은 광전 변환 영역들(110)과 전기적으로 연결될 수 있다. 배선들(212, 213)은 비아들(VI)을 통해 전송 트랜지스터들(TX) 및 로직 트랜지스터들(RX, SX, DX)과 수직적으로 연결될 수 있다. 광전 변환 영역들(110)에서 변환된 전기적 신호는 배선층(20)에서 신호 처리될 수 있다. 배선들(212, 213)은, 반도체 기판(100)의 제1 면(100a) 상에 적층된 층간 절연막들(222, 223) 내에 배치될 수 있다. 본 발명의 실시예들에서, 배선들(212, 213)의 배열은 광전 변환 영역들(110)의 배열과 관계없이 배치될 수 있다. 즉, 배선들(212, 213)은 광전 변환 영역들(110)의 상부를 가로지를 수도 있다.
광 투과층(30)은 컬러 필터들(303) 및 마이크로 렌즈들(307)을 포함할 수 있다. 광 투과층(30)은 외부에서 입사되는 광을 집광 및 필터링하여, 광을 광전 변환층(10)으로 제공할 수 있다.
반도체 기판(100)은 제1 도전형(예를 들어, p형)의 벌크(bulk) 실리콘 기판 상에 제1 도전형의 에피택시얼층이 형성된 기판일 수 있다. 이때 이미지 센서의 제조 공정상, 반도체 기판(100)에는 벌크 실리콘 기판이 제거되어 p형의 에피택시얼층만 잔류할 수 있다. 또한, 반도체 기판(100)은 제1 도전형의 웰을 포함하는 벌크 반도체 기판일 수 있다. 이와 달리, 반도체 기판(100)은 n형의 에피택시얼층, 벌크 실리콘 기판, SOI 기판 등 다양한 형태의 기판을 포함할 수 있다.
반도체 기판(100)은 제1 소자 분리막(101)에 의해 정의된 복수개의 단위 픽셀 영역들(PX)을 포함할 수 있다. 복수 개의 픽셀 영역들(PX)은, 서로 교차하는 제1 방향(D1) 및 제2 방향(D2)을 따라 매트릭스 형태로 배열될 수 있다. 제1 소자 분리막(101)은 픽셀 영역들(PX) 각각으로 입사되는 입사광에 의해 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 픽셀 영역들(PX)로 입사되는 것을 방지할 수 있다. 즉, 제1 소자 분리막(101)은 픽셀 영역들(PX) 간의 크로스토크 현상을 방지할 수 있다.
평면적 관점에서, 제1 소자 분리막(101)은 픽셀 영역들(PX) 각각을 완전히 둘러쌀 수 있다. 보다 구체적으로, 제1 소자 분리막(101)은 제2 방향(D2)으로 연장되며 제1 방향(D1)으로 서로 이격된 제1 부분들(P1)과, 제1 방향(D1)으로 연장되며 제2 방향(D2)으로 서로 이격된 제2 부분들(P2)을 포함할 수 있다. 각각의 픽셀 영역들(PX)은 한 쌍의 제1 부분들(P1)과 한 쌍의 제2 부분들(P2)에 의해 정의될 수 있다.
제1 소자 분리막(101)은 반도체 기판(100; 예를 들어, 실리콘)보다 굴절률이 낮은 절연 물질을 포함할 수 있다. 제1 소자 분리막(101)은 하나 또는 복수 개의 절연막들을 포함할 수 있다. 예를 들어, 제1 소자 분리막(101)은 실리콘 산화막, 실리콘 산화질화막 또는 실리콘 질화막을 포함할 수 있다.
수직적 관점에서, 제1 소자 분리막(101)은 반도체 기판(100)의 제1 면(100a)으로부터 제2 면(100b)을 향해 연장될 수 있다. 제1 소자 분리막(101)은 반도체 기판(100)을 관통할 수 있다. 다시 말하면, 제1 소자 분리막(101)의 깊이는 반도체 기판(100)의 수직적 두께와 실질적으로 동일할 수 있다. 제1 소자 분리막(101)의 폭은 반도체 기판(100)의 제1 면(100a)에서 제2 면(100b)으로 갈수록 점차 감소할 수 있다. 제1 면(100a)과 인접하는 제1 소자 분리막(101)은 제1 폭(W1)을 갖고, 제2 면(100b)과 인접하는 제1 소자 분리막(101)은 제2 폭(W2)을 가지며, 제1 폭(W1)은 제2 폭(W2)보다 클 수 있다.
도 4a를 다시 참조하면, 제2 방향(D2)으로의 단면의 관점에서, 제1 소자 분리막(101)의 제2 부분들(P2) 각각은 경사진 형태를 가질 수 있다. 제1 소자 분리막(101)의 제2 부분(P2)은 반도체 기판(100)의 제1 면(100a)에서 제2 면(100b)으로 비스듬하게 연장될 수 있다. 제1 소자 분리막(101)의 제2 부분(P2)의 바닥면의 중심과 상면의 중심을 연결하는 제1 가상선(VL1)이 정의될 수 있다. 제1 가상선(VL1)의 연장 방향은, 반도체 기판(100)의 제1 면(100a)에 수직한 방향(즉, 제3 방향(D3))과 교차할 수 있다. 제1 가상선(VL1)은 반도체 기판(100)의 제1 면(100a)과 제1 각도(θ1)를 이룰 수 있다. 제1 각도(θ1)는 90°가 아닐 수 있다. 일 예로, 제1 각도(θ1)는 70° 내지 89°일 수 있다.
도 4b를 다시 참조하면, 제1 방향(D1)으로의 단면의 관점에서, 제1 소자 분리막(101)의 제1 부분들(P1) 각각은 수직하게 연장되는 형태를 가질 수 있다. 제1 소자 분리막(101)의 제1 부분(P1)의 바닥면의 중심과 상면의 중심을 연결하는 제2 가상선(VL2)이 정의될 수 있다. 제2 가상선(VL2)의 연장 방향은, 반도체 기판(100)의 제1 면(100a)에 수직한 방향(즉, 제3 방향(D3))과 일치할 수 있다. 제2 가상선(VL2)은 반도체 기판(100)의 제1 면(100a)과 제2 각도(θ2)를 이룰 수 있다. 제2 각도(θ2)는 실질적으로 90°일 수 있다.
각각의 광전 변환 영역들(110)이 각각의 픽셀 영역들(PX) 내에 배치될 수 있다. 광전 변환 영역들(110)은, 반도체 기판(100)과 반대인 제2 도전형(예를 들어, n형)의 불순물들로 도핑된 불순물 영역들일 수 있다. 일 예로, 광전 변환 영역들(110)은 반도체 기판(100)의 제2 면(100b)과 인접하고, 제1 면(100a)과 수직적으로 이격될 수 있다. 각각의 광전 변환 영역들(110)은 제1 면(100a)에 인접한 영역과 제2 면(100b)에 인접한 영역 간에 불순물 농도 차이를 가질 수 있다. 이에 따라, 각각의 광전 변환 영역들(110)은 반도체 기판(100)의 제1 면(100a)과 제2 면(100b) 사이에서 포텐셜 기울기를 가질 수 있다.
반도체 기판(100)과 광전 변환 영역들(110)은 포토다이오드들을 구성할 수 있다. 즉, 제1 도전형의 반도체 기판(100)과 제2 도전형의 광전 변환 영역(110)의 p-n 접합(p-n junction)에 의해 포토다이오드가 구성될 수 있다. 포토다이오드를 구성하는 각각의 광전 변환 영역들(110)은, 입사광의 세기에 비례하여 광전하를 생성 및 축적할 수 있다.
반도체 기판(100)의 제1 면(100a)에 인접하여, 제1 활성 패턴들(ACT1), 제2 활성 패턴들(ACT2) 및 제3 활성 패턴들(ACT3)을 정의하는 제2 소자 분리막(103)이 제공될 수 있다. 각각의 픽셀 영역들(PX)은 제1 활성 패턴(ACT1), 제2 활성 패턴(ACT2) 및 제3 활성 패턴(ACT3)을 포함할 수 있다. 제1 활성 패턴(ACT1), 제2 활성 패턴(ACT2) 및 제3 활성 패턴(ACT3)은 서로 이격되어 배치되고, 서로 다른 크기를 가질 수 있다. 제1 활성 패턴(ACT1)은 제2 활성 패턴(ACT2) 및 제3 활성 패턴(ACT3) 사이에 배치될 수 있다.
평면적 관점에서, 제1 활성 패턴(ACT1)은 픽셀 영역(PX)의 중심 영역에 배치될 수 있다. 제1 활성 패턴(ACT1)은 'L'자 형태의 평면적 형상을 가질 수 있다. 평면적 관점에서, 각각의 제2 및 제3 활성 패턴들(ACT2, ACT3)은 픽셀 영역(PX)의 가장자리 영역에 배치될 수 있다. 각각의 제2 및 제3 활성 패턴들(ACT2, ACT3)은 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있다. 제1 내지 제3 활성 패턴들(ACT1, ACT2, ACT3)의 평면적 형상이 도 3에 나타난 형태로 한정되는 것은 아니다.
제2 소자 분리막(103)의 폭은 반도체 기판(100)의 제1 면(100a)에서 제2 면(100b)으로 갈수록 점차 감소할 수 있다. 제2 소자 분리막(103)의 바닥면은 광전 변환 영역들(110)과 수직적으로 이격될 수 있다. 제2 소자 분리막(103)의 깊이는 제1 소자 분리막(101)의 깊이보다 작을 수 있다. 제1 소자 분리막(101)은 제2 소자 분리막(103)의 일부와 수직적으로 중첩될 수 있다. 제2 소자 분리막(103)은 실리콘 산화막, 실리콘 산화질화막 또는 실리콘 질화막을 포함할 수 있다. 일 예로, 제1 소자 분리막(101)과 제2 소자 분리막(103)은 서로 일체로 연결될 수 있다.
픽셀 영역들(PX) 각각의 제1 활성 패턴(ACT1)에 전송 트랜지스터(TX)가 제공될 수 있다. 제1 활성 패턴(ACT1)에 전송 게이트(TG) 및 플로팅 확산 영역(FD)이 제공될 수 있다. 전송 게이트(TG)는 제1 활성 패턴(ACT1) 상에 배치될 수 있다. 전송 게이트(TG)는 반도체 기판(100) 내로 삽입된 하부 부분과, 상기 하부 부분과 연결되며 반도체 기판(100)의 제1 면(100a) 상으로 돌출되는 상부 부분을 포함할 수 있다. 전송 게이트(TG)와 반도체 기판(100) 사이에 게이트 유전막(GI)이 개재될 수 있다. 플로팅 확산 영역(FD)은 전송 게이트(TG)의 일측의 제1 활성 패턴(ACT1) 내에 위치할 수 있다. 플로팅 확산 영역(FD)은 반도체 기판(100)과 반대인 제2 도전형(예를 들어, n형)을 가질 수 있다.
픽셀 영역들(PX) 각각의 제2 활성 패턴(ACT2)에 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)가 제공될 수 있다. 픽셀 영역들(PX) 각각의 제3 활성 패턴(ACT3)에 리셋 트랜지스터(RX)가 제공될 수 있다. 제2 활성 패턴(ACT2) 상에 드라이브 게이트(SFG) 및 선택 게이트(SG)가 배치될 수 있고, 제3 활성 패턴(ACT3) 상에 리셋 게이트(RG)가 배치될 수 있다. 각각의 드라이브, 선택 및 리셋 게이트들(SFG, SG, RG)과 반도체 기판(100) 사이에 게이트 유전막(GI)이 개재될 수 있다. 각각의 드라이브, 선택 및 리셋 게이트들(SFG, SG, RG) 양 측의 활성 패턴(ACT2, ACT3)의 상부에 불순물 영역들(DR)이 제공될 수 있다. 예를 들어, 불순물 영역들(DR)은 반도체 기판(100)과 반대인 제2 도전형(예를 들어, n형)을 가질 수 있다.
반도체 기판(100)의 제2 면(100b) 상에 컬러 필터들(303) 및 마이크로 렌즈들(307)이 배치될 수 있다. 각각의 컬러 필터들(303)이 각각의 픽셀 영역들(PX) 상에 배치될 수 있다. 각각의 마이크로 렌즈들(307)이 각각의 컬러 필터들(303) 상에 배치될 수 있다. 반도체 기판(100)의 제2 면(100b)과 컬러 필터들(303) 사이에 제1 평탄막(301)이 배치될 수 있으며, 컬러 필터들(303)과 마이크로 렌즈들(307) 사이에 제2 평탄막(305)이 배치될 수 있다.
컬러 필터들(303)은, 녹색, 적색 및 청색의 컬러 필터들을 포함할 수 있다. 이와 달리, 컬러 필터들(303)은 시안(cyan), 마젠타(magenta) 또는 황색(yellow) 등과 같은 다른 컬러를 가질 수도 있다.
마이크로 렌즈들(307)은 픽셀 영역들(PX)로 입사되는 빛을 집광시킬 수 있도록 볼록한 형태를 가질 수 있다. 평면적 관점에서, 각각의 마이크로 렌즈들(307)은 각각의 광전 변환 영역들(110)과 중첩될 수 있다.
도 5a, 5b, 6a 및 6b는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단면도들이다. 도 5a 및 도 6a는 도 3의 I-I' 선을 따라 자른 단면도들이고, 도 5b 및 도 6b는 도 3의 II-II' 선을 따라 자른 단면도들이다. 본 실시예들에서는, 앞서 도 3, 도 4a 및 도 4b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 3, 도 5a 및 도 5b를 참조하면, 제1 소자 분리막(101)의 폭은 제1 면(100a)에서 제2 면(100b)으로 갈수록 점차 증가할 수 있다. 제1 면(100a)과 인접하는 제1 소자 분리막(101)은 제1 폭(W1)을 갖고, 제2 면(100b)과 인접하는 제1 소자 분리막(101)은 제2 폭(W2)을 가지며, 제2 폭(W2)은 제1 폭(W1)보다 클 수 있다.
도 3, 도 6a 및 도 6b를 참조하면, 제1 소자 분리막(101)의 폭은 깊이에 상관없이 일정하게 유지될 수 있다. 제1 면(100a)과 인접하는 제1 소자 분리막(101)은 제1 폭(W1)을 갖고, 제2 면(100b)과 인접하는 제1 소자 분리막(101)은 제2 폭(W2)을 가지며, 제1 폭(W1)과 제2 폭(W2)은 실질적으로 동일할 수 있다.
도 7a는 본 발명의 실시예들에 따른 이미지 센서의 평면도이며, 도 7b는 도 7a의 I-I'선을 따라 자른 단면도이다.
도 7a 및 도 7b를 참조하면, 본 발명의 실시예들에 따른 이미지 센서 칩은, 반도체 기판(100) 및 반도체 기판(100) 상의 모듈 렌즈(ML)를 포함할 수 있다. 평면적 관점에서, 모듈 렌즈(ML)는 반도체 기판(100)의 중심에 정렬될 수 있다. 앞서 도 1, 도 2, 도 3, 도 4a 및 도 4b를 참조하여 설명한 픽셀 영역들(PX)을 포함하는 액티브 픽셀 센서 어레이가 반도체 기판(100) 상에 형성되어 있을 수 있다. 반도체 기판(100)에 형성된 액티브 픽셀 센서 어레이에 관한 구체적인 설명은 후술한다.
한편, 반도체 기판(100)은 제1 영역(R1), 제2 영역(R2) 및 제3 영역(R3)을 포함할 수 있다. 제1 영역(R1)은 반도체 기판(100)의 중심에 위치할 수 있으며, 제2 영역(R2) 및 제3 영역(R3)은 반도체 기판(100)의 중심으로부터 이격될 수 있다. 반도체 기판(100)의 중심(즉 제1 영역(R1))은 제2 영역(R2)으로부터 제4 방향(D4)으로 이격되어 있을 수 있다. 즉, 제1 영역(R1)의 중심(CR1)은 제2 영역(R2)의 중심(CR2)으로부터 제4 방향(D4)으로 이격되어 있을 수 있다. 반도체 기판(100)의 중심(즉 제1 영역(R1))은 제3 영역(R3)으로부터 제5 방향(D5)으로 이격되어 있을 수 있다. 즉, 제1 영역(R1)의 중심(CR1)은 제3 영역(R3)의 중심(CR3)으로부터 제5 방향(D5)으로 이격되어 있을 수 있다.
모듈 렌즈(ML)를 통해 입사된 빛(LI)은 반도체 기판(100)의 액티브 픽셀 센서 어레이 상으로 입사될 수 있다. 제1 영역(R1) 상으로 입사되는 제1 광(LI1)은, 실질적으로 수직한 제1 입사각(θ3)을 가질 수 있다. 이는, 제1 영역(R1)은 반도체 기판(100)의 중심에 위치하기 때문이다. 한편, 제2 영역(R2) 상으로 입사되는 제2 광(LI2)은, 제2 입사각(θ4)을 가질 수 있다. 제2 입사각(θ4)은 제1 입사각(θ3)보다 작을 수 있다. 이는, 제2 영역(R2)이 반도체 기판(100)의 중심으로부터 이격되었기 때문이다. 제3 영역(R3) 상으로 입사되는 제3 광(LI3)은, 제3 입사각(θ5)을 가질 수 있다. 제3 입사각(θ5)은 제1 입사각(θ3)보다 작을 수 있다.
도 8a 내지 도 8c는 본 발명의 실시예들에 따른 이미지 센서의 단면도들이다. 도 8a 내지 도 8c는 각각 도 7a 및 도 7b의 제1 내지 제3 영역들을 I-I' 선을 따라 자른 단면도들이다. 본 실시예들에서는, 앞서 도 3, 도 4a 및 도 4b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 3 및 도 8a를 참조하면, 제1 영역(R1)의 제1 소자 분리막(101)의 제2 부분(P2)은 수직하게 연장되는 형태를 가질 수 있다. 제2 부분(P2)의 중심을 지나는 제1 가상선(VL1)의 연장 방향은, 반도체 기판(100)의 제1 면(100a)에 수직한 방향(즉, 제3 방향(D3))과 일치할 수 있다. 앞서 도 7a 및 도 7b를 참조하여 설명한 것과 같이, 제1 영역(R1) 상으로 입사되는 제1 광(LI1)은 약 90°인 제1 입사각(θ3)을 가질 수 있다. 제1 광(LI1)은 제1 영역(R1)의 광전 변환 영역들(110)에 수직적으로 입사되므로, 제1 영역(R1)의 광전 변환 영역(110)의 광 흡수 효율은 상대적으로 높을 수 있다.
도 3 및 도 8b를 참조하면, 제2 영역(R2)의 제1 소자 분리막(101)의 제2 부분(P2)은 반도체 기판(100)의 제1 면(100a)에서 제2 면(100b)으로 제4 방향(D4)을 따라 연장될 수 있다. 제4 방향(D4)은 반도체 기판(100)의 중심이 제2 영역(R2)으로부터 이격된 방향일 수 있다. 앞서 도 7a 및 도 7b를 참조하여 설명한 것과 같이, 제2 영역(R2) 상으로 입사되는 제2 광(LI2)은 90°보다 작은 제2 입사각(θ4)을 가질 수 있다. 광전 변환 영역(110)에 입사된 제2 광(LI2)은 제1 소자 분리막(101)에 의해 전반사될 수 있다. 이로써, 제2 영역(R2)의 광전 변환 영역(110)의 광 흡수 효율을 증대시킬 수 있다.
도 3 및 도 8c를 참조하면, 제3 영역(R3)의 제1 소자 분리막(101)의 제2 부분(P2)은 반도체 기판(100)의 제1 면(100a)에서 제2 면(100b)으로 제5 방향(D5)을 따라 연장될 수 있다. 제5 방향(D5)은 반도체 기판(100)의 중심이 제3 영역(R3)으로부터 이격된 방향일 수 있다. 앞서 도 7a 및 도 7b를 참조하여 설명한 것과 같이, 제3 영역(R3) 상으로 입사되는 제3 광(LI3)은 90°보다 작은 제3 입사각(θ5)을 가질 수 있다. 광전 변환 영역(110)에 입사된 제3 광(LI3)은 제1 소자 분리막(101)에 의해 전반사될 수 있다. 이로써, 제3 영역(R3)의 광전 변환 영역(110)의 광 흡수 효율을 증대시킬 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (10)

  1. 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 반도체 기판; 및
    상기 반도체 기판 내에 배치되는 제1 소자 분리막을 포함하되,
    상기 제1 소자 분리막은 상기 반도체 기판 내에 픽셀 영역들을 정의하고,
    상기 제1 소자 분리막은, 제1 방향으로 연장되는 제1 부분, 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 부분을 포함하며,
    상기 제1 및 제2 부분들은 상기 픽셀 영역들 중 하나를 둘러싸고,
    상기 제1 부분은 상기 제1 면에서 상기 제2 면을 향해 비스듬하게 연장되는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 소자 분리막은 상기 반도체 기판을 관통하는 이미지 센서.
  3. 제1항에 있어서,
    상기 제2 방향으로의 단면적 관점에서,
    상기 제1 부분의 바닥면의 중심과 상면의 중심을 연결하는 가상선의 연장 방향은, 상기 반도체 기판의 상기 제1 면에 수직한 방향과 교차하는 이미지 센서.
  4. 제3항에 있어서,
    상기 제2 방향으로의 단면적 관점에서,
    상기 가상선과 상기 제1 면이 이루는 각도는 70° 내지 89°인 이미지 센서.
  5. 제1항에 있어서,
    각각의 상기 픽셀 영역들 내의 광전 변환 영역을 더 포함하되,
    상기 반도체 기판은 제1 도전형을 갖고,
    상기 광전 변환 영역은 상기 제1 도전형과 반대인 제2 도전형을 갖는 이미지 센서.
  6. 제1항에 있어서,
    상기 제2 부분은 상기 제1 면에서 상기 제2 면을 향해 실질적으로 수직하게 연장되는 이미지 센서.
  7. 제1항에 있어서,
    상기 반도체 기판 내에 배치되며 상기 제1 면과 인접하는 제2 소자 분리막, 상기 제2 소자 분리막은 각각의 픽셀 영역들 내에 제1 활성 패턴 및 제2 활성 패턴을 정의하고;
    상기 제1 활성 패턴 상의 전송 트랜지스터; 및
    상기 제2 활성 패턴 상의 로직 트랜지스터를 더 포함하는 이미지 센서.
  8. 제1항에 있어서,
    상기 반도체 기판의 상기 제2 면 상의 컬러 필터들; 및
    상기 컬러 필터들 상의 마이크로 렌즈들을 더 포함하는 이미지 센서.
  9. 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 반도체 기판; 및
    상기 반도체 기판 내에 배치되는 제1 소자 분리막을 포함하되,
    상기 제1 소자 분리막은 상기 반도체 기판 내에 픽셀 영역들을 정의하고,
    상기 제1 소자 분리막의 일부는 상기 픽셀 영역들 중 제1 픽셀 영역을 둘러싸며,
    상기 반도체 기판의 중심은, 상기 제1 픽셀 영역의 중심으로부터 제3 방향으로 이격되고,
    상기 제1 소자 분리막의 상기 일부는 상기 제1 면에서 상기 제2 면으로 상기 제3 방향을 따라 연장되는 이미지 센서.
  10. 제9항에 있어서,
    상기 제1 소자 분리막은 상기 반도체 기판을 관통하는 이미지 센서.
KR1020160182660A 2016-12-29 2016-12-29 이미지 센서 KR20180078418A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160182660A KR20180078418A (ko) 2016-12-29 2016-12-29 이미지 센서
US15/837,497 US10707253B2 (en) 2016-12-29 2017-12-11 Image sensor
US16/917,309 US11031428B2 (en) 2016-12-29 2020-06-30 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160182660A KR20180078418A (ko) 2016-12-29 2016-12-29 이미지 센서

Publications (1)

Publication Number Publication Date
KR20180078418A true KR20180078418A (ko) 2018-07-10

Family

ID=62711286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160182660A KR20180078418A (ko) 2016-12-29 2016-12-29 이미지 센서

Country Status (2)

Country Link
US (2) US10707253B2 (ko)
KR (1) KR20180078418A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200091195A (ko) * 2019-01-22 2020-07-30 삼성전자주식회사 이미지 센서

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102675A (ja) * 2017-12-05 2019-06-24 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、電子機器、および、フォトダイオードの製造方法
JP2020013817A (ja) * 2018-07-13 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US10790326B2 (en) 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR102637626B1 (ko) * 2019-01-08 2024-02-20 삼성전자주식회사 이미지 센서
CN110190080A (zh) * 2019-06-06 2019-08-30 德淮半导体有限公司 图像传感器及其形成方法
US20210144324A1 (en) * 2019-11-11 2021-05-13 Semiconductor Components Industries, Llc Complementary metal-oxide-semiconductor image sensors with submicron pixels and punch through charge transfer
JP7433863B2 (ja) * 2019-11-27 2024-02-20 キヤノン株式会社 光電変換装置、撮像システム、および移動体
US11784206B2 (en) * 2020-10-26 2023-10-10 Omnivision Technologies, Inc. Pixel-array substrate and associated method
JP2023182872A (ja) * 2020-11-12 2023-12-27 ソニーグループ株式会社 固体撮像素子およびその製造方法
CN117855239B (zh) * 2024-03-06 2024-05-10 武汉楚兴技术有限公司 光电转换结构、像素单元及其制备方法、图像传感器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730469B1 (ko) 2005-12-29 2007-06-19 매그나칩 반도체 유한회사 픽셀간 크로스토크를 방지한 씨모스이미지센서 및 그의제조 방법
JP4856204B2 (ja) * 2009-03-24 2012-01-18 株式会社東芝 固体撮像装置の製造方法
US8076746B2 (en) * 2009-06-26 2011-12-13 Omnivision Technologies, Inc. Back-illuminated image sensors having both frontside and backside photodetectors
KR20110008762A (ko) * 2009-07-21 2011-01-27 삼성전자주식회사 씨모스 이미지 센서의 단위 화소 및 이를 포함하는 씨모스 이미지 센서
US8558336B2 (en) 2009-08-17 2013-10-15 United Microelectronics Corp. Semiconductor photodetector structure and the fabrication method thereof
JP5670669B2 (ja) 2010-08-30 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012129358A (ja) * 2010-12-15 2012-07-05 Toshiba Corp 固体撮像装置及びその製造方法
JP2012164768A (ja) 2011-02-04 2012-08-30 Toshiba Corp 固体撮像装置
KR102083402B1 (ko) 2013-02-25 2020-03-02 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP6130221B2 (ja) 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
US9768220B2 (en) 2014-04-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure for image sensors
KR102328769B1 (ko) * 2014-06-20 2021-11-18 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102268714B1 (ko) 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102268712B1 (ko) 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR102383649B1 (ko) * 2014-08-19 2022-04-08 삼성전자주식회사 Cmos 이미지 센서
KR102399338B1 (ko) * 2014-09-12 2022-05-19 삼성전자주식회사 이미지 센서의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200091195A (ko) * 2019-01-22 2020-07-30 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
US20180190692A1 (en) 2018-07-05
US11031428B2 (en) 2021-06-08
US10707253B2 (en) 2020-07-07
US20200335536A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
KR20180078418A (ko) 이미지 센서
CN107706200B (zh) 图像传感器
US9911777B2 (en) Image sensors using different photoconversion region isolation structures for different types of pixel regions
US11955497B2 (en) Image sensor
US10608031B2 (en) Image sensor
KR102507474B1 (ko) 이미지 센서
KR102662144B1 (ko) 이미지 센서 및 그 제조 방법
KR102541701B1 (ko) 씨모스 이미지 센서
US10886318B2 (en) Image sensor
CN111415952B (zh) 图像传感器
KR20240025897A (ko) 이미지 센서
KR20230137146A (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)