TWI645551B - 固態成像器件及其製造方法以及電子裝置 - Google Patents

固態成像器件及其製造方法以及電子裝置 Download PDF

Info

Publication number
TWI645551B
TWI645551B TW103132308A TW103132308A TWI645551B TW I645551 B TWI645551 B TW I645551B TW 103132308 A TW103132308 A TW 103132308A TW 103132308 A TW103132308 A TW 103132308A TW I645551 B TWI645551 B TW I645551B
Authority
TW
Taiwan
Prior art keywords
charge
transfer transistor
unit
imaging device
state imaging
Prior art date
Application number
TW103132308A
Other languages
English (en)
Other versions
TW201523853A (zh
Inventor
渡部泰一郎
古閑史彦
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201523853A publication Critical patent/TW201523853A/zh
Application granted granted Critical
Publication of TWI645551B publication Critical patent/TWI645551B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明提供一種固態成像器件，該固態成像器件包含一像素，該像素包含：一光電轉換單元，其根據所接收之一光量產生並累積一電荷；一電荷累積單元，其累積該產生之電荷；一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；一電荷保持單元，其保持該電荷以讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元，其中該第一轉移電晶體之一閘極電極經形成為自一半導體基板介面埋入直至一預定深度，且該電荷累積單元形成為一縱長形狀以沿將埋入其中之該第一轉移電晶體之該閘極電極之一側壁在一深度方向上延伸。

Description

固態成像器件及其製造方法以及電子裝置 [相關申請案的交叉參考]
本申請案主張2013年10月23日申請之日本優先權專利申請案JP 2013-220141之權利，該案之全部內容以引用方式併入本文中。
本發明技術係關於一種固態成像器件及其製造方法以及電子裝置，特定言之，係關於一種能夠達成一像素之細化且應用於一後表面輻射型之固態成像器件及其製造方法以及電子裝置。
在相關技術中，已在一互補金屬氧化物半導體(CMOS)固態成像器件中採用一捲動快門系統。在該捲動快門系統中，由於對於各列讀出累積於一光二極體(PD)中之電荷，故在累積光電電荷時發生一偏差。據此，當移動一物體等時，該物體發生一失真。為防該物體失真，同時在所有像素中執行一曝光之一全域快門功能係必要的。
因此，提議實現全域快門功能之CMOS固態成像器件(例如，參見PTL 1及PTL 2)。在一全域快門系統中，累積於光二極體中之電荷所有像素中同時暫時轉移至一電荷累積單元(記憶體)，並對於各列自該電荷累積單元循序地將該電荷讀出至一浮動擴散區(FD)。在此，存在以下問題：當於循序地讀出該電荷至該FD的同時來自外界之光進入該電荷累積單元時產生一錯誤信號。因此，在於PTL 1及PTL 2中揭 示之技術中，採用其中電荷累積單元與一光屏蔽膜之間的距離為短之一表面輻射型，且採用電荷累積單元被充分屏蔽而不受光影響之一組態。
然而，在於PTL 1及PTL 2中揭示之方法中，由於光二極體及記憶體形成於相同平坦表面上，故難以增大光二極體之區域且難以細化像素。
因此，提議一種結構，其經製作以藉由在一深度方向上層壓電荷累積單元及FD而實現光二極體之區域之一擴展或像素之細化(例如，參見PTL 3)。
[引用列表] [專利文獻] [PTL 1]
日本未審查專利申請公開案第2009-268083號
[PTL 2]
國際公開案第2008/069141號
[PTL 3]
日本未審查專利申請公開案第2011-82330號
然而，PTL 1至PTL 3中揭示之結構係一表面輻射型之像素結構，且難以應用於一後表面輻射型。
需要達成像素細化，且實現可應用於後表面輻射型之結構。
根據本發明技術之一第一實施例，提供一種固態成像器件，其包含一像素，該像素包含：一光電轉換單元，其根據所接收之一光量產生一電荷並累積該電荷；一電荷累積單元，其累積由該光電轉換單 元產生之電荷；一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；一電荷保持單元，其保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元，其中該第一轉移電晶體之一閘極電極經形成為自一半導體基板之一介面埋入直至一預定深度，且該電荷累積單元形成為一縱長形狀以沿埋入該半導體基板內之第一轉移電晶體之閘極電極之一側壁在一深度方向上延伸。
根據本發明技術之一第二實施例，提供一種用於製造一固態成像器件之方法，其中包含：形成一像素，其包含：一光電轉換單元，其根據所接收之一光量產生一電荷並累積該電荷；一電荷累積單元，其累積由該光電轉換單元產生之電荷；一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；一電荷保持單元，其保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元，該第一轉移電晶體之一閘極電極經形成為自一半導體基板之一介面埋入直至一預定深度，且該電荷累積單元形成為一縱長形狀以沿埋入該半導體基板內之第一轉移電晶體之閘極電極之一側壁在一深度方向上延伸。
根據本發明技術之一第三實施例，提供一種電子裝置，其包含一固態成像器件，其中該固態成像器件包含一像素，該像素包含：一光電轉換單元，其根據所接收之一光量產生一電荷並累積該電荷；一電荷累積單元，其累積由該光電轉換單元產生之該電荷；一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；一電荷保持單元，其保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元，其中該第一轉移電晶體之一閘極電極經形成為自一半導體基板之一介面埋入直至一預定深度，且該電荷累積單元形成為一縱長形狀以沿埋入該 半導體基板內之第一轉移電晶體之閘極電極之一側壁在一深度方向上延伸。
在本發明技術之第一實施例至第三實施例中，將由光電轉換單元產生之電荷轉移至電荷累積單元之第一轉移電晶體之閘極電極經形成為自半導體基板之介面埋入直至預定深度，且電荷累積單元形成為縱長形狀以沿埋入半導體基板內之第一轉移電晶體之閘極電極之側壁在深度方向上延伸。
固態成像器件及電子裝置可為獨立器件，或可為將被併入其他器件中之模組。
根據本發明技術之第一實施例至第三實施例，可達成像素細化且實現可應用於後表面輻射型之結構。
此外，本文中所述之效應不一定限於此，且可達成本揭示內容中所述之效應之任何一者。
1‧‧‧固態成像器件
2‧‧‧時序控制單元
3‧‧‧垂直掃描電路
4‧‧‧像素陣列單元
5‧‧‧恆定電流源電路
6‧‧‧參考信號產生單元
6a‧‧‧數位轉類比轉換器(DAC)
7‧‧‧行類比轉數位(AD)轉換單元
8‧‧‧水平掃描電路
9‧‧‧水平輸出線
10‧‧‧輸出電路
11‧‧‧像素
12‧‧‧水平信號線
13‧‧‧垂直信號線
14‧‧‧負載金屬氧化物半導體(MOS)
15‧‧‧類比轉數位轉換器(ADC)
21‧‧‧光二極體
22‧‧‧第一轉移電晶體
23‧‧‧記憶體單元(MEM)
24‧‧‧第二轉移電晶體
25‧‧‧浮動擴散區(FD)
26‧‧‧重設電晶體
27‧‧‧放大電晶體
28‧‧‧選擇電晶體
29‧‧‧放電電晶體
31‧‧‧P型(第一導電型)半導體區域/半導體基板
32‧‧‧N型(第二導電型)半導體區域
32A‧‧‧N型(N+)半導體區域
32B‧‧‧N型(N-)半導體區域
33‧‧‧P型(P+)半導體區域
34‧‧‧P型(P+)半導體區域
35‧‧‧閘極絕緣膜
36‧‧‧N型(N+)半導體區域
37‧‧‧閘極電極
38‧‧‧N型半導體區域
39‧‧‧P型(P+)半導體區域
40‧‧‧閘極電極
41‧‧‧佈線層
42‧‧‧層間絕緣膜
43‧‧‧多層佈線層
44‧‧‧平坦化膜
45‧‧‧光屏蔽膜
51‧‧‧閘極電極
52‧‧‧N型(N+)半導體區域
61‧‧‧像素間光屏蔽膜
71‧‧‧絕緣體上覆矽(SOI)基板
71A‧‧‧N型(N-)矽層
72‧‧‧N型矽層
73‧‧‧N型半導體區域
81‧‧‧閘極電極
91‧‧‧閘極電極
101‧‧‧閘極電極
200‧‧‧成像裝置
201‧‧‧光學單元
202‧‧‧固態成像器件/影像拾取器件
203‧‧‧數位信號處理器(DSP)電路
204‧‧‧圖框記憶體
205‧‧‧顯示單元
206‧‧‧記錄單元
207‧‧‧操作單元
208‧‧‧電力供應單元
209‧‧‧匯流排線
OFG‧‧‧放電信號
RST‧‧‧重設信號
SEL‧‧‧選擇信號
TRG‧‧‧第二轉移信號
TRX‧‧‧第一轉移信號
VDD‧‧‧恆定電壓源
圖1係繪示應用本發明技術之一固態成像器件之一示意組態之一實例之一方塊圖。
圖2係繪示圖1之一像素中之一等效電路之一圖。
圖3係繪示根據像素之一第一實施例之一像素結構之一截面視圖。
圖4A係四個相鄰像素之一平面視圖。
圖4B係四個相鄰像素之一平面視圖。
圖5A係描述一第一轉移電晶體之一轉移通道之一圖。
圖5B係描述第一轉移電晶體之轉移通道之一圖。
圖6A係繪示在一基板之一深度方向上一光二極體及一記憶體單元之一電位之一圖。
圖6B係繪示在基板之深度方向上光二極體及記憶體單元之電位之一圖。
圖7係描述用於製造一像素之一方法之一圖。
圖8係描述用於製造一像素之方法之一圖。
圖9係描述用於製造一像素之方法之一圖。
圖10係描述用於製造一像素之方法之一圖。
圖11係描述用於製造一像素之方法之一圖。
圖12係描述用於製造一像素之方法之一圖。
圖13係描述用於製造一像素之方法之一圖。
圖14係繪示根據像素之一第二實施例之一像素結構之一截面視圖。
圖15係繪示根據像素之一第三實施例之一像素結構之一截面視圖。
圖16係繪示根據像素之一第四實施例之一像素結構之一截面視圖。
圖17係繪示作為應用本發明技術之一電子裝置之一成像裝置之一組態實例之一方塊圖。
後文中，將描述實行本發明技術之形式(後文中，稱為實施例)。此外，依以下次序執行其描述。
1.一固態成像器件之一整體組態之實例
2.一像素之一電路組態之實例
3.根據一第一實施例之像素結構(一第一轉移電晶體及一記憶體單元為縱向型且一第二轉移電晶體為一平坦表面型之組態之實例)
4.像素之平面視圖
5.像素之特徵
6.用於製造一像素之方法
7.根據一第二實施例之像素結構(第二轉移電晶體亦為縱向型之組態之實例)
8.根據一第三實施例之像素結構(第一轉移電晶體穿過之組態之實例)
9.根據一第四實施例之像素結構(第一轉移電晶體之深度深於第二轉移電晶體之深度之組態之實例)
10.應用本發明技術之一電子裝置之組態實例
<1.一固態成像器件之一整體組態之實例>
圖1係繪示應用本發明技術之一固態成像器件之一整體組態之一實例之一方塊圖。
圖1之一固態成像器件1係由以下裝置組態而成：一時序控制單元2、一垂直掃描電路3、一像素陣列單元4、一恆定電流源電路5、一參考信號產生單元6、一行類比轉數位(AD)轉換單元7、一水平掃描電路8、一水平輸出線9及一輸出電路10。
基於一預定頻率之一主時脈，時序控制單元2將一預定操作必要之一時脈信號及一時序信號供應至垂直掃描電路3及水平掃描電路8。例如，時序控制單元2將用於一像素11之一快門操作及一讀出操作之時序信號供應至垂直掃描電路3及水平掃描電路8。此外，省略其闡釋，但時序控制單元2將該預定操作必要之時脈信號及時序信號供應至參考信號產生單元6及行AD轉換單元7等。
垂直掃描電路3依一預定時序循序地將控制一像素信號之一輸出之一信號供應至在像素陣列單元4之一垂直方向上排列之各像素11。
在像素陣列單元4中，複數個像素11配置為二維陣列形狀(列及行形狀)。
配置為二維陣列形狀之複數個像素11藉由一水平信號線12以列為 單位連接至垂直掃描電路3。換言之，配置於像素陣列單元4內之相同列中之複數個像素11藉由一水平信號線12連接至垂直掃描電路3。在圖1中，水平信號線12展示為一佈線，但不限於一佈線。
此外，配置為二維陣列形狀之複數個像素11藉由一垂直信號線13以行為單位連接至水平掃描電路8。換言之，配置於像素陣列單元4內之相同行中之複數個像素11藉由一垂直信號線13連接至水平掃描電路8。
根據透過水平信號線12自垂直掃描電路3供應之信號，像素陣列單元4內之各像素11將根據累積於其中之一電荷之像素信號輸出至垂直信號線13。隨後將參考圖2描述像素11之一詳細電路組態。
恆定電流源電路5包含複數個負載MOS 14，且一個負載MOS 14連接至一個垂直信號線13。一偏壓電壓施加至該負載MOS 14之一閘極，且一源極接地。該負載MOS 14組態像素11內之一電晶體及一源極隨耦電路，該負載MOS 14透過垂直信號線13連接。
參考信號產生單元6經組態以：包含一數位轉類比轉換器(DAC)6a；產生一斜坡(RAMP)波形之一參考信號；並根據來自時序控制單元2之時脈信號將該參考信號供應至行AD轉換單元7。
行AD轉換單元7中包含對於像素陣列單元4之各行逐個製造之複數個類比轉數位轉換器(ADC)15。因此，複數個像素11、一個負載MOS 14及一個ADC 15連接至一個垂直信號線13。
ADC 15執行一相關雙取樣(透過垂直信號線13自相同行之像素11供應之像素信號之相關雙取樣(CDS)程序)，且進一步執行一AD轉換程序。
根據水平掃描電路8之一控制，各ADC 15在AD轉換之後暫時儲存像素資料，並將該像素資料輸出至水平輸出線9。
水平掃描電路8依預定時序循序地將儲存於複數個ADC 15中之像 素資料輸出至水平輸出線9。
水平輸出線9連接至輸出電路(放大器電路)10，且在AD轉換之後自各ADC 15輸出之像素資料透過水平輸出線9自輸出電路10輸出至固態成像器件1之外。例如，存在其中輸出電路10僅執行緩衝之一情況，且存在其中輸出電路10在一行中執行各種數位信號程序(諸如一黑階調整及一變動校正)之一情況。
如上所述般組態之固態成像器件1係稱為行AD系統之一CMOS影像感測器，其中對於各垂直行配置ADC 15以執行CDS程序及AD轉換程序。
<2.一像素之一電路組態之實例>
圖2展示像素11之一等效電路。
像素11包含作為一光電轉換器件之一光二極體21、一第一轉移電晶體22、一記憶體單元(MEM)23、一第二轉移電晶體24、一浮動擴散區(FD)25、一重設電晶體26、一放大電晶體27、一選擇電晶體28及一放電電晶體29。
光二極體21係一光電轉換單元，其根據所接收之一光量產生電荷(信號電荷)並累積該電荷。光二極體21之一陽極端子接地，且光二極體21之一陰極端子透過第一轉移電晶體22連接至記憶體單元23。此外，光二極體21之陰極端子亦連接至放電電晶體29。
當藉由一轉移信號TRX開啟第一轉移電晶體22時，第一轉移電晶體22讀出由光二極體21產生之電荷，並將該電荷轉移至記憶體單元23。當該電荷轉移至FD 25時，記憶體單元23作為暫時累積該電荷之一電荷累積單元。當藉由一轉移信號TRG開啟第二轉移電晶體24時，第二轉移電晶體24將保持於記憶體單元23中之電荷轉移至FD 25。
FD 25係一電荷保持單元，其保持自記憶體單元23讀出之電荷以將該電荷讀出為一信號。當藉由一重設信號RST開啟重設電晶體26 時，將保持於FD 25中之電荷放電至一恆定電壓源VDD，且藉此重設電晶體26重設FD 25之一電位。
放大電晶體27根據FD 25之電位輸出像素信號。即，放大電晶體27將負載MOS 14組態為一恆定電流源及源極隨耦電路，且根據保持於FD 25中之電荷展示一位準之像素信號透過選擇電晶體28自放大電晶體27輸出至ADC 15。
當藉由一選擇信號SEL選擇像素11時，選擇電晶體28開啟，且透過垂直信號線13將像素11之像素信號輸出至ADC 15。當藉由一放電信號OFG開啟放電電晶體29時，放電電晶體29將累積於光二極體21中之非必要電荷放電至恆定電壓源VDD。轉移信號TRX及TRG、重設信號RST、選擇信號SEL及放電信號OFG受垂直掃描電路3控制，且透過水平信號線12供應(圖1)。
將簡述像素11之操作。
首先，在開始一曝光之前，將具有一高位準之放電信號OFG供應至放電電晶體29，且藉此開啟放電電晶體29，將累積於光二極體21中之電荷放電至恆定電壓源VDD，並重設光二極體21。
在重設光二極體21之後，藉由具有一低位準之放電信號OFG關閉放電電晶體29，並開始在所有像素中曝光。
當經過預先設定之一預定曝光時間時，在像素陣列單元4之所有像素中，藉由第一轉移信號TRX開啟第一轉移電晶體22，並將累積於光二極體21中之電荷轉移至記憶體單元23。
當關閉第一轉移電晶體22之後，在ADC 15中以列為單元循序地讀出保持於各像素11之記憶體單元23中之電荷。對於讀出操作，藉由第二轉移信號TRG開啟依列讀出之像素11之第二轉移電晶體24，並將保持於記憶體單元23中之電荷轉移至FD 25。因此，藉由選擇信號SEL開啟選擇電晶體28，且藉此透過選擇電晶體28將根據保持於FD 25中之電荷展示位準之信號自放大電晶體27輸出至ADC 15。
<3.根據一第一實施例之像素結構>
像素11可採用在下文中展示為一第一實施例至一第四實施例之像素結構之任何一者。首先，將描述根據第一實施例之像素11。
圖3係繪示根據像素11之第一實施例之像素結構之一截面視圖。
圖3中所示之像素11之結構之截面視圖係在複數個像素11共用FD 25之情況下之截面視圖，且展示共用FD 25之兩個相鄰像素之截面視圖。
在圖3中，圖式下方係一半導體基板之一後表面側(其係一光入射側)，且圖式上方對應於在其上形成一佈線層之半導體基板之一表面側。因此，圖3中所示之像素11具有一後表面輻射型之像素結構。
在各像素11中，例如在一P型(第一導電型)半導體區域(半導體基板)31內，形成一N型(第二導電型)半導體區域32，且藉此形成光二極體21。
在作為光二極體21之一電荷累積區域之N型半導體區域32內，將基板後表面側(圖式下面)之區域調整為具有一高濃度之N型(N+)半導體區域，且將基板表面側(圖式上面)之區域調整為具有一低濃度之N型(N-)半導體區域。
此外，在一P型半導體區域31當中，在半導體基板之一後側表面附近，形成其濃度高於一內區域之濃度之一P型(P+)半導體區域33。
此外，亦在N型半導體區域32之一基板表面側上形成具有一高濃度之一P型(P+)半導體區域34。
在半導體基板表面側之一介面上，由二氧化矽(SiO2)等形成一閘極絕緣膜35。
在圖式中作為相鄰像素11之間的一邊界之一中心部分之基板表面側之介面上，形成作為FD 25之具有一高濃度之一N型(N+)半導體區 域36。
因此，在作為光二極體21之電荷累積區域之N型半導體區域32與作為FD 25之具有一高濃度之N型(N+)半導體區域36之間，形成自基板表面側之介面埋入直至一預定深度之第一轉移電晶體22之一閘極電極37。其閘極電極經形成為自基板表面側之介面埋入直至預定深度之電晶體稱為縱向型電晶體。
在對置於第一轉移電晶體22之閘極電極37之光二極體21側之FD 25側上，形成作為記憶體單元23之一N型半導體區域38。據此，於在一平坦表面方向上遠離FD 25之一位置處形成記憶體單元23。此外，在作為記憶體單元23之N型半導體區域38內，將基板後表面側之區域調整為具有一低濃度之N型(N-)半導體區域，且將基板表面側之區域調整為具有一高濃度之N型(N+)半導體區域。
在作為記憶體單元23之N型半導體區域38與閘極絕緣膜35之間形成具有一高濃度之一P型(P+)半導體區域39。
此外，在作為記憶體單元23之N型半導體區域38與作為FD 25之具有一高濃度之N型(N+)半導體區域36之間的閘極絕緣膜35上，形成第二轉移電晶體24之一閘極電極40。
例如，在第一轉移電晶體22之閘極電極37及第二轉移電晶體24之閘極電極40中，使用具有一光屏蔽能力之一金屬材料，諸如鎢(W)及銅(Cu)。此外，在閘極電極37及閘極電極40中，亦可使用多晶矽(Poly-Si)。
因此，在包含第一轉移電晶體22之閘極電極37及第二轉移電晶體24之閘極電極40之閘極絕緣膜35頂部處，形成由複數個佈線層41及一層間絕緣膜42組成之一多層佈線層43。
另一方面，在作為半導體基板(半導體區域31)之光入射側之後表面側上，形成一平坦化膜44，且在平坦化膜44內之部分區域上形成一 光屏蔽膜45。在相對於作為記憶體單元23之N型半導體區域38及作為FD 25之具有一高濃度之N型(N+)半導體區域36之位置處形成光屏蔽膜45以防止光入射。
省略其闡釋，但在平坦化膜44更下面(光入射側)上形成一彩色濾光片及一晶片上透鏡。
<4.像素之平面視圖>
圖4A係自多層佈線層43側查看四個相鄰像素11時截取之一平面視圖。
如圖4A中所示，在四個像素11之中心部分中，配置作為FD 25之具有一高濃度之N型(N+)半導體區域36，且固態成像器件1採用配置以與四個相鄰像素11共用一個FD 25之組態。
接著，在共用一個FD 25之四個像素11之各者中，第二轉移電晶體24之閘極電極40及第一轉移電晶體22之閘極電極37依其次序配置為接近該FD 25。此外，在圖4A中，第一轉移電晶體22之閘極電極37內之虛線展示其中閘極電極37埋入P型半導體區域31中之區域。
此外，在其中像素11之FD 25配置為具有一矩形形狀之區域之隅角之一對角之一隅角上，形成用於將電荷放電之放電電晶體29之一閘極電極51及連接至恆定電壓源VDD之一N型(N+)半導體區域52。
圖4B係自光入射側查看其中形成四個相鄰像素11之光屏蔽膜45之平坦表面時截取之一平面視圖。
如圖4B中所示，光屏蔽膜45形成於一平坦表面中直至在一深度方向上挖入之第一轉移電晶體22之閘極電極37之外，且藉此可防止作為記憶體單元23之N型半導體區域38及作為FD 25之具有一高濃度之N型(N+)半導體區域36中的光入射。在各像素11之邊界上，用於防止來自相鄰像素11之光入射之一像素間光屏蔽膜61係由相同於光屏蔽膜45之材料形成。
如上所述，在固態成像器件1之像素11中，作為記憶體單元23之N型半導體區域38沿縱向型之第一轉移電晶體22之閘極電極37之一側壁形成為一縱長形狀。藉此，當保證光二極體21之一平坦表面區域大於記憶體單元23之平坦表面區域時，可達成像素11之細化。此外，由於第一轉移電晶體22之閘極電極37係由具有一光屏蔽能力之材料形成，故可屏蔽來自光二極體21之入射光。
因此，根據本發明技術，可達成像素11之細化，且實現亦可應用於後表面輻射型之結構。
<5.像素之特徵>
圖5A及圖5B係描述第一轉移電晶體22之一轉移通道之圖。
當藉由轉移信號TRX(如由圖5A中之一粗線之一箭頭所示)開啟第一轉移電晶體22時，累積於作為光二極體21之N型半導體區域32中之電荷透過第一轉移電晶體22之閘極電極37之一底部部分轉移至記憶體單元23之N型半導體區域38。此外，如圖5B中所示，一些電荷亦自閘極電極37之一側轉移至N型半導體區域38。然而，電荷之主轉移通道係閘極電極37之底部部分。
圖6A係繪示在基板之深度方向上作為光二極體21之電荷累積區域之N型半導體區域32之電位之一圖。
如上所述，在作為光二極體21之電荷累積區域之N型半導體區域32內，將基板後表面側之區域調整為具有一高濃度之N型(N+)半導體區域，且將基板表面側之區域調整為具有一低濃度之N型(N-)半導體區域。
據此，如圖6A中所示，在光二極體21中，大約在接近於第一轉移電晶體22之閘極電極37之底部部分之基板後表面側，電位變高。藉此，在N型半導體區域32內，電荷主要累積於基板後表面側中。
藉由調整形成上述光二極體21之電荷累積區域之N型半導體區域 32之一雜質濃度，在像素11中，電荷自光二極體21轉移至記憶體單元23更容易。
圖6B係繪示在開啟第一轉移電晶體22時在基板之深度方向上作為記憶體單元23之N型半導體區域38之電位之一圖。
如上所述，在作為記憶體單元23之N型半導體區域38內，將基板後表面側之區域調整為具有一低濃度之N型(N-)半導體區域，且將基板表面側之區域調整為具有一高濃度之N型(N+)半導體區域。
據此，如圖6B中所示，在記憶體單元23中，大約在接近於作為FD 25之具有一高濃度之N型(N+)半導體區域36之基板表面側，電位變高。藉此，在N型半導體區域38內，電荷主要累積於基板表面側中。
藉由調整形成上述記憶體單元23之電荷累積區域之N型半導體區域38之雜質濃度，在像素11中，電荷自記憶體單元23轉移至FD 25更容易。
如上所述，在像素11中，採用可藉由調整電荷累積區域之雜質濃度而達成像素細化且促成電荷轉移之組態。
<6.用於製造一像素之方法>
接著，參考圖7至圖13，將描述用於製造固態成像器件1之像素11之一方法。
首先，如圖7中所示，例如將一P型離子(諸如硼(B))注入至在一SOI(絕緣體上覆矽)基板71(其係一薄膜)上具有一低濃度之一N型(N-)矽層71A中之預定深度之區域中，且藉此形成具有一高濃度之一P型(P+)半導體區域33。
此外，如圖7中所示，例如將一N型離子(諸如磷(P)及砷(As))注入至N型矽層71A之一預定區域中，且藉此在作為光二極體21之電荷累積區域之N型半導體區域32內形成具有一高濃度之一N型(N+)半導體 區域32A。
隨後，如圖8中所示，在SOI基板71上，藉由磊晶生長形成一N型矽層72。此外，取代參考圖7及圖8所述之程序，在高加速能量下將離子注入至一厚膜之矽基板中，且藉此可形成類似於圖8之結構。
接著，如圖9中所示，將N型離子注入至藉由磊晶生長形成之N型矽層72之具有一高濃度之N型(N+)半導體區域32A之一上部分中，且藉此形成在光二極體21之基板表面側上具有一低濃度之一N型(N-)半導體區域32B。藉此，製成由具有一高濃度之N型(N+)半導體區域32A及具有一低濃度之N型(N-)半導體區域32B組成之光二極體21之半導體區域32。此外，由於N型離子相對於N型矽層72進一步注入至半導體區域32B中，故半導體區域32B之N型雜質濃度高於N型矽層72之N型雜質濃度。
此外，在形成N型半導體區域32B的同時，將N型離子注入至N型矽層72之預定區域中，且藉此亦形成作為記憶體單元23之N型半導體區域38。
此外，將P型離子注入至N型矽層72之光二極體21之N型半導體區域32與記憶體單元23之N型半導體區域38之間的區域中，且注入至鄰近於其之N型半導體區域38之間的區域中，且藉此形成P型半導體區域31。因此，僅光二極體21之N型半導體區域32B之上部分及僅記憶體單元23之N型半導體區域38之上部分變為藉由磊晶生長形成之一N型半導體區域73。
接著，如圖10中所示，自基板表面側挖入光二極體21之半導體區域32與記憶體單元23之半導體區域38之間的P型半導體區域31之預定區域直至幾乎相同於記憶體單元23之半導體區域38之深度。因此，在於基板表面側之整個表面上形成閘極絕緣膜35之後，形成第一轉移電晶體22之閘極電極37及第二轉移電晶體24之閘極電極40。
接著，如圖11中所示，相對於光二極體21之半導體區域32及記憶體單元23之半導體區域38之上部分中之N型半導體區域73注入P型離子，且藉此形成具有一高濃度之P型(P+)半導體區域34及39。
此外，在兩個相鄰像素之兩個第二轉移電晶體24之閘極電極40之間相對於P型半導體區域31注入N型離子，且藉此形成作為FD 25之具有一高濃度之N型(N+)半導體區域36。在該程序中，亦同時形成圖4A及圖4B中用於將電荷放電之N型(N+)半導體區域52。
此外，在注入N型離子以形成作為FD 25之具有一高濃度之N型(N+)半導體區域36的同時，亦將N型離子注入至記憶體單元23之半導體區域38之上部分中，且相對於半導體區域38形成在深度方向上變化之一濃度差。
此外，可在如參考圖10所述形成閘極絕緣膜35、第一轉移電晶體22之閘極電極37及第二轉移電晶體24之閘極電極40之前執行參考圖11所述之N型離子注入及P型離子注入之程序。
接著，如圖12中所示，形成由複數個佈線層41及層間絕緣膜42組成之多層佈線層43。因此，如圖13中所示，在於基板後表面側上形成平坦化膜44及光屏蔽膜45之後，在平坦化膜44之更下面(光入射側)上形成圖式中未展示之彩色濾光片及晶片上透鏡。
依上述方式，可製造固態成像器件1之像素11。
<7.根據一第二實施例之像素結構>
接著，將描述根據一第二實施例之像素11。
圖14係繪示根據像素11之第二實施例之像素結構之一截面視圖。
在圖14中，相同參考符號附屬於對應於圖3中所示之第一實施例之部分，且適當省略其描述。
在圖14之第二實施例中，不同於第一實施例之處在於第二轉移電晶體24不是平坦表面型且依相同於第一轉移電晶體22之方式形成為 縱向型。即，在圖14中，第二轉移電晶體24之一閘極電極81自基板表面側之介面形成直至幾乎相同於記憶體單元23之N型半導體區域38之深度。
因此，第一轉移電晶體22及第二轉移電晶體24兩者可形成為經挖入直至幾乎相同於包含縱長形狀之閘極電極之記憶體單元23之深度之縱向型電晶體。
<8.根據一第三實施例之像素結構>
接著，將描述根據一第三實施例之像素11。
圖15係繪示根據像素11之第三實施例之像素結構之一截面視圖。
此外，在圖15中，相同參考符號亦附屬於對應於圖3中所示之第一實施例之部分，且適當省略其描述。
在圖15之第三實施例中，不同於第一實施例之處在於第一轉移電晶體22之一閘極電極91未經形成直至幾乎相同於記憶體單元23之N型半導體區域38之深度之深度且穿過P型半導體區域31。在此情況中，電荷自光二極體21至記憶體單元23之轉移通道僅係圖5中所示之第一轉移電晶體22之側壁。
<9.根據一第四實施例之像素結構>
接著，將描述根據一第四實施例之像素11。
圖16係繪示根據像素11之第四實施例之像素結構之一截面視圖。
此外，在圖16中，相同參考符號亦附屬於對應於圖3中所示之第一實施例之部分，且適當省略其描述。
在圖16之第四實施例中，不同於第一實施例之處在於第二轉移電晶體24不是平坦表面型且形成為縱向型。此外，不同於圖14之第二實施例之處在於第二轉移電晶體24之一閘極電極101未經形成直至幾乎相同於作為記憶體單元23之N型半導體區域38之深度之深度且經形成直至N型半導體區域38中間之深度。
換言之，在第四實施例中，作為縱向型電晶體之第一轉移電晶體22之閘極電極37之深度不同於第二轉移電晶體24之閘極電極101之深度。若第二轉移電晶體24之閘極電極101之深度不深於記憶體單元23之N型半導體區域38之深度，則第二轉移電晶體24之閘極電極101之深度可能係良好的。
由於第一轉移電晶體22形成為根據上述第二實施例至第四實施例之任何一者之縱向型，故可達成像素之細化，且實現亦可應用於後表面輻射型之結構。
<10.應用本發明技術之一電子裝置之組態實例>
本發明技術不限於應用於固態成像器件。即，本發明技術通常可應用於使用一影像捕獲單元(光電轉換單元)中之固態成像器件之一電子裝置，諸如一數位靜態相機、一視訊攝影機等、具有一成像功能之一行動終端裝置及使用一影像讀取單元中之固態成像器件之一影印機之一成像裝置。固態成像器件可形成為如一晶片之形式，且可形成為與一成像單元、一信號處理單元或一光學系統封裝在一起之具有一成像功能之一模組形狀之形式。
圖17係繪示作為應用本發明技術之電子裝置之成像裝置之一組態實例之一方塊圖。
圖17之一成像裝置200包含：一光學單元201，其係由一透鏡群組等組成；一固態成像器件(影像拾取器件)202，其中採用上述像素11之各組態；及一DSP(數位信號處理器)電路203，其係一相機信號處理電路。此外，成像裝置200亦包含一圖框記憶體204、一顯示單元205、一記錄單元206、一操作單元207及一電力供應單元208。DSP電路203、圖框記憶體204、顯示單元205、記錄單元206、操作單元207及電力供應單元208透過一匯流排線209連接至彼此。
光學單元201捕獲來自一物體之入射光(影像光)，並在固態成像 器件202之一成像表面上形成一影像。固態成像器件202藉由一像素單元將一定光量之入射光(影像結合其藉由光學單元201形成於成像表面上)轉換成一電信號，並將經轉換之信號輸出為一像素信號。圖1之固態成像器件1可用作固態成像器件202。
例如，顯示單元205係由一面板型顯示器件(諸如液晶面板及一有機EL(電致發光)面板)組成，且顯示一移動影像或一靜態影像(其中藉由固態成像器件202使影像成像)。記錄單元206將移動影像或靜態影像(其中藉由固態成像器件202使影像成像)記錄於一記錄媒體上，諸如一硬碟及一半導體記憶體。
在一使用者操作下，操作單元207對於保持於成像裝置200中之各種功能發佈一操作指令。電力供應單元208對供應目標供應各種電源，其等作為DSP電路203、圖框記憶體204、顯示單元205、記錄單元206及操作單元207之操作電源供應器。
此外，本發明技術不限於應用於偵測可見光之入射光量之分佈並使其分佈成像為一影像之固態成像器件。廣義上講，本發明通常可應用於諸如以下裝置之固態成像器件：使紅外線、X射線、顆粒等之入射量之分佈成像為一影像之固態成像器件；及偵測其他物理量(諸如壓力及靜電容量)之分佈並使其分佈成像為一影像之固態成像器件(物理量分佈偵測器件)，諸如一指紋偵測感測器。
本發明技術之實施例不限於上述實施例，必要時適當組合上述像素之各組態之部分，或可在範疇內作出各種修改，而未悖離本發明技術之主旨。
此外，在上述實例中，描述後表面輻射型之像素結構，但本發明技術亦可應用於表面輻射型之像素結構。
在上述實例中，描述將第一導電型設定為P型、將第二導電型設定為N型且將一電子設定為信號電荷之固態成像器件，但本發明技術 亦可應用於將一正電洞設定為信號電荷之固態成像器件。即，可在將第一導電型設定為N型且將第二導電型設定為P型之相反導電型之半導體區域中組態上述各半導體區域。
此外，本發明技術可採用以下組態。
(1)一種固態成像器件，其包括：一像素，該像素包含：一光電轉換單元；一電荷累積單元，其累積由該光電轉換單元產生之電荷；一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；其中該第一轉移電晶體之一閘極電極自一半導體基板之一第一表面延伸至該半導體基板內之一預定第一深度，該第一表面與該半導體基板之一光接收表面對置，且其中該電荷累積單元鄰近於埋入該半導體基板內之該第一轉移電晶體之該閘極電極之一側壁而延伸至一第二深度。
(2)如上述(1)之固態成像器件，其進一步包括：一電荷保持單元，其中該電荷保持單元在平行於該半導體基板之該光接收表面之一方向上與該電荷累積單元分隔。
(3)如上述(1)之固態成像器件，其中該電荷累積單元形成於該第一轉移電晶體之一電荷保持單元側上，且其中該光電轉換單元係在該第一轉移電晶體之一對置側上。
(4)如上述(1)之固態成像器件，其中當開啟該第一轉移電晶體時，調整該電荷累積單元以調低該電荷累積單元之一光入射側之一電位。
(5)如上述(1)之固態成像器件，其中調整該光電轉換單元以調高一光入射側之一電位。
(6)如上述(1)之固態成像器件，其進一步包括：一電荷保持單元；及一光屏蔽膜，其係在該電荷累積單元及該電荷保持單元之一光入射側上。
(7)如上述(1)之固態成像器件，其中該第一轉移電晶體之一轉移通道形成於該閘極電極之一側壁附近。
(8)如上述(1)之固態成像器件，其中該第一轉移電晶體之一轉移通道形成於該閘極電極之一底部部分附近。
(9)如上述(1)之固態成像器件，其中該第一轉移電晶體之該閘極電極係由具有一光屏蔽能力之一材料形成。
(10)如上述(1)之固態成像器件，其進一步包括：一電荷保持單元，其保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元。
(11)如上述(10)之固態成像器件，其中該第二轉移電晶體之一閘極電極經形成為埋入在該半導體基板之一深度方向上。
(12)如上述(11)之固態成像器件，其中該第二轉移電晶體之該閘極電極之一深度相同於該第一轉移電晶體之該閘極電極之一深度。
(13)如上述(11)之固態成像器件，其中該第二轉移電晶體之該閘極電極之一深度淺於該第一轉移電晶體之該閘極電極之一深度。
(14)如上述(10)之固態成像器件，其中該第一轉移電晶體之該閘極電極穿過該半導體基板。
(15)如上述(14)之固態成像器件，其中該第二轉移電晶體之一閘極電極經形成為埋入在該半導體基板之一深度方向上，且其中該第二轉移電晶體之該閘極電極之一深度淺於該第一轉移電晶體之該閘極電極之一深度。
(16)如上述(1)之固態成像器件，其中在平行於該半導體基板之一光入射側之一個維度上，該電荷累積單元小於該光電轉換單元。
(17)如上述(1)之固態成像器件，其中該電荷保持單元經組態以被鄰近於該像素之其他像素共用。
(18)如上述(1)之固態成像器件，其中該第一轉移電晶體之該閘極電極之該第一深度相同於該電荷累積單元之該第二深度。
(19)一種用於製造一固態成像器件之方法，其包括：形成一像素，其包含一光電轉換單元，該光電轉換單元根據所接收之一光量產生一電荷；形成一電荷累積單元，其累積由該光電轉換單元產生之該電荷；形成一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；形成該第一轉移電晶體之一閘極電極，其中該第一轉移電晶體之該閘極電極自一半導體基板之一第一表面延伸至該半導體基板內之一預定第一深度，該第一表面與該半導體基板之一光接收表面對置，且其中該電荷累積單元鄰近於埋入該半導體基板內之該第一轉移電晶體之該閘極電極之一側壁而延伸至一第二深度。
(20)如上述(19)之方法，其進一步包括：形成一電荷保持單元，其保持該電荷以將該電荷讀出為一信號；及形成一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元。
(21)一種電子裝置，其包括：一固態成像器件，其中該固態成像器件包含一像素，該像素包含：一光電轉換單元；一電荷累積單元，其累積由該光電轉換單元產生之電荷；一第一轉移電晶體，其將該光電轉換單元之該電荷轉移至該電荷累積單元；其中該第一轉移電晶體之一閘極電極自一半導體基板之一第一表面延伸至該半導體基板內之一預定第一深度，該第一表面與該半導體基板之一光接收表面對置，且 其中該電荷累積單元鄰近於埋入該半導體基板內之該第一轉移電晶體之該閘極電極之一側壁而延伸至一第二深度。
(22)如上述(21)之電子裝置，其進一步包括：一電荷保持單元，其保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之該電荷轉移至該電荷保持單元。
(23)如上述(21)之電子裝置，其中該第一轉移電晶體之該閘極電極之該第一深度相同於該電荷累積單元之該第二深度。
熟悉此項技術者應瞭解，各種修改、組合、子組合及替代可取決於設計要求及其他因素而發生，只要其等在隨附申請專利範圍或其等效物之範疇內。

Claims (16)

  1. 一種固態成像器件，其包括：一像素，其包含：一光電轉換單元，其根據受光量而產生並累積電荷；一電荷累積單元，其累積由該光電轉換單元產生之電荷；一第一轉移電晶體，其將該光電轉換單元之電荷轉移至該電荷累積單元；一電荷保持單元，其形成於與該電荷累積單元平行方向分開之位置，保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之電荷轉移至該電荷保持單元；其中該第一轉移電晶體之一閘極電極埋入自一半導體基板界面至一預定之深度而形成；且該電荷累積單元以沿於埋入該半導體基板內之該第一轉移電晶體之閘極電極之一側壁而於深度方向延伸之縱長形狀而形成於與該第一轉移電晶體之該光電轉換單元側相反之該電荷保持單元側。
  2. 如請求項1之固態成像器件，其中當開啟該第一轉移電晶體時，該電荷累積單元以調低該縱長形狀之一光入射側之一電位之方式調整。
  3. 如請求項1之固態成像器件，其中該光電轉換單元以調高一光入射側之一電位之方式調整。
  4. 如請求項1之固態成像器件，其中在該電荷累積單元及該電荷保持單元之一光入射側形成一光屏蔽膜。
  5. 如請求項1之固態成像器件，其中該第一轉移電晶體之一轉移通道形成於閘極電極之一側壁附近。
  6. 如請求項1之固態成像器件，其中該第一轉移電晶體之一轉移通道形成於閘極電極之一底部附近。
  7. 如請求項1之固態成像器件，其中該第一轉移電晶體之閘極電極係由具有一光屏蔽能力之一材料形成。
  8. 如請求項1之固態成像器件，其中該第二轉移電晶體之一閘極電極經形成為埋入在該半導體基板之一深度方向上。
  9. 如請求項8之固態成像器件，其中該第二轉移電晶體之閘極電極之一深度相同於該第一轉移電晶體之閘極電極之一深度。
  10. 如請求項8之固態成像器件，其中該第二轉移電晶體之閘極電極之一深度淺於該第一轉移電晶體之閘極電極之一深度。
  11. 如請求項1之固態成像器件，其中該第一轉移電晶體之閘極電極穿過該半導體基板。
  12. 如請求項1之固態成像器件，其中該電荷累積單元之平面方向之區域小於該光電轉換單元之平面方向之區域。
  13. 如請求項1之固態成像器件，其中該電荷保持單元經組態以被鄰近之其他像素共用。
  14. 如請求項1之固態成像器件，其中該固態成像器件係後表面輻射型。
  15. 一種用於製造一固態成像器件之方法，其包括：形成一像素，其包含一光電轉換單元，該光電轉換單元根據所接收之一光量產生一電荷；一電荷累積單元，其累積由該光電轉換單元產生之該電荷；一第一轉移電晶體，其將該光電轉換單元之電荷轉移至該電荷累積單元；一電荷保持單元，其形成於與該電荷累積單元平行方向分開之位置，保持該電荷以將 該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之電荷轉移至該電荷保持單元；形成該第一轉移電晶體之一閘極電極，其中該第一轉移電晶體之該閘極電極埋入自一半導體基板界面至一預定之深度，並且該電荷累積單元以沿於埋入該半導體基板內之該第一轉移電晶體之閘極電極之一側壁而於深度方向延伸之縱長形狀而形成於與該第一轉移電晶體之該光電轉換單元側相反之該電荷保持單元側。
  16. 一種電子裝置，其包括：一固態成像器件，其中該固態成像器件包含一像素，該像素包含：一光電轉換單元，其根據受光量而產生並累積電荷；一電荷累積單元，其累積由該光電轉換單元產生之電荷；一第一轉移電晶體，其將該光電轉換單元之電荷轉移至該電荷累積單元；一電荷保持單元，其形成於與該電荷累積單元平行方向分開之位置，保持該電荷以將該電荷讀出為一信號；及一第二轉移電晶體，其將該電荷累積單元之電荷轉移至該電荷保持單元；其中該第一轉移電晶體之一閘極電極埋入自一半導體基板界面至一預定之深度而形成；且該電荷累積單元以沿於埋入該半導體基板內之該第一轉移電晶體之閘極電極之一側壁而於深度方向延伸之縱長形狀而形成於與該第一轉移電晶體之該光電轉換單元側相反之該電荷保持單元側。
TW103132308A 2013-10-23 2014-09-18 固態成像器件及其製造方法以及電子裝置 TWI645551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013220141A JP6138661B2 (ja) 2013-10-23 2013-10-23 固体撮像素子およびその製造方法、並びに電子機器
JP2013-220141 2013-10-23

Publications (2)

Publication Number Publication Date
TW201523853A TW201523853A (zh) 2015-06-16
TWI645551B true TWI645551B (zh) 2018-12-21

Family

ID=51862495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132308A TWI645551B (zh) 2013-10-23 2014-09-18 固態成像器件及其製造方法以及電子裝置

Country Status (5)

Country Link
US (1) US9985068B2 (zh)
JP (1) JP6138661B2 (zh)
KR (4) KR102499590B1 (zh)
TW (1) TWI645551B (zh)
WO (1) WO2015059898A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP7125345B2 (ja) * 2016-07-06 2022-08-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
IT201600083804A1 (it) 2016-08-09 2018-02-09 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore
WO2018083990A1 (ja) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器
FR3060250B1 (fr) * 2016-12-12 2019-08-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'image pour capter une image en 2d et une profondeur
KR102662585B1 (ko) 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
KR102473149B1 (ko) 2017-11-13 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
US11916095B2 (en) 2018-04-16 2024-02-27 Sony Semiconductor Solutions Corporation Imaging device and method of manufacturing imaging device
KR102446297B1 (ko) * 2018-05-02 2022-09-23 에스케이하이닉스 주식회사 엑스트라 트랜스퍼 트랜지스터 및 엑스트라 플로팅 디퓨전 영역을 포함하는 이미지 센서
WO2020022054A1 (ja) * 2018-07-24 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
EP4246990A3 (en) 2018-07-31 2023-10-11 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
US10566359B1 (en) * 2018-08-22 2020-02-18 Omnivision Technologies, Inc. Variably biased isolation structure for global shutter pixel storage node
JP2020035916A (ja) * 2018-08-30 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP7280034B2 (ja) * 2018-12-03 2023-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR102560775B1 (ko) * 2018-12-20 2023-07-28 삼성전자주식회사 이미지 센서
US11784200B2 (en) * 2019-07-02 2023-10-10 SK Hynix Inc. Image sensing device having multiple transfer gate structure
JP2021019171A (ja) * 2019-07-24 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
TW202230769A (zh) * 2020-12-11 2022-08-01 日商索尼半導體解決方案公司 受光元件、受光裝置及電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114273A (ja) * 2008-11-06 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
US20110187911A1 (en) * 2010-01-29 2011-08-04 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
WO2013088983A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US8445944B2 (en) * 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device
JP2006311515A (ja) * 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
US8289427B2 (en) 2006-11-30 2012-10-16 National University Corporation Shizuoka University Semiconductor range-finding element and solid-state imaging device
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5374941B2 (ja) * 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5493669B2 (ja) * 2009-10-07 2014-05-14 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
KR101968197B1 (ko) * 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114273A (ja) * 2008-11-06 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
US20110187911A1 (en) * 2010-01-29 2011-08-04 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
WO2013088983A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器

Also Published As

Publication number Publication date
KR102318462B1 (ko) 2021-10-28
KR20160077055A (ko) 2016-07-01
KR20240023207A (ko) 2024-02-20
JP2015082592A (ja) 2015-04-27
JP6138661B2 (ja) 2017-05-31
WO2015059898A1 (en) 2015-04-30
KR20210130248A (ko) 2021-10-29
KR20230025932A (ko) 2023-02-23
US20160268322A1 (en) 2016-09-15
TW201523853A (zh) 2015-06-16
US9985068B2 (en) 2018-05-29
KR102499590B1 (ko) 2023-02-14

Similar Documents

Publication Publication Date Title
TWI645551B (zh) 固態成像器件及其製造方法以及電子裝置
US11315976B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
TWI505453B (zh) 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5335271B2 (ja) 光電変換装置及びそれを用いた撮像システム
CN106851136B (zh) 摄像设备和摄像系统
US20120235212A1 (en) Backside-illuminated (bsi) image sensor with reduced blooming and electrical shutter
US10854660B2 (en) Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
JP7316046B2 (ja) 光電変換装置およびカメラ
JP2015111728A (ja) 光電変換装置及びそれを用いた撮像システム
JP5701344B2 (ja) 光電変換装置及びそれを用いた撮像システム
WO2022201861A1 (ja) 撮像素子及び撮像装置
US11222918B1 (en) Image sensor
JP2017103429A (ja) 撮像装置、および、撮像システム