TW201637190A - 固體攝像裝置及電子機器 - Google Patents

固體攝像裝置及電子機器 Download PDF

Info

Publication number
TW201637190A
TW201637190A TW105106560A TW105106560A TW201637190A TW 201637190 A TW201637190 A TW 201637190A TW 105106560 A TW105106560 A TW 105106560A TW 105106560 A TW105106560 A TW 105106560A TW 201637190 A TW201637190 A TW 201637190A
Authority
TW
Taiwan
Prior art keywords
wiring
solid
imaging device
state imaging
layer
Prior art date
Application number
TW105106560A
Other languages
English (en)
Inventor
Hajime Yamagishi
Kiyotaka Tabuchi
Masaki Okamoto
Takashi Oinoue
Minoru Ishida
Shota HIDA
Kazutaka Yamane
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201637190A publication Critical patent/TW201637190A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本技術係關於可提高畫質之固體攝像裝置及電子機器。 固體攝像裝置包含：像素區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層。第2配線較第1配線形成於下層，屏蔽層至少較第1配線形成於下層。本技術例如可應用於CMOS圖像感測器。

Description

固體攝像裝置及電子機器
本技術係關於一種固體攝像裝置及電子機器，尤其是關於可提高畫質之固體攝像裝置及電子機器。
近年來，數位相機之普及逐漸推進。伴隨於此，數位相機之中心零件即固體攝像裝置(圖像感測器)之需求逐漸提高。於固體攝像裝置之性能方面，正推進用以實現高畫質化及高功能化之技術開發。
另一方面，具有攝像功能之移動終端(移動電話、PDA(Personal Digital Assistant：個人數位助理)、筆記型PC(Personal Computer，個人電腦)、或平板PC等)之普及亦在推進。伴隨於此，為了提高該等移動終端之移動性，固體攝像裝置或構成其之零件之小型化、輕量化、及薄型化正在推進。進而，為了擴大該等移動終端之普及，固體攝像裝置或構成其之零件之低成本化亦在推進。
一般而言，固體攝像裝置(例如MOS(Metal Oxide Semiconductor：金屬氧化物半導體)型固體攝像裝置)藉由於矽基板之受光面側形成光電轉換部或放大電路、多層配線層，並於其上形成彩色濾光片或晶載微透鏡而構成。進而，於其受光面側，藉由接著劑等間隔物貼合蓋玻璃。又，於其受光面之相反側，形成端子。
於該固體攝像裝置，連接對輸出之信號進行特定處理之信號處理電路。隨著固體攝像裝置之多功能化，有於信號處理電路進行之處理增加之傾向。
為了使如此連接有複數個晶片之構成小型化，而採取各種方法。例如，進行藉由SiP(System in Package：系統級封裝)技術，將複數個晶片密封於1個封裝內。籍此，可減小安裝面積，可實現整體構成之小型化。然而，於SiP中，有因連接晶片間之配線而導致傳送距離變長，妨礙高速動作之虞。
然而，例如於專利文獻1中，記載有一種藉由將包含像素區域之第1半導體基板、與包含邏輯電路之第2半導體基板貼合並接合而構成之固體攝像裝置。根據此種構成，可高速傳送信號。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-64709號公報
然而，於專利文獻1之固體攝像裝置中，於謀求提高設置於第2半導體基板之邏輯電路功能之情形時，必須使邏輯電路以大電流、高頻率驅動。
然而，於專利文獻1之固體攝像裝置中，極其近距離地形成像素區域與邏輯電路。因此，邏輯電路之配線(尤其電源線)中產生之磁場施加至像素區域之像素配線(尤其信號線)，導致產生渦流。其結果，導致獲得之圖像產生雜訊。
本技術係鑒於此種狀況而完成者，目的在於提高畫質。
本技術一態樣之固體攝像裝置包含：像素區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層；上述第2配線較上述第1配線形成於下層，上述屏蔽層至少較上述第1配線形成於下層。
上述屏蔽層可藉由相對磁導率為100以上之材料形成。
上述屏蔽層可形成於上述第1配線與上述第2配線之間。
可進而設置第1半導體基板與1個以上之第2半導體基板以第1半導體基板為最上層貼合而成之積層體，且上述第1半導體基板包含上述像素區域及上述第1配線，上述第2半導體基板包含上述第2配線及邏輯電路。
可對上述屏蔽層施加固定電位。
上述屏蔽層可形成於上述第1半導體基板，且連接於上述第1半導體基板之GND。
上述屏蔽層可形成於上述第2半導體基板，且連接於上述第2半導體基板之GND。
上述第1半導體基板包含：第1電極，其於上述第2半導體基板側之面，連接於上述第1配線；上述第2半導體基板包含：第2電極，其於上述第1半導體基板側之面之對應於上述第1電極之位置，連接於上述第2配線；上述第1電極及上述第2電極將上述第1半導體基板與上述第2半導體基板電性連接，上述屏蔽層可以被上述第1電極或上述第2電極貫通之方式形成。
上述屏蔽層可形成為具有與上述像素區域大致相同，或較上述像素區域更大之面積之平坦膜狀。
上述屏蔽層可於上述第2半導體基板中，自上方覆蓋上述第2配線而形成。
上述屏蔽層可較上述第2配線形成於下層。
上述屏蔽層可與上述第2配線之下表面相接而形成。
上述屏蔽層可於同一層中被分割為複數個而形成。
上述屏蔽層可包含形成於其一部分之孔。
上述屏蔽層可具有電磁屏蔽之功能。
本技術之一態樣之電子機器包含固體攝像裝置，其包含：像素 區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層；上述第2配線較上述第1配線形成於下層，上述屏蔽層至少較上述第1配線形成於下層。
於本技術之一態樣中，設置排列有複數個像素之像素區域、第1配線、第2配線、及屏蔽層，第2配線較第1配線形成於下層，屏蔽層至少較第1配線形成於下層。
根據本技術之一態樣，可提高畫質。
1‧‧‧固體攝像裝置
1a‧‧‧固體攝像裝置
1b‧‧‧固體攝像裝置
1c‧‧‧固體攝像裝置
2‧‧‧像素
3‧‧‧像素區域
4‧‧‧垂直驅動電路
5‧‧‧行信號處理電路
6‧‧‧水平驅動電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號線
10‧‧‧水平信號線
12‧‧‧輸入輸出端子
21‧‧‧第1半導體基板
22‧‧‧第2半導體基板
23‧‧‧像素區域
24‧‧‧控制電路
24-1‧‧‧控制電路
24-2‧‧‧控制電路
25‧‧‧邏輯電路
31‧‧‧第1半導體晶圓
32‧‧‧半導體阱區域
33‧‧‧源極/汲極區域
34‧‧‧n型半導體區域
35‧‧‧p型半導體區域
36‧‧‧閘極電極
38‧‧‧元件分離區域
39‧‧‧層間絕緣膜
40‧‧‧配線
41‧‧‧多層配線層
43a‧‧‧第1絕緣薄膜
43b‧‧‧第2絕緣薄膜
44‧‧‧連接導體
45‧‧‧第2半導體晶圓
46‧‧‧半導體阱區域
47‧‧‧源極/汲極區域
48‧‧‧閘極電極
49‧‧‧層間絕緣膜
50‧‧‧元件分離區域
53‧‧‧配線
54‧‧‧連接導體
55‧‧‧多層配線層
57‧‧‧配線
58‧‧‧障壁金屬層
59‧‧‧應力修正膜
60‧‧‧接著劑層
61‧‧‧抗反射膜
62‧‧‧絕緣膜
63‧‧‧遮光膜
67‧‧‧絕緣膜
68‧‧‧連接導體
69‧‧‧導波管材料膜
70‧‧‧導波管
71‧‧‧平坦化膜
72‧‧‧罩膜
73‧‧‧彩色濾光片
74‧‧‧晶載微透鏡
81‧‧‧屏蔽層
82‧‧‧屏蔽層
91‧‧‧Cu電極
92‧‧‧Cu電極
101‧‧‧屏蔽層
102‧‧‧屏蔽層
103‧‧‧屏蔽層
104‧‧‧屏蔽層
200‧‧‧電子機器
201‧‧‧光學透鏡
202‧‧‧快門裝置
203‧‧‧固體攝像裝置
204‧‧‧驅動電路
205‧‧‧信號處理電路
FD‧‧‧浮動擴散區
PD‧‧‧光電二極體
Tr1‧‧‧像素電晶體
Tr2‧‧‧像素電晶體
Tr3‧‧‧MOS電晶體
Tr4‧‧‧MOS電晶體
Tr6‧‧‧MOS電晶體
Tr7‧‧‧MOS電晶體
Tr8‧‧‧MOS電晶體
圖1係表示本技術之固體攝像裝置之構成例之方塊圖。
圖2係對固體攝像裝置之構造進行說明之圖。
圖3係表示第1實施形態之固體攝像裝置之構成例之剖視圖。
圖4係對屏蔽層之材質進行說明之流程圖。
圖5係表示第2實施形態之固體攝像裝置之構成例之剖視圖。
圖6係表示第3實施形態之固體攝像裝置之構成例之剖視圖。
圖7係表示第3實施形態之固體攝像裝置之另一構成例之剖視圖。
圖8係表示第4實施形態之固體攝像裝置之構成例之剖視圖。
圖9係表示第5實施形態之固體攝像裝置之構成例之剖視圖。
圖10係表示第6實施形態之固體攝像裝置之構成例之剖視圖。
圖11A、B係對配線中產生之磁場進行說明之圖。
圖12係表示第7實施形態之固體攝像裝置之構成例之剖視圖。
圖13係表示第8實施形態之固體攝像裝置之構成例之剖視圖。
圖14係對固體攝像裝置之製造步驟進行說明之圖。
圖15係對固體攝像裝置之製造步驟進行說明之圖。
圖16係對固體攝像裝置之製造步驟進行說明之圖。
圖17係對固體攝像裝置之製造步驟進行說明之圖。
圖18係表示本技術之電子機器之構成例之方塊圖。
圖19係表示使用圖像感測器之使用例之圖。
以下，參照圖式對本技術之實施形態進行說明。
<固體攝像裝置之構成>
圖1係表示本技術之固體攝像裝置之構成例之方塊圖。
固體攝像裝置1作為CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)圖像感測器構成。固體攝像裝置1包含：像素區域(像素陣列)3，其於未圖示之半導體基板(例如Si基板)規則地2維狀排列複數個像素2；及周邊電路部。
像素2包含光電轉換部(例如光電二極體)、及複數個像素電晶體(MOS電晶體)。複數個像素電晶體例如可由傳送電晶體、復位電晶體、及放大電晶體之3個電晶體構成。又，複數個像素電晶體亦可追加選擇電晶體由4個電晶體構成。再者，由於單位像素之等效電路與一般者相同，故省略詳細之說明。
又，像素2可作為1個單位像素構成，亦可設為共有像素構造。該像素共有構造為複數個光電二極體共有浮動擴散區、及傳送電晶體以外之其他電晶體之構造。
周邊電路部包含：垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、及控制電路8。
控制電路8接受指令輸入時脈、動作模式等之資料，又，輸出固體攝像裝置1之內部資訊等資料。又，控制電路8基於垂直同步信號、水平同步信號、及主時脈，產生成為垂直驅動電路4、行信號處理電路5及水平驅動電路6等之動作之基準之時脈信號或控制信號。接著，控制電路8將該等信號輸入至垂直驅動電路4、行信號處理電路5及水 平驅動電路6等。
垂直驅動電路4例如藉由移位暫存器構成。垂直驅動電路4選擇像素驅動配線，向經選擇之像素驅動配線供給用以驅動像素之脈衝，並以列單位驅動像素。即，垂直驅動電路4以列單位依序於垂直方向選擇掃描像素區域3之各像素2。接著，垂直驅動電路4通過垂直信號線9將各像素2之光電二極體中基於根據受光量而產生之信號電荷之像素信號供給至行信號處理電路5。
行信號處理電路5例如配置於像素2每行。行信號處理電路5對自1列量之像素2輸出之信號於每個像素行，進行雜訊去除等信號處理。具體而言，行信號處理電路5進行用以去除像素2固有之固定圖案雜訊之CDS(Correlated Double Sampling，相關雙重取樣)、或信號放大、A/D(Analog/Digital，類比/數位)轉換等信號處理。於行信號處理電路5之輸出段，與水平信號線10之間連接並設置有水平選擇開關(未圖示)。
水平驅動電路6例如藉由移位暫存器構成。水平驅動電路6藉由依序輸出水平掃描脈衝，依序選擇行信號處理電路5各者，並使來自行信號處理電路5各者之像素信號輸出至水平信號線10。
輸出電路7對自行信號處理電路5各者通過水平信號線10依序供給之信號，進行信號處理並輸出。輸出電路7有可能僅進行例如緩衝，亦有可能進行黑位準調整、行不均修正、各種數位信號處理等。
輸入輸出端子12與外部進行信號交換。
<固體攝像裝置之構造>
接著，對應用本技術之固體攝像裝置之構造進行說明。
作為第1例，圖2上段所示之固體攝像裝置1a係由第1半導體基板21與第2半導體基板22構成。於第1半導體基板21，搭載有像素區域23與控制電路24。於第2半導體基板22，搭載有包含信號處理電路之邏 輯電路25。而且，藉由將第1半導體基板21與第2半導體基板22相互電性連接，而構成作為1個半導體晶片之固體攝像裝置1a。
作為第2例，圖2中段所示之固體攝像裝置1b係由第1半導體基板21與第2半導體基板22構成。於第1半導體基板21，搭載有像素區域23。於第2半導體基板22，搭載有控制電路24、及包含信號處理電路之邏輯電路25。而且，藉由將第1半導體基板21與第2半導體基板22相互電性連接，而構成作為1個半導體晶片之固體攝像裝置1b。
作為第3例，圖2下段所示之固體攝像裝置1c係由第1半導體基板21與第2半導體基板22構成。於第1半導體基板21，搭載有像素區域23、及控制像素區域23之控制電路24-1。於第2半導體基板22，搭載有控制邏輯電路25之控制電路24-2、及包含信號處理電路之邏輯電路25。而且，藉由將第1半導體基板21與第2半導體基板22相互電性連接，而構成作為1個半導體晶片之固體攝像裝置1c。
<第1實施形態>
圖3係本技術之第1實施形態之固體攝像裝置1之剖視圖。
詳細之說明將於下文敍述，但圖3所示之本實施形態之固體攝像裝置1如圖2之固體攝像裝置1a般，包含像素區域23之第1半導體晶圓31、與包含邏輯電路之第2半導體晶圓45係作為以第1半導體晶圓31為上層貼合之積層體而構成。
第1半導體晶圓31背面朝上與第2半導體晶圓45貼合。即，固體攝像裝置1為積層型之背面照射型固體攝像裝置。
於第1半導體晶圓31，於其表面側(圖中下側)，形成有包含複數條配線40之多層配線層41。配線40作為傳送自形成於像素區域23之各像素輸出之像素信號之信號線而發揮功能。
於第2半導體晶圓45，於其表面側(圖中上側)，形成有多層配線層55，其包含：複數條配線53；及配線57，其具有障壁金屬層58。配 線57作為連接於第2半導體晶圓45之電源之電源線發揮功能。
又，第1半導體晶圓31與第2半導體晶圓45以彼此之多層配線層41與多層配線層55面對面之方式，經由接著劑層60而貼合。
進而，第1半導體晶圓31與第2半導體晶圓45經由連接導體68而電性連接。
具體而言，貫通第1半導體晶圓31之半導體阱區域32，形成到達多層配線層41所需之配線40之連接孔。又，貫通第1半導體晶圓31之半導體阱區域32及層間絕緣膜39，形成到達第2半導體晶圓45之多層配線層55所需之配線57之連接孔。接著，於該等連接孔，埋入一端彼此連結之連接導體68。籍此，將第1半導體晶圓31與第2半導體晶圓45電性連接。
為了與半導體阱區域32絕緣，連接導體68之周圍由絕緣膜67覆蓋。連接導體68連接於未圖示之電極墊片。再者，連接導體68之上部可作為電極墊片構成。
進而，於第1半導體晶圓31，於包含複數條配線40之多層配線層41之表面側(圖中下側)，形成有屏蔽層81。
屏蔽層81藉由具有充分高之相對磁導率之材料形成。即，屏蔽層81具有磁性屏蔽功能。例如，屏蔽層81作為相對磁導率為100,000之鎳鐵合金(Fe-Ni)單層膜形成。又，屏蔽層81可作為使鎳鐵合金、Ta系或Ti系之高熔點金屬積層之積層膜形成。
屏蔽層81可藉由鎳鐵合金以外之材料形成。具體而言，屏蔽層81藉由相對磁導率為100以上之材料，較佳為1,000以上之材料形成即可。例如，如圖4所示，屏蔽層81可藉由鈷(相對磁導率：250)、鎳(相對磁導率：600)、軟鐵(相對磁導率；2,000)、鐵(相對磁導率：5,000)、矽鋼(相對磁導率：7,000)、鎳鐵高導磁率合金(相對磁導率：100,000)、純鐵(相對磁導率：200,000)、超導磁合金(相對磁導率： 1000,000)等形成。
又，屏蔽層81形成為：其膜厚為5nm以上，較佳為20nm以上。藉由將屏蔽層81之膜厚設為適當之膜厚，可藉由其磁性屏蔽之功能獲得使感應電力降低1位數左右之程度之遮蔽性能。
進而，屏蔽層81形成為具有與像素區域23大致相同、或較像素區域23更大之面積之平坦膜狀。換言之，屏蔽層81以自第2半導體晶圓45側觀察，像素區域23成為陰影之方式而形成。
進而，又，設為向屏蔽層81施加固定電位者。例如，屏蔽層81連接於第1半導體晶圓31之GND。具體而言，屏蔽層81經由複數個通孔，與第1半導體晶圓31之GND配線連接。
根據以上構成，第2半導體晶圓45之電源線即配線57中產生之磁場被屏蔽層81遮斷，故可防止施加至第1半導體晶圓31之像素區域23之配線40。籍此，可避免獲得之圖像產生雜訊，從而可提高畫質。
又，於GND位準變動之情形時，處理類比信號之第1半導體晶圓31較第2半導體晶圓45之邏輯電路更容易受到不良影響。因此，藉由將屏蔽層81連接於第1半導體晶圓31之GND，可降低第1半導體晶圓31之GND阻抗。籍此，可使來自以大電流、高頻率驅動之邏輯電路之影響更小。
再者，對屏蔽層81施加固定電位即可。因此，屏蔽層81可連接於例如第1半導體晶圓31之電源、或形成於像素區域23之像素2之電源等。
<第2實施形態>
圖5係本技術之第2實施形態之固體攝像裝置1之剖視圖。
圖5所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖5之固體攝像裝置1中，代替圖3之屏蔽層81，而於第2半導體晶圓45，形成有屏蔽層82。
具體而言，於第2半導體晶圓45，於包含複數條配線53與配線57之多層配線層55之表面側(圖中上側)，形成有屏蔽層82。
再者，屏蔽層82之材料或膜厚設為與圖3之屏蔽層81相同。
屏蔽層82形成為具有與像素區域23大致相同、或較像素區域23更大之面積之平坦膜狀。換言之，屏蔽層82以自多層配線層55側觀察，像素區域23成為陰影之方式而形成。
又，設為對屏蔽層82施加固定電位者。例如，屏蔽層82連接於第3半導體晶圓45之GND。具體而言，屏蔽層82經由複數個通孔，而與第2半導體晶圓45之GND配線連接。
根據此種構成，第2半導體晶圓45之電源線即配線57中產生之磁場被屏蔽層82遮斷，故可防止施加至第1半導體晶圓31之多層配線層41。籍此，可避免獲得之圖像產生雜訊，從而可提高畫質。
又，包含邏輯電路之第2半導體晶圓45與第1半導體晶圓31相比消耗電流更大。因此，藉由將屏蔽層82連接於第2半導體晶圓45之GND，可降低第2半導體晶圓45之GND阻抗。
再者，對屏蔽層82施加固定電位即可。因此，屏蔽層82可連接於例如第2半導體晶圓45之電源等。
<第3實施形態>
圖6係本技術之第3實施形態之固體攝像裝置1之剖視圖。
圖6所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖6之固體攝像裝置1中，除了圖3之構成以外，形成有參照圖5說明之屏蔽層82。
根據此種構成，第2半導體晶圓45之電源線即配線57產生中之磁場被屏蔽層81、82遮斷，故可防止施加至第1半導體晶圓31之多層配線層41。籍此，可避免獲得之圖像產生雜訊，從而可提高畫質。
再者，於圖6之例中，如下形成：於像素區域23中，將屏蔽層81 與第1半導體晶圓31之GND配線連接之通孔數量多於將屏蔽層82與第2半導體晶圓45之GND配線連接之通孔數量。
籍此，可更確實地獲得可降低第1半導體晶圓31之GND阻抗之效果。
又，如圖7所示，亦可如下形成：於像素區域23中，將屏蔽層82與第2半導體晶圓45之GND配線連接之通孔數量多於將屏蔽層81與第1半導體晶圓31之GND配線連接之通孔數量。
籍此，可更確實地獲得可進一步降低第2半導體晶圓45之GND阻抗之效果。
<第4實施形態>
圖8係本技術之第4實施形態之固體攝像裝置1之剖視圖。
圖8所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖8之固體攝像裝置1中，除了圖3之構成以外，於第1半導體晶圓31形成有Cu電極91，於第2半導體晶圓45形成有Cu電極92。
Cu電極91於第1半導體晶圓31中，形成於第2半導體晶圓45側之面，且連接於多層配線層41之配線40。
另一方面，Cu電極92於第2半導體晶圓45中，形成於第1半導體晶圓31側之面之對應於Cu電極91之位置，且連接於多層配線層55之配線57。
Cu電極91與Cu電極92係藉由貼合第1半導體晶圓31與第2半導體晶圓45而電性連接。即，Cu電極91與Cu電極92將第1半導體晶圓31與第2半導體晶圓45電性連接。
又，於圖8之構成中，屏蔽層81以被Cu電極91貫通之方式形成。於圖8中，Cu電極91及Cu電極92分別僅表示了1個，但實際上設為設置複數個者。即，屏蔽層81具有複數個貫通孔。又，雖未圖示，但屏 蔽層81於像素區域23中不連接於第1半導體晶圓31之GND，而於像素區域23之外側連接於第1半導體晶圓31之GND。
根據此種構成，第2半導體晶圓45之電源線即配線57中產生之磁場被屏蔽層81遮斷，故可防止施加至第1半導體晶圓31之多層配線層41。籍此，可避免獲得之圖像產生雜訊，從而可提高畫質。
又，於像素區域23中，藉由使屏蔽層81不連接於第1半導體晶圓31之GND，可抑制連接於GND之情形時因GND電流流動而導致於貫通孔周圍產生之放射雜訊。
再者，於圖8之例中，Cu電極91及Cu電極92設為追加於圖3之構成而設置者，但亦可設為追加於圖5之構成、或圖6或圖7之構成而設置。於該情形時，屏蔽層81或屏蔽層82於像素區域23中不連接於第1半導體晶圓31或第2半導體晶圓45之GND，而於像素區域23之外側連接於第1半導體晶圓31或第2半導體晶圓45之GND。
<第5實施形態>
圖9係本技術之第5實施形態之固體攝像裝置1之剖視圖。
圖9所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖9之固體攝像裝置1中，代替圖3之屏蔽層81，而於第2半導體晶圓45，形成有屏蔽層101。
具體而言，屏蔽層101於第2半導體晶圓45中，自上方(自第1半導體晶圓31側)覆蓋配線57而形成。
再者，屏蔽層101設為與配線57相接而形成者，但亦可與配線57不相接而形成。
根據此種構成，第2半導體晶圓45之電源線即配線57中產生之磁場被屏蔽層101遮斷，故可防止施加至第1半導體晶圓31之多層配線層41。籍此，可避免獲得之圖像產生雜訊，從而可提高畫質。
<第6實施形態>
圖10係本技術之第6實施形態之固體攝像裝置1之剖視圖。
圖10所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖10之固體攝像裝置1中，代替圖3之屏蔽層81，而於第2半導體晶圓45，形成有屏蔽層102。
屏蔽層102於第2半導體晶圓45中，較配線57形成於下層。具體而言，屏蔽層102與配線57之下表面相接而形成。於第2半導體晶圓45中，包含Ta系或Ti系等高熔點金屬之障壁金屬層58積層於屏蔽層102而形成。
如圖11A所示，於在配線57之下層不設置屏蔽層102之情形時，配線57中產生之磁場描繪出較大之迴路。因此，如圖11B所示，藉由於配線57之下層設置屏蔽層102，配線57中產生之磁場所描繪之迴路減小。
根據此種構成，第2半導體晶圓45之電源線即配線57中產生之磁場藉由屏蔽層102減弱，故可防止施加至第1半導體晶圓31之多層配線層41。藉此，可避免獲得之圖像產生雜訊，從而可提高畫質。
<第7實施形態>
圖12係本技術之第7實施形態之固體攝像裝置1之剖視圖。
圖12所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖12之固體攝像裝置1中，代替圖3之屏蔽層81，而於第2半導體晶圓45，形成有屏蔽層103。
屏蔽層103於第2半導體晶圓45中，較配線57形成於下層。具體而言，屏蔽層103於配線57與配線58之間，不連接於配線57(與配線57絕緣)而形成。
再者，屏蔽層103可於同一層中被分割為複數個而形成，亦可具有形成於其一部分之孔。
於圖12之構成中，亦藉由於配線57之下層設置屏蔽層103，與圖 11之構成相同，使配線57中產生之磁場所描繪之迴路減小。
根據此種構成，第2半導體晶圓45之電源線即配線57中產生之磁場，係藉由屏蔽層103減弱，故可防止施加至第1半導體晶圓31之多層配線層41。藉此，可避免獲得之圖像產生雜訊，從而可提高畫質。
<第8實施形態>
圖13係本技術之第8實施形態之固體攝像裝置1之剖視圖。
圖13所示之固體攝像裝置1基本上具有與圖3所示之固體攝像裝置1相同之構成。於圖13之固體攝像裝置1中，代替圖3之屏蔽層81，而於第2半導體晶圓45，形成有屏蔽層104。
屏蔽層104於第2半導體晶圓45中，較配線57形成於下層。具體而言，屏蔽層104形成於半導體阱區域46之背面側。
於圖13之構成中，亦藉由於配線57之下層設置屏蔽層103，與圖11之構成相同，使配線57中產生之磁場所描繪之迴路減小。
根據此種構成，第2半導體晶圓45之電源線即配線57中產生之磁場，係藉由屏蔽層104減弱，故可防止施加至第1半導體晶圓31之多層配線層41。藉此，可避免獲得之圖像產生雜訊，從而可提高畫質。
再者，於上述實施形態中，屏蔽層設為具有磁性屏蔽之功能者，但屏蔽層亦可設為具有電磁屏蔽之功能者。於該情形時，屏蔽層藉由具有導電性之金屬形成。
<固體攝像裝置之製造方法>
接著，使用圖14至圖17，對本技術之固體攝像裝置1之製造步驟進行說明。此處，作為本技術之固體攝像裝置1之代表，就第1實施形態之固體攝像裝置1之製造步驟進行說明。
首先，形成第1半導體基板。
具體而言，如圖14所示，於第1半導體晶圓(以下，稱為第1半導體基板)31之成為各晶片部之區域，形成半製品狀態之圖像感測器、 即像素區域23與控制電路24。
即，於包含Si基板之第1半導體基板31之成為各晶片部之區域，形成成為各像素之光電轉換部之光電二極體(PD)。接著，於半導體阱區域32形成各像素電晶體之源極/汲極區域33。半導體阱區域32係導入第1導電型，例如p型雜質而形成，源極/汲極區域33係導入第2導電型，例如n型雜質而形成。PD及各像素電晶體之源極/汲極區域33以來自基板表面之離子注入而形成。
PD由n型半導體區域34與基板表面側之p型半導體區域35形成。於構成像素之基板表面上介隔閘極絕緣膜而形成閘極電極36。藉由與該閘極電極36成對之源極/汲極區域33形成像素電晶體Tr1、Tr2。於圖14中，複數個像素電晶體以2個像素電晶體Tr1、Tr2代表而表示。鄰接於PD之像素電晶體Tr1相當於傳送電晶體，且該源極/汲極區域33相當於浮動擴散區(FD)。各像素由元件分離區域38分離。
另一方面，於控制電路24側，於第1半導體基板31形成構成控制電路之MOS電晶體。於圖14中，構成控制電路24之MOS電晶體以MOS電晶體Tr3、Tr4代表而表示。各MOS電晶體Tr3、Tr4藉由n型之源極/汲極區域33、與介隔閘極絕緣膜而形成之閘極電極36形成。
然後，於第1半導體基板31之表面上，形成層間絕緣膜39。然後，於層間絕緣膜39形成連接孔，並形成連接於特定電晶體之連接導體44。
於形成連接導體44時，首先，於包含電晶體上表面之整面例如以氧化矽膜形成第1絕緣薄膜43a。接著，例如以氮化矽膜形成積層成為蝕刻終止層之第2絕緣薄膜43b。接著，於第2絕緣薄膜43b上形成層間絕緣膜39。
然後，深度不同之連接孔於層間絕緣膜39中，選擇性形成至成為蝕刻終止層之第2絕緣薄膜43b。接著，為了連接於各連接孔，選擇 蝕刻各部相同膜厚之第1絕緣薄膜43a及第2絕緣薄膜43b而形成連接孔。接著，於各連接孔埋入連接導體44。
進而，藉由以經由層間絕緣膜39連接於各連接導體44之方式形成複數層(於本例中為3層)配線40而形成多層配線層41。配線40例如由Cu配線形成。各像素之像素電晶體及控制電路之MOS電晶體經由連接導體44而連接於所需之配線40。再者，於本例中，配線40設為由Cu配線形成者，但亦可由其他金屬材料之金屬配線形成。
然後，如圖15所示，屏蔽層81覆蓋像素區域23，且形成於多層配線層41之上層。又，如上述般，屏蔽層81例如作為鎳鐵合金之單層膜形成。鎳鐵合金之圖案化係藉由組合光微影與乾蝕刻進行。再者，亦可代替乾蝕刻，使用濕蝕刻。
以至此之步驟，形成具有半製品狀態之像素區域23及控制電路24之第1半導體基板31。
接著，形成第2半導體基板。
具體而言，如圖16所示，例如於包含Si基板之第2半導體基板(半導體晶圓)45之成為各晶片部之區域，形成包含用以進行半製品狀態之信號處理之信號處理電路的邏輯電路25。
即，於第2半導體基板45表面側之p型半導體阱區域46，以由元件分離區域50分離之方式，形成構成邏輯電路25之複數個MOS電晶體。此處，複數個MOS電晶體以MOS電晶體Tr6、Tr7、Tr8代表而表示。各MOS電晶體Tr6、Tr7、Tr8分別包含1對n型之源極/汲極區域47、與介隔閘極絕緣膜而形成之閘極電極48。邏輯電路25可由CMOS電晶體構成。
接著，於第2半導體基板45之表面上，形成層間絕緣膜49。然後，於層間絕緣膜49形成連接孔，形成連接於特定電晶體之連接導體54。
於形成連接導體54時，與上述相同，於包含電晶體上表面之整面例如由氧化矽膜形成第1絕緣薄膜43a。接著，例如由氮化矽膜形成積層成為蝕刻終止層之第2絕緣薄膜43b。接著，於第2絕緣薄膜43b上形成層間絕緣膜49。
然後，深度不同之連接孔於層間絕緣膜49中，選擇性形成至成為蝕刻終止層之第2絕緣薄膜43b。接著，為了連接於各連接孔，選擇蝕刻各部相同膜厚之第1絕緣薄膜43a及第2絕緣薄膜43b而形成連接孔。接著，於各連接孔埋入連接導體54。
然後，藉由反覆形成層間絕緣膜49與形成複數層金屬配線，而形成多層配線層55。於本實施形態中，設為與於第1半導體基板31上形成之多層配線層41之形成步驟相同，形成3層配線53及配線57者。再者，配線53例如由Cu配線形成，配線57例如由Al配線形成。
接著，於多層配線層55上部，形成於貼合第1半導體基板31與第2半導體基板45時用以減輕應力之應力修正膜59。
以至此之步驟，形成具有半製品狀態之邏輯電路之第2半導體基板45。
接著，貼合第1半導體基板與第2半導體基板。
具體而言，如圖17所示，第1半導體基板31與第2半導體基板45以彼此之多層配線層41及多層配線層55相對之方式貼合。貼合例如由接著劑進行。於由接著劑接合之情形時，於第1半導體基板31或第2半導體基板45之接合面之一側形成接著劑層60。接著，兩者經由該接著劑層60重疊接合。於本實施形態中，將構成像素區域之第1半導體基板31配置於上層，第2半導體基板45配置於下層而貼合。
又，於本實施形態中，設為經由接著劑層60貼合第1半導體基板31與第2半導體基板45者，但另外亦可由電漿接合而貼合。
如此，第1半導體基板31與第2半導體基板45積層貼合，藉此形 成包含2種不同基板之積層體。
以後，雖未圖示，但於薄壁化第1半導體基板之後，於半導體阱區域32之背面上，形成抗反射膜61、絕緣膜62、及遮光膜63。
接著，形成連接導體68。
具體而言，貫通第1半導體基板31之半導體阱區域32，形成到達多層配線層41所需之配線40之連接孔。接著，貫通第1半導體基板31之半導體阱區域32及多層配線層41，形成到達第2半導體基板45之多層配線層55所需之配線57之連接孔。接著，於該等連接孔，成膜絕緣膜67。然後，藉由於連接孔埋入金屬，形成連接導體68。
然後，於對應於絕緣膜62之PD之區域，藉由導波管材料膜(例如SiN膜等)69形成導波管70。又，於連接導體68之上層，形成罩膜72。進而，形成平坦化膜71、彩色濾光片73、及晶載微透鏡74。
接著，積層2個半導體基板形成之積層體然後藉由切割加工被分割為各晶片部，藉此本實施形態之固體攝像裝置完成。
根據以上之處理，屏蔽層81以自第2半導體晶圓45側觀察，像素區域23成為陰影之方式形成。因此，第2半導體晶圓45之電源線即配線57中產生之磁場被屏蔽層81遮斷，故可防止施加至第1半導體晶圓31之多層配線層41。藉此，可避免獲得之圖像產生雜訊，從而可提高畫質。
再者，將第1半導體基板與第2半導體基板電性連接之構成不限定於上述者，進而可為其他之構成。
又，於以上，包含邏輯電路之第2半導體基板設為以1層構成者，但亦可以2層以上構成。即，本技術亦可應用於包含以第1半導體基板為最上層之3層以上之積層體之固體攝像裝置。
再者，本技術並非限定應用於固體攝像裝置者，亦可應用於攝像裝置。此處，所謂攝像裝置係指數位靜態相機或數位攝影機等相機 系統、或移動電話等具有攝像功能之電子機器。再者，亦有將搭載於電子機器之模組狀之形態，即相機模組設為攝像裝置之情形。
<電子機器之構成例>
此處，參照圖18，對應用本技術之電子機器之構成例進行說明。
圖18所示之電子機器200包含：光學透鏡201、快門裝置202、固體攝像裝置203、驅動電路204、及信號處理電路205。於圖18中，作為固體攝像裝置203，表示將上述本技術之固體攝像裝置1設置於電子機器(數位靜態相機)之情形之實施形態。
光學透鏡201使來自被攝體之像光(入射光)於固體攝像裝置203之攝像面上成像。藉此，信號電荷於固定期間累積於固體攝像裝置203內。快門裝置202控制對固體攝像裝置203之光照射期間及遮光期間。
驅動電路204向快門裝置202及固體攝像裝置203供給驅動信號。供給至快門裝置202之驅動信號為用以控制快門裝置202之快門動作之信號。供給至固體攝像裝置203之驅動信號為用以控制固體攝像裝置203之信號傳送動作之信號。固體攝像裝置203藉由自驅動電路204供給之驅動信號(時序信號)進行信號傳送。信號處理電路205對自固體攝像裝置203輸出之信號進行各種信號處理。進行信號處理之影像信號係記憶於記憶體等記憶媒體，或輸出至監控器。
於本實施形態之電子機器200中，由於在固體攝像裝置203中，可提高畫質，故作為結果，可提供能夠獲得高畫質圖像之電子機器。
<圖像感測器之使用例>
最後，對應用本技術之圖像感測器之使用例進行說明。
圖19係表示上述圖像感測器之使用例之圖。
上述圖像感測器例如可如以下般，使用於感測可見光、紅外光、紫外光、X射線等光之各種情形。
‧數位相機、或帶相機功能之移動機器等攝影供欣賞用之圖像的裝置
‧為了自動停止等安全駕駛、或辨識駕駛者之狀態等，攝影汽車之前方或後方、周圍、車內等車載用感測器、監視運行車輛或道路之監視相機、進行車輛間等之距離測量之測距感測器等供交通用之裝置
‧為了攝影使用者之手勢、並進行按照該手勢之機器操作而供於TV、冰箱、空調等家電之裝置。
‧藉由內視鏡、或紅外光之受光進行血管攝影之裝置等供醫療或保健用之裝置
‧防範用途之監視相機、或人物認證用途之相機等供安全用之裝置
‧攝影肌膚之肌膚測定器、或攝影頭皮之顯微鏡等供美容用之裝置
‧針對運動用途等之動作相機或穿戴式相機等供運動用之裝置
‧用以監視田地或作物狀態之相機等供農業用之裝置
再者，本技術之實施形態並非限定於上述實施形態者，於不脫離本技術之主旨之範圍可進行各種變更。
進而，本技術可採用以下之構成。
(1)一種固體攝像裝置，其包含：像素區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層；且上述第2配線較上述第1配線形成於下層，上述屏蔽層至少較上述第1配線形成於下層。
(2)如(1)之固體攝像裝置，其中上述屏蔽層藉由相對磁導率為100以上之材料形成。
(3)如(1)或(2)之固體攝像裝置，其中上述屏蔽層形成於上述第1配線與上述第2配線之間。
(4)如(3)之固體攝像裝置，其中進而包含：積層體，其係將第1半導體基板與1個以上之第2半導體基板以第1半導體基板為最上層貼合；且上述第1半導體基板包含：上述像素區域及上述第1配線，上述第2半導體基板包含：上述第2配線及邏輯電路。
(5)如(4)之固體攝像裝置，其中對上述屏蔽層施加固定電位。
(6)如(4)或(5)之固體攝像裝置，其中上述屏蔽層形成於上述第1半導體基板，且連接於上述第1半導體基板之GND。
(7)如(4)或(5)之固體攝像裝置，其中上述屏蔽層形成於上述第2半導體基板，且連接於上述第2半導體基板之GND。
(8)如(4)至(7)中任一項之固體攝像裝置，其中上述第1半導體基板包含：第1電極，其係於上述第2半導體基板 側之面，連接於上述第1配線；上述第2半導體基板包含：第2電極，其係於上述第1半導體基板側之面之對應於上述第1電極之位置，連接於上述第2配線；且上述第1電極及上述第2電極將上述第1半導體基板與上述第2半導體基板電性連接，上述屏蔽層以被上述第1電極或上述第2電極貫通之方式形成。
(9)如(4)至(7)中任一項之固體攝像裝置，其中上述屏蔽層形成為具有與上述像素區域大致相同、或較上述像素區域更大之面積之平坦膜狀。
(10)如(4)之固體攝像裝置，其中上述屏蔽層於上述第2半導體基板中，自上方覆蓋上述第2配線而形成。
(11)如(1)或(2)之固體攝像裝置，其中上述屏蔽層較上述第2配線形成於下層。
(12)如(11)之固體攝像裝置，其中上述屏蔽層與上述第2配線之下表面相接而形成。
(13)如(11)之固體攝像裝置，其中上述屏蔽層於同一層中被分割為複數個而形成。
(14)如(11)之固體攝像裝置，其中上述屏蔽層具有形成於其一部分之孔。
(15)如(1)之固體攝像裝置，其中上述屏蔽層具有電磁屏蔽之功能。
(16)一種電子機器，其包含固體攝像裝置，該固體攝像裝置包含：像素區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層；且上述第2配線較上述第1配線形成於下層，上述屏蔽層至少較上述第1配線形成於下層。
23‧‧‧像素區域
24‧‧‧控制電路
25‧‧‧邏輯電路
31‧‧‧第1半導體晶圓
32‧‧‧半導體阱區域
33‧‧‧源極/汲極區域
34‧‧‧n型半導體區域
35‧‧‧p型半導體區域
36‧‧‧閘極電極
38‧‧‧元件分離區域
39‧‧‧層間絕緣膜
40‧‧‧配線
41‧‧‧多層配線層
43a‧‧‧第1絕緣薄膜
43b‧‧‧第2絕緣薄膜
44‧‧‧連接導體
45‧‧‧第2半導體晶圓
46‧‧‧半導體阱區域
47‧‧‧源極/汲極區域
48‧‧‧閘極電極
49‧‧‧層間絕緣膜
50‧‧‧元件分離區域
53‧‧‧配線
54‧‧‧連接導體
55‧‧‧多層配線層
57‧‧‧配線
58‧‧‧障壁金屬層
59‧‧‧應力修正膜
60‧‧‧接著劑層
61‧‧‧抗反射膜
62‧‧‧絕緣膜
63‧‧‧遮光膜
67‧‧‧絕緣膜
68‧‧‧連接導體
69‧‧‧導波管材料膜
70‧‧‧導波管
71‧‧‧平坦化膜
72‧‧‧罩膜
73‧‧‧彩色濾光片
74‧‧‧晶載微透鏡
81‧‧‧屏蔽層
FD‧‧‧浮動擴散區
PD‧‧‧光電二極體
Tr1‧‧‧像素電晶體
Tr2‧‧‧像素電晶體
Tr3‧‧‧MOS電晶體
Tr4‧‧‧MOS電晶體
Tr6‧‧‧MOS電晶體
Tr7‧‧‧MOS電晶體
Tr8‧‧‧MOS電晶體

Claims (16)

  1. 一種固體攝像裝置，其包含：像素區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層；且上述第2配線較上述第1配線形成於下層，上述屏蔽層至少較上述第1配線形成於下層。
  2. 如請求項1之固體攝像裝置，其中上述屏蔽層藉由相對磁導率為100以上之材料形成。
  3. 如請求項1之固體攝像裝置，其中上述屏蔽層形成於上述第1配線與上述第2配線之間。
  4. 如請求項3之固體攝像裝置，其進而包含：積層體，其係將第1半導體基板與1個以上之第2半導體基板，以第1半導體基板為最上層貼合而成；且上述第1半導體基板包含上述像素區域及上述第1配線，上述第2半導體基板包含上述第2配線及邏輯電路。
  5. 如請求項4之固體攝像裝置，其中對上述屏蔽層施加固定電位。
  6. 如請求項5之固體攝像裝置，其中上述屏蔽層形成於上述第1半導體基板，且連接於上述第1半導體基板之GND。
  7. 如請求項5之固體攝像裝置，其中上述屏蔽層形成於上述第2半導體基板，且連接於上述第2半導體基板之GND。
  8. 如請求項4之固體攝像裝置，其中上述第1半導體基板包含：第1電極，其係於上述第2半導體基板側之面，連接於上述第1配線；上述第2半導體基板包含：第2電極，其係於上述第1半導體基板側之面之對應於上述第1電極之位置，連接於上述第2配線；且上述第1電極及上述第2電極將上述第1半導體基板與上述第2半導體基板電性連接，上述屏蔽層以被上述第1電極或上述第2電極貫通之方式形成。
  9. 如請求項4之固體攝像裝置，其中上述屏蔽層形成為具有與上述像素區域大致相同、或較上述像素區域大之面積之平坦膜狀。
  10. 如請求項4之固體攝像裝置，其中上述屏蔽層於上述第2半導體基板中，自上方覆蓋上述第2配線而形成。
  11. 如請求項1之固體攝像裝置，其中上述屏蔽層較上述第2配線形成於下層。
  12. 如請求項11之固體攝像裝置，其中上述屏蔽層與上述第2配線之下表面相接而形成。
  13. 如請求項11之固體攝像裝置，其中上述屏蔽層於同一層中被分割為複數個而形成。
  14. 如請求項11之固體攝像裝置，其中上述屏蔽層包含形成於其一部分之孔。
  15. 如請求項1之固體攝像裝置，其中上述屏蔽層包含電磁屏蔽之功能。
  16. 一種電子機器，其包含固體攝像裝置，該固體攝像裝置包含： 像素區域，其排列有複數個像素；第1配線；第2配線；及屏蔽層；且上述第2配線較上述第1配線形成於下層，上述屏蔽層至少較上述第1配線形成於下層。
TW105106560A 2015-03-25 2016-03-03 固體攝像裝置及電子機器 TW201637190A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015061953 2015-03-25

Publications (1)

Publication Number Publication Date
TW201637190A true TW201637190A (zh) 2016-10-16

Family

ID=56978841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106560A TW201637190A (zh) 2015-03-25 2016-03-03 固體攝像裝置及電子機器

Country Status (3)

Country Link
US (3) US11289525B2 (zh)
TW (1) TW201637190A (zh)
WO (1) WO2016152577A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002833B2 (en) 2017-04-04 2024-06-04 Sony Semiconductor Solutions Corporation Light detecting device with multiple substrates

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094583B2 (ja) * 2012-06-29 2017-03-15 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
JP2018133392A (ja) * 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11616031B2 (en) 2017-07-27 2023-03-28 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus
US11082656B2 (en) 2017-10-30 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging device
US20220052099A1 (en) * 2018-12-27 2022-02-17 C/O Sony Semiconductor Solutions Corporation Semiconductor element
CN111696961B (zh) * 2019-03-11 2022-04-12 联华电子股份有限公司 半导体结构及其制作方法
JP2020150112A (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
CN110544700B (zh) * 2019-08-19 2022-01-04 上海集成电路研发中心有限公司 一种集成于图像传感器中的微透镜阵列及其制备方法
KR20220058683A (ko) * 2020-10-29 2022-05-10 삼성전자주식회사 반도체 패키지
KR20220080429A (ko) * 2020-12-07 2022-06-14 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220127624A (ko) * 2021-03-11 2022-09-20 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055464B2 (ja) 1996-06-06 2000-06-26 日本電気株式会社 半導体集積回路の配線構造および形成方法
US6760198B2 (en) * 2001-06-27 2004-07-06 International Business Machines Corporation Magnetic multilayered films with reduced magnetostriction
JP2009283843A (ja) 2008-05-26 2009-12-03 Renesas Technology Corp 半導体装置及びその製造方法
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP2012094720A (ja) 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP2014187261A (ja) 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
JP5956968B2 (ja) 2013-09-13 2016-07-27 株式会社東芝 受光素子および光結合型信号絶縁装置
KR102261268B1 (ko) * 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
US9755029B1 (en) * 2016-06-22 2017-09-05 Qualcomm Incorporated Switch device performance improvement through multisided biased shielding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002833B2 (en) 2017-04-04 2024-06-04 Sony Semiconductor Solutions Corporation Light detecting device with multiple substrates

Also Published As

Publication number Publication date
US20240332335A1 (en) 2024-10-03
WO2016152577A1 (ja) 2016-09-29
US12046621B2 (en) 2024-07-23
US20220278160A1 (en) 2022-09-01
US20180114807A1 (en) 2018-04-26
US11289525B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
TW201637190A (zh) 固體攝像裝置及電子機器
US12068352B2 (en) Solid-state imaging device, with transfer transistor gate electrode having trench gate sections
US10475845B2 (en) Semiconductor device, solid-state imaging device and electronic apparatus
US9806120B2 (en) Solid-state image pickup apparatus and electronic apparatus
TWI505452B (zh) 固態成像裝置，固態成像裝置之製造方法，及電子裝備
JP5132102B2 (ja) 光電変換装置および光電変換装置を用いた撮像システム
JP6885393B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP6963873B2 (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
JP2011049445A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2013084744A (ja) 固体撮像素子および電子機器
WO2017159362A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2014011417A (ja) 固体撮像装置および電子機器
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2022036893A (ja) 半導体装置、撮像装置及び電子機器
US20220246666A1 (en) Imaging element and imaging device
JP6376245B2 (ja) 固体撮像装置、および電子機器
US20210210541A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
WO2021199665A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
JP5539458B2 (ja) 光電変換装置および光電変換装置を用いた撮像システム
WO2022044797A1 (ja) 半導体装置、撮像装置及び電子機器
JP6804395B2 (ja) 固体撮像装置