JP3055464B2 - 半導体集積回路の配線構造および形成方法 - Google Patents

半導体集積回路の配線構造および形成方法

Info

Publication number
JP3055464B2
JP3055464B2 JP8144513A JP14451396A JP3055464B2 JP 3055464 B2 JP3055464 B2 JP 3055464B2 JP 8144513 A JP8144513 A JP 8144513A JP 14451396 A JP14451396 A JP 14451396A JP 3055464 B2 JP3055464 B2 JP 3055464B2
Authority
JP
Japan
Prior art keywords
wiring
magnetic permeability
integrated circuit
semiconductor integrated
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8144513A
Other languages
English (en)
Other versions
JPH09326587A (ja
Inventor
宗司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8144513A priority Critical patent/JP3055464B2/ja
Publication of JPH09326587A publication Critical patent/JPH09326587A/ja
Application granted granted Critical
Publication of JP3055464B2 publication Critical patent/JP3055464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
配線構造に関し、特にクロストーク・ノイズを低減する
効果を有する配線構造および形成方法に関する。
【0002】
【従来の技術】半導体集積回路においては、配線密度が
高いため、配線に電流が流れると、電磁波が発生し、隣
接した配線にクロストーク・ノイズを生じさせる。この
クロストーク・ノイズの影響を低減するために、上下に
シールド層を形成したり、隣接する配線間の間に、シー
ルド用のダミー配線を設ける方法などが提案されてい
る。
【0003】その他の例として、特開平4−35249
8号公報に示された発明が知られている。この発明は、
高透磁率を有する軟磁性粉を含有したペーストを用い
て、基板面に形成された回路の導体を包むように塗布す
ることによって、電磁波をシールドするというものであ
る。
【0004】
【発明が解決しようとする課題】しかしながら、前記従
来のシールド層あるいは、シールド用ダミー配線を用い
た方法では、配線間容量の増大がクロストーク・ノイズ
を低減する効果を上回ってしまい、逆に伝播遅延が増大
してしまう場合がある。
【0005】特に半導体集積回路上の配線においては、
素子の高密度化が進み、配線密度が素子の集積化を制限
しているところへ、さらに新たな配線を設けることは、
素子の集積度の低下を招いてしまい、はじめからシール
ド用配線を設けずにノイズが気にならない程度に素子間
を離して配置した方が、集積度の点では、有利な場合も
ありうる。
【0006】こうしたクロストーク・ノイズ低減の効果
と、配線間容量増大の効果とのうちどちらが大きいか、
シールド層やダミー配線形成による集積度の低下がノイ
ズ低減による高速化によってカバーされるかといった、
技術のトレード・オフ・ポイントを見つけるために、配
線設計に大きな負担がかかってしまうという問題点があ
る。
【0007】また、特開平4−352498号公報に示
された発明では、絶縁体膜中に導電性の粉末が分散して
いるため、配線間がショートする恐れがある。また、高
粘度のペーストを用いているため、特に半導体集積回路
上の配線のような、微細なパターンをボイドなしに埋め
込むことは、非常に困難であるという問題もある。
【0008】本発明の目的は、伝播遅延を増加させず、
配線密度も増加させず、かつクロストーク・ノイズを低
減する半導体集積回路の配線構造およびその形成方法を
提供することにある。
【0009】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路の配線構造は、通電用
配線を有する半導体集積回路の配線構造であって、配線
は、半導体集積回路に設けられ、配線の側面部のみが
電性の高透磁率材料にて覆われたものである。
【0010】また本発明に係る半導体集積回路の配線構
造は、半導体集積回路に配線を形成した後、CVD(ケ
ミカル・ベーパー・デポディション)法,スパッタリン
グ法などの薄膜形成装置を用いて、前記配線を高透磁率
膜で被覆させ、高透磁率膜で被覆された配線に対してド
ライエッチング処理をして、配線の側面以外の高透磁率
膜を除去することによって、配線の側面部を導電性の高
透磁率材料で覆うものである。
【0011】また層間絶縁膜に溝を形成し、CVD法,
スパッタリング法などの薄膜形成装置で高透磁率膜で被
覆させ、その全面をドライエッチングの処理をして、溝
の側面以外の高透磁率膜を除去し、その溝内に配線材料
を埋め込み、最後に平坦化エッチバック工程によって、
溝に埋め込まれた部分以外の配線材料を除去することに
より、その側面部が導電性の高透磁率材料で被覆された
配線を形成するものである。
【0012】
【作用】本発明の配線構造を用いれば、隣接する配線間
のクロストーク・ノイズを次のような効果によって、低
減することができる。配線の側面部が高透磁率膜で覆わ
れていると、隣接配線の信号伝播に起因した磁界変移に
よる誘導電流は、表皮効果によって配線の側面部の表面
近傍を流れるようになる。このときの電流の流れる範囲
は、表皮深さ(δ)と呼ばれ、次の式によって表され
る。
【0013】
【式1】
【0014】ここで、通常の配線の側面部を覆う高透磁
率膜の膜厚を、ある周波数から計算されたδの値と同等
あるいはそれ以上に厚くしておけば、その周波数以上の
成分から引き起こされるノイズは、高透磁率膜の中を主
に流れ、抵抗損失によってやがて減衰する。
【0015】このようにして、側面の高透磁率膜の厚さ
を、表皮深さと同等あるいはそれよりも厚くすることに
よって、高調波成分によるクロストーク・ノイズの影響
を除去することができる。
【0016】一方、配線中を伝播していく信号の遅延
は、配線と上下の面とのカップリング容量によって支配
されているが、上下の面は高透磁率膜がないため、信号
波形の減衰もほとんどなく、波形が鈍ってしまうことも
ない。
【0017】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【0018】図1は、本発明の一実施形態を示す断面図
である。図において、本発明の一実施形態に係る配線構
造は、通常の配線1の側面部を導電性の高透磁率膜2に
より覆ったものである。ここでいう通常の配線というの
は、配線基板の形態にあわせてよく使用される材料とい
う意味で、Alまたは、それにSiやCuを添加された
もの、あるいはCuなどを意味する。ここで、重要なの
は、こうしたAl,Cuといった材料は、すべて非磁性
体であり、透磁率は真空中のものとほぼ同じと見なすこ
とができるということである。また配線1の側面部を高
透磁率膜2で被覆する理由は、配線1の側面部からクロ
ストーク・ノイズが隣接する配線に影響を与えるためで
ある。
【0019】高透磁率膜2の厚さをtμとすると、tμ
は側面における表皮効果深さよりは厚くなっていなけれ
ば、抵抗損失によってクロストーク・ノイズを減衰させ
ることができない。また、tμが厚すぎてクロストーク
・ノイズが無視できるくらいの間隔Sno_crになる
のであったら、わざわざ高透磁率膜2を配線1の側面に
被覆する意味がなくなってしまう。また、プロセス上の
問題により、配線幅wや配線厚さtと比べてそれほど大
きな厚さのものは形成できない。したがって、次のよう
な条件が成り立つ必要がある。δ<tμ≪Sno_c
r,w,t
【0020】逆に言うと、この条件を満たすようなρ,
μの値を持った高透磁率膜2を適用すれば、構造上,特
性上の問題はない。
【0021】図2〜図5は、本発明に係る配線構造の形
成方法を製造工程順に示す断面図である。
【0022】本発明の一実施形態に係る配線構造の製造
方法では、通常のエッチング工程などによって図2のよ
うに配線1を形成する。5は層間絶縁膜、10は下層配
線である。図2のような配線1を形成した後、図3のよ
うに高透磁率膜2で配線1の全体を被覆させ、ドライエ
ッチングによって図4のように配線1の側面部に高透磁
率膜2を残すことによって、側面部が導電性の高透磁率
膜で覆われた配線構造を形成する。
【0023】図3に示す工程において、高透磁率膜2で
配線1の全体を被覆させるには、CVD(ケミカル・ベ
ーパー・デポディション)法またはスパッタ法を用いれ
ばよい。また、被覆する高透磁率膜2の厚さは、後工程
のドライエッチングによって側面部も多少減少すること
を見越して、目標の厚さtμよりも少し厚めに形成する
とよい。
【0024】図4に示す工程において、ドライエッチン
グによって配線1の側面部以外の高透磁率膜2をエッチ
ングする際、スパッタエッチングやイオンビームエッチ
ングなどの異方性ドライエッチングを用いるとよい。異
方性ドライエッチングを用いることによって、容易に配
線1の側面部に高透磁率膜2を残したエッチングを行う
ことができる。
【0025】図5は、図4の配線構造を形成した後、層
間絶縁膜5および上層の配線20を形成した後の構造を
示した断面図である。配線20も図2〜4の方法と同様
にして、その側面部が高透磁率膜2で覆われた配線構造
とすることもできる。ここで、上下の配線間のクロスト
ーク・ノイズは、例えば上下層の配線1と配線20のパ
ターンを90度に交わるように形成すれば、上下層間の
容量カップリングはごく小さく抑えられるので、問題と
ならない。
【0026】図6〜図11は、本発明の他の実施形態を
製造工程順に示す断面図である。まず図6に示す層間絶
縁膜5に図7のように溝6を形成した後、図8のように
高透磁率薄膜2を絶縁膜5の全体に被覆させ、ドライエ
ッチングによって図9のように溝6の側面部に高透磁率
膜2を残し、その後、図10のように溝6内に通常の配
線1の材料を埋め込み、最後に図11のように平坦化エ
ッチバック工程によって溝6に埋め込まれた部分以外の
配線材料を除去し、側面部が導電性の高透磁率膜2で覆
われた配線1の構造を形成する。
【0027】高透磁率膜2を配線1の全体に被覆させる
には、前記方法と同様に、CVD(ケミカル・ベーパー
・デポディション)法またはスパッタ法を用いればよ
い。また被覆する高透磁率膜2の厚さも前記方法と同様
の理由から、目標の厚さtμよりも少し厚めに形成する
とよい。
【0028】また、図9の工程において高透磁率膜2を
エッチングする際も、前記方法と同様にスパッタエッチ
ングやイオンビームエッチングなどの異方性ドライエッ
チングを用いるとよい。さらに図11における平坦化エ
ッチバツク工程では、CMPによる平坦化や、平坦化剤
塗布後に全面エッチバックする平坦化工程などを用いれ
ばよい。
【0029】(実施例)次に、本発明の実施例について
図面を参照して説明する。
【0030】図12は、本発明の配線構造を半導体集積
回路に適用した実施例である。本実施例では、通常の配
線1としてAl,高透磁率膜2としてパーマロイ(μ=
8000,ρ=16μΩ・cm),層間絶縁膜5として
SiO2を用いた場合の例である。Alの厚さ3を0.
6μm,パーマロイ(Fe+78.5%Ni)の厚さ4
を0.1μm,SiO2を2μmで形成されている。図
中31はシリコン基板、30は半導体デバイス層であ
る。この半導体集積回路の真中の配線1が500MHz
で動作しているとすると、それによって隣接配線に誘導
される電流の表皮深さを計算すると、
【式2】 となり、パーマロイの厚さよりも表皮深さが下回る。し
たがって、500MHz以上の高調波成分は、すべて高
透磁率膜2の中を流れるため、抵抗損失によって減衰さ
れ、ノイズが減少する。
【0031】一方配線1と、配線1の下層に位置する配
線との容量カップリングによる表皮深さは
【式3】 であるので、配線1の膜厚よりも十分大きいため、表皮
効果による減衰は、ほとんど影響がない。
【0032】ここで、高透磁率膜2としてパーマロイの
場合を示したが、他にも、純鉄,センダスト(Fe−S
i−Al)やFe−Zr,Fe−Mn,Fe−Si,F
e−Al,Fe−Al−Si,Fe−Ni−Moなどの
鉄合金材料も適用することができる。ただし、動作周波
数および表皮深さを計算し、適当な厚さの膜を配線1の
側面部に形成しなければならない。
【0033】図12の実施例では第1層目の配線に本発
明の構造を適用した例を示したが、1層目のみに限ら
ず、2層目,3層目,…の配線に本発明の構造を適用し
てもよい。
【0034】図13〜15に、本発明の配線形成方法を
半導体集積回路に適用した実施例を示す。まず、図13
のように半導体デバイス層30の上に第1層目の配線
1、例えば厚さ0.6μmを形成した後、図14のよう
にスパッタ法で全面に高透磁率膜2、例えばパーマロイ
を厚さ0.15μm形成し、ドライエッチングによって
図15のように配線1の側面部以外の高透磁率膜2を除
去する。このパーマロイ膜のドライエッチングでは、例
えばイオンエネルギー1.0keV,電流密度1.0m
A/cm2,チャンバー内真空度5.0×10-5Tor
r,雰囲気arイオンなどの条件でイオンビームエッチ
ングを行えばよい。
【0035】
【発明の効果】以上のように本発明によれば、伝播遅延
を増加させず、配線密度も増加させず、かつクロストー
ク・ノイズを低減する半導体集積回路の配線構造を実現
することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る配線構造を示す断面
図である。
【図2】本発明の一実施形態に係る配線形成方法のう
ち、通常の配線を形成した段階における断面構造を示し
た図である。
【図3】本発明の一実施形態に係る配線形成方法のう
ち、通常の配線の上に高透磁率膜を形成した段階におけ
る断面構造を示した図である。
【図4】本発明の一実施形態に係る配線形成方法のう
ち、配線の側面部以外の高透磁率膜を除去した段階にお
ける断面構造を示した図である。
【図5】本発明の一実施形態に係る配線形成方法のう
ち、配線の側面部を高透磁率膜で覆った後、層間絶縁膜
および上層の配線を形成した段階における断面構造を示
した図である。
【図6】本発明の他の実施形態に係る配線形成方法のう
ち、層間絶縁膜が形成された段階における断面構造を示
した図である。
【図7】本発明の他の実施形態に係る配線形成方法のう
ち、層間絶縁膜上に溝を形成した段階における断面構造
を示した図である。
【図8】本発明の他の実施形態に係る配線形成方法のう
ち、層間絶縁膜上の溝に高透磁率膜を形成した段階にお
ける断面構造を示した図である。
【図9】本発明の他の実施形態に係る配線形成方法のう
ち、溝の側面部分以外の高透磁率膜を除去した段階にお
ける断面構造を示した図である。
【図10】本発明の他の実施形態に係る配線形成方法の
うち、側面部分が高透磁率膜に覆われた溝の上に配線膜
を形成した段階における断面構造を示した図である。
【図11】本発明の他の実施形態に係る配線形成方法の
うち、溝の上に形成された配線膜を平坦化エッチバック
して、溝に埋め込まれた配線を形成した段階における断
面構造を示した図である。
【図12】本発明の配線構造を半導体集積回路に適用し
た一実施例を示す断面図である。
【図13】本発明の配線形成方法を半導体集積回路に適
用した一実施例のうちの、1層目通常配線を形成した後
の構造を示す図である。
【図14】本発明の配線形成方法を半導体集積回路に適
用した一実施例のうちの、通常配線の上に高透磁率材料
を被覆させた後の構造を示す図である。
【図15】本発明の配線形成方法を半導体集積回路に適
用した一実施例のうちの、通常配線の側面以外の高透磁
率材料を除去した後の構造を示す図である。
【符号の説明】
1 通常の配線 2 高透磁率膜 3 通常の配線の幅 4 高透磁率膜の厚さ 5 層間絶縁膜 6 溝 10 下層配線 20 上層配線 30 半導体デバイス層 31 シリコン基板

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 通電用配線を有する半導体集積回路の配
    線構造であって、 配線は、半導体集積回路に設けられ、 配線の側面部のみが導電性の高透磁率材料にて覆われた
    ものであることを特徴とする半導体集積回路の配線構
    造。
  2. 【請求項2】 半導体集積回路に配線を形成した後、C
    VD(ケミカル・ベーパー・デポディション)法,スパ
    ッタリング法などの薄膜形成装置を用いて、前記配線を
    高透磁率膜で被覆させ、 高透磁率膜で被覆された配線に対してドライエッチング
    処理をして、配線の側面以外の高透磁率膜を除去するこ
    とによって、配線の側面部を導電性の高透磁率材料で覆
    うことを特徴とする半導体集積回路の配線形成方法。
  3. 【請求項3】 層間絶縁膜に溝を形成し、CVD法,ス
    パッタリング法などの薄膜形成装置で高透磁率膜で被覆
    させ、その全面をドライエッチングの処理をして、溝の
    側面以外の高透磁率膜を除去し、 その溝内に配線材料を埋め込み、最後に平坦化エッチバ
    ック工程によって、溝に埋め込まれた部分以外の配線材
    料を除去することにより、その側面部が導電性の高透磁
    率材料で被覆された配線を形成することを特徴とする半
    導体集積回路の配線形成方法。
JP8144513A 1996-06-06 1996-06-06 半導体集積回路の配線構造および形成方法 Expired - Fee Related JP3055464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8144513A JP3055464B2 (ja) 1996-06-06 1996-06-06 半導体集積回路の配線構造および形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8144513A JP3055464B2 (ja) 1996-06-06 1996-06-06 半導体集積回路の配線構造および形成方法

Publications (2)

Publication Number Publication Date
JPH09326587A JPH09326587A (ja) 1997-12-16
JP3055464B2 true JP3055464B2 (ja) 2000-06-26

Family

ID=15364106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8144513A Expired - Fee Related JP3055464B2 (ja) 1996-06-06 1996-06-06 半導体集積回路の配線構造および形成方法

Country Status (1)

Country Link
JP (1) JP3055464B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972951B2 (ja) * 2005-07-04 2007-09-05 オムロン株式会社 スイッチング電源、電源装置および電子機器
TW201637190A (zh) 2015-03-25 2016-10-16 Sony Corp 固體攝像裝置及電子機器
CN116169037B (zh) * 2023-04-24 2023-08-04 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Also Published As

Publication number Publication date
JPH09326587A (ja) 1997-12-16

Similar Documents

Publication Publication Date Title
JP4903971B2 (ja) 半導体基板に形成された多層インダクタ
US7154354B2 (en) High permeability layered magnetic films to reduce noise in high speed interconnection
US6440750B1 (en) Method of making integrated circuit having a micromagnetic device
US5363550A (en) Method of Fabricating a micro-coaxial wiring structure
JP4215495B2 (ja) 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板
JPH08511653A (ja) ドープドガラス絶縁膜の中に空腔を管理下において形成する方法
JP2001283652A (ja) 通信ケーブル
US6774491B2 (en) Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6417039B2 (en) Method of manufacturing a semiconductor device comprising a semiconductor body having a surface provided with a coil having a magnetic core
KR20080005476A (ko) 반도체 소자와 전자기 노이즈 억제체
JP3055464B2 (ja) 半導体集積回路の配線構造および形成方法
JPH07114236B2 (ja) 配線構造の製造方法
JP4161577B2 (ja) 電気配線板
KR101397667B1 (ko) 반도체 소자용 배선 및 그 배선의 형성 방법
JP2972638B2 (ja) 超伝導平面回路の製造方法
JP4271825B2 (ja) 半導体ベアチップおよび半導体ウエーハ
JPH09331182A (ja) ケーブル遮蔽用テープ
US6593200B2 (en) Method of forming an integrated inductor and high speed interconnect in a planarized process with shallow trench isolation
JPS6146051A (ja) 配線方法
JPH11265934A (ja) 接続部の形成方法
JPH09115906A (ja) 半導体装置の製造方法
JP2014236177A (ja) 配線構造とその形成方法
JP2001148421A (ja) 半導体装置及びその製造方法
JPH0684896A (ja) 配線構造体の製法
JP2006512014A (ja) エッジをメッキした伝送路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees