JP2001148421A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001148421A
JP2001148421A JP32827399A JP32827399A JP2001148421A JP 2001148421 A JP2001148421 A JP 2001148421A JP 32827399 A JP32827399 A JP 32827399A JP 32827399 A JP32827399 A JP 32827399A JP 2001148421 A JP2001148421 A JP 2001148421A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32827399A
Other languages
English (en)
Inventor
Taikai Egawa
大海 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32827399A priority Critical patent/JP2001148421A/ja
Publication of JP2001148421A publication Critical patent/JP2001148421A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ダマシン構造の多層微細配線における層間絶
縁膜の膜厚が均一化されその表面が平坦化されている半
導体装置及びその製造方法を提供する。 【解決手段】 第1配線層10を被覆している第1層間
絶縁膜12表面に配線溝16a及びダミー配線溝16b
を形成し、第1層間絶縁膜12表面における配線溝16
a表面とダミー配線溝16b表面とを合わせた分布の粗
密を低減化する。そして、基体全面に配線メタル膜18
等を成膜して配線孔14、配線溝16a、及びダミー配
線溝16bを埋め込んだ後、第1層間絶縁膜12上の不
必要な配線メタル膜18等をCMPにより研削除去し
て、第1配線層10表面に接続する接続層18a、接続
層18a表面に接続するダマシン構造の第2配線層18
b、ダミー配線層18cを形成する際に、その研削スピ
ードを基体全面にわたって略均等にして、第1配線層1
0の膜厚を均一化し、且つその表面を平坦化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にダマシン構造を用いる多層微細配
線技術に係る半導体装置及びその製造方法に関するもの
である。
【0002】
【従来の技術】LSI(大規模集積回路)等の半導体装
置における集積度は増加の一途を辿っており、その製造
方法においては、加工技術の面における微細化は勿論、
多層配線技術が集積度向上の鍵を握っている。そして、
多層微細配線を実現するためには、CMP(Chemical M
echanical Polishing ;化学的機械的研磨)等による広
域平坦化技術が不可欠になってきている。
【0003】従来の半導体装置の製造方法においては、
第1配線層を形成し、この第1配線層を含む基体全面に
第1層間絶縁膜を堆積した後、この第1配線層を被覆す
る第1層間絶縁膜の表面をCMP等により平坦化し、更
にフォトリソグラフィ技術やRIE(Reactive Ion Etc
hing;反応性イオンエッチング)等により第1配線層表
面を露出する配線孔を第1層間絶縁膜に開口し、更にC
VD(Chemical VaporDeposition ;化学的気相成長)
やスパッタ等により基体全面にAl(アルミニウム)合
金膜を堆積して配線孔を埋め込み、このAl合金膜をフ
ォトリソグラフィ技術やRIE等によりパターニングし
て、Al合金膜が埋め込まれた配線孔を介して第1配線
層に接続する第2配線層を形成する。そして、更に、第
2配線層を被覆する第2層間絶縁膜の形成、配線孔の開
口、第2配線層に接続する第3配線層の形成等の一連の
工程を繰り返す。こうして、複数の配線層間にそれぞれ
間絶縁膜が介在している多層配線構造を実現する。
【0004】しかし、年々LSIの高集積化、高速化が
進展するにつれ、配線層も微細化、即ち細線化する一
方、配線層を流れる電流密度は急増してきた。そのた
め、従来のようにAl合金を配線材料として用いると、
高密度の電流によって配線層中のAl原子が局所的に移
動する、いわゆるEM(Electro Maigration;エレクト
ロマイグレーション)に対する耐性が限界に近付いてい
るという問題があった。
【0005】そして、この問題を解決する方策として、
近年、ダマシン法が開発され、これまでAl合金に比べ
てエッチングが困難であることから配線材料としては敬
遠されてきたCu(銅)等のEM耐性に優れたメタルを
用いて多層微細配線構造を実現する道が開けてきた。
【0006】以下、従来のダマシン法を用いて多層微細
配線構造を形成する方法を、図6〜図9の工程断面図を
用いて説明する。
【0007】先ず、図6に示されるように、例えばトラ
ンジスタ素子等を形成した半導体基体(図示せず)上
に、例えばCVDやスパッタ等により所定の導電膜を堆
積した後、フォトリソグラフィ技術やRIE等によりこ
の導電膜を所定の配線形状にパターニングして、第1配
線層20を形成する。続いて、第1配線層20を含む基
体全面に、例えばCVD等により第1層間絶縁膜22を
堆積した後、例えばCMPや熱処理によるリフロー(re
flow)等によりこの第1配線層20を被覆する第1層間
絶縁膜22表面を平坦化する。
【0008】次いで、図7に示されるように、例えばフ
ォトリソグラフィ技術やRIE等により第1層間絶縁膜
22を選択的にエッチング除去して、第1配線層20表
面を露出する配線孔24を開口する。また、同様に、第
1層間絶縁膜22を選択的にエッチング除去して、配線
孔24を平面的に包摂する配線溝26を第1層間絶縁膜
22表面に形成する。なお、ここで、「配線孔24を平
面的に包摂する配線溝26」という表現は、平面的に見
ると配線孔24は配線溝26内に位置していることを意
味する。以下における「平面的に包摂」という表現も、
同様の意味である。
【0009】次いで、図8に示されるように、配線孔2
4及び配線溝26を含む基体全面に、例えばCVDやス
パッタ等によりバリアメタル膜(図示せず)及び配線メ
タル膜28を順に成膜する。こうして、バリアメタル膜
及び配線メタル膜28によって配線孔24及び配線溝2
6を埋め込む。
【0010】次いで、図9に示されるように、例えばC
MPにより、配線孔24及び配線溝26以外の第1層間
絶縁膜22上に成膜されている不必要な配線メタル膜2
8及びバリアメタル膜を第1層間絶縁膜22表面が露出
するまで研磨除去する。こうして、第1配線層20表面
が露出している配線孔24にバリアメタル膜及び配線メ
タル膜28が埋め込まれている接続層28aを形成する
と共に、配線溝26にバリアメタル膜及び配線メタル膜
28が埋め込まれているダマシン構造の第2配線層28
bを形成する。即ち、第1配線層20に接続層28aを
介して接続するダマシン構造の第2配線層28bを形成
する。
【0011】その後、図示はしないが、上記の第1層間
絶縁膜22の堆積から第2配線層28bの形成に至る工
程と同様の工程を繰り返す。例えば、第2配線層28b
を含む基体全面に第2層間絶縁膜を堆積した後、その表
面を平坦化し、この第2層間絶縁膜を選択的にエッチン
グ除去して配線孔及び配線溝を形成し、基体全面にバリ
アメタル膜及び配線メタル膜を順に成膜して配線孔及び
配線溝を埋め込み、第2層間絶縁膜上の不必要な配線メ
タル膜及びバリアメタル膜を研磨除去して、配線孔及び
配線溝にバリアメタル膜及び配線メタル膜が埋め込まれ
ている接続層及び第3配線層を形成して、第2配線層2
8bに接続層を介して接続するダマシン構造の第3配線
層を形成する。こうして、ダマシン法を用いて、複数の
配線層間にそれぞれ間絶縁膜が介在している多層配線構
造を形成する。
【0012】そして、このようなダマシン構造の多層配
線においては、配線メタル膜28の材料としてEM耐性
に優れたCu等のメタルを用いることが可能になると共
に、広域平坦化が不要となる利点がある。
【0013】
【発明が解決しようとする課題】しかし、上記従来のダ
マシン法を用いた多層微細配線構造の形成方法において
は、基体全面にバリアメタル膜及び配線メタル膜28を
順に成膜して配線孔24及び配線溝26を埋め込んだ
後、CMPにより第1層間絶縁膜22上に成膜されてい
る不必要な配線メタル膜28及びバリアメタル膜を研磨
除去して、配線孔24及び配線溝26にバリアメタル膜
及び配線メタル膜28が埋め込まれている接続層28a
及びダマシン構造の第2配線層28bを形成する際に、
第1層間絶縁膜22表面における第2配線層28b表面
の分布には粗密があるため、第1層間絶縁膜22上の配
線メタル膜28及びバリアメタル膜の研磨スピードにバ
ラツキが生じる。
【0014】即ち、第1層間絶縁膜22表面における第
2配線層28b表面の分布が粗の領域においては、配線
メタル膜28及びバリアメタル膜の研磨スピードが速く
なる一方、密の領域における研磨スピードは遅くなる。
このため、第2配線層28b表面の分布が粗の領域にお
いては、配線メタル膜28及びバリアメタル膜が早く研
磨されてしまい、第2配線層28b表面の分布が密の領
域における配線メタル膜28及びバリアメタル膜の研磨
が終了するまでに、第1層間絶縁膜22表面が研磨され
るという事態が生じる。
【0015】具体的には、図9に示されるように、第2
配線層28bの近傍や第2配線層28b表面の分布が密
の領域における第1層間絶縁膜22は、殆ど研磨される
ことなく所定の厚さを維持している一方、第2配線層2
8bから離れて第2配線層28b表面の分布が粗になっ
ている領域における第1層間絶縁膜22は、配線メタル
膜28及びバリアメタル膜に続いて研磨され、膜厚が所
定の厚さより減少している。そして、この第1層間絶縁
膜22の膜厚のバラツキにより、その表面の平坦性も当
然に損なわれる。
【0016】こうして、ダマシン構造の第2配線層28
bを形成するために第1層間絶縁膜22上の不必要な配
線メタル膜28及びバリアメタル膜を研磨除去する際
に、第1層間絶縁膜22表面における第2配線層28b
表面の分布の粗密に起因して、配線メタル膜28及びバ
リアメタル膜の研磨スピードにバラツキが生じる。そし
て、そのために、第1層間絶縁膜22の膜厚にもバラツ
キが生じ、その表面の平坦性が損なわれる。従って、こ
のように膜厚の均一性と表面の平坦性が損なわれた第1
層間絶縁膜22の上方に、更に第2配線層等の多層配線
を形成しようとすると、微細な配線形成が困難になっ
て、信頼性の低下や製造歩留りの低下を招くという問題
があった。
【0017】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、ダマシン構造を用いた多層微細配線技
術に係る半導体装置及びその製造方法において、層間絶
縁膜の膜厚が均一化され、且つその表面が平坦化され
て、多層微細配線の信頼性を向上すると共に、その製造
歩留りを向上することができる半導体装置及びその製造
方法を提供することを目的とする。
【0018】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項1に係る半導体装置の製造方法は、下
層配線層を被覆する層間絶縁膜を形成した後、この層間
絶縁膜表面を平坦化する第1の工程と、層間絶縁膜を選
択的にエッチング除去して、下層配線層表面を露出する
接続孔を開口する第2の工程と、層間絶縁膜を選択的に
エッチング除去して、接続孔を平面的に包摂する配線溝
を層間絶縁膜表面に形成すると共に、層間絶縁膜表面に
おける配線溝表面の分布が相対的に粗の領域にダミー配
線溝を形成し、層間絶縁膜表面における配線溝表面とダ
ミー配線溝表面とを合わせた分布の粗密を低減化する第
3の工程と、基体全面に導電性物質を堆積して、この導
電性物質によって接続孔、配線溝、及びダミー配線溝を
埋め込む第4の工程と、層間絶縁膜上の導電性物質を層
間絶縁膜表面が露出するまで研削除去して、接続孔に導
電性物質が埋め込まれてなる接続層を下層配線層に接続
させて形成し、配線溝に導電性物質が埋め込まれてなる
上層配線層を接続層に接続させて形成し、ダミー配線溝
に導電性物質が埋め込まれてなるダミー配線層を形成す
ると共に、間絶縁膜の膜厚を均一化し、且つ層間絶縁膜
表面を平坦化する第5の工程と、を有することを特徴と
する。
【0019】このように請求項1に係る半導体装置の製
造方法においては、ダマシン法を用いて多層配線構造を
形成することにより、Al合金に比べてエッチングが困
難であることから配線材料としては敬遠されてきたCu
等のEM耐性に優れたメタルを用いて多層微細配線構造
を実現することが可能になるため、大電流密度が要求さ
れるLSIにおける多層微細配線の信頼性が向上する。
【0020】そして、その場合に、層間絶縁膜表面にお
けるダマシン構造の上層配線層を形成するための配線溝
表面の分布に粗密があっても、配線溝表面の分布が相対
的に粗の領域にダミー配線溝を形成して、層間絶縁膜表
面における配線溝表面とダミー配線溝表面とを合わせた
分布の粗密を低減化することにより、基体全面に導電性
物質を堆積して接続孔、配線溝、及びダミー配線溝を埋
め込んだ後、層間絶縁膜上の不必要な導電性物質を層間
絶縁膜表面が露出するまで研削除去して、接続層、上層
配線層、及びダミー配線層を形成する際に、導電性物質
の研削スピードを基体全面にわたって略均等にすること
が可能になるため、間絶縁膜の膜厚を均一化し、且つそ
の表面を平坦化することが容易に実現される。
【0021】従って、この層間絶縁膜上方に、更に多層
配線を形成する際に、微細な配線形成が容易に行われる
ため、LSIにおける多層微細配線の信頼性が更に向上
すると共に、その製造歩留りも向上する。
【0022】また、請求項2に係る半導体装置は、下層
配線層と、この下層配線層を被覆する層間絶縁膜と、こ
の層間絶縁膜表面に形成された配線溝に導電性物質が埋
め込まれてなる上層配線層と、層間絶縁膜を貫通する接
続孔に導電性物質が埋め込まれてなり、下層配線層と上
層配線層とを接続する接続層と、を有する半導体装置で
あって、間絶縁膜表面に形成されたダミー配線溝に導電
性物質が埋め込まれてなるダミー配線層が、層間絶縁膜
表面における上層配線層表面の分布が相対的に粗の領域
に設けられて、層間絶縁膜表面における上層配線層表面
とダミー配線層表面とを合わせた分布の粗密が低減化さ
れており、間絶縁膜の膜厚が均一化され、且つ層間絶縁
膜表面が平坦化されていることを特徴とする。
【0023】このように請求項2に係る半導体装置にお
いては、下層配線層と、この下層配線層を被覆する層間
絶縁膜表面に形成されたダマシン構造の上層配線層とが
接続されている多層配線構造となっていることから、エ
ッチングの困難性等により配線材料としては敬遠されて
きたCu等のEM耐性に優れたメタルを用いた多層微細
配線構造を実現することが可能になるため、大電流密度
が要求されるLSIにおける多層微細配線の信頼性が向
上する。
【0024】また、この多層微細配線において、層間絶
縁膜表面におけるダマシン構造の上層配線層表面の分布
に粗密があっても、同様のダマシン構造のダミー配線層
が設けられて、層間絶縁膜表面における上層配線層表面
とダミー配線層表面とを合わせた分布の粗密が低減化さ
れていることにより、導電性物質が埋め込まれた接続
層、上層配線層、及びダミー配線層を形成する際の層間
絶縁膜上の不必要な導電性物質の研削除去によって露出
した間絶縁膜の膜厚が均一化され、且つその表面が平坦
化されることになる。
【0025】従って、この層間絶縁膜上方に、更に多層
配線が形成されている多層配線構造においても、微細な
配線層が容易に形成されるため、LSIにおける多層微
細配線の信頼性が更に向上する。
【0026】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図1は本発明の一実施
形態に係る半導体装置、即ちダマシン構造の多層微細配
線を有する半導体装置を示す概略断面図である。
【0027】図1に示されるように、各種のトランジス
タ素子等が形成されている半導体基体(図示せず)上に
は、下層配線層としての微細な幅の第1配線層10が形
成されている。また、この第1配線層10を含む基体全
面には、第1層間絶縁膜12が形成されている。そし
て、この第1配線層10を被覆している第1層間絶縁膜
12の膜厚が均一化され、且つその表面が平坦化されて
いる点に本実施形態の特徴がある。
【0028】また、第1配線層10上方の第1層間絶縁
膜12に開口された配線孔14にバリアメタル膜及び配
線メタル膜が順に埋め込まれてなる接続層18aが、第
1配線層10表面に接続して形成されている。また、第
1層間絶縁膜12表面に形成され、配線孔14を平面的
に包摂する配線溝16aにバリアメタル膜及び配線メタ
ル膜が順に埋め込まれてなる上層配線層としての微細な
幅の第2配線層18b、即ちダマシン構造の第2配線層
18bが、接続層18a表面に接続して形成されてい
る。こうして、下層配線層としての第1配線層10と上
層配線層としてのダマシン構造の第2配線層18bとの
間には第1層間絶縁膜12が介在していると共に、これ
ら第1配線層10と第2配線層18bとが第1層間絶縁
膜12を貫通している接続層18aを介して接続されて
いる多層微細配線構造が実現されている。
【0029】また、第1層間絶縁膜12表面における配
線溝16a表面の分布が相対的に粗の領域に形成された
ダミー配線溝16bにバリアメタル膜及び配線メタル膜
が順に埋め込まれてなるダマシン構造のダミー配線層1
8cが形成されている。こうして、第1層間絶縁膜12
表面における第2配線層18b表面の分布に粗密があっ
ても、その相対的に粗の領域にダミー配線層18cが形
成されているため、第1層間絶縁膜12表面における第
2配線層18b表面とダミー配線層18c表面とを合わ
せた分布の粗密は低減化され、第2配線層18b表面及
びダミー配線層18c表面の分布が第1層間絶縁膜12
の全表面にわたって略均等になっている点にも本実施形
態の特徴がある。
【0030】なお、図示はしないが、第1配線層10と
第2配線層18bとが第1層間絶縁膜12を貫通してい
る接続層18aを介して接続されている上方には、第2
配線層18bと同様のダマシン構造の微細な幅の配線層
が複数層にわたって形成されている。
【0031】例えば、第2配線層18bの一つ上の第3
配線層について以下に説明する。第2配線層18bを含
む基体全面に、膜厚が均一化され、且つその表面が平坦
化されている第2層間絶縁膜が形成され、第2配線層1
8b上方の第2層間絶縁膜に開口された配線孔にバリア
メタル膜及び配線メタル膜が順に埋め込まれてなる接続
層が第2配線層18b表面に接続して形成され、その配
線孔を平面的に包摂する配線溝にバリアメタル膜及び配
線メタル膜が順に埋め込まれてなるダマシン構造の第3
配線層が接続層表面に接続して形成されている。即ち、
ダマシン構造の第2配線層18bとダマシン構造の第3
配線層の間には第2層間絶縁膜が介在していると共に、
これら第2配線層18bと第3配線層とは第2層間絶縁
膜を貫通している接続層を介して接続されている。
【0032】そして、第2層間絶縁膜表面における第2
配線層18b表面の分布が相対的に粗の領域にダミー配
線層18cと同様のダミー配線層が形成されている。こ
のため、第2層間絶縁膜表面における第3配線層表面の
分布に粗密があっても、第2層間絶縁膜表面における第
3配線層表面とダミー配線層表面とを合わせた分布の粗
密は低減化され、第3配線層表面及びダミー配線層表面
の分布が第2層間絶縁膜の全表面にわたって略均等にな
っている。こうして、複数のダマシン構造の配線層間に
それぞれ間絶縁膜が介在している多層微細配線構造が実
現されている。
【0033】次に、図1に示す半導体装置の製造方法
を、図2〜図5を用いて説明する。ここで、図2〜図5
はそれぞれ図1に示す半導体装置の製造方法、即ちダマ
シン法による多層微細配線の形成方法を説明するための
工程断面図である。
【0034】先ず、図2に示されるように、各種のトラ
ンジスタ素子等を形成した半導体基体(図示せず)上
に、例えばCVDやスパッタ等により所定の導電膜を堆
積した後、フォトリソグラフィ技術やRIE等によりこ
の導電膜を所定の配線形状にパターニングして、下層配
線層としての微細な幅の第1配線層10を形成する。続
いて、この第1配線層10を含む基体全面に、例えばC
VD等により第1層間絶縁膜12を堆積した後、例えば
CMPや熱処理によるリフロー等により、この第1配線
層10を被覆する第1層間絶縁膜12表面を平坦化す
る。
【0035】次いで、図3に示されるように、例えばフ
ォトリソグラフィ技術やRIE等により第1層間絶縁膜
12を選択的にエッチング除去して、第1配線層10表
面を露出する配線孔14を開口する。また、同様にし
て、第1層間絶縁膜12を選択的にエッチング除去し、
配線孔14を平面的に包摂する微細な幅の配線溝16a
を第1層間絶縁膜12表面に形成すると共に、第1層間
絶縁膜12表面における配線溝16a表面の分布が相対
的に粗の領域にダミー配線溝16bを形成する。こうし
て、第1層間絶縁膜12表面における配線溝16a表面
とダミー配線溝16b表面とを合わせた分布の粗密を低
減化し、配線溝16a表面及びダミー配線溝16b表面
の分布が第1層間絶縁膜12の全表面にわたって略均等
になるようにする。
【0036】次いで、図4に示されるように、配線孔1
4、配線溝16a、及びダミー配線溝16bを含む基体
全面に、例えばCVDやスパッタ等によりバリアメタル
膜(図示せず)及び配線メタル膜18を順に成膜する。
こうして、バリアメタル膜及び配線メタル膜18によっ
て配線孔14、配線溝16a、及びダミー配線溝16b
を埋め込む。
【0037】次いで、図5に示されるように、例えばC
MPにより、配線孔14、配線溝16a、及びダミー配
線溝16bを埋め込んでいる以外の第1層間絶縁膜12
上に成膜されている不必要な配線メタル膜18及びバリ
アメタル膜を研磨除去して、第1層間絶縁膜12表面を
露出させる。こうして、第1層間絶縁膜12表面に開口
した配線孔14にバリアメタル膜及び配線メタル膜18
が埋め込まれてなる接続層18aを第1配線層10表面
に接続させて形成し、配線溝16aにバリアメタル膜及
び配線メタル膜18が埋め込まれてなる上層配線層とし
てのダマシン構造の微細な幅の第2配線層18bを接続
層18a表面に接続させて形成すると共に、ダミー配線
溝16bにバリアメタル膜及び配線メタル膜18が埋め
込まれてなるダマシン構造のダミー配線層18cを形成
する。
【0038】このとき、基体表面に露出する第2配線層
18b表面及びダミー配線層18c表面の分布は第1層
間絶縁膜12の全表面にわたって略均等になっている。
このため、第1層間絶縁膜12上の不必要な配線メタル
膜18及びバリアメタル膜の研磨除去の際には、従来の
ように第2配線層18b表面の分布が粗の領域において
は研磨スピードが速くなり密の領域においては遅くなる
といった研磨スピードのバラツキが抑制され、配線メタ
ル膜18及びバリアメタル膜の研磨スピードが基体全面
にわたって略均等になる。
【0039】従って、配線メタル膜18等の研磨スピー
ドのバラツキに起因して下地の第1層間絶縁膜12表面
が不均一に研磨されてその膜厚にバラツキが生じたり表
面の平坦性が損なわれたりすることが防止され、配線メ
タル膜18等の研磨除去によって露出した第1層間絶縁
膜12の膜厚は均一化され、且つその表面は平坦化され
る。
【0040】このようにして、図1に示される半導体装
置、即ち下層配線層としての第1配線層10と上層配線
層としてのダマシン構造の第2配線層18bの間に第1
層間絶縁膜12が介在していると共に、これら第1配線
層10と第2配線層18bとは第1層間絶縁膜12を貫
通している接続層18aを介して接続されている多層微
細配線構造を有する半導体装置を作製する。
【0041】その後、図示はしないが、上記の第1層間
絶縁膜12の堆積から第2配線層18bの形成に至る工
程と同様の工程を繰り返す。例えば、第2配線層18b
の一つ上の配線層の形成について以下に説明する。第2
配線層18bを含む基体全面に第2層間絶縁膜を堆積
し、その表面を平坦化する工程、この第2層間絶縁膜を
選択的にエッチング除去し、第2配線層18b表面を露
出する配線孔、この配線孔を平面的に包摂する配線溝、
及びダミー配線溝を形成して、第2層間絶縁膜表面にお
ける配線溝表面とダミー配線溝表面とを合わせた分布の
粗密を低減化し、その分布を第1層間絶縁膜12の全表
面にわたって略均等にする工程、基体全面にバリアメタ
ル膜及び配線メタル膜を順に成膜して、配線孔、配線
溝、及びダミー配線溝を埋め込む工程、CMPにより第
2層間絶縁膜上の不必要な配線メタル膜及びバリアメタ
ル膜を基体全面にわたって略均等な研磨スピードで研磨
除去して、配線孔、配線溝、及びダミー配線溝にバリア
メタル膜及び配線メタル膜が埋め込まれている接続層、
第3配線層、及びダミー配線層を形成すると共に、露出
した第2層間絶縁膜の膜厚を均一化し、且つその表面を
平坦化する工程等を経て、第2配線層18b上に第2層
間絶縁膜を介在させ、この第2層間絶縁膜を貫通する接
続層を介して第2配線層18bに接続するダマシン構造
の第3配線層を形成する。こうして、ダマシン法を用い
て、複数の配線層間にそれぞれ間絶縁膜が介在している
多層配線構造を実現する。
【0042】以上のように本実施形態によれば、ダマシ
ン法を用いて複数の配線層間にそれぞれ間絶縁膜が介在
している多層微細配線構造を形成する際に、下層配線層
としての第1配線層10を被覆している第1層間絶縁膜
12表面において、上層配線層としてのダマシン構造の
第2配線層18bを形成するための配線溝16a表面の
分布に粗密があっても、その配線溝16a表面の分布が
相対的に粗の領域にダミー配線溝16bを形成すること
により、第1層間絶縁膜12表面における配線溝16a
表面とダミー配線溝16b表面とを合わせた分布の粗密
を低減化し、配線溝16a表面及びダミー配線溝16b
表面の分布を第1層間絶縁膜12の全表面にわたって略
均等にすることが可能になる。
【0043】このため、基体全面にバリアメタル膜及び
配線メタル膜18を順に成膜して、配線孔14、配線溝
16a、及びダミー配線溝16bを埋め込んだ後、CM
Pにより第1層間絶縁膜12上の不必要な配線メタル膜
18等を第1層間絶縁膜12表面が露出するまで研削除
去して、第1配線層10表面に接続する接続層18a、
接続層18a表面に接続するダマシン構造の第2配線層
18b、及びダマシン構造のダミー配線層18cを形成
する際に、配線メタル膜18等の研削スピードが基体全
面にわたって略均等になることから、第1配線層10の
膜厚を均一化し、且つその表面を平坦化することを容易
に実現することができる。
【0044】従って、第2配線層18b上方に更に多層
配線を形成する際に、微細な配線形成を容易に行うこと
が可能になり、LSIにおける多層微細配線の信頼性を
向上することができると共に、その製造歩留りも向上す
ることができる。
【0045】なお、本実施形態においては、ダマシン法
を用いて多層配線構造を形成していることにより、Al
合金に比べてエッチングが困難であることから配線材料
としては敬遠されてきたCu等のEM耐性に優れたメタ
ルを配線メタル膜18として用いた多層微細配線構造を
実現することが可能になるため、大電流密度が要求され
るLSIにおける多層微細配線の信頼性を向上すること
ができるという効果は当然に発揮される。
【0046】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項1に係る半導体
装置の製造方法によれば、ダマシン法を用いて多層配線
構造を形成することにより、エッチングの困難性等によ
り配線材料としては敬遠されてきたCu等のEM耐性に
優れたメタルを用いて多層微細配線構造を実現すること
が可能になるため、大電流密度が要求されるLSIにお
ける多層微細配線の信頼性を向上することが可能になる
ことに加え、層間絶縁膜表面におけるダマシン構造の上
層配線層を形成するための配線溝表面の分布に粗密があ
っても、配線溝表面の分布が相対的に粗の領域にダミー
配線溝を形成して、層間絶縁膜表面における配線溝表面
とダミー配線溝表面とを合わせた分布の粗密を低減化し
て、配線溝表面及びダミー配線溝表面の分布を層間絶縁
膜の全表面にわたって略均等にすることにより、基体全
面に導電性物質を堆積して、接続孔、配線溝、及びダミ
ー配線溝を埋め込んだ後、層間絶縁膜上の不必要な導電
性物質を研削除去して、接続層、上層配線層、及びダミ
ー配線層を形成する際に、導電性物質の研削スピードを
基体全面にわたって略均等にすることが可能になるた
め、間絶縁膜の膜厚を均一化し、且つその表面を平坦化
することを容易に実現することができる。従って、この
層間絶縁膜上方に更に多層配線を形成する際に、微細な
配線形成を容易に行うことが可能になるため、LSIに
おける多層微細配線の信頼性を更に向上することができ
ると共に、その製造歩留りも向上することができる。
【0047】また、請求項2に係る半導体装置によれ
ば、下層配線層と、この下層配線層を被覆する層間絶縁
膜表面に形成されたダマシン構造の上層配線層とが接続
されている多層配線構造となっていることから、エッチ
ングの困難性等により配線材料としては敬遠されてきた
Cu等のEM耐性に優れたメタルを用いて多層微細配線
構造を実現することが可能になるため、大電流密度が要
求されるLSIにおける多層微細配線の信頼性を向上す
ることが可能になることに加え、層間絶縁膜表面におけ
るダマシン構造の上層配線層表面の分布に粗密があって
も、上層配線層表面の分布が相対的に粗の領域に同様の
ダマシン構造のダミー配線層が設けられて、層間絶縁膜
表面における上層配線層表面とダミー配線層表面とを合
わせた分布の粗密が低減化され、上層配線層表面及びダ
ミー配線層表面の分布が層間絶縁膜の全表面にわたって
略均等になることにより、導電性物質が埋め込まれた接
続層、上層配線層、及びダミー配線層を形成する際の層
間絶縁膜上の不必要な導電性物質の研削除去によって露
出した間絶縁膜の膜厚が均一化され、且つその表面が平
坦化されることになる。従って、上層配線層の上方に更
に多層配線が形成されている多層配線構造において、微
細な配線層を容易に実現することが可能になり、LSI
における多層微細配線の信頼性を更に向上することがで
きる。
【図面の簡単な説明】
【図1】図1は本発明の一実施形態に係る半導体装置、
即ちダマシン構造の多層微細配線を有する半導体装置を
示す概略断面図である。
【図2】図1に示す半導体装置の製造方法、即ちダマシ
ン法による多層微細配線の形成方法を説明するための工
程断面図(その1)である。
【図3】図1に示す半導体装置の製造方法、即ちダマシ
ン法による多層微細配線の形成方法を説明するための工
程断面図(その2)である。
【図4】図1に示す半導体装置の製造方法、即ちダマシ
ン法による多層微細配線の形成方法を説明するための工
程断面図(その3)である。
【図5】図1に示す半導体装置の製造方法、即ちダマシ
ン法による多層微細配線の形成方法を説明するための工
程断面図(その4)である。
【図6】従来のダマシン法による多層微細配線の形成方
法を説明するための工程断面図(その1)である。
【図7】従来のダマシン法による多層微細配線の形成方
法を説明するための工程断面図(その2)である。
【図8】従来のダマシン法による多層微細配線の形成方
法を説明するための工程断面図(その3)である。
【図9】従来のダマシン法による多層微細配線の形成方
法を説明するための工程断面図(その4)である。
【符号の説明】
10……第1配線層、12……第1層間絶縁膜、14…
…配線孔、16a……配線溝、16b……ダミー配線
溝、18……配線メタル膜、18a……接続層、18b
……第2配線層、18c……ダミー配線層、20……第
1配線層、22……第1層間絶縁膜、24……配線孔、
26……配線溝、28……配線メタル膜、28a……接
続層、28b……第2配線層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 下層配線層を被覆する層間絶縁膜を形成
    した後、前記層間絶縁膜表面を平坦化する第1の工程
    と、 前記層間絶縁膜を選択的にエッチング除去して、前記下
    層配線層表面を露出する接続孔を開口する第2の工程
    と、 前記層間絶縁膜を選択的にエッチング除去して、前記接
    続孔を平面的に包摂する配線溝を前記層間絶縁膜表面に
    形成すると共に、前記層間絶縁膜表面における前記配線
    溝表面の分布が相対的に粗の領域にダミー配線溝を形成
    し、前記層間絶縁膜表面における前記配線溝表面と前記
    ダミー配線溝表面とを合わせた分布の粗密を低減化する
    第3の工程と、 基体全面に導電性物質を堆積して、前記導電性物質によ
    って前記接続孔、前記配線溝、及び前記ダミー配線溝を
    埋め込む第4の工程と、 前記層間絶縁膜上の前記導電性物質を前記層間絶縁膜表
    面が露出するまで研削除去して、前記接続孔に前記導電
    性物質が埋め込まれてなる接続層を前記下層配線層に接
    続させて形成し、前記配線溝に前記導電性物質が埋め込
    まれてなる上層配線層を前記接続層に接続させて形成
    し、前記ダミー配線溝に前記導電性物質が埋め込まれて
    なるダミー配線層を形成すると共に、前記間絶縁膜の膜
    厚を均一化し、且つ前記層間絶縁膜表面を平坦化する第
    5の工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 下層配線層と、前記下層配線層を被覆す
    る層間絶縁膜と、前記層間絶縁膜表面に形成された配線
    溝に導電性物質が埋め込まれてなる上層配線層と、前記
    層間絶縁膜を貫通する接続孔に導電性物質が埋め込まれ
    てなり、前記下層配線層と前記上層配線層とを接続する
    接続層と、を有する半導体装置であって、 前記間絶縁膜表面に形成されたダミー配線溝に導電性物
    質が埋め込まれてなるダミー配線層が、前記層間絶縁膜
    表面における前記上層配線層表面の分布が相対的に粗の
    領域に設けられて、前記層間絶縁膜表面における前記上
    層配線層表面と前記ダミー配線層表面とを合わせた分布
    の粗密が低減化されており、 前記間絶縁膜の膜厚が均一化され、且つ前記層間絶縁膜
    表面が平坦化されていることを特徴とする半導体装置。
JP32827399A 1999-11-18 1999-11-18 半導体装置及びその製造方法 Withdrawn JP2001148421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32827399A JP2001148421A (ja) 1999-11-18 1999-11-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32827399A JP2001148421A (ja) 1999-11-18 1999-11-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001148421A true JP2001148421A (ja) 2001-05-29

Family

ID=18208389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32827399A Withdrawn JP2001148421A (ja) 1999-11-18 1999-11-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001148421A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822615B1 (ko) 2006-10-31 2008-04-17 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
CN102339790A (zh) * 2011-10-29 2012-02-01 上海华力微电子有限公司 半导体器件制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822615B1 (ko) 2006-10-31 2008-04-17 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
CN102339790A (zh) * 2011-10-29 2012-02-01 上海华力微电子有限公司 半导体器件制作方法

Similar Documents

Publication Publication Date Title
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
TWI278062B (en) Semiconductor device and manufacturing method thereof
KR101130557B1 (ko) 상호접속 구조물 및 상호접속 구조물의 제조 공정
JPH0360055A (ja) 集積回路の製造方法
TW201225183A (en) Semiconductor devices having through-contacts and related fabrication methods
JP2002026016A (ja) 半導体装置及びその製造方法
TW523868B (en) Semiconductor device and method for fabricating the same
US6429119B1 (en) Dual damascene process to reduce etch barrier thickness
JP2000188330A (ja) デュアルダマシン配線の形成方法
US5485035A (en) Method for planarization of an integrated circuit
KR100445506B1 (ko) 반도체장치의 제조방법
JP2001176965A (ja) 半導体装置及びその製造方法
JP2001148421A (ja) 半導体装置及びその製造方法
JPS62229959A (ja) 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法
JPH0969561A (ja) 半導体装置の製造方法
JP5821357B2 (ja) 半導体装置の製造方法
KR101069167B1 (ko) 반도체 소자의 금속배선 형성 방법
US7517799B2 (en) Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer
JP2001102448A (ja) 配線の形成方法
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
TW498528B (en) Manufacturing method for integrating copper damascene process and MIM crown-type capacitor process
JPH0758204A (ja) 半導体装置の製造方法
JPH05206294A (ja) 集積回路用相互接続
TW594925B (en) Method of fabricating metal interconnects and method of filling openings
JP2004022694A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060314

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070618