JP4271825B2

JP4271825B2 - 半導体ベアチップおよび半導体ウエーハ

Info

Publication number: JP4271825B2
Application number: JP2000101895A
Authority: JP
Inventors: 栄▲吉▼ ▲吉▼田; 裕司小野; 由夫粟倉
Original assignee: NEC Tokin Corp
Current assignee: Tokin Corp
Priority date: 2000-04-04
Filing date: 2000-04-04
Publication date: 2009-06-03
Anticipated expiration: 2020-04-04
Also published as: CN101388378A; CN100524732C; CN101388378B; CN1937219A; JP2001284538A

Description

【０００１】
【発明の属する技術分野】
本発明は、表面上に集積回路が形成された半導体ベアチップおよび半導体ウエーハに関する。
【０００２】
【従来の技術】
近年、高速動作する高集積な半導体素子の普及が著しい。その例として，ランダムアクセスメモリ（ＲＡＭ），リードオンリーメモリ（ＲＯＭ），マイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ）又は画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等の論理回路素子がある。これらの能動素子においては，演算速度や信号処理速度が日進月歩の勢いで高速化されており、高速電子回路を伝播する電気信号は、電圧，電流の急激な変化を伴うために，誘導性の高周波ノイズの主要因となっている。
【０００３】
一方，電子部品や電子機器の軽量化，薄型化，小型化の流れも止まる事を知らぬが如く急速な勢いで進行している。それに伴い，半導体素子の集積度や、プリント配線基板への電子部品実装密度の高密度化が著しい。従って、過密に集積あるいは実装された電子素子や信号線が、互いに極めて接近することになり，前述した信号処理速度の高速化と併わせて、高周波輻射ノイズが誘発され易い状況となっている。
【０００４】
ところで、周知のように、表面上に集積回路が形成された半導体ベアチップは、半導体ウエーハを切り出すことによって得られる。
【０００５】
図８に従来の半導体ウエーハを示す。図２において、（ａ）は平面図、（ｂ）は（ａ）の丸で囲んだ部分の拡大図、（ｃ）は（ｂ）のＡ−Ａ’線で切った断面図である。
【０００６】
図８に示すように、半導体ベアチップは、例えば、周知のウエーハ製造技術を使用することによって作られる。半導体ウエーハ１０’は、各々の表面上に集積回路（図示せず）が形成された複数のチップ部分１０ａ’を有し、その各々はその上に形成されたチップ電極（電極パッド）１１を持つ。図示のチップ電極１１は各チップ部分１０ａ’の外周縁部に沿って形成されているけれども、チップ電極は活性領域に形成されても良い。チップ電極１１を形成する金属としては一般にアルミニウム系合金が使用される。半導体ウエーハ１０’はそれからパッシベーション膜１２を備える。詳述すると、半導体ウエーハ１０’の全表面はパッシベーション膜１２で覆われる。パッシベーション膜１２は、スピンコーティングのような良く知られた技術を使用することによって、例えば、ポリイミド、窒化ケイ素膜、酸化ケイ素膜で作られる。パッシベーション膜１２の厚さは２０μｍ以下である。パッシベーション膜１１を形成した後、チップ電極１１は、半導体ウエーハ１０’を露光し、それをエッチングすることによって大気中に露出される。その結果、パッシベーション膜１２は、チップ電極１１が形成された位置を除いて半導体ウエーハ１０’の全表面を覆う。チップ部分１０ａ’はそれからスクライブライン１３に沿って個々の半導体ベアチップに互いに分離される。この分離は、ダイシングソーを使用する周知のダイシンング技術によってなされる。このチップ部分１０ａ’が半導体ベアチップ１７’である。
【０００７】
【発明が解決しようとする課題】
このような半導体ベアチップにおいては、電源供給ラインからの不要輻射の問題が指摘され、電源ラインにデカップリングコンデンサ等の集中定数部品を挿入する等の対策がなされている。
【０００８】
しかしながら、高速化された集積回路が表面上に形成された半導体ベアチップにおいては、発生するノイズが高調波成分を含むために、信号の経路が分布定数的な振る舞いをするようになり、従来の集中定数回路を前提にしたノイズ対策が効を発しない状況が生じていた。
【０００９】
したがって、本発明の目的は、このような高速動作する集積回路が表面上に形成された半導体ベアチップおよび半導体ウエーハに於いて、集積回路から発生した不要輻射を有効に削減することが可能な半導体ベアチップおよび半導体ウエーハを提供することにある。
【００１０】
【課題を解決するための手段】
本発明者らは、以前に高周波での磁気損失の大きな複合磁性体を発明し、これを不要輻射源の近傍に配置する事で、上記した半導体素子や電子回路などから発生する不要輻射を効果的に抑制する方法を見出している。この様な磁気損失を利用した不要輻射減衰の作用機構については、最近の研究から、不要輻射源となっている電子回路に対して等価的な抵抗成分が付与されることによることが分かっている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ”の大きさに依存している。より詳しくは、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合にはμ”と磁性体の厚さに略比例する。したがって、より小さなあるいはより薄い磁性体で所望の不要輻射減衰を得るためには、より大きなμ”が必要になってくる。例えば、半導体素子のモールド内部のような微小領域において磁気損失体を用いた不要輻射対策を行う為には、磁気損失項μ”がきわめて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きなμ”を有する磁性体が求められていた。本発明は、かかる現状に鑑みてなされたものである。
【００１１】
また、本発明者らは、スパッタ法あるいは蒸着法による軟磁性体の研究過程において、微小な磁性金属粒子が、セラミックスのような非磁性体中に均質に分散されたグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子とそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒子の濃度が特定の範囲にある場合に、高周波領域において優れた磁気損失特性が得られる事を見出した。Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいづれか、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュラー磁性体については、これまでに多くの研究がなされ、低損失で大きな飽和磁化を有する事が知られている。このＭ−Ｘ−Ｙグラニュラー磁性体において、飽和磁化の大きさは、Ｍ成分の占める体積率に依存するので、大きな飽和磁化を得るためには、Ｍ成分の比率を高くする必要がある。そのため、高周波インダクタ素子あるいはトランス等の磁心として用いるような一般的な用途にはＭ−Ｘ−Ｙグラニュラー磁性体中のＭ成分の割合は、Ｍ成分のみからなるバルク金属磁性体の飽和磁化のおおむね８０％以上の飽和磁化が得られる範囲に限られていた。
【００１２】
本発明者らは、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいづれか、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュラー磁性体において、Ｍ成分の占める割合を広い範囲で検討した結果、いずれの組成系でも磁性金属Ｍが特定濃度の範囲にある場合に、高周波領域で大きな磁気損失を示すことを見出し、本発明に至った。
【００１３】
Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化に対して８０％以上の飽和磁化を示すような最も高い領域は、従来より盛んに研究されている高飽和磁化で低損失なＭ−Ｘ−Ｙグラニュラー磁性体の領域である。この領域にある材料は、実数部透磁率（μ’）と飽和磁化の値が共に大きいため、前述した高周波インダクタのような高周波マイクロ磁気デバイスに用いられるが、電気抵抗を左右するＸ−Ｙ成分の占める割合が少ないので、電気抵抗率が小さい。その為に膜厚が厚くなると高周波領域でのうず電流損失の発生に伴って高周波での透磁率が劣化するので、ノイズ対策に用いるような比較的厚い磁性膜には不向きである。Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化の８０％以下で６０％以上となる飽和磁化を示す領域は、電気抵抗率がおおむね１００μΩ・ｃｍ以上と比較的大きい為に、材料の厚さが数μｍ程度あってもうず電流による損失が少なく、磁気損失はほとんど自然共鳴による損失となる。その為、磁気損失項μ”の周波数分散巾が狭くなるので、挟帯域な周波数範囲でのノイズ対策（高周波電流抑制）に適している。Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化の６０％以下で３５％以上の飽和磁化を示す領域は、電気抵抗率がおおむね５００μΩ・ｃｍ以上と更に大きいために、うず電流による損失は極めて小さく、Ｍ成分間の磁気的な相互作用が小さくなることで、スピンの熱擾乱が大きくなり自然共鳴の生じる周波数に揺らぎが生じ、その結果、磁気損失項μ”は広い範囲で大きな値を示すようになる。したがって、この組成領域は広帯域な高周波電流の抑制に適している。
【００１４】
一方、Ｍ成分の比率が本発明の領域よりも更に小さな領域は、Ｍ成分間の磁気的相互作用がほとんど生じなくなるので超常磁性となる。
【００１５】
電子回路の直近に磁気損失材料を配設して高周波電流を抑制する際の材料設計の目安は、磁気損失項μ”と磁気損失材料の厚さδの積μ”・δで与えられ、数１００ＭＨｚの周波数の高周波電流に対して効果的な抑制を得るには、おおむねμ”・δ≧１０００（μｍ）が必要となる。したがって、μ”＝１０００の磁気損失材料では１μｍ以上の厚さが必要になり、うず電流損失の生じ易い低電気抵抗な材料は好ましくなく、電気抵抗率が１００μΩｃｍ以上となるような組成、すなわち本発明の組成系では、Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化の８０％以下となる飽和磁化を示し、かつ、超常磁性の発現しない領域即ち、Ｍ成分のみからなるバルク金属磁性体の飽和磁化に対して３５％以上の飽和磁化を示す領域が適している。
【００１６】
本発明は、上述したグラニュラー磁性薄膜のような磁気損失膜を応用した発明である。ここで、「グラニュラー磁性薄膜」とは、数十ＭＨｚ〜数ＧＨｚの高周波において非常に大きな磁気的損失を示し、その微細構造が直径数ｎｍから数十ｎｍ程度の微細な粒径を呈している磁性薄膜のことをいい、この技術分野では「微結晶薄膜」とも呼ばれている。
【００１７】
すなわち、本発明によれば、表面上に集積回路が形成された半導体ベアチップに於いて、半導体ベアチップの裏面にグラニュラー磁性薄膜からなる磁気損失膜を設け、前記グラニュラー磁性薄膜からなる磁気損失膜が、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有し、Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して３５％以上８０％以下であることを特徴とする半導体ベアチップが得られる。
【００１８】
また、本発明によれば、表面上に集積回路が形成された半導体ウエーハに於いて、半導体ウエーハの裏面にグラニュラー磁性薄膜からなる磁気損失膜を設け、前記グラニュラー磁性薄膜からなる磁気損失膜が、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有し、Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して３５％以上８０％以下であることを特徴とする半導体ウエーハが得られる。
【００１９】
上記半導体ベアチップ又は半導体ウエーハにおいて、前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以上８０％以下であることが好ましい。グラニュラー磁性薄膜は、例えば、スパッタ法により形成されたスパッタ膜であっても良いし、蒸着法により形成された蒸着膜であっても良い。
【００２０】
【発明の実施の形態】
以下，本発明の実施の形態について図面を参照して説明する。
【００２１】
図１を参照して、本発明の一実施の形態に係る半導体ウエーハについて説明する。図１において、（ａ）は平面図、（ｂ）は（ａ）の丸で囲んだ部分の拡大図、（ｃ）は（ｂ）のＢ−Ｂ’線で切った断面図である。
【００２２】
図示の半導体ウエーハ１０は、その裏面が磁気損失膜１５で覆われている点を除いて、図８に示した半導体ウエーハ１０’と同様の構成を有する。図８に示したものと同様の機能を有するものには同一の参照符号を付し、説明の重複を避けるためにそれらの説明は省略する。
【００２３】
チップ部分１０ａはスクライブライン１３に沿って個々の半導体ベアチップに互いに分離される。この分離は、ダイシングソーを使用する周知のダイシンング技術によってなされる。このチップ部分１０ａが半導体ベアチップ１７である。
【００２４】
ここで、磁気損失膜１５としては、本発明者らが既に出願済み（平成１２年１月２４日出願の２０００年特願第５２５０７号）のグラニュラー磁性薄膜（以下、「先願」と呼ぶ。）を使用することができる。そのようなグラニュラー磁性薄膜は、先願の明細書中に記載されているように、スパッタ法や反応性スパッタ法或いは蒸着法を用いて製造することができる。換言すれば、グラニュラー磁性薄膜は、スパッタ法や反応性スパッタ法により形成されたスパッタ膜であっても良いし、或いは、蒸着法により形成された蒸着膜であっても良い。尚、グラニュラー磁性薄膜を製造する場合、実際には、上記スパッタ膜や上記蒸着膜を所定温度にて所定時間、真空磁場中で熱処理を施している。
【００２５】
尚、グラニュラー磁性薄膜の詳細な製造方法については、上記先願に詳しく説明してあるので、それを参照されたい。
【００２６】
このようにして形成されるグラニュラー磁性薄膜は、膜厚が薄く（例えば、２．０μｍ以下）ても、数十ＭＨｚ〜数ＧＨｚの高周波において非常に大きな磁気的損失を示すことを、本発明者らは実験で既に確認している。
【００２７】
そして、本発明者らは、準マイクロ波帯にμ”分散を示す本発明に係るグラニュラー磁性薄膜は、厚さが約５００倍の複合磁性体シートと同等の高周波電流抑制効果を示すことを実験で既に確認している。従って、本発明に係るグラニュラー磁性薄膜は、１ＧＨｚに近い高速クロックで動作するような半導体集積素子等のＥＭＩ対策に用いる材料として有望であるといえる。
【００２８】
次に、図２を参照して、磁気損失膜１５としてのグラニュラー磁性薄膜を製造する装置の一例としてスパッタリング製造装置について説明する。このスパッタリング製造装置は、真空容器（チャンバ）１８と、このチャンバ１８に結合されたガス供給装置２２及び真空ポンプ２３とを備える。チャンパ１８内では、シャッタ２１を挟んで基板２３とターゲット２５とが対向して配置されている。ターゲット２５は、組成分Ｘ，Ｙ、或いは組成分Ｘから成るチップ２４を所定の間隔で配置された組成分Ｍから成る。チップ２４及びターゲット２５の支持部側には、ＲＦ電源２６の一端が接続され、ＲＦ電源２６の他端は接地されている。
【００２９】
次に、このような構成のスパッタリング製造装置を用いて製造されるグラニュラー磁性薄膜（試料１）の製造例について説明する。
【００３０】
先ず、ターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１２０個のＡｌ₂Ｏ₃チップを配備した。そして、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０^-4Ｐａとなるように保った状態で、ガス供給装置２２により真空容器１８内へＡｒガスを供給することにより、真空容器１８内をＡｒガス雰囲気にする。この状態において、ＲＦ電源２６より高周波の電源を供給する。このような条件下において、スパッタ法により基板２３となるガラス基板上に磁性薄膜を成膜した。その後、更に得られた磁性薄膜を３００℃の温度条件の真空磁場中で２時間熱処理を施すことによって、上述したグラニュラー磁性薄膜による試料１を得た。
【００３１】
このようにして得られた試料１を蛍光Ｘ線分析したところ膜の組成は、Ｆｅ₇₂Ａｌ₁₁Ｏ₁₇の組成を有し、膜厚は２．０μｍ、直流抵抗率は５３０μΩ・ｃｍであった。また、試料１の異方性磁界Ｈ_kは１８（Ｏｅ）であり、飽和磁化Ｍ_sは１．６８Ｔ（テスラ）であった。さらに、試料１の複素透磁率特性上で磁気損失項μ”にあっても最大値μ”_maxに対して５０％以上となる周波数帯域をその中心周波数で規格化した半幅分相当の半値巾μ”₅₀は１４８％であった。また、試料１の飽和磁化Ｍ_s（Ｍ−Ｘ−Ｙ）と組成分Ｍのみから成る金属磁性体の飽和磁化Ｍ_s（Ｍ）との比率{Ｍ_s（Ｍ−Ｘ−Ｙ）／Ｍ_s（Ｍ）}×１００％は７２．２％であった。
【００３２】
又、試料１の磁気損失特性を検証するために、周波数ｆに対する透磁率μ特性（μ−ｆ特性）を次のようにして調べた。すなわち、μ−ｆ特性の測定は、短冊状に加工した検出コイルに試料１を挿入して、バイアス磁場を印加しながらインピーダンスを測定することにより行った。この結果に基づいて、磁気損失項μ”の周波数特性（μ”−ｆ特性）を得た。
【００３３】
図３はこの試料１のμ”−ｆ特性を示す図である。図３において、横軸は周波数ｆ（ＭＨｚ）を、縦軸は磁気損失項μ”をそれぞれ表している。図３から、試料１の磁気損失項μ”は、その分散がやや急峻でピーク値が非常に大きくなっており、共鳴周波数も７００ＭＨｚ付近と高くなっていることが判る。
【００３４】
更に、図４に示すような高周波電磁干渉抑制効果測定装置３０を用いて試料１における高周波電磁干渉抑制効果を検証実験した。但し、高周波電磁干渉抑制効果測定装置３０は、線路長が７５ｍｍで特性インピーダンスＺc＝５０Ωのマイクロストリップ線路３１の長手方向の両側にマイクロストリップ線路３１と図示しないネットワークアナライザ（ＨＰ８７５３Ｄ）とを接続するための同軸線路３２を配備した上で、マイクロストリップ線路３１の試料配置部３１ａの真上に磁性体試料３３を配置することにより、２ポート間の伝送特性Ｓ₂₁を測定可能なものである。
【００３５】
この高周波電磁干渉抑制効果測定装置３０の構成のように、伝送路の真近に磁気損失材料を配置した伝送路に等価的な抵抗成分を付与することで高周波電流を抑制する場合において、高周波電流の抑制効果の大きさは磁気損失項μ”の大きさと磁性体の厚さδとの積μ”・δにほぼ比例すると考えられる。
【００３６】
図５は、高周波電流抑制効果測定装置３０により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数ｆ（ＭＨｚ）に対する伝送特性Ｓ₂₁（ｄＢ）を示したものである。
【００３７】
図５から、試料１の伝送特性Ｓ₂₁は、１００ＭＨｚ以上から減少し、２ＧＨｚ近くで−１０ｄＢの極小値を示した後に増加していることが判る。この結果により、伝送特性Ｓ₂₁が磁性体の磁気損失項μ”の分散に依存すると共に、抑制効果の大きさが上述した積μ”・δに依存することが判る。
【００３８】
ところで、このような試料１のような磁性体は、図６に示されるように、寸法がｌであって、透磁率μ、誘電率εの分布定数線路として構成されるものとみなすことができる。この場合、単位長さ（Δｌ）当たりの等価回路定数として、直列接続された形態の単位インダクタンスΔＬ、単位抵抗ΔＲ、並びにこれらと接地線との間に介在される単位静電容量ΔＣ、単位接地コンダクタンスΔＧを有する。これらを伝送特性Ｓ₂₁に基づいて試料寸法に換算した場合、試料１は、等価回路定数としてインダクタンスＬ、抵抗Ｒ、並びに静電容量Ｃ、接地コンダクタンスＧを有する等価回路とみなすことができる。
【００３９】
ここでの高周波電磁干渉の抑制効果での検討のように、磁性体のマイクロストリップ線路３１上に配置した場合、伝送特性Ｓ21の変化は等価回路において主にインダクタンスＬに対して直列に付加される抵抗Ｒの成分によるものであることから、抵抗Ｒの値を求めてその周波数依存性を調べることができる。
【００４０】
図７は、図５に示した伝送特性Ｓ₂₁において、図６に示した等価回路のインダクタンスＬに対して直列に付加される抵抗Ｒの値に基づいて算出した、周波数ｆ（ＭＨｚ）に対する抵抗値Ｒ（Ω）の特性を示したものである。
【００４１】
図７から、抵抗値Ｒは準マイクロ波帯の領域で単調に増加し、３ＧＨｚでは数１０Ωとなり、その周波数依存特性は１ＧＨｚ付近に極大を持った磁気損失項μ”の周波数分散とは異なる傾向になっていることが判る。これは上述した積μ”・δに加えて波長に対する試料寸法の比率が単調増加することを反映している結果と考えられる。
【００４２】
以上の結果から、準マイクロ波帯に磁気損失項μ”分散を示す試料は、厚さが約５００倍の複合磁性体シートと同等の高周波電流抑制効果を示すため、１ＧＨｚにおける高周波電磁干渉抑制対策へ適用することが有効であるといえる。
【００４３】
尚、本発明は上述した実施の形態に限定せず、本発明の要旨を逸脱しない範囲内で、種々の変更・変形が可能なのは勿論である。例えば、本発明の実施の形態では、グラニュラー磁性薄膜の製造方法としてスパッタ法による製造例のみを示したが、真空蒸着法やイオンビーム蒸着法、ガス・デポジション法などの他の製造方法でも良く、本発明に係る磁気損失膜が均一に実現できる方法であれば、製法に限定されない。
【００４４】
また、本発明の実施の形態では、成膜後に真空磁場中での熱処理を施しているが、アズ・デポジションの膜で、本発明の性能が得られる組成あるいは成膜法であれば、実施の形態に記載の成膜後処理に限定されない。
【００４５】
さらに、上述した実施の形態では、半導体ベアチップ１７（半導体ウエーハ１０）の裏面を磁気損失膜１５で直接覆った場合の例についてのみ説明しているが、例えば、磁気損失膜が表面に形成されている粘着テープを、半導体ベアチップ１７（半導体ウエーハ１０）の裏面に貼り付けるようにしても良いのは勿論である。
【００４６】
【発明の効果】
上述したように、本発明によれば、半導体ベアチップ又は半導体ウエーハの裏面を磁気損失膜で覆っているので、表面上に形成されている集積回路から発生した不要輻射を有効に削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体ウエーハを示す図で、（ａ）は平面図、（ｂ）は（ａ）の丸で囲んだ部分の拡大図、（ｃ）は（ｂ）のＢ−Ｂ’線で切った断面図である。
【図２】スパッタ法による試料作製装置の概略断面図である。
【図３】磁気損失膜としての試料１に係る磁気損失項μ”の周波数依存性の一例を示す図である。
【図４】磁気損失膜としての試料１からなる高周波電流抑制体の抑制効果を見るための測定系を示す斜視図である。
【図５】磁気損失膜としての試料１の伝送特性（Ｓ₂₁）の周波数特性を示す図である。
【図６】磁気損失膜である磁性体の等価回路を示す図である。
【図７】磁気損失膜としての試料１の伝送特性（Ｓ₂₁）より算出した抵抗値Ｒの周波数特性を示す図である。
【図８】従来の半導体ウエーハを示す図で、（ａ）は平面図、（ｂ）は（ａ）の丸で囲んだ部分の拡大図、（ｃ）は（ｂ）のＡ−Ａ’線で切った断面図である。
【符号の説明】
１０半導体ウエーハ
１１チップ電極
１２パッシベーション膜
１３スクライブライン
１５磁気損失膜（グラニュラー磁性薄膜）

Claims

表面上に集積回路が形成された半導体ベアチップに於いて、前記半導体ベアチップの裏面にグラニュラー磁性薄膜からなる磁気損失膜を設け、前記グラニュラー磁性薄膜からなる磁気損失膜が、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有し、Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して３５％以上８０％以下であることを特徴とする半導体ベアチップ。
前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以上８０％以下であることを特徴とした請求項１記載の半導体ベアチップ。
前記グラニュラー磁性薄膜がスパッタ法或いは蒸着法により形成されたものであることを特徴とする請求項１に記載の半導体ベアチップ。
表面上に集積回路が形成された半導体ベアチップに対してノイズ対策を施す方法に於いて、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュラー磁性薄膜からなる磁気損失膜を用意し、前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して８０％以下から６０％以上にすることによって、予め定められた周波数範囲におけるノイズ対策を施す一方、前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以下で３５％以上にすることにより、前記予め定められた周波数範囲よりも広い周波数帯域におけるノイズ対策を施すことを特徴とする半導体ベアチップのノイズ対策方法。
表面上に集積回路が形成された半導体ウエーハに於いて、前記半導体ウエーハの裏面にグラニュラー磁性薄膜からなる磁気損失膜を設け、前記グラニュラー磁性薄膜からなる磁気損失膜が、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有し、Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して３５％以上８０％以下であることを特徴とする半導体ウエーハ。
前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以上８０％以下であることを特徴とした請求項５に記載の半導体ウエーハ。
前記グラニュラー磁性薄膜がスパッタ法或いは蒸着法により形成されたものであることを特徴とする請求項５に記載の半導体ウエーハ。
表面上に集積回路が形成された半導体ウエーハに対してノイズ対策を施す方法に於いて、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュラー磁性薄膜からなる磁気損失膜を用意し、前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して８０％以下から６０％以上にすることによって、予め定められた周波数範囲におけるノイズ対策を施す一方、前記Ｍ成分の比率がＭ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以下で３５％以上にすることにより、前記予め定められた周波数範囲よりも広い周波数帯域におけるノイズ対策を施すことを特徴とする半導体ウエーハのノイズ対策方法。