WO2023238924A1 - 半導体装置および撮像装置 - Google Patents

半導体装置および撮像装置 Download PDF

Info

Publication number
WO2023238924A1
WO2023238924A1 PCT/JP2023/021495 JP2023021495W WO2023238924A1 WO 2023238924 A1 WO2023238924 A1 WO 2023238924A1 JP 2023021495 W JP2023021495 W JP 2023021495W WO 2023238924 A1 WO2023238924 A1 WO 2023238924A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
bonding
bonding electrode
electrode
electrodes
Prior art date
Application number
PCT/JP2023/021495
Other languages
English (en)
French (fr)
Inventor
恭輔 山田
潤一郎 藤曲
巧 小野寺
友梨子 籾内
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023238924A1 publication Critical patent/WO2023238924A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present disclosure relates to a semiconductor device and an imaging device, and particularly relates to a semiconductor device and an imaging device that can reduce manufacturing costs.
  • a second semiconductor substrate with a memory circuit mounted thereon and a logic circuit are mounted on the circuit surface opposite to the light incident surface of the first semiconductor substrate on which the photoelectric conversion element is formed.
  • a solid-state imaging device has been proposed in which two semiconductor substrates of a mounted third semiconductor substrate are joined by CuCu bonding (see, for example, Patent Document 1).
  • the pad size of the bonding pad that joins the first semiconductor substrate and the second and third semiconductor substrates and the pitch between adjacent pads are adjusted so that finer connections are required. It is said that the structure is unified and bonded to match the semiconductor substrate.
  • the imaging device includes: a first semiconductor in which a plurality of first bonding electrodes are formed; a second semiconductor formed with a second bonding electrode bonded to the first bonding electrode and having a smaller planar size than the first semiconductor; A third junction electrode is formed to be joined to the first junction electrode, and a third semiconductor has a smaller planar size than the first semiconductor; The second semiconductor and the third semiconductor are bonded to the same surface of the first semiconductor, The third bonding electrode includes an electrode formed with a larger planar size than the second bonding electrode.
  • a first semiconductor in which a plurality of first bonding electrodes are formed, a second bonding electrode bonded to the first bonding electrode, and A second semiconductor having a smaller planar size and a third bonding electrode to be bonded to the first bonding electrode are formed, a third semiconductor having a smaller planar size than the first semiconductor, and a third semiconductor having a smaller planar size than the first semiconductor.
  • the third semiconductor is bonded to the same surface of the first semiconductor, and the third bonding electrode includes an electrode formed with a larger planar size than the second bonding electrode.
  • the semiconductor device and the imaging device may be independent devices or may be modules incorporated into other devices.
  • FIG. 1 is a cross-sectional view of a first embodiment of an imaging device to which the present technology is applied.
  • FIG. 3 is a plan view showing an example of arrangement of bonding electrodes of the imaging device according to the first embodiment.
  • FIG. 2 is a block diagram showing a schematic configuration of the imaging device shown in FIG. 1.
  • FIG. FIG. 2 is a diagram illustrating a method of manufacturing the imaging device of FIG. 1.
  • FIG. FIG. 2 is a diagram illustrating a method of manufacturing the imaging device of FIG. 1.
  • FIG. FIG. 2 is a diagram illustrating a method of manufacturing the imaging device of FIG. 1.
  • FIG. FIG. 2 is a cross-sectional view of a second embodiment of an imaging device to which the present technology is applied.
  • FIG. 7 is a cross-sectional view showing a third modification of the bonding electrode. It is a figure explaining the manufacturing method of the junction electrode of the 3rd modification.
  • FIG. 7 is a cross-sectional view showing a fourth modification of the bonding electrode.
  • FIG. 7 is a cross-sectional view showing a fifth modification of the bonding electrode.
  • FIG. 7 is a cross-sectional view showing a sixth modification of the bonding electrode. It is a top view which shows the 7th modification of a bonding electrode. It is a top view which shows the 7th modification of a bonding electrode. It is a figure explaining the example of use of an image sensor.
  • FIG. 1 is a block diagram showing a configuration example of an electronic device to which the present technology is applied.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • CMOS solid-state imaging device CMOS solid-state imaging device
  • present technology can be applied to semiconductor devices in general.
  • the imaging device 1 has a stacked structure in which a first semiconductor 11 as a main substrate is directly bonded with a second semiconductor 12 and a third semiconductor 13, which are semiconductor chips having a smaller planar size than the first semiconductor 11, as sub-substrates.
  • the dashed line shown in FIG. 1 indicates the bonding surface between the first semiconductor 11, the second semiconductor 12, and the third semiconductor 13.
  • the stacked structure of the first semiconductor 11 , the second semiconductor 12 , and the third semiconductor 13 is connected to a support substrate 14 .
  • a wiring layer 41 including a plurality of layers of metal wiring 31 and an insulating layer 32 is formed on the circuit forming surface side of the semiconductor substrate 21, which is the lower side in the figure, opposite to the light incident surface side.
  • the number of layers of the metal wiring 31 is five, but the number of layers of the metal wiring 31 is not limited.
  • a plurality of bonding electrodes 33 are formed on the bottom surface of the wiring layer 41, which is the bonding surface between the second semiconductor 12 and the third semiconductor 13.
  • the second semiconductor 12 includes a semiconductor substrate 51 made of silicon (Si), for example, and a plurality of layers of metal wiring 52 and an insulating layer 53 on the front surface of the semiconductor substrate 51 that faces the first semiconductor 11. It has a wiring layer 54 including.
  • the number of layers of the metal wiring 52 is four, but the number of layers of the metal wiring 52 is not limited.
  • a plurality of bonding electrodes 55 are formed on the upper surface of the wiring layer 54, which is the bonding surface with the first semiconductor 11.
  • the bonding electrode 55 is electrically connected to the bonding electrode 33A of the first semiconductor 11 by CuCu bonding.
  • Each of the bonding electrodes 55 is individually connected to the metal wiring 52D, which is the uppermost layer metal wiring 52.
  • a plurality of bonding electrodes 65 are connected via one metal wiring 62C and are short-circuited.
  • the material of the metal wiring 62 and the bonding electrode 65 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used.
  • the two-layer metal wiring 62 and the bonding electrode 65 near the semiconductor substrate 61 are made of copper, but the metal wiring 62C connected to the bonding electrode 65 is made of aluminum.
  • the insulating layer 63 is formed of, for example, a SiO2 film, a low-k film (low dielectric constant insulating film), a SiOC film, or the like.
  • the insulating layer 63 may be composed of a plurality of insulating films made of different materials.
  • An insulating layer 15 is formed between the first semiconductor 11 and the support substrate 14 in a region other than the region where the second semiconductor 12 and the third semiconductor 13 are connected, and the second semiconductor 12 and the third semiconductor 13 are insulated. It is in a state where it is embedded with layer 15.
  • the material of the insulating layer 15 is the same as that of other insulating layers such as the insulating layer 32, the insulating layer 53, and the insulating layer 63.
  • the support substrate 14 is made of a semiconductor substrate using silicon (Si), for example, and is bonded to the second semiconductor 12 and the third semiconductor 13 via an insulating layer 15. In regions where the support substrate 14 is not bonded to the second semiconductor 12 and the third semiconductor 13, the support substrate 14 is bonded to the first semiconductor 11 via the insulating layer 15.
  • Si silicon
  • the first semiconductor 11 has a larger planar size than the second semiconductor 12 and the third semiconductor 13, and each of the second semiconductor 12 and the third semiconductor 13 has a planar size included in the planar area of the first semiconductor 11. formed in size.
  • the second semiconductor 12 and the third semiconductor 13 may have different planar sizes. good.
  • the arrangement of the bonding electrodes 33, 55, and 65 in FIG. 2 is shown in a simplified manner for ease of explanation, and the arrangement and number of the bonding electrodes 33, 55, and 65 are not limited to this example. do not have.
  • the planar sizes of electrode pads required for connection with the outside may be different.
  • the planar size or pitch of the electrode pads of the third semiconductor 13 may be the planar size or pitch of the second semiconductor 12, which is the other semiconductor chip. It may be larger than the pitch.
  • the metal wiring 62C of the third semiconductor 13 in FIG. It has become.
  • the imaging device 1 forms a bonding electrode 65 having a larger planar size than the bonding electrode 55 of the second semiconductor 12 in the upper layer of the metal wiring 62C, and connects the plurality of bonding electrodes 65 to one metal wiring 62C. It is configured.
  • This bonding electrode 65 and the bonding electrode 33B of the first semiconductor 11 are electrically connected by CuCu bonding.
  • the planar size of the bonding electrode 65 of the third semiconductor 13 By making the planar size of the bonding electrode 65 of the third semiconductor 13 larger than that of the bonding electrode 55 of the second semiconductor 12, the accuracy of the photomask and the difficulty of the process for forming the bonding electrode 65 can be kept low. Therefore, manufacturing costs can be reduced. Furthermore, by forming the planar size of the bonding electrode 65 of the third semiconductor 13 to be larger than the planar size of the bonding electrode 33B of the first semiconductor 11, the margin for misalignment of the bonding increases, so that the yield can be improved. I can do it.
  • the total number of contacts between the first semiconductor 11 and the second semiconductor 12 is several thousand or more, and since it is desirable to reduce the capacitance, large-scale and narrow-pitch bonding electrodes are required.
  • the total number of contacts between the first semiconductor 11 and the third semiconductor 13 may be the same as the original number of electrode pads of a general-purpose semiconductor chip, which is about several tens to one hundred, so the pitch of the contacts can be The pitch may be the same as the original electrode pad pitch.
  • a plurality of photodiodes 22 are formed on a semiconductor substrate 21 in a wafer state for each chip region that will become the first semiconductor 11, and one side of the semiconductor substrate 21 is A wiring layer 41 is formed on the surface.
  • One surface of the semiconductor substrate 21 on which the wiring layer 41 is formed becomes the front surface of the semiconductor substrate 21.
  • the wiring layer 41 includes multiple layers of metal wiring 31, an insulating layer 32, a bonding electrode 33, a pad 34, and the like.
  • the metal wiring 31 and the bonding electrode 33 are made of copper
  • the pad 34 is made of aluminum.
  • the insulating layer 26 is formed of, for example, a SiO2 film.
  • the imaging device 1 according to the second embodiment shown in FIG. 7 differs from the first embodiment shown in FIG. 1 in the structure of the joint electrode at the joint portion between the first semiconductor 11 and the third semiconductor 13.
  • the bonding electrode 33C of the first semiconductor 11 is formed to have the same planar size as the bonding electrode 65 of the third semiconductor 13 to which it is bonded.
  • the bonding electrode 33C of the first semiconductor 11 that is bonded to the bonding electrode 65B of the third semiconductor 13 is the same as the bonding electrode 33C of the first semiconductor 11 bonded to the bonding electrode 55 of the second semiconductor 12.
  • the planar size and pitch are changed to be larger than that of the bonding electrode 33A.
  • the three bonding electrodes 65 are combined into one metal wiring 62C.
  • two bonding electrodes 65B are connected to one metal wiring 62C.
  • two bonding electrodes 33C are connected to one metal wiring 31E.
  • the bonding electrode 33A of the first semiconductor 11 and the bonding electrode 55 (not shown) of the second semiconductor 12 are the same as those in the first embodiment shown in FIG. 2.
  • the bonding electrode 55 (not shown) of the second semiconductor 12 is not visible because it overlaps with the bonding electrode 33A of the first semiconductor 11.
  • the bonding electrode 33C of the first semiconductor 11 is formed with a larger planar size and a larger pitch than the bonding electrode 33A of the first semiconductor 11.
  • the bonding electrode 33C of the first semiconductor 11 is bonded to the bonding electrode 65B (not shown) of the third semiconductor 13; It is formed in the same position and the same size as 33C, and is not visible because it overlaps with the bonding electrode 33C.
  • the bonding electrode 33A bonded to the bonding electrode 55 of the second semiconductor 12 and the bonding electrode 33B bonded to the bonding electrode 65 of the third semiconductor 13 are the same.
  • the planar size and pitch of the bonding electrodes 33 are adjusted to the second semiconductor 12 side, which requires fine connections.
  • one bonding electrode 65C on the third semiconductor 13 side is bonded to two bonding electrodes 33D on the first semiconductor 11 side. Comparing the plane sizes of the bonding electrode 55 of the second semiconductor 12 and the bonding electrode 65C of the third semiconductor 13, the point that the plane size of the bonding electrode 65C is larger than that of the bonding electrode 55 is that the first This is also common to the second embodiment. In this way, a configuration can be provided in which a plurality of bonding electrodes 33D on the first semiconductor 11 side are bonded to one bonding electrode 65C of the third semiconductor 13 formed in a large planar size.
  • the area of the bonding electrode 65C can be reduced, and the occurrence of dishing can be suppressed.
  • An insulating layer 63 made of a SiO2 film or the like is embedded in the opening region 101.
  • FIG. 12 shows a cross-sectional view of a fourth embodiment of an imaging device to which the present technology is applied.
  • the first semiconductor 11 includes a semiconductor substrate 131 made of silicon (Si), for example, and the front surface side of the semiconductor substrate 21 is The wiring layer 41 formed on the semiconductor substrate 131 and the wiring layer 132 formed on the front surface side of the semiconductor substrate 131 are bonded to each other.
  • a wiring layer 133 is formed on the back side of the semiconductor substrate 131, and the wiring layer 133, the wiring layer 54 of the second semiconductor 12, the wiring layer 64 of the third semiconductor 13, and the insulating layer 15 are bonded. There is.
  • the wiring layer 132 formed on the front surface side of the semiconductor substrate 131 includes multiple layers of metal wiring 141 and an insulating layer 142.
  • the bonding electrode 33F of the wiring layer 41 and the bonding electrode 143 of the wiring layer 132 are bonded to each other, so that they are electrically connected.
  • the insulating layer 32 and the insulating layer 142 are bonded by oxide film bonding.
  • the wiring layer 133 formed on the back side of the semiconductor substrate 131 includes one or more layers of metal wiring 151 and an insulating layer 152.
  • the bonding electrode 153A of the wiring layer 133 and the bonding electrode 55 of the wiring layer 54 are bonded to each other, so that they are electrically connected.
  • the bonding electrode 153B of the wiring layer 133 and the bonding electrode 65 of the wiring layer 64 are bonded to each other, so that they are electrically connected.
  • the insulating layer 152 of the wiring layer 133 is bonded to the insulating layer 53 of the second semiconductor 12, the insulating layer 63 of the third semiconductor 13, and the insulating layer 15 by oxide film bonding.
  • the second semiconductor 12 and the third semiconductor 13 are electrically connected via a predetermined metal wiring 151 in the wiring layer 133.
  • the planar size of the bonding electrode 65 of the third semiconductor 13 is larger than that of the bonding electrode 55 of the second semiconductor 12, and a plurality of bonding electrodes 65 are connected to one metal wiring 62C. is similar to the first embodiment described above.
  • the semiconductor substrate 131, the wiring layer 132, and the wiring layer 133 added compared to the first embodiment include, for example, analog/AD conversion that was formed in the second semiconductor 12 in the first embodiment.
  • a part of the circuit 91, the logic circuit 92, and the IF circuit 93 can be provided.
  • the bonding structure of the bonding surfaces of the first semiconductor 11, the second semiconductor 12, and the third semiconductor 13 is different from that of the first embodiment.
  • the joining structure of the second embodiment shown in FIG. 7 or the third embodiment shown in FIG. 9 may also be used.
  • the semiconductor device includes a first semiconductor 11, a second semiconductor 12, and a third semiconductor 13, and the second semiconductor 12 and the third semiconductor 13 are bonded to the same surface of the first semiconductor 11.
  • the first semiconductor 11 has a plurality of bonding electrodes 33 (first bonding electrodes)
  • the second semiconductor 12 has a plurality of bonding electrodes 55 (second bonding electrodes)
  • the third semiconductor 13 has a plurality of bonding electrodes 55 (second bonding electrodes). It has a bonding electrode 65 (third bonding electrode).
  • the bonding electrodes 33A, 55 bond the first semiconductor 11 and the second semiconductor 12, and the bonding electrodes 33B, 65 bond the first semiconductor 11 and the third semiconductor 13. Comparing the planar size and arrangement pitch of the bonding electrodes, the planar size of the bonding electrode 55 of the second semiconductor 12 is smaller than that of the bonding electrode 55 of the third semiconductor 13. By reducing the size and narrowing the pitch of the bonding electrodes, the volumes of the bonding electrodes 33A and 55 become smaller.
  • FIG. 13 is a sectional view showing a first modification of the bonding electrode in the first embodiment.
  • the first modification shown in FIG. 13 differs in that the bonding electrode 55 of the second semiconductor 12 in the basic structure of the bonding electrode of the first embodiment is changed to a bonding electrode 55', and the other points are Common.
  • the bonding electrodes 33A and 33B of the first semiconductor 11, the bonding electrode 55 of the second semiconductor 12, and the bonding electrode 65 of the third semiconductor 12 are Each bonding electrode was formed to have the same thickness in the depth direction of the substrate.
  • the thickness of the bonding electrode 55 of the second semiconductor 12 in the substrate depth direction is the same DS1 as the thickness of the bonding electrodes 33A and 33B of the first semiconductor 11 and the thickness of the bonding electrode 65 of the third semiconductor 12. Ta.
  • FIG. 14 is a sectional view showing a second modification of the bonding electrode in the first embodiment.
  • the bonding electrodes 33A, 33B of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 are replaced by the bonding electrodes 33A', 33B.
  • the difference is that the electrode is changed to a bonding electrode 55', and the other points are the same.
  • the thicknesses of the bonding electrodes 33A', 33B' of the first semiconductor 11 and the bonding electrode 55' of the second semiconductor 12 in the substrate depth direction are DS2 (>0), and The thickness of the bonding electrode 65 in the substrate depth direction is DS1 ( ⁇ DS2), which is smaller than DS2.
  • the thickness of the bonding electrodes 33A', 33B' of the first semiconductor 11 and the bonding electrode 55' of the second semiconductor 12 in the substrate depth direction is DS2, and the thickness of the bonding electrode 55' of the third semiconductor 11 is DS2.
  • the thickness of the bonding electrode 65 of No. 13 is set to DS1, which is smaller than DS2. That is, the thickness of the bonding electrode in the substrate depth direction is the same for the bonding electrode 33A' of the first semiconductor 11 and the bonding electrode 55' of the second semiconductor 12, and the thickness of the bonding electrode 33B' of the first semiconductor 11 and the thickness of the bonding electrode 55' of the third semiconductor 13 is the same.
  • the bonding electrode 65' is configured differently.
  • the thickness DS2 in the substrate depth direction of the bonding electrodes 33A', 33B' of the first semiconductor 11 and the bonding electrode 55' of the second semiconductor 12, which have been reduced in size and narrowed pitch, is the thickness DS2 of the bonding electrode 65 of the third semiconductor 12.
  • the bonding electrode 55 of the second semiconductor 12 is one of the bonding electrode 33A of the first semiconductor 11 and the bonding electrode 55' of the second semiconductor 12 which are miniaturized and bonded. This is a configuration in which the volume of the bonding electrode is increased by .
  • both the bonding electrode 33A' of the first semiconductor 11 and the bonding electrode 55' of the second semiconductor 12 have an increased volume. .
  • FIG. 15 is a sectional view showing a third modification of the bonding electrode in the first embodiment.
  • the periphery of the junction (junction surface) between the junction electrode 33B of the first semiconductor 11 and the junction electrode 65 of the third semiconductor 13 in the basic structure of the junction electrode of the first embodiment is , are different in that they have a void 201, and have other points in common.
  • the bonding surface between the bonding electrode 33B and the bonding electrode 65 is formed closer to the third semiconductor 13 than the bonding surface between the first semiconductor 11 and the second semiconductor 12.
  • the structure of the third modification having the void 201 is formed by the manufacturing method shown in FIG. 16. That is, as shown in the upper part of FIG. 16, in the state before the first semiconductor 11, the second semiconductor 12, and the third semiconductor 13 are bonded, the bonding electrodes 33A, 33B, and 55 whose planar size is small are as follows. In order to compensate for the lack of thermal expansion during bonding, it is processed into a convex shape so as to protrude from the insulating layers 32 and 53 by several nm. On the other hand, the bonding electrode 65 having a larger planar size than the bonding electrode 33B is processed into a concave shape so as to be lower than the upper surface of the insulating layer 63 by several nanometers.
  • the bonding electrode 33B of the first semiconductor 11 and the bonding electrode of the third semiconductor 13 The structure is such that a gap 201 remains around the bonding surface of 65. Note that in the manufacturing method explained in FIG. 5, the support substrate 14 and the insulating layer 15 are bonded together after the first semiconductor 11, the second semiconductor 12, and the third semiconductor 13 are bonded, but the manufacturing method in FIG. Here, the support substrate 14 and the insulating layer 15 are bonded to the second semiconductor 12 and the third semiconductor 13, and then bonded to the first semiconductor 11.
  • the amount of thermal expansion is insufficient when bonding the bonding electrode 33A of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12, which are arranged in a smaller size and with a narrower pitch. Insufficient bonding caused by this can be prevented, and the bonding properties and conductivity between the bonding electrode 33A and the bonding electrode 55 can be improved.
  • the bonding electrode 33B of the first semiconductor 11 and the bonding electrode 65 of the third semiconductor 13 can also be bonded without any problem.
  • FIG. 17 is a sectional view showing a fourth modification of the bonding electrode in the first embodiment.
  • the fourth modification shown in FIG. 17 differs in that the bonding electrode 55 of the second semiconductor 12 in the basic structure of the bonding electrode of the first embodiment is changed to a bonding electrode 55'', and the other points are In common, the junction electrode 55'' has a concentration of impurities (impurity concentration) contained in a metal material such as Cu, which is higher than that of the junction electrodes 33A and 33B of the first semiconductor 11 and the junction electrode 65 of the third semiconductor 12. Highly structured.
  • impurities contained in the bonding electrode 55'' include C (carbon), N (nitrogen), Cl (chlorine), S (sulfur), etc.
  • the number of impurities contained in the bonding electrode 55'' is one. It is not necessary, and there may be two or more.
  • the bonding electrodes 33A, 33B, 55, and 65 of the basic structure of the first embodiment also contain impurities, the impurity concentration is the same (not completely the same) in the bonding electrodes 33A, 33B, 55, and 65. (including variations that can be considered to be substantially the same), and the impurity concentration of any of the bonding electrodes 33A, 33B, 55, and 65 is not intentionally increased.
  • the impurity concentration contained in the junction electrode 55'' of the second semiconductor 12 is reduced to the junction electrode 65 of the first semiconductor 11 and the junction electrode 65 of the third semiconductor 12.
  • the height higher than 10 it is possible to increase the amount of thermal expansion of the bonding electrode 55'' during bonding. Thereby, the bonding property and conductivity between the bonding electrode 33A and the bonding electrode 55'' can be improved.
  • FIG. 18 is a cross-sectional view showing a fifth modification of the bonding electrode in the first embodiment.
  • the bonding electrodes 33A, 33B of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 are replaced by the bonding electrodes 33A'', 33B. ", 55", and the other points are common.
  • bonding electrodes 33A'', 33B'' are replaced by the bonding electrodes 33A'', 33B''.
  • the bonding electrodes 33A'' and 33B'' of the first semiconductor 11, like the bonding electrode 55'' of the second semiconductor 12, are configured such that the impurity concentration contained in the metal material is higher than the concentration of the bonding electrode 65 of the third semiconductor 12.
  • the impurity concentrations of the junction electrodes 33A'', 33B'' of the first semiconductor 11 and the junction electrode 55'' of the second semiconductor 12 may be the same or different, and as long as they are higher than the impurity concentration of the junction electrode 65. good.
  • the impurity material contained in the bonding electrodes 33A'' and 33B'' is the same as that of the bonding electrode 55''.
  • junction electrode structure according to the fifth modification by making the impurity concentration contained in the junction electrodes 33A'', 33B'', and 55'' higher than that of the junction electrode 65 of the third semiconductor 12, The amount of thermal expansion of the bonding electrodes 33A'', 33B'', and 55'' during bonding can be increased. Thereby, the bonding properties and conductivity between the bonding electrode 33A'' and the bonding electrode 55'' and the bonding properties and conductivity between the bonding electrode 33B'' and the bonding electrode 65 can be improved.
  • the junction electrode 55" of the second semiconductor 12 is replaced with a junction electrode 55 having a basic structure having the same impurity concentration as the junction electrode 65 of the third semiconductor 12, and the junction electrode 33" of the first semiconductor 11 ( 33A'', 33B''), the impurity concentration may be higher than the impurity concentration of the junction electrode 65 of the third semiconductor 12.
  • the bonding electrodes 33A'' and 33B'' of the first semiconductor 11 and the bonding electrode 55'' of the second semiconductor 12 which have a small planar size and are formed at a narrow pitch, It is sufficient that the impurity concentration is higher than that of the junction electrode 65 of the third semiconductor 12 .
  • FIG. 19 is a sectional view showing a sixth modification of the bonding electrode in the first embodiment.
  • the bonding electrodes 33A, 33B of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 are different from the bonding electrodes 33A', 33B.
  • the difference is that the electrode is changed to a bonding electrode 55'', and the other points are the same.
  • the bonding electrodes in the substrate depth direction are similar to the second variant.
  • the bonding properties and conductivity of the bonding electrodes 33A' and 33B' are improved.
  • the junction electrode 55'' of the second semiconductor 12 which is arranged with a smaller size and narrower pitch, the impurity concentration contained in the metal material of the junction electrode is adjusted to the junction of the third semiconductor 12, as in the fourth modification.
  • the sixth modification also has the feature of the first modification that the thickness of the joining electrode in the substrate depth direction is different between the joining electrode 33A' of the first semiconductor 11 and the joining electrode 55'' of the second semiconductor 12.
  • the thickness of the bonding electrode 55'' of the second semiconductor 12 is smaller than that of the bonding electrode 33A' of the first semiconductor 11. If the thickness of the bonding electrode is increased to increase the volume for the purpose of improving bondability and conductivity, there is a concern that the wiring capacitance will increase. If it is desired to suppress the increase in wiring capacitance, a structure can be adopted in which the impurity concentration is increased and the thickness of the junction electrode 55'' is reduced, as in the junction electrode 55'' of the second semiconductor 12 in FIG. 19.
  • junction electrode structure of the sixth modification shown in FIG. 19 combines the features of the first modification shown in FIG. 13, the second modification shown in FIG. 14, and the fourth modification shown in FIG. This corresponds to the configuration.
  • FIG. 20 is a plan view showing a seventh modification of the bonding electrode in the first embodiment.
  • the seventh modification shown in FIGS. 20 and 21 is a modification of the planar shape of the bonding electrode.
  • the planar shape of the bonding electrode 65 was square.
  • the planar shapes of the bonding electrodes 33 (33A, 33B) of the first semiconductor 11 and the bonding electrodes 55 of the second semiconductor 12 are formed into an octagonal shape. .
  • the bonding electrode 33A of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 are formed at the same position where they overlap in plan view, as shown in the cross-sectional view of FIG. In the plan view, in order to make both recognizable, they are shown shifted. Further, in the cross-sectional view of FIG. 1, the bonding electrodes 33A and 33B of the first semiconductor 11, the bonding electrode 55 of the second semiconductor 12, and the bonding electrode 65 of the third semiconductor 13 are shown in the same pattern (hatching). However, in the plan view of FIG. 20, the patterns of the bonding electrode 55 and the bonding electrode 65 are shown in a different pattern from the cross-sectional view for easy differentiation.
  • the planar shapes of the bonding electrodes 33A and 33B of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 can be made into a polygonal shape that is a polygon larger than a quadrangle.
  • the planar shapes of the bonding electrodes 33A and 33B of the first semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 may be circular.
  • the planar shapes of both the bonding electrodes 33 (33A, 33B) of the first semiconductor 11 and the bonding electrodes 55 of the second semiconductor 12 are polygonal or circular. At least one of the bonding electrode 33 of the semiconductor 11 and the bonding electrode 55 of the second semiconductor 12 may have a polygonal or circular planar shape. Further, although an octagonal shape is shown as an example of a polygonal shape, any polygonal shape larger than a quadrilateral may be used, for example, a hexagonal shape may be used.
  • the first to seventh modified examples of the bonding electrode described above are described as modified examples of the bonding electrode in the first embodiment, but as modified examples of the bonding electrode in the second to fourth embodiments. can also be adopted.
  • FIG. 22 is a diagram showing an example of use of an image sensor using the above-described imaging device 1.
  • the above-described imaging device 1 can be used as an image sensor in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • ⁇ Digital cameras, mobile devices with camera functions, and other devices that take images for viewing purposes Devices used for transportation, such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • Devices used for transportation such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • User gestures Devices used in home appliances such as TVs, refrigerators, and air conditioners to take pictures and operate devices according to the gestures.
  • - Endoscopes devices that perform blood vessel imaging by receiving infrared light, etc.
  • Devices used for medical and healthcare purposes - Devices used for security, such as surveillance cameras for crime prevention and cameras for person authentication - Skin measurement devices that take pictures of the skin, and devices that take pictures of the scalp - Devices used for beauty purposes, such as microscopes for skin care.
  • - Devices used for sports such as action cameras and wearable cameras.
  • - Cameras, etc. used to monitor the condition of fields and crops. , equipment used for agricultural purposes
  • the present technology is not limited to application to imaging devices. In other words, this technology applies to imaging devices such as digital still cameras and video cameras, mobile terminal devices with an imaging function, and copying machines that use an imaging device in the image reading section. It is applicable to all electronic equipment using the device.
  • the imaging device may be formed as a single chip, or may be a module having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together.
  • FIG. 23 is a block diagram showing a configuration example of an electronic device to which the present technology is applied.
  • the electronic device 300 in FIG. 23 includes an optical section 301 including a lens group, a solid-state imaging device (imaging device) 302 that has the configuration of the imaging device 1 in FIG. 1, and a DSP (Digital Signal Processor) that is a camera signal processing circuit. ) circuit 303.
  • the electronic device 300 also includes a frame memory 304, a display section 305, a recording section 306, an operation section 307, and a power supply section 308.
  • the DSP circuit 303, frame memory 304, display section 305, recording section 306, operation section 307, and power supply section 308 are interconnected via a bus line 309.
  • the optical section 301 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 302.
  • the solid-state imaging device 302 converts the amount of incident light that is imaged on the imaging surface by the optical section 301 into an electrical signal for each pixel, and outputs the electric signal as a pixel signal.
  • This solid-state imaging device 302 is constructed by directly bonding the imaging device 1 of FIG. 1, that is, the first semiconductor 11 as a main substrate, and the second semiconductor 12 and third semiconductor 13, which are semiconductor chips with a smaller planar size. It is possible to use an imaging device in which the bonding electrode 65 of the third semiconductor 13 is formed to have a larger planar size than the bonding electrode 55 of the second semiconductor 12.
  • the display unit 305 is configured with a thin display such as an LCD (Liquid Crystal Display) or an organic EL (Electro Luminescence) display, and displays moving images or still images captured by the solid-state imaging device 302.
  • the recording unit 306 records a moving image or a still image captured by the solid-state imaging device 302 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 307 issues operation commands regarding various functions of the electronic device 300 under operation by the user.
  • the power supply section 308 appropriately supplies various kinds of power to serve as operating power for the DSP circuit 303, frame memory 304, display section 305, recording section 306, and operation section 307 to these supply targets.
  • manufacturing costs can be reduced and yield can be improved. Therefore, manufacturing costs can be reduced and yields can be improved in electronic devices 300 such as video cameras, digital still cameras, and even camera modules for mobile devices such as mobile phones.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 24 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 25 is a diagram showing an example of the installation position of the imaging section 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 25 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the imaging device 1 according to each of the embodiments described above can be applied as the imaging unit 12031.
  • the present technology can take the following configuration.
  • a third junction electrode is formed to be joined to the first junction electrode, and a third semiconductor has a smaller planar size than the first semiconductor;
  • the second semiconductor and the third semiconductor are bonded to the same surface of the first semiconductor,
  • the third bonding electrode includes an electrode formed with a larger planar size than the second bonding electrode.
  • the semiconductor device (2) The semiconductor device according to (1), wherein the plurality of third bonding electrodes are connected via predetermined metal wiring and are short-circuited.
  • the first semiconductor has a stacked structure in which two semiconductor substrates are stacked.
  • the second semiconductor includes a logic circuit including a signal processing circuit or an AI processing circuit.
  • the third semiconductor includes a memory circuit.
  • one third bonding electrode is bonded to a plurality of first bonding electrodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示は、製造コストを低減することができるようにする半導体装置および撮像装置に関する。 半導体装置は、複数の第１接合電極が形成された第１半導体と、第１接合電極と接合される第２接合電極が形成され、第１半導体よりも小さい平面サイズの第２半導体と、第１接合電極と接合される第３接合電極が形成され、第１半導体よりも小さい平面サイズの第３半導体とを備え、第２半導体と第３半導体は、第１半導体の同一の面に接合されており、第３接合電極は、第２接合電極よりも大きい平面サイズで形成された電極を含む。本開示は、例えば、固体撮像装置等に適用できる。

Description

半導体装置および撮像装置
　本開示は、半導体装置および撮像装置に関し、特に、製造コストを低減することができるようにした半導体装置および撮像装置に関する。
　撮像装置の高機能化を目的として、光電変換素子が形成された第１の半導体基板の光入射面とは反対側の回路面に、メモリ回路を搭載した第２の半導体基板と、ロジック回路を搭載した第３の半導体基板の、２つの半導体基板をCuCu接合により接合した固体撮像装置が提案されている（例えば、特許文献１参照）。
　特許文献１に開示された構造では、第１の半導体基板と第２及び第３の半導体基板とを接合する接合パッドのパッドサイズと隣接パッド間のピッチを、より微細な接続が必要な一方の半導体基板に合わせる形で統一して接合した構造とされている。
国際公開第２０１９／０８７７６４号
　しかしながら、接合パッドのパッドサイズとピッチを２つの半導体基板で均一に合わせた構造では、微細な接続が不要な他方の半導体基板に対しては必要以上に高度なプロセスを用いることになる。その結果、例えば微細な加工をするためフォトマスクが高価となったり、加工装置への投資費用が増大するなど、高度なプロセスを用いることによるコストの増加や、歩留まりの悪化が懸念される。
　本開示は、このような状況に鑑みてなされたものであり、第１半導体に複数の半導体を接合した構造の半導体装置において、製造コストを低減することができるようにするものである。
　本開示の第１の側面の半導体装置は、
　複数の第１接合電極が形成された第１半導体と、
　前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、
　前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体と
　を備え、
　前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、
　前記第３接合電極は、前記第２接合電極よりも大きい平面サイズで形成された電極を含む。
　本開示の第２の側面の撮像装置は、
　複数の第１接合電極が形成された第１半導体と、
　前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、
　前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体と
　を備え、
　前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、
　前記第３接合電極は、前記第２接合電極よりも大きい平面サイズで形成された電極を含む。
　本開示の第１及び第２の側面においては、複数の第１接合電極が形成された第１半導体と、前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体とが設けられ、前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、前記第３接合電極には、前記第２接合電極よりも大きい平面サイズで形成された電極が含まれる。
　半導体装置及び撮像装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術を適用した撮像装置の第１実施の形態の断面図である。 第１実施の形態に係る撮像装置の接合電極の配置例を示す平面図である。 図１の撮像装置の概略構成を示すブロック図である。 図１の撮像装置の製造方法を説明する図である。 図１の撮像装置の製造方法を説明する図である。 図１の撮像装置の製造方法を説明する図である。 本技術を適用した撮像装置の第２実施の形態の断面図である。 第２実施の形態に係る撮像装置の接合電極の配置例を示す平面図である。 本技術を適用した撮像装置の第３実施の形態の断面図である。 第３実施の形態に係る撮像装置の接合電極の配置例を示す平面図である。 第３実施の形態に係る撮像装置の接合電極のその他の配置例を示す平面図である。 本技術を適用した撮像装置の第４実施の形態の断面図である。 接合電極の第１変形例を示す断面図である。 接合電極の第２変形例を示す断面図である。 接合電極の第３変形例を示す断面図である。 第３変形例の接合電極の製造方法を説明する図である。 接合電極の第４変形例を示す断面図である。 接合電極の第５変形例を示す断面図である。 接合電極の第６変形例を示す断面図である。 接合電極の第７変形例を示す平面図である。 接合電極の第７変形例を示す平面図である。 イメージセンサの使用例を説明する図である。 本技術を適用した電子機器の構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、添付図面を参照しながら、本技術を実施するための形態（以下、実施の形態という）について説明する。説明は以下の順序で行う。
１．撮像装置の第１実施の形態
２．撮像装置の製造方法
３．撮像装置の第２実施の形態
４．撮像装置の第３実施の形態
５．撮像装置の第４実施の形態
６．接合電極の変形例
７．撮像装置の使用例
８．電子機器への適用例
９．移動体への応用例
　なお、以下の説明で参照する図面において、同一又は類似の部分には同一又は類似の符号を付すことにより重複説明を適宜省略する。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれる。
　以下では、本技術を適用した撮像装置（CMOS固体撮像装置）の実施の形態について説明するが、本技術は、半導体装置全般に適用することができる。
＜１．撮像装置の第１実施の形態＞
　図１は、本技術を適用した撮像装置の第１実施の形態の断面図を示している。
　図１に示される撮像装置１は、光電変換素子を備える各画素が行列状に配列されたCMOS固体撮像装置である。
　撮像装置１は、メイン基板としての第１半導体１１に、それより平面サイズが小さい半導体チップである第２半導体１２と第３半導体１３をサブ基板として直接接合した積層構造を有する。図１に示される一点鎖線は、第１半導体１１と、第２半導体１２および第３半導体１３との接合面を示している。第１半導体１１と第２半導体１２および第３半導体１３の積層構造物は、支持基板１４に接続されている。
　第１半導体１１は、光電変換素子を含む各画素が形成されたセンサ基板である。第２半導体１２は、ロジック回路が形成されたロジック基板である。このロジック回路には、各画素で生成された信号を処理する信号処理回路や、各画素で生成された信号に基づくＡＩ処理（認識処理）を行うＡＩ処理回路などが含まれる。第３半導体１３は、第２半導体１２のロジック回路で処理された信号などを記憶するメモリ回路が形成されたメモリ基板である。
　第１半導体１１は、例えばシリコン（Si）を用いた半導体基板２１を備える。半導体基板２１には、光電変換素子であるフォトダイオード２２が画素単位に形成されている。図中、上側となる半導体基板２１の光入射面側には、カラーフィルタ２３とオンチップレンズ２４が画素毎に形成されている。カラーフィルタ２３の上下には平坦化膜２５が形成され、オンチップレンズ２４は平坦化膜２５上に形成されている。
　光入射面側とは反対側の、図中、下側となる半導体基板２１の回路形成面側には、複数層の金属配線３１と絶縁層３２とを含む配線層４１が形成されている。図１の例では、金属配線３１の層数が５層で形成されているが、金属配線３１の層数は問わない。また、配線層４１の下面となる第２半導体１２および第３半導体１３との接合面には、複数の接合電極３３が形成されている。複数の接合電極３３は、接合電極３３Ａと接合電極３３Ｂとを含み、接合電極３３Ａは、CuCu接合によって第２半導体１２の接合電極５５と電気的に接続されており、接合電極３３Ｂは、CuCu接合によって第３半導体１３の接合電極６５と電気的に接続されている。接合電極３３Ａについては、接合電極３３Ａの各々が最下層の金属配線３１である金属配線３１Eと個別に接続されているが、接合電極３３Ｂについては、複数の接合電極３３Ｂ（図１では３つの接合電極３３Ｂ）が１つの金属配線３１Eを介して接続されており、短絡している。金属配線３１及び接合電極３３の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Ａl）、金（Ａｕ）などを採用することができる。本実施の形態では、金属配線３１及び接合電極３３は銅で形成されている。絶縁層３２は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層３２は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　第１半導体１１は、ワイヤボンディング等により外部装置と電気的に接続される複数のパッド３４を有する。各パッド３４は、平面視において、画素アレイ部の外側となる外周部に配置される。画素アレイ部は、フォトダイオード２２等が形成された複数の画素が行列状に配列された領域であり、平面視において第１半導体１１の中央部に形成されている。パッド３４の上方には、半導体基板２１を貫通する貫通孔３５が形成されており、この貫通孔３５により、パッド３４の上面の一部であって、ワイヤボンドボールが形成される面が露出している。
　一方、第２半導体１２は、例えばシリコン（Si）を用いた半導体基板５１と、半導体基板５１の第１半導体１１側となるおもて面に、複数層の金属配線５２と絶縁層５３とを含む配線層５４を有する。図１の例では、金属配線５２の層数が４層で形成されているが、金属配線５２の層数は問わない。また、配線層５４の上面となる第１半導体１１との接合面には、複数の接合電極５５が形成されている。接合電極５５は、CuCu接合によって第１半導体１１の接合電極３３Ａと電気的に接続されている。接合電極５５の各々は、最上層の金属配線５２である金属配線５２Dと個別に接続されている。金属配線５２及び接合電極５５の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Ａl）、金（Ａｕ）などを採用することができる。本実施の形態では、金属配線５２及び接合電極５５は銅で形成されている。絶縁層５３は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層５３は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　第３半導体１３は、例えばシリコン（Si）を用いた半導体基板６１と、半導体基板６１の第１半導体１１側となるおもて面に、複数層の金属配線６２と絶縁層６３とを含む配線層６４を有する。図１の例では、金属配線６２の層数が３層で形成されているが、金属配線６２の層数は問わない。また、配線層６４の上面となる第１半導体１１との接合面には、複数の接合電極６５が形成されている。接合電極６５は、CuCu接合によって第１半導体１１の接合電極３３Ｂと電気的に接続されている。接合電極６５については、複数の接合電極６５（図１では３つの接合電極６５）が１つの金属配線６２Cを介して接続されており、短絡している。金属配線６２及び接合電極６５の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Ａl）、金（Ａｕ）などを採用することができる。本実施の形態では、半導体基板６１に近い２層の金属配線６２及び接合電極６５は銅で形成されているが、接合電極６５と接続された金属配線６２Cはアルミニウムで形成されている。絶縁層６３は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層６３は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　第２半導体１２と第３半導体１３が接続された領域以外の、第１半導体１１と支持基板１４との間には絶縁層１５が形成されており、第２半導体１２と第３半導体１３が絶縁層１５で埋め込まれた状態となっている。絶縁層１５の材料については、絶縁層３２、絶縁層５３、絶縁層６３等のその他の絶縁層と同様である。
　支持基板１４は、例えばシリコン（Si）を用いた半導体基板で構成され、絶縁層１５を介して、第２半導体１２及び第３半導体１３と接合されている。第２半導体１２及び第３半導体１３と接合されていない領域では、支持基板１４は、絶縁層１５を介して第１半導体１１と接合されている。
　図２は、第１半導体１１と第２半導体１２及び第３半導体１３とを接合する接合電極の配置例を示す平面図である。
　第１半導体１１は、第２半導体１２及び第３半導体１３よりも大きい平面サイズを有しており、第２半導体１２及び第３半導体１３それぞれは、第１半導体１１の平面領域内に含まれる平面サイズで形成されている。本実施の形態では、簡単のため、第２半導体１２と第３半導体１３の平面サイズが同一である例を示しているが、第２半導体１２と第３半導体１３の平面サイズは異なっていてもよい。
　図２に示されるように、第１半導体１１の接合電極３３Ａと第２半導体１２の接合電極５５（不図示）は、第１半導体１１と第２半導体１２の重畳領域に、所定の配列で複数形成されている。また、第１半導体１１の接合電極３３Ｂと第３半導体１３の接合電極６５は、第１半導体１１と第３半導体１３の重畳領域に、所定の配列で複数形成されている。
　図２は、接合面を第１半導体１１側からみた平面図であり、第２半導体１２の接合電極５５は、第１半導体１１の接合電極３３Ａと同位置及び同サイズで配置されているため、第２半導体１２の接合電極５５（不図示）は、第１半導体１１の接合電極３３Ａと重なって見えていない。
　一方、第３半導体１３の接合電極６５は、第１半導体１１の接合電極３３Ｂよりも大きい平面サイズで形成されており、接合電極６５の一部が接合電極３３Ｂの外側まで形成されている。なお、図１の断面図では、第３半導体１３の接合電極６５と、第１半導体１１の接合電極３３Ｂが、同一のパターン（ハッチング）で示されていたが、図２の平面図では、サイズの違いを容易とするため、異なるパターンで示している。
　図２の接合電極３３、５５、及び６５の配列は、説明を簡単にするため簡略化して示しており、接合電極３３、５５、及び６５の配置及び個数は、この例に限定されるものではない。
　以上のように、撮像装置１は、メイン基板としての第１半導体１１と、それより平面サイズが小さい半導体チップである第２半導体１２及び第３半導体１３とを直接接合して構成されている。第２半導体１２及び第３半導体１３は、第１半導体１１の同一の面、より具体的には、第１半導体１１の光入射面側とは反対側の面に接合されている。
　第１半導体１１の配線層４１には複数の接合電極３３（接合電極３３Ａまたは３３Ｂ）が形成されており、第１半導体１１の接合電極３３Ａと第２半導体１２の接合電極５５とが、CuCu接合により電気的に接続され、第１半導体１１の接合電極３３Ｂと第３半導体１３の接合電極６５とが、CuCu接合により電気的に接続されている。第２半導体１２の接合電極５５と接合される接合電極３３Ａと、第３半導体１３の接合電極６５と接合される接合電極３３Ｂは、同一の平面サイズで形成されている。第２半導体１２の接合電極５５は、第１半導体１１の接合電極３３Ａと同一の平面サイズで形成されており、第３半導体１３の接合電極６５は、第１半導体１１の接合電極３３Ｂよりも大きい平面サイズで形成されている。第２半導体１２の接合電極５５と第３半導体１３の接合電極６５の平面サイズを比較すると、第３半導体１３の接合電極６５が、第２半導体１２の接合電極５５よりも大きいサイズで形成されている。
　第１半導体１１と接合される２つの半導体チップである第２半導体１２及び第３半導体１３において、外部との接続に必要な電極パッドの平面サイズが異なる場合がある。例えば、メモリ回路を有する第３半導体１３として、汎用の半導体チップを用いた場合、第３半導体１３の電極パッドの平面サイズまたはピッチが、もう一方の半導体チップである第２半導体１２の平面サイズまたはピッチよりも大きくなる場合がある。図１の第３半導体１３の金属配線６２Cが汎用の半導体チップの元の電極パッドであり、金属配線６２Cの平面サイズ及びピッチが、第２半導体１２の接合電極５５の平面サイズ及びピッチよりも大きくなっている。このため、撮像装置１は、第２半導体１２の接合電極５５よりも平面サイズが大きい接合電極６５を金属配線６２Cの上層に形成し、複数の接合電極６５を１つの金属配線６２Cに接続して構成されている。そして、この接合電極６５と、第１半導体１１の接合電極３３Ｂとが、CuCu接合により電気的に接続されている。
　第３半導体１３の接合電極６５の平面サイズを、第２半導体１２の接合電極５５よりも大きくしたことにより、接合電極６５を形成するためのフォトマスクの精度やプロセスの難易度を低く抑えることができるので、製造コストを低減することができる。また、第３半導体１３の接合電極６５の平面サイズを、第１半導体１１の接合電極３３Ｂの平面サイズよりも大きく形成したことにより、接合の合わせズレに対するマージンが大きくなるので、歩留まりを向上させることができる。
　図３は、撮像装置１の概略構成を示すブロック図である。
　第１半導体１１は、フォトダイオード２２等が形成された複数の画素が行列状に配列された画素アレイ部８１と、パッド部８２Ａ及び８２Ｂとを含む。パッド部８２Ａ及び８２Ｂは、図１で示した複数のパッド３４からなり、撮像装置１の入出力部に相当する。パッド部８２Ａは、第２半導体１２と電気的に接続される複数のパッド３４を含み、パッド部８２Ｂは、第３半導体１３と電気的に接続される複数のパッド３４を含む。
　第２半導体１２は、アナログ/ＡD変換回路９１、ロジック回路９２、及び、IF回路９３を含む。アナログ/ＡD変換回路９１は、画素アレイ部８１の各画素から出力されたアナログの信号を処理するアナログ信号処理回路と、アナログの信号をデジタルの信号に変換するＡD変換回路とで構成される。アナログ/ＡD変換回路９１は、デジタルに変換（ＡD変換）した信号をロジック回路９２に出力する。ロジック回路９２は、アナログ/ＡD変換回路９１から供給される信号に対して、例えば黒レベル調整、列ばらつき補正などの各種デジタル信号処理などを行う。ロジック回路９２は、処理後の信号をIF回路９３に出力したり、必要に応じて、第３半導体１３のメモリ回路９４に記憶させる。IF回路９３は、ロジック回路９２から供給される信号を、例えばMIPI(Mobile Industry Processor Interface)の規格など、所定のフォーマットに変換して、パッド部８２Ａを介して外部装置へ出力する。
　第３半導体１３は、例えばフレームメモリで構成されるメモリ回路９４を有する。メモリ回路９４は、ロジック回路９２から供給されるデータを記憶する。
　図３には、第１半導体１１と、第２半導体１２及び第３半導体１３との間に必要となる電気的接続点（以下、単に接点と称する。）の個数が示されている。
　画素アレイ部８１とアナログ/ＡD変換回路９１との間では、画素からの信号を授受するため、最大で数千個程度の接点が必要となる。また、ロジック回路９２とメモリ回路９４との間では、メモリ回路９４に入出力するデータ（信号）を第１半導体１１を介して授受するため、最大で数十個程度の接点が必要となる。パッド部８２ＡとIF回路９３との間では、電源電圧、グランド（GND）、入出力信号等を授受するため、最大で数十個程度の接点が必要となる。パッド部８２Ｂとメモリ回路９４との間では、電源電圧、グランド（GND）等を授受するため、最大で数個程度の接点が必要となる。
　以上の結果、第１半導体１１と第２半導体１２との間の総接点数は、数千個以上となり、低容量化することが望ましいので、大規模で狭ピッチの接合電極が必要となる。一方、第１半導体１１と第３半導体１３との間の総接点数は、汎用の半導体チップの元の電極パッド数と同じでよく、数十個ないし百個程度で済むため、接点のピッチもの元の電極パッドのピッチと同じでよい。
　したがって、第１半導体１１と第３半導体１３との間の接合電極は、第１半導体１１と第２半導体１２との間の接合電極と比較して微細化する必要がない。微細な接続が必要な一方に他方を合わせて接合電極を形成すると、コストが増加し、歩留まりも悪化する。
　上述した第１実施の形態に係る撮像装置１によれば、第３半導体１３を構成する汎用の半導体チップの元の電極パッドである金属配線６２Cの上に、第１半導体１１の接合電極３３Ｂと電気的に接続するための複数の接合電極６５が形成される。この第３半導体１３の接合電極６５の平面サイズを、第２半導体１２の接合電極５５よりも大きくしたことにより、接合電極６５を形成するためのフォトマスクの精度やプロセスの難易度を低く抑えることができるので、製造コストを低減することができる。また、第３半導体１３の接合電極６５の平面サイズを、第１半導体１１の接合電極３３Ｂの平面サイズよりも大きく形成したことにより、接合の合わせズレに対するマージンが大きくなるので、歩留まりを向上させることができる。さらに、第３半導体１３として汎用の半導体チップを用いることにより、撮像装置１全体のコストを低減させることができる。
＜２．撮像装置の製造方法＞
　次に、図４ないし図６を参照して、図１の撮像装置１の製造方法について説明する。
　図１の撮像装置１は、ウエハ状態の第１半導体１１に、個片化された第２半導体１２と第３半導体１３を接合して積層したあとで、ウエハ状態の第１半導体１１を個片化するCoW（Chip on Wafer）技術により製造される。図４ないし図６では、紙面の都合上、第１半導体１１に関して１チップ部分だけ図示するが、実際にはウエハ状態で製造される。
　初めに、図４のＡに示されるように、ウエハ状態の半導体基板２１に対して、第１半導体１１となるチップ領域単位に、複数のフォトダイオード２２が形成されるとともに、半導体基板２１の一方の面に配線層４１が形成される。配線層４１が形成された半導体基板２１の一面が、半導体基板２１のおもて面となる。配線層４１には、複数層の金属配線３１、絶縁層３２、接合電極３３、パッド３４などが含まれる。本実施の形態では、金属配線３１および接合電極３３の材料には銅が用いられ、パッド３４の材料にはアルミニウムが用いられている。絶縁層２６は、例えば、SiO2膜で形成される。
　次に、図４のＢに示されるように、図４のＡの工程とは別工程で、ウエハ状態の半導体基板５１に対して、第２半導体１２の配線層５４が形成される。配線層５４には、複数層の金属配線５２、絶縁層５３、接合電極５５などが含まれる。そして、配線層５４が形成されたウエハ状態の半導体基板５１がチップ単位に個片化されることにより、チップ単位の第２半導体１２が形成される。金属配線５２および接合電極５５の材料には銅が用いられ、絶縁層５３は、例えば、SiO2膜で形成される。
　次に、図４のCに示されるように、図４のＡ及びＢの工程とは別工程で、ウエハ状態の半導体基板６１に対して、第３半導体１３の配線層６４が形成される。配線層６４には、複数層の金属配線６２、絶縁層６３、接合電極６５などが含まれる。接合電極６５の１つの平面サイズは、第２半導体１２の接合電極５５よりも大きく形成される。３つの接合電極６５は、１つの金属配線６２Cと接続されている。そして、配線層６４が形成されたウエハ状態の半導体基板６１がチップ単位に個片化されることにより、チップ単位の第３半導体１３が形成される。半導体基板６１に近い２層の金属配線６２及び接合電極６５は銅で形成されているが、接合電極６５と接続された金属配線６２Cはアルミニウムで形成されている。絶縁層６３は、例えば、SiO2膜で形成される。
　次に、上述したように別工程で製造されて個片化された第２半導体１２と第３半導体１３が、図５のＡに示されるように、ウエハ状態の半導体基板２１の各チップ領域に貼り合わされる。より詳しくは、第２半導体１２の配線層５４の接合電極５５と、半導体基板２１の配線層４１の接合電極３３ＡがCuCu接合により接続され、第２半導体１２の配線層５４の絶縁層５３と、半導体基板２１の配線層４１の絶縁層３２が酸化膜接合により接続される。また、第３半導体１３の配線層６４の接合電極６５と、半導体基板２１の配線層４１の接合電極３３ＢがCuCu接合により接合され、第３半導体１３の配線層６４の絶縁層６３と、半導体基板２１の配線層４１の絶縁層３２が酸化膜接合により接合される。第３半導体１３の接合電極６５の平面サイズは、第１半導体１１の接合電極３３Ｂの平面サイズよりも大きく形成されているので、接合の合わせズレに対するマージンが大きくなり、貼り合わせが容易となる。
　なお、本実施の形態では、接合電極３３、５５および６５の材料を銅としているので、金属接合がCuCu接合となるが、その他の金属材料を用いた金属接合としてもよい。例えば、接合電極３３、５５および６５の材料が金（Ａu）である場合には、ＡuＡu接合となる。
　次に、図５のＢに示されるように、絶縁層１５Ａが、第２半導体１２および第３半導体１３の厚みより厚い膜厚で、配線層４１の上面に形成される。絶縁層１５Ａは、第２半導体１２および第３半導体１３のどちらも形成されていない領域（窪み）に埋め込まれた後、第２半導体１２および第３半導体１３の高さよりも高い位置まで積み増しされる。続いて、第２半導体１２および第３半導体を覆う厚みで形成された絶縁層１５Ａと、ウエハ状態の支持基板１４の一方の面に形成された絶縁層１５Ｂとが、酸化膜接合により貼り合わされる。図１の絶縁層１５は、この絶縁層１５Ａと絶縁層１５Ｂとからなる。絶縁層１５Ａと絶縁層１５Ｂは、例えば、酸化膜（Si02）で構成される。
　続いて、図６のＡに示されるように、ウエハ状態の支持基板１４が下面、ウエハ状態の半導体基板２１が上面となるように反転された後、半導体基板２１の各チップ領域に形成されているフォトダイオード２２が界面近傍となるまで、ウエハ状態の半導体基板２１が薄肉化される。そして、薄肉化された半導体基板２１の上に、平坦化膜２５、カラーフィルタ２３、及び、オンチップレンズ２４が形成される。
　最後に、図６のＢに示されるように、半導体基板２１の各チップ領域の外周部のパッド３４の位置に貫通孔３５が形成され、パッド３４の上面が露出される。以上によりウエハ状態の複数の撮像装置１が完成する。チップ単位に個片化することで、図１の撮像装置１の状態となる。
＜３．撮像装置の第２実施の形態＞
　図７は、本技術を適用した撮像装置の第２実施の形態の断面図を示している。
　図７においては、図１で示した第１実施の形態と共通する部分については同一の符号を付しており、その部分の説明は適宜省略し、異なる部分に着目して説明する。なお、第２ないし第４実施の形態の断面図では、複数のパッド３４が形成された外周部の図示が省略されている。
　図７の第２実施の形態に係る撮像装置１は、第１半導体１１と第３半導体１３との接合部分の接合電極の構造が、図１で示した第１実施の形態と異なる。第１半導体１１の接合電極３３Cが、接合相手である第３半導体１３の接合電極６５と同一の平面サイズで形成されている。
　より詳しくは、第１実施の形態では、第１半導体１１の接合電極３３Ｂの平面サイズに対して、第３半導体１３の接合電極６５の平面サイズが大きく形成されていた。これに対して、第２実施の形態では、第１半導体１１の接合電極３３Cの平面サイズと、第３半導体１３の接合電極６５Ｂの平面サイズが、同一に形成されている。換言すれば、第１実施の形態では、第２半導体１２の接合電極５５と接合される第１半導体１１の接合電極３３Ａと、第３半導体１３の接合電極６５と接合される第１半導体１１の接合電極３３Ｂが、同一の平面サイズ及びピッチで形成されていた。これに対して、第２実施の形態では、第３半導体１３の接合電極６５Ｂと接合される第１半導体１１の接合電極３３Cが、第２半導体１２の接合電極５５と接合される第１半導体１１の接合電極３３Ａよりも、大きい平面サイズと大きなピッチに変更されている。第１半導体１１の接合電極３３Cと第３半導体１３の接合電極６５Ｂの平面サイズの大型化にともない、第１実施の形態の第３半導体１３では、３つの接合電極６５が１つの金属配線６２Cに接続されていたが、第２実施の形態の第３半導体１３では、２つの接合電極６５Ｂが１つの金属配線６２Cに接続されている。第１半導体１１側も同様に、２つの接合電極３３Cが１つの金属配線３１Eに接続されている。
　第３半導体１３の接合電極６５Ｂの平面サイズが、第２半導体１２の接合電極５５よりも大きいサイズで形成されている点は、第１実施の形態と共通する。
　図８は、第２実施の形態における第１半導体１１ないし第３半導体１３の接合電極の配置例を示す平面図である。
　第１半導体１１の接合電極３３Ａと、第２半導体１２の接合電極５５（不図示）については、図２に示した第１実施の形態と同様である。第２半導体１２の接合電極５５（不図示）は、第１半導体１１の接合電極３３Ａと重なっているため見えていない。
　一方、第１半導体１１の接合電極３３Cは、第１半導体１１の接合電極３３Ａよりも大きい平面サイズと大きなピッチで形成されている。第１半導体１１の接合電極３３Cは、第３半導体１３の接合電極６５Ｂ（不図示）と接合されているが、第３半導体１３の接合電極６５Ｂ（不図示）は、第１半導体１１の接合電極３３Cと同位置及び同サイズで形成されており、接合電極３３Cと重なっているため見えていない。
　上述した第１実施の形態では、第１半導体１１において、第２半導体１２の接合電極５５と接合される接合電極３３Ａと、第３半導体１３の接合電極６５と接合される接合電極３３Ｂとを同一の平面サイズ及びピッチで共通化するメリットがある一方、接合電極３３の平面サイズ及びピッチを、微細な接続が要求される第２半導体１２側に合わせることになる。
　第２実施の形態では、大きい平面サイズと大きなピッチが許容される第３半導体１３の接合電極６５Ｂに合わせて、第１半導体１１側の接合電極３３Cを、大きい平面サイズと大きなピッチで形成することができる。第１半導体１１の接合電極３３Cと、第３半導体１３の接合電極６５Ｂの、平面サイズとピッチを大きくすることにより、接合電極３３C及び６５Ｂを形成するためのフォトマスクの精度やプロセスの難易度を低く抑えることができるので、製造コストを低減することができる。また、接合の合わせズレに対するマージンが大きくなるので、歩留まりを向上させることができる。さらに、第３半導体１３として汎用の半導体チップを用いることにより、撮像装置１全体のコストを低減させることができる。
＜４．撮像装置の第３実施の形態＞
　図９は、本技術を適用した撮像装置の第３実施の形態の断面図を示している。
　図９においても、上述した第１又は第２実施の形態と共通する部分については同一の符号を付しており、その部分の説明は適宜省略し、異なる部分に着目して説明する。
　図９の第３実施の形態に係る撮像装置１も、第１半導体１１と第３半導体１３との接合部分の接合電極の構造が、上述した第１又は第２実施の形態と異なる。
　上述した第１及び第２実施の形態では、第１半導体１１と第３半導体１３の接合電極が１対１で接合されていた。すなわち、第１実施の形態では、第１半導体１１側の１つの接合電極３３Ｂに対して、第３半導体１３側の１つの接合電極６５が接合され、第２実施の形態では、第１半導体１１側の１つの接合電極３３Cに対して、第３半導体１３側の１つの接合電極６５Ｂが接合されていた。
　これに対して、第３実施の形態では、第１半導体１１側の２つの接合電極３３Dに対して、第３半導体１３側の１つの接合電極６５Cが接合されている。第２半導体１２の接合電極５５と、第３半導体１３の接合電極６５Cの平面サイズを比較すると、接合電極６５Cの平面サイズが、接合電極５５よりも大きいサイズで形成されている点は、第１及び第２実施の形態と共通する。このように、大きい平面サイズで形成された第３半導体１３の１つの接合電極６５Cに対して、第１半導体１１側の複数の接合電極３３Dを接合した構成とすることができる。
　また、第３実施の形態の撮像装置１には、第１半導体１１の複数の接合電極３３Dのなかに、上層の金属配線３１Eと接続されていない接合電極３３D’が、設けられている。第１半導体１１の接合電極３３D’と接合されている第３半導体１３側の接合電極６５C’も、下層の金属配線６２Cとは接続されていない。上層の金属配線３１Eまたは下層の金属配線６２Cと接続されていない接合電極３３D’と接合電極６５C’は、第１半導体１１と第３半導体１３との間で電源電圧、信号などを授受しないダミーの接合電極である。このようなダミーの接合電極３３D’及び６５C’を設けることにより、配線層４１及び６４の凹凸の影響を低減することができる。
　第１半導体１１側において、ダミーの接合電極３３D’の上側で、金属配線３１Eと同層の位置には、配線密度が金属配線３１Eと同程度となるように、金属配線３１E’が形成されている。第３半導体１３側において、ダミーの接合電極６５C’の下側には、配線密度が金属配線６２Cと同程度となるように、金属配線６２C’が形成されている。金属配線３１E’及び６２C’は、所定の電源電圧、信号などが伝送される配線でもよいし、伝送されないダミーの配線でもよい。
　図１０は、第３実施の形態における第１半導体１１の接合電極３３Dと第３半導体１３の接合電極６５Cの配置例を示す平面図である。
　図１０の例では、１つの接合電極６５Cに対して、２ｘ２（水平方向２個及び垂直方向２個）からなる４つの接合電極３３Dが接合されている。第１半導体１１の複数の接合電極３３Dのなかには、第３半導体１３の接合電極６５Cと接合されない接合電極３３Dもある。１つの接合電極６５Cと接合された２ｘ２からなる４つの接合電極３３Dどうしの間に、接合電極６５Cとは接合されない接合電極３３Dの行及び列が配置されている。
　図１１は、第３実施の形態における第１半導体１１の接合電極３３Dと第３半導体１３の接合電極６５Cのその他の配置例を示す平面図である。
　図１１のＡの例では、１つの接合電極６５Cが細長い矩形の平面形状を有しており、１つの接合電極６５Cが、水平方向または垂直方向に一列に並ぶ複数の接合電極３３Dと接合されている。
　図１１のＢの例では、１つの接合電極６５Cに対して、５ｘ５（水平方向５個及び垂直方向５個）からなる２５個の接合電極３３Dが接合されている。接合電極６５Cは、接合電極３３Dが接合されていない領域に複数の開口領域１０１を有している。１つの接合電極６５Cに対して、多数の接合電極３３Dを接合するようにして、接合電極６５C単独の平面サイズが大きくなると、接合電極６５Cにディッシングが発生しやすくなる。すなわち、接合電極６５Cの平面が凹形状となりやすい。このように、接合電極３３Dが接合されていない領域に複数の開口領域１０１を設けることにより、接合電極６５Cの面積を減少させることができ、ディッシングの発生を抑制することができる。開口領域１０１には、SiO2膜等からなる絶縁層６３が埋め込まれる。
　図１０及び図１１を参照して説明した接合電極３３D及び接合電極６５Cの平面形状、配置、及び、接合個数は、あくまで一例であり、その他の組み合わせを採用してもよいことは言うまでもない。
　以上のように、第３実施の形態に係る撮像装置１によれば、第３半導体１３の接合電極６５Cの平面サイズが、第２半導体１２の接合電極５５よりも大きいサイズで形成され、１つの接合電極６５Cに対して複数の接合電極３３Dが接合される。また、接合電極６５Cのピッチも、第２半導体１２の接合電極５５よりも大きく形成される。第３半導体１３の接合電極６５Cの平面サイズとピッチを大きくすることにより、接合電極６５Cを形成するためのフォトマスクの精度やプロセスの難易度を低く抑えることができるので、製造コストを低減することができる。また、接合の合わせズレに対するマージンが大きくなるので、歩留まりを向上させることができる。さらに、第３半導体１３として汎用の半導体チップを用いることにより、撮像装置１全体のコストを低減させることができる。
＜５．撮像装置の第４実施の形態＞
　図１２は、本技術を適用した撮像装置の第４実施の形態の断面図を示している。
　図１２においても、上述した第１ないし第３実施の形態と共通する部分については同一の符号を付しており、その部分の説明は適宜省略し、異なる部分に着目して説明する。
　図１２に示される第４実施の形態に係る撮像装置１は、第１半導体１１が２枚の半導体基板を積層した積層構造とされている点が、上述した第１実施の形態と異なる。
　具体的には、第１半導体１１は、第１実施の形態と同様の半導体基板２１に加えて、例えばシリコン（Si）を用いた半導体基板１３１を有し、半導体基板２１のおもて面側に形成された配線層４１と、半導体基板１３１のおもて面側に形成された配線層１３２とが接合されている。半導体基板１３１の裏面側には配線層１３３が形成されており、配線層１３３と、第２半導体１２の配線層５４、第３半導体１３の配線層６４、及び、絶縁層１５とが接合されている。
　半導体基板１３１のおもて面側に形成された配線層１３２は、複数層の金属配線１４１と絶縁層１４２とを含む。配線層４１と配線層１３２の接合面では、配線層４１の接合電極３３Fと、配線層１３２の接合電極１４３とが接合されることにより、電気的に接続されている。接合電極３３Fと接合電極１４３との接合領域以外は、絶縁層３２と絶縁層１４２とが酸化膜接合により接合されている。
　半導体基板１３１の裏面側に形成された配線層１３３は、１層以上の金属配線１５１と絶縁層１５２とを含む。配線層１３３と第２半導体１２の配線層５４の接合面では、配線層１３３の接合電極１５３Ａと、配線層５４の接合電極５５とが接合されることにより、電気的に接続されている。配線層１３３と第３半導体１３の配線層６４の接合面では、配線層１３３の接合電極１５３Ｂと、配線層６４の接合電極６５とが接合されることにより、電気的に接続されている。配線層１３３の絶縁層１５２は、酸化膜接合により、第２半導体１２の絶縁層５３、第３半導体１３の絶縁層６３、及び絶縁層１５と接合されている。第２半導体１２と第３半導体１３とは、配線層１３３内の所定の金属配線１５１を介して電気的に接続されている。
　半導体基板１３１には、半導体基板１３１を貫通する貫通ビア１６１が複数形成されており、これら複数の貫通ビア１６１を介して、第１半導体１１と第２半導体１２、または、第１半導体１１と第３半導体１３とが電気的に接続されている。
　第３半導体１３の接合電極６５の平面サイズが、第２半導体１２の接合電極５５よりも大きく形成されている点、１つの金属配線６２Cに複数の接合電極６５が接続されている点などの構成は、上述した第１実施の形態と同様である。
　第１実施の形態と比較して追加された半導体基板１３１、配線層１３２、及び、配線層１３３には、例えば、第１実施の形態において第２半導体１２に形成されていた、アナログ/ＡD変換回路９１、ロジック回路９２、及び、IF回路９３の一部を設けることができる。
　以上のように構成される第４実施の形態に係る撮像装置１においても、第３半導体１３の接合電極６５の平面サイズを、第２半導体１２の接合電極５５よりも大きくしたことにより、接合電極６５を形成するためのフォトマスクの精度やプロセスの難易度を低く抑えることができるので、製造コストを低減することができる。また、第３半導体１３の接合電極６５の平面サイズを、第１半導体１１の接合電極１５３Ｂの平面サイズよりも大きく形成したことにより、接合の合わせズレに対するマージンが大きくなるので、歩留まりを向上させることができる。さらに、第３半導体１３として汎用の半導体チップを用いることにより、撮像装置１全体のコストを低減させることができる。
　第４実施の形態に係る撮像装置１は、第１実施の形態の第１半導体１１と第２半導体１２及び第３半導体１３との間に、第４半導体を追加した構成と捉えることもできる。
　図１２に示した第４実施の形態に係る撮像装置１では、第１半導体１１と、第２半導体１２及び第３半導体１３との接合面の接合構造に関し、第１実施の形態の接合構造を採用したが、図７の第２実施の形態、または、図９の第３実施の形態の接合構造を採用してもよいことは言うまでもない。
＜６．接合電極の変形例＞
　次に、第１実施の形態として説明した接合電極３３（３３Ａ，３３Ｂ）、接合電極５５、及び、接合電極６５の変形例について説明する。
　接合電極３３、接合電極５５、及び、接合電極６５を含む第１実施の形態の撮像装置１について再度簡単に説明すると、撮像装置１は、図１及び図２を参照して説明したように、第１半導体１１と、第２半導体１２と、第３半導体１３とを備え、第２半導体１２と第３半導体１３は、第１半導体１１の同一の面に接合されて構成されている。第１半導体１１は、複数の接合電極３３（第１接合電極）を有し、第２半導体１２は、複数の接合電極５５（第２接合電極）を有し、第３半導体１３は、複数の接合電極６５（第３接合電極）を有する。第１半導体１１の複数の接合電極３３のうち、第２半導体１２の接合電極５５と接合される接合電極３３が接合電極３３Ａであり、第３半導体１２の接合電極６５と接合される接合電極３３が接合電極３３Ｂである。第３半導体１２の接合電極６５は、第１半導体１１の接合電極３３及び第２半導体１２の接合電極５５よりも大きい平面サイズで形成され、第２半導体１２の接合電極５５は、第１半導体１１の接合電極３３（３３Ａ）と同一の平面サイズで形成されている。
　第１実施の形態の撮像装置１では、第１半導体１１と第２半導体１２とを接合する接合電極３３Ａ,５５と、第１半導体１１と第３半導体１３とを接合する接合電極３３Ｂ,６５とで、接合電極の平面サイズと配置ピッチを比較すると、第２半導体１２の接合電極５５の平面サイズが、第３半導体１３の接合電極５５よりも小さく形成されている。接合電極の小サイズ化及び狭ピッチ化により、接合電極３３Ａ,５５の体積が小さくなる。
　図１３ないし図２１を参照して説明する各変形例では、例えば上述のように接合電極が小サイズ化または狭ピッチ化している場合等であっても、接合電極の接合性及び導通性を向上させるようにした接合電極構造について説明する。図１及び図２を参照して説明した第１実施の形態の接合電極の構造を、第１実施の形態の接合電極の基本構造と称する。
　なお、変形例を説明する図１３ないし図１９の各断面図では、撮像装置１の全体構成のうち、第１半導体１１と第２半導体１２とを接合する１箇所の接合電極３３Ａ,５５と、第１半導体１１と第３半導体１３とを接合する１箇所の接合電極３３Ｂ,６５に注目して拡大して示し、その他の構成は適宜省略した断面図を採用して説明する。
＜第１変形例＞
　図１３は、第１実施の形態における接合電極の第１変形例を示す断面図である。
　図１３に示される第１変形例は、第１実施の形態の接合電極の基本構造における第２半導体１２の接合電極５５が、接合電極５５’に変更されている点が異なり、その他の点は共通する。
　第１変形例において、第１半導体１１の接合電極３３Ａ及び３３Ｂの基板深さ方向の厚みはDS１（＞０）であり、第２半導体１２の接合電極５５’の基板深さ方向の厚みは、DS１よりも大きいDS２（＞DS１）であり、第３半導体１２の接合電極６５の基板深さ方向の厚みは、DS１である。
　図１及び図２で示した第１実施の形態の接合電極の基本構造では、第１半導体１１の接合電極３３Ａ及び３３Ｂ、第２半導体１２の接合電極５５、第３半導体１２の接合電極６５の各接合電極の基板深さ方向の厚みが、同一の厚みで形成されていた。換言すれば、第２半導体１２の接合電極５５の基板深さ方向の厚みが、第１半導体１１の接合電極３３Ａ及び３３Ｂと、第３半導体１２の接合電極６５の厚みと同一のDS１とされていた。
　第１変形例に係る接合電極構造によれば、第１半導体１１の接合電極３３Ａの厚みがDS１とされ、第２半導体１２の接合電極５５’の厚みが、DS１よりも大きいDS２とされる。すなわち、接合電極の基板深さ方向の厚みが、第１半導体１１の接合電極３３Ａと第２半導体１２の接合電極５５’とで異なるように構成されている。小サイズ化及び狭ピッチ化された第２半導体１２の接合電極５５’の厚みDS２を、第３半導体１２の接合電極６５の厚みDS１よりも大きく形成したことにより、接合電極５５’の体積を増大させることができる。これにより、接合時の接合電極５５’の熱膨張量を増大させることができ、接合電極３３Ａと接合電極５５’の接合性及び導通性を向上させることができる。
＜第２変形例＞
　図１４は、第１実施の形態における接合電極の第２変形例を示す断面図である。
　図１４に示される第２変形例は、第１実施の形態の接合電極の基本構造における第１半導体１１の接合電極３３Ａ，３３Ｂと第２半導体１２の接合電極５５が、接合電極３３Ａ’，３３Ｂ’と接合電極５５’に変更されている点が異なり、その他の点は共通する。
　第２変形例において、第１半導体１１の接合電極３３Ａ’，３３Ｂ’と第２半導体１２の接合電極５５’それぞれの基板深さ方向の厚みはDS２（＞０）であり、第３半導体１２の接合電極６５の基板深さ方向の厚みは、DS２よりも小さいDS１（＜DS２）である。
　第２変形例に係る接合電極構造によれば、第１半導体１１の接合電極３３Ａ’，３３Ｂ’と第２半導体１２の接合電極５５’それぞれの基板深さ方向の厚みがDS２で、第３半導体１３の接合電極６５の厚みが、DS２よりも小さいDS１とされる。すなわち、接合電極の基板深さ方向の厚みが、第１半導体１１の接合電極３３Ａ’と第２半導体１２の接合電極５５’は同一で、第１半導体１１の接合電極３３Ｂ’と第３半導体１３の接合電極６５’とで異なるように構成されている。小サイズ化及び狭ピッチ化された第１半導体１１の接合電極３３Ａ’，３３Ｂ’と第２半導体１２の接合電極５５’それぞれの基板深さ方向の厚みDS２を、第３半導体１２の接合電極６５の厚みDS１よりも大きく形成したことにより、接合電極３３Ａ’，３３Ｂ’，５５’の体積を増大させることができる。これにより、接合時の接合電極３３Ａ’，３３Ｂ’，５５’の熱膨張量を増大させることができ、接合電極３３Ａ’と接合電極５５’の接合性及び導通性、及び、接合電極３３Ｂ’と接合電極６５の接合性及び導通性を向上させることができる。
　図１３に示した第１変形例は、微細化されて接合される第１半導体１１の接合電極３３Ａと第２半導体１２の接合電極５５’のうちの一方である第２半導体１２の接合電極５５’だけ、接合電極の体積を増大させた構成である。これに対して、図１４に示した第２変形例は、第１半導体１１の接合電極３３Ａ’と第２半導体１２の接合電極５５’の両方とも、接合電極の体積を増大させた構成である。
＜第３変形例＞
　図１５は、第１実施の形態における接合電極の第３変形例を示す断面図である。
　図１５に示される第３変形例は、第１実施の形態の接合電極の基本構造における第１半導体１１の接合電極３３Ｂと第３半導体１３の接合電極６５の接合部（接合面）の周囲に、空隙２０１を有する点が異なり、その他の点は共通する。接合電極３３Ｂと接合電極６５の接合面は、第１半導体１１と第２半導体１２の接合面よりも第３半導体１３側に形成されている。
　空隙２０１を有する第３変形例の構造は、図１６に示される製造方法によって形成される。すなわち、図１６の上段に示されるように、第１半導体１１と、第２半導体１２及び第３半導体１３とを接合する前の状態において、平面サイズが小さい接合電極３３Ａ、３３Ｂ、５５については、接合時の熱膨張量の不足を補うために、絶縁層３２，５３よりも数nm程度突出するように凸形状に加工される。一方、接合電極３３Ｂよりも平面サイズが大きい接合電極６５については、絶縁層６３の上面よりも数nm程度低くなるように凹形状に加工される。そして、図１６の下段に示されるように、接合電極のCuCu接合と絶縁層の酸化膜接合、及び、アニール処理が行われると、第１半導体１１の接合電極３３Ｂと第３半導体１３の接合電極６５の接合面の周囲に、空隙２０１が残存する構造となる。なお、図５で説明した製造方法では、第１半導体１１と、第２半導体１２及び第３半導体１３とを接合した後で支持基板１４と絶縁層１５を貼り合わせたが、図１６の製造方法では、支持基板１４と絶縁層１５が第２半導体１２及び第３半導体１３と接合された後、第１半導体１１と貼り合わされている。
　第３変形例の接合電極の構造によれば、小サイズ化及び狭ピッチ化されて配置される第１半導体１１の接合電極３３Ａと第２半導体１２の接合電極５５の接合時の熱膨張量不足による接合不足を防止することができ、接合電極３３Ａと接合電極５５の接合性及び導通性を向上させることができる。第１半導体１１の接合電極３３Ｂと第３半導体１３の接合電極６５との接合も問題なく行うことができる。
＜第４変形例＞
　図１７は、第１実施の形態における接合電極の第４変形例を示す断面図である。
　図１７に示される第４変形例は、第１実施の形態の接合電極の基本構造における第２半導体１２の接合電極５５が、接合電極５５”に変更されている点が異なり、その他の点は共通する。接合電極５５”は、例えばCuである金属材料に含まれる不純物の濃度（不純物濃度）が、第１半導体１１の接合電極３３Ａ及び３３Ｂ、第３半導体１２の接合電極６５の濃度よりも高く構成されている。接合電極５５”に含まれる不純物としては、例えば、C（炭素）、N（窒素）、Cl（塩素）、S（硫黄）などが挙げられる。接合電極５５”に含まれる不純物は一つである必要はなく、二つ以上であってもよい。
　第１実施の形態の基本構造の接合電極３３Ａ、３３Ｂ、５５、及び６５にも不純物は含まれているが、不純物濃度は、接合電極３３Ａ及び３３Ｂ、５５、６５で同一（完全同一でなくても、略同一とみなせるばらつきを含む）とされており、接合電極３３Ａ、３３Ｂ、５５、及び６５のいずれかの不純物濃度を意図的に高くするようには構成されていない。
　第４変形例に係る接合電極構造によれば、第２半導体１２の接合電極５５”に含まれる不純物濃度を、第１半導体１１の接合電極３３Ａ、３３Ｂ、及び、第３半導体１２の接合電極６５よりも高くしたことにより、接合時の接合電極５５”の熱膨張量を増大させることができる。これにより、接合電極３３Ａと接合電極５５”の接合性及び導通性を向上させることができる。
＜第５変形例＞
　図１８は、第１実施の形態における接合電極の第５変形例を示す断面図である。
　図１８に示される第５変形例は、第１実施の形態の接合電極の基本構造における第１半導体１１の接合電極３３Ａ、３３Ｂと第２半導体１２の接合電極５５が、接合電極３３Ａ”、３３Ｂ”、５５”に変更されている点が異なり、その他の点は共通する。図１７に示した第４変形例と比較すると、第５変形例は、第１半導体１１の接合電極３３Ａ、３３Ｂが、接合電極３３Ａ”、３３Ｂ”に変更されている。
　第１半導体１１の接合電極３３Ａ”、３３Ｂ”は、第２半導体１２の接合電極５５”と同様に、金属材料に含まれる不純物濃度が、第３半導体１２の接合電極６５の濃度よりも高く構成されている。第１半導体１１の接合電極３３Ａ”、３３Ｂ”と、第２半導体１２の接合電極５５”の不純物濃度は、同一でも異なっていてもよく、接合電極６５の不純物濃度よりも高ければよい。接合電極３３Ａ”、３３Ｂ”に含まれる不純物の材料は、接合電極５５”と同様である。
　第５変形例に係る接合電極構造によれば、接合電極３３Ａ”、３３Ｂ”、５５”については、接合電極に含まれる不純物濃度を、第３半導体１２の接合電極６５よりも高くしたことにより、接合時の接合電極３３Ａ”、３３Ｂ”、５５”の熱膨張量を増大させることができる。これにより、接合電極３３Ａ”と接合電極５５”の接合性及び導通性、及び、接合電極３３Ｂ”と接合電極６５の接合性及び導通性を向上させることができる。
　図示は省略するが、第２半導体１２の接合電極５５”を、第３半導体１２の接合電極６５と同様の不純物濃度を有する基本構造の接合電極５５に置き換え、第１半導体１１の接合電極３３（３３Ａ”、３３Ｂ”）のみ、不純物濃度を、第３半導体１２の接合電極６５の不純物濃度よりも高くした構成も可能である。
　第４変形例及び第５変形例によれば、平面サイズが小さく狭ピッチで形成される第１半導体１１の接合電極３３Ａ”及び３３Ｂ”と、第２半導体１２の接合電極５５”の少なくとも一方の不純物濃度が、第３半導体１２の接合電極６５の不純物濃度よりも高く構成されていればよい。
＜第６変形例＞
　図１９は、第１実施の形態における接合電極の第６変形例を示す断面図である。
　図１９に示される第６変形例は、第１実施の形態の接合電極の基本構造における第１半導体１１の接合電極３３Ａ，３３Ｂと第２半導体１２の接合電極５５が、接合電極３３Ａ’，３３Ｂ’と接合電極５５”に変更されている点が異なり、その他の点は共通する。
　第６変形例において、第１半導体１１の接合電極３３Ａ’，３３Ｂ’の基板深さ方向の厚みは、DS２であり、第２半導体１２の接合電極５５”の基板深さ方向の厚みは、DS３であり、第３半導体１２の接合電極６５の基板深さ方向の厚みは、DS１である。ここで、厚みDS１，DS２、DS３の大小関係は、DS３＜DS１＜DS２となっている。
　すなわち、第６変形例では、小サイズ化及び狭ピッチ化して配置される第１半導体１１の接合電極３３Ａ’，３３Ｂ’については、第２変形例と同様に、接合電極の基板深さ方向の厚みを、第３半導体１２の接合電極６５よりも大きく（DS１より大きいDS２に）することで、接合電極３３Ａ’，３３Ｂ’の接合性及び導通性を向上させている。一方、小サイズ化及び狭ピッチ化して配置される第２半導体１２の接合電極５５”については、第４変形例と同様に、接合電極の金属材料に含まれる不純物濃度を第３半導体１２の接合電極６５の不純物濃度よりも高く構成して熱膨張量を増大させることにより、接合電極５５”の接合性及び導通性を向上させている。その結果、接合電極３３Ａ’と接合電極５５”の接合性及び導通性を向上させることができ、接合電極３３Ｂ’と接合電極６５の接合性及び導通性も向上させることができる。
　第６変形例は、接合電極の基板深さ方向の厚みが、第１半導体１１の接合電極３３Ａ’と第２半導体１２の接合電極５５”とで異なるという第１変形例の特徴も有している。ただし、図１３に示した第１変形例の構造は、第２半導体１２の接合電極５５’の厚みが、第１半導体１１の接合電極３３Ａよりも大きく形成されていたのに対して、第６変形例では、第２半導体１２の接合電極５５”の厚みが、第１半導体１１の接合電極３３Ａ’よりも小さく形成されている。接合性及び導通性の向上を目的として、接合電極の厚みを大きくして体積を増大させた場合、配線容量の増加が懸念される。配線容量の増加を抑制したい場合には、図１９の第２半導体１２の接合電極５５”のように、不純物濃度を高くして、接合電極５５”の厚みを小さくする構成を取り得る。
　図１９に示した第６変形例の接合電極構造は、図１３に示した第１変形例と、図１４に示した第２変形例と、図１７に示した第４変形例の特徴を組み合わせた構成に相当する。
＜第７変形例＞
　図２０は、第１実施の形態における接合電極の第７変形例を示す平面図である。
　図２０及び図２１に示す第７変形例は、接合電極の平面形状についての変形例である。
　上述した第１実施の形態では、図２を参照して説明したように、第１半導体１１の接合電極３３（３３Ａ、３３Ｂ）、第２半導体１２の接合電極５５、及び、第３半導体１３の接合電極６５の平面形状が、四角形状とされていた。
　これに対して、図２０に示される第７変形例では、第１半導体１１の接合電極３３（３３Ａ、３３Ｂ）と、第２半導体１２の接合電極５５の平面形状が八角形状に形成されている。
　なお、第１半導体１１の接合電極３３Ａと、第２半導体１２の接合電極５５は、図１の断面図等で示したように、平面視で重なる同一位置に形成されているが、図２０の平面図では、両者を認識可能とするため、ずらして示している。また、図１の断面図では、第１半導体１１の接合電極３３Ａ、３３Ｂと、第２半導体１２の接合電極５５と、第３半導体１３の接合電極６５とが同一のパターン（ハッチング）で示されていたが、図２０の平面図では、区別を容易とするため、接合電極５５と接合電極６５のパターンを、断面図とは異なるパターンで示している。
　このように、第１半導体１１の接合電極３３Ａ、３３Ｂと、第２半導体１２の接合電極５５の平面形状を、四角形よりも大きい多角形の多角形状とすることができる。あるいはまた、図２１に示されるように、第１半導体１１の接合電極３３Ａ、３３Ｂと、第２半導体１２の接合電極５５の平面形状を、円形状としてもよい。第１半導体１１の接合電極３３（３３Ａ、３３Ｂ）および第２半導体１２の接合電極５５の少なくとも一方の平面形状を、四角形よりも大きい多角形の多角形状か、または、円形状とすることにより、接合電極の配置ピッチを小さくすることができ、密に配置することができる。これにより、CMP（Chemical Mechanical Polishing）加工時の平坦性を向上させることができる。また、平面形状を、多角形状または円形状とすることにより、仮に、上下の接合電極で位置ずれが発生した場合に、上下の接合電極が重なる領域を、四角形状よりも大きく確保することができる。これにより、接合ずれの影響を低減することができる。
　図２０及び図２１は、第１半導体１１の接合電極３３（３３Ａ、３３Ｂ）および第２半導体１２の接合電極５５の両方の平面形状を、多角形状または円形状とする例であるが、第１半導体１１の接合電極３３および第２半導体１２の接合電極５５の少なくとも一方の平面形状を、多角形状または円形状とするのでもよい。また、多角形状の例として八角形の例を示したが、四角形より大きい多角形であればよく、例えば六角形状としてもよい。
　上述した接合電極の第１変形例ないし第７変形例は、第１実施の形態における接合電極の変形例として説明したが、第２実施の形態ないし第４実施の形態の接合電極の変形例としても採用することができる。
＜７．撮像装置の使用例＞
　図２２は、上述の撮像装置１を用いたイメージセンサの使用例を示す図である。
　上述の撮像装置１は、イメージセンサとして、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜８．電子機器への適用例＞
　本技術は、撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換素子）に撮像装置を用いる電子機器全般に対して適用可能である。撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール形態であってもよい。
　図２３は、本技術を適用した電子機器の構成例を示すブロック図である。
　図２３の電子機器３００は、レンズ群などからなる光学部３０１、図１の撮像装置１の構成が採用される固体撮像装置（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、電子機器３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
　光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の撮像面上に結像する。固体撮像装置３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３０２として、図１の撮像装置１、即ち、メイン基板としての第１半導体１１と、それより平面サイズが小さい半導体チップである第２半導体１２及び第３半導体１３とを直接接合して構成され、第３半導体１３の接合電極６５の平面サイズを、第２半導体１２の接合電極５５よりも大きいサイズで形成した撮像装置を用いることができる。
　表示部３０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像装置３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部３０７は、ユーザによる操作の下に、電子機器３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像装置３０２として、上述した各実施の形態のいずれかを適用した撮像装置１を用いることで、製造コストを低減し、歩留まりを向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの電子機器３００においても、製造コストを低減し、歩留まりを向上させることができる。
＜９．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２５は、撮像部１２０３１の設置位置の例を示す図である。
　図２５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、上述した各実施の形態に係る撮像装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、製造コストを低減し、小型化しつつも、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
　また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本技術は、以下の構成を取ることができる。
（１）
　複数の第１接合電極が形成された第１半導体と、
　前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、
　前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体と
　を備え、
　前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、
　前記第３接合電極は、前記第２接合電極よりも大きい平面サイズで形成された電極を含む
　半導体装置。
（２）
　複数の前記第３接合電極は、所定の金属配線を介して接続され、短絡している
　前記（１）に記載の半導体装置。
（３）
　前記第１半導体は、光電変換素子を備える
　前記（１）または（２）に記載の半導体装置。
（４）
　前記第１半導体は、２枚の半導体基板を積層した積層構造で構成される
　前記（１）ないし（３）のいずれかに記載の半導体装置。
（５）
　前記第２半導体は、信号処理回路またはＡＩ処理回路を含むロジック回路を含む
　前記（１）ないし（４）のいずれかに記載の半導体装置。
（６）
　前記第３半導体は、メモリ回路を含む
　前記（１）ないし（５）のいずれかに記載の半導体装置。
（７）
　１つの前記第３接合電極は、複数の前記第１接合電極と接合されている
　前記（１）ないし（６）のいずれかに記載の半導体装置。
（８）
　前記第１接合電極は、接合相手の接合電極と同一の平面サイズである
　前記（１）ないし（７）のいずれかに記載の半導体装置。
（９）
　前記第２接合電極と接合される前記第１接合電極と、前記第３接合電極と接合される前記第１接合電極は、同一の平面サイズである
　前記（１）ないし（８）のいずれかに記載の半導体装置。
（１０）
　前記第３接合電極と接合される複数の前記第１接合電極は、所定の金属配線を介して接続され、短絡している
　前記（１）ないし（９）のいずれかに記載の半導体装置。
（１１）
　複数の前記第１接合電極及び複数の前記第３接合電極は、ダミーの接合電極を含む
　前記（１）ないし（１０）のいずれかに記載の半導体装置。
（１２）
　接合電極の基板深さ方向の厚みが、前記第１接合電極と前記第２接合電極とで異なる
　前記（１）ないし（１１）のいずれかに記載の半導体装置。
（１３）
　接合電極の基板深さ方向の厚みが、前記第１接合電極と前記第３接合電極とで異なる
　前記（１）ないし（１２）のいずれかに記載の半導体装置。
（１４）
　前記第３接合電極は前記第１接合電極よりも大きい平面サイズを有し、かつ、前記第１接合電極と前記第３接合電極の接合部の周囲に空隙を有する
　前記（１）ないし（１３）のいずれかに記載の半導体装置。
（１５）
　前記第１接合電極および前記第２接合電極の少なくとも一方の金属材料に含まれる不純物濃度は、前記第３接合電極の不純物濃度よりも高い
　前記（１）ないし（１４）のいずれかに記載の半導体装置。
（１６）
　前記第１接合電極および前記第２接合電極の少なくとも一方の平面形状は、四角形状である
　前記（１）ないし（１５）のいずれかに記載の半導体装置。
（１７）
　前記第１接合電極および前記第２接合電極の少なくとも一方の平面形状は、四角形より大きい多角形の多角形状か、または、円形状である
　前記（１）ないし（１５）のいずれかに記載の半導体装置。
（１８）
　複数の第１接合電極が形成された第１半導体と、
　前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、
　前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体と
　を備え、
　前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、
　前記第３接合電極は、前記第２接合電極よりも大きい平面サイズで形成された電極を含む
　撮像装置。
　１　撮像装置，　１１　第１半導体，　１２　第２半導体，　１３　第３半導体，　１４　支持基板，　１５　絶縁層，　２１　半導体基板，　２２　フォトダイオード，　２３　カラーフィルタ，　２４　オンチップレンズ，　２５　平坦化膜，　２６　絶縁層，　３１，３１E　金属配線，　３２　絶縁層，　３３，３３Ａないし３３F，３３Ａ’，３３Ｂ’，３３Ａ”，３３Ｂ”　接合電極，　３４　パッド，　３５　貫通孔，　４１　配線層，　５１　半導体基板，　５２，５２D　金属配線，　５３　絶縁層，　５４　配線層，　５５，５５’，５５”　接合電極，　６１　半導体基板，　６２，６２C，６２C'　金属配線，　６３　絶縁層，　６４　配線層，　６５，６５Ｂ，６５C，６５C'　接合電極，　８１　画素アレイ部，　８２Ａ，８２Ｂ　パッド部，　９１　ＡD変換回路，　９２　ロジック回路，　９３　IF回路，　９４　メモリ回路，　１３１　半導体基板，　１３２　配線層，　１３３　配線層，　１４１　金属配線，　１４２　絶縁層，　１４３　接合電極，　１５１，１５３Ｂ，１５３F　金属配線，　１５２　絶縁層，　１６１　貫通ビア，２０１　空隙，　３００　電子機器，　３０２　固体撮像装置

Claims (18)

  1. 　複数の第１接合電極が形成された第１半導体と、
    　前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、
    　前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体と
    　を備え、
    　前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、
    　前記第３接合電極は、前記第２接合電極よりも大きい平面サイズで形成された電極を含む
    　半導体装置。
  2. 　複数の前記第３接合電極は、所定の金属配線を介して接続され、短絡している
    　請求項１に記載の半導体装置。
  3. 　前記第１半導体は、光電変換素子を備える
    　請求項１に記載の半導体装置。
  4. 　前記第１半導体は、２枚の半導体基板を積層した積層構造で構成される
    　請求項１に記載の半導体装置。
  5. 　前記第２半導体は、信号処理回路またはＡＩ処理回路を含むロジック回路を含む
    　請求項１に記載の半導体装置。
  6. 　前記第３半導体は、メモリ回路を含む
    　請求項１に記載の半導体装置。
  7. 　１つの前記第３接合電極は、複数の前記第１接合電極と接合されている
    　請求項１に記載の半導体装置。
  8. 　前記第１接合電極は、接合相手の接合電極と同一の平面サイズである
    　請求項１に記載の半導体装置。
  9. 　前記第２接合電極と接合される前記第１接合電極と、前記第３接合電極と接合される前記第１接合電極は、同一の平面サイズである
    　請求項１に記載の半導体装置。
  10. 　前記第３接合電極と接合される複数の前記第１接合電極は、所定の金属配線を介して接続され、短絡している
    　請求項１に記載の半導体装置。
  11. 　複数の前記第１接合電極及び複数の前記第３接合電極は、ダミーの接合電極を含む
    　請求項１に記載の半導体装置。
  12. 　接合電極の基板深さ方向の厚みが、前記第１接合電極と前記第２接合電極とで異なる
    　請求項１に記載の半導体装置。
  13. 　接合電極の基板深さ方向の厚みが、前記第１接合電極と前記第３接合電極とで異なる
    　請求項１に記載の半導体装置。
  14. 　前記第３接合電極は前記第１接合電極よりも大きい平面サイズを有し、かつ、前記第１接合電極と前記第３接合電極の接合部の周囲に空隙を有する
    　請求項１に記載の半導体装置。
  15. 　前記第１接合電極および前記第２接合電極の少なくとも一方の不純物濃度は、前記第３接合電極の不純物濃度よりも高い
    　請求項１記載の半導体装置。
  16. 　前記第１接合電極および前記第２接合電極の少なくとも一方の平面形状は、四角形状である
    　請求項１に記載の半導体装置。
  17. 　前記第１接合電極および前記第２接合電極の少なくとも一方の平面形状は、四角形より大きい多角形の多角形状か、または、円形状である
    　請求項１に記載の半導体装置。
  18. 　複数の第１接合電極が形成された第１半導体と、
    　前記第１接合電極と接合される第２接合電極が形成され、前記第１半導体よりも小さい平面サイズの第２半導体と、
    　前記第１接合電極と接合される第３接合電極が形成され、前記第１半導体よりも小さい平面サイズの第３半導体と
    　を備え、
    　前記第２半導体と前記第３半導体は、前記第１半導体の同一の面に接合されており、
    　前記第３接合電極は、前記第２接合電極よりも大きい平面サイズで形成された電極を含む
    　撮像装置。
PCT/JP2023/021495 2022-06-10 2023-06-09 半導体装置および撮像装置 WO2023238924A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022094132 2022-06-10
JP2022-094132 2022-06-10

Publications (1)

Publication Number Publication Date
WO2023238924A1 true WO2023238924A1 (ja) 2023-12-14

Family

ID=89118397

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021495 WO2023238924A1 (ja) 2022-06-10 2023-06-09 半導体装置および撮像装置

Country Status (2)

Country Link
TW (1) TW202406161A (ja)
WO (1) WO2023238924A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244101A (ja) * 2011-05-24 2012-12-10 Sony Corp 半導体装置
US20160056101A1 (en) * 2014-08-22 2016-02-25 Young-Kun Jee Chip-stacked semiconductor package
WO2016185883A1 (ja) * 2015-05-18 2016-11-24 ソニー株式会社 半導体装置および撮像装置
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
WO2020129686A1 (ja) * 2018-12-20 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244101A (ja) * 2011-05-24 2012-12-10 Sony Corp 半導体装置
US20160056101A1 (en) * 2014-08-22 2016-02-25 Young-Kun Jee Chip-stacked semiconductor package
WO2016185883A1 (ja) * 2015-05-18 2016-11-24 ソニー株式会社 半導体装置および撮像装置
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
WO2020129686A1 (ja) * 2018-12-20 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器

Also Published As

Publication number Publication date
TW202406161A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US20210313362A1 (en) Solid-state imaging device and electronic apparatus
JP6543419B2 (ja) 撮像装置および撮像方法、カメラモジュール、並びに電子機器
WO2020153123A1 (ja) 撮像装置及び電子機器
US11670625B2 (en) Imaging unit having a stacked structure and electronic apparatus including the imaging unit
US20220392936A1 (en) Solid-state imaging device and method of producing the same
EP4075482A1 (en) Solid-state imaging device and electronic apparatus
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
WO2023238924A1 (ja) 半導体装置および撮像装置
WO2024038757A1 (ja) 半導体装置および電子機器
WO2023210324A1 (ja) 固体撮像装置および電子機器
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2023145445A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2023053531A1 (ja) 固体撮像装置および電子機器
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2022209226A1 (ja) 撮像素子、電子機器
WO2021095285A1 (en) Imaging device
US11769784B2 (en) Imaging device, electronic apparatus, and method of manufacturing imaging device
WO2023176522A1 (ja) 半導体装置
US11917312B2 (en) Solid-state imaging apparatus
WO2024043068A1 (ja) 固体撮像素子および電子機器
WO2022181161A1 (ja) 固体撮像装置及びその製造方法
WO2024095743A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2021153030A1 (ja) 固体撮像装置およびその製造方法
TW202320535A (zh) 攝像裝置
TW202015395A (zh) 固態攝像裝置及其驅動方法以及電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23819904

Country of ref document: EP

Kind code of ref document: A1