TW202406161A - 半導體裝置及攝像裝置 - Google Patents

半導體裝置及攝像裝置 Download PDF

Info

Publication number
TW202406161A
TW202406161A TW112121904A TW112121904A TW202406161A TW 202406161 A TW202406161 A TW 202406161A TW 112121904 A TW112121904 A TW 112121904A TW 112121904 A TW112121904 A TW 112121904A TW 202406161 A TW202406161 A TW 202406161A
Authority
TW
Taiwan
Prior art keywords
semiconductor
electrode
joining
bonding
joining electrode
Prior art date
Application number
TW112121904A
Other languages
English (en)
Inventor
山田恭輔
藤曲潤一郎
巧 小野寺
友梨子 籾内
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202406161A publication Critical patent/TW202406161A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭示關於一種可減少製造成本之半導體裝置及攝像裝置。 本揭示之半導體裝置包含：第1半導體，其形成有複數個第1接合電極；第2半導體，其形成有與第1接合電極接合之第2接合電極，且平面尺寸小於第1半導體；及第3半導體，其形成有與第1接合電極接合之第3接合電極，且平面尺寸小於第1半導體；且第2半導體與第3半導體接合於第1半導體之同一面；第3接合電極包含以大於第2接合電極之平面尺寸形成之電極。本揭示例如可適用於固體攝像裝置等。

Description

半導體裝置及攝像裝置
本揭示關於一種半導體裝置及攝像裝置，尤其關於可減少製造成本之半導體裝置及攝像裝置。
以攝像裝置之高功能化為目的，提案有一種於形成有光電轉換元件之第1半導體基板之光入射面之相反側之電路面，藉由CuCu接合，將搭載有記憶體電路之第2半導體基板、與搭載有邏輯電路之第3半導體基板之2個半導體基板予以接合之固體攝像裝置(例如參照專利文獻1)。
於專利文獻1所揭示之構造中，設為以與需要更微細連接之一個半導體基板一致之形式，將接合第1半導體基板與第2及第3半導體基板之接合焊墊之焊墊尺寸與相鄰焊墊間之間距統一而接合之構造。 [先前技術文獻] [專利文獻]
專利文獻1：國際公開第2019/087764號
[發明所欲解決之問題]
然而，於將接合焊墊之焊墊尺寸與間距於2個半導體基板均一地一致之構造中，對無需微細連接之另一半導體基板，過度使用高級製程。其結果，例如為了進行微細加工而使光罩高價、對加工裝置之投資費用增大等，擔憂使用高級製程引起之成本之增加、或成品率之惡化。
本揭示係鑑於此種狀況而完成者，於將複數個半導體接合於第1半導體之構造之半導體裝置中，可減少製造成本。 [解決問題之技術手段]
本揭示之第1態樣之半導體裝置包含： 第1半導體，其形成有複數個第1接合電極； 第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及 第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且 上述第2半導體與上述第3半導體接合於上述第1半導體之同一面； 上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。
本揭示之第2態樣之攝像裝置包含： 第1半導體，其形成有複數個第1接合電極； 第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及 第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且 上述第2半導體與上述第3半導體接合於上述第1半導體之同一面； 上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。
於本揭示之第1及第2態樣中，設置：第1半導體，其形成有複數個第1接合電極；第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且上述第2半導體與上述第3半導體接合於上述第1半導體之同一面，上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。
半導體裝置及攝像裝置可為獨立之裝置，亦可為組入至其他裝置之模組。
以下，一邊參照附加圖式，一邊就用於實施本技術之形態(以下稱為實施形態)進行說明。說明以如下之順序進行。 1.攝像裝置之第1實施形態 2.顯示裝置之製造方法 3.攝像裝置之第2實施形態 4.攝像裝置之第3實施形態 5.攝像裝置之第4實施形態 6.接合電極之變化例 7.攝像裝置之使用例 8.對電子機器之適用例 9.對移動體之應用例
另，於以下說明所參照之圖式中，藉由對同一或類似之部分標註同一或類似之符號而適當省略重複說明。圖式為模式性者，厚度與平面尺寸之關係、各層之厚度之比例等與實際者不同。又，有於圖式彼此間亦包含彼此尺寸之關係或比例不同之部分之情形。
又，以下說明中之上下等之方向之定義僅為便於說明之定義，並非限定本揭示之技術性思想者。例如，若將對象旋轉90°觀察，則將上下轉換讀為左右，若旋轉180°觀察，則讀為上下反轉。
於以下，雖就適用了本技術之攝像裝置(CMOS (Complementary Metal Oxide Semiconductor：互補型金屬氧化物半導體)固體攝像裝置)進行說明，但本技術可適用於全部半導體裝置。
＜1.攝像裝置之第1實施形態＞ 圖1顯示適用了本技術之攝像裝置之第1實施形態之剖視圖。
圖1所示之攝像裝置1係將包含光電轉換元件之各像素排列為矩陣狀之CMOS固體攝像裝置。
攝像裝置1具有於作為主基板之第1半導體11，將平面尺寸較其小之半導體晶片即第2半導體12與第3半導體13作為副基板直接接合之積層構造。圖1所示之一點鏈線顯示第1半導體11與第2半導體12及第3半導體13之接合面。第1半導體11、第2半導體12及第3半導體13之積層構造物連接於支持基板14。
第1半導體11係形成有包含光電轉換元件之各像素之感測器基板。第2半導體12係形成有邏輯電路之邏輯基板。該邏輯電路包含對由各像素產生之信號進行處理之信號處理電路、或進行基於由各像素產生之信號之AI處理(識別處理)之AI處理電路等。第3半導體13係形成有記憶由第2半導體12之邏輯電路處理後之信號等之記憶體電路的記憶體基板。
第1半導體11包含例如使用矽(Si)之半導體基板21。於半導體基板21，以像素單位形成光電轉換元件即光電二極體22。圖中，於成為上側之半導體基板21之光入射面側，按每個像素形成彩色濾光片23與晶載透鏡24。於彩色濾光片23之上下形成平坦化膜25，晶載透鏡24形成於平坦化膜25上。
於光入射面側之相反側之圖中成為下側之半導體基板21之電路形成面側，形成有包含複數層金屬配線31與絕緣層32之配線層41。於圖1之例中，雖金屬配線31之層數由5層形成，但金屬配線31之層數不限。又，於成為配線層41之下表面之與第2半導體12及第3半導體13之接合面，形成有複數個接合電極33。複數個接合電極33包含接合電極33A與接合電極33B，接合電極33A藉由CuCu接合而與第2半導體12之接合電極55電性連接，接合電極33B藉由CuCu接合而與第3半導體13之接合電極65電性連接。對接合電極33A，接合電極33A之各者與最下層之金屬配線31即金屬配線31E個別地連接，但對接合電極33B，複數個接合電極33B(於圖1中為3個接合電極33B)經由1個金屬配線31E連接而短路。作為金屬配線31及接合電極33之材料，例如可採用銅(Cu)、鎢(W)、鋁(Al)、金(Au)等。於本實施形態中，金屬配線31及接合電極33由銅形成。絕緣層32例如由SiO2膜、Low-k膜(低介電常數絕緣膜)、SiOC膜等形成。絕緣層32亦可由包含不同材料之複數個絕緣膜構成。
第1半導體11具有藉由引線接合等而與外部裝置電性連接之複數個焊墊34。各焊墊34於俯視下配置於成為像素陣列部之外側之外周部。像素陣列部係形成有光電二極體22等之複數個像素排列為矩陣狀之區域，於俯視下形成於第1半導體11之中央部。於焊墊34之上方形成有貫通半導體基板21之貫通孔35，藉由該貫通孔35，焊墊34之上表面之一部分、即形成引線焊球之面露出。
另一方面，第2半導體12具有例如使用矽(Si)之半導體基板51、及於半導體基板51之成為第1半導體11側之正面之包含複數層金屬配線52與絕緣層53之配線層54。於圖1之例中，雖金屬配線52之層數由4層形成，但金屬配線52之層數不限。又，於成為配線層54之上表面之與第1半導體11之接合面，形成複數個接合電極55。接合電極55藉由CuCu接合而與第1半導體11之接合電極33A電性連接。接合電極55之各者與最上層之金屬配線52即金屬配線52D個別地連接。作為金屬配線52及接合電極55之材料，例如可採用銅(Cu)、鎢(W)、鋁(Al)、金(Au)等。於本實施形態中，金屬配線52及接合電極55由銅形成。絕緣層53例如由SiO2膜、Low-k膜(低介電常數絕緣膜)、SiOC膜等形成。絕緣層53亦可由包含不同材料之複數個絕緣膜構成。
第3半導體13具有例如使用矽(Si)之半導體基板61、及於半導體基板61之成為第1半導體11側之正面之包含複數層金屬配線62與絕緣層63之配線層64。於圖1之例中，雖金屬配線62之層數由3層形成，但金屬配線62之層數不限。又，於成為配線層64之上表面之與第1半導體11之接合面，形成複數個接合電極65。接合電極65藉由CuCu接合而與第1半導體11之接合電極33B電性連接。對接合電極65，複數個接合電極65(於圖1中為3個接合電極65)經由1個金屬配線62C連接而短路。作為金屬配線62及接合電極65之材料，例如可採用銅(Cu)、鎢(W)、鋁(Al)、金(Au)等。於本實施形態中，雖接近半導體基板61之2層金屬配線62及接合電極65由銅形成，但與接合電極65連接之金屬配線62C由鋁形成。絕緣層63例如由SiO2膜、Low-k膜(低介電常數絕緣膜)、SiOC膜等形成。絕緣層63亦可由包含不同材料之複數個絕緣膜構成。
於連接有第2半導體12與第3半導體13之區域以外之第1半導體11與支持基板14之間形成絕緣層15，成為第2半導體12與第3半導體13由絕緣層15埋入之狀態。絕緣層15之材料與絕緣層32、絕緣層53、絕緣層63等之其他絕緣層同樣。
支持基板14例如由使用矽(Si)之半導體基板構成，經由絕緣層15，與第2半導體12及第3半導體13接合。於未與第2半導體12及第3半導體13接合之區域，支持基板14經由絕緣層15與第1半導體11接合。
圖2係顯示將第1半導體11與第2半導體12及第3半導體13接合之接合電極之配置例之俯視圖。
第1半導體11具有較第2半導體12及第3半導體13大之平面尺寸，第2半導體12及第3半導體13分別以包含於第1半導體11之平面區域內之平面尺寸形成。於本實施形態中，雖為了簡單而顯示第2半導體12與第3半導體13之平面尺寸相同之例，但第2半導體12與第3半導體13之平面尺寸亦可不同。
如圖2所示，第1半導體11之接合電極33A與第2半導體12之接合電極55(未圖示)於第1半導體11與第2半導體12之重疊區域以特定排列形成複數個。又，第1半導體11之接合電極33B與第3半導體13之接合電極65於第1半導體11與第3半導體13之重疊區域以特定排列形成複數個。
圖2係自第1半導體11側觀察接合面之俯視圖，因第2半導體12之接合電極55與第1半導體11之接合電極33A以同位置及同尺寸配置，故第2半導體12之接合電極55(未圖示)與第1半導體11之接合電極33A重疊而不可見。
另一方面，第3半導體13之接合電極65以較第1半導體11之接合電極33B大之平面尺寸形成，接合電極65之一部分形成至接合電極33B之外側。另，於圖1之剖視圖中，雖第3半導體13之接合電極65與第1半導體11之接合電極33B以同一圖案(陰影線)顯示，但於圖2之俯視圖中，為了便於尺寸之差異而以不同之圖案顯示。
圖2之接合電極33、55及65之排列為了簡化說明而簡略化，接合電極33、55及65之配置及個數並非限定於該例者。
如上所述，攝像裝置1構成為將作為主基板之第1半導體11、與平面尺寸較其小之半導體晶片即第2半導體12及第3半導體13直接接合。第2半導體12及第3半導體13接合於第1半導體11之同一面，更具體而言，接合於第1半導體11之光入射面側之相反側之面。
於第1半導體11之配線層41形成複數個接合電極33(接合電極33A或33B)，第1半導體11之接合電極33A與第2半導體12之接合電極55藉由CuCu接合而電性連接，第1半導體11之接合電極33B與第3半導體13之接合電極65藉由CuCu接合而電性連接。與第2半導體12之接合電極55接合之接合電極33A、及與第3半導體13之接合電極65接合之接合電極33B以同一平面尺寸形成。第2半導體12之接合電極55與第1半導體11之接合電極33A以同一平面尺寸形成，第3半導體13之接合電極65以較第1半導體11之接合電極33B大之平面尺寸形成。若將第2半導體12之接合電極55與第3半導體13之接合電極65之平面尺寸進行比較，則第3半導體13之接合電極65以較第2半導體12之接合電極55大之尺寸形成。
於與第1半導體11接合之2個半導體晶片即第2半導體12及第3半導體13中，有與外部之連接所需之電極焊墊之平面尺寸不同之情形。例如，於使用廣泛使用之半導體晶片作為具有記憶電路之第3半導體13之情形時，有第3半導體13之電極焊墊之平面尺寸或間距大於另一半導體晶片即第2半導體12之平面尺寸或間距之情形。圖1之第3半導體13之金屬配線62C係廣泛使用之半導體晶片之原本電極焊墊，金屬配線62C之平面尺寸及間距大於第2半導體12之接合電極55之平面尺寸及間距。因此，攝像裝置1構成為於金屬配線62C之上層形成平面尺寸較第2半導體12之接合電極55大之接合電極65，並將複數個接合電極65連接於1個金屬配線62C。且，該接合電極65與第1半導體11之接合電極33B藉由CuCu接合而電性連接。
因藉由使第3半導體13之接合電極65之平面尺寸大於第2半導體12之接合電極55，可將用於形成接合電極65之光罩之精度或製程之難易度抑制得較低，故可減少製造成本。又，因藉由將第3半導體13之接合電極65之平面尺寸形成得大於第1半導體11之接合電極33B之平面尺寸，對於接合之對準偏差之餘裕變大，故可提高成品率。
圖3係顯示攝像裝置1之概略構成之方塊圖。
第1半導體11包含形成有光電二極體22等之複數個像素排列為矩陣狀之像素陣列部81、焊墊部82A及82B。焊墊部82A及82B包含圖1所示之複數個焊墊34，相當於攝像裝置1之輸入輸出部。焊墊部82A包含與第2半導體12電性連接之複數個焊墊34，焊墊部82B包含與第3半導體13電性連接之複數個焊墊34。
第2半導體12包含類比/AD(Analog-to-Digital：類比-數位)轉換電路91、邏輯電路92及IF(Intermediate Frequency：中頻)電路93。類比/AD轉換電路91由對自像素陣列部81之各像素輸出之類比信號進行處理之類比信號處理電路、與將類比信號轉換為數位信號之AD轉換電路構成。類比/AD轉換電路91將轉換(AD轉換)為數位之信號輸出至邏輯電路92。邏輯電路92對自類比/AD轉換電路91供給之信號，進行例如黑位準調整、行不均修正等之各種數位信號處理等。邏輯電路92將處理後之信號輸出至IF電路93、或根據需要而記憶於第3半導體13之記憶電路94。IF電路93將自邏輯電路92供給之信號轉換為例如MIPI(Mobile Industry Processor Interface：移動產業處理器介面)之規格等特定格式，經由焊墊部82A向外部裝置輸出。
第3半導體13具有例如由幀記憶體構成之記憶體電路94。記憶體電路94記憶自邏輯電路92供給之資料。
於圖3顯示於第1半導體11與第2半導體12及第3半導體13之間需要之電性連接點(以下簡稱為接點)之個數。
於像素陣列部81與類比/AD轉換電路91之間，為了授受來自像素之信號，最大需要數千個左右之接點。又，於邏輯電路92與記憶體電路94之間，因經由第1半導體11授受輸入輸出至記憶體電路94之資料(信號)，故最大需要數十個左右之接點。於焊墊部82A與IF電路93之間，為了授受電源電壓、接地(GND：Ground)、輸入輸出信號等，最大需要數十個左右之接點。於焊墊部82B與記憶體電路94之間，為了授受電源電壓、接地(GND)等，最大需要數個左右之接點。
以上之結果，因第1半導體11與第2半導體12之間之總接點數為數千個以上、且期望低電容化，故需要大規模且窄間距之接合電極。另一方面，因第1半導體11與第3半導體13之間之總接點數可與廣泛使用之半導體晶片之原本電極焊墊數相同，且數十個至百個左右即可，故接點之間距亦可與原本電極焊墊之間距相同。
因此，與第1半導體11與第2半導體12之間之接合電極相比，第1半導體11與第3半導體13之間之接合電極無需微細化。若將另一者與需要微細連接之一者一致而形成接合電極，則成本增加，成品率亦惡化。
根據上述第1實施形態之攝像裝置1，於構成第3半導體13之廣泛使用之半導體晶片之原本電極焊墊即金屬配線62C上，形成用於與第1半導體11之接合電極33B電性連接之複數個接合電極65。因藉由使該第3半導體13之接合電極65之平面尺寸大於第2半導體12之接合電極55，可將用於形成接合電極65之光罩之精度或製程之難易度抑制得較低，故可減少製造成本。又，因藉由將第3半導體13之接合電極65之平面尺寸形成得大於第1半導體11之接合電極33B之平面尺寸，對於接合之對準偏差之餘裕變大，故可提高成品率。再者，藉由使用廣泛使用之半導體晶片作為第3半導體13，可減少攝像裝置1整體之成本。
＜2.顯示裝置之製造方法＞ 接著，參照圖4至圖6，就圖1之攝像裝置1之製造方法進行說明。
圖1之攝像裝置1藉由將單片化之第2半導體12與第3半導體13接合並積層於晶圓狀態之第1半導體11後，將晶圓狀態之第1半導體11單片化之CoW(Chip on Wafer：晶圓上堆疊晶片)技術而製造。於圖4至圖6中，就紙面情況，雖關於第1半導體11僅圖示1個晶片部分，但實際以晶圓狀態製造。
首先，如圖4之A所示，對於晶圓狀態之半導體基板21，於成為第1半導體11之晶片區域單位，形成複數個光電二極體22，且於半導體基板21之一面形成配線層41。形成有配線層41之半導體基板21之一面成為半導體基板21之正面。配線層41包含複數層金屬配線31、絕緣層32、接合電極33、焊墊34等。於本實施形態中，金屬配線31及接合電極33之材料係使用銅，焊墊34之材料係使用鋁。絕緣層26例如由SiO2膜形成。
接著，如圖4之B所示，於與圖4之A之步驟不同之步驟，對於晶圓狀態之半導體基板51形成第2半導體12之配線層54。配線層54包含複數層金屬配線52、絕緣層53、接合電極55等。且，藉由將形成有配線層54之晶圓狀態之半導體基板51單片化為晶片單位，形成晶片單位之第2半導體12。金屬配線52及接合電極55之材料係使用銅，絕緣層53例如由SiO2膜形成。
接著，如圖4之C所示，於與圖4之A及B之步驟不同之步驟，對於晶圓狀態之半導體基板61形成第3半導體13之配線層64。配線層64包含複數層金屬配線62、絕緣層63、接合電極65等。接合電極65之1個平面尺寸形成得大於第2半導體12之接合電極55。3個接合電極65與1個金屬配線62C連接。且，藉由將形成有配線層64之晶圓狀態之半導體基板61單片化為晶片單位，而形成晶片單位之第3半導體13。雖接近半導體基板61之2層金屬配線62及接合電極65由銅形成，但與接合電極65連接之金屬配線62C由鋁形成。絕緣層63例如由SiO2膜形成。
接著，如上所述般於其他步驟製造並單片化之第2半導體12與第3半導體13，如圖5之A所示，貼合於晶圓狀態之半導體基板21之各晶片區域。更詳言之，第2半導體12之配線層54之接合電極55、與半導體基板21之配線層41之接合電極33A藉由CuCu接合而連接，第2半導體12之配線層54之絕緣層53、與半導體基板21之配線層41之絕緣層32藉由氧化膜接合而連接。又，第3半導體13之配線層64之接合電極65、與半導體基板21之配線層41之接合電極33B藉由CuCu接合而接合，第3半導體13之配線層64之絕緣層63、與半導體基板21之配線層41之絕緣層32藉由氧化膜接合而接合。因第3半導體13之接合電極65之平面尺寸，形成為大於第1半導體11之接合電極33B之平面尺寸，故對於接合之對準偏差之餘裕變大，貼合變得容易。
另，於本實施形態中，因接合電極33、55及65之材料設為銅，故雖金屬接合為CuCu接合，但亦可設為使用其他金屬材料之金屬接合。例如，於接合電極33、55及65之材料為金(Au)之情形時，成為AuAu接合。
接著，如圖5之B所示，絕緣層15A以較第2半導體12及第3半導體13之厚度厚之膜厚形成於配線層41之上表面。絕緣層15A於埋入至第2半導體12及第3半導體13均未形成之區域(凹陷)後，堆積至高於第2半導體12及第3半導體13之高度之位置。接著，將以覆蓋第2半導體12及第3半導體之厚度形成之絕緣層15A、與於晶圓狀態之支持基板14之一面形成之絕緣層15B，藉由氧化膜接合而貼合。圖1之絕緣層15係包含該絕緣層15A與絕緣層15B。絕緣層15A與絕緣層15B例如由氧化膜(Si02)構成。
接著，如圖6之A所示，於以晶圓狀態之支持基板14成為下表面、晶圓狀態之半導體基板21成為上表面之方式反轉後，將晶圓狀態之半導體基板21薄壁化至形成於半導體基板21之各晶片區域之光電二極體22成為界面附近。且，於薄壁化後之半導體基板21上形成平坦化膜25、彩色濾光片23及晶載透鏡24。
最後，如圖6之B所示，於半導體基板21之各晶片區域之外周部之焊墊34之位置形成貫通孔35，使焊墊34之上表面露出。藉由以上，完成晶圓狀態之複數個攝像裝置1。藉由單片化為晶片單位，成為圖1之攝像裝置1之狀態。
＜3.攝像裝置之第2實施形態＞ 圖7顯示適用了本技術之攝像裝置之第2實施形態之剖視圖。
於圖7中，就與圖1所示之第1實施形態共通之部分標註同一符號，並適當省略該部分之說明，著眼於不同部分進行說明。另，於第2至第4實施形態之剖視圖中，省略形成有複數個焊墊34之外周部之圖示。
圖7之第2實施形態之攝像裝置1係第1半導體11與第3半導體13之接合部分之接合電極之構造與圖1所示之第1實施形態不同。第1半導體11之接合電極33C以與接合對象即第3半導體13之接合電極65同一平面尺寸形成。
更詳言之，於第1實施形態中，相對於第1半導體11之接合電極33B之平面尺寸，第3半導體13之接合電極65之平面尺寸形成得較大。相對於此，於第2實施形態中，第1半導體11之接合電極33C之平面尺寸與第3半導體13之接合電極65B之平面尺寸形成為相同。換言之，於第1實施形態中，與第2半導體12之接合電極55接合之第1半導體11之接合電極33A、及與第3半導體13之接合電極65接合之第1半導體11之接合電極33B以相同平面尺寸及間距形成。相對於此，於第2實施形態中，與第3半導體13之接合電極65B接合之第1半導體11之接合電極33C，變更為較與第2半導體12之接合電極55接合之第1半導體11之接合電極33A大之平面尺寸與大之間距。隨著第1半導體11之接合電極33C與第3半導體13之接合電極65B之平面尺寸之大型化，於第1實施形態之第3半導體13中，3個接合電極65連接於1個金屬配線62C，但於第2實施形態之第3半導體13中，2個接合電極65B連接於1個金屬配線62C。於第1半導體11側亦同樣，2個接合電極33C連接於1個金屬配線31E。
第3半導體13之接合電極65B之平面尺寸以大於第2半導體12之接合電極55之尺寸形成之點，與第1實施形態共通。
圖8係顯示第2實施形態中之第1半導體11至第3半導體13之接合電極之配置例之俯視圖。
關於第1半導體11之接合電極33A與第2半導體12之接合電極55(未圖示)，與圖2所示之第1實施形態同樣。因第2半導體12之接合電極55(未圖示)與第1半導體11之接合電極33A重疊，故不可見。
另一方面，第1半導體11之接合電極33C以較第1半導體11之接合電極33A大之平面尺寸與大之間距形成。雖第1半導體11之接合電極33C與第3半導體13之接合電極65B(未圖示)接合，但第3半導體13之接合電極65B(未圖示)與第1半導體11之接合電極33C以同位置及同尺寸形成，且與接合電極33C重疊，因此不可見。
於上述第1實施形態中，於第1半導體11中，具有使與第2半導體12之接合電極55接合之接合電極33A、與第3半導體13之接合電極65接合之接合電極33B，以同一平面尺寸及間距共通化之優點，另一方面，使接合電極33之平面尺寸及間距與要求微細連接之第2半導體12側一致。
於第2實施形態中，可與容許較大之平面尺寸與較大之間距之第3半導體13之接合電極65B一致，以較大之平面尺寸與較大之間距形成第1半導體11側之接合電極33C。因藉由增大第1半導體11之接合電極33C、與第3半導體13之接合電極65B之平面尺寸與間距，可將用於形成接合電極33C及65B之光罩之精度或製程之難易度抑制得較低，故可減少製造成本。又，因對於接合之對準偏差之餘裕變大，故可提高成品率。再者，藉由使用廣泛使用之半導體晶片作為第3半導體13，可減少攝像裝置1整體之成本。
＜4.攝像裝置之第3實施形態＞ 圖9顯示適用了本技術之攝像裝置之第3實施形態之剖視圖。
於圖9中，就與上述第1或第2實施形態共通之部分標註同一符號，並適當省略該部分之說明，著眼於不同部分進行說明。
圖9之第3實施形態之攝像裝置1亦係第1半導體11與第3半導體13之接合部分之接合電極之構造與上述第1或第2實施形態不同。
於上述第1及第2實施形態中，第1半導體11與第3半導體13之接合電極以1對1接合。即，於第1實施形態中，對第1半導體11側之1個接合電極33B，接合第3半導體13側之1個接合電極65，於第2實施形態中，對第1半導體11側之1個接合電極33C，接合第3半導體13側之1個接合電極65B。
相對於此，於第3實施形態中，對第1半導體11側之2個接合電極33D，接合第3半導體13側之1個接合電極65C。若將第2半導體12之接合電極55、與第3半導體13之接合電極65C之平面尺寸進行比較，則接合電極65C之平面尺寸以大於接合電極55之尺寸形成之點，與第1及第2實施形態共通。如此，可設為對以較大之平面尺寸形成之第3半導體13之1個接合電極65C，接合第1半導體11側之複數個接合電極33D之構成。
又，於第3實施形態之攝像裝置1，於第1半導體11之複數個接合電極33D中，設置有未與上層之金屬配線31E連接之接合電極33D'。與第1半導體11之接合電極33D'接合之第3半導體13側之接合電極65C'，亦未與下層之金屬配線62C連接。未與上層之金屬配線31E或下層之金屬配線62C連接之接合電極33D'與接合電極65C'，係於第1半導體11與第3半導體13之間不授受電源電壓、信號等之虛設之接合電極。藉由設置此種虛設之接合電極33D'及65C'，可減少配線層41及64之凹凸之影響。
於第1半導體11側，於虛設之接合電極33D'之上側，於與金屬配線31E同層之位置，以配線密度與金屬配線31E同程度之方式形成金屬配線31E'。於第3半導體13側，於虛設之接合電極65C'之下側，以配線密度與金屬配線62C同程度之方式形成金屬配線62C'。金屬配線31E'及62C'可為傳送特定電源電壓、信號等之配線，亦可為不傳送之虛設之配線。
圖10係顯示第3實施形態中之第1半導體11之接合電極33D與第3半導體13之接合電極65C之配置例之俯視圖。
於圖10之例中，對1個接合電極65C，接合包含2x2(水平方向2個及垂直方向2個)之4個接合電極33D。於第1半導體11之複數個接合電極33D中，亦有未與第3半導體13之接合電極65C接合之接合電極33D。於包含與1個接合電極65C接合之2x2之4個接合電極33D彼此之間，配置有未與接合電極65C接合之接合電極33D之列及行。
圖11係顯示第3實施形態中之第1半導體11之接合電極33D與第3半導體13之接合電極65C之其他配置例之俯視圖。
於圖11之A之例中，1個接合電極65C具有細長矩形之平面形狀，1個接合電極65C與於水平方向或垂直方向排列為一行之複數個接合電極33D接合。
於圖11之B之例中，對1個接合電極65C，接合包含5x5(水平方向5個及垂直方向5個)之25個接合電極33D。接合電極65C於接合電極33D未接合之區域具有複數個開口區域101。對1個接合電極65C接合多個接合電極33D，若接合電極65C單獨之平面尺寸變大，則容易於接合電極65C產生凹陷。即，接合電極65C之平面容易成為凹形狀。如此，藉由於接合電極33D未接合之區域設置複數個開口區域101，可減少接合電極65C之面積，可抑制凹陷之產生。於開口區域101埋入包含SiO2膜等之絕緣層63。
參照圖10及圖11說明之接合電極33D及接合電極65C之平面形狀、配置及接合個數僅為一例，當然亦可採用其他之組合。
如上所述，根據第3實施形態之攝像裝置1，第3半導體13之接合電極65C之平面尺寸以大於第2半導體12之接合電極55之尺寸形成，對1個接合電極65C接合複數個接合電極33D。又，接合電極65C之間距亦形成得大於第2半導體12之接合電極55。因藉由增大第3半導體13之接合電極65C之平面尺寸與間距，可將用於形成接合電極65C之光罩之精度或製程之難易度抑制得較低，故可減少製造成本。又，因對於接合之對準偏差之餘裕變大，故可提高成品率。再者，藉由使用廣泛使用之半導體晶片作為第3半導體13，可減少攝像裝置1整體之成本。
＜5.攝像裝置之第4實施形態＞ 圖12顯示適用了本技術之攝像裝置之第4實施形態之剖視圖。
於圖12中，就與上述第1至第3實施形態共通之部分標註同一符號，並適當省略該部分之說明，著眼於不同部分進行說明。
圖12所示之第4實施形態之攝像裝置1，將第1半導體11設為2塊半導體基板積層而成之積層構造之點，係與上述第1實施形態不同。
具體而言，第1半導體11除了與第1實施形態同樣之半導體基板21外，亦具有例如使用矽(Si)之半導體基板131，於半導體基板21之正面側形成之配線層41、與於半導體基板131之正面側形成之配線層132接合。於半導體基板131之背面側形成配線層133，配線層133、與第2半導體12之配線層54、第3半導體13之配線層64及絕緣層15接合。
形成於半導體基板131之正面側之配線層132包含複數層金屬配線141與絕緣層142。於配線層41與配線層132之接合面，藉由將配線層41之接合電極33F、與配線層132之接合電極143接合而電性連接。接合電極33F與接合電極143之接合區域以外，絕緣層32與絕緣層142藉由氧化膜接合而接合。
於半導體基板131之背面側形成之配線層133包含1層以上之金屬配線151與絕緣層152。於配線層133與第2半導體12之配線層54之接合面，藉由將配線層133之接合電極153A、與配線層54之接合電極55接合而電性連接。於配線層133與第3半導體13之配線層64之接合面，藉由將配線層133之接合電極153B、與配線層64之接合電極65接合而電性連接。配線層133之絕緣層152藉由氧化膜接合，而與第2半導體12之絕緣層53、第3半導體13之絕緣層63及絕緣層15接合。第2半導體12與第3半導體13經由配線層133內之特定金屬配線151電性連接。
於半導體基板131，形成複數個貫通半導體基板131之貫通通孔161，經由該等複數個貫通通孔161，第1半導體11與第2半導體12、或第1半導體11與第3半導體13電性連接。
第3半導體13之接合電極65之平面尺寸形成得大於第2半導體12之接合電極55之點、於1個金屬配線62C連接有複數個接合電極65之點等之構成，與上述第1實施形態同樣。
例如，於與第1實施形態相比追加之半導體基板131、配線層132及配線層133，例如可設置於第1實施形態中形成於第2半導體12之類比/AD轉換電路91、邏輯電路92、及IF電路93之一部分。
於如上所述構成之第4實施形態之攝像裝置1中，亦因藉由使第3半導體13之接合電極65之平面尺寸大於第2半導體12之接合電極55，而可將用於形成接合電極65之光罩之精度或製程之難易度抑制得較低，故可減少製造成本。又，因藉由將第3半導體13之接合電極65之平面尺寸形成得大於第1半導體11之接合電極153B之平面尺寸，而使對於接合之對準偏差之餘裕變大，故可提高成品率。再者，藉由使用廣泛使用之半導體晶片作為第3半導體13，可減少攝像裝置1整體之成本。
亦可理解為第4實施形態之攝像裝置1係於第1實施形態之第1半導體11與第2半導體12及第3半導體13之間追加了第4半導體之構成。
於圖12所示之第4實施形態之攝像裝置1中，關於第1半導體11、與第2半導體12及第3半導體13之接合面之接合構造，雖採用了第1實施形態之接合構造，但當然亦可採用圖7之第2實施形態、或圖9之第3實施形態之接合構造。
＜6.接合電極之變化例＞ 接著，就說明為第1實施形態之接合電極33(33A、33B)、接合電極55、及接合電極65之變化例進行說明。
若再次簡單就包含接合電極33、接合電極55及接合電極65之第1實施形態之攝像裝置1進行說明，則如參照圖1及圖2說明般，攝像裝置1包含第1半導體11、第2半導體12及第3半導體13，第2半導體12與第3半導體13接合於第1半導體11之同一面而構成。第1半導體11具有複數個接合電極33(第1接合電極)，第2半導體12具有複數個接合電極55(第2接合電極)，第3半導體13具有複數個接合電極65(第3接合電極)。於第1半導體11之複數個接合電極33中，與第2半導體12之接合電極55接合之接合電極33為接合電極33A，與第3半導體12之接合電極65接合之接合電極33為接合電極33B。第3半導體12之接合電極65以較第1半導體11之接合電極33及第2半導體12之接合電極55大之平面尺寸形成，第2半導體12之接合電極55與第1半導體11之接合電極33(33A)以同一平面尺寸形成。
於第1實施形態之攝像裝置1中，若對將第1半導體11與第2半導體12接合之接合電極33A、55、及將第1半導體11與第3半導體13接合之接合電極33B、65，比較接合電極之平面尺寸與配置間距，則第2半導體12之接合電極55之平面尺寸形成得小於第3半導體13之接合電極55。藉由接合電極之小尺寸化及窄間距化，接合電極33A、55之體積變小。
於參照圖13至圖21說明之各變化例中，針對例如即使於接合電極如上述般小尺寸化或窄間距化之情形等時，亦可提高接合電極之接合性及導通性之接合電極構造進行說明。將參照圖1及圖2說明之第1實施形態之接合電極之構造稱為第1實施形態之接合電極之基本構造。
另，於說明變化例之圖13至圖19之各剖視圖中，著眼於攝像裝置1之整體構造中、將第1半導體11與第2半導體12接合之1處接合電極33A、55、及將第1半導體11與第3半導體13接合之1處接合電極33B、65而放大顯示，其他構成採用適當省略之剖視圖進行說明。
＜第1變化例＞ 圖13係顯示第1實施形態中之接合電極之第1變化例之剖視圖。
於圖13所示之第1變化例之不同點，在於第1實施形態之接合電極之基本構造中之第2半導體12之接合電極55變更為接合電極55'，其他點皆共通。
於第1變化例中，第1半導體11之接合電極33A及33B之基板深度方向之厚度為DS1(＞0)，第2半導體12之接合電極55'之基板深度方向之厚度為大於DS1之DS2(＞DS1)，第3半導體12之接合電極65之基板深度方向之厚度為DS1。
於圖1及圖2所示之第1實施形態之接合電極之基本構造中，第1半導體11之接合電極33A及33B、第2半導體12之接合電極55、第3半導體12之接合電極65之各接合電極之基板深度方向之厚度以同一厚度形成。換言之，第2半導體12之接合電極55之基板深度方向之厚度，設為與第1半導體11之接合電極33A及33B、及第3半導體12之接合電極65之厚度同一之DS1。
根據第1變化例之接合電極構造，第1半導體11之接合電極33A之厚度設為DS1，第2半導體12之接合電極55'之厚度設為大於DS1之DS2。即，接合電極之基板深度方向之厚度構成為於第1半導體11之接合電極33A與第2半導體12之接合電極55'不同。藉由將小尺寸化及窄間距化之第2半導體12之接合電極55'之厚度DS2形成得大於第3半導體12之接合電極65之厚度DS1，可使接合電極55'之體積增大。藉此，可使接合時之接合電極55'之熱膨脹量增大，可提高接合電極33A與接合電極55'之接合性及導通性。
＜第2變化例＞ 圖14係顯示第1實施形態中之接合電極之第2變化例之剖視圖。
圖14所示之第2變化例之不同點，在於第1實施形態之接合電極之基本構造中之第1半導體11之接合電極33A、33B與第2半導體12之接合電極55，變更為接合電極33A'、33B'與接合電極55'，其他點皆共通。
於第2變化例中，第1半導體11之接合電極33A'、33B'與第2半導體12之接合電極55'各者之基板深度方向之厚度為DS2(＞0)，第3半導體12之接合電極65之基板深度方向之厚度為小於DS2之DS1(＜DS2)。
根據第2變化例之接合電極構造，第1半導體11之接合電極33A'、33B'與第2半導體12之接合電極55'各者之基板深度方向之厚度為DS2，且第3半導體13之接合電極65之厚度為小於DS2之DS1。即，接合電極之基板深度方向之厚度構成為，第1半導體11之接合電極33A'與第2半導體12之接合電極55'相同，且第1半導體11之接合電極33B'與第3半導體13之接合電極65'不同。藉由將小尺寸化及窄間距化之第1半導體11之接合電極33A'、33B'與第2半導體12之接合電極55'各者之基板深度方向之厚度DS2形成得大於第3半導體12之接合電極65之厚度DS1，而可使接合電極33A'、33B'、55'之體積增大。藉此，可使接合時之接合電極33A'、33B'、55'之熱膨脹量增大，可提高接合電極33A'與接合電極55'之接合性及導通性、及接合電極33B'與接合電極65之接合性及導通性。
圖13所示之第1變化例係僅微細化而接合之第1半導體11之接合電極33A與第2半導體12之接合電極55'中之一者即第2半導體12之接合電極55'，使接合電極之體積增大之構成。相對於此，圖14所示之第2變化例係第1半導體11之接合電極33A'與第2半導體12之接合電極55'兩者均使接合電極之體積增大之構成。
＜第3變化例＞ 圖15係顯示第1實施形態中之接合電極之第3變化例之剖視圖。
圖15所示之第3變化例之不同點，在於第1實施形態之接合電極之基本構造中之第1半導體11之接合電極33B與第3半導體13之接合電極65之接合部(接合面)之周圍具有空隙201，其他點皆共通。接合電極33B與接合電極65之接合面，形成於較第1半導體11與第2半導體12之接合面更靠第3半導體13側。
具有空隙201之第3變化例之構造藉由圖16所示之製造方法形成。即，如圖16之上段所示，於將第1半導體11、第2半導體12及第3半導體13接合之前之狀態下，對平面尺寸較小之接合電極33A、33B、55，為了彌補接合時之熱膨脹量之不足，而以較絕緣層32、53突出數nm左右之方式加工為凸形狀。另一方面，對平面尺寸大於接合電極33B之接合電極65，以較絕緣層63之上表面低數nm左右之方式加工為凹形狀。且，如圖16之下段所示，若進行接合電極之CuCu接合與絕緣層之氧化膜接合、及退火處理，則成為於第1半導體11之接合電極33B與第3半導體13之接合電極65之接合面之周圍殘存空隙201之構造。另，於圖5說明之製造方法中，雖於將第1半導體11、第2半導體12及第3半導體13接合後將支持基板14與絕緣層15貼合，但於圖16之製造方法中，於支持基板14與絕緣層15、與第2半導體12及第3半導體13接合後，與第1半導體11貼合。
根據第3變化例之接合電極之構造，可防止因小尺寸化及窄間距化而配置之第1半導體11之接合電極33A與第2半導體12之接合電極55之接合時之熱膨脹量不足引起之接合不足，可提高接合電極33A與接合電極55之接合性及導通性。第1半導體11之接合電極33B與第3半導體13之接合電極65之接合亦可無問題地進行。
＜第4變化例＞ 圖17係顯示第1實施形態中之接合電極之第4變化例之剖視圖。
於圖17所示之第4變化例之不同點，在於第1實施形態之接合電極之基本構造中之第2半導體12之接合電極55變更為接合電極55''，其他點皆共通。接合電極55''構成為，例如Cu即金屬材料所包含之雜質之濃度(雜質濃度)高於第1半導體11之接合電極33A及33B、第3半導體12之接合電極65之濃度。作為接合電極55''所包含之雜質，例如可舉出C(碳)、N(氮)、Cl(氯)、S(硫)等。接合電極55''所包含之雜質未必為一種，亦可為兩種以上。
雖於第1實施形態之基本構造之接合電極33A、33B、55及65亦包含雜質，但並不構成為雜質濃度於接合電極33A及33B、55、65相同(包含即使不完全相同、亦視為大致相同之偏差)，刻意提高接合電極33A、33B、55、及65之任一者之雜質濃度。
根據第4變化例之接合電極構造，藉由使第2半導體12之接合電極55''所包含之雜質濃度，高於第1半導體11之接合電極33A、33B、及第3半導體12之接合電極65，可使接合時之接合電極55''之熱膨脹量增大。藉此，可提高接合電極33A與接合電極55''之接合性及導通性。
＜第5變化例＞ 圖18係顯示第1實施形態中之接合電極之第5變化例之剖視圖。
圖18所示之第5變化例之不同點，在於第1實施形態之接合電極之基本構造中之第1半導體11之接合電極33A、33B與第2半導體12之接合電極55，變更為接合電極33A''、33B''、55''，其他點皆共通。若與圖17所示之第4變化例相比，則第5變化例之第1半導體11之接合電極33A、33B變更為接合電極33A''、33B''。
第1半導體11之接合電極33A''、33B''與第2半導體12之接合電極55''同樣，構成為金屬材料所包含之雜質濃度高於第3半導體12之接合電極65之濃度。第1半導體11之接合電極33A''、33B''、與第2半導體12之接合電極55''之雜質濃度可相同亦可不同，只要高於接合電極65之雜質濃度即可。接合電極33A''、33B''所包含之雜質之材料與接合電極55''同樣。
根據第5變化例之接合電極構造，針對接合電極33A''、33B''、55''，藉由使接合電極所包含之雜質濃度高於第3半導體12之接合電極65，可使接合時之接合電極33A''、33B''、55''之熱膨脹量增大。藉此，可提高接合電極33A''與接合電極55''之接合性及導通性、及接合電極33B''與接合電極65之接合性及導通性。
雖省略圖示，但亦可構成為，將第2半導體12之接合電極55''置換為具有與第3半導體12之接合電極65同樣之雜質濃度之基本構造之接合電極55，且僅使第1半導體11之接合電極33(33A''、33B'')之雜質濃度高於第3半導體12之接合電極65之雜質濃度。
根據第4變化例及第5變化例，亦可構成為只要以平面尺寸較小且窄間距形成之第1半導體11之接合電極33A''及33B''、與第2半導體12之接合電極55''之至少一者之雜質濃度高於第3半導體12之接合電極65之雜質濃度即可。
＜第6變化例＞ 圖19係顯示第1實施形態中之接合電極之第6變化例之剖視圖。
圖19所示之第6變化例之不同點，在於第1實施形態之接合電極之基本構造中之第1半導體11之接合電極33A、33B與第2半導體12之接合電極55，變更為接合電極33A'、33B'與接合電極55''，其他點皆共通。
於第6變化例中，第1半導體11之接合電極33A'、33B'之基板深度方向之厚度為DS2，第2半導體12之接合電極55''之基板深度方向之厚度為DS3，第3半導體12之接合電極65之基板深度方向之厚度為DS1。此處，厚度DS1、DS2、DS3之大小關係為DS3＜DS1＜DS2。
即，於第6變化例中，針對小尺寸化及窄間距化而配置之第1半導體11之接合電極33A'、33B'，與第2變化例同樣，藉由使接合電極之基板深度方向之厚度大於第3半導體12之接合電極65(設為大於DS1之DS2)，可提高接合電極33A'、33B'之接合性及導通性。另一方面，針對小尺寸化及窄間距化而配置之第2半導體12之接合電極55''，與第4變化例同樣，藉由構成為使接合電極之金屬材料所包含之雜質濃度高於第3半導體12之接合電極65之雜質濃度並使熱膨脹量增大，而可提高接合電極55''之接合性及導通性。其結果，可提高接合電極33A'與接合電極55''之接合性及導通性，亦可提高接合電極33B'與接合電極65之接合性及導通性。
第6變化例亦具有第1變化例之特徵，即接合電極之基板深度方向之厚度於第1半導體11之接合電極33A'與第2半導體12之接合電極55''不同。但，相對於圖13所示之第1變化例之構造中第2半導體12之接合電極55'之厚度形成得大於第1半導體11之接合電極33A，於第6變化例中，第2半導體12之接合電極55''之厚度形成得小於第1半導體11之接合電極33A'。以接合性及導通性之提高為目的，於增大接合電極之厚度而使體積增大之情形時，擔憂配線容量之增加。於欲抑制配線容量之增加之情形時，如圖19之第2半導體12之接合電極55''般，可採取提高雜質濃度、減小接合電極55''之厚度之構成。
圖19所示之第6變化例之接合電極構造，相當於組合圖13所示之第1變化例、圖14所示之第2變化例、及圖17所示之第4變化例之特徵之構造。
＜第7變化例＞ 圖20係顯示第1實施形態中之接合電極之第7變化例之剖視圖。
圖20及圖21所示之第7變化例係針對接合電極之平面形狀之變化例。
於上述第1實施形態中，如參照圖2說明般，第1半導體11之接合電極33(33A、33B)、第2半導體12之接合電極55、及第3半導體13之接合電極65之平面形狀設為四邊形狀。
相對於此，於圖20所示之第7變化例中，第1半導體11之接合電極33(33A、33B)、與第2半導體12之接合電極55之平面形狀形成為八邊形狀。
另，第1半導體11之接合電極33A、與第2半導體12之接合電極55如圖1之剖視圖等所示，雖於俯視下重疊之同一位置形成，但於圖20之俯視圖中，為了可識別兩者而錯開顯示。又，於圖1之剖視圖中，第1半導體11之接合電極33A、33B、第2半導體12之接合電極55、及第3半導體13之接合電極65以同一圖案(陰影線)顯示，但於圖20之俯視圖中，為了容易區別，以與剖視圖不同之圖案顯示接合電極55與接合電極65之圖案。
如此，可將第1半導體11之接合電極33A、33B、與第2半導體12之接合電極55之平面形狀設為大於四邊形之多邊形之多邊形狀。又或，如圖21所示，亦可將第1半導體11之接合電極33A、33B、與第2半導體12之接合電極55之平面形狀設為圓形狀。藉由將第1半導體11之接合電極33(33A、33B)及第2半導體12之接合電極55之至少一者之平面形狀設為大於四邊形之多邊形之多邊形狀、或圓形狀，可減小接合電極之配置間距，可緊密配置。藉此，可提高CMP(Chemical Mechanical Polishing：化學機械研磨)加工時之平坦性。又，藉由將平面形狀設為多邊形狀或圓形狀，假定於上下之接合電極產生位置偏移之情形時，可確保上下之接合電極重疊之區域大於四邊形狀。藉此，可減少接合偏移之影響。
圖20及圖21係將第1半導體11之接合電極33(33A、33B)及第2半導體12之接合電極55兩者之平面形狀設為多邊形狀或圓形狀之例，但亦可將第1半導體11之接合電極33及第2半導體12之接合電極55之至少一者之平面形狀設為多邊形狀或圓形狀。又，雖顯示八邊形之例作為多邊形狀之例，但只要為大於四邊形之多邊形即可，例如亦可為六邊形狀。
雖上述接合電極之第1變化例至第7變化例說明為第1實施形態中之接合電極之變化例，但亦可採用為第2實施形態至第4實施形態之接合電極之變化例。
＜7.攝像裝置之使用例＞ 圖22係顯示使用上述攝像裝置1之影像感測器之使用例之圖。
上述攝像裝置1作為影像感測器，例如可於如以下般感測可視光、紅外光、紫外光、X射線等光之各種實例中使用。
Ÿ數位相機、或附相機功能之攜帶機器等、拍攝供欣賞用之圖像之裝置 Ÿ為了自動停止等安全駕駛、或識別駕駛者之狀態等，而拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等、供交通用之裝置 Ÿ為了拍攝使用者之姿勢而進行依照該姿勢之機器操作，而供用於TV、冰箱、空調等家電之裝置 Ÿ內視鏡、或利用紅外光之受光進行血管攝影之裝置等、供醫療或保健用之裝置 Ÿ防盜用途之監視相機、或人物認證用途之相機等、供安全用之裝置 Ÿ拍攝皮膚之皮膚檢測器、或拍攝頭皮之顯微鏡等、供美容用之裝置 Ÿ適於運動用途等之運動相機或穿戴式相機等、供運動用之裝置 Ÿ用於監視農田或作物之狀態之照相機等、供農業用之裝置
＜8.對電子機器之應用例＞ 本技術並非限定於對攝像裝置之適用者。即，本技術可適用於數位靜態相機或攝影機等之攝像裝置、具有攝像功能之攜帶式終端裝置、或於圖像讀取部使用攝像裝置之影印機等、於圖像取入部(光電轉換元件)使用攝像裝置之全部電子機器。攝像裝置既可為形成為單晶片之形態，亦可為將攝像部與信號處理部或光學系統統一封裝之具有攝像功能之模組形態。
圖23係顯示適用了本技術之電子機器之構成例之方塊圖。
圖23之電子機器300包含：包含透鏡群等之光學部301、採用圖1之攝像裝置1之構成之固體攝像裝置(攝像器件)302、及相機信號處理電路即DSP(Digital Signal Processor：數位信號處理器)電路303。又，電子機器300亦包含訊框記憶體304、顯示部305、記錄部306、操作部307、及電源部308。DSP電路303、訊框記憶體304、顯示部305、記錄部306、操作部307及電源部308經由匯流排線309而相互連接。
光學部301取入來自被攝體之入射光(像光)而於固體攝像裝置302之攝像面上成像。固體攝像裝置302將藉由光學部301成像於攝像面上之入射光之光量以像素單位轉換為電性信號且作為像素信號輸出。作為該固體攝像裝置302、即圖1之攝像裝置1，可使用將作為主基板之第1半導體11、與平面尺寸較其小之半導體晶片即第2半導體12及第3半導體13直接接合而構成，且以較第2半導體12之接合電極55大之尺寸形成第3半導體13之接合電極65之平面尺寸之攝像裝置。
顯示部305例如由LCD(Liquid Crystal Display：液晶顯示器)或有機EL(Electro Luminescence：電致發光)顯示器等之薄型顯示器構成，顯示由固體攝像裝置302拍攝之動態圖像或靜態圖像。記錄部306將由固體攝像裝置302拍攝之動態圖像或靜態圖像記錄於硬碟或半導體記憶體等之記錄媒體。
操作部307於使用者之操作之下，對電子機器300具有之各種功能發出操作指令。電源部308將成為DSP電路303、訊框記憶體304、顯示部305、記錄部306及操作部307之動作電源之各種電源，適當供給至該等供給對象。
如上所述，藉由使用適用了上述各實施形態之任一者之攝像裝置1作為固體攝像裝置302，可減少製造成本，提高成品率。因此，於攝影機或數位靜態相機、進而可攜式電話機等之行動機器專用之相機模組等之電子機器300中，亦可減少製造成本，提高成品率。
＜9.對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、私人移動工具、飛機、無人機、船舶、機器人等任一種類之移動體的裝置而實現。
圖24係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略性構成例之方塊圖。
車輛控制系統12000包含經由通信網路12001連接之複數個電子控制單元。於圖24所示之例中，車輛控制系統12000包含驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010依照各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等之控制裝置而發揮功能。
車體系統控制單元12020依照各種程式控制車體所裝備之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈之控制裝置而發揮功能。於該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載了車輛控制系統12000之車輛之外部資訊。例如，於車外資訊檢測單元12030，連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等物體檢測處理或距離檢測處理。
攝像部12031係接收光並輸出對應於該光之受光量之電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可視光，亦可為紅外線等非可視光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，例如連接檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判別駕駛者是否打盹。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避免車輛碰撞或緩和衝擊、基於車輛間距離之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051可藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030檢測出之前方車或對向車之位置控制頭燈，進行以將遠光切換成近光等謀求防眩為目的之協調控制。
聲音圖像輸出部12052將聲音及圖像中之至少一者之輸出信號發送至可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置。於圖24之例中，作為輸出裝置，例示有音頻揚聲器12061、顯示部12062及儀表板12063。顯示部12062例如亦可包含車載顯示器及抬頭顯示器之至少一者。
圖25係顯示攝像部12031之設置位置之例之圖。
於圖25中，車輛12100具有作為攝像部12031之攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前鼻、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前鼻所包含之攝像部12101及車廂內之擋風玻璃之上部所包含之攝像部12105主要取得車輛12100前方之圖像。側視鏡所包含之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所包含之攝像部12104主要取得車輛12100後方之圖像。以攝像部12101及12105取得之前方之圖像主要用於檢測前方車輛、或行人、障礙物、號誌燈、交通標識或車道線等。
另，於圖25顯示有攝像部12101至12104之攝像範圍之一例。攝像範圍12111顯示設置於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別顯示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，可獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為包含複數個攝像元件之立體相機，亦可為具有相位差檢測用像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內之至各立體物之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其位於車輛12100之行進路上之最近之立體物且於與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物，作為前方車。進而，微電腦12051可設定應與前方車之近前預先確保之車間距離，進行自動剎車控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起動控制)等。可如此般進行以不拘於駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051基於自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物並擷取，用於障礙物之自動避開。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷顯示與各障礙物碰撞之危險度之碰撞危險性，於碰撞危險性為設定值以上且有可能碰撞之狀況時，經由音頻揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此可進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判斷攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、與對顯示物體之輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序進行。若微電腦12051判斷攝像部12101至12104之攝像圖像中存在行人且辨識為行人，則聲音圖像輸出部12052以對該經辨識出之行人重疊顯示用於強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，對可適用本揭示之技術之車輛控制系統之一例進行了說明。本揭示之技術於以上說明之構成中，例如可適用於攝像部12031等。具體而言，可適用上述各實施形態之攝像裝置1作為攝像部12031。藉由將本揭示之技術適用於攝像部12031，可減少製造成本、並小型化，且可獲得更易觀察之攝影圖像、取得距離資訊。又，可使用取得之攝影圖像或距離資訊，減輕駕駛者之疲勞或提高駕駛者或車輛之安全度。
又，本技術未限定於對檢測可視光之入射光量之分佈且作為圖像拍攝之固體攝像裝置之適用，可對將紅外線或X射線、或粒子等之入射量之分佈作為圖像拍攝之固體攝像裝置、或廣義而言檢測壓力或靜電電容等其他物理量之分佈並作為圖像拍攝之指紋檢測感測器等之全部固體攝像裝置(物理量分佈檢測裝置)適用。
又，本技術並不限於固體攝像裝置，亦可對其他具有半導體積體電路之全部半導體裝置適用。
本揭示之實施形態並非限定於上述之實施形態者，於不脫離本技術之要旨之範圍內，可進行各種變更。
例如，可採用組合上述複數個實施形態之全部或一部分之形態。
另，本說明書所記載之效果僅為例示而非限定性者，亦可具有本說明書所記載內容以外之效果。
另，本技術可取得以下之構成。 (1) 一種半導體裝置，其包含： 第1半導體，其形成有複數個第1接合電極； 第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及 第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且 上述第2半導體與上述第3半導體接合於上述第1半導體之同一面； 上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。 (2) 如上述(1)所記載之半導體裝置，其中 複數個上述第3接合電極經由特定金屬配線連接而短路。 (3) 如上述(1)或(2)所記載之半導體裝置，其中 上述第1半導體包含光電轉換元件。 (4) 如上述(1)至(3)中任一項所記載之半導體裝置，其中 上述第1半導體係由2塊半導體基板積層而成之積層構造所構成。 (5) 如上述(1)至(4)中任一項所記載之半導體裝置，其中 上述第2半導體包含含有信號處理電路或AI處理電路之邏輯電路。 (6) 如上述(1)至(5)中任一項所記載之半導體裝置，其中 上述第3半導體包含記憶體電路。 (7) 如上述(1)至(6)中任一項所記載之半導體裝置，其中 1個上述第3接合電極與複數個上述第1接合電極接合。 (8) 如上述(1)至(7)中任一項所記載之半導體裝置，其中 上述第1接合電極與接合對象之接合電極為同一平面尺寸。 (9) 如上述(1)至(8)中任一項所記載之半導體裝置，其中 與上述第2接合電極接合之上述第1接合電極、及與上述第3接合電極接合之上述第1接合電極為同一平面尺寸。 (10) 如上述(1)至(9)中任一項所記載之半導體裝置，其中 與上述第3接合電極接合之複數個上述第1接合電極經由特定金屬配線連接而短路。 (11) 如上述(1)至(10)中任一項所記載之半導體裝置，其中 複數個上述第1接合電極及複數個上述第3接合電極包含虛設接合電極。 (12) 如上述(1)至(11)中任一項所記載之半導體裝置，其中 接合電極之基板深度方向之厚度於上述第1接合電極與上述第2接合電極不同。 (13) 如上述(1)至(12)中任一項所記載之半導體裝置，其中 接合電極之基板深度方向之厚度於上述第1接合電極與上述第3接合電極不同。 (14) 如上述(1)至(13)中任一項所記載之半導體裝置，其中 上述第3接合電極具有大於上述第1接合電極之平面尺寸，且於上述第1接合電極與上述第3接合電極之接合部之周圍具有空隙。 (15) 如上述(1)至(14)中任一項所記載之半導體裝置，其中 上述第1接合電極及上述第2接合電極之至少一者之金屬材料所包含之雜質濃度，高於上述第3接合電極之雜質濃度。 (16) 如上述(1)至(15)中任一項所記載之半導體裝置，其中 上述第1接合電極及上述第2接合電極之至少一者之平面形狀為四邊形狀。 (17) 如上述(1)至(15)中任一項所記載之半導體裝置，其中 上述第1接合電極及上述第2接合電極之至少一者之平面形狀為大於四邊形狀之多邊形之多邊形狀、或圓形狀。 (18) 一種攝像裝置，其包含： 第1半導體，其形成有複數個第1接合電極； 第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及 第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且 上述第2半導體與上述第3半導體接合於上述第1半導體之同一面； 上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。
1:攝像裝置 11:第1半導體 12:第2半導體 13:第2半導體 14:支持基板 15,15A,15B:絕緣層 21:半導體基板 22:光電二極體 23:彩色濾光片 24:晶載透鏡 25:平坦化膜 26:絕緣層 31,31E,31E':金屬配線 32:絕緣層 33A～33D,33F,33A',33B',33A",33B",33D':接合電極 34:焊墊 35:貫通孔 41:配線層 51:半導體基板 52,52D:金屬配線 53:絕緣層 54:配線層 55,55',55":接合電極 61:半導體基板 62,62C,62C':金屬配線 63:絕緣層 64:配線層 65,65B,65C,65C':接合電極 81:像素陣列部 82A,82B:焊墊部 91:類比/AD轉換電路 92:邏輯電路 93:IF電路 94:記憶體電路 101:開口區域 131:半導體基板 132:配線層 133:配線層 141:金屬配線 142:絕緣層 143:接合電極 151:金屬配線 152:絕緣層 153A,153B,153F:金屬配線 161:貫通通孔 201:空隙 300:電子機器 301:光學部 302:固體攝像裝置(攝像器件) 303:DSP電路 304:訊框記憶體 305:顯示部 306:記錄部 307:操作部 308:電源部 309:匯流排線 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音頻揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 DS1,DS2,DS3:厚度
圖1係適用了本技術之攝像裝置之第1實施形態之剖視圖。 圖2係顯示第1實施形態之攝像裝置之接合電極之配置例之俯視圖。 圖3係顯示圖1之攝像裝置之概略構成之方塊圖。 圖4係說明圖1之攝像裝置之製造方法之圖。 圖5係說明圖1之攝像裝置之製造方法之圖。 圖6係說明圖1之攝像裝置之製造方法之圖。 圖7係適用了本技術之攝像裝置之第2實施形態之剖視圖。 圖8係顯示第2實施形態之攝像裝置之接合電極之配置例之俯視圖。 圖9係適用了本技術之攝像裝置之第3實施形態之剖視圖。 圖10係顯示第3實施形態之攝像裝置之接合電極之配置例之俯視圖。 圖11係顯示第3實施形態之攝像裝置之接合電極之其他配置例之俯視圖。 圖12係適用了本技術之攝像裝置之第4實施形態之剖視圖。 圖13係顯示接合電極之第1變化例之剖視圖。 圖14係顯示接合電極之第2變化例之剖視圖。 圖15係顯示接合電極之第3變化例之剖視圖。 圖16係說明第3變化例之接合電極之製造方法之圖。 圖17係顯示接合電極之第4變化例之剖視圖。 圖18係顯示接合電極之第5變化例之剖視圖。 圖19係顯示接合電極之第6變化例之剖視圖。 圖20係顯示接合電極之第7變化例之俯視圖。 圖21係顯示接合電極之第7變化例之俯視圖。 圖22係說明影像感測器之使用例之圖。 圖23係適用了本技術之電子機器之構成例之方塊圖。 圖24係顯示車輛控制系統之概略構成之一例之方塊圖。 圖25係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
1:攝像裝置
11:第1半導體
12:第2半導體
13:第2半導體
14:支持基板
15:絕緣層
21:半導體基板
22:光電二極體
23:彩色濾光片
24:晶載透鏡
25:平坦化膜
31,31E:金屬配線
32:絕緣層
33A,33B:接合電極
34:焊墊
35:貫通孔
41:配線層
51:半導體基板
52,52D:金屬配線
53:絕緣層
54:配線層
55:接合電極
61:半導體基板
62,62C:金屬配線
63:絕緣層
64:配線層
65:接合電極

Claims (18)

  1. 一種半導體裝置，其包含： 第1半導體，其形成有複數個第1接合電極； 第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及 第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且 上述第2半導體與上述第3半導體接合於上述第1半導體之同一面； 上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。
  2. 如請求項1之半導體裝置，其中 複數個上述第3接合電極係經由特定金屬配線連接而短路。
  3. 如請求項1之半導體裝置，其中 上述第1半導體包含光電轉換元件。
  4. 如請求項1之半導體裝置，其中 上述第1半導體係由2塊半導體基板積層而成之積層構造所構成。
  5. 如請求項1之半導體裝置，其中 上述第2半導體包含含有信號處理電路或AI處理電路之邏輯電路。
  6. 如請求項1之半導體裝置，其中 上述第3半導體包含記憶體電路。
  7. 如請求項1之半導體裝置，其中 1個上述第3接合電極係與複數個上述第1接合電極接合。
  8. 如請求項1之半導體裝置，其中 上述第1接合電極係與接合對象之接合電極為同一平面尺寸。
  9. 如請求項1之半導體裝置，其中 與上述第2接合電極接合之上述第1接合電極、及與上述第3接合電極接合之上述第1接合電極為同一平面尺寸。
  10. 如請求項1之半導體裝置，其中 與上述第3接合電極接合之複數個上述第1接合電極，係經由特定金屬配線連接而短路。
  11. 如請求項1之半導體裝置，其中 複數個上述第1接合電極及複數個上述第3接合電極，包含虛設之接合電極。
  12. 如請求項1之半導體裝置，其中 接合電極之基板深度方向之厚度，於上述第1接合電極與上述第2接合電極不同。
  13. 如請求項1之半導體裝置，其中 接合電極之基板深度方向之厚度，於上述第1接合電極與上述第3接合電極不同。
  14. 如請求項1之半導體裝置，其中 上述第3接合電極具有大於上述第1接合電極之平面尺寸，且於上述第1接合電極與上述第3接合電極之接合部之周圍具有空隙。
  15. 如請求項1之半導體裝置，其中 上述第1接合電極及上述第2接合電極之至少一者之雜質濃度，高於上述第3接合電極之雜質濃度。
  16. 如請求項1之半導體裝置，其中 上述第1接合電極及上述第2接合電極之至少一者之平面形狀，為四邊形狀。
  17. 如請求項1之半導體裝置，其中 上述第1接合電極及上述第2接合電極之至少一者之平面形狀，為大於四邊形狀之多邊形之多邊形狀、或圓形狀。
  18. 一種攝像裝置，其包含 第1半導體，其形成有複數個第1接合電極； 第2半導體，其形成有與上述第1接合電極接合之第2接合電極，且平面尺寸小於上述第1半導體；及 第3半導體，其形成有與上述第1接合電極接合之第3接合電極，且平面尺寸小於上述第1半導體；且 上述第2半導體與上述第3半導體，接合於上述第1半導體之同一面； 上述第3接合電極包含以大於上述第2接合電極之平面尺寸形成之電極。
TW112121904A 2022-06-10 2023-06-12 半導體裝置及攝像裝置 TW202406161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022094132 2022-06-10
JP2022-094132 2022-06-10

Publications (1)

Publication Number Publication Date
TW202406161A true TW202406161A (zh) 2024-02-01

Family

ID=89118397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112121904A TW202406161A (zh) 2022-06-10 2023-06-12 半導體裝置及攝像裝置

Country Status (2)

Country Link
TW (1) TW202406161A (zh)
WO (1) WO2023238924A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970747B2 (ja) * 2011-05-24 2016-08-17 ソニー株式会社 半導体装置
KR102287754B1 (ko) * 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지
JP6766808B2 (ja) * 2015-05-18 2020-10-14 ソニー株式会社 半導体装置および撮像装置
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
TW202101744A (zh) * 2018-12-20 2021-01-01 日商索尼半導體解決方案公司 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器

Also Published As

Publication number Publication date
WO2023238924A1 (ja) 2023-12-14

Similar Documents

Publication Publication Date Title
US11688747B2 (en) Solid-state imaging device and electronic apparatus
US20220077218A1 (en) Solid-state imaging device
US20230238404A1 (en) Solid-state imaging device and electronic apparatus
WO2019093150A1 (ja) 撮像素子、電子機器
JPWO2020085116A1 (ja) 固体撮像素子、固体撮像素子パッケージ、及び、電子機器
WO2020153123A1 (ja) 撮像装置及び電子機器
US11670625B2 (en) Imaging unit having a stacked structure and electronic apparatus including the imaging unit
US20220392936A1 (en) Solid-state imaging device and method of producing the same
US20230013149A1 (en) Solid-state image pickup device and electronic apparatus
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
TW202406161A (zh) 半導體裝置及攝像裝置
JP7123813B2 (ja) 半導体装置、固体撮像素子、並びに電子機器
WO2024038757A1 (ja) 半導体装置および電子機器
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2023210324A1 (ja) 固体撮像装置および電子機器
TW202127643A (zh) 成像裝置
WO2023189227A1 (ja) 半導体装置、その製造方法、及び電子機器
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2023058720A1 (ja) 撮像装置
TWI760217B (zh) 固態攝像裝置、固態攝像裝置之控制方法及移動體
TW202347668A (zh) 半導體裝置、其製造方法及電子機器
US11769784B2 (en) Imaging device, electronic apparatus, and method of manufacturing imaging device
WO2022181161A1 (ja) 固体撮像装置及びその製造方法
WO2023053531A1 (ja) 固体撮像装置および電子機器
WO2023058327A1 (ja) 半導体装置