WO2023210324A1 - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
WO2023210324A1
WO2023210324A1 PCT/JP2023/014547 JP2023014547W WO2023210324A1 WO 2023210324 A1 WO2023210324 A1 WO 2023210324A1 JP 2023014547 W JP2023014547 W JP 2023014547W WO 2023210324 A1 WO2023210324 A1 WO 2023210324A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
pad
solid
state imaging
imaging device
Prior art date
Application number
PCT/JP2023/014547
Other languages
English (en)
French (fr)
Inventor
誉 中村
昭実 東
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023210324A1 publication Critical patent/WO2023210324A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present disclosure relates to a solid-state imaging device and an electronic device, and particularly relates to a solid-state imaging device and an electronic device that can realize high-speed communication interfaces.
  • Back-illuminated solid-state imaging devices with a stacked structure in which a pixel substrate on which pixels are formed and a control board on which a control circuit for controlling the pixels and the like are stacked are becoming popular.
  • a back-illuminated solid-state imaging device having a stacked structure there is a structure in which a pad serving as an output section for outputting pixel signals and the like is formed on the control board side, and an opening is formed on the pad section on the pixel board side.
  • a pad position is deep when viewed from the pixel substrate side, precision in wire bonding formed on the pad is required, which causes deterioration in assembly quality.
  • Patent Document 1 proposes a structure in which pads are formed in the uppermost wiring layer of the pixel substrate. Furthermore, Patent Document 2 discloses that when a pad is formed on the uppermost wiring layer of a pixel substrate, the pad of the pixel substrate is connected to the wiring on the control board side, and the pad is connected to the wiring layer on the control board side to form color filters, microlenses, etc., and during heat treatment. Techniques have been proposed to improve quality such as device characteristic fluctuations.
  • the present disclosure has been made in view of this situation, and is intended to make it possible to realize faster communication interfaces.
  • a solid-state imaging device is configured by laminating a pixel substrate on which pixels are formed and a control board, the pixel substrate having a pad that serves as a contact point with an external device, and the pixel substrate having a pad that serves as a contact point with an external device,
  • the control board includes a signal pad wiring connected to the pad, a shield wiring arranged around the signal pad wiring, and a high resistance element connected to the shield wiring.
  • An electronic device is configured by stacking a pixel substrate on which pixels are formed and a control board, and the pixel board has a pad that serves as a contact point with an external device, and the
  • the substrate includes a solid-state imaging device having a signal pad wiring connected to the pad, a shield wiring arranged around the signal pad wiring, and a high resistance element connected to the shield wiring.
  • a pixel substrate on which pixels are formed and a control substrate are stacked and the pixel substrate is provided with a pad that serves as a contact point with an external device
  • the control board is provided with a signal pad wiring connected to the pad, a shield wiring arranged around the signal pad wiring, and a high resistance element connected to the shield wiring.
  • the solid-state imaging device and the electronic device may be independent devices or may be modules incorporated into other devices.
  • FIG. 1 is a diagram showing a schematic configuration of a solid-state imaging device to which the technology of the present disclosure is applied.
  • FIG. 3 is a schematic plan view of a pixel board and a control board.
  • FIG. 2 is a cross-sectional view schematically showing a stacked structure of a pixel substrate and a control substrate.
  • FIG. 3 is a cross-sectional view of signal pad wiring of the control board. It is a perspective view regarding the signal pad wiring of a control board.
  • FIG. 3 is a diagram illustrating an effect regarding signal pad wiring of a control board.
  • FIG. 3 is a diagram illustrating an effect regarding signal pad wiring of a control board.
  • FIG. 3 is a plan view showing an example of a wiring pattern of signal pad wiring.
  • FIG. 3 is a plan view of shield wiring around the signal pad wiring.
  • FIG. 3 is a plan view of shield wiring around the signal pad wiring.
  • FIG. 3 is a plan view showing an example of a wiring pattern of power supply/ground pad wiring.
  • FIG. 2 is a diagram illustrating a configuration example of a high resistance element.
  • FIG. 2 is a diagram illustrating a configuration example of a high resistance element.
  • FIG. 6 is a diagram illustrating a modification of the potential supplied to the shield wiring.
  • FIG. 6 is a diagram illustrating a modification of the potential supplied to the shield wiring.
  • FIG. 6 is a diagram illustrating a modification of the potential supplied to the shield wiring.
  • FIG. 6 is a diagram illustrating a modification of the potential supplied to the shield wiring.
  • FIG. 6 is a diagram illustrating a modification of the potential supplied to the shield wiring.
  • FIG. 1 is a block diagram illustrating a configuration example of an imaging device as an electronic device to which the technology of the present disclosure is applied.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • FIG. 1 is a diagram showing a schematic configuration of a solid-state imaging device to which the technology of the present disclosure is applied.
  • a solid-state imaging device 1 in FIG. 1 shows the configuration of a CMOS image sensor, which is a type of solid-state imaging device using an X-Y addressing method, for example.
  • a CMOS image sensor is an image sensor manufactured by applying or partially using a CMOS process.
  • the solid-state imaging device 1 includes a pixel array section 11 and a peripheral circuit section.
  • the peripheral circuit section includes, for example, a vertical drive section 12, a column processing section 13, a horizontal drive section 14, and a system control section 15.
  • the solid-state imaging device 1 further includes a signal processing section 16, a data storage section 17, and an I/F circuit 18. At least one of the signal processing section 16, the data storage section 17, and the I/F circuit 18 is arranged on a substrate different from the substrate on which the pixel array section 11 is formed.
  • the pixel array section 11 has a configuration in which pixels 21 having photoelectric conversion sections that generate and accumulate charges according to the amount of received light are two-dimensionally arranged in a matrix in the row and column directions.
  • the row direction refers to the pixel rows of the pixel array section 11, that is, the horizontal arrangement direction
  • the column direction refers to the pixel columns of the pixel array section 11, that is, the vertical arrangement direction.
  • the pixel 21 includes a photodiode as a photoelectric conversion section and a plurality of pixel transistors (so-called MOS transistors).
  • the plurality of pixel transistors include, for example, four transistors: a transfer transistor, a selection transistor, a reset transistor, and an amplification transistor.
  • a pixel drive wiring 22 as a row signal line is wired along the row direction for each pixel row, and a vertical signal line 23 as a column signal line is wired along the column direction for each pixel column.
  • the pixel drive wiring 22 transmits a drive signal for driving when reading out a signal from the pixel 21 .
  • the pixel drive wiring 22 is shown as one wiring in FIG. 1, it is not limited to one wiring.
  • One end of the pixel drive wiring 22 is connected to an output end corresponding to each row of the vertical drive section 12.
  • the vertical drive unit 12 is composed of a shift register, an address decoder, etc., and drives each pixel 21 of the pixel array unit 11 simultaneously or in units of rows.
  • the vertical drive unit 12 and the system control unit 15 constitute a drive unit that controls the operation of each pixel 21 of the pixel array unit 11.
  • the vertical drive section 12 generally has two scanning systems, a readout scanning system and a sweeping scanning system, although the specific configuration is not shown in the drawings.
  • the readout scanning system sequentially selectively scans the pixels 21 of the pixel array section 11 row by row in order to read signals from the pixels 21.
  • the signal read out from the pixel 21 is an analog signal.
  • the sweep-out scanning system performs sweep-scanning on a readout line on which the readout scanning is performed by the readout scanning system, preceding the readout scanning by an amount of exposure time.
  • a so-called electronic shutter operation is performed by sweeping out (resetting) unnecessary charges by this sweeping scanning system.
  • the electronic shutter operation refers to an operation of discarding the charge of the photoelectric conversion unit and starting a new exposure (starting accumulation of charge).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light received after the previous readout operation or electronic shutter operation.
  • the period from the readout timing of the previous readout operation or the sweep timing of the electronic shutter operation to the readout timing of the current readout operation is the exposure period in the pixel 21 .
  • Signals output from each pixel 21 in the pixel row selectively scanned by the vertical drive unit 12 are input to the column processing unit 13 through each of the vertical signal lines 23 for each pixel column.
  • the column processing unit 13 performs predetermined signal processing on the signal output from each pixel 21 in the selected row through the vertical signal line 23 for each pixel column of the pixel array unit 11, and also processes the pixel signal after the signal processing. Hold temporarily.
  • the column processing unit 13 performs at least noise removal processing, such as CDS (Correlated Double Sampling) processing and DDS (Double Data Sampling) processing, as signal processing.
  • CDS Correlated Double Sampling
  • DDS Double Data Sampling
  • the CDS process removes pixel-specific fixed pattern noise such as reset noise and threshold variation of amplification transistors within the pixel.
  • the column processing unit 13 can also have, for example, an AD (analog-to-digital) conversion function to convert an analog pixel signal into a digital signal and output it.
  • AD analog-to-digital
  • the horizontal drive section 14 is composed of a shift register, an address decoder, etc., and sequentially selects unit circuits corresponding to the pixel columns of the column processing section 13. By this selective scanning by the horizontal driving section 14, pixel signals subjected to signal processing for each unit circuit in the column processing section 13 are output in order.
  • the system control unit 15 includes a timing generator that generates various timing signals, and based on the various timings generated by the timing generator, the vertical drive unit 12, column processing unit 13, horizontal drive unit 14, etc. The drive control is performed.
  • the signal processing unit 16 has at least an arithmetic processing function, and performs various signal processing such as arithmetic processing on the pixel signal output from the column processing unit 13.
  • the data storage unit 17 temporarily stores data necessary for signal processing in the signal processing unit 16.
  • the pixel signals subjected to signal processing in the signal processing section 16 are supplied to the I/F circuit 18.
  • the I/F circuit 18 converts the pixel signal supplied from the signal processing unit 16 into a predetermined format, such as the MIPI (Mobile Industry Processor Interface) standard, and outputs it to an external device via the output unit 19. do.
  • MIPI Mobile Industry Processor Interface
  • the solid-state imaging device 1 configured as described above has a laminated structure in which a pixel substrate on which the pixels 21 are formed and a control substrate on which a control circuit for controlling the pixels 21, signal processing, etc. is formed. has been done.
  • FIG. 2 shows a schematic plan view of a pixel substrate 41 on which pixels 21 are formed and a control substrate 42 on which control circuits and signal processing circuits for pixels 21 are formed.
  • the pixel array section 11 is formed on the pixel substrate 41 at the center of the chip-sized substrate. Furthermore, a plurality of pads 51 are formed on the outer periphery of the substrate outside the pixel array section 11 to serve as contact points with external devices. Each pad 51 of the pixel substrate 41 includes the output section 19 shown in FIG. 1, and is electrically connected to an external device by wire bonding or the like.
  • the pads 51 of the pixel substrate 41 include a signal pad 51 to which signals such as pixel signals and control signals are supplied, and a power/ground pad 51 to which a power supply voltage or ground is supplied.
  • the shape of the pad 51 is the same for signal use and power supply/ground use.
  • the I/F circuit 18 and a plurality of pad wirings 52 are formed on the control board 42.
  • the signal processing section 16, the system control section 15, etc. may be formed on the control board 42.
  • the pad wiring 52 of the control board 42 is formed at a position corresponding to the pad 51 of the pixel board 41, and is a wiring on the control board 42 side that is electrically connected to the pad 51 located at the same planar position.
  • the pad wiring 52 includes a pad wiring 52A (hereinafter referred to as signal pad wiring 52A) electrically connected to the pad 51 for signal use on the pixel substrate 41, and a pad 51 for power supply/ground use on the pixel substrate 41.
  • the signal pad wiring 52A and the power/ground pad wiring 52B have different wiring pattern areas, for example.
  • FIG. 3 is a cross-sectional view schematically showing the laminated structure of the pixel substrate 41 and the control board 42, and is a cross-sectional view of a portion corresponding to the signal pad wiring 52A.
  • the upper pixel substrate 41 and the lower control substrate 42 are bonded together at a bonding surface indicated by a dashed line.
  • a light condensing layer 61, a semiconductor substrate 62, and a wiring layer 63 are laminated in order from the top. Therefore, the light condensing layer 61 and the wiring layer 63 are placed on opposite sides of the semiconductor substrate 62 (with the semiconductor substrate 62 as a reference).
  • a wiring layer 63 is formed on the front side of the semiconductor substrate 62, and a light collecting layer 61 is formed on the back side.
  • An on-chip microlens 67, a color filter 68, etc. are formed on the light collecting layer 61.
  • Light from the object that has entered the upper surface (incident surface) of the light collecting layer 61 is focused by an on-chip microlens 67 onto a photodiode (not shown) formed on the semiconductor substrate 62.
  • the semiconductor substrate 62 is formed using, for example, a silicon substrate using silicon (Si) as a semiconductor.
  • the material of the semiconductor substrate 62 may be, for example, a group IV semiconductor such as Ge, or a group III-V semiconductor such as GaAs, InP, or InGaAs.
  • semiconductor elements such as a photodiode, a transfer gate, a charge-voltage conversion section (FD section), a reset gate, an amplification transistor, and a selection transistor of each pixel 21 are formed on the semiconductor substrate 62. ing.
  • a plurality of layers of wiring 64 and an interlayer insulating film 65 are formed in the wiring layer 63.
  • the wiring 64 in each layer is connected to the wiring 64 in the upper or lower layer through vias 66 in required areas.
  • the wiring 64 and the via 66 are made of, for example, a metal material such as Cu or Al.
  • pads 51 for external connection are formed in the wiring layer 63.
  • the pad 51 is formed to have approximately the same height and thickness as the wiring 64 in the second to fourth layers of the wiring layer 63.
  • a through hole 71 is formed above the pad 51 and penetrates the light collecting layer 61 and the semiconductor substrate 62 . Through this through hole 71, a part of the surface of the pad 51 on which the wire bond ball is formed (hereinafter referred to as a connection surface) is exposed.
  • a via 73 is connected to the surface of the pad 51 opposite to the connection surface, and the pad 51 is connected to a pad 72 for bonding to the control board 42 via the via 73.
  • the pad 72 is made of, for example, Cu.
  • the pad 72 is connected to the pad 91 of the wiring layer 81 of the control board 42 by Cu--Cu bonding.
  • a wiring layer 81 and a semiconductor substrate 82 are laminated in order from the top.
  • the wiring layer 81 of the control board 42 is formed on the wiring layer 63 side of the pixel board 41, and the wiring layer 63 of the pixel board 41 and the wiring layer 81 of the control board 42 are in contact with each other.
  • a plurality of layers of wiring 83 and an interlayer insulating film 84 are formed in the wiring layer 81.
  • the wiring 83 in each layer is connected to the wiring 83 in the upper or lower layer by vias 85 in required areas.
  • the wiring 83 and the via 85 are made of, for example, a metal material such as Cu or Al.
  • a pad 91 for bonding to the pixel substrate 41 is formed at the upper end of the wiring layer 81.
  • Pad 91 is made of, for example, Cu. Although a gap is left in FIG. 3 for clarity, the lower surface of the pad 72 of the pixel substrate 41 and the upper surface of the pad 91 of the control board 42 are connected by Cu--Cu bonding.
  • a pad 91 on the control board 42 which is Cu-Cu bonded to a pad 72 on the pixel board 41 is connected to the signal pad wiring 52A in the uppermost layer in the wiring layer 81 via a via 92.
  • a wiring 83A is provided at a predetermined position on the same layer as the signal pad wiring 52A, and the wiring 83A is connected to a lower layer wiring 83B via a via 85A.
  • the semiconductor substrate 82 is formed of, for example, a silicon substrate, but similarly to the semiconductor substrate 62 described above, a material other than silicon may be used.
  • the solid-state imaging device 1 in which the pixel substrate 41 and the control board 42 are stacked as described above is a back-illuminated MOS solid-state imaging device in which light enters from the back side of the semiconductor substrate 62.
  • the pad 51 on the pixel board 41 side that outputs a pixel signal as an output signal is connected to the signal pad wiring 52A on the control board 42 side via the via 73, the pad 72, the pad 91, and the via 92. electrically connected.
  • the signal pad wiring 52A, wiring 83A, wiring 83B, etc. have a structure that suppresses the influence of capacitance due to electrical characteristics, thereby increasing the speed of the communication interface. and wideband.
  • the wiring structure within the wiring layer 81 on the control board 42 side that realizes high-speed and wide-band communication interface will be described in detail below.
  • FIG. 4 is a cross-sectional view showing details of the pad wiring structure in the wiring layer 81 on the control board 42 side connected to the signal pad 51 of the pixel board 41 in FIG.
  • the pad 51 of the pixel board 41 is connected to the signal pad wiring 52A of the control board 42 via the via 73, the pad 72, the pad 91, and the via 92.
  • the output signal SIG is supplied to the signal pad wiring 52A, and the output signal SIG is output from the pad 51 of the pixel substrate 41 to an external device via the pad 91, the pad 72, etc.
  • the wiring 83A formed in the same layer as the signal pad wiring 52A is connected to the lower layer wiring 83B via the via 85A, and the lower layer wiring 83B is connected to the high resistance element 101 in the wiring layer 81 via the via 85B etc. , and is connected to the wiring 83C.
  • a VSS potential (eg, GND) is supplied to the wiring 83C.
  • the VSS potential is also supplied to the wirings 83A and 83B via the high resistance element 101, and the wirings 83A and 83B constitute shield wiring.
  • FIG. 5 is a perspective view showing a specific example of the arrangement of a signal pad wiring 52A to which the output signal SIG is input, and wirings 83A and 83B formed as shield wirings around the signal pad wiring 52A. Note that in FIG. 5, the patterns of the wirings 83A, 83B, etc. are shown different from those in FIG. 4 in order to make the diagram easier to understand.
  • the signal pad wiring 52A to which the output signal SIG is input is formed with a smaller planar area than the pad 51 of the pixel substrate 41 within a range that allows the current value of the output signal SIG.
  • the signal pad wiring 52A is formed in the shape of three comb teeth, and three vias 92 are also formed for connection to the upper layer pad 91 (FIG. 4).
  • the area may be formed in accordance with the current value of the output signal SIG, and is not limited to this example.
  • the wiring 83A is arranged in the same layer as the signal pad wiring 52A so as to surround the signal pad wiring 52A, and the wiring 83B is formed at a position overlapping the signal pad wiring 52A and the wiring 83A in plan view.
  • Wiring 83B is connected to high resistance element 101 via one or more vias (including via 85B).
  • the pad 51 of the pixel substrate 41 in FIG. 4 is formed with a thickness and area that can withstand the stress of the wire bond ball. Since the pad 51 of the pixel board 41 has sufficient stress resistance, the signal pad wiring 52A on the control board 42 side connected to the pad 51 only needs to have current resistance for the output signal SIG. It can be formed with the minimum planar area that allows the current value.
  • Capacitances 102A and 102B which are pad coupling capacitances, occur between the signal pad wiring 52A and the adjacent wirings 83A and 83B in the same layer or lower layer, but by forming the signal pad wiring 52A with the minimum area, the pad The coupling capacitance can be reduced. Further, by feeding the VSS potential to the wirings 83A and 83B via the high resistance element 101, the shield capacitance (capacitances 102A and 102B) can be nullified.
  • a parasitic capacitance 103 that occurs between the upper and lower wirings 83 occurs between the wiring 83B and the well region 111 (or P sub-substrate region) of the semiconductor substrate 82, but this parasitic capacitance 103 also has a high It can be nullified by supplying the VSS potential through the resistance element 101.
  • a in FIG. 6 is an RC circuit (hereinafter referred to as the present RC circuit) corresponding to the present method of feeding the VSS potential to the shield wiring via the high-resistance element 101, and B in FIG.
  • This is an RC circuit as a comparative example (hereinafter referred to as a comparative RC circuit) without the high resistance element 101 or shield wiring.
  • the resistor 151 is the wiring resistance of the signal pad wiring 52A, etc.
  • the capacitor 152 is the capacitance 102A and 102B of the shield wiring (wirings 83A and 83B)
  • the resistor 153 is the high resistance Corresponds to element 101.
  • Resistor 155 is a terminating resistor.
  • the voltage waveform V M1 at the output end 154 in this RC circuit can be expressed as in the equation shown in FIG.
  • a resistor 151' is a wiring resistance such as the signal pad wiring 52A, and a capacitor 152' corresponds to the parasitic capacitance 103 generated between the signal pad wiring 52A and the wiring 83.
  • Resistor 155 is a terminating resistor.
  • the voltage waveform V M2 at the output terminal 154 in the comparison RC circuit can be expressed as in the equation shown in FIG.
  • the conditions of this RC circuit and the comparative RC circuit are the same except for the resistor 153 corresponding to the high resistance element 101.
  • the resistance value R 0 of the resistor 151 is 50 ⁇
  • the capacitance C of the capacitors 152 and 152' is 1.0 pF
  • the resistance value R L of the resistor 155 which is the terminating resistor, is 50 ⁇ .
  • the resistance value Rp of the resistor 153 is 500 ⁇ .
  • FIG. 7 shows the signal waveforms output from the output terminals 154 of each of the present RC circuit and the comparative RC circuit.
  • the transition time is significantly shortened compared to the comparative RC circuit.
  • the effective capacitance component can be made to appear small like a low-pass filter in the frequency band where high-speed interface communication is performed. This makes it possible to increase the data rate and realize a faster communication interface.
  • the resistance value Rp of the high-resistance element 101 corresponding to the resistor 153 is appropriately set according to the communication frequency of the high-speed interface.
  • the signal pad wiring 52A on the control board 42 side does not need to have a uniform pattern shape as long as the current value of the output signal SIG is allowed, and can be formed in a planar shape suitable for each application. .
  • the wiring pattern (planar shape) of the signal pad wiring 52A may be determined according to the impedance allowed for connection with the signal pad 51 of the pixel substrate 41, etc.
  • a to E in FIG. 8 show examples of wiring patterns of the signal pad wiring 52A.
  • a rectangle indicated by a dashed dotted line indicates a formation area of the pad 51 on the pixel substrate 41 side that is connected to the signal pad wiring 52A.
  • FIG. 8A is a plan view of the wiring pattern of the signal pad wiring 52A shown in FIG. 5.
  • the signal pad wiring 52A is composed of three comb-shaped patterns and one linear pattern connected perpendicularly to the three comb-shaped patterns.
  • FIG. 8B is a plan view showing another example of the wiring pattern of the signal pad wiring 52A.
  • the signal pad wiring 52A shown in FIG. 8B is composed of three comb-shaped patterns.
  • FIG. 8C is a plan view showing another example of the wiring pattern of the signal pad wiring 52A.
  • the signal pad wiring 52A in FIG. 8C is composed of three linear patterns and a rectangular pattern with a predetermined line width formed along the outer periphery of the rectangular pad 51 on the pixel substrate 41 side. Ru.
  • FIG. 8D is a plan view showing another example of the wiring pattern of the signal pad wiring 52A.
  • the signal pad wiring 52A shown in D in FIG. 8 includes three linear patterns and a U-shaped pattern with a predetermined line width formed along three sides of the rectangular pad 51 on the pixel substrate 41 side. configured.
  • FIG. 8E is a plan view showing another wiring pattern example of the signal pad wiring 52A.
  • the signal pad wiring 52A shown in E of FIG. 8 includes three linear patterns and an L-shaped pattern with a predetermined line width formed along two sides of the rectangular pad 51 on the pixel substrate 41 side. configured.
  • the wiring pattern of the signal pad wiring 52A may have a pattern shape other than the examples shown in FIGS. 8A to 8E.
  • FIGS. 9A to 9D show examples of the wiring pattern of the wiring 83B arranged under the signal pad wiring 52A to which the output signal SIG is input.
  • the wiring pattern of the signal pad wiring 52A is also shown superimposed, and the wiring pattern of A or B of FIG. 8 is adopted as the wiring pattern of the signal pad wiring 52A.
  • a rectangle indicated by a chain line indicates a formation area of the pad 51 on the pixel substrate 41 side.
  • the wiring pattern of the wiring 83B arranged under the signal pad wiring 52A may be a solid film pattern as shown in A and B of FIG. 9, or a mesh pattern (lattice pattern) as shown in C and D of FIG. ) etc.
  • the pattern area of the wiring 83B is different between A and B in FIG. Similarly, in C and D in FIG. 9, the pattern area of the wiring 83B is different.
  • the wiring pattern of the wiring 83B that determines the potential of the capacitor 102B is appropriately determined according to the communication frequency of the output signal SIG.
  • FIGS. 10A and 10B show an example of a wiring pattern of a wiring 83A arranged in the same layer as the signal pad wiring 52A to which the output signal SIG is input.
  • 10A and 10B also show the wiring patterns of the signal pad wiring 52A and the lower layer wiring 83B.
  • the wiring pattern shown in FIG. 9A is used as the wiring pattern of the signal pad wiring 52A and the wiring 83B, but it goes without saying that other wiring patterns may be used.
  • a rectangle indicated by a chain line indicates a region where the pad 51 is formed on the pixel substrate 41 side.
  • the wiring pattern of the wiring 83A is a U-shaped pattern as shown in A in FIG. 10, which surrounds the signal pad wiring 52A to which the output signal SIG is input in three directions, horizontally and vertically. be able to.
  • an I-shaped (linear) pattern shape as shown in FIG. 10B may be used.
  • the wiring pattern of the wiring 83A that determines the potential of the capacitor 102A is appropriately determined according to the communication frequency of the output signal SIG.
  • FIG. 8 shows an example of the wiring pattern of the signal pad wiring 52A
  • FIG. 9 shows an example of the wiring pattern of the wiring 83B in the same layer as the signal pad wiring 52A
  • FIG. An example of a wiring pattern is shown.
  • the combination of the wiring patterns of the signal pad wiring 52A, the wiring 83A, and the wiring 83B can be arbitrarily selected, and pattern shapes other than those illustrated may be adopted.
  • both the wiring 83A and the wiring 83B as shield wiring are arranged around the signal pad wiring 52A to which the output signal SIG is input, but the wiring 83A on the same layer as the signal pad wiring 52A is Alternatively, only one of the lower layer wirings 83B may be provided.
  • the pad wiring 52 connected to the pad 51 of the pixel substrate 41 includes a power/ground pad wiring 52B in addition to the signal pad wiring 52A.
  • FIG. 11 show examples of wiring patterns of the power supply/ground pad wiring 52B.
  • rectangles indicated by one-dot chain lines (which overlap in many parts) indicate the formation area of the pad 51 on the pixel substrate 41 side.
  • the power supply/ground pad wiring 52B is required to flow a sufficient current, so it is formed to have a high pattern density so as to have low impedance.
  • the power/ground pad wiring 52B is formed in a rectangular pattern having the same size as the pad 51 on the pixel substrate 41 side, as shown in FIG. 11A.
  • the power supply/ground pad wiring 52B may be a mesh pattern with a thick line width as shown in B of FIG. 11, or a mesh pattern with a thin line width but many lines as shown in C of FIG. 11. may be formed. Pattern shapes other than the wiring patterns illustrated in FIGS. 11A to 11C may also be employed.
  • the wiring pattern of the power supply/ground pad wiring 52B is formed with a larger planar area and pattern density than the signal pad wiring 52A for signal use.
  • the high resistance element 101 can be composed of a parasitic resistance due to a stacked via 201 formed in the wiring layer 81 and a metal resistance 202.
  • the stacked via 201 is composed of multiple layers of wiring 83 and vias 85 that connect the upper and lower wirings 83, and the number of stacked wirings 83 and the number of vias 85 can be determined as appropriate.
  • the metal resistor 202 may be replaced with a polysilicon resistor using polysilicon.
  • the high-resistance element 101 is composed of a parasitic resistance caused by a stacked via 201 formed in a wiring layer 81 and a diffused resistance 203 formed by a diffusion layer of a semiconductor substrate 82. be able to.
  • the high resistance element 101 may be configured only with parasitic resistance due to stacked vias 201 formed in the wiring layer 81, as shown in FIG. 13A.
  • the high resistance element 101 may be configured with a parasitic resistance formed by a combination of a thin wiring 83' and a stacked via 201.
  • the high resistance element 101 can be realized in a small area.
  • VSS potential for example, GND
  • GND GND
  • the potential supplied to the wirings 83A and 83B via the high resistance element 101 may be different from the VSS potential. More specifically, a Vcom potential higher than the VSS potential (Vcom>VSS) can be supplied to the wirings 83A and 83B via the high resistance element 101.
  • FIG. 14 shows the signal pad wiring 52A and the I/F circuit 18 that outputs the output signal SIG when the VSS potential is supplied to the wirings 83A and 83B as shield wirings. Note that the output signal SIG is a differential signal.
  • the Vouth potential generated by the regulator 251 and the VSS potential are supplied to the driver 252.
  • the driver 252 generates an output signal SIG, which is a differential signal in which the VSS potential is an OFF potential and the Vouth potential is an ON potential, and outputs each to the signal pad wiring 52A.
  • SIG an output signal in which the VSS potential is an OFF potential and the Vouth potential is an ON potential
  • FIG. 15 shows the signal pad wiring 52A and the I/F circuit 18 that outputs the output signal SIG when the Vcom potential is supplied to the wirings 83A and 83B as shield wirings.
  • the capacitance 102 that is the pad coupling capacitance will be lower than the Vcom potential. Since the noise is separated from the noise of the semiconductor substrate 82, the noise is not superimposed on the output signal SIG and causes jitter.
  • FIG. 16 shows the signal pad wiring 52A and the I/F that outputs the output signal SIG when the ON and OFF potentials of the output signal SIG are generated based on the Vcom potential instead of the VSS potential. Circuit 18 is shown.
  • the regulator 251H In the I/F circuit 18, the regulator 251H generates a Vouth potential that is an ON potential and supplies it to the driver 252.
  • the regulator 251L generates a Voutl potential, which is an OFF potential, and supplies it to the driver 252.
  • the driver 252 generates an output signal SIG, which is a differential signal in which the Voutl potential is an OFF potential and the Vouth potential is an ON potential, and outputs each to the signal pad wiring 52A. If noise is included in the well at the VSS potential of the semiconductor substrate 82, the noise will not be in the same phase as fluctuations in the output signal SIG, and will therefore be superimposed on the output signal SIG as jitter.
  • FIG. 17 shows the signal pad wiring 52A and the signal pad wiring 52A when generating the ON potential and OFF potential of the output signal SIG based on the Vcom potential and supplying the Vcom potential to the wirings 83A and 83B as shield wirings, and outputting the output signal SIG.
  • An I/F circuit 18 is shown.
  • the output signal SIG is generated based on the Vcom potential and the Vcom potential is supplied to the wirings 83A and 83B as shield wirings, even if the well at the VSS potential of the semiconductor substrate 82 contains noise, Since the capacitor 102, which is a pad coupling capacitor, is coupled to the Vcom potential, it is separated from the noise of the semiconductor substrate 82, and the noise is not superimposed on the output signal SIG to cause jitter.
  • the VSS potential (for example, GND) may be supplied to the wirings 83A and 83B as shield wirings via the high resistance element 101, but the Vcom potential (Vcom>VSS ), it is possible to prevent VSS noise from being superimposed on the output signal SIG.
  • the signal pad wiring 52A With a planar area as small as possible to allow the current value of the output signal SIG, the space of the wiring layer 81 is freed, and the degree of freedom of the wiring 83 is improved. Utilizing this, by supplying a Vcom potential different from the VSS potential to the wirings 83A and 83B as shield wirings, it is possible to reduce the charging and discharging charges of the pad coupling capacitance.
  • FIG. 18 is a diagram showing an example of use of an image sensor using the solid-state imaging device 1 described above.
  • the solid-state imaging device 1 described above can be used as an image sensor in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • ⁇ Digital cameras, mobile devices with camera functions, and other devices that take images for viewing purposes Devices used for transportation, such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • Devices used for transportation such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • User gestures Devices used in home appliances such as TVs, refrigerators, and air conditioners to take pictures and operate devices according to the gestures.
  • - Endoscopes devices that perform blood vessel imaging by receiving infrared light, etc.
  • Devices used for medical and healthcare purposes - Devices used for security, such as surveillance cameras for crime prevention and cameras for person authentication - Skin measurement devices that take pictures of the skin, and devices that take pictures of the scalp - Devices used for beauty purposes, such as microscopes for skin care.
  • - Devices used for sports such as action cameras and wearable cameras.
  • - Cameras, etc. used to monitor the condition of fields and crops. , equipment used for agricultural purposes
  • the technology of the present disclosure is not limited to application to solid-state imaging devices. That is, the technology of the present disclosure applies to an image capture unit (photoelectric conversion unit) in an image capture device such as a digital still camera or a video camera, a mobile terminal device having an image capture function, or a copying machine that uses a solid-state image capture device in an image reading unit. ) is applicable to all electronic devices that use solid-state imaging devices.
  • the solid-state imaging device may be formed as a single chip, or may be a module having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together.
  • FIG. 19 is a block diagram showing a configuration example of an imaging device as an electronic device to which the technology of the present disclosure is applied.
  • the imaging device 300 in FIG. 19 includes an optical section 301 including a lens group, a solid-state imaging device (imaging device) 302 in which the configuration of the solid-state imaging device 1 in FIG. 1 is adopted, and a DSP (Digital Signal (processor) circuit 303.
  • the imaging device 300 also includes a frame memory 304, a display section 305, a recording section 306, an operation section 307, and a power supply section 308.
  • the DSP circuit 303, frame memory 304, display section 305, recording section 306, operation section 307, and power supply section 308 are interconnected via a bus line 309.
  • the optical section 301 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 302.
  • the solid-state imaging device 302 converts the amount of incident light that is imaged on the imaging surface by the optical section 301 into an electrical signal for each pixel, and outputs the electric signal as a pixel signal.
  • a shield wiring (wiring 83A or 83B) is arranged around the signal pad wiring 52A of the solid-state imaging device 1 of FIG. 1, that is, the control board 42 side to which the output signal SIG is supplied, and a high resistance
  • a solid-state imaging device in which a predetermined potential (VSS potential or Vcom potential) is supplied via the element 101 can be used.
  • the display unit 305 is configured with a thin display such as an LCD (Liquid Crystal Display) or an organic EL (Electro Luminescence) display, and displays moving images or still images captured by the solid-state imaging device 302.
  • the recording unit 306 records a moving image or a still image captured by the solid-state imaging device 302 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 307 issues operation commands regarding various functions of the imaging device 300 under operation by the user.
  • the power supply section 308 appropriately supplies various kinds of power to serve as operating power for the DSP circuit 303, frame memory 304, display section 305, recording section 306, and operation section 307 to these supply targets.
  • the solid-state imaging device 302 As described above, by employing the configuration of the solid-state imaging device 1 described above as the solid-state imaging device 302, it is possible to realize a faster communication interface. Therefore, it is possible to increase the speed of captured images even in the imaging device 300 such as a video camera, a digital still camera, or a camera module for mobile devices such as a mobile phone.
  • the imaging device 300 such as a video camera, a digital still camera, or a camera module for mobile devices such as a mobile phone.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 20 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 21 is a diagram showing an example of the installation position of the imaging section 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 21 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 1 described above can be applied as the imaging section 12031.
  • the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the incident amount of visible light and captures the image as an image, but also applies to a solid-state imaging device that captures the distribution of the incident amount of infrared rays, X-rays, particles, etc. as an image. It can be applied to all solid-state imaging devices (physical quantity distribution detection devices) such as imaging devices and, in a broader sense, fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and capture the images as images. be.
  • the technology of the present disclosure is applicable not only to solid-state imaging devices but also to all semiconductor devices having other semiconductor integrated circuits.
  • the technology of the present disclosure can take the following configuration.
  • (1) It is constructed by laminating a pixel substrate on which pixels are formed and a control board,
  • the pixel substrate has a pad that serves as a contact point with an external device,
  • the control board is a signal pad wiring connected to the pad; a shield wiring arranged around the signal pad wiring;
  • a solid-state imaging device comprising: a high resistance element connected to the shield wiring.
  • the solid-state imaging device according to any one of (1) to (4), wherein the shield wiring is arranged in at least one of the same layer or a lower layer as the signal pad wiring.
  • the high-resistance element includes a metal resistor or a polysilicon resistor.
  • the high-resistance element includes a diffused resistor.
  • the high resistance element includes a well resistance.
  • the solid-state imaging device according to any one of (1) to (8), wherein the high-resistance element includes a parasitic resistance due to a stacked via.
  • the solid-state imaging device according to any one of (1) to (8), wherein the high-resistance element includes a parasitic resistance due to stacked vias and thin wiring.
  • the signal pad wiring has a smaller planar area than the pad.
  • the pad includes a first pad that outputs a pixel signal of the pixel and a second pad that is supplied with a power supply voltage or ground.
  • It is constructed by laminating a pixel substrate on which pixels are formed and a control board, The pixel substrate has a pad that serves as a contact point with an external device, The control board is a signal pad wiring connected to the pad; a shield wiring arranged around the signal pad wiring;
  • An electronic device comprising: a solid-state imaging device comprising: a high resistance element connected to the shield wiring;
  • Solid-state imaging device 18 I/F circuit, 21 pixels, 41 pixel board, 42 control board, 51 pad, 52 pad wiring, 52A pad wiring, 52B pad wiring, 62 semiconductor substrate, 71 penetration Hole, 72 pad, 73 via , 81 wiring layer, 82 semiconductor substrate, 83, 83A, 83B, 83C wiring, 84 interlayer insulating film, 85, 85A, 85B via, 101 high resistance element, 102, 102A, 102B capacitor, 103 Raw capacity, 111 well area, 201 Stacked via, 202 Metal resistance, 203 Diffused resistance, 204 P well, 207 P well resistance, 211 N well, 214 N well resistance, 251 Regulator, 251H Regulator, 251L Regulator, 252 driver, 300 imaging device, 302 solid-state imaging device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示は、通信インターフェースの高速化を実現できるようにする固体撮像装置および電子機器に関する。 固体撮像装置は、画素が形成された画素基板と、制御基板とを積層して構成され、画素基板は、外部装置との接点となるパッドを有し、制御基板は、パッドと接続された信号パッド配線と、信号パッド配線の周辺に配置されたシールド配線と、シールド配線と接続された高抵抗素子とを有する。本開示は、例えば、固体撮像装置等に適用できる。

Description

固体撮像装置および電子機器
　本開示は、固体撮像装置および電子機器に関し、特に、通信インターフェースの高速化を実現できるようにした固体撮像装置および電子機器に関する。
　画素が形成された画素基板と、画素の制御等を行う制御回路が形成された制御基板とを積層した積層構造の裏面照射型の固体撮像装置が普及してきている。積層構造を有する裏面照射型の固体撮像装置において、画素信号等を出力する出力部としてのパッドを制御基板側に形成し、画素基板側ではパッド部上を開口処理した構造がある。このような構造は画素基板側からみてパッド位置が深くなるため、パッド上に形成するワイヤボンディングの精度が必要となり、アッセンブリ品質の低下の原因となる。
　そこで、特許文献１では、画素基板の最上層の配線層にパッドを形成した構造が提案されている。また、特許文献２には、画素基板の最上層の配線層にパッドを形成した場合に、画素基板のパッドを制御基板側の配線と接続し、カラーフィルタ、マイクロレンズ等の形成、熱処理時のデバイス特性変動などの品質を改善する技術が提案されている。
特開２０１２－２３５１２６号公報 特開２０２１－１５３３３５号公報
　しかしながら、画素基板のパッドを制御基板側の配線と接続した場合、パッド容量が大きくなってしまうことが懸念される。固体撮像装置に対する画素数増、動画性能への要求の高まりから、固体撮像装置に実装されている通信インターフェースのボーレートは年々高速化しており、パッド容量は高速化を律束する要因の一つとなっている。
　本開示は、このような状況に鑑みてなされたものであり、通信インターフェースの高速化を実現できるようにするものである。
　本開示の第１の側面の固体撮像装置は、画素が形成された画素基板と、制御基板とを積層して構成され、前記画素基板は、外部装置との接点となるパッドを有し、前記制御基板は、前記パッドと接続された信号パッド配線と、前記信号パッド配線の周辺に配置されたシールド配線と、前記シールド配線と接続された高抵抗素子とを有する。
　本開示の第２の側面の電子機器は、画素が形成された画素基板と、制御基板とを積層して構成され、前記画素基板は、外部装置との接点となるパッドを有し、前記制御基板は、前記パッドと接続された信号パッド配線と、前記信号パッド配線の周辺に配置されたシールド配線と、前記シールド配線と接続された高抵抗素子とを有する固体撮像装置を備える。
　本開示の第１及び第２の側面においては、画素が形成された画素基板と、制御基板とを積層して構成され、前記画素基板には、外部装置との接点となるパッドが設けられ、前記制御基板には、前記パッドと接続された信号パッド配線と、前記信号パッド配線の周辺に配置されたシールド配線と、前記シールド配線と接続された高抵抗素子とが設けられる。
　固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の技術を適用した固体撮像装置の概略構成を示す図である。 画素基板と制御基板の概略平面図である。 画素基板と制御基板の積層構造を模式的に示した断面図である。 制御基板の信号用パッド配線に関する断面図である。 制御基板の信号用パッド配線に関する斜視図である。 制御基板の信号用パッド配線に関する効果を説明する図である。 制御基板の信号用パッド配線に関する効果を説明する図である。 信号用パッド配線の配線パターンの例を示す平面図である。 信号用パッド配線の周辺のシールド配線の平面図である。 信号用パッド配線の周辺のシールド配線の平面図である。 電源・グランド用パッド配線の配線パターンの例を示す平面図である。 高抵抗素子の構成例を説明する図である。 高抵抗素子の構成例を説明する図である。 シールド配線への供給電位の変形例を説明する図である。 シールド配線への供給電位の変形例を説明する図である。 シールド配線への供給電位の変形例を説明する図である。 シールド配線への供給電位の変形例を説明する図である。 イメージセンサの使用例を説明する図である。 本開示の技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、添付図面を参照しながら、本開示の技術を実施するための形態（以下、実施の形態という）について説明する。説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．画素基板と制御基板の概略平面図
３．画素基板と制御基板の断面図
４．信号用途のパッド配線構造の断面図
５．信号用途のパッド配線構造の効果
６．制御基板側のパッド接続配線の配線パターン例
７．電源電圧又はグランド用途のパッド接続配線の配線パターン例
８．高抵抗素子の構成例
９．シールド配線への供給電位の変形例
１０．イメージセンサの使用例
１１．電子機器への適用例
１２．移動体への応用例
　なお、以下の説明で参照する図面において、同一又は類似の部分には同一又は類似の符号を付すことにより重複説明を適宜省略する。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれる。
＜１．固体撮像装置の概略構成例＞
　図１は、本開示の技術を適用した固体撮像装置の概略構成を示す図である。
　図１の固体撮像装置１は、例えばX-Yアドレス方式の固体撮像装置の一種であるCMOSイメージセンサの構成を示している。CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して製造されるイメージセンサである。
　固体撮像装置１は、画素アレイ部１１と周辺回路部とを備える。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４、及び、システム制御部１５を備える。
　固体撮像装置１は、さらに、信号処理部１６、データ格納部１７、及び、I/F回路１８を備えている。信号処理部１６、データ格納部１７、及び、I/F回路１８の少なくとも１つは、画素アレイ部１１が形成された基板と異なる基板上に配置される。
　画素アレイ部１１は、受光した光量に応じた電荷を生成し、かつ、蓄積する光電変換部を有する画素２１が行方向及び列方向の行列状に２次元配置された構成を有する。ここで、行方向とは、画素アレイ部１１の画素行、すなわち水平方向の配列方向を言い、列方向とは、画素アレイ部１１の画素列、すなわち垂直方向の配列方向を言う。
　画素２１は、光電変換部としてのフォトダイオードと、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ及び増幅トランジスタの４つのトランジスタで構成される。
　画素アレイ部１１において、画素行ごとに行信号線としての画素駆動配線２２が行方向に沿って配線され、画素列ごとに列信号線としての垂直信号線２３が列方向に沿って配線されている。画素駆動配線２２は、画素２１から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動配線２２について１本の配線として示しているが、１本に限られるものではない。画素駆動配線２２の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
　垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２１を全画素同時あるいは行単位等で駆動する。垂直駆動部１２は、システム制御部１５とともに、画素アレイ部１１の各画素２１の動作を制御する駆動部を構成している。垂直駆動部１２は、具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する。
　読出し走査系は、画素２１から信号を読み出すために、画素アレイ部１１の画素２１を行単位で順に選択走査する。画素２１から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の画素２１の光電変換部から不要な電荷が掃き出されることによって各画素２１の光電変換部がリセットされる。そして、この掃出し走査系による不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、画素２１における露光期間となる。
　垂直駆動部１２によって選択走査された画素行の各画素２１から出力される信号は、画素列ごとに垂直信号線２３の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素２１から垂直信号線２３を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
　具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling；相関二重サンプリング）処理や、DDS（Double Data Sampling）処理を行う。例えば、CDS処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１３にノイズ除去処理以外に、例えば、AD（アナログ－デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
　水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において単位回路ごとに信号処理された画素信号が順番に出力される。
　システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１２、カラム処理部１３、及び、水平駆動部１４などの駆動制御を行う。
　信号処理部１６は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１７は、信号処理部１６での信号処理に当たって、その処理に必要なデータを一時的に格納する。信号処理部１６において信号処理された画素信号は、I/F回路１８に供給される。
　I/F回路１８は、信号処理部１６から供給される画素信号を、例えば、MIPI(Mobile Industry Processor Interface)の規格など、所定のフォーマットに変換して、出力部１９を介して外部装置へ出力する。
　以上のように構成される固体撮像装置１は、画素２１が形成されている画素基板と、画素２１の制御や信号処理等を行う制御回路が形成されている制御基板とを積層した積層構造とされている。
＜２．画素基板と制御基板の概略平面図＞
　図２は、画素２１が形成されている画素基板４１と、画素２１の制御回路や信号処理回路が形成されている制御基板４２の概略平面図を示している。
　画素基板４１には、チップサイズの基板中心部に画素アレイ部１１が形成されている。また、画素アレイ部１１の外側の基板外周部には、外部装置との接点となる複数のパッド５１が形成されている。画素基板４１の各パッド５１は、図１の出力部１９を含み、ワイヤボンディング等により外部装置と電気的に接続される。画素基板４１のパッド５１には、画素信号や制御信号などの信号が供給される信号用途のパッド５１と、電源電圧又はグランドが供給される電源・グランド用途のパッド５１とがある。パッド５１の形状は、信号用途と電源・グランド用途とで違いはない。
　一方、制御基板４２には、I/F回路１８と、複数のパッド配線５２が形成されている。その他、図示は省略されているが、例えば、信号処理部１６やシステム制御部１５などが制御基板４２に形成されてよい。
　制御基板４２のパッド配線５２は、画素基板４１のパッド５１に対応する位置に形成されており、同じ平面位置にあるパッド５１と電気的に接続された制御基板４２側の配線である。パッド配線５２には、画素基板４１の信号用途のパッド５１と電気的に接続されたパッド配線５２A（以下、信号パッド配線５２Aと称する。）と、画素基板４１の電源・グランド用途のパッド５１と電気的に接続されたパッド配線５２B（以下、電源・グランドパッド配線５２Bと称する。）とがある。信号パッド配線５２Aと、電源・グランドパッド配線５２Bとは、例えば、配線のパターン面積が異なる。
＜３．画素基板と制御基板の断面図＞
　図３は、画素基板４１と制御基板４２の積層構造を模式的に示した断面図であり、信号パッド配線５２Aに対応する部分の断面図である。
　図３において、上側の画素基板４１と下側の制御基板４２とが、１点鎖線で示される接合面で接合されている。
　画素基板４１においては、上から順に集光層６１、半導体基板６２、配線層６３が積層されている。従って、集光層６１と配線層６３とは、半導体基板６２を挟んで（半導体基板６２を基準にして）、それぞれ反対側に配置されている。半導体基板６２のおもて面側に配線層６３が形成され、裏面側に集光層６１が形成されている。
　集光層６１には、オンチップマイクロレンズ６７及びカラーフィルタ６８等が形成されている。集光層６１の上面（入射面）に入射した被写体からの光は、オンチップマイクロレンズ６７により、半導体基板６２に形成されているフォトダイオード（不図示）に集光される。
　半導体基板６２は、半導体として例えばシリコン（Si）を用いたシリコン基板を用いて形成されている。なお、半導体基板６２の材料は、上述したSiの他、例えば、Ge等のIV族半導体でもよいし、GaAs，InP，InGaAs等のIII-V族半導体でもよい。半導体基板６２には、図示を省略しているが、各画素２１のフォトダイオード、転送ゲート、電荷電圧変換部（FD部）、リセットゲート、増幅トランジスタ、及び、選択トランジスタ等の半導体素子が形成されている。
　配線層６３には、複数層の配線６４と層間絶縁膜６５とが形成されている。各層の配線６４は、所要の領域でビア６６により上層または下層の配線６４と接続されている。配線６４及びビア６６は、例えば、Ｃｕ、Ａｌ等の金属材料で構成される。
　また、配線層６３には、外部接続用のパッド５１が形成されている。この例では、パッド５１は、配線層６３の２層目から４層目までの配線６４とほぼ同じ高さの厚みで形成されている。パッド５１の上方には、集光層６１及び半導体基板６２を貫通する貫通孔７１が形成されている。この貫通孔７１により、パッド５１のワイヤボンドボールが形成される面（以下、接続面と称する）の一部が露出している。
　パッド５１の接続面と反対側の面には、ビア７３が接続されており、パッド５１は、ビア７３を介して、制御基板４２と接合するためのパッド７２に接続されている。パッド７２は、例えば、Ｃｕからなる。パッド７２は、制御基板４２の配線層８１のパッド９１と、Ｃｕ－Ｃｕ接合により接続されている。
　制御基板４２においては、上から順に配線層８１、半導体基板８２が積層されている。制御基板４２の配線層８１が画素基板４１の配線層６３側に形成されており、画素基板４１の配線層６３と制御基板４２の配線層８１とが接している。
　配線層８１には、複数層の配線８３と層間絶縁膜８４とが形成されている。各層の配線８３は、所要の領域でビア８５により上層または下層の配線８３と接続されている。配線８３及びビア８５は、例えば、Ｃｕ、Ａｌ等の金属材料で構成される。
　配線層８１の上端には、画素基板４１と接合するためのパッド９１が形成されている。パッド９１は、例えば、Ｃｕからなる。図３では、図を分かりやすくするために隙間を空けているが、画素基板４１のパッド７２の下面と、制御基板４２のパッド９１の上面とがＣｕ－Ｃｕ接合により接続されている。
　画素基板４１側のパッド７２とＣｕ－Ｃｕ接合された制御基板４２側のパッド９１は、ビア９２を介して、配線層８１内の最上層の信号パッド配線５２Aと接続されている。信号パッド配線５２Aと同層の所定の位置には配線８３Aが設けられており、配線８３Aは、ビア８５Aを介して下層の配線８３Bと接続されている。
　半導体基板８２は、例えばシリコン基板で形成されるが、シリコン以外の材料を用いてもよいことは上述した半導体基板６２と同様である。
　以上のように画素基板４１と制御基板４２とが積層された固体撮像装置１は、半導体基板６２の裏面側から光が入射される裏面照射型のMOS型固体撮像装置である。
　固体撮像装置１において、出力信号として画素信号を出力する画素基板４１側のパッド５１は、制御基板４２側の信号パッド配線５２Aと、ビア７３、パッド７２、パッド９１、及び、ビア９２を介して電気的に接続されている。制御基板４２側の配線層８１内において、信号パッド配線５２A、配線８３A、及び、配線８３B等は、電気特性上、容量の影響を抑制した構造が採用されており、これにより通信インターフェースの高速化及び広帯域化を実現している。以下、通信インターフェースの高速化及び広帯域化を実現した制御基板４２側の配線層８１内の配線構造について詳細に説明する。
＜４．信号用途のパッド配線構造の断面図＞
　図４は、図３において画素基板４１の信号用途のパッド５１に接続された制御基板４２側の配線層８１内のパッド配線構造の詳細を示す断面図である。
　画素基板４１のパッド５１は、ビア７３、パッド７２、パッド９１、及び、ビア９２を介して、制御基板４２の信号パッド配線５２Aと接続されている。信号パッド配線５２Aには出力信号SIGが供給され、出力信号SIGが、パッド９１、パッド７２等を介して、画素基板４１のパッド５１から外部装置へ出力される。
　信号パッド配線５２Aと同層に形成された配線８３Aは、ビア８５Aを介して下層の配線８３Bに接続され、下層の配線８３Bは、ビア８５Bなどを介して、配線層８１内の高抵抗素子１０１、及び、配線８３Cと接続されている。配線８３Cには、VSS電位（例えば、GND）が供給されている。VSS電位は、高抵抗素子１０１を介して、配線８３A及び８３Bにも供給されており、配線８３A及び８３Bはシールド配線を構成する。
　図５は、出力信号SIGが入力される信号パッド配線５２Aと、その周辺にシールド配線として形成された配線８３A及び８３B等の具体的配置例を示す斜視図である。なお、図５では、図を分かりやすくするため、配線８３A及び８３B等のパターンを図４と変えて示している。
　出力信号SIGが入力される信号パッド配線５２Aは、出力信号SIGの電流値を許容する範囲で、画素基板４１のパッド５１よりも小さい平面積で形成されている。図５の例では、信号パッド配線５２Aが３本の櫛歯形状で形成されるとともに、上層のパッド９１（図４）と接続するためのビア９２も３本形成されているが、本数や配線面積は出力信号SIGの電流値に対応して形成すればよく、この例に限定されない。
　配線８３Aは、信号パッド配線５２Aを囲むように、信号パッド配線５２Aと同層に配置されており、配線８３Bは、平面視で信号パッド配線５２Aと配線８３Aに重畳する位置に形成されている。配線８３Bは、１以上のビア（ビア８５Bを含む）を介して、高抵抗素子１０１に接続されている。
　図４の画素基板４１のパッド５１は、ワイヤボンドボールの応力に耐え得る厚み及び面積で形成されている。画素基板４１のパッド５１によって応力耐性が十分備えられるため、パッド５１と接続される制御基板４２側の信号パッド配線５２Aについては、出力信号SIGの電流耐性のみ備えればよいので、出力信号SIGの電流値を許容する最小の平面積で形成することができる。
　信号パッド配線５２Aと同層または下層に隣接する配線８３A及び８３Bとの間には、パッド結合容量である容量１０２Aおよび１０２Bが発生するが、信号パッド配線５２Aを最小面積で形成することで、パッド結合容量を低容量化することができる。また、高抵抗素子１０１を介してVSS電位を配線８３A及び８３Bに給電することで、シールド容量（容量１０２Aおよび１０２B）を無効化することができる。配線８３Bと、半導体基板８２のウェル領域１１１（またはPサブ基板領域）との間には、上下の配線８３間で発生する寄生容量１０３が発生するが、この寄生容量１０３も、配線８３Bに高抵抗素子１０１を介してVSS電位を給電することで無効化することができる。
＜５．信号用途のパッド配線構造の効果＞
　図６及び図７を参照して、信号用途のパッド５１に接続された制御基板４２側の配線構造の効果について説明する。
　図６のAは、高抵抗素子１０１を介してシールド配線にVSS電位を給電する本手法に対応するRC回路（以下、本RC回路と称する。）であり、図６のBは、本手法の高抵抗素子１０１やシールド配線を持たない比較例としてのRC回路（以下、比較RC回路と称する。）である。
　信号源１５０から、出力信号SIGとして、０Vから１Vに変化するパルス信号が出力された場合のステップ応答を考える。
　図６のAの本RC回路において、抵抗１５１は信号パッド配線５２A等の配線抵抗であり、容量１５２は、シールド配線（配線８３A及び８３B）の容量１０２Aおよび１０２Bであり、抵抗１５３は、高抵抗素子１０１に対応する。抵抗１５５は、終端抵抗である。本RC回路における出力端１５４の電圧波形ＶM1は、図６に記載された式のように表すことができる。
　図６のBの比較RC回路において、抵抗１５１’は信号パッド配線５２A等の配線抵抗であり、容量１５２’は、信号パッド配線５２Aと配線８３間で発生する寄生容量１０３に対応する。抵抗１５５は、終端抵抗である。比較RC回路における出力端１５４の電圧波形ＶM2は、図６に記載された式のように表すことができる。
　本RC回路と比較RC回路において、高抵抗素子１０１に相当する抵抗１５３以外の条件は同一とする。例えば、図７に示されるように、抵抗１５１の抵抗値R０は５０Ω、容量１５２及び１５２’の静電容量Cは１．０ｐF、終端抵抗である抵抗１５５の抵抗値RLは５０Ωとする。抵抗１５３の抵抗値Rｐは５００Ωとする。
　図７は、本RC回路と比較RC回路それぞれの出力端１５４から出力される信号波形を示している。
　図７を参照して明らかなように、本RC回路によれば、比較RC回路と比べて、遷移時間が大幅に短縮されている。これは、抵抗１５３を追加することで、高速インターフェースの通信を行う周波数帯においてローパスフィルタのように実効的な容量成分を小さくみせることができたことを示している。これにより、データレートの高速化が可能となり、通信インターフェースの高速化を実現することができる。抵抗１５３に相当する高抵抗素子１０１の抵抗値Rｐは、高速インターフェースの通信周波数に応じて適切に設定される。
　以上のように、図４及び図５に示したような制御基板４２側の配線構造によれば、高抵抗素子１０１を用いて意図的に高抵抗を発生させることで電気特性上の容量の影響を抑制することにより、通信インターフェースの高速化及び広帯域化を実現することができる。
＜６．制御基板側のパッド接続配線の配線パターン例＞
　上述したように、制御基板４２側の信号パッド配線５２Aについては、出力信号SIGの電流値を許容すれば、パターン形状を統一する必要はなく、それぞれの用途に適した平面形状で形成すればよい。信号パッド配線５２Aの配線パターン（平面形状）は、画素基板４１の信号用途のパッド５１等との接続で許容されるインピーダンスに応じて決定すればよい。
　図８のAないしEは、信号パッド配線５２Aの配線パターンの例を示している。図８のAないしEにおいて、１点鎖線の矩形は、信号パッド配線５２Aと接続される画素基板４１側のパッド５１の形成領域を示している。
　図８のAは、図５で示した信号パッド配線５２Aの配線パターンの平面図である。信号パッド配線５２Aは、３本の櫛歯形状のパターンと、それらと垂直に接続される１本の直線状のパターンで構成される。
　図８のBは、信号パッド配線５２Aのその他の配線パターン例を示す平面図である。図８のBの信号パッド配線５２Aは、３本の櫛歯形状のパターンで構成される。
　図８のCは、信号パッド配線５２Aのその他の配線パターン例を示す平面図である。図８のCの信号パッド配線５２Aは、３本の直線状のパターンと、画素基板４１側の矩形のパッド５１の外周に沿った位置に形成された所定線幅の矩形状のパターンで構成される。
　図８のDは、信号パッド配線５２Aのその他の配線パターン例を示す平面図である。図８のDの信号パッド配線５２Aは、３本の直線状のパターンと、画素基板４１側の矩形のパッド５１の三辺に沿った位置に形成された所定線幅のU字状のパターンで構成される。
　図８のEは、信号パッド配線５２Aのその他の配線パターン例を示す平面図である。図８のEの信号パッド配線５２Aは、３本の直線状のパターンと、画素基板４１側の矩形のパッド５１の二辺に沿った位置に形成された所定線幅のL字状のパターンで構成される。
　信号パッド配線５２Aの配線パターンは、図８のAないしEに示した例以外のパターン形状であっても勿論よい。
　図９のAないしDは、出力信号SIGが入力される信号パッド配線５２Aの下層に配置される配線８３Bの配線パターンの例を示している。図９のAないしDでは、信号パッド配線５２Aの配線パターンも重畳して示しており、信号パッド配線５２Aの配線パターンとしては、図８のAまたはBの配線パターンが採用されている。図９のAないしDにおいて、１点鎖線の矩形は、画素基板４１側のパッド５１の形成領域を示している。
　信号パッド配線５２Aの下層に配置される配線８３Bの配線パターンは、図９のA及びBに示されるようなベタ膜パターンや、図９のC及びDに示されるようなメッシュパターン（格子形状パターン）などとすることができる。図９のAとBでは、配線８３Bのパターン面積が異なる。図９のCとDについても同様に、配線８３Bのパターン面積が異なる。容量１０２Bの電位を決定する配線８３Bの配線パターンは、出力信号SIGの通信周波数に応じて適切に決定される。
　図１０のA及びBは、出力信号SIGが入力される信号パッド配線５２Aと同層に配置される配線８３Aの配線パターンの例を示している。図１０のA及びBでは、信号パッド配線５２Aと、下層の配線８３Bの配線パターンも示している。この例では、信号パッド配線５２Aと配線８３Bの配線パターンとして、図９のAに示した配線パターンを採用した例を示しているが、その他の配線パターンを採用してもよいことは言うまでもない。図１０のA及びBにおいて、１点鎖線の矩形は、画素基板４１側のパッド５１の形成領域を示している。
　配線８３Aの配線パターンは、図１０のAに示されるようなU字パターンとして、出力信号SIGが入力される信号パッド配線５２Aに対して、横方向と縦方向の３方向を囲むパターン形状とすることができる。
　あるいはまた、図１０の縦方向に隣接する他のパッドとの間隔が十分離れている場合には、図１０のBに示されるようなI字状（直線状）のパターン形状としてもよい。容量１０２Aの電位を決定する配線８３Aの配線パターンは、出力信号SIGの通信周波数に応じて適切に決定される。
　図８では、信号パッド配線５２Aの配線パターン例を示し、図９では、信号パッド配線５２Aの下層の配線８３Bの配線パターン例を示し、図１０では、信号パッド配線５２Aと同層の配線８３Aの配線パターン例を示した。信号パッド配線５２A、配線８３A、及び、配線８３Bの各配線パターンの組み合わせは任意に選択することができ、例示した以外のパターン形状を採用してもよい。
　上述した例では、出力信号SIGが入力される信号パッド配線５２Aの周辺に、シールド配線としての配線８３Aと配線８３Bの両方を配置する例を説明したが、信号パッド配線５２Aと同層の配線８３Aか、または、下層の配線８３Bのいずれか一方のみとしてもよい。
＜７．電源電圧又はグランド用途のパッド接続配線の配線パターン例＞
　これまでの説明では、画素信号や制御信号など信号用途の信号パッド配線５２Aと、その周辺に形成される配線８３A及び配線８３Bの配線パターン例について説明した。ところで、図２を参照して説明したように、画素基板４１のパッド５１と接続されるパッド配線５２には、信号パッド配線５２Aのほかに、電源・グランドパッド配線５２Bがある。
　図１１のAないしCは、電源・グランドパッド配線５２Bの配線パターンの例を示している。図１１のAないしCにおいて１点鎖線の矩形（多くの部分で重なっている）は、画素基板４１側のパッド５１の形成領域を示している。
　電源・グランドパッド配線５２Bは、電流を十分に流すことが求められるため、低インピーダンスとなるようにパターン密度が大きくなるように形成される。例えば、電源・グランドパッド配線５２Bは、図１１のAに示されるように、画素基板４１側のパッド５１と同サイズの矩形パターンで形成される。あるいはまた、電源・グランドパッド配線５２Bは、図１１のBに示されるような、線幅の太いメッシュパターンや、図１１のCに示されるような、線幅は細いが本数が多いメッシュパターンで形成してもよい。図１１のAないしCに例示した配線パターン以外のパターン形状を採用してもよい。電源・グランドパッド配線５２Bの配線パターンは、信号用途の信号パッド配線５２Aよりも大きい平面積及びパターン密度で形成される。
＜８．高抵抗素子の構成例＞
　次に、図１２及び図１３を参照して、シールド配線としての配線８３A及び８３Bと接続される高抵抗素子１０１の構成例について説明する。
　高抵抗素子１０１は、例えば、図１２のAに示されるように、配線層８１に形成されたスタックビア２０１による寄生抵抗と、金属抵抗２０２とで構成することができる。スタックビア２０１は、複数層の配線８３と、上下の配線８３を接続するビア８５とで構成され、配線８３の積層数とビア８５の本数は適宜決定し得る。金属抵抗２０２に代えてポリシリコンを用いたポリシリコン抵抗としてもよい。
　また例えば、高抵抗素子１０１は、図１２のBに示されるように、配線層８１に形成されたスタックビア２０１による寄生抵抗と、半導体基板８２の拡散層で形成した拡散抵抗２０３とで構成することができる。
　また例えば、高抵抗素子１０１は、図１２のCに示されるように、配線層８１に形成されたスタックビア２０１による寄生抵抗と、半導体基板８２のPウェル２０４、P＋層（高濃度P型層）２０５及び２０６とで構成されるPウェル抵抗２０７とで構成することができる。
　また例えば、高抵抗素子１０１は、図１２のDに示されるように、配線層８１に形成されたスタックビア２０１による寄生抵抗と、半導体基板８２のNウェル２１１、N＋層（高濃度N型層）２１２及び２１３とで構成されるNウェル抵抗２１４とで構成することができる。
　また例えば、高抵抗素子１０１は、図１３のAに示されるように、配線層８１に形成されたスタックビア２０１による寄生抵抗のみで構成してもよい。図１３のBに示されるように、細い配線８３’とスタックビア２０１との組み合わせによる寄生抵抗で高抵抗素子１０１を構成してもよい。
　配線８３やビア８５の寄生抵抗を用いることにより、小面積で高抵抗素子１０１を実現することができる。
＜９．シールド配線への供給電位の変形例＞
　上述した例では、シールド配線としての配線８３A及び８３Bに対して、高抵抗素子１０１を介してVSS電位（例えば、GND）を供給することとした。
　しかしながら、高抵抗素子１０１を介して配線８３A及び８３Bに供給する電位は、VSS電位とは異なる電位を供給してもよい。より具体的には、VSS電位よりも高いVcom電位（Vcom＞VSS）を高抵抗素子１０１を介して配線８３A及び８３Bに供給することができる。
　図１４は、シールド配線としての配線８３A及び８３BにVSS電位を供給する場合の信号パッド配線５２Aと、出力信号SIGを出力するI/F回路１８を示している。なお、出力信号SIGは差動信号とする。
　I/F回路１８において、レギュレータ２５１によって生成されたVouth電位と、VSS電位とが、ドライバ２５２に供給される。ドライバ２５２は、VSS電位をOFF電位、Vouth電位をON電位とする差動信号である出力信号SIGを生成し、それぞれ、信号パッド配線５２Aへ出力する。このとき、半導体基板８２のVSS電位であるウェルにノイズが含まれている場合、半導体基板８２のノイズが、パッド結合容量である容量１０２を介して出力信号SIGに重畳され、ジッタとなる。
　図１５は、シールド配線としての配線８３A及び８３BにVcom電位を供給する場合の信号パッド配線５２Aと、出力信号SIGを出力するI/F回路１８を示している。
　シールド配線としての配線８３A及び８３BにVcom電位を供給した場合、半導体基板８２のVSS電位であるウェルにノイズが含まれている場合であっても、パッド結合容量である容量１０２はVcom電位に対して結合するので、半導体基板８２のノイズと分離され、ノイズが出力信号SIGに重畳されてジッタとなることはない。
　図１６は、出力信号SIGのON電位とOFF電位を、VSS電位を基準に生成するのではなく、Vcom電位を基準に生成する場合の信号パッド配線５２Aと、出力信号SIGを出力するI/F回路１８を示している。
　I/F回路１８において、レギュレータ２５１Hは、ON電位となるVouth電位を生成し、ドライバ２５２に供給する。レギュレータ２５１Lは、OFF電位となるVoutl電位を生成し、ドライバ２５２に供給する。ドライバ２５２は、Voutl電位をOFF電位、Vouth電位をON電位とする差動信号である出力信号SIGを生成し、それぞれ、信号パッド配線５２Aへ出力する。半導体基板８２のVSS電位であるウェルにノイズが含まれている場合、そのノイズは、出力信号SIGの変動とは同位相とならないため、ジッタとして出力信号SIGに重畳されてしまう。
　図１７は、出力信号SIGのON電位とOFF電位をVcom電位を基準に生成し、シールド配線としての配線８３A及び８３BにVcom電位を供給する場合の信号パッド配線５２Aと、出力信号SIGを出力するI/F回路１８を示している。
　出力信号SIGをVcom電位を基準に生成し、シールド配線としての配線８３A及び８３BにVcom電位を供給した場合、半導体基板８２のVSS電位であるウェルにノイズが含まれている場合であっても、パッド結合容量である容量１０２はVcom電位に対して結合するので、半導体基板８２のノイズと分離され、ノイズが出力信号SIGに重畳されてジッタとなることはない。
　以上のように、シールド配線としての配線８３A及び８３Bに対して、高抵抗素子１０１を介してVSS電位（例えば、GND）を供給してもよいが、VSS電位とは異なるVcom電位（Vcom＞VSS）を供給することにより、出力信号SIGにVSSノイズが重畳されることを防止することができる。信号パッド配線５２Aを、出力信号SIGの電流値を許容する限度の小さい平面積で形成したことにより、配線層８１のスペースがあき、配線８３の自由度が向上する。これを利用して、シールド配線としての配線８３A及び８３Bに対してVSS電位とは異なるVcom電位を供給することにより、パッド結合容量の充放電電荷を低減することができる。
＜１０．イメージセンサの使用例＞
　図１８は、上述の固体撮像装置１を用いたイメージセンサの使用例を示す図である。
　上述の固体撮像装置１は、イメージセンサとして、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜１１．電子機器への適用例＞
　本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール形態であってもよい。
　図１９は、本開示の技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
　図１９の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
　光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の撮像面上に結像する。固体撮像装置３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３０２として、図１の固体撮像装置１、即ち、出力信号SIGが供給される制御基板４２側の信号パッド配線５２Aの周辺にシールド配線（配線８３Aまたは８３B）を配置し、高抵抗素子１０１を介して所定の電位（VSS電位やVcom電位）を供給するようにした固体撮像装置を用いることができる。
　表示部３０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像装置３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像装置３０２として、上述した固体撮像装置１の構成を採用することで、通信インターフェースの高速化を実現することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高速化を図ることができる。
＜１２．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２１は、撮像部１２０３１の設置位置の例を示す図である。
　図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、上述した固体撮像装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、通信インターフェースを高速化しつつ、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
　また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　また、本開示の技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本開示の技術は、以下の構成を取ることができる。
（１）
　画素が形成された画素基板と、制御基板とを積層して構成され、
　前記画素基板は、外部装置との接点となるパッドを有し、
　前記制御基板は、
　　前記パッドと接続された信号パッド配線と、
　　前記信号パッド配線の周辺に配置されたシールド配線と、
　　前記シールド配線と接続された高抵抗素子と
　を有する
　固体撮像装置。
（２）
　前記シールド配線には、前記高抵抗素子を介して所定の電位が供給される
　前記（１）に記載の固体撮像装置。
（３）
　前記所定の電位は、VSS電位である
　前記（２）に記載の固体撮像装置。
（４）
　前記所定の電位は、VSS電位より高い電位である
　前記（２）に記載の固体撮像装置。
（５）
　前記シールド配線は、前記信号パッド配線と同層または下層の少なくとも一方に配置される
　前記（１）ないし（４）のいずれかに記載の固体撮像装置。
（６）
　前記高抵抗素子は、金属抵抗またはポリシリコン抵抗を含む
　前記（１）ないし（５）のいずれかに記載の固体撮像装置。
（７）
　前記高抵抗素子は、拡散抵抗を含む
　前記（１）ないし（５）のいずれかに記載の固体撮像装置。
（８）
　前記高抵抗素子は、ウェル抵抗を含む
　前記（１）ないし（５）のいずれかに記載の固体撮像装置。
（９）
　前記高抵抗素子は、スタックビアによる寄生抵抗を含む
　前記（１）ないし（８）のいずれかに記載の固体撮像装置。
（１０）
　前記高抵抗素子は、スタックビアと細い配線による寄生抵抗を含む
　前記（１）ないし（８）のいずれかに記載の固体撮像装置。
（１１）
　前記信号パッド配線は、前記パッドよりも小さい平面積を有する
　前記（１）ないし（１０）のいずれかに記載の固体撮像装置。
（１２）
　前記パッドは、前記画素の画素信号を出力する第１のパッドと、電源電圧又はグランドが供給される第２のパッドを含む
　前記（１）ないし（１１）のいずれかに記載の固体撮像装置。
（１３）
　前記第２のパッドは、前記第１のパッドよりも大きい平面積を有する
　前記（１２）に記載の固体撮像装置。
（１４）
　画素が形成された画素基板と、制御基板とを積層して構成され、
　前記画素基板は、外部装置との接点となるパッドを有し、
　前記制御基板は、
　　前記パッドに接続された信号パッド配線と、
　　前記信号パッド配線の周辺に配置されたシールド配線と、
　　前記シールド配線と接続された高抵抗素子と
　を有する固体撮像装置
　を備える電子機器。
　１　固体撮像装置，　１８　I/F回路，　２１　画素，　４１　画素基板，　４２　制御基板，　５１　パッド，　５２　パッド配線，　５２A　パッド配線，　５２B　パッド配線，　６２　半導体基板，　７１　貫通孔，　７２　パッド，　７３　ビア，　８１　配線層，　８２　半導体基板，　８３，８３A，８３B，８３C　配線，　８４　層間絶縁膜，　８５，８５A，８５B　ビア，　１０１　高抵抗素子，　１０２，１０２A，１０２B　容量，　１０３　寄生容量，　１１１　ウェル領域，　２０１　スタックビア，　２０２　金属抵抗，　２０３　拡散抵抗，　２０４　Pウェル，　２０７　Pウェル抵抗，　２１１　Nウェル，　２１４　Nウェル抵抗，　２５１　レギュレータ，　２５１H　レギュレータ，　２５１L　レギュレータ，　２５２　ドライバ，　３００　撮像装置，　３０２　固体撮像装置

Claims (14)

  1. 　画素が形成された画素基板と、制御基板とを積層して構成され、
    　前記画素基板は、外部装置との接点となるパッドを有し、
    　前記制御基板は、
    　　前記パッドと接続された信号パッド配線と、
    　　前記信号パッド配線の周辺に配置されたシールド配線と、
    　　前記シールド配線と接続された高抵抗素子と
    　を有する
    　固体撮像装置。
  2. 　前記シールド配線には、前記高抵抗素子を介して所定の電位が供給される
    　請求項１に記載の固体撮像装置。
  3. 　前記所定の電位は、VSS電位である
    　請求項２に記載の固体撮像装置。
  4. 　前記所定の電位は、VSS電位より高い電位である
    　請求項２に記載の固体撮像装置。
  5. 　前記シールド配線は、前記信号パッド配線と同層または下層の少なくとも一方に配置される
    　請求項１に記載の固体撮像装置。
  6. 　前記高抵抗素子は、金属抵抗またはポリシリコン抵抗を含む
    　請求項１に記載の固体撮像装置。
  7. 　前記高抵抗素子は、拡散抵抗を含む
    　請求項１に記載の固体撮像装置。
  8. 　前記高抵抗素子は、ウェル抵抗を含む
    　請求項１に記載の固体撮像装置。
  9. 　前記高抵抗素子は、スタックビアによる寄生抵抗を含む
    　請求項１に記載の固体撮像装置。
  10. 　前記高抵抗素子は、スタックビアと細い配線による寄生抵抗を含む
    　請求項１に記載の固体撮像装置。
  11. 　前記信号パッド配線は、前記パッドよりも小さい平面積を有する
    　請求項１に記載の固体撮像装置。
  12. 　前記パッドは、前記画素の画素信号を出力する第１のパッドと、電源電圧又はグランドが供給される第２のパッドを含む
    　請求項１に記載の固体撮像装置。
  13. 　前記第２のパッドは、前記第１のパッドよりも大きい平面積を有する
    　請求項１２に記載の固体撮像装置。
  14. 　画素が形成された画素基板と、制御基板とを積層して構成され、
    　前記画素基板は、外部装置との接点となるパッドを有し、
    　前記制御基板は、
    　　前記パッドと接続された信号パッド配線と、
    　　前記信号パッド配線の周辺に配置されたシールド配線と、
    　　前記シールド配線と接続された高抵抗素子と
    　を有する固体撮像装置
    　を備える電子機器。
PCT/JP2023/014547 2022-04-27 2023-04-10 固体撮像装置および電子機器 WO2023210324A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-072882 2022-04-27
JP2022072882 2022-04-27

Publications (1)

Publication Number Publication Date
WO2023210324A1 true WO2023210324A1 (ja) 2023-11-02

Family

ID=88518787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/014547 WO2023210324A1 (ja) 2022-04-27 2023-04-10 固体撮像装置および電子機器

Country Status (1)

Country Link
WO (1) WO2023210324A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321804A (ja) * 1997-03-14 1998-12-04 Toshiba Corp マイクロ波集積回路素子
JP2007194981A (ja) * 2006-01-20 2007-08-02 Sony Corp 物理情報取得方法および物理情報取得装置ならびに駆動装置
JP2012089739A (ja) * 2010-10-21 2012-05-10 Sony Corp 固体撮像装置及び電子機器
JP2020141397A (ja) * 2019-02-25 2020-09-03 キヤノン株式会社 半導体装置および機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321804A (ja) * 1997-03-14 1998-12-04 Toshiba Corp マイクロ波集積回路素子
JP2007194981A (ja) * 2006-01-20 2007-08-02 Sony Corp 物理情報取得方法および物理情報取得装置ならびに駆動装置
JP2012089739A (ja) * 2010-10-21 2012-05-10 Sony Corp 固体撮像装置及び電子機器
JP2020141397A (ja) * 2019-02-25 2020-09-03 キヤノン株式会社 半導体装置および機器

Similar Documents

Publication Publication Date Title
US11688747B2 (en) Solid-state imaging device and electronic apparatus
CN110383481B (zh) 固态成像装置和电子设备
US20230238404A1 (en) Solid-state imaging device and electronic apparatus
JP7370413B2 (ja) 固体撮像装置、及び電子機器
TW202015395A (zh) 固態攝像裝置及其驅動方法以及電子機器
US11863892B2 (en) Imaging unit and electronic apparatus with first and second light blocking films
US11997400B2 (en) Imaging element and electronic apparatus
JP7383633B2 (ja) 固体撮像素子、固体撮像素子パッケージ、及び、電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
US20230335656A1 (en) Photodetector
US20230013149A1 (en) Solid-state image pickup device and electronic apparatus
WO2019078291A1 (ja) 撮像装置
CN114008783A (zh) 摄像装置
WO2019207927A1 (ja) アレイアンテナ、固体撮像装置および電子機器
WO2023210324A1 (ja) 固体撮像装置および電子機器
CN118843940A (zh) 固态摄像装置和电子设备
WO2023238924A1 (ja) 半導体装置および撮像装置
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2023243222A1 (ja) 撮像装置
WO2023002592A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
US12003878B2 (en) Imaging device
WO2023132151A1 (ja) 撮像素子および電子機器
WO2022201802A1 (ja) 固体撮像装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23796070

Country of ref document: EP

Kind code of ref document: A1