CN112255532A - 一种芯片失效定位方法及夹具 - Google Patents
一种芯片失效定位方法及夹具 Download PDFInfo
- Publication number
- CN112255532A CN112255532A CN202011134272.2A CN202011134272A CN112255532A CN 112255532 A CN112255532 A CN 112255532A CN 202011134272 A CN202011134272 A CN 202011134272A CN 112255532 A CN112255532 A CN 112255532A
- Authority
- CN
- China
- Prior art keywords
- failure
- chip
- mark
- chip body
- marking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0425—Test clips, e.g. for IC's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种芯片失效定位方法及夹具,其包括转移步骤、第一次定位步骤、第一次标记步骤、第二次定位步骤与第二次标记步骤,该芯片失效定位方法能够对表面规则没有特征图形的芯片的失效点进行定位。
Description
技术领域
本发明涉及半导体芯片深层失效定位技术领域,尤其涉及一种芯片失效定位方法及夹具。
背景技术
对于失效的半导体器件的芯片,一般需要对其失效点进行切割,以便将芯片内部的结构露出来,从而方便观测和分析失效的原因。而在切割之前,首先需要确定失效点的位置。
现有技术提供的失效点定位技术一般包括以下步骤:将芯片放置在EMMI(Emission Microscope,微光显微镜)/OBIRCH(Optical Beam Induced ResistanceChange,激光束电阻异常侦测)设备上通电,从而可以显现出失效点的图像,这些是现有成熟技术,在此不予赘述。对于一般的芯片,由于其表面具有复杂的图案,我们可以根据失效点与芯片表面的图案位置关系,通过芯片表面的图案来确定失效点的确切位置,从而为切割提供失效点定位。
但是对表面没有复杂图案的MOS类半导体功率器件来说,其表面除了一条条完全一样的strip(条状或带状图案)外,并没有复杂的图案供我们定位。因此,虽然我们能获取到有失效点的图像,但是在将产品转移至切割设备进行切割时,没有标志性的参考图案作为标记,还是不能准确在芯片表面上定位失效点的确切位置。因此现有成熟的一般芯片失效点定位技术不能用于表面没有复杂图案的MOS类半导体功率器件的失效点定位。
针对半导体功率器件的芯片失效点定位,现有技术也有一些方案提供,但都不是很理想。
如中芯国际提供的CN105575867B-热点定位方法技术方案,使用背面失效定位标记方法,主要使用载物玻璃片,在载物玻璃片上进行标记,然后将载物玻璃片进行翻转到正面,然后找到正面对应位置,进行切割。此方法运动过程增加了位置偏离的可能性,其准确度不能达到很高。
另外现有的激光标记方法,是通过大功率的激光在芯片表面进行微米级深度的标记,该方法直接破坏失效区域周围的芯片结构层,导致后续无法对芯片进行其他参数的通电失效分析。
因此,现有的技术无法解决表面没有复杂图案的MOS类半导体功率器件精确而无损的失效分析。
发明内容
为了克服现有技术的不足,本发明的目的之一在于提供一种芯片失效定位方法,能够对表面规则没有特征图形的芯片的失效点进行定位。
本发明的目的之二在于提供一种夹具。
本发明的目的之一采用如下技术方案实现:
一种芯片失效定位方法,包括以下步骤:
转移步骤:将芯片本体移送至成像打标装置,并将芯片本体正反面中的一面朝向成像打标装置中微光显微镜的镜头;
第一次定位步骤:在微光显微镜的低倍镜头下对芯片本体进行加电处理,并在芯片本体朝向微光显微镜镜头的一面找到失效点;
第一次标记步骤:利用成像打标装置中打标组件在靠近所述失效点的芯片本体表面位置打下第一标记;
第二次定位步骤:在微光显微镜的高倍镜头下对芯片本体进行加电处理,找到所述第一标记,并以所述第一标记作为定位基准,找到失效点;
第二次标记步骤:利用成像打标装置中打标组件在第一标记靠近所述失效点的芯片本体表面位置打下第二标记。
进一步地,在转移步骤之前,还包括:
去除步骤:去除芯片表面模封体及表层金属,暴露出芯片本体。
进一步地,在转移步骤之前,还包括:
去除步骤:去除半导体器件背面材质至芯片背面裸露出来,将芯片背面减薄至150-200um。
进一步地,在所述转移步骤中芯片本体朝向所述微光显微镜的镜头的一面为正面。
进一步地,在所述转移步骤中芯片本体朝向所述微光显微镜的镜头的一面为背面。
进一步地,所述第一次标记步骤及所述第二次标记步骤中的打标组件采用光束诱导电阻变化组件,所述光束诱导电阻变化组件的输出功率为82~115mW。
进一步地,所述去除步骤包括模封体去除步骤,在所述模封体去除步骤中利用浓硝酸与浓硫酸的混合溶液除去芯片本体表面的模封体。
进一步地,所述去除步骤还包括金属层去除步骤,所述金属层去除步骤包括框架去除步骤与表层金属去除步骤,在所述框架去除步骤中利用浓硝酸及浓硫酸的混合溶液去除芯片本体表面框架,在所述表层金属去除步骤中利用浓盐酸除去芯片本体表层金属。
进一步地,在所述表层金属去除步骤中利用浓盐酸及过氧化氢混合溶液除去芯片本体表层金属及焊线。
进一步地,在所述表层金属去除步骤中所述浓盐酸的浓度为37%-57%,过氧化氢的浓度为35%-45%,所述浓盐酸与过氧化氢的比例为1:1,时间为3-15分钟。
进一步地,所述第一标记定位步骤之后还包括获取第一失效定位图像步骤,在所述获取第一失效定位图像步骤中,获取在微光显微镜的低倍镜头下加电后具有失效点的第一失效定位图像;所述获取第一失效定位图像步骤后,所述第一次标记步骤前还包括第一次对比步骤,在第一次对比步骤中,将芯片本体移送至成像打标装置中打标组件,打标组件将对芯片本体进行扫描并形成第一初始图像,将所述第一初始图像与第一失效定位图像进行比对,以获取第一初始图像中失效点位置。
进一步地,所述第二标记定位步骤之后还包括获取第二失效定位图像步骤,在所述获取第二失效定位图像步骤中,获取在微光显微镜的高倍镜头下加电后具有失效点及第一标记的第二失效定位图像,在所述获取第二失效定位图像步骤后,所述第二次标记步骤前还包括第二次对比步骤,在第二次对比步骤中,将芯片本体移送至成像打标装置中打标组件,打标组件将对芯片本体进行扫描并形成第二初始图像,将所述第二初始图像与第二失效定位图像进行比对,以获取第二初始图像中失效点位置。
进一步地,在所述第二次标记步骤之后还包括获取第二失效定位图像步骤,在所述获取第二失效定位图像步骤中,获取具有失效点及第二标记的第三失效定位图像。
本发明的目的之二采用如下技术方案实现:
一种用于上述深层失效定位方法的夹具,包括夹具本体,所述夹具本体上设置有用于放置芯片的第一放置部,所述第一放置部表面涂布有粘性材料,所述第一放置部采用透明材质制成。
进一步地,所述夹具本体两侧设置有定位孔,所述定位孔适于与成像打标装置中定位组件配合。
进一步地,所述夹具本体上还设置有第二放置部,所述第二放置部采用导电材料制成,所述第二放置部侧面设置有两柔性探针。
相比现有技术,本发明的有益效果在于:
本申请通过在第一次定位步骤中利用微光显微镜的低倍镜头对芯片本体进行失效检测,低倍镜头可以观测到芯片本体的全貌,从而可以确定失效点在芯片本体中的大概位置,获取失效点,然后在失效点附近的芯片表面打下第一标记,以为第二次定位步骤提供定位基准,使得操作人员能够在微光显微镜的高倍镜头下通过第一标记位置,找到失效点,并且确定失效点与第一标记的位置关系。如半导体功率器件的表面有strip,则可以在高倍镜头下看清楚失效点距离第一标记有多少个strip的距离,然后在芯片表面靠近失效点的位置打下第二标记,即在打第二标记时,可以以第一标记为基准,同时参考第一标记与第二标记之间具有的strip数量关系,在芯片表面打上第二标记,使得使用者能够在表面规则没有特征图形的芯片表面找到失效点位置。
另外,本申请的方案只在芯片表面利用激光打印一个纳米级别深度的标记,对后续芯片的其他通电参数的测试没有任何影响。
附图说明
图1为本发明的一种芯片失效定位方法的流程图;
图2为本发明的一种芯片失效定位方法中模封体去除步骤前半导体器件的示意图;
图3为本发明的一种芯片失效定位方法中模封体去除步骤前半导体器件的结构图;
图4为本发明的一种芯片失效定位方法中模封体去除步骤后半导体器件的示意图;
图5为本发明的一种芯片失效定位方法中模封体去除步骤后半导体器件的结构图;
图6为本发明的一种芯片失效定位方法中金属层去除步骤后半导体器件的示意图;
图7为本发明的一种芯片失效定位方法中金属层去除步骤后半导体器件的结构图;
图8为本发明的一种芯片失效定位方法第二次标记步骤后芯片正面的示意图;
图9为本发明的一种芯片失效定位方法第二次标记步骤后芯片背面的示意图;
图10为本发明的一种芯片失效定位方法芯片的剖视图;
图11为本发明的一种夹具的结构示意图。
图示:10、芯片本体;101、正面;102、背面;103、二氧化硅;104、硅;11、模封体;12、铜框架;13、表层金属;131、铝;132、焊锡;14、第一标记;15、第二标记;17、失效点;20、夹具本体;201、第一放置部;202、第二放置部;203、定位孔;204、柔性探针;1、模封体去除步骤;2、框架去除步骤;3、表层金属去除步骤;4、第一次定位步骤;5、第一次标记步骤;6、第二次定位步骤;7、第二次标记步骤。
具体实施方式
下面,结合附图以及具体实施方式,对本发明做进一步描述,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
本发明实施例方案的实施目的在于准确对半导体功率器件的芯片失效点进行定位。所使用的主要工具为EMMI、OBIRCH或者EMMI/OBIRCH。购置这些设备都价格不菲,因此,本申请的方案基于现有的设备,以便充分利用其性能,完成对半导体功率器件芯片的失效定位分析。
其中,微光显微镜(Emission Microscope,EMMI)是一种在芯片通电情况下通过侦测IC内部所放出光子的位置来定位失效位置的设备。
激光束电阻异常侦测(Optical Beam Induced Resistance Change,OBIRCH)以激光束在IC表面扫描,激光束的部分能量被IC吸收转化为热量,造成被扫瞄区域温度变化,若IC金属互联金属中存在缺陷或者空洞,这些区域附近的热量传导不同于其它的完整区域,则该区引起的温度变化会不同,从而造成金属电阻值改变ΔR。如果在扫描同时对互联金属施加恒定电压,则可侦测到为电流变化关系为ΔI=(ΔR/R)I。依此关系,将热引起的电阻变化和电流变化联系起来,把电流变化的大小与转为所成像的像素亮度并记录后,以像素的位置和电流发生变化时雷射扫描到的位置重迭成像。如此,就可以产生OBIRCH影像来定位缺陷。OBIRCH常用于芯片内部高阻抗及低阻抗分析及线路漏电路径分析。利用OBIRCH方法,可以有效地对电路中缺陷定位,如金属线中的空洞、通孔(via)下的空洞,通孔底部高电阻区等,也能有效的检测短路或漏电。
基于上述对现有技术以及相关设备性能的介绍,下面以具体实施例详细描述本申请的技术方案。
如图1-10所示的一种芯片失效定位方法,包括以下步骤:
去除步骤:对于检测出有故障的已经封装完的半导体功率器件,在进行失效点定位时,需要去除芯片表面模封体11及表层金属,暴露出芯片本体10。当然,本技术方案也可以用于对其他形态的芯片进行失效点定位,如还未进行封装的芯片,则可以省略此步骤。
转移步骤:将芯片本体10移送至成像打标装置,并将芯片本体10正反面中的一面朝向成像打标装置中微光显微镜的镜头;
第一次定位步骤4:在微光显微镜的低倍镜头下对芯片本体10进行加电处理,加电方式为将电线搭在芯片本体10的电源正极与电源负极上,以为芯片本体10进行供电,使得芯片本体10上的失效点在电力的作用下发热,以形成微光显微镜能够观察到的斑点,并在芯片本体10朝向微光显微镜镜头的一面找到失效点17;
第一次标记步骤5:利用成像打标装置中打标组件在靠近失效点17的芯片本体表面位置打下第一标记14;
第二次定位步骤6:在微光显微镜中使用高倍镜头下对芯片本体10进行加电处理,找到第一标记14及失效点17;具体地,在第二定位步骤中,需要记录两者的相对位置关系,包括横纵坐标的相对参考位置;
第二次标记步骤7:利用成像打标装置中打标组件在第一标记14靠近失效点17位置打下第二标记15。
本申请通过在第一次定位步骤4中利用微光显微镜的低倍镜头对芯片本体进行失效检测,低倍镜头可以观测到芯片本体的全貌,从而可以确定失效点在芯片本体中的大概位置,获取失效点17,然后在失效点17附近的芯片表面打下第一标记14,以为第二次定位步骤6提供定位基准,使得操作人员能够在微光显微镜的高倍镜头下通过第一标记14位置,找到失效点17,并且确定失效点17与第一标记14的位置关系。如半导体功率器件的表面有strip,则可以在高倍镜头下看清楚失效点17距离第一标记14有多少个strip的距离,然后在芯片表面靠近失效点17的位置打下第二标记15,即在打第二标记时,可以以第一标记为基准,同时参考第一标记与第二标记之间具有的strip数量关系,在芯片表面打上第二标记,使得使用者能够在表面规则没有特征图形的芯片表面找到失效点17位置。
优选地,本申请中第二标记15尽可能靠近失效点17,且第二标记15与失效点17之间的距离保留1-3行strip的距离,具体参照附图8。
实施例1
如图1、图8与图10所示,在转移步骤中芯片本体10朝向微光显微镜的镜头的一面为正面101,由成像打标装置对芯片的正面101进行标记,即芯片正面101标记方法,具体步骤如下:
去除步骤包括模封体去除步骤1与金属层去除步骤,在模封体去除步骤1中利用浓硝酸与浓硫酸的混合溶液除去芯片本体10表面的模封体11,模封体去除后产品如图4与图5所示。在上述步骤中浓硝酸的浓度为98%,浓硫酸的浓度为95%,浓硝酸与浓硫酸的混合比例为5:1,当然,本申请中浓硝酸及浓硝酸的浓度以及比例也可根据产品特性选取其他数值,本申请中并不限制,此外,为加快模封体去除步骤1的反应时间,本申请可对混合溶液进行加热,加热温度为140-160摄氏度,优选为150摄氏度,反应时间为3-5分钟,然后将反应后芯片取出,准备进行金属层去除。
金属层去除步骤包括框架去除步骤2与表层金属去除步骤3,在框架去除步骤2中利用浓硝酸及浓硫酸的混合溶液去除芯片本体10表面框架,其中,浓硝酸与浓硫酸的混合比例为5:4,反应时间为30-120秒,以去除芯片表面的铜框架12;作为优选,浓硝酸的浓度可为68%,浓硫酸的浓度为95%,然后,在表层金属去除步骤3中利用浓盐酸除去芯片本体10的表层金属13以及焊线,如铝131等,表层金属13去除后的芯片本体10,如图6与图7所示;此外,针对部分表面存在焊锡132的芯片本体10,还需在原有浓盐酸的基础上加入过氧化氢,以除去附着在芯片本体10表面的焊锡132,本申请中浓盐酸可采用37%-57%浓度范围内的浓盐酸,作为优选,可采用浓度为47%的浓盐酸,浓盐酸与过氧化氢的混合比例为1:1,反应时间为3-15分钟,反应后的芯片本体10通过夹具移送至成像打标装置中进行定位打标。具体步骤如下:
第一次定位步骤4:在微光显微镜的低倍镜头下对芯片本体10进行加电处理,并在芯片本体10朝向微光显微镜镜头的一面找到失效点17,并获取具有失效点17的第一失效定位图像;
然后对芯片本体10进行扫描并形成第一初始图像,将第一初始图像与第一失效定位图像进行比对,以获取第一初始图像中失效点17位置,然后打标装置在芯片本体10正面101靠近失效点17位置打下第一标记14;
对芯片本体10进行加电,然后利用微光显微镜的高倍镜头找到第一标记14位置,以通过第一标记14与失效点17的相对位置,找到失效点17,同时获取第二失效定位图像;然后,利用夹具将芯片本体10移送至打标装置下方,打标组件将对芯片本体10进行扫描并形成第二初始图像,将第二初始图像与第二失效定位图像进行比对,以获取第二初始图像中失效点17位置,然后打标装置在芯片本体10正面101靠近失效点17位置打下第二标记15;然后,将芯片本体10移送至微光显微镜下,在微光显微镜的高倍镜头下对芯片本体10进行加电处理,以显示失效点17即失效点位置,并确定失效点17与第二标记15之间的距离,获取具有失效点17及第二标记15的第三失效定位图像;使用者将芯片本体10移送至切割机如FIB(聚焦离子束,Focused Ion beam)或其他机器中,通过第三失效定位图像中失效点位置,对芯片本体10对应位置进行切割,以获取失效点剖面,并分析失效原因。
此外,如第二标记15与失效点17距离过远,可再次重复第二次定位步骤6,多次获取第二标记15,而且每一次的第二标记都以前一次的标记作为标记基础。
本申请中打标组件采用光束诱导电阻变化组件,光束诱导电阻变化组件的输出功率为82~115mW,优选地镜头采用20倍,激光强度设置为50%-70%,持续时间为15秒-25秒,以能够在芯片本体表面打上纳米级标记,而不会对芯片本体内部造成损伤,以避免芯片本体10内部电路断开,无法对芯片本体10进行加电处理;同时,本申请中第一标记14及第二标记15可采用方形或其他任意形状,以能够与芯片本体10表面的规整图像区分开来,而本申请中第一标记14与第二标记15采用正方形,其面积为40*40平方微米,微光显微镜的低倍镜头为5倍微光显微镜镜头,高倍镜头为50倍微光显微镜镜头。
具体地,本申请中成像打标装置也可为两台设备,其中一台为集成有微光显微镜,另一台集成有光束诱导电阻变化技术,即EMMI&OBIRCH机器,在设置光束诱导电阻变化技术参数时,设置激光强度为50%-70%,修改scan mode:area;resolution=40*40,Direction选择0度,点击details将机器的扫描方框拖至第一初始图像或第二初始图像中对应失效点位置附近,点击Live扫描15s-25s,优选地为20s,即利用激光在该位置进行打标,结束后恢复激光强度1%-5%,将scan mode切换为normal,再次点击live可获取标记后的图像,本申请中Direction依据要定位标记所处位置及方向选择(0,90,180,270),本实验选择0度。
实施例2
如图1、图9与图10所示,在本方案中芯片本体10朝向微光显微镜的镜头的一面为背面102,由成像打标装置对芯片的背面102进行标记,即芯片背面102标记方法,具体步骤如下:
去除步骤:去除半导体器件表面的保护层,如金属层、模封体以及陶瓷层等等,其去除方式根据去除材质的不同进行选择,如研磨、化学腐蚀或激光开封等方式,本申请中并不进行限制,只需将芯片背面减薄至150-200um即可。处理后的芯片将运输至成像打标装置中进行成像打标处理,具体步骤如下:
第一次定位步骤4:在微光显微镜的低倍镜头下对芯片本体10进行加电处理,并在芯片本体10朝向微光显微镜镜头的一面找到失效点,并获取具有失效点的第一失效定位图像;
然后将芯片本体10移送至打标装置下方,打标组件将对芯片本体10进行扫描并形成第一初始图像,将第一初始图像与第一失效定位图像进行比对,以获取第一初始图像中失效点位置,然后打标装置在芯片本体10正面101靠近失效点位置打下第一标记14,在此过程中激光将会穿过位于碳化硅或二氧化硅103背面102的硅104,并灼烧碳化硅或二氧化硅103的背面102,以在碳化硅或二氧化硅103的背面102形成第一标记14;
通过夹具将打有第一标记14的芯片本体10移送至微光显微镜下,对芯片本体10进行加电,然后利用微光显微镜的高倍镜头找到第一标记14位置,以通过第一标记14与失效点17的相对位置,找到失效点17,同时获取第二失效定位图像;然后,利用夹具将芯片本体10移送至打标装置下方,打标组件将对芯片本体10进行扫描并形成第二初始图像,将第二初始图像与第二失效定位图像进行比对,以获取第二初始图像中失效点17的位置,然后打标装置在芯片本体10的背面102靠近失效点17的位置打下第二标记15,在此过程中激光将会穿位于碳化硅或二氧化硅103背面102的硅104,并灼烧碳化硅或二氧化硅103的背面102,以在碳化硅或二氧化硅103的背面102形成第二标记15;然后,将芯片本体10移送至微光显微镜下,在微光显微镜的高倍镜头下对芯片本体10进行加电处理,以显示失效点17即失效点位置,并确定失效点17与第二标记15之间的距离,获取具有失效点17及第二标记15的第三失效定位图像;使用者将芯片本体10移送至切割机或其他机器中,通过第三失效定位图像中失效点位置,对芯片本体10对应位置进行切割,以获取失效点剖面,并分析失效原因。
此外,本申请还包括一种成像打标装置,该成像打标装置包括微光显微镜与打标组件,微光显微镜具有微光显微镜的低倍镜头与微光显微镜的高倍镜头,打标组件适于在芯片本体10表面打上标记。打标组件采用光束诱导电阻变化技术即OBIRCH,其具有5倍与20倍镜头。
使用时,使用者将去除框架以及表面金属层的芯片放置在微光显微镜下,在微光显微镜低倍镜头下对芯片本体10进行加电处理,芯片本体10的失效部位将在电力的作用下发热,并形成能够在微光显微镜下观察的热点,然后微光显微镜形成具有上述热点的第一失效定位图像;将芯片本体10移送至打标组件,在5倍OBIRCH镜头下,找到芯片本体10对应第一失效定位图像中热点位置的位置,切换到20倍OBIRCH镜头下,调节聚焦,并聚焦到所标记层,即芯片本体硅层,scan mode:normal,设置激光强度1%~5%,点击live获取清晰的OBIRCH图像,修改设置激光强度为50%~70%,修改scan mode:area;resolution=40*40;Direction选择0度。点击details将扫描方框拖到热点附近至位置,点击live扫描20s左右,以在芯片本体10对应热点附近位置打下第一标记14,扫描结束恢复激光强度1%~5%,scan mode:normal,点击live可获得第一次标记图像;然后将具有第一标记14的芯片本体10移送至微光显微镜下,在50倍微光显微镜下对芯片本体10进行加电处理,在微光显微镜形成具有热点以及第一标记14的第二失效定位图像,然后将芯片本体10移送至打标组件,在打标组件的OBIRCH镜头下,找到第一标记14,将5倍OBIRCH镜头移动至第一标记14,切换至20X OBIRCH镜头,调节聚焦,scan mode:normal,设置激光强度1%~5%,点击live获取清晰的OBIRCH图像,修改设置激光强度为50%~70%,修改scan mode:area;resolution=32*32,Direction选择0度。点击details将扫描方框拖到热点附近至位置,点击live扫描20s左右,扫描结束恢复激光强度1%~5%,scan mode:normal,点击live可获得第二次标记图像;然后将芯片本体10移送至微光显微镜,在50倍微光显微镜镜头下对芯片本体10进行加电处理,以获取具有热点及第一标记14与第二标记15的第三失效定位图像,观察第二标记15与热点之间的距离是否合适,即第二标记15与热点之间保留1-3行的距离,具体参照附图9,如符合标准,则将芯片本体10移送至下一步骤,对失效点进行切割,以获取失效点剖面信息,对失效原因进行分析,如不符合即第二标记15与热点之间的距离超出3行,则继续重复上述步骤,直至符合标准。
由于现有EMMI&OBIRCH机器的镜头是朝上拍摄的,故在对芯片本体10正面101打标时,需要将芯片本体10的正面101朝下,使得EMMI&OBIRCH机器的镜头能够获得芯片本体10的正面101图像,并在芯片本体10正面101打上标记;此外,由于芯片本体10的电源接入点以及输出点均位于芯片本体10正面101,故在为芯片本体10进行加电操作时,需要将芯片本体10的正面101朝上,以使得探针能够分别与电源接入点与输出点连接,然而,由于现有EMMI&OBIRCH机器的镜头是朝上拍摄的,故在对芯片本体10进行加电操作时,EMMI&OBIRCH机器的镜头无法获取芯片本体10表面图像,即EMMI&OBIRCH机器中的EMMI(微光显微镜)镜头无法获取具有热点的芯片本体10表面图像,故需要增加一台镜头设置在上方的EMMI机,导致在为芯片本体10表面失效点进行定位时,芯片本体10需要在两台机器上移动,而采用人手移动容易出现误差,故在此基础上,为方便芯片的移送,本申请还包括一用于夹持芯片的夹具,该夹具包括夹具本体20,夹具本体20上设置有用于放置芯片的第一放置部201,第一放置部201表面涂布有粘性材料,第一放置部201采用透明材质制成,在使用时使用者将芯片本体10的背面102粘在第一放置部201上,并使得芯片本体10对准第一放置部201中心,然后将搭载有芯片本体10的夹具放置在微光显微镜下或打标组件下,且由于第一放置部201采用透明材质制成,使用者可在EMMI&OBIRCH机器上对芯片本体10进行加电,EMMI&OBIRCH机器中的EMMI镜头能够直接获得失效点在芯片本体10背面102形成的热点,并通过OBIRCH镜头在芯片本体10背面102进行打标,激光束能够穿过透明的第一放置部201照射在芯片本体10背面102,以在芯片本体10背面102灼烧出标记。
此外,为避免出现误差,本申请在夹具本体20两侧设置有定位孔203,上述定位孔203能够与成像打标装置中定位组件配合,以避免夹具本体20出现偏移,为寻找热点或第一标记14造成困难。
同时,为夹具本体20上还设置有第二放置部202,第二放置部202采用导电材料制成,第二放置部202侧面设置有两柔性探针204,以方便为芯片本体10背面102进行加电处理,同时设置的两柔性探针204能够搭载在第一放置部201中芯片本体10正面101的电源接入点及电源输出点。
上述实施方式仅为本发明的优选实施方式,不能以此来限定本发明保护的范围,本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (16)
1.一种芯片失效定位方法,其特征在于包括以下步骤:
转移步骤:将芯片本体移送至成像打标装置,并将芯片本体正反面中的一面朝向成像打标装置中微光显微镜的镜头;
第一次定位步骤:在微光显微镜的低倍镜头下对芯片本体进行加电处理,并在芯片本体朝向微光显微镜镜头的一面找到失效点;
第一次标记步骤:利用成像打标装置中打标组件在靠近所述失效点的芯片本体表面位置打下第一标记;
第二次定位步骤:在微光显微镜的高倍镜头下对芯片本体进行加电处理,以找到所述第一标记,并以所述第一标记作为定位基准,找到失效点;
第二次标记步骤:利用成像打标装置中打标组件在第一标记靠近所述失效点的芯片本体表面位置打下第二标记。
2.如权利要求1所述的一种芯片失效定位方法,其特征在于,在转移步骤之前,还包括:
去除步骤:去除芯片表面模封体及表层金属,暴露出芯片本体。
3.如权利要求1所述的一种芯片失效定位方法,其特征在于,在转移步骤之前,还包括:
去除步骤:去除半导体器件背面材质至芯片背面裸露出来,将芯片背面减薄至150-200um。
4.如权利要求1所述的一种芯片失效定位方法,其特征在于在所述转移步骤中芯片本体朝向所述微光显微镜的镜头的一面为正面。
5.如权利要求1所述的一种芯片失效定位方法,其特征在于在所述转移步骤中芯片本体朝向所述微光显微镜的镜头的一面为背面。
6.如权利要求1所述的一种芯片失效定位方法,其特征在于:所述第一次标记步骤及所述第二次标记步骤中的打标组件采用光束诱导电阻变化组件,所述光束诱导电阻变化组件的输出功率为82~115mW。
7.如权利要求2所述的一种芯片失效定位方法,其特征在于所述去除步骤包括模封体去除步骤,在所述模封体去除步骤中利用浓硝酸与浓硫酸的混合溶液除去芯片本体表面的模封体。
8.如权利要求7所述的一种芯片失效定位方法,其特征在于:所述去除步骤还包括金属层去除步骤,所述金属层去除步骤包括框架去除步骤与表层金属去除步骤,在所述框架去除步骤中利用浓硝酸及浓硫酸的混合溶液去除芯片本体表面框架,在所述表层金属去除步骤中利用浓盐酸除去芯片本体表层金属。
9.如权利要求8所述的一种芯片失效定位方法,其特征在于:在所述表层金属去除步骤中利用浓盐酸及过氧化氢混合溶液除去芯片本体表层金属及焊线。
10.如权利要求9所述的一种芯片失效定位方法,其特征在于:在所述表层金属去除步骤中所述浓盐酸的浓度为37%-57%,过氧化氢的浓度为35%-45%,所述浓盐酸与过氧化氢的比例为1:1,时间为3-15分钟。
11.如权利要求1所述的一种芯片失效定位方法,其特征在于:所述第一标记定位步骤之后还包括获取第一失效定位图像步骤,在所述获取第一失效定位图像步骤中,获取在微光显微镜的低倍镜头下加电后具有失效点的第一失效定位图像;在所述获取第一失效定位图像步骤后,所述第一次标记步骤前还包括第一次对比步骤,在第一次对比步骤中,将芯片本体移送至成像打标装置中打标组件,打标组件将对芯片本体进行扫描并形成第一初始图像,将所述第一初始图像与第一失效定位图像进行比对,以获取第一初始图像中失效点位置。
12.如权利要求11所述的一种芯片失效定位方法,其特征在于:所述第二标记定位步骤之后还包括获取第二失效定位图像步骤,在所述获取第二失效定位图像步骤中,获取在微光显微镜的高倍镜头下加电后具有失效点及第一标记的第二失效定位图像,在所述获取第二失效定位图像步骤后,所述第二次标记步骤前还包括第二次对比步骤,在第二次对比步骤中,将芯片本体移送至成像打标装置中打标组件,打标组件将对芯片本体进行扫描并形成第二初始图像,将所述第二初始图像与第二失效定位图像进行比对,以获取第二初始图像中失效点位置。
13.如权利要求12所述的一种芯片失效定位方法,其特征在于:在所述第二次标记步骤之后还包括获取第二失效定位图像步骤,在所述获取第二失效定位图像步骤中,获取具有失效点及第二标记的第三失效定位图像。
14.一种用于权利要求1-13项中任一项所述的芯片失效定位方法的夹具,其特征在于:包括夹具本体,所述夹具本体上设置有用于放置芯片的第一放置部,所述第一放置部表面涂布有粘性材料,所述第一放置部采用透明材质制成。
15.如权利要求14所述的一种夹具,其特征在于:所述夹具本体两侧设置有定位孔,所述定位孔适于与成像打标装置中定位组件配合。
16.如权利要求14所述的一种夹具,其特征在于:所述夹具本体上还设置有第二放置部,所述第二放置部采用导电材料制成,所述第二放置部侧面设置有两柔性探针。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011134272.2A CN112255532A (zh) | 2020-10-21 | 2020-10-21 | 一种芯片失效定位方法及夹具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011134272.2A CN112255532A (zh) | 2020-10-21 | 2020-10-21 | 一种芯片失效定位方法及夹具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112255532A true CN112255532A (zh) | 2021-01-22 |
Family
ID=74263439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011134272.2A Pending CN112255532A (zh) | 2020-10-21 | 2020-10-21 | 一种芯片失效定位方法及夹具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112255532A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113486622A (zh) * | 2021-06-29 | 2021-10-08 | 海光信息技术股份有限公司 | 一种芯片的失效分析方法及装置、电子设备、存储介质 |
WO2022198882A1 (zh) * | 2021-03-25 | 2022-09-29 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
US20220310186A1 (en) * | 2021-03-25 | 2022-09-29 | Changxin Memory Technologies, Inc. | Chip detection method and device |
-
2020
- 2020-10-21 CN CN202011134272.2A patent/CN112255532A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022198882A1 (zh) * | 2021-03-25 | 2022-09-29 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
US20220310186A1 (en) * | 2021-03-25 | 2022-09-29 | Changxin Memory Technologies, Inc. | Chip detection method and device |
CN113486622A (zh) * | 2021-06-29 | 2021-10-08 | 海光信息技术股份有限公司 | 一种芯片的失效分析方法及装置、电子设备、存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112255532A (zh) | 一种芯片失效定位方法及夹具 | |
CN100420013C (zh) | 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 | |
TWI802125B (zh) | 檢查方法、檢查裝置、及標記形成方法 | |
CN107210244A (zh) | 检查装置及检查方法 | |
US7271012B2 (en) | Failure analysis methods and systems | |
US6395580B1 (en) | Backside failure analysis for BGA package | |
US6046429A (en) | Laser repair process for printed wiring boards | |
CN111123075B (zh) | 封装器件的失效分析方法 | |
US20230061399A1 (en) | Semiconductor fault analysis device and semiconductor fault analysis method | |
US6521479B1 (en) | Repackaging semiconductor IC devices for failure analysis | |
JP4596968B2 (ja) | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 | |
US7931849B2 (en) | Non-destructive laser optical integrated circuit package marking | |
US6483326B1 (en) | Localized heating for defect isolation during die operation | |
US8268669B2 (en) | Laser optical path detection | |
CN100438015C (zh) | 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 | |
Altmann et al. | Characterization and failure analysis of 3D integrated semiconductor devices—Novel tools for fault isolation, target preparation and high resolution material analysis | |
JP2006343101A (ja) | 半導体装置の不良箇所観察のためのサンプル作製方法 | |
CN112305407B (zh) | 定位测试结构失效位置和原因的方法 | |
JP2754302B2 (ja) | 電子顕微鏡観察用試料の作製方法 | |
CN115224166B (zh) | 一种用于发光器件加工过程中的防失效定位检验方法及系统 | |
Hunt et al. | Methods to Enable Fault Isolation on 2.5 D Molded Interposer Packages | |
CN113097084A (zh) | 一种暴露金属层的方法及电路修补方法 | |
JPS58151041A (ja) | リダンダンシ−装置 | |
CN117214647A (zh) | 电子器件检测方法、装置、设备、存储介质和程序产品 | |
Khoo | WLCSP Laminate Removal Using NIR Laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |