JP2006343101A - 半導体装置の不良箇所観察のためのサンプル作製方法 - Google Patents
半導体装置の不良箇所観察のためのサンプル作製方法 Download PDFInfo
- Publication number
- JP2006343101A JP2006343101A JP2005139613A JP2005139613A JP2006343101A JP 2006343101 A JP2006343101 A JP 2006343101A JP 2005139613 A JP2005139613 A JP 2005139613A JP 2005139613 A JP2005139613 A JP 2005139613A JP 2006343101 A JP2006343101 A JP 2006343101A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- defective portion
- sample
- defective
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
【課題】
少ない工程数で短時間に平面TEMサンプルを作製できるようにする。
【解決手段】
半導体集積回路のシリコン基板の裏面側から不良箇所を特定し、その不良箇所を含む領域のシリコン基板を選択的に薄膜化し、シリコン基板の裏面側から、不良箇所を含む矩形領域の周囲に収束イオンビームにより溝を形成して中央部に不良箇所を含む小片を形成する。次にその小片の1つの側面に対し斜め方向から収束イオンビームを照射して小片を切り離すとともに、溝により形成されるシリコン基板の穴内で、その切り離された小片を前記側面の方向に倒す。そして、前記側面とは反対側の側面が上を向くようにシリコン基板を傾け、上を向いた側面に対し垂直方向から収束イオンビームを照射して不良箇所を含む薄膜状の薄片に切り出すことにより、表面に配線層が形成された半導体集積回路から不良箇所を含む平面TEMサンプルを作製する。
【選択図】 図16
少ない工程数で短時間に平面TEMサンプルを作製できるようにする。
【解決手段】
半導体集積回路のシリコン基板の裏面側から不良箇所を特定し、その不良箇所を含む領域のシリコン基板を選択的に薄膜化し、シリコン基板の裏面側から、不良箇所を含む矩形領域の周囲に収束イオンビームにより溝を形成して中央部に不良箇所を含む小片を形成する。次にその小片の1つの側面に対し斜め方向から収束イオンビームを照射して小片を切り離すとともに、溝により形成されるシリコン基板の穴内で、その切り離された小片を前記側面の方向に倒す。そして、前記側面とは反対側の側面が上を向くようにシリコン基板を傾け、上を向いた側面に対し垂直方向から収束イオンビームを照射して不良箇所を含む薄膜状の薄片に切り出すことにより、表面に配線層が形成された半導体集積回路から不良箇所を含む平面TEMサンプルを作製する。
【選択図】 図16
Description
本発明は、半導体装置の不良箇所を切り出して透過型電子顕微鏡(以下、TEMという)用のサンプルを作製する方法に関するものである。
シリコン基板に形成された半導体集積回路を実装した超LSIシリコンデバイス等が不良品となることがある。不良の原因となる不良がどこにあって、その不良が何であるかを確かめる必要がある。
デバイスの故障解析において、昨今の半導体プロセスの多層配線化、プロセスの微細化と複雑化により、不良箇所の観察にTEM観察が不可欠となっている。
デバイスの故障解析において、昨今の半導体プロセスの多層配線化、プロセスの微細化と複雑化により、不良箇所の観察にTEM観察が不可欠となっている。
TEM観察では電子線が透過できるように薄膜化されたサンプルを作製する必要がある。例えば、加速電圧が200kVの電子線でTEM観察ができるようにするには、観察する部分のサンプルの厚さとして0.1・m程度にまで薄膜化する必要がある。そのようなTEM観察用のサンプルを作製する方法として、収束イオンビーム(以下、FIBという)を用いて不良箇所を含む部分を切り出す方法がいくつか提案されている(特許文献1〜3参照。)。
第1の方法は、シリコン基板上に金属等の配線層やシリコン酸化膜等の層間絶縁膜が多層に形成された半導体集積回路中に存在する不良個所の周辺にマーキングすることにより、不良個所を特定化し、TEM観察における観察対象部分側の表面のその観察対象部分の周囲を鏡面研磨により除去した後、シリコン基板の裏面側からディンプル加工をして不良箇所部分を薄膜化してサンプルとする(特許文献1参照。)。その方法は、不良箇所に対して試料を平面的に切り出す、いわゆる平面TEMサンプルの作製方法である。
第2の方法は、半導体集積回路の表面をFIBで走査して表面から放出される二次電子を検出器で検出し、得られる二次電子像から不良箇所を検出した後、その不良箇所を含む領域をマイクロサンプリング法により摘出し、この摘出試料片を薄片化加工してTEM観察用サンプルとする(特許文献2参照。)。
第3の方法は、低圧チャンバー内でFIBにより半導体集積回路の表面側からサンプルを切り出し、その切り出したサンプルをサンプルホルダーへ移送して取り付けた後に、さらにFIBにより薄膜化してTEM用サンプルとする(特許文献3参照。)。
第2と第3の方法は、不良箇所に対して試料を断面的に切り出す、いわゆる断面TEMサンプルの作製方法である。
第2と第3の方法は、不良箇所に対して試料を断面的に切り出す、いわゆる断面TEMサンプルの作製方法である。
そのような薄膜化されたサンプルを作製する前段階として、不良がシリコン基板とその表面に形成された配線層のうちのどこにあるのかを正確に特定する作業が必要になる。
不良箇所を検出する方法として、OBIC(Optical Beam Induced Current)法、OBIRCH(Optical Beam Induced Resistance Change)法、PEMS(Photo Emission Micro Scopy:フォトエミッション顕微鏡解析)法などが知られている。
OBIC法とOBIRCH法は対象となるデバイスに定電圧を印加した状態でレーザビームで被観察箇所を走査しながら照射し、走査領域の各点に対応した表示画面上の位置に電流変化を輝度の変化として表示する。OBIC法はシリコン基板中での電流変化を検出するものであり、可視レーザ(例えば波長623.8nm)を使用する。OBIRCH法は配線の温度上昇に伴なう抵抗変化を検出するものであり、可視レーザ(例えば波長623.8nm)又は近赤外レーザ(波長1300nm)を使用する。
PEMS法は対象となるデバイスに電圧を印加したときに発生する発光現象を検出する方法である。不良として接合リークや絶縁膜破壊があると、電圧を印加するとその不良に電界が集中してホットキャリアが発生し、そのホットキャリアが再結合するときに光を放出するので、その光を検出することにより不良の位置を特定することができる。
不良箇所の特定をデバイスの表面側から行なう方法と裏面側から行なう方法があるが、表面側から不良箇所を特定しようとすると、例えば配線間からのもれ発光が生じる可能性があるので、不良箇所の正確な特定ができない場合がある。
裏面側から不良箇所を特定する場合、シリコン基板の厚さが例えば15μm程度と厚いと分解能が低下し、位置精度が悪くなる。また、仮に不良箇所を特定できたとしても、TEM観察用のサンプルを裏面側から切り出して作成しようとすると、シリコン基板が厚いほど加工時間が長くなる。
特許第3485707号公報
特開2001−217290号公報
特開2004−228076号公報
第1の方法では、不良箇所はちょうど鏡面研磨により形成される傾斜面に存在し、しかもその不良箇所の位置のサンプルの厚さがTEM観察に適した厚さになる必要があるが、不良箇所を所望の位置にくるように加工することは容易ではない。
第2、第3の方法のように、マイクロサンプリング法などにより小片試料を切り出してサンプルホルダーに装着した後にFIBにより薄膜化してTEM用サンプルに加工する方法は、サンプルを移送するために工程数が多くなって時間がかかる。場合によっては、試料小片を一度FIB装置の外部に出して作業をした後、再びFIB装置に戻して加工をするというような煩わしさもある。
第2、第3の方法のように、マイクロサンプリング法などにより小片試料を切り出してサンプルホルダーに装着した後にFIBにより薄膜化してTEM用サンプルに加工する方法は、サンプルを移送するために工程数が多くなって時間がかかる。場合によっては、試料小片を一度FIB装置の外部に出して作業をした後、再びFIB装置に戻して加工をするというような煩わしさもある。
また、第2、第3の方法のように、断面TEMサンプルを作製する場合、不良箇所の特定が正確でない場合や不良箇所が微小領域である場合には、薄膜サンプル内に不良箇所を含めることが困難なことがある。
本発明は少ない工程数で短時間に平面TEMサンプルを作製できるようにすることを目的とするものである。
本発明は少ない工程数で短時間に平面TEMサンプルを作製できるようにすることを目的とするものである。
本発明のサンプル作製方法は、以下の工程を備えて、表面に配線層が形成された半導体集積回路から不良箇所を含む平面TEMサンプルを作製する。
(A)半導体集積回路のシリコン基板の裏面側から不良箇所を特定し、その不良箇所を含む領域のシリコン基板を選択的に薄膜化する工程、
(B)前記シリコン基板の裏面側から、不良箇所を含む矩形領域の周囲に収束イオンビームにより溝を形成して中央部に不良箇所を含む小片を形成する工程、
(C)前記小片の1つの側面に対し斜め方向から収束イオンビームを照射して前記小片を切り離すとともに、前記溝により形成されるシリコン基板の穴内で、その切り離された小片を前記側面の方向に倒す工程、
(D)前記側面とは反対側の側面が上を向くように前記シリコン基板を傾ける工程、及び
(E)上を向いた前記側面に対し垂直方向から収束イオンビームを照射して不良箇所を含む薄膜状の薄片に切り出す工程。
(A)半導体集積回路のシリコン基板の裏面側から不良箇所を特定し、その不良箇所を含む領域のシリコン基板を選択的に薄膜化する工程、
(B)前記シリコン基板の裏面側から、不良箇所を含む矩形領域の周囲に収束イオンビームにより溝を形成して中央部に不良箇所を含む小片を形成する工程、
(C)前記小片の1つの側面に対し斜め方向から収束イオンビームを照射して前記小片を切り離すとともに、前記溝により形成されるシリコン基板の穴内で、その切り離された小片を前記側面の方向に倒す工程、
(D)前記側面とは反対側の側面が上を向くように前記シリコン基板を傾ける工程、及び
(E)上を向いた前記側面に対し垂直方向から収束イオンビームを照射して不良箇所を含む薄膜状の薄片に切り出す工程。
工程(E)において薄片に切り出す前に、上を向いた前記側面上で薄片に切り出される部分を含んでシリコン基板に至る領域にカーボン保護膜を選択的に堆積して前記小片を前記穴内で固定することが好ましい。
切り出す前記薄片の厚さは0.1〜0.4μmが適当である。
切り出す前記薄片の厚さは0.1〜0.4μmが適当である。
工程(A)は以下の工程を含むことが好ましい。
(A1)シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄膜化する工程、
(A2)その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
(A3)前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
(A4)前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程(A3)で薄膜化する部分のシリコン基板厚さを測定する工程、及び
(A5)前記シリコン基板の裏面側から不良箇所を示すマークを設ける工程。
(A1)シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄膜化する工程、
(A2)その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
(A3)前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
(A4)前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程(A3)で薄膜化する部分のシリコン基板厚さを測定する工程、及び
(A5)前記シリコン基板の裏面側から不良箇所を示すマークを設ける工程。
前記薄片を切り出す薄膜化部分にはシリコン基板が残存し、その残存したシリコン基板内に不良箇所が存在しているものとすることができる。その場合、薄膜化部分に残存させるシリコン基板の厚さは2〜5μmが適当である。
また、薄膜化部分にシリコン基板が残存しなくなるまで異方性ウエットエッチングを行なうことにより薄片を切り出す薄膜化部分にはシリコン基板が残存せず、シリコン基板表面の配線層内に不良箇所が存在しているようにすることもできる。
工程(B)から(E)を1台の収束イオンビーム装置内で連続的に行なうようにすることもできる。
工程(B)から(E)を1台の収束イオンビーム装置内で連続的に行なうようにすることもできる。
本発明のサンプル作製方法は、不良箇所を含む小片をシリコン基板の穴内で倒し、その状態で薄膜状の薄片に加工してTEMサンプルとするので、試料台を傾斜後連続的にその場で加工が行なえ、少ない工程数で、短時間で平面TEMサンプルを作製することができる。
工程(E)において薄片に切り出す前にカーボン保護膜を選択的に堆積して小片を穴内で固定するようにすれば、より安定してTEMサンプルを作製することができる。
工程(E)において薄片に切り出す前にカーボン保護膜を選択的に堆積して小片を穴内で固定するようにすれば、より安定してTEMサンプルを作製することができる。
小片を切り出す部分のシリコン基板の厚さを部分的に薄くすれば、シリコン基板全体の機械強度を維持できるとともに、小片を切り出すための加工時間が短かくてすむ。
また、薄膜化部分のシリコン基板を除去した後に小片を切り出し、平面TEMサンプルを作製するようにすれば、配線層内に不良箇所が存在している場合にも対処することができるようになる。
また、薄膜化部分のシリコン基板を除去した後に小片を切り出し、平面TEMサンプルを作製するようにすれば、配線層内に不良箇所が存在している場合にも対処することができるようになる。
次に図面を参照して本発明を詳細に説明する。
図1は本発明により平面TEMサンプルを作製するための前処理として不良箇所を特定し、シリコン基板を部分的に薄膜化する前処理を概略的に表わしたものである。
(A)まず、実装された半導体集積回路装置で不良とされたもののシリコン基板2の裏面側から研磨し、シリコン基板2の厚さが100μm程度になるまで薄膜化する。ここで、配線層4が形成されている側をパターン面側又は表面側といい、その反対側を裏面側という。このときの厚さは研磨時間により調製することができ、実際の測定を行なう場合は、赤外線顕微鏡を用い、シリコン基板2の表面側と裏面側の両面に焦点を合わせたときの焦点移動距離、又はシリコン基板2を透過する赤外線強度に基づいて測定する。シリコン基板2の厚さが100μm程度であれば機械的強度を維持することができる。
図1は本発明により平面TEMサンプルを作製するための前処理として不良箇所を特定し、シリコン基板を部分的に薄膜化する前処理を概略的に表わしたものである。
(A)まず、実装された半導体集積回路装置で不良とされたもののシリコン基板2の裏面側から研磨し、シリコン基板2の厚さが100μm程度になるまで薄膜化する。ここで、配線層4が形成されている側をパターン面側又は表面側といい、その反対側を裏面側という。このときの厚さは研磨時間により調製することができ、実際の測定を行なう場合は、赤外線顕微鏡を用い、シリコン基板2の表面側と裏面側の両面に焦点を合わせたときの焦点移動距離、又はシリコン基板2を透過する赤外線強度に基づいて測定する。シリコン基板2の厚さが100μm程度であれば機械的強度を維持することができる。
次に、OBIC法、OBIRCH法又はPEMS法により不良箇所6を検出する。不良箇所6はここでは配線層4側にあるように示しているが、シリコン基板2側にある場合もある。
不良箇所6の位置を特定したときにシリコン基板2の裏面にその位置を示すマークをレーザなどにより付ける。マークは例えば、シリコン基板2の裏面側からみて、検出した不良箇所6の真上に位置する様に配置する。
不良箇所6の位置を特定したときにシリコン基板2の裏面にその位置を示すマークをレーザなどにより付ける。マークは例えば、シリコン基板2の裏面側からみて、検出した不良箇所6の真上に位置する様に配置する。
(B)特定した不良箇所6を含む領域に対し、シリコン基板2の裏面側からレーザ光7により凹部を形成する穴掘り加工を行う。8aは形成された穴であり、穴の深さは70μm程度が適当である。
(C)次に、基板全体をKOH水溶液又はTMAH水溶液に浸し、異方性ウエットエッチングを行なう。このアルカリ溶液によるウエットエッチングは耐エッチング層によるマスクを形成しなくてもレーザにより加工された穴8aから進行し、シリコン基板が(100)面をもつ場合、エッチングは斜め方向に進行して開口部に向かって広がる開口8bを形成する。
ウエットエッチングは時間により制御し、薄膜化部分に残存するシリコン基板2の厚さはレーザ光を照射し、その部分に干渉縞が現われるまで行なう。レーザ光としてはHe−Neレーザ又は近赤外レーザ光を用いると、干渉縞が現われた時点で薄膜化部に残存するシリコン基板の厚さは10μm以下で、照射した光の波長に対応したものとなる。
ウエットエッチングと干渉縞の観察は干渉縞が現われるまで交互に繰り返して行う。
ウエットエッチングと干渉縞の観察は干渉縞が現われるまで交互に繰り返して行う。
干渉縞が現れた段階のシリコン基板の厚さよりさらに薄くする場合は、ウエットエッチングを所定の時間続ける。ウエットエッチングエッチング速度は条件を設定すれば正確に求めることができるので、時間によって残りのシリコン基板の厚さを制御することができる。
その段階で再度OBIC法、OBIRCH法又はPEMS法により不良箇所6の位置を検出する。不良箇所6の位置の特定は、工程(A)でも行なっているが、工程(C)の方が薄膜化部のシリコン基板2の厚さが薄くなっているので正確に求めることができる。この段階で不良箇所6の位置を特定する為にレーザなどによりマークを付する。この場合のマークはシリコン基板2の裏面側からみて、検出した不良箇所6の前後、左右を挟む4点とし、その4点のマークの中心に不良箇所6が位置するように配置する。更に、マークを付した後、不良箇所6の位置を再度OBIC法、OBIRCH法又はPEMS法により認し、不良箇所6の位置が最初につけた4点のマークの中心位置からずれている場合は、不良箇所6が4点のマークの中心位置にくるようにマークの位置を修正する。
工程(C)で不良箇所6が検出されたときはその不良箇所6はシリコン基板側にあることを意味する。すなわち、工程(C)での薄膜化部のシリコン基板厚さを2〜5μmとしておくと、不良箇所を検出する方法で可視レーザ光を照射すると、可視レーザ光は拡散層には到達するが、配線層までは到達しないので、ここで検出される不良箇所はシリコン基板側の不良となるのである。
(D)もし、工程(C)の段階で不良箇所が検出されなかった場合は、シリコン基板側には不良箇所はなかったことになる。
そこで、さらにウエットエッチングを続け、薄膜化部に残存するシリコン基板2がなくなるまで行なう。シリコン基板2の表面には酸化膜が形成されているので、酸化膜がエッチングのストッパ層として働き、酸化膜が露出した段階でウエットエッチングは自動的に停止する。8cはこのように酸化膜が露出するまでエッチングが進んだときの薄膜化部の開口を表わす。
そこで、さらにウエットエッチングを続け、薄膜化部に残存するシリコン基板2がなくなるまで行なう。シリコン基板2の表面には酸化膜が形成されているので、酸化膜がエッチングのストッパ層として働き、酸化膜が露出した段階でウエットエッチングは自動的に停止する。8cはこのように酸化膜が露出するまでエッチングが進んだときの薄膜化部の開口を表わす。
工程(D)の段階までいっても、シリコン基板2で開口8cが設けられているのは薄膜化部に限定された部分的なものであるので、シリコン基板2のほとんどの部分は100μm程度の厚さを維持しており、なお機械的強度を維持することができ、しかも配線層が残存している。そこで、再びOBIC法、OBIRCH法又はPEMS法により不良箇所の検出とその位置の特定を行なう。
このように調製されたシリコン基板2は、本発明によりさらにその不良箇所をFIBにより切り出してTEM観察用のサンプルとする。その詳細は後で述べるが、その前に前処理方法についてさらに詳細に説明する。
(前処理方法1)
(1)シリコン基板を裏面側から研磨する工程である。
図2は不良と判定された半導体集積回路装置であり、裏面側からシリコン基板チップの裏面を露出させた状態を示している。デバイスの表面側は実装されたままとしておき、電気的に動作させることが可能な状態を維持する。露出したシリコン基板を裏面側から均一に研磨し、シリコン基板全体の厚さを150μm程度とする。
(1)シリコン基板を裏面側から研磨する工程である。
図2は不良と判定された半導体集積回路装置であり、裏面側からシリコン基板チップの裏面を露出させた状態を示している。デバイスの表面側は実装されたままとしておき、電気的に動作させることが可能な状態を維持する。露出したシリコン基板を裏面側から均一に研磨し、シリコン基板全体の厚さを150μm程度とする。
(2)不良箇所を検出し特定する工程である。
図3(A)は赤外顕微鏡により裏面側から表面側のパターンを観察した状態を示している。倍率は5倍である。(B)は倍率を20倍に拡大した状態、(C)はさらに倍率を上げて100倍とした状態である。
不良箇所の検出はPEMS法又はOBIRCH法により行ない、その位置の特定を行なう。ここではPEMS法により、基板に3.0V程度の電圧を印加し、レーザ光を照射して不良個所を発光させた。図中に円で囲まれた領域が不良箇所が存在する領域である。
不良箇所を特定するために、シリコン基板の裏面にレーザによりマークを付ける。
図3(A)は赤外顕微鏡により裏面側から表面側のパターンを観察した状態を示している。倍率は5倍である。(B)は倍率を20倍に拡大した状態、(C)はさらに倍率を上げて100倍とした状態である。
不良箇所の検出はPEMS法又はOBIRCH法により行ない、その位置の特定を行なう。ここではPEMS法により、基板に3.0V程度の電圧を印加し、レーザ光を照射して不良個所を発光させた。図中に円で囲まれた領域が不良箇所が存在する領域である。
不良箇所を特定するために、シリコン基板の裏面にレーザによりマークを付ける。
(3)不良箇所の存在する領域のみを薄膜化する工程である。
そのために、図4(A)に示されるように、不良箇所を含む領域(薄膜化部分)をシリコン基板の裏面側から短波長レーザで凹部を形成するように加工し、その後アルカリ水溶液でウエットエッチングを行う。ウエットエッチングはレーザ加工した部分に選択的に進行する。
そのために、図4(A)に示されるように、不良箇所を含む領域(薄膜化部分)をシリコン基板の裏面側から短波長レーザで凹部を形成するように加工し、その後アルカリ水溶液でウエットエッチングを行う。ウエットエッチングはレーザ加工した部分に選択的に進行する。
レーザ加工はPEMS装置に付属の装置で行なってもよく、別のレーザ装置で行なってもよい。別のレーザ装置を使用する場合は、PEMS装置と座標を共通化して加工する位置を特定する。レーザ加工のレーザとしては、例えば波長が248nmの短波長レーザを使用し、パワーを25J/cm2として、穴の開口の大きさを60μm×60μmとした。短波長レーザはシリコン基板に吸収されやすく、シリコン基板を加工しても表側へのパターン面への影響はない。
ウエットエッチング液のアルカリ水溶液としてはTMAH水溶液又はKOH水溶液を使用し、85℃に温調して40分間程度行なった。ウエットエッチングは斜め方向に進行し、穴の中心部のシリコン基板が薄くなる。アルカリ水溶液によるエッチングでもパターン面は損傷しない。
薄層化部の残存シリコン基板の厚さは、図4(B)の画像のようにHe−Neレーザ(波長632.8nm)や、図4(C)の画像のような赤外線カメラ(波長1100nm)の観察で干渉縞の有無で判断する。
シリコン基板のエッチングと干渉縞の観察を繰り返して干渉縞が現われるまでエッチングを行なう。エッチングレートほぼ1.5〜2.0μm/分であった。
シリコン基板のエッチングと干渉縞の観察を繰り返して干渉縞が現われるまでエッチングを行なう。エッチングレートほぼ1.5〜2.0μm/分であった。
図5は薄膜化部のシリコン基板の残存板厚を示している。このデータは中心部の板厚を0.2μm程度になるまでエッチングを行なったときの薄膜化部の厚さの測定結果である。中心部で板厚が最も薄く、両側で斜め方向に厚さが厚くなるような開口部となるようにウエットエッチングが進行していることを示している。この形状により干渉縞が観察される。
光の干渉縞による厚さ測定とSEMの加速電圧によるパターン観察の結果に基づいてシリコン基板の板厚の測定できる範囲を図6に示している。
波長が632.8nmのHe−Neレーザ光で薄膜化部分のシリコン基板を観察すると8.5μm以下から干渉縞が現れる。また、波長が1100nmの赤外線で薄膜化部分のシリコン基板を観察すると4.5μm以下から干渉縞が現れる。もし、これらの2つの波長で観察をすると、632.8nmで干渉縞が現れ、1100nmで現れない場合は4.5〜8.5μmの厚さの範囲にあると言える。
波長が632.8nmのHe−Neレーザ光で薄膜化部分のシリコン基板を観察すると8.5μm以下から干渉縞が現れる。また、波長が1100nmの赤外線で薄膜化部分のシリコン基板を観察すると4.5μm以下から干渉縞が現れる。もし、これらの2つの波長で観察をすると、632.8nmで干渉縞が現れ、1100nmで現れない場合は4.5〜8.5μmの厚さの範囲にあると言える。
SEMで加速電圧を変えながらシリコン基板を観察すると、例えば、30KeVでは2.2μmの厚さを透通して表面のパターンが観察できる。加速電圧を下げるとSi基板を透過する距離が短くなる。
干渉縞観察とSEM観察を組みあわせるとシリコン基板の厚さを10μm以下で測定することができる。例えば、波長の1100nmで干渉縞が現れ、SEM観察の加速電圧30KeVでパターンが観察できない場合は、2.2〜4.5μmにあると言える。
干渉縞観察とSEM観察を組みあわせるとシリコン基板の厚さを10μm以下で測定することができる。例えば、波長の1100nmで干渉縞が現れ、SEM観察の加速電圧30KeVでパターンが観察できない場合は、2.2〜4.5μmにあると言える。
図7はSEMで表面側のパターンを観察した状態を示したものである。図7(A),(B)の2つの画像はサンプルとしてシリコン基板の厚さが徐々に変化するように作製したものであり、各図の左側の厚さが厚く右側に向かって薄くなっている。図7(A)は加速電圧を20keVとし、図7(B)は加速電圧を30keVとしたときのシリコン基板の裏面側から表面のパターンを観察した画像である。加速電圧を高くする方が見える範囲が広くなっており、透過する電子の距離が長くなることを示している。
図8はFIBでシリコン基板断面を観察した状態を示したものである。測定の結果シリコン基板の厚さは約3μmであった。この試料は632.8nmのレーザ光でも1100nmの赤外線でも干渉縞が観察されており、シリコン基板の厚さは4.5μm以下であると判断することができ、FIBでの測定結果と一致している。
(4)薄膜化部のシリコン基板厚さを4μmまで薄くした状態で再度不良箇所の検出と特定を行なう工程である。
図9の再下段の画像はデバイス全体の底面側を示したものである。そのすぐ上側の画像は薄膜化部を含む領域を拡大して示したものであり、さらに上側の図は薄膜化部を拡大したものであり、最上段の画像はさらに拡大した赤外顕微鏡による画像である。薄膜化部を4μmまで薄膜化しても薄膜化部はシリコン基板全体から見ればごく一部の部分であるので機械的強度は維持されており、表面に配線層が残っているので電気的特性も維持されている。
この段階でPEMS法により再度不良箇所の検出と特定を行なう。
図9の再下段の画像はデバイス全体の底面側を示したものである。そのすぐ上側の画像は薄膜化部を含む領域を拡大して示したものであり、さらに上側の図は薄膜化部を拡大したものであり、最上段の画像はさらに拡大した赤外顕微鏡による画像である。薄膜化部を4μmまで薄膜化しても薄膜化部はシリコン基板全体から見ればごく一部の部分であるので機械的強度は維持されており、表面に配線層が残っているので電気的特性も維持されている。
この段階でPEMS法により再度不良箇所の検出と特定を行なう。
(5)マーキング工程である。
不良箇所を含む領域を中心に、FIBによりTEM用のサンプルを切り出すときに探しやすいようでレーザでマークをつける。マーキングはPEMS付属のレーザで行なってもよく、別のレーザ装置で行ってもよい。別の装置を使用する場合は座標を共通化して特定する。マーキングのためのレーザのパワーは1.1J/cm2、マークの深さは0.03μm程度であった。
不良箇所を含む領域を中心に、FIBによりTEM用のサンプルを切り出すときに探しやすいようでレーザでマークをつける。マーキングはPEMS付属のレーザで行なってもよく、別のレーザ装置で行ってもよい。別の装置を使用する場合は座標を共通化して特定する。マーキングのためのレーザのパワーは1.1J/cm2、マークの深さは0.03μm程度であった。
マーキングを行なってもシリコン基板の裏面であるため表面側の配線層には影響がなく、再度電気的に不良個所を特定できるので、もし初めに行なったマーキングのマークと不良箇所の位置がずれていればここで修正することができる。図10(A)の画像は工程(2)の段階で行なったマーク(黒い4つの点)であり、図10(B)の画像は修正した後のマークである。マークは不良個所が中心にくるように位置を修正する。
(6)本発明は、このように調製されたシリコン基板を用いて、TEM観察できるように、FIB法でサンプルの切り出しを行なう方法であり、その内容は後で詳細に説明するが、ここに示したような(1)から(5)の工程によりシリコン基板の裏面側から不良箇所のある位置を特定し、その状態から連続的にFIB加工により切り出しを行えば作業性が向上する。切り出しを行う部分は薄く加工されているので、裏面側から加工しても位置精度が高く、加工時間も表面側からの加工と変わりがない。図11に示されるように四角く切り出し、その上面に平行に切断して薄膜状のサンプルとすれば平面TEMサンプルとなり、その上面に垂直方向に切断して薄膜状のサンプルとすれば断面TEM観察用のサンプルとなる。
(前処理方法2)
前処理方法1は不良個所の検出と特定をPEMS法により行なった。この前処理方法2ではOBIC法により不良箇所の検出と特定を行なう。
前処理方法1と同様に薄膜化部の底部のシリコン基板の厚さが2〜5μmになるまでウエットエッチングを行なう。
前処理方法1は不良個所の検出と特定をPEMS法により行なった。この前処理方法2ではOBIC法により不良箇所の検出と特定を行なう。
前処理方法1と同様に薄膜化部の底部のシリコン基板の厚さが2〜5μmになるまでウエットエッチングを行なう。
その後、不良箇所を特定するために裏面側からOBIC法で観察を行なう。図12の下側の画像は薄膜化部の底部のレーザ画像であり、上側の画像は裏面側からのOBIC像である。裏面側であっても薄膜化された部分であるためOBIC電流の変化を観察することができる。この段階でOBIC電流の変化が観察されれば、その不良はゲートリークか接合リークと考えられる。
もしこの段階でOBIC電流の変化が観察されない場合はシリコン基板側には不良箇所はないと判断し、薄膜化部の残りのシリコン基板をウエットエッチングにより除去する。ウエットエッチングは先に使用したアルカリ水溶液を用いる。薄膜化部の残りのシリコン基板は5μm以下となっているので、短時間でシリコン基板の残存部がなくなる。
図13は薄膜化部の底部のシリコン基板がなくなった状態の光学顕微鏡画像である。薄膜化部の底部に表面側のパターンが観察される。
この状態でOBIRCH観察を行なう。もしここでOBIRCH電流の変化が観察されれば、配線層に不良があったことがわかる。その不良は配線間の高抵抗、断線又はショートと考えられる。
OBIRCH観察により不良箇所を検出したときは、シリコン基板の裏面側からレーザによりマークをつけてその位置を特定する。
この状態でOBIRCH観察を行なう。もしここでOBIRCH電流の変化が観察されれば、配線層に不良があったことがわかる。その不良は配線間の高抵抗、断線又はショートと考えられる。
OBIRCH観察により不良箇所を検出したときは、シリコン基板の裏面側からレーザによりマークをつけてその位置を特定する。
(実施例)
前処理方法1,2により不良箇所の位置を特定したシリコン基板に対し、薄膜化部の不良箇所を含む領域を切り出して平面TEMサンプルを作製する方法の実施例を説明する。
(1)ここでは、薄膜化部の底部にシリコン基板が4μmの厚さで残存しているものを用意する。そのシリコン基板の中に不良箇所が存在するものとする。
前処理方法1,2により不良箇所の位置を特定したシリコン基板に対し、薄膜化部の不良箇所を含む領域を切り出して平面TEMサンプルを作製する方法の実施例を説明する。
(1)ここでは、薄膜化部の底部にシリコン基板が4μmの厚さで残存しているものを用意する。そのシリコン基板の中に不良箇所が存在するものとする。
(2)裏面側からカーボン保護膜を堆積した後、シリコン基板の裏面側からFIB加工により、不良箇所を含む矩形領域の周囲に溝を形成することにより小片を切り出す。カーボン保護膜の厚さは1μm程度である。カーボン保護膜を堆積するのは、FIBを使うと常にビームが出ているので必要なところを保護するためであり、さらにカーボンは導電性であるためチャージアップを防ぐ。
切り出す小片は10μm×10μm×10μm程度とする。切り出す位置は不良箇所を特定したマークに基づいて決定し、その立方体の中央に不良箇所があるように切り出す。図14(A)は薄膜化部を示したものであり、(B)はその拡大図である。切り出す小片を上から見た状態で示しており、4辺をA,B,C,Dとし、その4辺で囲まれた面が上面であり、それぞれの辺に対応する側面をA面、B面、C面、D面とする。最終的に切り出すTEM観察用のサンプルは、上面に平行で、厚さが0.1〜0.4μmの薄膜状のものとする。C面は薄膜化の位置を決めるパターンを見る面となるため、特に丁寧に仕上げる。(C)はC方向から見た状態である。(B)の○印は加工個所を示したマーキングの後である。
この状態では、小片はまだその基端部においてシリコン基板につながっている。
この状態では、小片はまだその基端部においてシリコン基板につながっている。
(3)C面仕上げの後、A面の基端部の位置で、A面に対し45度方向からこの小片を切断するようにイオンビームを照射する。C面にはイオンビームは照射しない。このイオンビーム照射により、この小片はシリコン基板から切断され、小片を切り出した溝により形成された穴内でA面の方向に倒れる。
図15はA面に対するイオンビーム照射により小片の基端部が切断され、小片がA面の方向に倒れた状態を示している。図15(A)はA方向から観察した画像、図15(B)はB方向から観察した画像であり、倒れた角度φは45〜60°になる。図15(C)はC面方向から観察した画像であり、平面加工面であるC面が斜め上を向いた状態となる。
(4)次に、C面が上を向くようにシリコン基板を45°程度傾ける。その状態で、C面上で薄片に切り出される部分を含んでシリコン基板に至る領域にカーボン保護膜を選択的に堆積して小片を穴内でシリコン基板に固定する。このときのカーボン保護膜の選択的堆積は、FIB装置内でカーボンを含むガスを供給し、所定の位置にFIBを照射することにより、FIB照射位置にカーボンが選択的に堆積する。図16はカーボン保護膜を堆積した状態を表わしている。
シリコン基板の穴内で倒されてカーボン保護膜により固定された小片を図17から図18に示されるように、その穴内にある状態で薄膜状態のTEM観察用サンプルに加工する。図17は欠陥箇所を中心にして、FIBによりC面に垂直方向にイオンビームを照射し、厚さが0.6μm程度の薄片に加工した状態である。
その後、その薄片をFIBによりさらに薄膜化して0.1〜0.4μm程度の薄片にし、図18に示されるようにその薄片の両側と底辺をFIBにより切断して平面TEM観察用のサンプルとする。
作成されたサンプルはピックアップ法により取り出されてTEM装置に装着されて観察される。
作成されたサンプルはピックアップ法により取り出されてTEM装置に装着されて観察される。
本発明は不良と判定された半導体集積回路のシリコン基板を加工して不良箇所を特定し、TEMで観察するためのサンプルを作製するのに利用することができる。
2 シリコン基板
4 配線層
6 不良箇所
7 レーザ光
8a レーザ加工により形成された穴
8b,8c ウエットエッチングにより形成された開口
4 配線層
6 不良箇所
7 レーザ光
8a レーザ加工により形成された穴
8b,8c ウエットエッチングにより形成された開口
Claims (8)
- 以下の工程を備えて、表面に配線層が形成された半導体集積回路から不良箇所を含む透過型電子顕微鏡用サンプルを作製するサンプル作製方法。
(A)半導体集積回路のシリコン基板の裏面側から不良箇所を特定し、その不良箇所を含む領域のシリコン基板を選択的に薄膜化する工程、
(B)前記シリコン基板の裏面側から、不良箇所を含む矩形領域の周囲に収束イオンビームにより溝を形成して中央部に不良箇所を含む小片を形成する工程、
(C)前記小片の1つの側面に対し斜め方向から収束イオンビームを照射して前記小片を切り離すとともに、前記溝により形成されるシリコン基板の穴内で、その切り離された小片を前記側面の方向に倒す工程、
(D)前記側面とは反対側の側面が上を向くように前記シリコン基板を傾ける工程、及び
(E)上を向いた前記側面に対し垂直方向から収束イオンビームを照射して不良箇所を含む薄膜状の薄片に切り出す工程。 - 前記工程(E)において薄片に切り出す前に、上を向いた前記側面上で薄片に切り出される部分を含んでシリコン基板に至る領域にカーボン保護膜を選択的に堆積して前記小片を前記穴内で固定する請求項1に記載のサンプル作製方法。
- 切り出す前記薄片の厚さは0.1〜0.4μmである請求項1又は2に記載のサンプル作製方法。
- 前記工程(A)は以下の工程を含む請求項1から3のいずれかに記載のサンプル作製方法。
(A1)シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄層化する工程、
(A2)その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
(A3)前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
(A4)前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程(A3)で薄膜化する部分のシリコン基板厚さを測定する工程、及び
(A5)前記シリコン基板の裏面側から不良箇所を示すマークを設ける工程。 - 前記薄片を切り出す薄膜化部分にはシリコン基板が残存しており、その残存したシリコン基板内に不良箇所が存在している請求項4に記載のサンプル作製方法。
- 前記薄膜化部分に残存させるシリコン基板の厚さは2〜5μmである請求項5に記載のサンプル作製方法。
- 前記薄膜化部分にシリコン基板が残存しなくなるまで異方性ウエットエッチングを行なうことにより前記薄片を切り出す薄膜化部分にはシリコン基板が残存せず、シリコン基板表面の配線層内に不良箇所が存在している請求項4に記載のサンプル作製方法。
- 前記工程(B)から(E)を1台の収束イオンビーム装置内で連続的に行なう請求項1から7のいずれかに記載のサンプル作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005139613A JP2006343101A (ja) | 2005-05-11 | 2005-05-12 | 半導体装置の不良箇所観察のためのサンプル作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138215 | 2005-05-11 | ||
JP2005139613A JP2006343101A (ja) | 2005-05-11 | 2005-05-12 | 半導体装置の不良箇所観察のためのサンプル作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006343101A true JP2006343101A (ja) | 2006-12-21 |
Family
ID=37640185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005139613A Pending JP2006343101A (ja) | 2005-05-11 | 2005-05-12 | 半導体装置の不良箇所観察のためのサンプル作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006343101A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006343100A (ja) * | 2005-05-11 | 2006-12-21 | Ricoh Co Ltd | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 |
CN102590086A (zh) * | 2011-12-31 | 2012-07-18 | 宁波江丰电子材料有限公司 | 圆形阳极的取样方法和检测方法 |
CN114324412A (zh) * | 2021-11-16 | 2022-04-12 | 上海华力集成电路制造有限公司 | Tem制样方法 |
-
2005
- 2005-05-12 JP JP2005139613A patent/JP2006343101A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006343100A (ja) * | 2005-05-11 | 2006-12-21 | Ricoh Co Ltd | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 |
JP4596968B2 (ja) * | 2005-05-11 | 2010-12-15 | 株式会社リコー | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 |
CN102590086A (zh) * | 2011-12-31 | 2012-07-18 | 宁波江丰电子材料有限公司 | 圆形阳极的取样方法和检测方法 |
CN114324412A (zh) * | 2021-11-16 | 2022-04-12 | 上海华力集成电路制造有限公司 | Tem制样方法 |
CN114324412B (zh) * | 2021-11-16 | 2024-06-11 | 上海华力集成电路制造有限公司 | Tem制样方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11315756B2 (en) | Fiducial design for tilted or glancing mill operations with a charged particle beam | |
US9941096B2 (en) | Glancing angle mill | |
JP5719494B2 (ja) | 電子ビームを用いた表面下の画像化 | |
US10101246B2 (en) | Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis | |
TW200826144A (en) | Focused ion beam apparatus and sample section forming and thin-piece sample preparing methods | |
JP4483583B2 (ja) | Soiウェーハの検査方法、解析装置、soiウェーハの製造方法 | |
JP4596968B2 (ja) | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 | |
JP2006343101A (ja) | 半導体装置の不良箇所観察のためのサンプル作製方法 | |
JP2002228562A (ja) | 透過型電子顕微鏡の試料作製方法 | |
US11069509B1 (en) | Method and system for backside planar view lamella preparation | |
US6252227B1 (en) | Method for sectioning a semiconductor wafer with FIB for viewing with SEM | |
JP3684943B2 (ja) | ビーム走査形検査装置 | |
JP2010271117A (ja) | 試料の加工方法および試料の作製方法 | |
KR20050033699A (ko) | 투과전자현미경 분석용 시편의 제작 방법 | |
KR20050112261A (ko) | 투과전자현미경 분석용 시편의 제작 방법. | |
JP5446510B2 (ja) | 半導体装置の製造方法及び半導体装置の管理方法 | |
Maitra et al. | Microstructural Investigation and Serial Section Tomography on ASIC Chips for Assurance Through Reverse Engineering Applications | |
KR100552560B1 (ko) | 주사 전자현미경 분석용 시편 제조방법 | |
JP2003166918A (ja) | 半導体単結晶中の結晶欠陥観察用試料の作製方法 | |
KR0165332B1 (ko) | 반도체 장치의 결함 분석방법 | |
JP2016218040A (ja) | 電子顕微鏡用試料及びその作製方法 | |
JPH05121500A (ja) | 半導体装置の故障解析方法 | |
US20120175726A1 (en) | Semiconductor device | |
JPH0456240A (ja) | 集積回路の故障解析方法 | |
JPS63198348A (ja) | 膨れ層膜の膜種判定方法 |