JP4596968B2 - 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 - Google Patents
半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 Download PDFInfo
- Publication number
- JP4596968B2 JP4596968B2 JP2005139518A JP2005139518A JP4596968B2 JP 4596968 B2 JP4596968 B2 JP 4596968B2 JP 2005139518 A JP2005139518 A JP 2005139518A JP 2005139518 A JP2005139518 A JP 2005139518A JP 4596968 B2 JP4596968 B2 JP 4596968B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- thickness
- defective portion
- defective
- identifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/245—Detection characterised by the variable being measured
- H01J2237/24571—Measurements of non-electric or non-magnetic variables
- H01J2237/24578—Spatial variables, e.g. position, distance
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Weting (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
裏面から観察箇所を特定した場合、赤外線観察から表面パターンを認識し、表面からそのパターンを探して(例えばCADナビゲーション)、加工箇所を決める。その際、表面側を開口するには、サンプル強度の問題から裏面側の開口部分を閉じる必要があり、再度の裏面からの電気的な箇所特定は困難になる。
不良箇所の特定を高精度に行なうためにはシリコン基板の厚さは薄い方が好ましい。一般にシリコン基板の表面側から拡散層が形成され、例えば深い拡散層としてウエルの深さを考えると、ウエルは通常1.5〜2.0μmの深さに形成される。基板中の不良は拡散層で発生すると考えられることから、シリコン基板の厚さを拡散層の深さよりも薄くすることは適当ではない。そのため不良箇所の特定を行なうためのシリコン基板の最適な厚さは2〜5μmとなる。
本発明は半導体集積回路が形成されたシリコン基板を裏面側から部分的に精度よく薄くすることによって不良箇所を精度よく特定できるようにすることを目的とするものである。
(A)シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄膜化する工程、
(B)その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
(C)前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
(D)前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程(C)で薄膜化する部分のシリコン基板厚さを測定する工程。
そのような電気的特性の検出を含む測定方法として、OBIC法、OBIRCH法又はPEMS法を採用することができる。
そのような赤外線を用いる測定工程として、その薄膜化部分のシリコン基板の両面に赤外線顕微鏡の焦点を合わせたときの焦点移動距離、又はその薄膜化部分のシリコン基板を透過する透過赤外線強度に基づいて測定する工程とすることができる。この段階の厚さ測定は高精度である必要はなく、赤外線を用いる測定方法によって10μm程度までは測定することができる。
干渉縞が現われてからさらに所定時間の異方性ウエットエッチング工程を行なって薄膜化部分に所定厚さのシリコン基板を残存させるようにしてもよい。
レーザ加工はシリコンの吸光係数の大きい短波長レーザ光を使用するのが好ましい。短波長レーザ光はシリコン基板に吸収されて表側にある配線層に到達するのを防ぐことができ、それにより配線層に損傷を与えるのを防ぐことができる。
シリコン基板中の不良を検出する一方法はOBIC法であり、シリコン基板の裏面側から検出を行なう。
シリコン基板中の不良を検出する他の方法はPEMS法であり、シリコン基板の裏面側から検出を行なう。
PN接合リーク箇所又はゲート酸化膜リーク箇所を検出し、かつ精度よく位置を特定するためには、薄膜化部分に残存させるシリコン基板の厚さは2〜5μmであることが好ましい。
配線層内の不良を検出する方法はOBIRCH法であり、シリコン基板の裏面側から検出を行なう。
シリコン基板中の不良箇所の検出をOBIC法で行ない、配線層内の不良箇所の検出をOBIRCH法で行ない、それらの検出をともに可視レーザ光を用いて行なうとともに、それらの不良箇所の検出を1台の装置で行なうようにすることができる。
さらに、電気的特性の検出が可能である為、初めのマーキング後にそのマークの位置を修正するようにすれば、不良箇所特定の位置精度が一層向上する。
シリコン基板を加工するのにレーザ加工を使用し、しかもシリコンの吸光係数の大きい短波長レーザ光を使用するようにすれば、表側にある配線層に損傷を与えるのを防ぐことができる。
波長の異なる2つのレーザ光を使用すると薄層化部分のシリコン基板の厚さの測定精度がより向上する。
異方性ウエットエッチング工程と厚さ測定を、干渉縞が現われるまで、さらにはSEM観察により表面側のパターンが観察できるようになるまで、交互に繰り返すことにより、又は干渉縞が現われてからさらに所定時間の異方性ウエットエッチング工程を行なって薄膜化部分に所定厚さのシリコン基板を残存させるようにすることにより、薄膜化部分のシリコン基板厚さを容易に所定の厚さに加工することができる。
シリコン基板中の不良箇所の検出をOBIC法で行ない、配線層内の不良箇所の検出をOBIRCH法で行ない、それらの検出をともに可視レーザ光を用いて行なうとともに、それらの不良箇所の検出を1台の装置で行なうようにすれば、1台の装置内で連続して作業を続けることができて作業性が向上する。
図1は本発明を概略的に表わしたものである。
(A)まず、実装された半導体集積回路装置で不良とされたもののシリコン基板2の裏面側から研磨し、シリコン基板2の厚さが100μm程度になるまで薄膜化する。ここで、配線層4が形成されている側をパターン面側又は表面側といい、その反対側を裏面側という。このときの厚さは研磨時間により調製することができ、実際の測定を行なう場合は、赤外線顕微鏡を用い、シリコン基板2の表面側と裏面側の両面に焦点を合わせたときの焦点移動距離、又はシリコン基板2を透過する赤外線強度に基づいて測定する。シリコン基板2の厚さが100μm程度であれば機械的強度を維持することができる。
不良箇所6の位置を特定したときにシリコン基板2の裏面にその位置を示すマークをレーザ光などにより付ける。この場合のマークは不良箇所6の真上に付する。
ウエットエッチングと干渉縞の観察は干渉縞が現われるまで交互に繰り返して行う。
そこで、さらにウエットエッチングを続け、薄膜化部に残存するシリコン基板2がなくなるまで行なう。シリコン基板2の表面には酸化膜が形成されているので、酸化膜がエッチングのストッパ層として働き、酸化膜が露出した段階でウエットエッチングは自動的に停止する。8cはこのように酸化膜が露出するまでエッチングが進んだときの薄層化部の開口を表わす。
そのようなサンプルの切り出しには、特許文献2又は3に記載されているようなFIBを用いたマイクロサンプリング法により実行することができる。また、後で詳細に説明する方法により行なうこともできる。
以下に、さらに詳細な実施例を示す。
(1)シリコン基板を裏面側から研磨する工程である。
図2は不良と判定された半導体集積回路装置であり、裏面側からシリコン基板チップの裏面を露出させた状態を示している。デバイスの表面側は実装されたままとしておき、電気的に動作させることが可能な状態を維持する。露出したシリコン基板を裏面側から均一に研磨し、シリコン基板全体の厚さを150μm程度とする。
図3(A)は赤外顕微鏡により裏面側から表面側のパターンを観察した状態を示している。倍率は5倍である。(B)は倍率を20倍に拡大した状態、(C)はさらに倍率を上げて100倍とした状態である。
不良箇所の検出はPEMS法又はOBIRCH法により行ない、その位置の特定を行なう。ここではPEMS法により、基板に3.0V程度の電圧を印加し、レーザ光を照射して不良個所を発光させた。図中に円で囲まれた領域が不良箇所が存在する領域である。
不良箇所を特定するために、シリコン基板の裏面にレーザによりマークを付ける。
そのために、図4(A)に示されるように、不良箇所を含む領域(薄膜化部分)をシリコン基板の裏面側から短波長レーザで凹部を形成するように加工し、その後アルカリ水溶液でウエットエッチングを行う。ウエットエッチングはレーザ加工した部分に選択的に進行する。
シリコン基板のエッチングと干渉縞の観察を繰り返して干渉縞が現われるまでエッチングを行なう。エッチングレートほぼ1.5〜2.0μm/分であった。
波長が632.8nmのHe−Neレーザ光で薄層化部分のシリコン基板を観察すると8.5μm以下から干渉縞が現れる。また、波長が1100nmの赤外線で薄膜化部分のシリコン基板を観察すると4.5μm以下から干渉縞が現れる。もし、これらの2つの波長で観察をすると、632.8nmで干渉縞が現れ、1100nmで現れない場合は4.5〜8.5μmの厚さの範囲にあると言える。
干渉縞観察とSEM観察を組みあわせるとシリコン基板の厚さを10μm以下で測定することができる。例えば、波長の1100nmで干渉縞が現れ、SEM観察の加速電圧30KeVでパターンが観察できない場合は、2.2〜4.5μmにあると言える。
図9の再下段の画像はデバイス全体の底面側を示したものである。そのすぐ上側の画像は薄膜化部を含む領域を拡大して示したものであり、さらに上側の図は薄膜化部を拡大したものであり、最上段の画像はさらに拡大した赤外顕微鏡による画像である。薄膜化部を4μmまで薄膜化しても薄膜化部はシリコン基板全体から見ればごく一部の部分であるので機械的強度は維持されており、表面に配線層が残っているので電気的特性も維持されている。
この段階でPEMS法により再度不良箇所の検出と特定を行なう。
不良箇所を含む領域を中心に、FIBによりTEM用のサンプルを切り出すときに探しやすいようにレーザでマークをつける。マーキングはPEMS付属のレーザで行なってもよく、別のレーザ装置で行ってもよい。別の装置を使用する場合は座標を共通化して特定する。マーキングのためのレーザのパワーは1.1J/cm2、マークの深さは0.03μm程度であった。
実施例1は不良個所の検出と特定をPEMS法により行なった。この実施例2ではOBIC法により不良箇所の検出と特定を行なう。
実施例1と同様に薄膜化部の底部のシリコン基板の厚さが2〜5μmになるまでウエットエッチングを行なう。
この状態でOBIRCH観察を行なう。もしここでOBIRCH電流の変化が観察されれば、配線層に不良があったことがわかる。その不良は配線間の高抵抗、断線又はショートと考えられる。
OBIRCH観察により不良箇所を検出したときは、シリコン基板の裏面側からレーザによりマークをつけてその位置を特定する。
実施例1,2により不良箇所の位置を特定したシリコン基板に対し、薄膜化部の不良箇所を含む領域を切り出して平面TEMサンプルを作製する方法を説明する。
(1)ここでは、本発明により、薄膜化部の底部にシリコン基板が4μmの厚さで残存しているものを用意する。そのシリコン基板の中に不良箇所が存在するものとする。
この状態では、小片はまだその基端部においてシリコン基板につながっている。
作成されたサンプルはピックアップ法により取り出されてTEM装置に装着されて観察される。
4 配線層
6 不良箇所
7 レーザ光
8a レーザ加工により形成された穴
8b,8c ウエットエッチングにより形成された開口
Claims (21)
- 表面に配線層が形成され半導体集積回路が構成されたシリコン基板を、以下の工程を備えて部分的に薄膜化するシリコン基板加工方法。
(A)シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄膜化する工程、
(B)その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
(C)前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
(D)前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程(C)で薄膜化する部分のシリコン基板厚さを測定する工程。 - 不良箇所を特定する工程(B)は電気的特性の検出を含む測定方法である請求項1に記載のシリコン基板加工方法。
- 前記測定方法はOBIC法、OBIRCH法及びPEMS法からなる群から選ばれたいずれかの測定方法である請求項2に記載のシリコン基板加工方法。
- 工程(C)での薄膜化工程は、レーザ加工による穴掘り加工と、その後に行なわれるアルカリ水溶液による異方性ウエットエッチング工程を含む請求項1から3のいずれかに記載のシリコン基板加工方法。
- 工程(D)での薄膜化部分のシリコン基板厚さ測定は、前記干渉縞が現われる前のその薄膜化部分のシリコン基板厚さを、赤外線を用いて測定する工程を含んでいる請求項1から4のいずれかに記載のシリコン基板加工方法。
- 赤外線を用いる前記測定工程は、その薄膜化部分のシリコン基板の両面に赤外線顕微鏡の焦点を合わせたときの焦点移動距離、又はその薄膜化部分のシリコン基板を透過する透過赤外線強度に基づいて測定する工程である請求項5に記載のシリコン基板加工方法。
- 工程(D)での前記干渉縞による厚さ測定のために波長の異なるレーザ光を使用する請求項1から6のいずれかに記載のシリコン基板加工方法。
- 工程(D)での薄膜化部分のシリコン基板厚さ測定は、前記干渉縞生成と、前記シリコン基板の裏面側からSEMにより前記薄膜化部分の表側のパターンが観察できたときの電子の加速エネルギーとから行なう工程を含んでいる請求項1から9のいずれかに記載のシリコン基板加工方法。
- 工程(C)での異方性ウエットエッチング工程と工程(D)での厚さ測定を、前記干渉縞が現われるまで、又はSEMにより薄膜化部分の表側のパターンが観察できるまで交互に繰り返す請求項4に記載のシリコン基板加工方法。
- 工程(C)での異方性ウエットエッチング工程と工程(D)での厚さ測定を、前記干渉縞が現われるまで交互に繰り返した後、前記干渉縞が現われてからさらに所定時間の異方性ウエットエッチング工程を行なって前記薄膜化部分に所定厚さのシリコン基板を残存させる請求項4に記載のシリコン基板加工方法。
- 前記レーザ加工はシリコンの吸光係数の大きい短波長レーザ光を使用する請求項4から10のいずれかに記載のシリコン基板加工方法。
- 前記アルカリ溶液はKOH水溶液、TMAH水溶液、EDP水溶液、NaOH水溶液又はNH4OH水溶液である請求項4,9又は10に記載のシリコン基板加工方法。
- 請求項1から12のいずれかに記載のシリコン基板加工方法により前記薄膜化部分に光の干渉縞が現われるとともに、シリコン基板の表面側に形成されている拡散層の深さよりも厚く、かつシリコン基板の裏面側から可視レーザ光が拡散層に到達できる厚さにシリコン基板を残存させるようにシリコン基板を加工する工程と、その後、シリコン基板中の不良を検出して位置を特定する工程と、を含む半導体装置の不良箇所特定方法。
- シリコン基板中の不良を検出する方法はOBIC法であり、シリコン基板の裏面側から検出を行なう請求項13に記載の不良箇所特定方法。
- シリコン基板中の不良を検出する方法はPEMS法であり、シリコン基板の裏面側から検出を行なう請求項13に記載の不良箇所特定方法。
- 前記薄膜化部分に残存させるシリコン基板の厚さは2〜5μmである請求項13から15のいずれかに記載の不良箇所特定方法。
- 特定した不良箇所にその箇所を示すマークを前記シリコン基板の裏面側に付するマーキング工程を含む請求項13から16に記載の半導体装置の不良箇所特定方法。
- 不良箇所を特定する工程を再度行ない、前記マークの位置を修正する工程を含む請求項17に記載の半導体装置の不良箇所特定方法。
- シリコン基板中の不良を検出して特定する前記工程において不良が検出されなかった場合に、前記薄膜化部分にシリコン基板が残存しなくなるまで異方性ウエットエッチングを行なった後、シリコン基板の表面に形成されている配線層内の不良を検出して位置を特定する工程をさらに備えた請求項13から18のいずれかに記載の不良箇所特定方法。
- 配線層内の不良を検出する方法はOBIRCH法であり、シリコン基板の裏面側又は表面側から検出を行なう請求項19に記載の不良箇所特定方法。
- シリコン基板中の不良箇所の検出をOBIC法で行ない、配線層内の不良箇所の検出をOBIRCH法で行ない、それらの検出をともに可視レーザ光を用いて行なうとともに、それらの不良箇所の検出を1台の装置で行なう請求項13に記載の不良箇所特定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005139518A JP4596968B2 (ja) | 2005-05-11 | 2005-05-12 | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 |
US11/431,743 US7682844B2 (en) | 2005-05-11 | 2006-05-10 | Silicon substrate processing method for observing defects in semiconductor devices and defect-detecting method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005138161 | 2005-05-11 | ||
JP2005139518A JP4596968B2 (ja) | 2005-05-11 | 2005-05-12 | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006343100A JP2006343100A (ja) | 2006-12-21 |
JP4596968B2 true JP4596968B2 (ja) | 2010-12-15 |
Family
ID=37448843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005139518A Expired - Fee Related JP4596968B2 (ja) | 2005-05-11 | 2005-05-12 | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7682844B2 (ja) |
JP (1) | JP4596968B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009069242A (ja) * | 2007-09-11 | 2009-04-02 | Nippon Zeon Co Ltd | グリッド偏光フィルムの製造方法 |
JP4358889B1 (ja) * | 2008-06-27 | 2009-11-04 | 日本エレクトロセンサリデバイス株式会社 | ウエーハ欠陥検査装置 |
JP6255255B2 (ja) * | 2014-01-27 | 2017-12-27 | 株式会社ディスコ | 光デバイスの加工方法 |
JP2017075791A (ja) * | 2015-10-13 | 2017-04-20 | 富士通株式会社 | 方法及び装置 |
CN107863303A (zh) * | 2017-11-02 | 2018-03-30 | 德淮半导体有限公司 | 缺陷检测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209155A (ja) * | 1994-01-13 | 1995-08-11 | Jeol Ltd | 試料作製装置及び方法 |
JPH09189649A (ja) * | 1996-01-09 | 1997-07-22 | Oki Electric Ind Co Ltd | 透過型電子顕微鏡用の平面サンプルの作製方法及びその透過型電子顕微鏡による欠陥測定方法 |
JP2002246339A (ja) * | 2000-11-15 | 2002-08-30 | Hitachi Ltd | 半導体装置の製造方法 |
JP2006343101A (ja) * | 2005-05-11 | 2006-12-21 | Ricoh Co Ltd | 半導体装置の不良箇所観察のためのサンプル作製方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5334540A (en) * | 1991-11-14 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | OBIC observation method and apparatus therefor |
US5540810A (en) * | 1992-12-11 | 1996-07-30 | Micron Technology Inc. | IC mechanical planarization process incorporating two slurry compositions for faster material removal times |
JP2861849B2 (ja) * | 1994-08-31 | 1999-02-24 | 日本電気株式会社 | 半導体集積回路チップ上の配線試験方法及びその装置 |
JP3751062B2 (ja) | 1996-01-22 | 2006-03-01 | 株式会社リコー | 断面tem観察用試料ホルダー及びそれを備えたtem装置 |
US5814885A (en) * | 1997-04-28 | 1998-09-29 | International Business Machines Corporation | Very dense integrated circuit package |
US6069366A (en) * | 1998-03-30 | 2000-05-30 | Advanced Micro Devices, Inc. | Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit |
US6081334A (en) * | 1998-04-17 | 2000-06-27 | Applied Materials, Inc | Endpoint detection for semiconductor processes |
JP4090657B2 (ja) | 2000-02-01 | 2008-05-28 | 株式会社日立製作所 | プローブ装置 |
JP2003188223A (ja) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | 結晶欠陥の顕在化方法、評価用半導体装置の製造方法、結晶欠陥の評価方法及び、評価用半導体装置 |
US6955930B2 (en) * | 2002-05-30 | 2005-10-18 | Credence Systems Corporation | Method for determining thickness of a semiconductor substrate at the floor of a trench |
US6921719B2 (en) * | 2002-10-31 | 2005-07-26 | Strasbaugh, A California Corporation | Method of preparing whole semiconductor wafer for analysis |
NL1022426C2 (nl) | 2003-01-17 | 2004-07-26 | Fei Co | Werkwijze voor het vervaardigen en transmissief bestralen van een preparaat alsmede deeltjes optisch systeem. |
TWI255339B (en) * | 2004-12-23 | 2006-05-21 | Powerchip Semiconductor Corp | Method of applying micro-protection in defect analysis |
US7697146B2 (en) * | 2005-02-24 | 2010-04-13 | Dcg Systems, Inc. | Apparatus and method for optical interference fringe based integrated circuit processing |
-
2005
- 2005-05-12 JP JP2005139518A patent/JP4596968B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-10 US US11/431,743 patent/US7682844B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209155A (ja) * | 1994-01-13 | 1995-08-11 | Jeol Ltd | 試料作製装置及び方法 |
JPH09189649A (ja) * | 1996-01-09 | 1997-07-22 | Oki Electric Ind Co Ltd | 透過型電子顕微鏡用の平面サンプルの作製方法及びその透過型電子顕微鏡による欠陥測定方法 |
JP2002246339A (ja) * | 2000-11-15 | 2002-08-30 | Hitachi Ltd | 半導体装置の製造方法 |
JP2006343101A (ja) * | 2005-05-11 | 2006-12-21 | Ricoh Co Ltd | 半導体装置の不良箇所観察のためのサンプル作製方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060264005A1 (en) | 2006-11-23 |
JP2006343100A (ja) | 2006-12-21 |
US7682844B2 (en) | 2010-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11315756B2 (en) | Fiducial design for tilted or glancing mill operations with a charged particle beam | |
KR100329322B1 (ko) | 투과형전자현미경용의평면샘플의제작방법및그투과형전자현미경에의한결합측정방법 | |
JP5719494B2 (ja) | 電子ビームを用いた表面下の画像化 | |
KR19980079829A (ko) | 기판을 통한 플립 칩 집적회로의 검사 방법 | |
CN103675358A (zh) | 用于基底的非原位分析的系统和方法 | |
JP4596968B2 (ja) | 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法 | |
US20050236583A1 (en) | Method and apparatus for determining thickness of a semiconductor substrate at the floor of a trench | |
CN103926264A (zh) | 栅氧化层失效点的定位方法 | |
US20210063319A1 (en) | Method for semiconductor wafer inspection and system thereof | |
TW201333457A (zh) | 用於次表面缺陷再檢測之樣本之準備的系統與方法 | |
JP2006343101A (ja) | 半導体装置の不良箇所観察のためのサンプル作製方法 | |
JP2003203959A (ja) | 半導体ウェーハ表層結晶欠陥観察用試料とその作製方法 | |
JPH083768A (ja) | 平面tem試料作成方法 | |
JP2754302B2 (ja) | 電子顕微鏡観察用試料の作製方法 | |
JP2010271117A (ja) | 試料の加工方法および試料の作製方法 | |
JP7468402B2 (ja) | サンプル作成方法 | |
JP5446510B2 (ja) | 半導体装置の製造方法及び半導体装置の管理方法 | |
JP2009276300A (ja) | 試料加工方法および試料加工プログラム | |
Maitra et al. | Microstructural Investigation and Serial Section Tomography on ASIC Chips for Assurance Through Reverse Engineering Applications | |
JP2003166918A (ja) | 半導体単結晶中の結晶欠陥観察用試料の作製方法 | |
KR101275943B1 (ko) | 전자 빔을 이용한 표면 아래 이미징 | |
CN116718602A (zh) | 一种失效定位及失效分析方法 | |
Yong | Color guided top down analysis on memory device | |
JPH11219992A (ja) | 半導体素子の評価装置および評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |