JP4596968B2 - Silicon substrate processing method and defective portion identification method for observing defective portion of semiconductor device - Google Patents
Silicon substrate processing method and defective portion identification method for observing defective portion of semiconductor device Download PDFInfo
- Publication number
- JP4596968B2 JP4596968B2 JP2005139518A JP2005139518A JP4596968B2 JP 4596968 B2 JP4596968 B2 JP 4596968B2 JP 2005139518 A JP2005139518 A JP 2005139518A JP 2005139518 A JP2005139518 A JP 2005139518A JP 4596968 B2 JP4596968 B2 JP 4596968B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- thickness
- defective portion
- defective
- identifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/245—Detection characterised by the variable being measured
- H01J2237/24571—Measurements of non-electric or non-magnetic variables
- H01J2237/24578—Spatial variables, e.g. position, distance
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Weting (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体装置の不良箇所を観察することができるようにするために、シリコン基板を加工する方法と、その不良箇所を特定する方法に関するものである。 The present invention relates to a method for processing a silicon substrate and a method for identifying the defective portion so that the defective portion of the semiconductor device can be observed.
シリコン基板に形成された半導体集積回路を実装した超ＬＳＩシリコンデバイス等が不良品となることがある。不良の原因となる不良がどこにあって、その不良が何であるかを確かめる必要がある。 A VLSI silicon device mounted with a semiconductor integrated circuit formed on a silicon substrate may be a defective product. It is necessary to ascertain where the defect causing the defect is and what the defect is.
不良箇所の観察には透過型電子顕微鏡（以下、ＴＥＭという）が使用される。ＴＥＭ観察では電子線が透過できるように薄層化されたサンプルを作製する必要がある。例えば、加速電圧が２００ｋＶの電子線でＴＥＭ観察ができるようにするには、観察する部分のサンプルの厚さとして０．１・ｍ前後にまで薄層化する必要がある。そのようなＴＥＭ観察用のサンプルを作製する方法として、収束イオンビーム（ＦＩＢという）を用いて不良を含む部分を切り出す方法がいくつか提案されている(特許文献１〜３参照。)。 A transmission electron microscope (hereinafter referred to as TEM) is used for observing the defective portion. In TEM observation, it is necessary to prepare a thinned sample so that an electron beam can be transmitted. For example, in order to enable TEM observation with an electron beam having an acceleration voltage of 200 kV, it is necessary to reduce the thickness of the sample to be observed to about 0.1 · m. As a method for manufacturing such a sample for TEM observation, several methods for cutting out a portion including a defect using a focused ion beam (referred to as FIB) have been proposed (see Patent Documents 1 to 3).
そのような薄膜化されたサンプルを作製する前段階として、不良がシリコン基板とその表面に形成された配線層のうちのどこにあるのかを正確に特定する作業が必要になる。本発明は不良の位置を正確に特定するための方法に関するものである。 As a step before producing such a thinned sample, it is necessary to accurately specify where the defect is located between the silicon substrate and the wiring layer formed on the surface thereof. The present invention relates to a method for accurately identifying the location of a defect.
不良を検出する方法として、ＯＢＩＣ（Optical Beam Induced Current）法、ＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）法、ＰＥＭＳ（Photo Emission Micro Scopy：フォトエミッション顕微鏡解析）法などが知られている。 Known methods for detecting defects include OBIC (Optical Beam Induced Current), OBIRCH (Optical Beam Induced Resistance Change), and PEMS (Photo Emission Micro Scopy).
ＯＢＩＣ法とＯＢＩＲＣＨ法は対象となるデバイスに定電圧を印加した状態でレーザビームで被観察箇所を走査しながら照射し、走査領域の各点に対応した表示画面上の位置に電流変化を輝度の変化として表示する。ＯＢＩＣ法はシリコン基板中での電流変化を検出するものであり、可視レーザ（例えば波長６２３．８ｎｍ）を使用する。ＯＢＩＲＣＨ法は配線の温度上昇に伴なう抵抗変化を検出するものであり、可視レーザ（例えば波長６２３．８ｎｍ）又は近赤外レーザ（波長１３００ｎｍ）を使用する。 The OBIC method and the OBIRCH method irradiate a target device while scanning a portion to be observed with a laser beam in a state where a constant voltage is applied, and apply a current change to a position on the display screen corresponding to each point in the scanning region. Display as change. The OBIC method detects a change in current in a silicon substrate, and uses a visible laser (for example, a wavelength of 623.8 nm). The OBIRCH method detects a change in resistance accompanying an increase in wiring temperature, and uses a visible laser (for example, a wavelength of 603.8 nm) or a near-infrared laser (a wavelength of 1300 nm).
ＰＥＭＳ法は対象となるデバイスに電圧を印加したときに発生する発光現象を検出する方法である。不良として接合リークや絶縁膜破壊があると、電圧を印加するとその不良に電界が集中してホットキャリアが発生し、そのホットキャリアが再結合するときに光を放出するので、その光を検出することにより不良の位置を特定することができる。 The PEMS method is a method for detecting a light emission phenomenon that occurs when a voltage is applied to a target device. If there is a junction leak or insulation film breakdown as a defect, when a voltage is applied, the electric field concentrates on the defect and hot carriers are generated, and light is emitted when the hot carriers recombine. Thus, the position of the defect can be specified.
不良箇所の特定をデバイスの表面側から行なう方法と裏面側から行なう方法があるが、表面側から不良箇所を特定しようとすると、例えば配線間からのもれ発光が生じる可能性があるので、不良箇所の正確な特定ができない場合がある。
裏面から観察箇所を特定した場合、赤外線観察から表面パターンを認識し、表面からそのパターンを探して（例えばＣＡＤナビゲーション）、加工箇所を決める。その際、表面側を開口するには、サンプル強度の問題から裏面側の開口部分を閉じる必要があり、再度の裏面からの電気的な箇所特定は困難になる。
There is a method of identifying the defective part from the front side of the device and a method of performing from the back side, but if you try to identify the defective part from the front side, for example, leakage light may be emitted from between the wiring, The location may not be accurately identified.
When the observation location is specified from the back surface, the surface pattern is recognized from the infrared observation, the pattern is searched from the front surface (for example, CAD navigation), and the processing location is determined. At that time, in order to open the front surface side, it is necessary to close the opening portion on the back surface side due to the problem of sample strength, and it becomes difficult to specify the electrical location from the back surface again.
裏面側から不良箇所を特定する場合、シリコン基板の厚さが例えば１５μｍ程度と厚いと分解能が低下し、位置精度が悪くなる。また、仮に不良箇所を特定できたとしても、ＴＥＭ観察用のサンプルを裏面側から切り出して作成しようとすると、シリコン基板が厚いほど加工時間が長くなる。
不良箇所の特定をシリコン基板の裏面側から行なうようにし、しかも位置特定の精度を上げようとすると、シリコン基板の厚さを薄くしなければならない。
不良箇所の特定を高精度に行なうためにはシリコン基板の厚さは薄い方が好ましい。一般にシリコン基板の表面側から拡散層が形成され、例えば深い拡散層としてウエルの深さを考えると、ウエルは通常１．５〜２．０μｍの深さに形成される。基板中の不良は拡散層で発生すると考えられることから、シリコン基板の厚さを拡散層の深さよりも薄くすることは適当ではない。そのため不良箇所の特定を行なうためのシリコン基板の最適な厚さは２〜５μｍとなる。
In order to identify the defective portion from the back side of the silicon substrate and increase the accuracy of position identification, the thickness of the silicon substrate must be reduced.
In order to identify a defective portion with high accuracy, it is preferable that the silicon substrate is thin. In general, a diffusion layer is formed from the surface side of a silicon substrate. For example, considering the depth of a well as a deep diffusion layer, the well is usually formed to a depth of 1.5 to 2.0 μm. Since defects in the substrate are considered to occur in the diffusion layer, it is not appropriate to make the thickness of the silicon substrate thinner than the depth of the diffusion layer. Therefore, the optimum thickness of the silicon substrate for identifying the defective portion is 2 to 5 μm.
シリコン基板を裏面側から薄くする方法としては、全体を均一に研磨して薄くすることが考えられるが、全体を１０μｍ以下というようなごく薄い状態にしてしまうと、機械的強度が弱くなって取扱いが困難となる。 As a method of thinning the silicon substrate from the back surface side, it is conceivable to uniformly polish the whole to make it thin. However, if the whole is made very thin, such as 10 μm or less, the mechanical strength becomes weak and it is handled. It becomes difficult.
そこで、不良個所を含む領域のみを部分的に薄くすることが考えられる。部分的な加工はレーザビームやＦＩＢによって行なうことができる。しかしながら、それらの方法により加工できたとしても所定の部分に残存する厚さがいくらであるかを測定しなければならない。シリコン基板は赤外線が透過するので、赤外顕微鏡によって加工したシリコン基板の表面側と裏面側の２つの面に焦点を合わせることによって厚さを検出することができるが、その方法は精度が悪く、１０μｍ以下というごく薄いシリコン基板を精度よく測定することは困難である。
本発明は半導体集積回路が形成されたシリコン基板を裏面側から部分的に精度よく薄くすることによって不良箇所を精度よく特定できるようにすることを目的とするものである。
Therefore, it can be considered that only the region including the defective portion is partially thinned. Partial processing can be performed by a laser beam or FIB. However, even if it can be processed by these methods, it is necessary to measure how much thickness remains in a predetermined portion. Since the silicon substrate transmits infrared light, the thickness can be detected by focusing on the two surfaces of the silicon substrate processed by the infrared microscope on the front side and the back side, but the method is inaccurate, It is difficult to accurately measure a very thin silicon substrate of 10 μm or less.
An object of the present invention is to make it possible to accurately identify a defective portion by partially thinning a silicon substrate on which a semiconductor integrated circuit is formed from the back surface side.
本発明のシリコン基板加工方法は、表面に配線層が形成され半導体集積回路が構成されたシリコン基板を、以下の工程を備えて部分的に薄膜化する。
（Ａ）シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄膜化する工程、
（Ｂ）その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
（Ｃ）前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
（Ｄ）前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程（Ｃ）で薄膜化する部分のシリコン基板厚さを測定する工程。
In the silicon substrate processing method of the present invention, a silicon substrate on which a wiring layer is formed and a semiconductor integrated circuit is formed is partially thinned by the following steps.
(A) A step of uniformly thinning the back surface within a range in which the mechanical strength can be maintained while leaving the wiring layer of the silicon substrate,
(B) Thereafter, a step of identifying a defective portion from the back side of the silicon substrate,
(C) A step of further thinning the silicon substrate in a region including the defective portion by processing the silicon substrate from the back side;
(D) At least a step of measuring the thickness by irradiating light from the back side of the silicon substrate and generating interference fringes thereby, and measuring the thickness of the silicon substrate at the portion to be thinned in the step (C) Process.
本発明では、配線層を残したままでシリコン基板の裏面側から加工するので、不良箇所を特定する工程（Ｂ）は電気的特性の検出を含む測定方法を採用することができる。
そのような電気的特性の検出を含む測定方法として、ＯＢＩＣ法、ＯＢＩＲＣＨ法又はＰＥＭＳ法を採用することができる。
In the present invention, since the processing is performed from the back side of the silicon substrate while leaving the wiring layer, a measurement method including detection of electrical characteristics can be employed in the step (B) of identifying the defective portion.
An OBIC method, OBIRCH method, or PEMS method can be employed as a measurement method including detection of such electrical characteristics.
工程（Ｃ）での薄膜化工程として、レーザ加工による凹部形成のための穴掘り加工と、その後に行なわれるアルカリ水溶液による異方性ウエットエッチング工程を含むものとすることができる。 The thinning process in the step (C) can include a digging process for forming a recess by laser processing and an anisotropic wet etching process using an alkaline aqueous solution performed thereafter.
工程（Ｄ）での薄膜化部分のシリコン基板厚さ測定には、干渉縞が現われる前のその薄膜化部分のシリコン基板厚さを、赤外線を用いて測定する工程を含むことができる。
そのような赤外線を用いる測定工程として、その薄膜化部分のシリコン基板の両面に赤外線顕微鏡の焦点を合わせたときの焦点移動距離、又はその薄膜化部分のシリコン基板を透過する透過赤外線強度に基づいて測定する工程とすることができる。この段階の厚さ測定は高精度である必要はなく、赤外線を用いる測定方法によって１０μｍ程度までは測定することができる。
The silicon substrate thickness measurement of the thinned portion in step (D) can include a step of measuring the thickness of the silicon substrate of the thinned portion before the interference fringes appear using infrared rays.
As a measurement process using such infrared rays, it is based on the focal distance when the infrared microscope is focused on both sides of the silicon substrate of the thinned portion, or the transmitted infrared intensity transmitted through the silicon substrate of the thinned portion. It can be set as the process to measure. The thickness measurement at this stage does not need to be highly accurate, and can be measured up to about 10 μm by a measurement method using infrared rays.
工程（Ｄ）での干渉縞による厚さ測定はレーザ光を使用するのが好ましい。干渉縞が観察できる厚さはレーザ光の波長と強度に依存する。単一の波長を使用すると、薄膜化部分のシリコン基板の厚さがその波長による干渉縞の観察より定まる厚さ以下になったと判断することができ、波長の異なる２つのレーザ光を使用すると、薄膜化部分のシリコン基板の厚さがその２つの波長により定まるそれぞれの厚さの間の厚さになったと判断することができる。 The thickness measurement by the interference fringes in the step (D) preferably uses a laser beam. The thickness at which the interference fringes can be observed depends on the wavelength and intensity of the laser light. When a single wavelength is used, it can be determined that the thickness of the silicon substrate of the thinned portion is equal to or less than a thickness determined by observation of interference fringes due to the wavelength. When two laser beams having different wavelengths are used, It can be determined that the thickness of the thinned portion of the silicon substrate is between the thicknesses determined by the two wavelengths.
工程（Ｄ）での薄膜化部分のシリコン基板厚さ測定は、干渉縞生成と、シリコン基板の裏面側からＳＥＭ（走査型電子顕微鏡）により薄層化部分の表側のパターンが観察できたときの電子加速エネルギーとから行なう工程を含むこともできる。電子加速エネルギーが大きいほど厚いシリコン基板を透過することができるので、表側のパターンが観察できたときの電子加速エネルギーはシリコン基板の厚さに対応したものとなる。 The silicon substrate thickness measurement of the thinned portion in the step (D) is performed when interference fringe generation and the pattern on the front side of the thinned portion can be observed from the back side of the silicon substrate by SEM (scanning electron microscope). A step performed from electron acceleration energy can also be included. Since the thicker the silicon substrate, the larger the electron acceleration energy, the more the electron acceleration energy corresponds to the thickness of the silicon substrate when the pattern on the front side can be observed.
工程（Ｃ）での異方性ウエットエッチング工程と工程（Ｄ）での厚さ測定を、干渉縞が現われるまで、さらにはＳＥＭ観察により表面側のパターンが観察できるようになるまで、交互に繰り返すことが好ましい。
干渉縞が現われてからさらに所定時間の異方性ウエットエッチング工程を行なって薄膜化部分に所定厚さのシリコン基板を残存させるようにしてもよい。
The anisotropic wet etching step in step (C) and the thickness measurement in step (D) are repeated alternately until interference fringes appear and until the surface side pattern can be observed by SEM observation. It is preferable.
An anisotropic wet etching process may be performed for a predetermined time after the interference fringes appear to leave a silicon substrate having a predetermined thickness in the thinned portion.
工程（Ｃ）での薄膜化工程において、レーザ加工による穴掘り加工の後に行なわれる異方性ウエットエッチング工程で使用するアルカリ水溶液としては、ＫＯＨ（水酸化カリウム）水溶液、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液、ＥＤＰ（エチレンジアミンポロカテコール）水溶液、ＮａＯＨ（水酸化ナトリウム）水溶液、ＮＨ4ＯＨ（アンモニア）水溶液などを使用することができる。
レーザ加工はシリコンの吸光係数の大きい短波長レーザ光を使用するのが好ましい。短波長レーザ光はシリコン基板に吸収されて表側にある配線層に到達するのを防ぐことができ、それにより配線層に損傷を与えるのを防ぐことができる。
In the thin film forming step in step (C), the alkaline aqueous solution used in the anisotropic wet etching step performed after laser drilling is KOH (potassium hydroxide) aqueous solution or TMAH (tetramethylammonium hydroxide). ) Aqueous solution, EDP (ethylenediamine polocatechol) aqueous solution, NaOH (sodium hydroxide) aqueous solution, NH 4 OH (ammonia) aqueous solution and the like can be used.
For laser processing, it is preferable to use a short wavelength laser beam having a large silicon absorption coefficient. Short wavelength laser light can be prevented from reaching the wiring layer on the front side by being absorbed by the silicon substrate, thereby preventing damage to the wiring layer.
本発明の不良箇所特定方法は、本発明によりシリコン基板加工方法により薄膜化部分に光の干渉縞（が現われるとともに、シリコン基板の表面側に形成されている拡散層の深さよりも厚く、かつシリコン基板の裏面側から可視レーザ光が拡散層に到達できる厚さにシリコン基板を残存させるようにシリコン基板を加工する工程と、その後、シリコン基板中の不良を検出して位置を特定する工程とを含んでいる。 According to the present invention, there is provided a defect location identification method in which a light interference fringe (appears in the thinned portion by the silicon substrate processing method according to the present invention, and is thicker than the depth of the diffusion layer formed on the surface side of the silicon substrate. A step of processing the silicon substrate so that the visible laser beam can reach the diffusion layer from the back side of the substrate so that the silicon substrate remains, and a step of detecting a defect in the silicon substrate and specifying a position thereafter. Contains.
シリコン基板中の不良箇所は、主にＰＮ接合リーク箇所又はゲート酸化膜リーク箇所である。
シリコン基板中の不良を検出する一方法はＯＢＩＣ法であり、シリコン基板の裏面側から検出を行なう。
シリコン基板中の不良を検出する他の方法はＰＥＭＳ法であり、シリコン基板の裏面側から検出を行なう。
ＰＮ接合リーク箇所又はゲート酸化膜リーク箇所を検出し、かつ精度よく位置を特定するためには、薄膜化部分に残存させるシリコン基板の厚さは２〜５μｍであることが好ましい。
Defects in the silicon substrate are mainly PN junction leaks or gate oxide leaks.
One method for detecting defects in the silicon substrate is the OBIC method, in which detection is performed from the back side of the silicon substrate.
Another method for detecting defects in the silicon substrate is the PEMS method, which detects from the back side of the silicon substrate.
In order to detect a PN junction leak site or a gate oxide film leak site and specify the position with high accuracy, the thickness of the silicon substrate remaining in the thinned portion is preferably 2 to 5 μm.
シリコン基板中の不良を検出して特定する工程において不良が検出されなかった場合に、薄膜化部分にシリコン基板が残存しなくなるまで異方性ウエットエッチングを行なった後、シリコン基板の表面に形成されている配線層内の不良を検出して位置を特定する工程をさらに備えていることが好ましい。 If a defect is not detected in the process of detecting and identifying a defect in the silicon substrate, anisotropic wet etching is performed until the silicon substrate does not remain in the thinned portion, and then formed on the surface of the silicon substrate. It is preferable that the method further includes a step of detecting a defect in the wiring layer and specifying a position.
配線層内の不良は、主に配線間のショート、オープン又は高抵抗である。
配線層内の不良を検出する方法はＯＢＩＲＣＨ法であり、シリコン基板の裏面側から検出を行なう。
シリコン基板中の不良箇所の検出をＯＢＩＣ法で行ない、配線層内の不良箇所の検出をＯＢＩＲＣＨ法で行ない、それらの検出をともに可視レーザ光を用いて行なうとともに、それらの不良箇所の検出を１台の装置で行なうようにすることができる。
Defects in the wiring layer are mainly short-circuiting, opening, or high resistance between wirings.
The method for detecting defects in the wiring layer is the OBIRCH method, which detects from the back side of the silicon substrate.
Detection of defective locations in the silicon substrate is performed by the OBIC method, detection of defective locations in the wiring layer is performed by the OBIRCH method, both are detected using visible laser light, and detection of those defective locations is 1 This can be done with a single device.
本発明のシリコン基板加工方法は、シリコン基板の裏面側から不良箇所を含む領域を部分的に薄膜化するので、その薄膜化領域を１０μｍ以下、さらには例えば２〜５μｍにまで薄くしてもシリコン基板全体としては機械的強度は維持することができ、また電気的方法により不良箇所を特定する上でも支障がない。 In the silicon substrate processing method of the present invention, the region including the defective portion is partially thinned from the back side of the silicon substrate. Therefore, even if the thinned region is reduced to 10 μm or less, for example, 2 to 5 μm, silicon As a whole substrate, the mechanical strength can be maintained, and there is no problem in identifying a defective portion by an electrical method.
また、薄膜化部分に残存するシリコン基板厚さを干渉縞の生成により測定する工程を含んでいるので、シリコン基板厚さ測定の再現性が良く、観察箇所の所望の位置を測定できる。 In addition, since the silicon substrate thickness remaining in the thinned portion is measured by generating interference fringes, the reproducibility of the silicon substrate thickness measurement is good, and the desired position of the observation location can be measured.
さらに、配線層を残したままでシリコン基板の裏面側から加工するので、不良箇所を特定するのにＯＢＩＣ法、ＯＢＩＲＣＨ法又はＰＥＭＳ法などの電気的特性の検出を含む測定方法を採用することができるとともに、その薄膜化部分の厚さを薄くした状態でも不良箇所を特定できるので、シリコン基板や表面の配線層の影響が少なくなって位置精度が高くなる。 Further, since the processing is performed from the back side of the silicon substrate while leaving the wiring layer, a measurement method including detection of electrical characteristics such as OBIC method, OBIRCH method, or PEMS method can be adopted to identify the defective portion. At the same time, since the defective portion can be identified even when the thickness of the thinned portion is reduced, the influence of the silicon substrate and the wiring layer on the surface is reduced, and the positional accuracy is increased.
不良箇所を示すマークをシリコン基板の裏面側に付すようにすれば、ＴＥＭ観察用にサンプルを切り出すときに表側のパターンとの位置合せの必要がない。このマーキングはシリコン基板の裏面側に行なうので、シリコン基板を加工中の装置に付属のレーザ等で行なうこともでき、また、表側にマークを付す場合にはパターン面を考慮したＦＩＢによるデポジションなどでのマーキングが必要になるが、本発明ではその必要もない。
さらに、電気的特性の検出が可能である為、初めのマーキング後にそのマークの位置を修正するようにすれば、不良箇所特定の位置精度が一層向上する。
If a mark indicating a defective portion is attached to the back side of the silicon substrate, it is not necessary to align the pattern with the front side when cutting a sample for TEM observation. Since this marking is performed on the back side of the silicon substrate, it can also be performed with a laser attached to the apparatus that is processing the silicon substrate. In addition, when a mark is attached on the front side, deposition by FIB considering the pattern surface, etc. However, this is not necessary in the present invention.
Furthermore, since the electrical characteristics can be detected, if the position of the mark is corrected after the initial marking, the positional accuracy for specifying the defective portion is further improved.
薄膜化工程として、レーザ加工による穴掘り加工と、その後に行なわれるアルカリ溶液による異方性ウエットエッチング工程を含むものとすれば、異方性ウエットエッチング工程では耐エッチングマスクを形成する必要がなくなって工程が簡略化される。また、アルカリ溶液であれば、シリコン基板表面側の配線層やモールド樹脂への影響が少なく、電気的測定を維持できる。
シリコン基板を加工するのにレーザ加工を使用し、しかもシリコンの吸光係数の大きい短波長レーザ光を使用するようにすれば、表側にある配線層に損傷を与えるのを防ぐことができる。
If the thinning process includes a hole drilling process by laser processing and an anisotropic wet etching process using an alkaline solution performed thereafter, it is not necessary to form an etching resistant mask in the anisotropic wet etching process. The process is simplified. Moreover, if it is an alkaline solution, there is little influence on the wiring layer and mold resin on the silicon substrate surface side, and electrical measurement can be maintained.
If laser processing is used to process the silicon substrate and a short wavelength laser beam having a large silicon absorption coefficient is used, it is possible to prevent the wiring layer on the front side from being damaged.
薄膜化部に干渉縞が現われるのはその部分のシリコン基板の厚さが１０μｍ以下というようなごく薄い領域に入ってからであるので、それまでの厚さの段階では赤外線を用いて厚さを測定するようにすれば、その部分のシリコン基板の厚さが厚い段階の厚さ測定もできるようになる。 Interference fringes appear in the thinned part after entering the very thin region where the thickness of the silicon substrate is 10 μm or less. If the measurement is performed, the thickness measurement at the stage where the thickness of the silicon substrate in the portion is thick can be performed.
薄層化部のシリコン基板の干渉縞による厚さ測定は使用する光の波長と強度に依存するので、レーザ光を使用すれば正確な波長の光を利用することができ、測定精度が向上する。
波長の異なる２つのレーザ光を使用すると薄層化部分のシリコン基板の厚さの測定精度がより向上する。
Since the thickness measurement by interference fringes of the silicon substrate in the thinned part depends on the wavelength and intensity of the light used, the use of laser light allows the use of light of the correct wavelength and improves the measurement accuracy. .
When two laser beams having different wavelengths are used, the measurement accuracy of the thickness of the silicon substrate in the thinned portion is further improved.
薄膜化部分のシリコン基板厚さ測定に干渉縞生成とＳＥＭによるパターン観察とを組み合わせると、薄膜化部分のシリコン基板の厚さの測定精度がさらに向上する。
異方性ウエットエッチング工程と厚さ測定を、干渉縞が現われるまで、さらにはＳＥＭ観察により表面側のパターンが観察できるようになるまで、交互に繰り返すことにより、又は干渉縞が現われてからさらに所定時間の異方性ウエットエッチング工程を行なって薄膜化部分に所定厚さのシリコン基板を残存させるようにすることにより、薄膜化部分のシリコン基板厚さを容易に所定の厚さに加工することができる。
Combining the generation of interference fringes and pattern observation by SEM in combination with the measurement of the thickness of the silicon substrate at the thinned portion further improves the measurement accuracy of the thickness of the silicon substrate at the thinned portion.
The anisotropic wet etching process and the thickness measurement are repeated alternately until the interference fringes appear, and until the surface side pattern can be observed by SEM observation, or further after the interference fringes appear. By performing a time anisotropic wet etching process to leave a silicon substrate having a predetermined thickness in the thinned portion, the silicon substrate thickness in the thinned portion can be easily processed to a predetermined thickness. it can.
本発明の不良箇所特定方法において、薄膜化部分に光の干渉縞が現われるとともに、シリコン基板の表面側に形成されている拡散層の深さよりも厚く、かつシリコン基板の裏面側から可視レーザ光が拡散層に到達できる厚さにシリコン基板を残存させるようにシリコン基板を加工した後に、不良を検出して位置を特定するので、ＰＮ接合リークやゲート酸化膜リークなどの不良を選択的に検出して位置を特定することができる。 In the defect location identification method of the present invention, light interference fringes appear in the thinned portion, the depth of the diffusion layer formed on the front surface side of the silicon substrate is thicker, and visible laser light is emitted from the back surface side of the silicon substrate. After processing the silicon substrate so that the silicon substrate remains at a thickness that can reach the diffusion layer, the defect is detected and the position is specified, so that defects such as PN junction leakage and gate oxide film leakage are selectively detected. Position.
さらに、シリコン基板中の不良が検出されなかった場合に、薄膜化部分にシリコン基板が残存しなくなるまで異方性ウエットエッチングを行なうことにより、シリコン基板の表面に形成されている配線層内の不良を検出して位置を特定することができる。
シリコン基板中の不良箇所の検出をＯＢＩＣ法で行ない、配線層内の不良箇所の検出をＯＢＩＲＣＨ法で行ない、それらの検出をともに可視レーザ光を用いて行なうとともに、それらの不良箇所の検出を１台の装置で行なうようにすれば、１台の装置内で連続して作業を続けることができて作業性が向上する。
Further, when no defect in the silicon substrate is detected, the defect in the wiring layer formed on the surface of the silicon substrate is performed by performing anisotropic wet etching until the silicon substrate does not remain in the thinned portion. Can be detected to identify the position.
Detection of defective locations in the silicon substrate is performed by the OBIC method, detection of defective locations in the wiring layer is performed by the OBIRCH method, both are detected using visible laser light, and detection of those defective locations is 1 If it is performed by a single device, the work can be continued continuously in one device, and workability is improved.
次に図面を参照して本発明を詳細に説明する。
図１は本発明を概略的に表わしたものである。
（Ａ）まず、実装された半導体集積回路装置で不良とされたもののシリコン基板２の裏面側から研磨し、シリコン基板２の厚さが１００μｍ程度になるまで薄膜化する。ここで、配線層４が形成されている側をパターン面側又は表面側といい、その反対側を裏面側という。このときの厚さは研磨時間により調製することができ、実際の測定を行なう場合は、赤外線顕微鏡を用い、シリコン基板２の表面側と裏面側の両面に焦点を合わせたときの焦点移動距離、又はシリコン基板２を透過する赤外線強度に基づいて測定する。シリコン基板２の厚さが１００μｍ程度であれば機械的強度を維持することができる。
Next, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic representation of the present invention.
(A) First, although it is regarded as defective in the mounted semiconductor integrated circuit device, it is polished from the back side of the silicon substrate 2 and thinned until the thickness of the silicon substrate 2 becomes about 100 μm. Here, the side on which the wiring layer 4 is formed is referred to as the pattern surface side or the front surface side, and the opposite side is referred to as the back surface side. The thickness at this time can be adjusted according to the polishing time, and when performing actual measurement, an infrared microscope is used, and the focal distance when the front and back sides of the silicon substrate 2 are focused, Alternatively, the measurement is performed based on the intensity of infrared rays transmitted through the silicon substrate 2. If the thickness of the silicon substrate 2 is about 100 μm, the mechanical strength can be maintained.
次に、ＯＢＩＣ法、ＯＢＩＲＣＨ法又はＰＥＭＳ法により不良箇所６を検出する。不良箇所６はここでは配線層４側にあるように示しているが、シリコン基板２側にある場合もある。
不良箇所６の位置を特定したときにシリコン基板２の裏面にその位置を示すマークをレーザ光などにより付ける。この場合のマークは不良箇所６の真上に付する。
Next, the defective portion 6 is detected by the OBIC method, the OBIRCH method, or the PEMS method. Although the defective portion 6 is shown here on the wiring layer 4 side, it may be on the silicon substrate 2 side.
When the position of the defective portion 6 is specified, a mark indicating the position is attached to the back surface of the silicon substrate 2 with a laser beam or the like. The mark in this case is attached immediately above the defective portion 6.
（Ｂ）特定した不良箇所６を含む領域に対し、シリコン基板２の裏面側からレーザ光７により凹部を形成する穴掘り加工を行う。８ａは形成された穴であり、穴の深さは７０μｍ程度が適当である。 (B) For a region including the specified defective portion 6, a hole digging process is performed in which a recess is formed by a laser beam 7 from the back surface side of the silicon substrate 2. 8a is a formed hole, and the appropriate depth of the hole is about 70 μm.
（Ｃ）次に、基板全体をＫＯＨ水溶液又はＴＭＡＨ水溶液に浸し、異方性ウエットエッチングを行なう。このアルカリ水溶液によるウエットエッチングは耐エッチング層によるマスクを形成しなくてもレーザにより加工された穴８ａから進行し、シリコン基板が（１００）面をもつ場合、エッチングは斜め方向に進行して開口部に向かって広がる開口８ｂを形成する。 (C) Next, the entire substrate is immersed in an aqueous KOH solution or an aqueous TMAH solution, and anisotropic wet etching is performed. The wet etching with the alkaline aqueous solution proceeds from the hole 8a processed by the laser without forming a mask made of the etching resistant layer, and when the silicon substrate has a (100) plane, the etching proceeds in an oblique direction to open the opening. An opening 8b that extends toward the surface is formed.
ウエットエッチングは時間により制御し、薄膜化部分に残存するシリコン基板２の厚さはレーザ光を照射し、その部分に干渉縞が現われるまで行なう。レーザ光としてはＨｅ−Ｎｅレーザ又は近赤外レーザ光を用いると、干渉縞が現われた時点で薄膜化部に残存するシリコン基板の厚さは１０μｍ以下で、照射した光の波長に対応したものとなる。
ウエットエッチングと干渉縞の観察は干渉縞が現われるまで交互に繰り返して行う。
Wet etching is controlled by time, and the thickness of the silicon substrate 2 remaining in the thinned portion is irradiated with laser light until interference fringes appear in that portion. When He-Ne laser or near infrared laser light is used as the laser light, the thickness of the silicon substrate remaining in the thinned portion when the interference fringes appear is 10 μm or less, corresponding to the wavelength of the irradiated light It becomes.
Wet etching and observation of interference fringes are repeated alternately until the interference fringes appear.
干渉縞が現れた段階のシリコン基板の厚さよりさらに薄くする場合は、ウエットエッチングを所定の時間続ける。ウエットエッチングエッチング速度は条件を設定すれば正確に求めることができるので、時間によって残りのシリコン基板の厚さを制御することができる。 When the thickness is made thinner than the thickness of the silicon substrate where the interference fringes appear, the wet etching is continued for a predetermined time. Since the wet etching etching rate can be accurately obtained by setting conditions, the thickness of the remaining silicon substrate can be controlled by time.
その段階で再度ＯＢＩＣ法、ＯＢＩＲＣＨ法又はＰＥＭＳ法により不良箇所６の位置を検出する。不良箇所６の位置の特定は、工程（Ａ）でも行なっているが、工程（Ｃ）の方が薄膜化部のシリコン基板２の厚さが薄くなっているので正確に求めることができる。この段階で不良箇所６の位置を特定するためにレーザなどによりマークを付する。この場合のマークはシリコン基板２の裏面側からみて、検出した不良箇所６の前後、左右を挟む４点とし、その４点のマークの中心に不良箇所６が位置するように配置する。更に、マークを付した後、不良箇所６の位置を再度ＯＢＩＣ法、ＯＢＩＲＣＨ法又はＰＥＭＳ法により認識し、不良箇所６の位置が最初につけた４点のマークの中心位置からずれている場合は、不良箇所６が４点のマークの中心位置にくるようにマークの位置を修正する。 At that stage, the position of the defective portion 6 is detected again by the OBIC method, OBIRCH method, or PEMS method. Although the position of the defective portion 6 is specified also in the step (A), the step (C) can be accurately obtained because the thickness of the silicon substrate 2 in the thinned portion is thinner. At this stage, in order to specify the position of the defective portion 6, a mark is attached by a laser or the like. The marks in this case are four points across the left and right sides of the detected defective portion 6 as viewed from the back side of the silicon substrate 2, and are arranged so that the defective portion 6 is positioned at the center of the four marks. Further, after the mark is attached, the position of the defective portion 6 is recognized again by the OBIC method, the OBIRCH method, or the PEMS method, and when the position of the defective portion 6 is deviated from the center position of the first four marks, The position of the mark is corrected so that the defective portion 6 comes to the center position of the four marks.
工程（Ｃ）で不良箇所６が検出されたときはその不良箇所６はシリコン基板側にあることを意味する。すなわち、工程（Ｃ）での薄膜化部のシリコン基板厚さを２〜５μｍとしておくと、不良箇所を検出する方法で可視レーザ光を照射すると、可視レーザ光は拡散層には到達するが、配線層までは到達しないので、ここで検出される不良箇所はシリコン基板側の不良となるのである。 When the defective portion 6 is detected in the step (C), it means that the defective portion 6 is on the silicon substrate side. That is, if the thickness of the silicon substrate of the thinned portion in the step (C) is set to 2 to 5 μm, the visible laser light reaches the diffusion layer when irradiated with visible laser light by a method of detecting a defective portion. Since it does not reach the wiring layer, the defective portion detected here is a defect on the silicon substrate side.
（Ｄ）若しくは、工程（Ｃ）の段階で不良箇所が検出されなかった場合は、シリコン基板側には不良箇所はなかったことになる。
そこで、さらにウエットエッチングを続け、薄膜化部に残存するシリコン基板２がなくなるまで行なう。シリコン基板２の表面には酸化膜が形成されているので、酸化膜がエッチングのストッパ層として働き、酸化膜が露出した段階でウエットエッチングは自動的に停止する。８ｃはこのように酸化膜が露出するまでエッチングが進んだときの薄層化部の開口を表わす。
(D) Or, when no defective part is detected at the stage of the step (C), there is no defective part on the silicon substrate side.
Therefore, the wet etching is further continued until there is no silicon substrate 2 remaining in the thinned portion. Since the oxide film is formed on the surface of the silicon substrate 2, the oxide film functions as an etching stopper layer, and the wet etching is automatically stopped when the oxide film is exposed. 8c represents the opening of the thinned portion when the etching proceeds until the oxide film is exposed.
工程（Ｄ）の段階までいっても、シリコン基板２で開口８ｃが設けられているのは薄膜化部に限定された部分的なものであるので、シリコン基板２のほとんどの部分は１００μｍ程度の厚さを維持しており、なお機械的強度を維持することができ、しかも配線層が残存している。そこで、再びＯＢＩＣ法、ＯＢＩＲＣＨ法又はＰＥＭＳ法により不良箇所の検出とその位置の特定を行なう。 Even in the step (D), since the silicon substrate 2 is provided with the openings 8c only in the thinned portion, most of the silicon substrate 2 is about 100 μm. The thickness is maintained, the mechanical strength can be maintained, and the wiring layer remains. Therefore, the defective portion is detected and the position is specified again by the OBIC method, the OBIRCH method, or the PEMS method.
本発明は図１の工程（Ｃ）又は工程（Ｄ）の段階で不良箇所６を検出し、その位置を特定することにより目的が達成される。このように調製されたシリコン基板２は、さらにその不良箇所をＦＩＢにより切り出してＴＥＭ観察用のサンプルとすることができる。
そのようなサンプルの切り出しには、特許文献２又は３に記載されているようなＦＩＢを用いたマイクロサンプリング法により実行することができる。また、後で詳細に説明する方法により行なうこともできる。
以下に、さらに詳細な実施例を示す。
The object of the present invention is achieved by detecting the defective portion 6 at the stage of step (C) or step (D) in FIG. 1 and specifying the position thereof. The thus-prepared silicon substrate 2 can be further cut out by FIB to obtain a sample for TEM observation.
Such a sample can be cut out by a microsampling method using FIB as described in Patent Document 2 or 3. It can also be performed by a method described in detail later.
In the following, more detailed examples will be shown.
（実施例１）
（１）シリコン基板を裏面側から研磨する工程である。
図２は不良と判定された半導体集積回路装置であり、裏面側からシリコン基板チップの裏面を露出させた状態を示している。デバイスの表面側は実装されたままとしておき、電気的に動作させることが可能な状態を維持する。露出したシリコン基板を裏面側から均一に研磨し、シリコン基板全体の厚さを１５０μｍ程度とする。
Example 1
(1) A step of polishing the silicon substrate from the back side.
FIG. 2 shows a semiconductor integrated circuit device determined to be defective, and shows a state where the back surface of the silicon substrate chip is exposed from the back surface side. The surface side of the device is left mounted and maintained in an electrically operable state. The exposed silicon substrate is uniformly polished from the back surface side so that the total thickness of the silicon substrate is about 150 μm.
（２）不良箇所を検出し特定する工程である。
図３（Ａ）は赤外顕微鏡により裏面側から表面側のパターンを観察した状態を示している。倍率は５倍である。（Ｂ）は倍率を２０倍に拡大した状態、（Ｃ）はさらに倍率を上げて１００倍とした状態である。
不良箇所の検出はＰＥＭＳ法又はＯＢＩＲＣＨ法により行ない、その位置の特定を行なう。ここではＰＥＭＳ法により、基板に３．０Ｖ程度の電圧を印加し、レーザ光を照射して不良個所を発光させた。図中に円で囲まれた領域が不良箇所が存在する領域である。
不良箇所を特定するために、シリコン基板の裏面にレーザによりマークを付ける。
(2) This is a step of detecting and identifying a defective portion.
FIG. 3A shows a state in which a pattern on the front side is observed from the back side with an infrared microscope. The magnification is 5 times. (B) is a state in which the magnification is enlarged to 20 times, and (C) is a state in which the magnification is further increased to 100 times.
Detection of a defective portion is performed by the PEMS method or the OBIRCH method, and the position is specified. Here, a voltage of about 3.0 V was applied to the substrate by the PEMS method, and a defective portion was emitted by irradiating a laser beam. A region surrounded by a circle in the figure is a region where a defective portion exists.
In order to identify a defective portion, a mark is attached to the back surface of the silicon substrate with a laser.
（３）不良箇所の存在する領域のみを薄膜化化する工程である。
そのために、図４（Ａ）に示されるように、不良箇所を含む領域（薄膜化部分）をシリコン基板の裏面側から短波長レーザで凹部を形成するように加工し、その後アルカリ水溶液でウエットエッチングを行う。ウエットエッチングはレーザ加工した部分に選択的に進行する。
(3) This is a step of thinning only the region where the defective portion exists.
For this purpose, as shown in FIG. 4A, the region including the defective portion (thinned portion) is processed so as to form a recess with a short wavelength laser from the back side of the silicon substrate, and then wet etched with an alkaline aqueous solution. I do. Wet etching selectively proceeds to the laser processed part.
レーザ加工はＰＥＭＳ装置に付属の装置で行なってもよく、別のレーザ装置で行なってもよい。別のレーザ装置を使用する場合は、ＰＥＭＳ装置と座標を共通化して加工する位置を特定する。レーザ加工のレーザとしては、例えば波長が２４８ｎｍの短波長レーザを使用し、パワーを２５Ｊ／ｃｍ2として、穴の開口の大きさを６０μｍ×６０μｍとした。短波長レーザはシリコン基板に吸収されやすく、シリコン基板を加工しても表側へのパターン面への影響はない。 Laser processing may be performed by an apparatus attached to the PEMS apparatus or may be performed by another laser apparatus. When another laser device is used, the processing position is specified by making the coordinates common with the PEMS device. As the laser for laser processing, for example, a short wavelength laser having a wavelength of 248 nm was used, the power was 25 J / cm 2 , and the size of the hole opening was 60 μm × 60 μm. The short wavelength laser is easily absorbed by the silicon substrate, and even if the silicon substrate is processed, there is no influence on the pattern surface on the front side.
ウエットエッチング液のアルカリ水溶液としてはＴＭＡＨ水溶液又はＫＯＨ水溶液を使用し、８５℃に温調して４０分間程度行なった。ウエットエッチングは斜め方向に進行し、穴の中心部のシリコン基板が薄くなる。アルカリ水溶液によるエッチングでもパターン面は損傷しない。 As the alkaline aqueous solution of the wet etching solution, a TMAH aqueous solution or a KOH aqueous solution was used, and the temperature was adjusted to 85 ° C. for about 40 minutes. Wet etching proceeds in an oblique direction, and the silicon substrate at the center of the hole becomes thinner. The pattern surface is not damaged even by etching with an alkaline aqueous solution.
薄膜化部の残存シリコン基板の厚さは、図４（Ｂ）の画像のようにＨｅ−Ｎｅレーザ（波長６３２．８ｎｍ）や、図４（Ｃ）の画像のような赤外線カメラ（波長１１００ｎｍ）の観察で干渉縞の有無で判断する。
シリコン基板のエッチングと干渉縞の観察を繰り返して干渉縞が現われるまでエッチングを行なう。エッチングレートほぼ１．５〜２．０μｍ／分であった。
The thickness of the remaining silicon substrate in the thinned portion is a He-Ne laser (wavelength 632.8 nm) as shown in the image of FIG. 4B or an infrared camera (wavelength 1100 nm) as shown in the image of FIG. 4C. Judgment is made based on the presence or absence of interference fringes.
Etching of the silicon substrate and observation of the interference fringes are repeated until the interference fringes appear. The etching rate was approximately 1.5 to 2.0 μm / min.
図５は薄膜化部のシリコン基板の残存板厚を示している。このデータは中心部の板厚を０．２μｍ程度になるまでエッチングを行なったときの薄膜化部の厚さの測定結果である。中心部で板厚が最も薄く、両側で斜め方向に厚さが厚くなるような開口部となるようにウエットエッチングが進行していることを示している。この形状により干渉縞が観察される。 FIG. 5 shows the remaining thickness of the silicon substrate in the thinned portion. This data is a measurement result of the thickness of the thinned portion when etching is performed until the thickness of the central portion is about 0.2 μm. It shows that the wet etching is progressing so that the plate thickness is the thinnest at the center and the opening is thick on both sides in an oblique direction. Due to this shape, interference fringes are observed.
光の干渉縞による厚さ測定とＳＥＭの加速電圧によるパターン観察の結果に基づいてシリコン基板の板厚の測定できる範囲を図６に示している。
波長が６３２．８ｎｍのＨｅ−Ｎｅレーザ光で薄層化部分のシリコン基板を観察すると８．５μｍ以下から干渉縞が現れる。また、波長が１１００ｎｍの赤外線で薄膜化部分のシリコン基板を観察すると４．５μｍ以下から干渉縞が現れる。もし、これらの２つの波長で観察をすると、６３２．８ｎｍで干渉縞が現れ、１１００ｎｍで現れない場合は４．５〜８．５μｍの厚さの範囲にあると言える。
FIG. 6 shows a range in which the thickness of the silicon substrate can be measured based on the results of the thickness measurement using the light interference fringes and the pattern observation using the SEM acceleration voltage.
When the silicon substrate in the thinned portion is observed with a He—Ne laser beam having a wavelength of 632.8 nm, interference fringes appear from 8.5 μm or less. Further, when the silicon substrate in the thinned portion is observed with an infrared ray having a wavelength of 1100 nm, interference fringes appear from 4.5 μm or less. If these two wavelengths are observed, interference fringes appear at 632.8 nm, and if they do not appear at 1100 nm, it can be said that the thickness is in the range of 4.5 to 8.5 μm.
ＳＥＭで加速電圧を変えながらシリコン基板を観察すると、例えば、３０ＫｅＶでは２．２μｍの厚さを透通して表面のパターンが観察できる。加速電圧を下げるとＳｉ基板を透過する距離が短くなる。
干渉縞観察とＳＥＭ観察を組みあわせるとシリコン基板の厚さを１０μｍ以下で測定することができる。例えば、波長の１１００ｎｍで干渉縞が現れ、ＳＥＭ観察の加速電圧３０ＫeＶでパターンが観察できない場合は、２．２〜４．５μｍにあると言える。
When the silicon substrate is observed while changing the acceleration voltage with the SEM, the surface pattern can be observed through, for example, a thickness of 2.2 μm at 30 KeV. When the acceleration voltage is lowered, the distance transmitted through the Si substrate is shortened.
By combining interference fringe observation and SEM observation, the thickness of the silicon substrate can be measured at 10 μm or less. For example, when an interference fringe appears at a wavelength of 1100 nm and a pattern cannot be observed with an SEM observation acceleration voltage of 30 KeV, it can be said that the distance is 2.2 to 4.5 μm.
図７はＳＥＭで表面側のパターンを観察した状態を示したものである。図７（Ａ），（Ｂ）の２つの画像はサンプルとしてシリコン基板の厚さが徐々に変化するように作製したものであり、各図の左側の厚さが厚く右側に向かって薄くなっている。図７（Ａ）は加速電圧を２０ｋｅＶとし、図７（Ｂ）は加速電圧を３０ｋｅＶとしたときのシリコン基板の裏面側から表面のパターンを観察した画像である。加速電圧を高くする方が見える範囲が広くなっており、透過する電子の距離が長くなることを示している。 FIG. 7 shows a state in which a pattern on the surface side is observed with an SEM. The two images in FIGS. 7A and 7B were prepared so that the thickness of the silicon substrate gradually changed as a sample, and the thickness on the left side of each figure was thicker and became thinner toward the right side. Yes. 7A is an image obtained by observing the surface pattern from the back side of the silicon substrate when the acceleration voltage is 20 keV, and FIG. 7B is the acceleration voltage is 30 keV. The range in which the acceleration voltage can be increased is widened, indicating that the distance of transmitted electrons is increased.
図８はＦＩＢでシリコン基板断面を観察した状態を示したものである。測定の結果シリコン基板の厚さは約３μｍであった。この試料は６３２．８ｎｍのレーザ光でも１１００ｎｍの赤外線でも干渉縞が観察されており、シリコン基板の厚さは４．５μｍ以下であると判断することができ、ＦＩＢでの測定結果と一致している。 FIG. 8 shows a state in which a cross section of the silicon substrate is observed by FIB. As a result of the measurement, the thickness of the silicon substrate was about 3 μm. In this sample, interference fringes are observed with both a laser beam of 632.8 nm and an infrared ray of 1100 nm, and it can be determined that the thickness of the silicon substrate is 4.5 μm or less, which is consistent with the measurement result by FIB. Yes.
（４）薄膜化部のシリコン基板厚さを４μｍまで薄くした状態で再度不良箇所の検出と特定を行なう工程である。
図９の再下段の画像はデバイス全体の底面側を示したものである。そのすぐ上側の画像は薄膜化部を含む領域を拡大して示したものであり、さらに上側の図は薄膜化部を拡大したものであり、最上段の画像はさらに拡大した赤外顕微鏡による画像である。薄膜化部を４μｍまで薄膜化しても薄膜化部はシリコン基板全体から見ればごく一部の部分であるので機械的強度は維持されており、表面に配線層が残っているので電気的特性も維持されている。
この段階でＰＥＭＳ法により再度不良箇所の検出と特定を行なう。
(4) In this process, the defective portion is detected and specified again in a state where the thickness of the silicon substrate in the thinned portion is reduced to 4 μm.
The image in the lower stage in FIG. 9 shows the bottom side of the entire device. The image immediately above is an enlarged view of the area including the thinned portion, the upper image is an enlarged view of the thinned portion, and the uppermost image is a further enlarged infrared microscope image. It is. Even if the thickness of the thinned portion is reduced to 4 μm, the thinned portion is only a part of the silicon substrate, so the mechanical strength is maintained, and the wiring layer remains on the surface, so the electrical characteristics are also good. Maintained.
At this stage, the defective portion is detected and specified again by the PEMS method.
（５）マーキング工程である。
不良箇所を含む領域を中心に、ＦＩＢによりＴＥＭ用のサンプルを切り出すときに探しやすいようにレーザでマークをつける。マーキングはＰＥＭＳ付属のレーザで行なってもよく、別のレーザ装置で行ってもよい。別の装置を使用する場合は座標を共通化して特定する。マーキングのためのレーザのパワーは１．１Ｊ／ｃｍ2、マークの深さは０．０３μｍ程度であった。
(5) It is a marking process.
Marking with a laser so that it is easy to find when a sample for TEM is cut out by FIB around an area including a defective portion. Marking may be performed with a laser attached to PEMS, or may be performed with another laser device. When another device is used, the coordinates are specified in common. The laser power for marking was 1.1 J / cm 2 and the mark depth was about 0.03 μm.
マーキングを行なってもシリコン基板の裏面であるため表面側の配線層には影響がなく、再度電気的に不良個所を特定できるので、もし初めに行なったマーキングのマークと不良箇所の位置がずれていればここで修正することができる。図１０（Ａ）の画像は工程（２）の段階で行なったマーク（黒い４つの点）であり、図１０（Ｂ）の画像は修正した後のマークである。マークは不良個所が中心にくるように位置を修正する。本発明はここまでの工程で終了である。 Even if marking is done, it is the back side of the silicon substrate, so there is no effect on the wiring layer on the front side, and it is possible to electrically identify the defective part again. You can fix it here. The image in FIG. 10A is a mark (four black dots) made in the step (2), and the image in FIG. 10B is a mark after correction. The position of the mark is corrected so that the defective part is at the center. The present invention is the end of the steps so far.
（６）このように調製されたシリコン基板を用いて、ＴＥＭ観察できるように、ＦＩＢ法でサンプルの切り出しを行なう工程であり、本発明の続く別の発明を示している。サンプルの切り出しについては後で詳細に説明するが、本発明の（１）から（５）の工程によりシリコン基板の裏面側から不良箇所のある位置を特定し、その状態から連続的にＦＩＢ加工により切り出しを行えば作業性が向上する。切り出しを行う部分は薄く加工されているので、裏面側から加工しても位置精度が高く、加工時間も表面側からの加工と変わりがない。図１１に示されるように四角く切り出し、その上面に平行に切断して薄膜状のサンプルとすれば平面ＴＥＭ観察用のサンプルとなり、その上面に垂直方向に切断して薄膜状のサンプルとすれば断面ＴＥＭ観察用のサンプルとなる。 (6) This is a step of cutting out a sample by the FIB method so that TEM observation can be performed using the thus prepared silicon substrate, and shows another invention following the present invention. Although the cutting of the sample will be described in detail later, the position of the defective portion is specified from the back side of the silicon substrate by the steps (1) to (5) of the present invention, and FIB processing is continuously performed from that state. If the cutout is performed, workability is improved. Since the portion to be cut out is thinly processed, the position accuracy is high even when processed from the back side, and the processing time is the same as the processing from the front side. As shown in FIG. 11, the sample is cut into a square shape and cut in parallel with the upper surface to obtain a thin film sample, which becomes a sample for planar TEM observation, and the sample is cut in a direction perpendicular to the upper surface to obtain a thin film sample. It becomes a sample for TEM observation.
（実施例２）
実施例１は不良個所の検出と特定をＰＥＭＳ法により行なった。この実施例２ではＯＢＩＣ法により不良箇所の検出と特定を行なう。
実施例１と同様に薄膜化部の底部のシリコン基板の厚さが２〜５μｍになるまでウエットエッチングを行なう。
(Example 2)
In Example 1, the defective part was detected and specified by the PEMS method. In the second embodiment, the defective portion is detected and specified by the OBIC method.
As in Example 1, wet etching is performed until the thickness of the silicon substrate at the bottom of the thinned portion becomes 2 to 5 μm.
その後、不良箇所を特定するために裏面側からＯＢＩＣ法で観察を行なう。図１２の下側の画像は薄膜化部の底部のレーザ画像であり、上側の画像は裏面側からのＯＢＩＣ像である。裏面側であっても薄膜化された部分であるためＯＢＩＣ電流の変化を観察することができる。この段階でＯＢＩＣ電流の変化が観察されれば、その不良はゲートリークか接合リークと考えられる。 Then, in order to identify a defective part, it observes by the OBIC method from the back side. The lower image in FIG. 12 is a laser image of the bottom of the thinned portion, and the upper image is an OBIC image from the back side. Even on the back side, since it is a thinned portion, a change in the OBIC current can be observed. If a change in the OBIC current is observed at this stage, the defect is considered to be a gate leak or a junction leak.
もしこの段階でＯＢＩＣ電流の変化が観察されない場合はシリコン基板側には不良箇所はないと判断し、薄膜化部の残りのシリコン基板をウエットエッチングにより除去する。ウエットエッチングは先に使用したアルカリ水溶液を用いる。薄膜化部の残りのシリコン基板は５μｍ以下となっているので、短時間でシリコン基板の残存部がなくなる。 If no change in the OBIC current is observed at this stage, it is determined that there is no defective portion on the silicon substrate side, and the remaining silicon substrate in the thinned portion is removed by wet etching. For the wet etching, the previously used alkaline aqueous solution is used. Since the remaining silicon substrate of the thinned portion is 5 μm or less, the remaining portion of the silicon substrate disappears in a short time.
図１３は薄膜化部の底部のシリコン基板がなくなった状態の光学顕微鏡画像である。薄膜化部の底部に表面側のパターンが観察される。
この状態でＯＢＩＲＣＨ観察を行なう。もしここでＯＢＩＲＣＨ電流の変化が観察されれば、配線層に不良があったことがわかる。その不良は配線間の高抵抗、断線又はショートと考えられる。
ＯＢＩＲＣＨ観察により不良箇所を検出したときは、シリコン基板の裏面側からレーザによりマークをつけてその位置を特定する。
FIG. 13 is an optical microscope image in a state in which the silicon substrate at the bottom of the thinned portion is removed. A pattern on the surface side is observed at the bottom of the thinned portion.
In this state, OBIRCH observation is performed. If a change in the OBIRCH current is observed here, it can be understood that the wiring layer is defective. The defect is considered to be high resistance between wires, disconnection or short circuit.
When a defective portion is detected by OBIRCH observation, a mark is attached by a laser from the back side of the silicon substrate to specify the position.
（応用例）
実施例１，２により不良箇所の位置を特定したシリコン基板に対し、薄膜化部の不良箇所を含む領域を切り出して平面ＴＥＭサンプルを作製する方法を説明する。
（１）ここでは、本発明により、薄膜化部の底部にシリコン基板が４μｍの厚さで残存しているものを用意する。そのシリコン基板の中に不良箇所が存在するものとする。
(Application examples)
A method of manufacturing a planar TEM sample by cutting out a region including the defective portion of the thinned portion from the silicon substrate in which the position of the defective portion is specified in the first and second embodiments will be described.
(1) Here, according to the present invention, a silicon substrate with a thickness of 4 μm remaining at the bottom of the thinned portion is prepared. It is assumed that a defective portion exists in the silicon substrate.
（２）裏面側からカーボン保護膜を堆積した後、シリコン基板の裏面側からＦＩＢ加工により小片を切り出す。カーボン保護膜の厚さは１μｍ程度である。カーボン保護膜を堆積するのは、ＦＩＢを使うと常にビームが出ているので必要なところを保護するためであり、さらにカーボンは導電性であるためチャージアップを防ぐ。 (2) After depositing a carbon protective film from the back side, small pieces are cut out from the back side of the silicon substrate by FIB processing. The thickness of the carbon protective film is about 1 μm. The carbon protective film is deposited in order to protect the necessary part because the beam is always emitted when the FIB is used. Further, since the carbon is conductive, the charge-up is prevented.
切り出す小片は１０μｍ×１０μｍ×１０μｍ程度とする。切り出す位置は不良箇所を特定したマークに基づいて決定し、その立方体の中央に不良箇所があるように切り出す。図１４（Ａ）は薄膜化部を示したものであり、（Ｂ）はその拡大図である。切り出す小片を上から見た状態で示しており、４辺をＡ，Ｂ，Ｃ，Ｄとし、その４辺で囲まれた面が上面であり、それぞれの辺に対応する側面をＡ面、Ｂ面、Ｃ面、Ｄ面とする。最終的に切り出すＴＥＭ観察用のサンプルは、上面に平行で、厚さが０．１〜０．４μｍの薄膜状のものとする。Ｃ面は薄膜化の位置を決めるパターンを見る面となるため、特に丁寧に仕上げる。（Ｃ）はＣ方向から見た状態である。（Ｂ）の○印は加工個所を示したマーキングの後である。
この状態では、小片はまだその基端部においてシリコン基板につながっている。
The small piece to be cut out is about 10 μm × 10 μm × 10 μm. The position to be cut out is determined based on the mark that identifies the defective portion, and is cut out so that the defective portion is at the center of the cube. FIG. 14A shows the thinned portion, and FIG. 14B is an enlarged view thereof. A small piece to be cut out is shown as viewed from above, with four sides A, B, C, and D, the surface surrounded by the four sides being the upper surface, and the side surfaces corresponding to the respective sides are the A surface and B Surface, C surface, and D surface. The sample for TEM observation that is finally cut out is a thin film having a thickness of 0.1 to 0.4 μm parallel to the upper surface. The C surface is a surface for viewing the pattern that determines the position of thinning, so it is particularly carefully finished. (C) is the state seen from the C direction. The (B) mark is after the marking indicating the machining location.
In this state, the small piece is still connected to the silicon substrate at its proximal end.
（３）Ｃ面仕上げの後、Ａ面の基端部の位置で、Ａ面に対し４５度方向からこの小片を切断するようにイオンビームを照射する。Ｃ面にはイオンビームは照射しない。このイオンビーム照射により、この小片はシリコン基板から切断され、小片を切り出した溝により形成された穴内でＡ面の方向に倒れる。 (3) After finishing the C surface, at the position of the base end of the A surface, the ion beam is irradiated so as to cut this small piece from the direction of 45 degrees with respect to the A surface. The C plane is not irradiated with an ion beam. By this ion beam irradiation, the small piece is cut from the silicon substrate, and falls in the direction of the A surface in the hole formed by the groove from which the small piece is cut out.
図１５はＡ面に対するイオンビーム照射により小片の基端部が切断され、小片がＡ面の方向に倒れた状態を示している。図１５（Ａ）はＡ方向から観察した画像、図１５（Ｂ）はＢ方向から観察した画像であり、倒れた角度φは４５〜６０°になる。図１５（Ｃ）はＣ面方向から観察した画像であり、平面加工面であるＣ面が斜め上を向いた状態となる。 FIG. 15 shows a state in which the base end portion of the small piece is cut by the ion beam irradiation on the A plane, and the small piece falls in the direction of the A plane. 15A is an image observed from the A direction, and FIG. 15B is an image observed from the B direction. The tilted angle φ is 45 to 60 °. FIG. 15C is an image observed from the C-plane direction, and the C-plane, which is a flat processed surface, is in an obliquely upward state.
（４）次に、Ｃ面が上を向くようにシリコン基板を４５°程度傾ける。その状態で、Ｃ面上で薄片に切り出される部分を含んでシリコン基板に至る領域にカーボン保護膜を選択的に堆積して小片を穴内でシリコン基板に固定する。このときのカーボン保護膜の選択的堆積は、ＦＩＢ装置内でカーボンを含むガスを供給し、所定の位置にＦＩＢを照射することにより、ＦＩＢ照射位置にカーボンが選択的に堆積する。図１６はカーボン保護膜を堆積した状態を表わしている。 (4) Next, the silicon substrate is tilted by about 45 ° so that the C-plane faces upward. In this state, a carbon protective film is selectively deposited in a region reaching the silicon substrate including a portion cut into a thin piece on the C surface, and the small piece is fixed to the silicon substrate in the hole. In this case, the carbon protective film is selectively deposited by supplying a gas containing carbon in the FIB apparatus and irradiating the predetermined position with the FIB so that the carbon is selectively deposited at the FIB irradiation position. FIG. 16 shows a state where a carbon protective film is deposited.
シリコン基板の穴内で倒されてカーボン保護膜により固定された小片を図１７から図１８に示されるように、その穴内にある状態で薄膜状態のＴＥＭ観察用サンプルに加工する。図１７は欠陥箇所を中心にして、ＦＩＢによりＣ面に垂直方向にイオンビームを照射し、厚さが０．６μｍ程度の薄片に加工した状態である。 As shown in FIGS. 17 to 18, the small piece that is tilted in the hole of the silicon substrate and fixed by the carbon protective film is processed into a thin film TEM observation sample in the state of the hole. FIG. 17 shows a state in which an ion beam is irradiated in the direction perpendicular to the C-plane by FIB around the defect portion and processed into a thin piece having a thickness of about 0.6 μm.
その後、その薄片をＦＩＢによりさらに薄膜化して０．１〜０．４μｍ程度の薄片にし、図１８に示されるようにその薄片の両側と底辺をＦＩＢにより切断して平面ＴＥＭ観察用のサンプルとする。
作成されたサンプルはピックアップ法により取り出されてＴＥＭ装置に装着されて観察される。
Thereafter, the thin piece is further thinned by FIB to make a thin piece of about 0.1 to 0.4 μm, and as shown in FIG. 18, both sides and the bottom of the thin piece are cut by FIB to obtain a sample for planar TEM observation. .
The prepared sample is taken out by a pickup method, mounted on a TEM apparatus, and observed.
本発明は不良と判定された半導体集積回路のシリコン基板を加工して不良箇所を特定し、ＴＥＭで観察するためのサンプルを作製するための試料を提供するのに利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be used to provide a specimen for processing a silicon substrate of a semiconductor integrated circuit determined to be defective to identify a defective portion and to prepare a sample for observation with a TEM.
２ シリコン基板
４ 配線層
６ 不良箇所
７ レーザ光
８ａ レーザ加工により形成された穴
８ｂ，８ｃ ウエットエッチングにより形成された開口
2 Silicon substrate 4 Wiring layer 6 Defective location 7 Laser light 8a Holes formed by laser processing 8b, 8c Openings formed by wet etching
Claims (21)
（Ａ）シリコン基板の配線層を残したままで機械的強度を維持できる範囲で裏面側を均一に薄膜化する工程、
（Ｂ）その後、前記シリコン基板の裏面側から不良箇所を特定する工程、
（Ｃ）前記シリコン基板を裏面側から加工して前記不良箇所を含む領域のシリコン基板を部分的にさらに薄膜化する工程、
（Ｄ）前記シリコン基板の裏面側から光を照射してそれによる干渉縞の生成により厚さを測定する工程を少なくとも含み、前記工程（Ｃ）で薄膜化する部分のシリコン基板厚さを測定する工程。 A silicon substrate processing method for partially thinning a silicon substrate on which a wiring layer is formed and a semiconductor integrated circuit is formed by the following steps.
(A) A step of uniformly thinning the back surface within a range in which the mechanical strength can be maintained while leaving the wiring layer of the silicon substrate,
(B) Thereafter, a step of identifying a defective portion from the back side of the silicon substrate,
(C) A step of further thinning the silicon substrate in a region including the defective portion by processing the silicon substrate from the back side;
(D) At least a step of measuring the thickness by irradiating light from the back side of the silicon substrate and generating interference fringes thereby, and measuring the thickness of the silicon substrate at the portion to be thinned in the step (C) Process.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005139518A JP4596968B2 (en) | 2005-05-11 | 2005-05-12 | Silicon substrate processing method and defective portion identification method for observing defective portion of semiconductor device |
| US11/431,743 US7682844B2 (en) | 2005-05-11 | 2006-05-10 | Silicon substrate processing method for observing defects in semiconductor devices and defect-detecting method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005138161 | 2005-05-11 | ||
| JP2005139518A JP4596968B2 (en) | 2005-05-11 | 2005-05-12 | Silicon substrate processing method and defective portion identification method for observing defective portion of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006343100A JP2006343100A (en) | 2006-12-21 |
| JP4596968B2 true JP4596968B2 (en) | 2010-12-15 |
Family
ID=37448843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005139518A Expired - Fee Related JP4596968B2 (en) | 2005-05-11 | 2005-05-12 | Silicon substrate processing method and defective portion identification method for observing defective portion of semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7682844B2 (en) |
| JP (1) | JP4596968B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009069242A (en) * | 2007-09-11 | 2009-04-02 | Nippon Zeon Co Ltd | Manufacturing method of grid polarizing film |
| JP4358889B1 (en) * | 2008-06-27 | 2009-11-04 | 日本エレクトロセンサリデバイス株式会社 | Wafer defect inspection equipment |
| JP6255255B2 (en) * | 2014-01-27 | 2017-12-27 | 株式会社ディスコ | Optical device processing method |
| JP2017075791A (en) * | 2015-10-13 | 2017-04-20 | 富士通株式会社 | Method and device |
| CN107863303A (en) * | 2017-11-02 | 2018-03-30 | 德淮半导体有限公司 | Defect inspection method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07209155A (en) * | 1994-01-13 | 1995-08-11 | Jeol Ltd | Sample preparing device and method |
| JPH09189649A (en) * | 1996-01-09 | 1997-07-22 | Oki Electric Ind Co Ltd | Preparing method of flat sample for transmission type electron microscope, and method for measuring defect by this transmission type microscope |
| JP2002246339A (en) * | 2000-11-15 | 2002-08-30 | Hitachi Ltd | Manufacturing method of semiconductor device |
| JP2006343101A (en) * | 2005-05-11 | 2006-12-21 | Ricoh Co Ltd | Sample preparation method for observing fault place of semiconductor device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334540A (en) * | 1991-11-14 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | OBIC observation method and apparatus therefor |
| US5540810A (en) * | 1992-12-11 | 1996-07-30 | Micron Technology Inc. | IC mechanical planarization process incorporating two slurry compositions for faster material removal times |
| JP2861849B2 (en) * | 1994-08-31 | 1999-02-24 | 日本電気株式会社 | Wiring test method and device on semiconductor integrated circuit chip |
| JP3751062B2 (en) | 1996-01-22 | 2006-03-01 | 株式会社リコー | Sample holder for cross-sectional TEM observation and TEM apparatus including the same |
| US5814885A (en) * | 1997-04-28 | 1998-09-29 | International Business Machines Corporation | Very dense integrated circuit package |
| US6069366A (en) * | 1998-03-30 | 2000-05-30 | Advanced Micro Devices, Inc. | Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit |
| US6081334A (en) * | 1998-04-17 | 2000-06-27 | Applied Materials, Inc | Endpoint detection for semiconductor processes |
| JP4090657B2 (en) | 2000-02-01 | 2008-05-28 | 株式会社日立製作所 | Probe device |
| JP2003188223A (en) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | Method for making crystal defect obvious, and manufacturing method of semiconductor device for evaluation, method for evaluating crystal defect, and semiconductor device for evaluation |
| US6955930B2 (en) * | 2002-05-30 | 2005-10-18 | Credence Systems Corporation | Method for determining thickness of a semiconductor substrate at the floor of a trench |
| US6921719B2 (en) * | 2002-10-31 | 2005-07-26 | Strasbaugh, A California Corporation | Method of preparing whole semiconductor wafer for analysis |
| NL1022426C2 (en) | 2003-01-17 | 2004-07-26 | Fei Co | Method for the manufacture and transmissive irradiation of a preparation and particle optical system. |
| TWI255339B (en) * | 2004-12-23 | 2006-05-21 | Powerchip Semiconductor Corp | Method of applying micro-protection in defect analysis |
| US7697146B2 (en) * | 2005-02-24 | 2010-04-13 | Dcg Systems, Inc. | Apparatus and method for optical interference fringe based integrated circuit processing |
-
2005
- 2005-05-12 JP JP2005139518A patent/JP4596968B2/en not_active Expired - Fee Related
-
2006
- 2006-05-10 US US11/431,743 patent/US7682844B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07209155A (en) * | 1994-01-13 | 1995-08-11 | Jeol Ltd | Sample preparing device and method |
| JPH09189649A (en) * | 1996-01-09 | 1997-07-22 | Oki Electric Ind Co Ltd | Preparing method of flat sample for transmission type electron microscope, and method for measuring defect by this transmission type microscope |
| JP2002246339A (en) * | 2000-11-15 | 2002-08-30 | Hitachi Ltd | Manufacturing method of semiconductor device |
| JP2006343101A (en) * | 2005-05-11 | 2006-12-21 | Ricoh Co Ltd | Sample preparation method for observing fault place of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7682844B2 (en) | 2010-03-23 |
| US20060264005A1 (en) | 2006-11-23 |
| JP2006343100A (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11315756B2 (en) | Fiducial design for tilted or glancing mill operations with a charged particle beam | |
| KR100329322B1 (en) | METOD OF PREPARING A PLAN-VIEW SAMPLE OF AN INTEGRATED CIRCUIT FOR TRANSMISSION ELECTRON MICROSCOPY, AND METlIOBS OF OBSERVING THE SAMPLE | |
| JP5719494B2 (en) | Subsurface imaging using electron beams | |
| KR19980079829A (en) | Method of inspecting flip chip integrated circuit through substrate | |
| CN103675358A (en) | System and method for ex situ analysis of substrate | |
| JP4596968B2 (en) | Silicon substrate processing method and defective portion identification method for observing defective portion of semiconductor device | |
| US20050236583A1 (en) | Method and apparatus for determining thickness of a semiconductor substrate at the floor of a trench | |
| CN103926264A (en) | Gate oxide failure point positioning method | |
| US20210063319A1 (en) | Method for semiconductor wafer inspection and system thereof | |
| TW201333457A (en) | Systems and methods for preparation of samples for sub-surface defect review | |
| JP2006343101A (en) | Sample preparation method for observing fault place of semiconductor device | |
| JP2003203959A (en) | Sample for observing semiconductor wafer surface crystal defect and manufacturing method therefor | |
| JPH083768A (en) | Preparation of plane tem sample | |
| JP2754302B2 (en) | Preparation method for electron microscope observation sample | |
| JP2010271117A (en) | Processing method of sample, and method for manufacturing the sample | |
| JP7468402B2 (en) | How to make a sample | |
| JP5446510B2 (en) | Semiconductor device manufacturing method and semiconductor device management method | |
| JP2009276300A (en) | Specimen-machining method and specimen-machining program | |
| Maitra et al. | Microstructural Investigation and Serial Section Tomography on ASIC Chips for Assurance Through Reverse Engineering Applications | |
| JP2003166918A (en) | Method of preparing sample for observing crystal defect in semiconductor single crystal | |
| KR101275943B1 (en) | Subsurface Imaging Using an Electron Beam | |
| CN116718602A (en) | Failure positioning and failure analysis method | |
| Yong | Color guided top down analysis on memory device | |
| JPH11219992A (en) | Method and device for evaluating semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |