JP2017075791A - 方法及び装置 - Google Patents

方法及び装置 Download PDF

Info

Publication number
JP2017075791A
JP2017075791A JP2015201948A JP2015201948A JP2017075791A JP 2017075791 A JP2017075791 A JP 2017075791A JP 2015201948 A JP2015201948 A JP 2015201948A JP 2015201948 A JP2015201948 A JP 2015201948A JP 2017075791 A JP2017075791 A JP 2017075791A
Authority
JP
Japan
Prior art keywords
light
substrate
unit
semiconductor device
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015201948A
Other languages
English (en)
Inventor
山崎 一寿
Kazuhisa Yamazaki
一寿 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015201948A priority Critical patent/JP2017075791A/ja
Publication of JP2017075791A publication Critical patent/JP2017075791A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】半導体装置の基板の変形の状態を測定する方法及び装置を提供する。【解決手段】第1面31a及び第2面31bを有する基板31と、第1面側に配置された素子層32とを備える半導体装置30の第2面31bに対して、基板31を透過する光を照射し、半導体装置30から反射した反射光を用いて、干渉像を取得する。【選択図】図4

Description

本発明は、方法及び装置に関する。
従来、電子装置の高性能化に伴って、半導体装置を回路基板に高密度に実装することが図られている。
また、半導体装置の微細化に伴って、半導体装置の電極の寸法及び電極間隔が小さくなっている。
そこで、半導体装置を、回路基板等の他の基板に接続するためにフリップチップ接合が用いられている。フリップチップ接合は、ワイヤ接合と比べて、実装面積及び実装高さを低減することが可能である。また、フリップチップ接合は、半導体装置の電極と、回路基板等の他の基板の電極とを対向させて接続するので、電極の寸法及び電極間隔が小さくなっても、電極同士の電気的接続に対して高い信頼性が得られる。
また、半導体装置の高性能化及び高速化に伴って、半導体装置の厚さの薄化が図られている。
半導体装置の厚さの薄化は、主に基板を薄くすることによりなされている。基板の厚さが薄くなると、基板の機械的強度が低減するので、他の基板上にフリップチップ接合された半導体装置の基板は、変形して凸凹が生じる場合がある。
基板が変形して凸凹が生じると、半導体装置の電極と、他の基板の電極との接続不良が生じる恐れがある。
そこで、半導体装置の基板の変形による凸凹の状態は、接触式の段差計、又は非接触式のレーザ段差計等を用いて調べられている。また、半導体装置に対して、白色光を照射して干渉縞を取得することにより、半導体装置の基板の変形による凸凹の状態が調べられている。
特開2012−174896号公報 特開2009−75034号公報 特開2012−173296号公報
半導体装置の微細化が進むことにより、電極の寸法及び電極間隔が小さくなっており、電極として銅ピラーを用いて、フリップチップ接合が行われている。
図1は、従来例のフリップチップ接合を示す図である。
半導体装置130は、回路基板134上にフリップチップ接合されている。半導体装置130は、第1面131a及び第2面131bを有する基板131と、第1面131a側に配置された素子層132を備える。素子層132上には、電極である銅ピラー133が配置される。基板131の第2面131bは、研磨されて平坦になっている。
回路基板134上には、電極である銅ピラー135が配置される。半導体装置130の銅ピラー133と、回路基板134の銅ピラー135とは、半田136を介在させて、対向するように電気的に接続される。
半導体装置130の基板131は、素子層132内の素子又は配線の配置、及び素子密度等により生じる内部応力によって変形しており、第1面131aが凸凹に変形している。
銅ピラーを用いてフリップチップ接合する時には、半田バンプを用いる時と比べて、銅ピラー間に配置される半田の量が少ないので、対向する銅ピラーが離れていると、接続不良が生じる恐れがある。
しかし、銅ピラーを用いるフリップチップ接合に対して接続不良を与えるような第1面131aの凸凹の変形量は小さいので、従来の基板の凸凹を調べる方法では、変形量を精確に測定することが困難な場合が生じている。
本明細書では、上述した問題を解決し得る方法を提案することを課題とする。
また、本明細書では、上述した問題を解決し得る装置を提案することを課題とする。
本明細書に開示する方法の一形態によれば、第1面及び第2面を有する基板と、上記第1面側に配置された素子層とを備える半導体装置の上記第2面に対して、上記基板を透過する光を照射し、上記半導体装置から反射した反射光を用いて、干渉像を取得する。
また、本明細書に開示する装置の一形態によれば、第1面及び第2面を有する基板と、上記第1面側に配置された素子層とを備える半導体装置の上記基板を透過する光を照射する照射部と、上記照射部が照射した光を、上記半導体装置の上記第2面に対して照射すると共に、上記半導体装置から反射した反射光を用いて、干渉像を取得する光学部と、を備える。
上述した本明細書に開示する方法の一形態によれば、半導体装置の基板の変形の状態を測定することができる。
また、上述した本明細書に開示する装置の一形態によれば、半導体装置の基板の変形の状態を測定することができる。
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
従来例のフリップチップ接合を示す図である。 本明細書に開示する装置の一実施形態を示す図である。 制御部を示す図である。 半導体装置を示す図である。 干渉像を示す図である。
以下、本明細書で開示する装置の好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
図2は、本明細書に開示する一実施形態の装置を示す図である。図3は、装置の制御部を示す図である。図4は、測定対象の半導体装置を示す図である。
装置10は、半導体装置の干渉像を取得し、取得した干渉像に基づいて、基板の厚さの変化を測定することにより、基板の表面の変形の状態を知ることができる。具体的には、半導体装置の基板の裏面は研磨されていて平坦になっているので、基板の厚さの変化を測定することにより、基板の表面の凸凹の状態を知ることができる。
図4に示すように、装置10によって測定される半導体装置30は、回路基板34上にフリップチップ接合されている。
半導体装置30は、第1面(表面)31a及び第2面(裏面)31bを有する基板31と、第1面31a側に配置された素子層32を備える。素子層32上には、電極である銅ピラー33が配置される。なお、素子層32は、基板31の第1面31a上に形成されていてもよいし、素子層32の一部が、基板31内に含まれるように形成されていてもよい。本明細書では、基板31の第1面31aは、基板31の素子層32が配置される側の面を意味する。また、素子層32上に、配線層が配置されていてもよい。
回路基板34上には、電極である銅ピラー35が配置される。半導体装置30の銅ピラー33と、回路基板34の銅ピラー35とは、半田36を介在させて、対向するように電気的に接続される。
半導体装置30の基板31は、素子層32内の素子又は配線の配置、及び素子密度等により生じる内部応力によって変形しており、第1面31aが凸凹に変形している。
半導体装置30は、第1面31aが凸凹に変形した状態で、基板31の第2面31b側が研磨されて平坦になっているので、基板31の厚さは一定ではない。基板31の厚さが薄い所では、第1面31aが凹んでおり、基板31の厚さが厚い所では、第1面31aが相対的に凸になっている。
第1面31aが凹んでいる位置に配置される銅ピラー33は、対向する回路基板34の銅ピラー35との間隔が拡がるので、接続不良が生じる恐れがある。
次に、装置10について、以下に説明する。
装置10は、照射部11と、光学部12と、試料台13と、制御部14を備える。
試料である半導体装置30は、試料台13上に載置される。
照射部11は、半導体装置30の基板31を透過する照射光Lを、光学部12に向かって照射する。基板31がシリコン基板である場合、照射光として、1.1μm以上、好ましくは1.2μm以上の波長を有する近赤外線を用いることが好ましい。基板が化合物半導体等のシリコン以外の材料を用いて形成される場合には、基板を透過する波長に対応させて、中赤外線(波長3〜5μm)から紫外線の範囲の照射光を用いてもよい。照射光は、レーザ光であってもよいし、レーザ光ではなくてもよい。
光学部12は、反射部20と、分割部21と、位相変更部22と、レンズ部23と、画像化部24を有する。
反射部20は、照射部11が照射した照射光Lを分割部21へ向けて反射する。本実施形態では、反射部20として、プリズム型の光束スプリッタを用いている。反射部20の反射面は、ハーフミラーとなっており、照射光Lの一部を、分割部21へ向けて反射すると共に、照射光Lの他の部分(図示せず)を透過する。
分割部21は、照射部から照射された照射光Lを、第1光L1と第2光L2とに分けて、第1光L1をレンズ部23に向けて透過し、第2光L2を、位相変更部22に向けて反射する。本実施形態では、分割部21として、プリズム型の光束スプリッタを用いている。分割部21の分割面は、ハーフミラーとなっており、照射光Lの一部を、第1光L1として透過すると共に、照射光Lの他の部分を、第2光L2として位相変更部22に向けて反射する。
位相変更部22は、第2光L2の位相を変更して、位相が変更された第2光L2を分割部21へ戻す。本実施形態では、位相変更部22として鏡を用いている。分割部21と、位相変更部22の鏡面との距離は、第2光L2の1波長以上離れていることが好ましい。第2光L2は、分割部21の分割面と、位相変更部22の鏡面との距離の2倍の光路長に対応する位相が変更されて、分割部21へ戻される。分割部21へ戻される第2光L2の光束内には位相の差の分布が実質的に生じないことが好ましい。ここで、光束内には位相の差の分布が実質的に生じないとは、第1光L1と第2光L2とが合成されて生成される干渉像において、基板31の厚さに起因する干渉縞の位置に影響を与える程度の位相の差を意味する。分割部21と、位相変更部22の鏡面との距離は、例えば1cmとすることができる。位相変更部22の鏡面は、例えば、平坦な面上に、アルミニウムを蒸着して形成することができる。
レンズ部23は、第1光L1を半導体装置30の第2面31bに対して集束させて照射すると共に、半導体装置30から反射した第1光L1を分割部21に向かって照射する。本実施形態では、レンズ部23として凸型のレンズを用いている。レンズ部23と、半導体装置30の第2面31bとの距離を、レンズ部23の焦点距離と一致させることが好ましい。
上述した反射部20及び分割部21及びレンズ部23は、照射光が近赤外線である場合には、通常の可視光に対して用いられる光学材料を用いて形成することができる。また、照射光が中赤外線(波長3〜5μm)から紫外線の範囲にある場合には、フッ素化合物を用いて、反射部20及び分割部21及びレンズ部23を形成することができる。また、照射光が中赤外線(波長3〜5μm)の場合には、Ge、Si又はZnSを用いて、反射部20及び分割部21及びレンズ部23を形成することができる。
半導体装置30から反射した第1光L1(図2及び図4中の鎖線で示される)は、レンズ部23を介して分割部21へ進む。第1光L1は、分割部21において、位相変更部22により位相が変更された第2光L2(図2中の鎖線で示される)と、合成されて干渉光L3が生成される。干渉光L3の一部は、反射部20を透過して、画像化部24へ進む。
画像化部24は、干渉光L3を受光して、干渉像を画像化して、画像化された干渉像を制御部14へ出力する。
制御部14は、画像化部24及び照射部11を制御する。また、制御部14は、画像化部24から入力した干渉像に基づいて、基板31の厚さの分布を求める。
図3に示すように、制御部14は、演算部14aと、記憶部14bと、表示部14cと、入力部14dと、通信部14eを有する。演算部14aは、記憶部14bに記憶された所定のプログラムを実行することにより、上述した制御部14の各機能を実現する。
記憶部14bは、画像化部24から入力した干渉像を記憶する。表示部14cは、演算部14aが処理した情報を表示する。入力部14dは、装置10の操作者が入力部14dを用いて各種の情報を入力する。通信部14eは、画像化部24及び照射部11との間で通信を行う。また、通信部14eは、図示しない外部のネットワークと接続するようになされていてもよい。
制御部14は、例えば、サーバ又はパーソナルコンピュータ等のコンピュータ、若しくはステートマシン等を用いて形成され得る。
次に、装置10が、第1光L1及び第2光L2に基づいて干渉像を取得することについて、以下に説明する。
照射部11から照射された照射光Lは、分割部21において、第1光L1と、第2光L2とに分割される。第2光L2は、位相変更部22により光路長が変更されて、第1光L1とは異なる位相を有する状態で、分割部21へ戻る。
第1光L1は、レンズ部23を介して、基板31の第2面31bに照射される。第2面31bに照射された第1光L1の一部は、基板31を透過して、素子層32に進む。第1光L1の一部は、素子層32内のトランジスタ等の素子又は配線により反射されて、レンズ部23に向かって戻ってくる。また、第1光L1の一部は、素子層32を透過して銅ピラー33により反射されて、レンズ部23に向かって戻ってくる。
基板31の厚さの厚い所を透過した第1光と、基板31の厚さの薄い所を透過した第1光とでは、基板31内を進んだ光路長が異なるので、第1光の位相に違いが生じる。例えば、図4に示すように、基板31の厚さの厚い所で反射した第1光の位相がφ1であるとすると、基板31の厚さの薄い所で反射した第1光の位相は、φ1とは異なる位相φ2を有する。
このように、半導体装置30から反射した第1光L1は、光束内において基板31の厚さの分布に対応した位相の分布を有することになる。ここで、素子層32の厚さは、基板31の厚さに比べて薄いので、半導体装置30から反射した第1光L1の光束内の位相の分布は、主に基板の厚さの分布に対応するとみなすことができる。
半導体装置30から反射した第1光L1は、半導体装置30から反射した第1光L1内の異なる位相を有する成分を有していて、分割部21において、位相が変更された第2光L2と合成されて干渉光L3を生成する。干渉光L3の一部は、反射部20を透過して、画像化部24において、干渉像が得られる。
干渉像では、増加的干渉が起こった部分には明るい縞が形成され、逆に減殺的干渉が生じた部分には暗い縞が形成される。これらの干渉縞には、第1光L1の光束内の位相の分布が反映されおり、明るい縞同士の間隔は、照射光Lの波長の半分の長さに対応する。
図5は、干渉像を示す図である。
図5は、装置10を用いて、平面視が矩形を有する半導体装置30の隅の部分の干渉像を示す。基板31は、シリコン基板を用いており、照射光Lとして、1.1μm以上の波長を有する近赤外線を使用した。
明るい縞同士の間隔Tは、照射光Lの波長の半分の長さである0.55μmに対応する。干渉像の明るい縞の分布に基づいて、基板31の厚さの変化を求めることができる。即ち、干渉像の明るい縞同士の間隔Tは、基板31の厚さが0.55μm異なっていることを意味する。
図5に示す干渉像の右側には、基板31の厚さの分布が示されている。
基板31の第2面31bは、研磨されて平坦になっているので、基板31の厚さの分布を求めることにより、基板31の第1面31aの凸凹の状態を知ることができる。制御部14は、干渉像に基づいて、基板31の厚さの分布を求めて、、基板31の第1面31aの凸凹の状態を出力する。
上述した本実施形態の装置10によれば、半導体装置30の基板31の変形の状態を測定することができる。
本発明では、上述した実施形態の方法及び装置の形成方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。
例えば、照射部11と反射部20との間に第1の偏光板を配置し、反射部20と画像化部24との間に、第1の偏光板の偏光方向とは垂直な偏光方向を有する第2の偏光板を配置してもよい。このように偏光板を配置することにより、より鮮明な干渉像を得ることができる。
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
10 装置
11 照射部
12 光学部
13 試料台
14 制御部
20 反射部
21 分割部
22 位相変更部
23 レンズ部
24 画像化部
30 半導体装置
31 基板
31a 第1面
31b 第2面
32 素子層
33 銅ピラー
34 回路基板
35 銅ピラー
36 半田
130 半導体装置
131 基板
132 素子層
133 銅ピラー
134 回路基板
135 銅ピラー
136 半田

Claims (8)

  1. 第1面及び第2面を有する基板と、前記第1面側に配置された素子層とを備える半導体装置の前記第2面に対して、前記基板を透過する光を照射し、前記半導体装置から反射した反射光を用いて、干渉像を取得する方法。
  2. 照射された光を、第1光と第2光とに分割し、
    前記半導体装置に向かって照射されて前記半導体装置から反射した前記第1光と、位相が変更された前記第2光とを合成して干渉光を生成し、前記干渉光に基づいて、前記干渉像を取得する請求項1に記載の方法。
  3. 前記干渉像に基づいて、前記基板の厚さの分布を求める請求項1又は2に記載の方法。
  4. 前記基板は、シリコン基板であり、前記基板を透過する光として、シリコン基板を透過する波長を有する赤外線を用いる請求項1〜3の何れか一項に記載の方法。
  5. 前記半導体装置は、前記素子層が、他の基板とフリップチップ接合されている請求項1〜4の何れか一項に記載の方法。
  6. 第1面及び第2面を有する基板と、前記第1面側に配置された素子層とを備える半導体装置の前記基板を透過する光を照射する照射部と、
    前記照射部が照射した光を、前記半導体装置の前記第2面に対して照射すると共に、前記半導体装置から反射した反射光を用いて、干渉像を取得する光学部と、
    を備える装置。
  7. 前記光学部は、
    前記照射部から照射された光を、第1光と第2光とに分割する分割部と、
    前記第1光を前記半導体装置の前記第2面に対して照射すると共に、前記半導体装置から反射した前記第1光を前記分割部に向かって照射するレンズ部と、
    前記第2光の位相を変更して、位相が変更された前記第2光を前記分割部へ戻す位相変更部と、
    前記半導体装置から反射した前記第1光と位相が変更された前記第2光とが、前記分割部において合成された干渉光を受光して、前記干渉像を画像化する画像化部と、
    を備える請求項6に記載の装置。
  8. 前記干渉像に基づいて、前記基板の厚さの分布を求める演算部を備える請求項6又は7に記載の装置。
JP2015201948A 2015-10-13 2015-10-13 方法及び装置 Pending JP2017075791A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015201948A JP2017075791A (ja) 2015-10-13 2015-10-13 方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015201948A JP2017075791A (ja) 2015-10-13 2015-10-13 方法及び装置

Publications (1)

Publication Number Publication Date
JP2017075791A true JP2017075791A (ja) 2017-04-20

Family

ID=58550078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015201948A Pending JP2017075791A (ja) 2015-10-13 2015-10-13 方法及び装置

Country Status (1)

Country Link
JP (1) JP2017075791A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511328A (ja) * 1993-12-28 1997-11-11 ウォレス ティー.ワイ. タング 薄膜を監視するための方法および装置
JP2004294155A (ja) * 2003-03-26 2004-10-21 Oyokoden Lab Co Ltd 屈折率及び厚さの測定装置ならびに測定方法
JP2006343100A (ja) * 2005-05-11 2006-12-21 Ricoh Co Ltd 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法
JP2011080960A (ja) * 2009-10-09 2011-04-21 Hamamatsu Photonics Kk 半導体検査装置
JP2013172057A (ja) * 2012-02-22 2013-09-02 Fujifilm Corp 実装装置およびその制御方法
US20150243024A1 (en) * 2012-08-21 2015-08-27 Fogale Nanotech Device and method for making dimensional measurements on multilayer objects such as wafers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511328A (ja) * 1993-12-28 1997-11-11 ウォレス ティー.ワイ. タング 薄膜を監視するための方法および装置
JP2004294155A (ja) * 2003-03-26 2004-10-21 Oyokoden Lab Co Ltd 屈折率及び厚さの測定装置ならびに測定方法
JP2006343100A (ja) * 2005-05-11 2006-12-21 Ricoh Co Ltd 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法
JP2011080960A (ja) * 2009-10-09 2011-04-21 Hamamatsu Photonics Kk 半導体検査装置
JP2013172057A (ja) * 2012-02-22 2013-09-02 Fujifilm Corp 実装装置およびその制御方法
US20150243024A1 (en) * 2012-08-21 2015-08-27 Fogale Nanotech Device and method for making dimensional measurements on multilayer objects such as wafers

Similar Documents

Publication Publication Date Title
JP5607392B2 (ja) 光干渉測定装置
KR101186464B1 (ko) Tsv 측정용 간섭계 및 이를 이용한 측정방법
TW201814273A (zh) 強化玻璃的應力測定裝置、強化玻璃的應力測定方法、強化玻璃的製造方法、強化玻璃
CN111052140B (zh) 指纹识别装置和电子设备
US11118895B2 (en) Three-dimensional measurement device
JP4729423B2 (ja) 光学干渉計
KR102137568B1 (ko) 3차원 계측 장치
US20130235387A1 (en) Three-dimensional measuring device and method
KR102021400B1 (ko) 계측 장치
TWI630557B (zh) 取像模組及其製造方法
KR20120099504A (ko) 표면 형상 측정 방법 및 표면 형상 측정 장치
US10236243B2 (en) Electronic component, electronic module, manufacturing method therefor, and electronic apparatus
JP2012002780A (ja) 形状計測装置、形状計測方法、および半導体パッケージの製造方法
JP2017075791A (ja) 方法及び装置
US20220109821A1 (en) Multi-image projector and electronic device having multi-image projector
JP2015106787A (ja) 撮像ユニット、撮像装置、撮像ユニットの製造方法および撮像ユニットの製造に用いる治具
TW201800732A (zh) 光波導之檢查方法及使用該方法之光波導之製法
US20230204345A1 (en) Three-dimensional measurement device
JP6498796B1 (ja) 半導体装置の検査方法、半導体装置の製造方法、半導体装置の検査装置
KR102146361B1 (ko) 프로젝터, 프로젝터를 가진 전자 장치 및 관련 제조 방법
WO2022091508A1 (ja) 三次元計測装置
KR20150049743A (ko) 간섭계 반사측정장치 모듈
JP2022124892A (ja) 電子装置の測定方法、測定装置および測定プログラム
JP6699297B2 (ja) 光モジュール及び光モジュールの製造方法
JP2016008816A (ja) 形状測定装置、形状測定装置の制御方法、および形状測定プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190917