CN112305407B - 定位测试结构失效位置和原因的方法 - Google Patents
定位测试结构失效位置和原因的方法 Download PDFInfo
- Publication number
- CN112305407B CN112305407B CN202011130353.5A CN202011130353A CN112305407B CN 112305407 B CN112305407 B CN 112305407B CN 202011130353 A CN202011130353 A CN 202011130353A CN 112305407 B CN112305407 B CN 112305407B
- Authority
- CN
- China
- Prior art keywords
- failure
- test structure
- test
- junctions
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000002159 abnormal effect Effects 0.000 claims abstract description 19
- 238000012795 verification Methods 0.000 claims description 7
- 238000004020 luminiscence type Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及定位测试结构失效位置的方法,涉及半导体集成电路失效分析技术,首先获得测试结构的失效模型,然后将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,而可快速定位到目标区域,最后根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置,如此通过PN结开启可快速定位到目标区域,然后通过切换测试条件而快速锁定到失效位置,且可避免现有技术中的因背景噪声信号较大,会淹没失效点信号,而无法定位的问题。
Description
技术领域
本发明涉及半导体集成电路失效分析技术,尤其涉及一种定位测试结构失效位置的方法。
背景技术
集成电路失效分析是提高半导体产品良率的重要手段,在产品研发阶段通常设计各种不同的测试结构,模拟集成电路中真实的环境,发现设计或生产工艺缺陷。当测试结构出现失效,需要失效分析工程师找到失效位置,并针对失效位置再进一步做SEM或TEM分析,找到失效的真实原因,反馈给设计研发人员做进一步的改善。
失效定位是失效分析的前提,首先我们要通过各种定位手段找到失效位置。目前半导体失效定位手段主要通过EMMI(光发射显微镜)、OBIRCH(光致阻抗变化显微镜)以及Thermal(热发射显微镜)等定位工具。根据芯片失效模式业界主要采用正面探测式及背面探测式EMMI/OBIRCH设备,EMMI主要通过捕捉器件漏电产生的光子信号进行失效定位,OBIRCH主要通过捕捉激光扫描芯片后产生的电阻变化反馈的激光信号进行失效定位。当测试结构存在大量重复或类似结构,在未精确找到目标区域前需要在较小倍率下抓取失效点,如果失效结构漏电较小,在nA级别时,需要延长抓点时间才能获得热点,此时背景噪声信号较大,会淹没失效点信号,无法定位。为了尽可能降低背景噪声的干扰,需要在较大倍率下针对目标区域进行失效点的抓取。但是利用EMMI/OBIRCH或thermal进行失效定位时,在InGaAs镜头下找到测试结构所在的位置就要花费很长的时间。
目前找到目标位置通常有两种方法:
1、通过InGaAs镜头图像,对应layout,找到目标区域,此种方法耗时较长;
2、采用激光在目标区域附近打印出一个标记,通过InGaAs镜头图像寻找标记,找到目标位置,但这种方法会破坏晶圆的完整性,可能会影响其他测试分析。
发明内容
本发明在于提供一种定位测试结构失效位置的方法,包括:S1:提供一可能存在故障的测试结构,进行失效验证,确认可能存在故障的测试结构存在失效,并获得失效模型,其中该测试结构包括一器件,该器件结构中存在PN结;S2:将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,进而快速定位到目标区域;以及S3:根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置。
更进一步的,测试结构中存在PN结的器件为三端开关器件,三端开关器件包括源极、漏极和门极,其中源极和漏极与阱之间形成有所述PN结。
更进一步的,S2中所述显微镜为光发射显微镜。
更进一步的,S2中将测试结构中的器件结构中的PN结开启为将源极或漏极与阱之间形成的PN结开启。
更进一步的,S1中获得门极到阱的漏电失效模型,在S3中在器件的门极与阱之间施加测试信号,抓取门极到阱异常漏电发光,倍率逐渐放大,锁定失效位置。
更进一步的,S1中获得源极到漏极的漏电失效模型,在S3中在器件的源极与漏极之间施加测试信号,抓取源极到漏极异常漏电发光,倍率逐渐放大,锁定失效位置。
更进一步的,S3为根据失效模型在器件的失效模型对应的端子施加测试信号,在一定的抓取条件下获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置。
更进一步的,在S2和S3之间还包括将目标区域移到视野中央,放大倍率。
更进一步的,所述测试结构失效为GOI失效、S/D漏电、ESD损伤或金属短路。
本发明还提供一种定位测试结构失效原因的方法,包括:S1:提供一可能存在故障的测试结构,进行失效验证,确认可能存在故障的测试结构存在失效,并获得失效模型,其中该测试结构包括一器件,该器件结构中存在PN结;S2:将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,进而快速定位到目标区域;S3:根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置;以及S4:对失效位置利用SEM或TEM观察失效点,找到失效原因。
如此,不同于现有技术的在未精确找到目标区域前需要在较小倍率下抓取失效点,如果失效结构漏电较小,在nA级别时,需要延长抓点时间才能获得热点,此时背景噪声信号较大,会淹没失效点信号,无法定位,本发明通过首先获得测试结构的失效模型,然后将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,而可快速定位到目标区域,最后根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置,如此通过PN结开启可快速定位到目标区域,然后通过切换测试条件而快速锁定到失效位置,且可避免现有技术中的因背景噪声信号较大,会淹没失效点信号,而无法定位的问题。
附图说明
图1为一三端开关器件的门极到阱的I-V曲线。
图2为一实施例的测试结构组示意图。
图3为在图2的基础上定位到的失效点示意图。
图4为本发明一实施例的定位测试结构失效原因的示意图。
具体实施方式
下面将结合附图,对本发明中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
应当理解,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大,自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
本发明一实施例中,在于提供一种定位测试结构失效位置的方法,包括:S1:提供一可能存在故障的测试结构,进行失效验证,确认可能存在故障的测试结构存在失效,并获得失效模型,其中该测试结构包括一器件,该器件结构中存在PN结;S2:将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,进而快速定位到目标区域;以及S3:根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置。
具体的,本发明一实施例的定位测试结构失效位置的方法,包括:
S1:提供一可能存在故障的测试结构,进行失效验证,确认可能存在故障的测试结构存在失效,并获得失效模型,其中该测试结构包括一器件,该器件结构中存在PN结;
首先通过前端测试获知该测试结构可能存在故障,然后对该测试结构进行失效验证,证明该测试结构确实存在故障,并获得其失效模型。失效模型可参阅图1的一三端开关器件的门极(Gate)到阱(Well)的I-V曲线,也即该测试结构中门极(Gate)到阱(Well)存在漏电。
具体的,在一实施例中,测试结构中存在PN结的器件为三端开关器件,三端开关器件包括源极(Source)、漏极(Drain)和门极(Gate),其中源极(Source)和漏极(Drain)与阱(Well)之间形成有PN结。
S2:将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,进而快速定位到目标区域;
在一实施例中,所述显微镜为光发射显微镜(EMMI),其主要通过捕捉器件漏电产生的光子信号进行失效定位。
具体的,在一实施例中,对于三端开关器件,将测试结构中的器件结构中的PN结开启为将源极或漏极与阱之间形成的PN结开启。具体的,如图2所示为一实施例的测试结构组示意图。如将PN结开启,则测试结构中的存在包括PN结的器件结构的测试结构组存在发光区域101,而可快速定位到存在发光区域101的测试结构组作为目标区域。
S3:根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置。
以三端开关器件的门极(Gate)到阱(Well)存在漏电为例,则在S1中获得门极(Gate)到阱(Well)的漏电失效模型,如图1所示,则在S3中在器件的门极与阱之间施加测试信号,而可抓取门极到阱异常漏电发光,倍率逐渐放大,锁定失效位置,如图3所示在图2的基础上定位到的失效点102。
以三端开关器件的源极(S)到漏极(D)存在漏电为例,则在S1中获得源极(S)到漏极(D)的漏电失效模型,则在S3中在器件的源极与漏极之间施加测试信号,而可抓取源极到漏极异常漏电发光,倍率逐渐放大,锁定失效位置。
S3更具体的为根据失效模型在器件的失效模型对应的端子施加测试信号,在一定的抓取条件下获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置。所述一定的抓取条件可根据器件特性参数来确定,以三端开关器件的源极(S)到漏极(D)存在漏电为例,其抓取条件可为Gate=2.6V,Well=0V,该条件可保证器件结构不被损坏。
在一实施例中,在S2和S3之间还包括将目标区域移到视野中央,放大倍率。
在一实施例中,所述测试结构失效为GOI(gate oxide integrate)失效、S/D漏电、ESD损伤或金属短路等失效。
在本发明一实施例中,还在于提供一种定位测试结构失效原因的方法,其在上述的定位测试结构失效位置的方法的基础上还包括S4:对失效位置利用SEM或TEM观察失效点,找到失效原因。
具体的,可参阅图4,图4为本发明一实施例的定位测试结构失效原因的示意图,以测试结构中存在PN结的器件为三端开关器件,三端开关器件包括源极(Source)、漏极(Drain)和门极(Gate),其中源极(Source)和漏极(Drain)与阱(Well)之间形成有PN结为例,如图4(a)将源极到阱形成的PN结打开,找到目标区域;如图4(b)将目标区域移到视野中央,放大倍率;如图4(c)选择合适的条件进行抓点;如图4(d)锁定热点进一步放大倍率,精确定位;图4(e)得到热点的SEM照片,确定失效原因,其中图4(f)为图4(e)的失效点放大图。
如上所述,不同于现有技术的在未精确找到目标区域前需要在较小倍率下抓取失效点,如果失效结构漏电较小,在nA级别时,需要延长抓点时间才能获得热点,此时背景噪声信号较大,会淹没失效点信号,无法定位,本发明通过首先获得测试结构的失效模型,然后将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,而可快速定位到目标区域,最后根据失效模型向器件的失效模型对应的端子施加测试信号,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置,如此通过PN结开启可快速定位到目标区域,然后通过切换测试条件而快速锁定到失效位置,且可避免现有技术中的因背景噪声信号较大,会淹没失效点信号,而无法定位的问题。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种定位测试结构失效位置的方法,其特征在于,包括:
S1:提供一可能存在故障的测试结构,进行失效验证,确认可能存在故障的测试结构存在失效,并获得失效模型,其中该测试结构包括一器件,器件结构中存在PN结,且存在PN结的器件为三端开关器件,三端开关器件包括源极、漏极和门极,其中源极和漏极与阱之间形成有所述PN结;
S2:将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,进而快速定位到目标区域,且PN结开启为将源极或漏极与阱之间形成的PN结开启;以及
S3:根据失效模型向器件的失效模型对应的端子施加测试信号,在器件结构不被破坏的前提下,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置;
其中,测试结构失效为GOI失效、S/D漏电、ESD损伤或金属短路,失效模型包括门极到阱的漏电失效模型及源极到漏极的漏电失效模型, S2中所述显微镜为光发射显微镜。
2.根据权利要求1所述的定位测试结构失效位置的方法,其特征在于,S1中获得门极到阱的漏电失效模型,在S3中在器件的门极与阱之间施加测试信号,抓取门极到阱异常漏电发光,倍率逐渐放大,锁定失效位置。
3.根据权利要求1所述的定位测试结构失效位置的方法,其特征在于,S1中获得源极到漏极的漏电失效模型,在S3中在器件的源极与漏极之间施加测试信号,抓取源极到漏极异常漏电发光,倍率逐渐放大,锁定失效位置。
4.根据权利要求1所述的定位测试结构失效位置的方法,其特征在于,S3为根据失效模型在器件的失效模型对应的端子施加测试信号,在一定的抓取条件下获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置。
5.根据权利要求1所述的定位测试结构失效位置的方法,其特征在于,在S2和S3之间还包括将目标区域移到视野中央,放大倍率。
6.一种定位测试结构失效原因的方法,其特征在于,包括:
S1:提供一可能存在故障的测试结构,进行失效验证,确认可能存在故障的测试结构存在失效,并获得失效模型,其中该测试结构包括一器件,器件结构中存在PN结,且存在PN结的器件为三端开关器件,三端开关器件包括源极、漏极和门极,其中源极和漏极与阱之间形成有所述PN结;
S2:将测试结构中的器件结构中的PN结开启,利用显微镜定位到存在PN结导通区域的测试结构组,进而快速定位到目标区域,且PN结开启为将源极或漏极与阱之间形成的PN结开启;
S3:根据失效模型向器件的失效模型对应的端子施加测试信号,在器件结构不被破坏的前提下,获得对应端子的测试信号的异常发光点,并将倍率逐渐放大,进而锁定到失效位置;以及
S4:对失效位置利用SEM或TEM观察失效点,找到失效原因;
其中,测试结构失效为GOI失效、S/D漏电、ESD损伤或金属短路,失效模型包括门极到阱的漏电失效模型及源极到漏极的漏电失效模型, S2中所述显微镜为光发射显微镜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011130353.5A CN112305407B (zh) | 2020-10-21 | 2020-10-21 | 定位测试结构失效位置和原因的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011130353.5A CN112305407B (zh) | 2020-10-21 | 2020-10-21 | 定位测试结构失效位置和原因的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112305407A CN112305407A (zh) | 2021-02-02 |
CN112305407B true CN112305407B (zh) | 2024-06-11 |
Family
ID=74328579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011130353.5A Active CN112305407B (zh) | 2020-10-21 | 2020-10-21 | 定位测试结构失效位置和原因的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112305407B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1152077A (fr) * | 1954-09-27 | 1958-02-11 | Ibm | éléments de circuits à transistors |
JP2001014892A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR20090007861A (ko) * | 2007-07-16 | 2009-01-21 | 주식회사 하이닉스반도체 | 반도체 소자의 소거 방법 |
CN101807535A (zh) * | 2009-02-12 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法及所用测试结构 |
CN102881703A (zh) * | 2012-09-29 | 2013-01-16 | 上海中科高等研究院 | 图像传感器及其制备方法 |
CN109342920A (zh) * | 2018-09-30 | 2019-02-15 | 上海华力集成电路制造有限公司 | 集成电路芯片失效点定位方法 |
CN110504181A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | 正交通孔链测试结构开路失效的分析方法 |
CN110706732A (zh) * | 2019-10-14 | 2020-01-17 | 长江存储科技有限责任公司 | 存储器芯片的失效分析方法 |
CN111477262A (zh) * | 2020-04-07 | 2020-07-31 | 武汉新芯集成电路制造有限公司 | 半导体器件的失效分析方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793560B2 (ja) * | 1986-04-23 | 1995-10-09 | 松下電工株式会社 | ラツチング機能を有する無接点リレ− |
US5065090A (en) * | 1988-07-13 | 1991-11-12 | Cross-Check Technology, Inc. | Method for testing integrated circuits having a grid-based, "cross-check" te |
JPH1016593A (ja) * | 1996-07-08 | 1998-01-20 | Tokai Rika Co Ltd | 自動変速機のシフトレバーのロック装置 |
JPH1187451A (ja) * | 1997-09-08 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置の検査方法および半導体装置検査器 |
JP2001284425A (ja) * | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | 故障解析方法及び故障解析装置 |
JP2003133423A (ja) * | 2001-10-30 | 2003-05-09 | Mitsubishi Electric Corp | 検査用素子を有する半導体装置およびそれを用いた検査方法 |
JP5014953B2 (ja) * | 2007-11-01 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体素子解析方法 |
US8977513B2 (en) * | 2009-10-14 | 2015-03-10 | Stmicroelectronics S.R.L. | Reliability test with monitoring of the results |
US8093074B2 (en) * | 2009-12-18 | 2012-01-10 | United Microelectronics Corp. | Analysis method for semiconductor device |
CN102116838B (zh) * | 2010-01-05 | 2013-09-11 | 上海华虹Nec电子有限公司 | 微光显微镜芯片失效分析方法及系统 |
-
2020
- 2020-10-21 CN CN202011130353.5A patent/CN112305407B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1152077A (fr) * | 1954-09-27 | 1958-02-11 | Ibm | éléments de circuits à transistors |
JP2001014892A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR20090007861A (ko) * | 2007-07-16 | 2009-01-21 | 주식회사 하이닉스반도체 | 반도체 소자의 소거 방법 |
CN101807535A (zh) * | 2009-02-12 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法及所用测试结构 |
CN102881703A (zh) * | 2012-09-29 | 2013-01-16 | 上海中科高等研究院 | 图像传感器及其制备方法 |
CN109342920A (zh) * | 2018-09-30 | 2019-02-15 | 上海华力集成电路制造有限公司 | 集成电路芯片失效点定位方法 |
CN110504181A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | 正交通孔链测试结构开路失效的分析方法 |
CN110706732A (zh) * | 2019-10-14 | 2020-01-17 | 长江存储科技有限责任公司 | 存储器芯片的失效分析方法 |
CN111477262A (zh) * | 2020-04-07 | 2020-07-31 | 武汉新芯集成电路制造有限公司 | 半导体器件的失效分析方法 |
Non-Patent Citations (3)
Title |
---|
Failure Identification in Smart Grids Based on Petri Net Modeling;Vito Calderaro 等;《IEEE Transactions on Industrial Electronics》;20110128;全文 * |
PEM / OBIRCH用于集成电路漏电流失效定位;陈选龙 等;《失效分析与预防》;第第10卷卷(第第6期期);第365-368、392页 * |
基于失效物理的集成电路故障定位方法;陈选龙 等;《半导体技术》;20190403;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112305407A (zh) | 2021-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100465612C (zh) | 缺陷检测方法 | |
US7339391B2 (en) | Defect detection method | |
Patterson et al. | Rapid reduction of gate-level electrical defectivity using voltage contrast test structures | |
CN109920742B (zh) | 一种半导体器件失效检测方法 | |
CN110706732B (zh) | 存储器芯片的失效分析方法 | |
CN111123075B (zh) | 封装器件的失效分析方法 | |
CN112255532A (zh) | 一种芯片失效定位方法及夹具 | |
CN112305407B (zh) | 定位测试结构失效位置和原因的方法 | |
JP3833928B2 (ja) | 半導体素子の電気的欠陥検査装置を用いた半導体素子の電気的欠陥検査方法 | |
CN111477262B (zh) | 半导体器件的失效分析方法 | |
CN111638237A (zh) | 一种纳米级静电保护器件失效微区的表征方法 | |
JP4053252B2 (ja) | 半導体装置の製造方法および半導体検査装置 | |
CN109698138B (zh) | 半导体失效定位测试单元及其失效定位方法 | |
JP4783072B2 (ja) | 半導体素子解析方法 | |
CN104793129B (zh) | 利用emmi检测芯片静态漏电的辅助电路的设计方法 | |
US6545491B2 (en) | Apparatus for detecting defects in semiconductor devices and methods of using the same | |
Deligente | Defect Localization on MIM Capacitor Array by Circuit Edit using Focused-Ion Beam (FIB) | |
CN107591341B (zh) | 一种异常点抓取方法 | |
Rosenkranz et al. | Comparison of active and passive voltage contrast for failure localization | |
Patterson et al. | Real Time Fault Site Isolation of Front-End Defects in ULSI-ESRAM Utilizing In-Line Passive Voltage Contrast Inspection | |
Fredrickson et al. | Combining electron beam methods, EBIC and EBAC, with traditional approaches for highly effective fault isolation | |
Lee et al. | FA approach on MIM (Metal-Insulator-Metal) capacitor failures | |
Tangyunyong et al. | Localizing heat-generating defects using fluorescent microthermal imaging | |
Yin et al. | 2.5 D/3D device package level defect localization with the use of multiple curve tracings and repeated thermal emission analyses | |
JP2008286658A (ja) | 半導体検査装置及びそれを用いた半導体検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |