CN110706732B - 存储器芯片的失效分析方法 - Google Patents

存储器芯片的失效分析方法 Download PDF

Info

Publication number
CN110706732B
CN110706732B CN201910972844.5A CN201910972844A CN110706732B CN 110706732 B CN110706732 B CN 110706732B CN 201910972844 A CN201910972844 A CN 201910972844A CN 110706732 B CN110706732 B CN 110706732B
Authority
CN
China
Prior art keywords
bit line
memory chip
failure
word line
hot spot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910972844.5A
Other languages
English (en)
Other versions
CN110706732A (zh
Inventor
李辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910972844.5A priority Critical patent/CN110706732B/zh
Publication of CN110706732A publication Critical patent/CN110706732A/zh
Application granted granted Critical
Publication of CN110706732B publication Critical patent/CN110706732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Abstract

本发明涉及一种存储器芯片的失效分析方法，包括：确定失效点所在的热点区域；确认存在漏电的字线；对所述存在漏电的字线施加偏压，同时观察位于所述热点区域内的位线的电压衬度，直至寻找到所述热点区域内出现异常电压衬度的失效位线；对所述失效位线进行失效分析。上述方法能够提高失效分析效率。

Description

存储器芯片的失效分析方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种存储器芯片的失效分析方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
由于存储器中包括多个结构重复的存储单元，当其中存在失效点时，如何定位失效点成为存储器失效分析中的最为重要的一步。
在3D NAND存储器芯片中，字线(WL)和位线(BL)之间发生漏电，是常有的失效情况。现有技术中，对于字线和位线之间失效点的定位通常准确性较低，失效分析的成功率还有待进一步的提高。
发明内容
本发明所要解决的技术问题是，提供一种存储器芯片的失效分析方法，提高失效分析方法。
为了解决上述问题，本发明的技术方案提供一种存储器芯片的失效分析方法，包括：确定失效点所在的热点区域；确认存在漏电的字线；对所述存在漏电的字线施加偏压，同时观察位于所述热点区域内的位线的电压衬度，直至寻找到所述热点区域内出现异常电压衬度的失效位线；对所述失效位线进行失效分析。
可选的，还包括：在寻找所述失效位线的过程中，调整所述偏压。
可选的，所述偏压的范围为-3V～3V。
可选的，所述偏压小于0。
根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述异常电压衬度为亮度大于其他位线的电压衬度。
可选的，采用电子扫描透镜观察热点区域内的位线的电压衬度。
可选的，还包括：寻找到失效位线后，对所述失效位线的位置进行保存。
可选的，通过电子扫描透镜拍照保存所述失效位线的位置。
可选的，通过纳米探针检测字线的电性参数，从而确认存在漏电的字线。
可选的，所述对所述失效位线进行失效分析包括：利用聚焦离子束对所述存储器芯片进行切割，形成包括所述失效位线在内的测试样品。
可选的，所述存储器芯片的各个字线上均形成有接触孔；通过纳米探针对所述存在漏电的字线上的接触孔施加所述偏压。
可选的，通过光发射方法或光致阻变方法中的一种或几种方法确定所述热点区域。
可选的，所述存储器芯片为3D NAND芯片。
本发明的失效分析方法采用主动电压衬度(AVC)来观察有异常电压衬度的失效位线，能够实现精确定位，即使对较小的漏电，也能够精确便捷地观察到失效位线，极大的提高失效分析的成功率。
而且，在定位过程中，无需将存储器芯片掩膜至当前漏电的字线层，只需要暴露出字线以及位线顶部的接触孔即可，使得失效点定位更加便捷。
附图说明
图1为本发明一具体实施方式的失效分析方法的结构示意图；
图2为本发明一具体实施方式中对热点区域内漏电的字线施加偏压的示意图，并观察到失效位线的异常电压衬底的示意图。
具体实施方式
在一些具体实施方式中，可以基于被动电压衬度原理，利用电子扫描电镜等手段，尝试在存在失效点的热点区域处查看异常的电压衬度或者在高扫描电压下，尝试在热点区域内查看是否有异常。如果看到有异常，在采用聚焦离子束准确定点制备透射样品。如果看不到异常，则采用聚焦离子束将整个热点区域包住，先做平面透射样品，再根据需要做截面透射样品，耗时较多，且一旦样品没有覆盖到失效点，会使得整个失效分析工作失败。
为了改善上述问题，后续具体实施方式提出了新的失效分析方法。下面结合附图对本发明后续具体实施方式提供的存储器芯片的失效分析方法的具体实施方式做详细说明。
请参考图1，为本发明一具体实施方式的存储器芯片的失效分析方法的流程示意图。
所述存储器芯片的失效分析方法包括如下步骤：
步骤S101：确定失效点所在的热点区域。
通过光发射方法(EMMI)或光致阻变(OBIRCH)方法中的一种或几种方法确定所述热点区域。
所述热点区域即为芯片内失效点所在的区域。通常在存储器芯片内，特别是3DNAND存储器芯片内，位线(BL)和字线(WL)之间容易发生短路，该具体实施方式中，所述失效分析方法为位线和字线之间产生漏电的失效点的定位方法，所述热点区域可以理解为产生有位线(BL)和字线(WL)发生短路的区域，所述热点区域的尺寸通常较大，在几个微米的范围内，通常包括一个或多个逻辑存储块区域。
可以利用微光显微镜的EMMI模式，进行热点测试。采用EMMI可侦测芯片中电子和空穴对结合时所发射出来的光子，从而可用于检测芯片内的漏电流，通过观察芯片表面各位置处亮度变化，定位芯片内的热点区域。
OBIRCH也可以用于芯片内部电阻异常以及电流漏电路径分析。通过用激光扫瞄芯片内部连接位置，并产生温度梯度，藉此产生阻值变化，并经由阻值变化的比对，定位出芯片内失效区域。
可以仅采用EMMI或OBIRCH中任意一种方法确定出芯片内的热点区域，也可以采用两种方法结合确定所述热点区域，以提高定位准确性。
由于存储器芯片内包括多个存储单元，器件密度较大，关键尺寸较小，同一根字线同时连接多根位线，无法确认具体是哪根位线与字线之间存在漏电问题。在确认所述热点区域之后，后续还需要进一步定位与字线发生漏电的位线上的具体失效点。
步骤S102：确认存在漏电的字线。
可以通过纳米探针检测字线的电性参数，从而确认存在漏电的字线。可以通过检测字线的电阻、电流等，对热点区域内的多根字线进行检测，找出其中存在电性参数异常的字线，所述电性参数异常的字线即为存在漏电的字线。
该具体实施方式中，无需暴露出所述字线的具体位置，只需要定位漏电的字线顶部的接触孔位置即可。
步骤S103：对所述存在漏电的字线施加偏压的同时，观察位于所述热点区域内的位线的电压衬度，直至寻找到所述热点区域内出现异常电压衬度的失效位线。
当具有一定能量的电子发射到半导体样品表面时，样品表面会有二次电子散射出来，并且产生一定的电势，电势低的位置电压衬度图像显得比较亮。可以通过用电子扫描透镜获取电压衬度图像。
由于存储器芯片的位线底部为NMOS晶体管，N型有源区和P阱之间构成的PN结反偏，所以位线上的表面电势保持较高的水平，位线在SEM中的电压衬度图像显得比较暗。
而当位线与字线之间发生漏电问题时，失效位线与字线之间产生短路，使得失效位线与字线时间的表面电势与字线的表面电势保持一致。由于字线与衬底之间是绝缘的，通常表面电势较低，因此，与字线短路的无效位线的表面电势会低于其他位置处的位线的表面电势，从而电压衬度亮度大于其他位线的电压衬度亮度。
但是，由于字线实际是处于浮接(floating)状态，很容易受到外部电荷的影响，使得字线的电势升高，从而使得失效位线的表面电势依然较高，无法观测到明显的异常电压衬度，从而会导致无法进行失效点定位。或者在漏电流较小的情况下，也无法观察到异常电压衬度。
为了避免上述问题，本发明的具体实施方式中，对存在漏电的字线施加偏压，使得字线的电势降低，从而使得与该字线之间存在漏电的失效位线的电势也降低，从而使得失效位线的电压衬度图像变亮。所述异常电压衬度即为亮度大于其他位线的电压衬度。
请参考图2，为本发明的具体实施方式中，对热点区域内漏电的字线施加偏压的示意图，并观察到失效位线的异常电压衬底的示意图。
以3D NAND芯片作为示例，所述存储器芯片的各个字线上均形成有接触孔202；通过纳米探针201对所述存在漏电的字线上的接触孔202施加所述偏压，当热点区域内的位线203中出现异常电压衬度的，即为失效位线203a。
在一个具体实施方式中，所述偏压的范围可以为-3V～3V。
由于所述字线处于浮接状态，可能电势较高，或者字线与位线之间漏电流较小的情况下，当施加的偏压不足以使得失效位线的电势下降至出现明显的异常电压衬度时，可以进一步调整所述偏压的大小，例如，逐渐减小所述偏压的大小，直至寻找到所述热点区域内出现异常电压衬度的失效位线。为了提高检测效率，可以使得所述偏压小于0，使得字线上的电势尽快小于正常位线的电势，提高定位效率。
步骤S104：对所述失效位线进行失效分析。
在寻找到失效位线进行失效分析之前，还需要对所述失效位线的位置进行保存。
在一个具体实施方式中，可以通过电子扫描透镜拍照保存所述失效位线出现异常电压衬度时的照片。由于各逻辑存储块在物理上有分隔，在照片上能够区分出失效位线所在的存储块在整个存储器芯片内的位置，以及所述失效位线在存储块内的具体位置，因此，在后续进行样品制备时，能够顺利找到所述失效位线。
在另一具体实施方式中，为了进一步提高在实际失效分析过程中，在存储器芯片内定位所述失效位线的效率，可以在寻找到异常电压衬度的失效位线后，通过纳米探针在所述失效位线所在的位置处或者附近扎针，进行标记，以便于后续制备测试样品时定位失效位线。
对所述失效位线进行失效分析包括：利用聚焦离子束(FIB)对所述存储器芯片进行切割，形成包括所述失效位线在内的测试样品。可以通过聚焦离子束对存储器芯片进行减薄，形成较小尺寸的测试样品，后续通过SEM、TEM等手段，对所述失效位线进行后续分析。所述测试样品尺寸较小，降低了采用FIB制备样品的难度。
上述具体实施方法中，以3D NAND芯片作为示例，在其他具体实施方式中，其他存储器芯片，例如SRAM、DRAM存储器芯片均可以采用上述方法对位线和字线之间产生漏电的失效点进行定位以及失效分析。
本发明的具体实施方式中，采用主动电压衬度(AVC)来观察有异常电压衬度的失效位线，能够实现精确定位，即使对较小的漏电，也能够精确便捷地观察到失效位线，极大的提高失效分析的成功率。
而且，在定位过程中，无需将存储器芯片掩膜至当前漏电的字线层，只需要暴露出字线以及位线顶部的接触孔即可，使得失效点定位更加便捷。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种存储器芯片的失效分析方法，其特征在于，包括：
确定失效点所在的热点区域；
确认存在漏电的字线；
对所述存在漏电的字线施加偏压，同时观察位于所述热点区域内的位线的电压衬度，直至寻找到所述热点区域内出现异常电压衬度的失效位线；
对所述失效位线进行失效分析。
2.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，还包括：在寻找所述失效位线的过程中，调整所述偏压。
3.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述偏压的范围为-3V～3V。
4.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述偏压小于0。
5.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述异常电压衬度为亮度大于其他位线的电压衬度。
6.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，采用电子扫描透镜观察热点区域内的位线的电压衬度。
7.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，还包括：寻找到失效位线后，对所述失效位线的位置进行保存。
8.根据权利要求7所述的存储器芯片的失效分析方法，其特征在于，通过电子扫描透镜拍照保存所述失效位线的位置。
9.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，通过纳米探针检测字线的电性参数，从而确认存在漏电的字线。
10.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述对所述失效位线进行失效分析包括：利用聚焦离子束对所述存储器芯片进行切割，形成包括所述失效位线在内的测试样品。
11.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述存储器芯片的各个字线上均形成有接触孔；通过纳米探针对所述存在漏电的字线上的接触孔施加所述偏压。
12.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，通过光发射方法或光致阻变方法中的一种或几种方法确定所述热点区域。
13.根据权利要求1所述的存储器芯片的失效分析方法，其特征在于，所述存储器芯片为3D NAND芯片。
CN201910972844.5A 2019-10-14 2019-10-14 存储器芯片的失效分析方法 Active CN110706732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910972844.5A CN110706732B (zh) 2019-10-14 2019-10-14 存储器芯片的失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910972844.5A CN110706732B (zh) 2019-10-14 2019-10-14 存储器芯片的失效分析方法

Publications (2)

Publication Number Publication Date
CN110706732A CN110706732A (zh) 2020-01-17
CN110706732B true CN110706732B (zh) 2021-04-13

Family

ID=69198760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910972844.5A Active CN110706732B (zh) 2019-10-14 2019-10-14 存储器芯片的失效分析方法

Country Status (1)

Country Link
CN (1) CN110706732B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477262B (zh) * 2020-04-07 2022-05-31 武汉新芯集成电路制造有限公司 半导体器件的失效分析方法
CN111638237A (zh) * 2020-05-07 2020-09-08 华东师范大学 一种纳米级静电保护器件失效微区的表征方法
CN112305407A (zh) * 2020-10-21 2021-02-02 上海华力集成电路制造有限公司 定位测试结构失效位置和原因的方法
CN113538376B (zh) * 2021-07-15 2023-08-08 长江存储科技有限责任公司 存储阵列的缺陷定位方法、装置、设备及可读存储介质
CN115641903A (zh) * 2022-10-19 2023-01-24 深圳市紫光同创电子有限公司 Fpga存储单元失效分析方法、装置、电子设备以及存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0087460A1 (en) * 1981-09-03 1983-09-07 Western Electric Company, Incorporated Optical information storage
CN1059798A (zh) * 1990-08-03 1992-03-25 株式会社日立制作所 半导体存贮器件及其操作方法
US5524097A (en) * 1995-03-03 1996-06-04 Xilinx, Inc. Power saving sense amplifier that mimics non-toggling bitline states
CN1892915A (zh) * 2005-06-29 2007-01-10 富士通株式会社 半导体存储器器件
EP1892726A2 (en) * 2006-08-22 2008-02-27 Fujitsu Limited Semiconductor integrated circuit and test method thereof
CN101494089A (zh) * 2008-01-24 2009-07-29 中芯国际集成电路制造(上海)有限公司 半导体器件主位线失效的检测方法和检测系统
CN102568578A (zh) * 2010-12-08 2012-07-11 旺宏电子股份有限公司 半导体存储装置及其测试及控制方法
CN104535885A (zh) * 2015-01-05 2015-04-22 武汉新芯集成电路制造有限公司 字线漏电点的定位方法
CN104681102A (zh) * 2015-03-10 2015-06-03 武汉新芯集成电路制造有限公司 快闪存储器位线间缺陷的检测方法
CN108648776A (zh) * 2013-02-25 2018-10-12 美光科技公司 用于补偿字线电压增加的设备、感测电路及方法
CN109920742A (zh) * 2019-02-13 2019-06-21 长江存储科技有限责任公司 一种半导体器件失效检测方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0087460A1 (en) * 1981-09-03 1983-09-07 Western Electric Company, Incorporated Optical information storage
CN1059798A (zh) * 1990-08-03 1992-03-25 株式会社日立制作所 半导体存贮器件及其操作方法
US5524097A (en) * 1995-03-03 1996-06-04 Xilinx, Inc. Power saving sense amplifier that mimics non-toggling bitline states
CN1892915A (zh) * 2005-06-29 2007-01-10 富士通株式会社 半导体存储器器件
EP1892726A2 (en) * 2006-08-22 2008-02-27 Fujitsu Limited Semiconductor integrated circuit and test method thereof
CN101494089A (zh) * 2008-01-24 2009-07-29 中芯国际集成电路制造(上海)有限公司 半导体器件主位线失效的检测方法和检测系统
CN102568578A (zh) * 2010-12-08 2012-07-11 旺宏电子股份有限公司 半导体存储装置及其测试及控制方法
CN108648776A (zh) * 2013-02-25 2018-10-12 美光科技公司 用于补偿字线电压增加的设备、感测电路及方法
CN104535885A (zh) * 2015-01-05 2015-04-22 武汉新芯集成电路制造有限公司 字线漏电点的定位方法
CN104681102A (zh) * 2015-03-10 2015-06-03 武汉新芯集成电路制造有限公司 快闪存储器位线间缺陷的检测方法
CN109920742A (zh) * 2019-02-13 2019-06-21 长江存储科技有限责任公司 一种半导体器件失效检测方法

Also Published As

Publication number Publication date
CN110706732A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN110706732B (zh) 存储器芯片的失效分析方法
US20030179007A1 (en) Method of inspecting pattern and inspecting instrument
US9606173B2 (en) In-chip static-current device failure detecting methods and apparatus
US9099203B2 (en) Method for testing retention characteristics of semiconductor device having a volatile device cell and semiconductor test apparatus
CN111477262B (zh) 半导体器件的失效分析方法
US8901660B2 (en) Semiconductor structure and fault location detecting system
CN113075533B (zh) 芯片检测方法及芯片检测装置
US20070124628A1 (en) Methods of memory bitmap verification for finished product
Yeoh et al. Debugging MBIST hard fails without bitmapping
CN105810606A (zh) 存储器电路接触孔层次失效点定位方法
CN115497846A (zh) 芯片损伤位置定位方法
CN113075532A (zh) 芯片检测方法及芯片检测装置
CN114530179A (zh) 三维存储器的确定失效沟道孔的方法及测试样品
Song SRAM failure analysis evolution driven by technology scaling
US8489945B2 (en) Method and system for introducing physical damage into an integrated circuit device for verifying testing program and its results
JP2008041757A (ja) 半導体検査装置および半導体検査方法
US20220310186A1 (en) Chip detection method and device
Chen et al. Failure localization and mechanism analysis in system-on-chip (soc) using advanced failure analysis techniques
Maggiacomo et al. Logical to Physical SRAM Bitmap Verification with Fault Localization
Hoe et al. Memory Address Verification Using NIR Laser
Lim et al. Defect Isolation of Functional Failed 3D NAND Device Memory Using Memory Tester and Test Bench with OBIRCH
CN107991598A (zh) 一种用于三维存储器沟道导通性的测量方法
US6941529B1 (en) Method and system for using emission microscopy in physical verification of memory device architecture
Chao et al. Laser Assisted Device Alteration, Efficient Application for Soft Failure Localization on Advanced Node
Herschbein et al. Semi-Automated Full Wafer In-line SRAM Failure Analysis by Dual Beam Focused Ion Beam (FIB)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant