CN101494089A

CN101494089A - 半导体器件主位线失效的检测方法和检测系统

Info

Publication number: CN101494089A
Application number: CNA2008100330519A
Authority: CN
Inventors: 肖游; 陈澎松; 易晶晶; 黄仁德
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2008-01-24
Filing date: 2008-01-24
Publication date: 2009-07-29
Anticipated expiration: 2028-01-24
Also published as: CN101494089B

Abstract

本发明公开了一种半导体器件主位线失效的检测方法和检测系统。该检测方法包括：选取至少2条字线，分别位于存储阵列不同的物理扇区；逐一测量所选字线与每一局部位线交叉位置处存储单元的工作电流；若测量工作电流大于基准工作电流，则判定该存储单元为异常存储单元；反之，则判定该存储单元为正常存储单元；对应每一局部位线，如果在所选字线上的存储单元均为异常存储单元，则判定控制该局部位线的主位线失效；如果在所选字线上的存储单元存在正常存储单元，则说明控制该局部位线的主位线没有失效。本发明提供的检测方法和检测系统通过对工作电流的测试实现对主位线失效的监控，既可应用于CP之前、之后，又可插入CP中，减少CP时间。

Description

半导体器件主位线失效的检测方法和检测系统

技术领域

本发明涉及半导体测试，具体地说，涉及一种用于检测半导体器件主位线(Main Bit Line，MBL)失效的方法以及检测系统。

背景技术

氮化物只读存储器(nitride read only memory，NROM)是一种非挥发性存储器，因其具有高密度结构为业界所熟知。与其他类型的存储器相同，NROM的存储阵列也包括若干个重复的物理扇区以及由多个块共用的位线。存储阵列的位线是分等级结构的，包括位于较低制造层上并连接到存储单元的局部位线(Low Bit Line，LBL)，以及位于较高层上控制6-12条局部位线的主位线(具体条数根据不同器件的具体功能而定)。主位线从存储阵列的顶部贯穿至底部，控制存储阵列的多个块；局部位线贯穿一个物理扇区，直接对存储单元进行数据读写的操作。由于主位线控制多个块，因此，一旦主位线失效，共用这条主位线的所有块均不能正常工作，最糟糕的情况可能导致损失六分之一的存储空间。

与静态随机存储器(SRAM)和动态随机存储器(DRAM)不同，NROM器件在芯片(chip)能正常运行，实现数据输入输出之前，需要进行操作系统(PFROM)编程以及参考单元(Reference Cell)编程，以定义逻辑“0”和“1”。因此，传统主位线失效的分析方法-位图(bitmap)分析只能在芯片进行电路探测(circuit probing，CP)之后进行，延误了工程师的分析。另一方面，如果在CP过程中因其他原因导致芯片失效，就不能在其上进行位图分析，从而限制了工程师的分析。上述两种情况限制了位图分析在主位线失效测试中的应用。

发明内容

有鉴于此，本发明解决的技术问题在于提供一种应用广泛的半导体器件主位线失效的检测方法和检测系统。

为解决上述技术问题，本发明提供了一种新的检测方法。所述检测方法包括如下步骤：a.选取至少2条字线，分别位于存储阵列不同的物理扇区；b.逐一测量所选字线与每一局部位线交叉位置处存储单元的工作电流；若测量工作电流大于基准工作电流，则判定该存储单元为异常存储单元；反之，则判定该存储单元为正常存储单元；c.对应每一局部位线，如果在所选字线上的存储单元均为异常存储单元，则判定控制该局部位线的主位线失效；对应每一局部位线，如果在所选字线上的存储单元存在正常存储单元，则说明控制该局部位线的主位线没有失效。

为解决上述技术问题，本发明还提供了一种新的检测系统。所述检测系统包括选取模块、检测模块以及输出模块；选取模块选取晶圆上需要检测的芯片，检测模块执行上述检测方法所述的步骤，对选择的芯片进行主位线失效测试；输出模块输出是否有主位线失效以及失效条数。

与现有技术相比，本发明所述的检测方法和检测系统通过对工作电流的测试实现对主位线失效的监控。无论检测的芯片是否可以进行正常工作，都可以检测到主位线失效的信息，因此本发明应用广泛，既可单独应用于CP之前、之后，也可以插入CP过程中。在CP过程中得出主位线失效信息，还可减少CP时间，提高CP测试的可靠性。

附图说明

图1为NROM存储阵列的平面图。

图2为采用本发明检测系统后晶圆主位线失效状况图。

图3为主位线失效比率与器件阈值电压的关系图。

具体实施方式

以下结合附图对本发明提供的半导体器件主位线失效检测方法的其中一实施方式作详细描述，以期进一步理解发明的技术方案、目的以及有益效果等。所述半导体器件可以是NROM，也可以是类似架构的其他器件。

图1为NROM存储阵列1的平面图。存储阵列1包括若干条字线和位线，所述位线包括位于较低制造层上的局部位线和位于较高制造层上的若干条主位线。存储阵列1的存储单元位于局部位线与字线交叉位置处。每条主位线控制6条局部位线。图1中只标出主位线30，其控制局部位线31。

本发明提供的检测方法是：首先分别在存储阵列1的最顶端、中间、最低端选取3条字线21、22、23，所选字线分别位于不同的物理扇区；然后，逐一测量所选字线21、22、23与存储阵列每一局部位线交叉位置处存储单元的工作电流，若测量工作电流超过基准工作电流，则说明该位置的存储单元为异常存储单元；反之，为正常存储单元；以局部位线31为例，对应局部位线31，如果所选位线21、22、23上的存储单元A、B、C的测量工作电流均超过基准工作电流(存储单元A、B、C均为异常存储单元)，则说明控制局部位线31的主位线30失效；如果所选字线上至少存在一个正常存储单元(存储单元A或B或C为正常存储单元)，则说明控制局部位线31的主位线30没有失效。

需要说明的是上述选择属于不同物理扇区的字线时，也可以选择2条，虽然比选取3条的准确性低一些，但是仍就可以实现本发明的目的。

由于电流测量属于直流(direct current，DC)测试，无论芯片是否可以正常工作，均可以进行。也就是说，本发明提供的检测方法可以应用在任何形式的器件上，如：可能存在坏片的天然晶圆(native wafer)。本发明提供的检测方法可以单独在CP之前、之后进行，也可以插入CP之中。如果插入CP之中，将主位线失效的信息并入存储器修复运算，后续的CP过程中，跳过失效主位线的地址，不仅可以减少测试的时间，提高测试效率，也可以避免失效主位线漏电流的影响，提高CP的准确性。

为了更高效地进行主位线失效的测试，本发明还提供了采用上述检测方法的检测系统，其包括选取模块、检测模块以及输出模块。所述选取模块用于在晶圆上选取需要检测的芯片。所述输出模块输出是否有主位线失效及失效条数，如图2所示，然后根据这些信息计算晶圆的失效率。将上述检测方法得到的信息输入检测系统形成检测模块，采用Perl脚本，由检测模块判断主位线是否失效。图2所示主位线失效比较严重(3条或以上)的芯片，如果位于晶圆上的位置比较集中，根据区域推测制程中某一步或者某一设备出了问题，及时反馈给制造部门，以解决问题，优化制程或者改善设备性能等等。

另外，实验发现，主位线失效比率与器件的阈值电压有关，如图3所示。采用本发明的检测方法和检测系统很容易获得主位线的失效比率，根据失效比率和阈值电压的对应关系，选择合适的阈值电压，可以有效提高晶圆的良率。

Claims

1.一种半导体器件主位线失效的检测方法，所述半导体器件的存储阵列包括若干条字线和位线，所述位线包括位于较低制造层上的局部位线以及位于较高制造层控制数条局部位线的主位线；其特征在于，所述检测方法包括如下步骤：

a.选取至少2条字线，分别位于存储阵列不同的物理扇区；

b.逐一测量所选字线与每一局部位线交叉位置处存储单元的工作电流；若测量工作电流大于基准工作电流，则判定该存储单元为异常存储单元；反之，则判定该存储单元为正常存储单元；

c.对应每一局部位线，如果在所选字线上的存储单元均为异常存储单元，则判定控制该局部位线的主位线失效；对应每一局部位线，如果在所选字线上的存储单元存在正常存储单元，则说明控制该局部位线的主位线没有失效。

2.如权利要求1所述的半导体器件主位线失效的检测方法，其特征在于，步骤a中，选取位于不同物理扇区的3条字线；步骤c中，对应每一局部位线地址，如果所述3条字线上的存储单元均为异常存储单元，则判定控制该局部位线的主位线为失效。

3.如权利要求2所述的半导体器件主位线失效的检测方法，其特征在于，步骤a中，选取的3条字线分别为存储阵列最顶端、中间、最低端的字线。

4.如权利要求1所述的半导体器件主位线失效的检测方法，其特征在于，所述半导体器件是指氮化物只读存储器。

5.一种采用如权利要求1所述的半导体器件主位线失效的检测方法的检测系统，其特征在于：所述检测系统包括选取模块、检测模块以及输出模块；选取模块选取晶圆上需要检测的芯片，检测模块执行权利要求1所述的检测步骤；输出模块输出是否有主位线失效或者/以及失效条数。