CN103426477A - 一种NOR Flash 存储器的读方法及装置 - Google Patents
一种NOR Flash 存储器的读方法及装置 Download PDFInfo
- Publication number
- CN103426477A CN103426477A CN2012101573571A CN201210157357A CN103426477A CN 103426477 A CN103426477 A CN 103426477A CN 2012101573571 A CN2012101573571 A CN 2012101573571A CN 201210157357 A CN201210157357 A CN 201210157357A CN 103426477 A CN103426477 A CN 103426477A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- bit line
- sense amplifier
- voltage
- negative voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本申请公开了一种NOR Flash存储器的读方法和装置,其中,所述NOR Flash存储器中包括灵敏放大器,所述的方法包括:对读操作选中存储单元的字线加正常读电压,对非选中存储单元的字线加负电压;选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。本申请可以提高读出数据的准确性和可靠性。
Description
技术领域
本申请涉及半导体存储器技术领域,特别是涉及一种NOR Flash存储器的读方法,以及,一种NOR Flash存储器的读装置。
背景技术
所谓Flash,是内存(Memory)的一种,但兼有RAM和ROM的优点,是一种可在系统(In-System)进行电擦写,掉电后信息不丢失的存储器,同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元(cell)组成的,每个单元存储一个或多个比特(bit)。具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程(烧写)、擦除等特点,并且可由内部嵌入的算法完成对芯片的操作,因而在各种嵌入式系统中得到了广泛的应用。作为一种非易失性存储器,Flash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。Flash技术根据不同的应用场合也分为不同的发展方向,有擅长存储代码的NOR Flash和擅长存储数据的NAND Flash。
NOR FLASH是很常见的一种存储芯片,数据掉电不会丢失。NOR FLASH支持Execute On Chip,即程序可以直接在FLASH片内执行。这点和NAND FLASH不一样。因此,在嵌入是系统中,NOR FLASH很适合作为启动程序的存储介质。NOR FLASH的读取和RAM很类似,但不可以直接进行写操作。对NOR FLASH的写操作需要遵循特定的命令序列,最终由芯片内部的控制单元完成写操作。
对于存储器而言,存储的密度至关重要。随着市场对存储器大容量NOR Flash的要求,为了提高存储器的集成度,同一个区块(block)内的WL(字线)越来越多,已经达到1024根甚至更多。另外,随着工艺节点继续推进,尤其是到65nm以下后,存储单元沟道宽度变小导致了更 多的亚阈值漏电,这使得读取过程中,BL(位线)上的漏电流干扰越来越大。
在传统的存储器读取方法中,需要在选中的BL上加读电压V_read,在非选中的BL上加零电压。随着工艺节点的降低,尤其是到65nm以下时,存储管的VTH(阈值电压)减小,开启之前的漏电流会越来越大,这些漏电在同一根BL上累积,当一个block的WL根数不够大时,累积的电流对读电流造成的影响可忽略,但当WL集成度达到一定程度后时,(比如1024根),此时的累积(如达到10uA)就不可避免了,这样必将导致读电流增大,很容易使读数据出错。另外,如果在擦除的过程中异常掉电,出现过擦除情况,这样在读操作时,如果非选中单元WL加零电压,则对应的电流过大,存储单元无法关断,同样累积到BL上的电流过大,造成读取数据错误。这势必使得读操作无法正确进行,存储器的可靠性大大降低。
因此,目前本领域技术技术人员迫切需要解决的一个技术问题是,提出了一种NOR Flash存储器的读取机制,用以提高读出数据的准确性和可靠性。
发明内容
本申请所要解决的技术问题是提供一种NOR Flash存储器的读方法及装置,用以提高提高读出数据的准确性和可靠性,从而提高存储器的性能。
为了解决上述技术问题,本申请实施例公开了一种NOR Flash存储器的读方法,所述NOR Flash存储器中包括灵敏放大器,所述的方法包括:
对读操作选中存储单元的字线加正常读电压,对非选中存储单元的字线加负电压;
选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。
优选的,所述对非选中存储单元的字线加的负电压为小于0V至大于或等于-2V中的某一值。
优选的,所述存储单元为字线行与位线列的交叉点,所述位线通过选通管与存储单元相连。
本申请实施例还公开了一种NOR Flash存储器的读方法,所述NOR Flash存储器中包括灵敏放大器,所述的方法包括:
对读操作选中存储单元的字线加正常读电压,对非选中存储单元的P阱PWELL加负电压;
选通被选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。
优选的,所述非选中存储单元的P阱PWELL加的负电压为小于0V至大于或等于-2V中的某一值。
优选的,所述存储单元为字线行与位线列的交叉点,所述位线通过选通管与存储单元相连。
本申请实施例还公开了一种NOR Flash存储器的读装置,包括:
读电压施加模块,用于对读操作选中存储单元的字线加正常读电压;
第一负电压施加模块,用于对非选中存储单元的字线加负电压;
位线选通模块,用于选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
灵敏放大器,用于根据所述电流或电压信号判断被选中存储单元中存储的值。
优选的,所述对非选中存储单元的字线加的负电压为小于0V至大于 或等于-2V中的某一值。
本申请实施例还公开了一种NOR Flash存储器的读装置,包括:
读电压施加模块,用于对读操作选中存储单元的字线加正常读电压;
第二负电压施加模块,用于对非选中存储单元的P阱PWELL加负电压;
位线选通模块,用于选通被选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
灵敏放大器,用于根据所述电流或电压信号判断被选中存储单元中存储的值。
优选的,所述非选中存储单元的P阱PWELL加的负电压为小于0V至大于或等于-2V中的某一值。
与现有技术相比,本申请具有以下优点:
本申请提出了在NOR Flash存储器的读操作过程中的两种降低亚阈值漏电的方法,方法一是在选中存储单元的WL上加正常读电压,在非选中存储单元的WL上加负电压,降低存储管沟道电流;方法二是在选中存储单元的WL上加正常读电压,在非选中存储单元的PWELL上加负压,利用衬偏效应降低存储管沟道电流。使得非选中单元在读取时的电流几乎为零,对BL造成的影响可忽略不计,本申请可以避免由于工艺降低,集成度提高等带来的存储管本身漏电,以及擦除过程中异常断电带来的大的漏电导致的BL上漏电较大的问题。从而提高存储器读取的准确性和可靠性。
附图说明
图1是本申请的一种NOR Flash存储器的读方法实施例1的步骤流程图;
图2是一种NOR Flash存储器读操作过程的电流电压示意图;
图3是本申请的一种NOR Flash存储器的读方法实施例2的步骤流程图;
图4是本申请的NOR Flash存储器中存储单元阵列读操作加电示意图;
图5是本申请的一种NOR Flash存储器的读装置实施例1的结构框图;
图6是本申请的一种NOR Flash存储器的读装置实施例2的结构框图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
参照图1,示出了本申请的一种NOR Flash存储器的读方法实施例1的步骤流程图,所述NOR Flash存储器中包括灵敏放大器,本申请实施例具体可以包括如下步骤:
步骤101,对读操作选中存储单元的字线加正常读电压,对非选中存储单元的字线加负电压;
步骤102,选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
步骤103,由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。
半导体存储器(Memory)一般由字线(WL)行和位线(BL)列组成,每一行和列的交叉点是一个存储单元(cell),存储单元由晶体管和电容组成。存储单元中的数据取决于存储在电容中的电荷,晶体管的开关控制数据的存取。当字线被选中,晶体管打开时,存储在电容中的电荷通过电荷共享使BL电压改变。
灵敏放大器(Sense amplifier)是存储器中非常重要的电路,其主要用于将cell中所存储的数据位的状态识别出来,以转换为数字信号;为 获得cell中所存储的数据位的状态,则需要通过对BL进行充电,获取cell中所存储数据位的状态对应的电压。然后,将所述cell中所存储数据位的状态对应的电压与参考cell中所存储数据位的状态对应的电压进行比较,即可获得cell中所存储的数据位的状态。
为了清楚说明本申请实施例的工作过程,现简单介绍灵敏放大器读取cell中数据的过程如下:
以MLC Flash Memory(多层单元闪存)为例,一个存储单元(cell)做编程或擦除操作,可以存储四个状态,两位数据。应用灵敏放大器对MLC Flash Memory进行读取操作大致可以包括以下三步:
第一步、在存储cell阵列的WL和参考cell的栅极(gate)上施加相同的开启电压Vwl,在存储cell阵列的位线(BL)(BL通过一些YMUX选通管后连接到被选寻址的存储cell的drain端)和参考cell的漏极(drain)保持相近的电压,如1v。当开始读取数据时,晶体管打开,而由于阵列cell和参考cell的电荷状态不同,从而会导致产生的电流不同;
第二步、将上述阵列cell和参考cell的电流分别通过专门设计的I-V(电流-电压)转换电路(即将不同的电流通过相同的阻抗器件),得到不同的电压值,从而将电流差异转化为了电压差异;
例如,对于MLC Flash Memory的存储单元而言,就需要四个I-V(电流-电压)转换电路,一个I-V转换电路对应阵列cell,得到所需的存储单元相应的电压值,另外三个I-V转换电路对应参考cell,得到三个参考电压。
第三步、通过比较器比较两个电压信号,即可得到存储数据位的状态信息,如,00、01、10、11。
例如,将所需的存储单元相应的电压值分别与三个参考电压进行两两比较,从而可以确定所需的存储单元相应的电压值是落在那个电压范围内,即可以确定该存储单元所存储的数据位的状态信息。
参考图2所示的NOR Flash存储器读操作过程的电流电压示意图,在NOR Flash存储器读操作过程中,在选中的存储单元的WL上加正常 读电压,从图1可以看出,随着工艺节点的降低,在零电压处工艺节点越低,对应的电流越大。读取过程中,如果在WL上加零电压,尤其当一个block的WL集成度越来越大时,BL上累积的漏电流将不可忽视。应用本申请实施例,在非选中存储单元的WL上加负电压(如-1V,-2V等),则非选中管的漏电流(亚阈值电流)就被减小到可以忽略的程度。
作为本申请实施例具体应用的一种示例,所述对非选中存储单元的字线加的负电压可以为小于0V至大于或等于-2V中的某一值。
参照图3,示出了本申请的一种NOR Flash存储器的读方法实施例2的步骤流程图,所述NOR Flash存储器中包括灵敏放大器,本申请实施例具体可以包括如下步骤:
步骤301,对读操作选中存储单元的字线加正常读电压,对非选中存储单元的PWELL加负电压;
步骤302,选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
步骤303,由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。
应用本实施例,在NOR Flash存储器读操作过程中,在选中的存储单元的WL上加正常读电压,在非选中的存储单元的PWELL上加负电压。基于所有cell工作在衬偏状态,等效阈值升高,故非选中管的漏电流就被减小到可以忽略的程度。
作为本申请实施例具体应用的一种优选示例,所述对非选中存储单元的PWELL加的负电压可以为小于0V至大于或等于-2V中的某一值。
参考图4所示的NOR Flash存储器中存储单元阵列读操作加电示意图,以4根WL为例,假设WL0为读操作选中存储单元的字线,应用上述方法实施例1读取时,在选中的存储单元的WL上加正常读电压,而在非选中存储单元的WL上加负电压,即在WL0上加正常读操作电压 V_read,在WL1、WL2、WL3上加负电压V-,然后打开被选中存储单元对应的BL的放电通路开关,将该BL上的电流或电压传到灵敏放大器上,通过灵敏放大器放大的电流或电压信号来判断被选中存储单元里存储的值。
应用上述方法实施例2读取时,在选中的存储单元的WL上加正常读电压,在非选中存储单元的PWELL上加负电压,即在WL0上加正常读操作电压V_read,在WL1、WL2、WL3上的所有非选中存储单元的PWELL上加负电压V-。因源端接地,故在源衬之间建立起一个电压差,利用此电压差导致的衬偏效应来减小沟道电流,从而也可以达到减小亚阈值漏电的目的。
可以看出,采用本申请实施例的两种方法大大减小了堆积在BL上的总漏电,从而提高了读操作的可靠性。同时,如果在擦除操作的过程中出现突然掉电的情况时,很可能会出现过擦除现象,过擦除引起的电流的存在导致读数据出错,无法读出“0”数据。利用本申请的两种方法,使得存储管在零电压处电流几乎忽略不计,从而避免了以上两种情况下的漏电流,提高了读出数据的可靠性。
需要说明的是,所述负电压的具体值可以由本领域技术人员根据实际情况任意选用,本申请对此不作限制。
对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
参考图5,示出了本申请的一种NOR Flash存储器的读装置实施例1的结构框图,具体可以包括如下模块:
读电压施加模块501,用于对读操作选中存储单元的字线加正常读电压;
第一负电压施加模块502,用于对非选中存储单元的字线加负电压;
位线选通模块503,用于选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
灵敏放大器504,用于根据所述电流或电压信号判断被选中存储单元中存储的值。
作为本申请实施例具体应用的一种优选示例,所述对非选中存储单元的字线加的负电压可以为小于0V至大于或等于-2V中的某一值。
对于图5所示的装置实施例而言,由于其与前述图1所示的方法实施例基本相似,所以描述的比较简单,相关之处参见前述实施例的部分说明即可。
参考图6,示出了本申请的一种NOR Flash存储器的读装置实施例2的结构框图,具体可以包括如下模块:
读电压施加模块601,用于对读操作选中存储单元的字线加正常读电压;
第二负电压施加模块602,用于对非选中存储单元的P阱PWELL加负电压;
位线选通模块603,用于选通被选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
灵敏放大器604,用于根据所述电流或电压信号判断被选中存储单元中存储的值。
作为本申请实施例具体应用的一种优选示例,所述对非选中存储单元的PWELL加的负电压可以为小于0V至大于或等于-2V中的某一值。
对于图6所示的装置实施例而言,由于其与前述图3所示的方法实施例基本相似,所以描述的比较简单,相关之处参见前述实施例的部分说明即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不 一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的一种NOR Flash存储器的读方法,以及,一种NOR Flash存储器的读装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种NOR Flash存储器的读方法,其特征在于,所述NOR Flash存储器中包括灵敏放大器,所述的方法包括:
对读操作选中存储单元的字线加正常读电压,对非选中存储单元的字线加负电压;
选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。
2.如权利要求1所述的方法,其特征在于,所述对非选中存储单元的字线加的负电压为小于0V至大于或等于-2V中的某一值。
3.权利要求1或2所述的方法,其特征在于,所述存储单元为字线行与位线列的交叉点,所述位线通过选通管与存储单元相连。
4.一种NOR Flash存储器的读方法,其特征在于,所述NOR Flash存储器中包括灵敏放大器,所述的方法包括:
对读操作选中存储单元的字线加正常读电压,对非选中存储单元的P阱PWELL加负电压;
选通被选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
由所述灵敏放大器根据所述电流或电压信号判断被选中存储单元中存储的值。
5.如权利要求4所述的方法,其特征在于,所述非选中存储单元的P阱PWELL加的负电压为小于0V至大于或等于-2V中的某一值。
6.权利要求4或5所述的方法,其特征在于,所述存储单元为字线行与位线列的交叉点,所述位线通过选通管与存储单元相连。
7.一种NOR Flash存储器的读装置,其特征在于,包括:
读电压施加模块,用于对读操作选中存储单元的字线加正常读电压;
第一负电压施加模块,用于对非选中存储单元的字线加负电压;
位线选通模块,用于选通所述选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
灵敏放大器,用于根据所述电流或电压信号判断被选中存储单元中存储的值。
8.如权利要求7所述的装置,其特征在于,所述对非选中存储单元的字线加的负电压为小于0V至大于或等于-2V中的某一值。
9.一种NOR Flash存储器的读装置,其特征在于,包括:
读电压施加模块,用于对读操作选中存储单元的字线加正常读电压;
第二负电压施加模块,用于对非选中存储单元的P阱PWELL加负电压;
位线选通模块,用于选通被选中存储单元对应的位线,将所述位线上的电流或电压信号传到灵敏放大器;
灵敏放大器,用于根据所述电流或电压信号判断被选中存储单元中存储的值。
10.如权利要求9所述的装置,其特征在于,所述非选中存储单元的P阱PWELL加的负电压为小于0V至大于或等于-2V中的某一值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101573571A CN103426477A (zh) | 2012-05-18 | 2012-05-18 | 一种NOR Flash 存储器的读方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101573571A CN103426477A (zh) | 2012-05-18 | 2012-05-18 | 一种NOR Flash 存储器的读方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103426477A true CN103426477A (zh) | 2013-12-04 |
Family
ID=49651094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101573571A Pending CN103426477A (zh) | 2012-05-18 | 2012-05-18 | 一种NOR Flash 存储器的读方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426477A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104576649A (zh) * | 2014-12-31 | 2015-04-29 | 北京兆易创新科技股份有限公司 | 一种或非门闪存存储器 |
CN105097030A (zh) * | 2014-04-25 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 存储器的编程校验方法和编程校验装置 |
CN108735265A (zh) * | 2017-04-24 | 2018-11-02 | 北京兆易创新科技股份有限公司 | 一种读操作方法和装置 |
CN109390028A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列位线故障的方法及装置 |
CN112259145A (zh) * | 2020-10-29 | 2021-01-22 | 海光信息技术股份有限公司 | 一种静态随机存取存储器读电路、存储器及电子设备 |
CN113409865A (zh) * | 2021-06-29 | 2021-09-17 | 芯天下技术股份有限公司 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050265079A1 (en) * | 2004-05-27 | 2005-12-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20060114737A1 (en) * | 2004-11-30 | 2006-06-01 | Renesas Technology Corp. | Data processing device |
CN101911203A (zh) * | 2008-01-11 | 2010-12-08 | 高通股份有限公司 | 在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法 |
US20100329037A1 (en) * | 2009-06-30 | 2010-12-30 | Hynix Semiconductor Inc. | Circuit for supplying well voltages in nonvolatile memory device |
CN102446552A (zh) * | 2010-10-08 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 存储器元件和快闪存储器阵列读取操作方法及其结构 |
-
2012
- 2012-05-18 CN CN2012101573571A patent/CN103426477A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050265079A1 (en) * | 2004-05-27 | 2005-12-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20060114737A1 (en) * | 2004-11-30 | 2006-06-01 | Renesas Technology Corp. | Data processing device |
CN101911203A (zh) * | 2008-01-11 | 2010-12-08 | 高通股份有限公司 | 在存储器装置读取操作期间向字线选择性地施加负电压的系统和方法 |
US20100329037A1 (en) * | 2009-06-30 | 2010-12-30 | Hynix Semiconductor Inc. | Circuit for supplying well voltages in nonvolatile memory device |
CN102446552A (zh) * | 2010-10-08 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 存储器元件和快闪存储器阵列读取操作方法及其结构 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097030A (zh) * | 2014-04-25 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 存储器的编程校验方法和编程校验装置 |
CN104576649A (zh) * | 2014-12-31 | 2015-04-29 | 北京兆易创新科技股份有限公司 | 一种或非门闪存存储器 |
CN108735265A (zh) * | 2017-04-24 | 2018-11-02 | 北京兆易创新科技股份有限公司 | 一种读操作方法和装置 |
CN109390028A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列位线故障的方法及装置 |
CN109390028B (zh) * | 2017-08-10 | 2021-01-22 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列位线故障的方法及装置 |
CN112259145A (zh) * | 2020-10-29 | 2021-01-22 | 海光信息技术股份有限公司 | 一种静态随机存取存储器读电路、存储器及电子设备 |
CN113409865A (zh) * | 2021-06-29 | 2021-09-17 | 芯天下技术股份有限公司 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
CN113409865B (zh) * | 2021-06-29 | 2024-03-15 | 芯天下技术股份有限公司 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102568594B (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
CN103426477A (zh) | 一种NOR Flash 存储器的读方法及装置 | |
CN110415744B (zh) | 基于铁电晶体管的非易失存储器 | |
US10025514B2 (en) | Memory system and method of controlling nonvolatile memory | |
JP2013528889A (ja) | メモリデバイスおよびシステム内のソフトデータの決定および使用 | |
CN105359218A (zh) | 非易失性存储器编程数据保存 | |
KR20110001591A (ko) | 불휘발성 메모리 소자의 동작 방법 | |
CN104751887A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
JP2013232258A (ja) | 半導体記憶装置 | |
CN104903965A (zh) | 非易失性存储器的擦除 | |
CN108172250A (zh) | 高速和低功率读出放大器 | |
CN104751888A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
CN104751886A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
CN103456359A (zh) | 基于串联晶体管型的改进的差分架构Nor flash存储单元 | |
CN105308685A (zh) | 在非易失性多级多个存储器管芯的编程中恢复附近数据 | |
JP2004178724A (ja) | 不揮発性半導体記憶装置及び行線短絡不良検出方法 | |
JP5300771B2 (ja) | 不揮発性半導体記憶装置 | |
CN102867544A (zh) | 测试存储阵列的方法及控制装置 | |
CN101958142B (zh) | 一种存储单元的数据读取方法和用于mlc的灵敏放大器 | |
US20060098492A1 (en) | Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof | |
CN108074615B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
JP2012212487A (ja) | メモリシステム | |
US10553644B2 (en) | Test circuit block, variable resistance memory device including the same, and method of forming the variable resistance memory device | |
WO2024021176A1 (zh) | 一种1s1c存储器数据读取方法及系统 | |
CN108074614B (zh) | 一种提高nor型flash稳定性的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131204 |
|
RJ01 | Rejection of invention patent application after publication |