CN104020408A - 存储芯片位线失效分析方法 - Google Patents
存储芯片位线失效分析方法 Download PDFInfo
- Publication number
- CN104020408A CN104020408A CN201410226102.5A CN201410226102A CN104020408A CN 104020408 A CN104020408 A CN 104020408A CN 201410226102 A CN201410226102 A CN 201410226102A CN 104020408 A CN104020408 A CN 104020408A
- Authority
- CN
- China
- Prior art keywords
- storage chip
- bit line
- measured
- layer
- line failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种存储芯片位线失效分析方法,具体包括如下步骤:提供一待测存储芯片;研磨所述待测存储芯片以去除部分所述氧化硅层,互连金属层和阻挡层;继续将待测存储芯片放入酸性溶液中浸泡,以去除剩余的互连金属层和阻挡层;继续将待测存储芯片放入缓冲氧化刻蚀剂溶液中浸泡,以去除剩余的所述氧化硅层和部分所述氮化硅层;之后将完成缓冲氧化刻蚀剂溶液浸泡的待测存储芯片放入扫描电镜以进行位线失效检测。通过本发明的方法能够在快速去除待测存储芯片中接触孔金属线上方的互连金属层、阻挡层、氧化硅层和氮化硅层的同时,不损伤接触孔金属线和接触孔粘合层,从而有利于排查分析具体的短路区域,进而对工艺改进做出指导。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种存储芯片位线失效分析方法。
背景技术
随着半导体技术的发展,存储器的种类也越来越多。通常的,可以将半导体存储器分为易失性存储器和非易失性存储器两大类,易失性存储器在掉电后会失去存储的数据,非易失性存储器即使在切断电源的情况下仍能保持所存储的数据信息。
闪存(Flash Memory)作为一种非易失性存储器被广泛应用于各种领域,闪存通常被用来保存配置信息,如电脑的基本输入输出程序(Basic Input and Output System,简称:BIOS)、个人数字助理(Personal Digital Assistant,简称:PDA)、数码相机中保存资料等。嵌入式闪存(Embedded Flash Memory,简称:E-flash)具有低功耗、大容量和低成本等诸多优点,特别适合于消费电子、通信和工业控制等领域的应用。
如图1所示,在对存储芯片产品中经常会有紧邻的双排比特线(Twin BL)失效的现象,其原因多是由于充当比特线(BL)的互连金属层11(Metal1/M1)本身或者其下面连接着的某一对接触孔金属线13(Contact,简称CT)发生了短路,而后者为多数。单就接触孔金属线13短路,也有很多原因,在接触孔金属线13中部或者顶部短路都有可能,这其中接触孔粘合层12(glue layer)在接触孔金属线13顶部短路17最难以被侦测到。
现有技术中,常规的失效分析是把互连金属层用扫描电子显微镜检测过后直接磨掉,这样经过研磨后的接触孔金属线13'被清晰的裸露出来便于检测,如图2所示。但此时接触孔金属线13'的顶部已经有部分程度的损伤,如果是属于接触孔粘合层12'在接触孔金属线13'顶部短路的情况,就会直接导致看不到任何异常现象,即使有一点残留的异常现象被侦测到,也已经无法继续做透射电子显微镜样品以进一步提取证据。以致于产品工艺问题无法得到解除,无论从时间还是人力都给生产带来较大的损失。
中国专利(CN102280142A)公开一种存储器检测方法,在电子装置开机自我检测阶段,基本输入输出系统检测该电子装置当前使用的存储器类型,接着,将所检测到的存储器类型输出至基板管理控制器,此时,该基板管理控制器依据该存储器类型自预存的数据中提取对应该存储器类型的存储器状态数据,而据以判断该存储器工作是否异常,进而相应输出符合该存储器类型的事件信息。
中国专利(CN103366831A)公开了一种存储器的检测方法。所述存储器的检测方法包括:在所述存储器中写入预设数据;在第一测试条件下对所述存储器进行第一次读取操作,根据所述第一次读取操作的读取结果与第一阈值的比较结果获得第一读取数据;在所述第一读取数据与所述预设数据相同时,在第一测试条件下对所述存储器进行第二次读取操作,根据所述第二次读取操作的读取结果与第二阈值的比较结果获得第二读取数据;根据所述第二读取数据与所述预设数据的比较结果对所述存储器进行判定操作。该发明存储器的检测方法提高了检测结果的可靠性,避免了存储器无法正常使用的问题。
上述两项专利主要解决了存储器在每次使用前的自我检测方法,但均未提及在如何检测存储芯片的具体问题的方法。
发明内容
鉴于上述问题,本发明提供一种存储芯片位线失效分析方法。
本发明解决技术问题所采用的技术方案为:
一种存储芯片位线失效分析方法,其特征在于,包括如下步骤:
步骤S1,提供一待测存储芯片,所述待测存储芯片包括衬底、形成于衬底之上的介质层、按照从下至上的顺序依次覆盖所述介质层表面的氮化硅层、氧化硅层以及贯穿设置于所述氧化硅层和氮化硅层中的互连金属结构,且该互连金属结构包括互连金属层和覆盖该互连金属层表面的阻挡层;
步骤S2:研磨所述待测存储芯片以去除部分所述氧化硅层,互连金属层和阻挡层;
步骤S3:继续将待测存储芯片放入酸性溶液中浸泡,以去除剩余的互连金属层和阻挡层;
步骤S4:继续将待测存储芯片放入缓冲氧化刻蚀剂溶液中浸泡,以去除剩余的所述氧化硅层和部分所述氮化硅层;
步骤S5:采用扫描电子显微镜对完成缓冲氧化刻蚀剂溶液浸泡的待测存储芯片进行位线失效检测。
上述的存储芯片位线失效分析方法,其中,所述待测存储芯片还包括:贯穿设置于所述介质层中且上表面与所述互连金属结构下表面相接触的接触孔结构,所述接触孔结构包括接触孔金属线和将所述接触孔金属线和所述介质层隔离的接触孔粘合层。
上述的存储芯片位线失效分析方法,其中,在所述步骤S2中,研磨所述待测存储芯片以去除部分所述氧化硅层,互连金属层和阻挡层后,剩余的互连金属层的厚度小于70纳米。
上述的存储芯片位线失效分析方法,其中,所述酸性溶液的成分为70%硝酸:49%氢氟酸:去离子水=7:5:5。
上述的存储芯片位线失效分析方法,其中,所述步骤S3包括,将待测存储芯片放入所述酸性溶液中浸泡3-5秒,以去除剩余的互连金属层和阻挡层。
上述的存储芯片位线失效分析方法,其中,所述方法还包括:取出完成酸性溶液浸泡的待测存储芯片后,将该待测存储芯片冲洗干净,并吹干,再进行所述步骤S4。
上述的存储芯片位线失效分析方法,其中,所述缓冲氧化刻蚀剂溶液的配方成分为NH4F:HF=10:1。
上述的存储芯片位线失效分析方法,其中,所述步骤S4包括,将待测存储芯片放入所述缓冲氧化刻蚀剂溶液中浸泡30-60秒。
上述的存储芯片位线失效分析方法,其中,完成缓冲氧化刻蚀剂溶液浸泡之后,待测存储芯片中剩余的所述氮化硅层的厚度小于100微米。
上述的存储芯片位线失效分析方法,其中,所述扫描电子显微镜为高压扫描电子显微镜。
上述技术方案具有如下优点或有益效果:
通过本发明的方法能够在快速去除待测存储芯片中接触孔金属线上方的互连金属层、阻挡层、氧化硅层和氮化硅层的同时,不会对接触孔金属线和接触孔粘合层造成损伤,避免了现有技术中因过研磨导致的器件结构损坏对位线失效检测结果造成的影响,从而有利于排查分析具体的短路区域,提高了对存储芯片失效分析的准确性,进而对工艺的进一步改进做出指导。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是本发明待测存储芯片的剖面结构示意图;
图2是现有技术中待测存储芯片经研磨处理后的剖面结构示意图;
图3是本发明实施例中待测存储芯片经酸性溶液浸泡后的剖面结构示意图;
图4是本发明实施例中待测存储芯片经缓冲氧化刻蚀剂溶液浸泡后的剖面结构示意图。
具体实施方式
本发明的核心思想是通过化学方法代替现有技术中的机械研磨方法去除接触孔金属线上方的互连金属层、阻挡层、氧化硅层和氮化硅层后,再通过高压扫描电子显微镜检测造成失效的短路区域以进行存储芯片位线失效分析。
下面结合附图对本发明方法进行详细说明。
步骤S1,提供一待测存储芯片,如图1所示,待测存储芯片包括:衬底(图中未示出)、介质层16,按照从下至上的顺序依次覆盖与介质层16表面的氮化硅层15、氧化硅层14以及贯穿设置于上述氧化硅层14和氮化硅层15中的互连金属结构,且该互连金属结构包括互连金属层11和覆盖该互连金属层表面的阻挡层10。
在本发明的实施例中,该待测存储芯片还包括:贯穿设置于介质层16中且上表面与互连金属结构下表面相接触的接触孔结构,且该接触孔结构包括接触孔金属线13和将接触孔金属线13和介质层16隔离的接触孔粘合层12(glue layer)。
优选的,上述接触孔金属线13的材质为钨。
步骤S2,研磨待测存储芯片以去除部分氧化硅层14,互连金属层11和阻挡层10。在本发明的实施例中,研磨之后,剩余的互连金属层的厚度小于500微米(如500微米,450微米,400微米和300微米等)。
步骤S3,继续将待测存储芯片放入酸性溶液中浸泡,以去除剩余的互连金属层和阻挡层。上述的酸性溶液的成分优选为70%硝酸:49%氢氟酸:去离子水=7:5:5,并且,待测存储芯片放入上述酸性溶液中浸泡时间优选为3-5秒(如3秒,4秒和5秒等,当然,也可根据工艺需求,适当的增加或减少浸泡时间,进而完全去除接触孔金属线13上方残留的联金属线阻挡层和互连金属线,以满足工艺的需求),如图3所示的结构。
并且,取出完成酸性溶液浸泡的待测存储芯片后,将该待测存储芯片冲洗干净,并吹干,再进行后续步骤。
步骤S4,继续将已完成酸性溶液侵泡并冲洗、吹干后的待测存储芯片放入缓冲氧化刻蚀剂溶液中浸泡,以去除剩余的氧化硅层14'和部分上述氮化硅层15,缓冲氧化刻蚀剂溶液的配方成分优选为NH4F:HF=10:1,并将该待测存储芯片放入上述缓冲氧化刻蚀剂溶液中浸泡30-60秒(如30秒,35秒,55秒和60秒等)。
此外,在完成缓冲氧化刻蚀剂溶液浸泡之后,待测存储芯片中剩余的氮化硅层15'的厚度小于100微米,如图4所示的结构,以保证在后续电子显微镜检测时,电子束能穿透剩余的氮化硅层15',观测到下方的样品结构,提高检测的准确性。
步骤S5,将完成缓冲氧化刻蚀剂溶液浸泡的待测存储芯片放入扫描电子显微镜以进行位线失效检测,所用的扫描电子显微镜优选为具有强穿透性的高压扫描电子显微镜。
综上所述,本发明具有工艺操作简单、快速等特点,且与现有技术相比,本发明在对存储芯片顶部的互连金属结构、氧化硅层和氮化硅层的腐蚀去除过程中,不会对接触孔金属线与接触孔粘合层产生任何损伤,有利于进一步对器件失效进行全面的监测分析,从而得出正确的分析结论,指导工艺的改进。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种存储芯片位线失效分析方法,其特征在于,包括如下步骤:
步骤S1,提供一待测存储芯片,所述待测存储芯片包括衬底、形成于衬底之上的介质层、按照从下至上的顺序依次覆盖所述介质层表面的氮化硅层、氧化硅层以及贯穿设置于所述氧化硅层和氮化硅层中的互连金属结构,且该互连金属结构包括互连金属层和覆盖该互连金属层表面的阻挡层;
步骤S2:研磨所述待测存储芯片以去除部分所述氧化硅层,互连金属层和阻挡层;
步骤S3:继续将待测存储芯片放入酸性溶液中浸泡,以去除剩余的互连金属层和阻挡层;
步骤S4:继续将待测存储芯片放入缓冲氧化刻蚀剂溶液中浸泡,以去除剩余的所述氧化硅层和部分所述氮化硅层;
步骤S5:采用扫描电子显微镜对完成缓冲氧化刻蚀剂溶液浸泡的待测存储芯片进行位线失效检测。
2.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述待测存储芯片还包括:贯穿设置于所述介质层中且上表面与所述互连金属结构下表面相接触的接触孔结构,所述接触孔结构包括接触孔金属线和将所述接触孔金属线和所述介质层隔离的接触孔粘合层。
3.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,在所述步骤S2中,研磨所述待测存储芯片以去除部分所述氧化硅层,互连金属层和阻挡层后,剩余的互连金属层的厚度小于70纳米。
4.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述酸性溶液的成分为70%硝酸:49%氢氟酸:去离子水=7:5:5。
5.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述步骤S3包括,将待测存储芯片放入所述酸性溶液中浸泡3-5秒,以去除剩余的互连金属层和阻挡层。
6.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述方法还包括:取出完成酸性溶液浸泡的待测存储芯片后,将该待测存储芯片冲洗干净,并吹干,再进行所述步骤S4。
7.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述缓冲氧化刻蚀剂溶液的配方成分为NH4F:HF=10:1。
8.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述步骤S4包括,将待测存储芯片放入所述缓冲氧化刻蚀剂溶液中浸泡30-60秒。
9.如权利要求8所述的存储芯片位线失效分析方法,其特征在于,完成缓冲氧化刻蚀剂溶液浸泡之后,待测存储芯片中剩余的所述氮化硅层的厚度小于100微米。
10.如权利要求1所述的存储芯片位线失效分析方法,其特征在于,所述扫描电子显微镜为高压扫描电子显微镜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410226102.5A CN104020408B (zh) | 2014-05-26 | 2014-05-26 | 存储芯片位线失效分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410226102.5A CN104020408B (zh) | 2014-05-26 | 2014-05-26 | 存储芯片位线失效分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104020408A true CN104020408A (zh) | 2014-09-03 |
CN104020408B CN104020408B (zh) | 2016-07-06 |
Family
ID=51437268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410226102.5A Active CN104020408B (zh) | 2014-05-26 | 2014-05-26 | 存储芯片位线失效分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104020408B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104700903A (zh) * | 2014-12-24 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 存储器芯片扰码验证方法 |
CN104733342A (zh) * | 2015-03-24 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种定位双位线桥接的方法 |
CN106501056A (zh) * | 2015-09-06 | 2017-03-15 | 北大方正集团有限公司 | 一种半导体结构的失效分析方法 |
CN108091561A (zh) * | 2017-12-19 | 2018-05-29 | 北京智芯微电子科技有限公司 | 一种用于铝制程芯片的均匀去层方法 |
CN109444193A (zh) * | 2018-09-13 | 2019-03-08 | 胜科纳米(苏州)有限公司 | 半导体芯片的失效分析方法 |
CN110444469A (zh) * | 2019-08-27 | 2019-11-12 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
CN114354665A (zh) * | 2022-03-21 | 2022-04-15 | 晶芯成(北京)科技有限公司 | 一种失效芯片的剥层方法 |
CN115586415A (zh) * | 2022-12-13 | 2023-01-10 | 合肥新晶集成电路有限公司 | 半导体结构的失效分析方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631868A (en) * | 1995-11-28 | 1997-05-20 | International Business Machines Corporation | Method and apparatus for testing redundant word and bit lines in a memory array |
US20060118784A1 (en) * | 2004-12-07 | 2006-06-08 | Samsung Electronics Co., Ltd. | Structure and method for failure analysis in a semiconductor device |
CN101494089A (zh) * | 2008-01-24 | 2009-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主位线失效的检测方法和检测系统 |
CN102253328A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 存储芯片位线失效分析方法 |
CN102254844A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
CN102565680A (zh) * | 2010-12-27 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件的失效分析方法 |
CN103400749A (zh) * | 2013-07-23 | 2013-11-20 | 上海华力微电子有限公司 | Mim电容器件失效分析方法 |
-
2014
- 2014-05-26 CN CN201410226102.5A patent/CN104020408B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631868A (en) * | 1995-11-28 | 1997-05-20 | International Business Machines Corporation | Method and apparatus for testing redundant word and bit lines in a memory array |
US20060118784A1 (en) * | 2004-12-07 | 2006-06-08 | Samsung Electronics Co., Ltd. | Structure and method for failure analysis in a semiconductor device |
CN101494089A (zh) * | 2008-01-24 | 2009-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主位线失效的检测方法和检测系统 |
CN102253328A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 存储芯片位线失效分析方法 |
CN102254844A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
CN102565680A (zh) * | 2010-12-27 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件的失效分析方法 |
CN103400749A (zh) * | 2013-07-23 | 2013-11-20 | 上海华力微电子有限公司 | Mim电容器件失效分析方法 |
Non-Patent Citations (1)
Title |
---|
陈险峰 等: "NROM器件位线失效分析", 《中国集成电路》, no. 123, 5 August 2009 (2009-08-05), pages 79 - 83 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104700903A (zh) * | 2014-12-24 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 存储器芯片扰码验证方法 |
CN104733342A (zh) * | 2015-03-24 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种定位双位线桥接的方法 |
CN104733342B (zh) * | 2015-03-24 | 2018-06-26 | 武汉新芯集成电路制造有限公司 | 一种定位双位线桥接的方法 |
CN106501056A (zh) * | 2015-09-06 | 2017-03-15 | 北大方正集团有限公司 | 一种半导体结构的失效分析方法 |
CN108091561A (zh) * | 2017-12-19 | 2018-05-29 | 北京智芯微电子科技有限公司 | 一种用于铝制程芯片的均匀去层方法 |
CN108091561B (zh) * | 2017-12-19 | 2020-02-07 | 北京智芯微电子科技有限公司 | 一种用于铝制程芯片的均匀去层方法 |
CN109444193A (zh) * | 2018-09-13 | 2019-03-08 | 胜科纳米(苏州)有限公司 | 半导体芯片的失效分析方法 |
CN110444469A (zh) * | 2019-08-27 | 2019-11-12 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
CN114354665A (zh) * | 2022-03-21 | 2022-04-15 | 晶芯成(北京)科技有限公司 | 一种失效芯片的剥层方法 |
CN114354665B (zh) * | 2022-03-21 | 2022-05-17 | 晶芯成(北京)科技有限公司 | 一种失效芯片的剥层方法 |
CN115586415A (zh) * | 2022-12-13 | 2023-01-10 | 合肥新晶集成电路有限公司 | 半导体结构的失效分析方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104020408B (zh) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104020408A (zh) | 存储芯片位线失效分析方法 | |
Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
CN102253328B (zh) | 存储芯片位线失效分析方法 | |
CN107452715B (zh) | 用于测试晶体管结构的栅极绝缘的半导体器件和方法 | |
CN102254844A (zh) | 一种存储器芯片位线失效分析方法 | |
CN112864131B (zh) | 电迁移测试结构及电迁移测试方法 | |
CN104064224A (zh) | 一种闪存芯片漏电失效分析的方法 | |
CN103311146A (zh) | 缺陷检查方法 | |
CN110335861B (zh) | 一种半导体器件及其制作方法 | |
US7101722B1 (en) | In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development | |
CN101226930A (zh) | 具有层或结构识别标记的半导体结构及其制作方法和应用 | |
CN104851820A (zh) | 半导体器件的缺陷检测方法 | |
CN104347121A (zh) | 一种闪存可靠性的筛选测试方法 | |
CN103107163A (zh) | 半导体测试结构及其形成方法、测试方法 | |
US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
US7804317B1 (en) | Test device for determining charge damage to a transistor | |
CN102928764A (zh) | 定位半导体芯片长距离金属线间缺陷的方法 | |
Ohyu et al. | Quantitative identification for the physical origin of variable retention time: A vacancy-oxygen complex defect model | |
US6734028B1 (en) | Method of detecting shallow trench isolation corner thinning by electrical stress | |
CN107991598B (zh) | 一种用于三维存储器沟道导通性的测量方法 | |
EP3757585A1 (en) | An apparatus comprising a defect sensor structure | |
TWI262572B (en) | Electrical address verification method and electrical testing method of failure analysis of semiconductor device structure | |
CN100361286C (zh) | 半导体元件缺陷的检测方法 | |
CN104425455A (zh) | 浅沟槽隔离结构边沟问题的测试结构和方法 | |
US11387194B2 (en) | Method for detecting an attempt to breach the integrity of a semiconductor substrate of an integrated circuit from its back face, and corresponding integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |