CN109741782A - 一种dram的修复方法 - Google Patents
一种dram的修复方法 Download PDFInfo
- Publication number
- CN109741782A CN109741782A CN201811647353.5A CN201811647353A CN109741782A CN 109741782 A CN109741782 A CN 109741782A CN 201811647353 A CN201811647353 A CN 201811647353A CN 109741782 A CN109741782 A CN 109741782A
- Authority
- CN
- China
- Prior art keywords
- dram
- fail address
- defect
- test item
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种DRAM的修复方法,包括以下步骤:1)DRAM芯片测试项分类,分为SA缺陷测试项和DRAM的其它测试项;2)对SA缺陷测试项和DRAM的其它测试项产生的失效地址分别存储;3)SA缺陷测试项的失效地址分析并进行修复;4)将步骤2)中DRAM的其它测试项产生的失效地址和按照步骤3)处理后的SA缺陷测试的失效地址进行合并;5)对合并后的失效地址进行读取;6)对读取的失效地址进行修复;6)最后产生DRAM修复方案。通过分析SA缺陷测试项的失效地址的处理及修复,将开放式位线DRAM结构中有潜在缺陷的SA同时替换,有效保证了颗粒级测试良率的稳定,使得芯片修复可靠性的提升,同时降低了芯片的DPM。
Description
技术领域
本发明属于存储器晶圆制造技术领域,涉及一种DRAM的修复方法。
背景技术
如图1所示,传统DRAM采用8F2闭合式位线结构的设计理念,在DRAM工作时,由于构成CSL(Column Select Line列选择线)的BL(Bit Line位线)和/BL在SA的同侧,因此当激活一根WL(Word Line字线)的时候,只有一个模块(两组SA)在工作。当存储单元写1时,WL激活,BL的电位达到Vbl高电压,/BL电压为GND,其余BL的电位均保持在Vbl高电压的二分之一。针对该结构的DRAM的修复方法是:不考虑失效单元的相互位置以及地址的关系,仅就失效单元本身进行WL或CSL的修复。因此,DRAM的修复流程较为简单,如图2所示,即当芯片测试结束后,一次性读取失效地址,针对失效地址进行修复,最终产生修复方案。
为了进一步缩小芯片的面积,产生了6F2的开放式位线结构的DRAM设计理念。如图3所示,由于构成CSL的BL和/BL在SA的两侧,因此当激活一根WL的时候,有三个模块(三组SA)同时工作。当存储单元写1时,WL激活,BL的电位达到Vbl高电压,左右两侧的/BL电压为GND,其余BL的电位均保持在Vbl高电压的二分之一。针对这种类型的DRAM设计结构,如果采用现有的修复方法,即仅对失效单元本身进行修复,那么对于SA缺陷而引起的失效类型,有潜在的修复问题。
如图4所示,该图是一种由于SA缺陷引起的失效类型,即SA一侧BL上失效单元较多,另一侧失效单元较少。如果采用传统闭合式位线DRAM的修复方法,由于SA一侧BL上失效单元较多,优先选择SCSL(Sparse CSL冗余列选择线)修复;针对SA另一侧失效单元较少,本例中为一个失效单元,因此可用SCSL替换,也可用RWL(Redundancy WL冗余字线)替换,如采用RWL替换,存在的潜在风险是有一组SA没有被替换掉(RWL替换不能够替换SA,SA的替换仅在SCSL的替换中实现),芯片的可靠性降低,DPM受到影响。
发明内容
为了解决现有技术的问题,本发明的目的是提供一种DRAM的修复方法,对于开放式位线结构的DRAM进行修改,针对SA缺陷导致的失效类型,扩充至三组BL同时失效,并强制SCSL修复(缺陷SA被替换),以保证良好的DRAM的品质。
为实现上述目的,本发明采用以下技术手段:
一种DRAM的修复方法,包括以下步骤:
1)DRAM芯片测试项分类,分为SA缺陷测试项和DRAM的其它测试项;
2)对SA缺陷测试项和DRAM的其它测试项产生的失效地址分别存储;
3)SA缺陷测试项的失效地址分析并进行修复;
4)将步骤2)中DRAM的其它测试项产生的失效地址和按照步骤3)处理后的SA缺陷测试的失效地址进行合并;
5)对合并后的失效地址进行读取;
6)对读取的失效地址进行修复;
6)最后产生DRAM修复方案。
作为本发明的进一步改进,步骤1)中,SA缺陷测试项甄选针对SA的特征参数及工作原理,甄选能够捕捉SA缺陷的测试项。
作为本发明的进一步改进,步骤3)中,将SA缺陷测试项捕捉到的失效地址分为两类,一类为单点失效及字线方向的失效,该类失效不作处理;另一类为位线方向的失效,该类失效需要进一步处理,将失效位线按照SA的工作原理扩充为三组,扩充之后,再强制采用SCSL修复;
作为本发明的进一步改进,步骤3)中,SA控制BL和/BL的动作,SA缺陷导致的失效地址主要是BL方向的;失效地址分析的过程中,BL方向上的失效地址会被提出,扩充为沿着BL方向上的横跨三组SA的BL失效地址,并强制用SCSL修复。
作为本发明的进一步改进,步骤5)中,采用DRAM修复软件对失效地址进行读取。
作为本发明的进一步改进,步骤6)中,采用DRAM失效软件对DRAM的修复分析。
作为本发明的进一步改进,所述的SA缺陷测试项包括SA漏电测试、修改SA的工作电压测试、修改存储单元的电压测试、改变SA的特征参数测试和改变SA相关单元的工作状态测试项。
与现有技术相比,本发明具有以下优点:
本发明针对DRAM中SA的特征参数及工作特性,将测试项进行分类,甄选出易于捕捉到SA缺陷的测试项,将该类测试项捕捉到的失效地址再分析,扩充BL方向上的失效地址为三组BL失效地址,强制SCSL修复,以保证有潜在缺陷的SA均被替换掉;通过分析SA缺陷测试项的失效地址的处理及修复,将开放式位线DRAM结构中有潜在缺陷的SA同时替换,有效保证了颗粒级测试良率的稳定,使得芯片修复可靠性的提升,同时降低了芯片的DPM。
附图说明
图1为闭合位线DRAM结构示意图及工作原理图,通过该图可以看出,当DRAM的WL被激活时,存储单元进行读写时,BL和/BL在SA的同测,DRAM的工作模块是一组。
图2为闭合位线DRAM修复方法流程图,通过该图可以看出,在DRAM测试结束后,芯片失效地址将会被读取,失效地址随机修复。
图3为开放式位线DRAM结构示意图及工作原理图,通过该图可以看出,当DRAM的WL被激活时,存储单元进行读写时,BL和/BL在SA的两侧,DRAM的工作模块是三组。
图4为开放式位线DRAM结构中传统修复方法针对SA缺陷引起的失效单元修复示意图,从该图中可以看出,如果采用传统的闭合位线的修复方法,有潜在缺陷的SA不会被替换,芯片的可靠性得不到有效保证。
图5为开放式位线DRAM修复流程图,开放式位线DRAM的修复流程与闭合位线DRAM修复流程的主要区别在于针对SA缺陷测试项捕捉的失效地址的再分析及处理。
图6为SA缺陷测试项失效地址分析方法示意图,该分析方法是将失效地址分为两类,将其中的CSL方向的修复,按照SA的工作原理扩充为三组,并强制采用SCSL修复。
图7为开放式位线DRAM结构中新修复方法针对SA较差引起的失效单元修复示意图,采用新的修复方案后,有潜在缺陷的SA均被替换,芯片的可靠性得到了保证。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
为使本发明的目的、技术方案和优点更加清楚,下面结合附图和实施例对本发明的具体实施情况做进一步的说明,所述是对本发明的解释而不是限定。
本发明涉及一种DRAM的修复方法,其改进之处是针对开放式位线结构DRAM的SA(Sense Amplifier灵敏放大器)的实际工作特征,采用测试项捕捉DRAM的失效地址,并对其失效地址采用特殊修复方法,最终提高了DRAM的可靠性,降低了芯片的DPM(Defect perMillion每百万缺陷)。
如图5所示,该图为开放式位线DRAM修复流程,包括以下步骤:
1)对DRAM测试项进行分类:
DRAM的测试项种类多样,常见的有基本功能测试,电荷保持时间测试等。本发明针对开放式位线DRAM的工作特性出发,首先进行DRAM测试项的分类工作。
2)DRAM测试项分为SA缺陷测试项和其它测试项;
本发明中,将DRAM测试项分为两类:一类是SA缺陷测试项,另一类是DRAM的其它测试项。
其中,SA缺陷测试项甄选针对SA的特征参数及工作原理,甄选能够捕捉SA缺陷的测试项。根据SA的特征参数及工作原理引入的一组测试项,其中包括:改变SA的特征参数,使SA的工作能力变弱;改变SA相关单元的工作状态,使SA的工作能力变弱等一系列测试项。
举例说明1:例如针对SA进行漏电测试项目
SA的衬底电压调节,使之易于发生SA到衬底的漏电;SA和SA之间的漏电可通过特殊的数据拓扑实现;SA到BL的漏电可以通过SA的信号建立时间的调节实现等。
通过电压或SA工作时的相关时间参数进行调整。例如,SA工作时需要衬底电压,那么这个电压就和SA是否容易发生漏电相关,可以通过调节这个电压,使SA的缺陷暴露;此外,当WL激活时,BL和/BL向Vbl高电位和GND动作,那么动作的快慢,也会影响SA的漏电,适当的调节控制动作快慢的时间参数,暴露SA的缺陷。
举例说明2:例如针对SA的工作原理的测试项目
修改SA的工作电压,使SA的工作能力变弱;修改存储单元的电压,使SA可感知的电荷变少等。
SA的正常工作需要依赖电压,例如,当WL被关闭时,BL和/BL会处于Vbl高电位和GND之间,即Vbl高电位的1/2,这个电位是最利于SA感应存储单元里的存储数据的,即当存储单元存储“1”(Vbl高电位)或0(GND),BL和/BL爬升的电位是相等的,即Vbl高电位的1/2。如果改变这个电位,则SA对“1”和“0”的感知度将不再相同。实际测试的过程中,也会通过这个电位的改变,使SA的工作特性发生改变,甄选出功能较弱的SA。
3)失效地址产生
SA缺陷测试项和DRAM的其它测试项均会产生失效地址,并对这两类测试项的失效地址要分别存储,以便对SA缺陷测试项捕捉到的失效地址分析。
4)SA缺陷测试项失效地址分析
由于SA控制BL和/BL的动作,因此SA缺陷导致的失效地址主要是BL方向的。如图6所示,该图为SA缺陷测试项失效地址分析方法。
将SA缺陷测试项捕捉到的失效地址分为两类:
一类为单点失效及字线方向的失效,该类失效不作处理;
另一类为位线方向的失效,该类失效需要进一步处理,即将失效位线按照SA的工作原理扩充为三组,扩充之后,再强制采用SCSL修复。
目的在于针对SA缺陷测试项的失效地址进行筛选,将于与SA缺陷有关的地址扩充,并强制SCSL替换,以保证数据存取时同时工作的SA均被替换掉。
5)进行失效地址合并步骤
将其它测试项的失效地址和按照步骤4处理过的SA缺陷测试的失效地址合并的过程。
6)进行失效地址读取步骤
失效地址被修复软件读取的过程。
7)进行失效地址修复步骤
失效软件对DRAM的修复分析过程。
8)产生修复方案步骤
DRAM修复方案产生。
实施例
仍以图4示例中的失效类型为例,采用针对开放式位线DRAM修复方法后,产生的修复方法如图7所示。失效地址分析的过程中,连续的4个BL方向的失效会被提出,扩充为沿着BL方向上的横跨三组SA的BL失效地址,并强制用SCSL修复。因此,有潜在缺陷的SA均会被替换掉,芯片的可靠性得到了提升。由于单点的失效已经被SCSL替换,因此该单点失效不会再进行RWL方向上的修复分析。
以上所述的具体实施例,对本发明的目的,技术方案和有益效果进行了进一步的详细说明,所应理解的是,以上仅为本发明的具体实施例而已,不能认定本发明的具体实施方式仅限于此,凡在本发明的精神和原则之内,做出若干简单的推演或替换,都应当视为属于本发明由所提交的权利要求书确定专利保护范围。
尽管以上结合附图对本发明的具体实施方案进行了描述,但本发明并不局限于上述的具体实施方案,上述的具体实施方案仅仅是示意性的、指导性的、而不是限制性的。本领域的普通技术人员在本说明书的启示下,在不脱离本发明的权利要求所保护的范围的情况下,还可以做出很多种的形式,这些均属于本发明保护之列。
Claims (7)
1.一种DRAM的修复方法,其特征在于,包括以下步骤:
1)DRAM芯片测试项分类,分为SA缺陷测试项和DRAM的其它测试项;
2)对SA缺陷测试项和DRAM的其它测试项产生的失效地址分别存储;
3)SA缺陷测试项的失效地址分析并进行修复;
4)将步骤2)中DRAM的其它测试项产生的失效地址和按照步骤3)处理后的SA缺陷测试的失效地址进行合并;
5)对合并后的失效地址进行读取;
6)对读取的失效地址进行修复;
6)最后产生DRAM修复方案。
2.根据权利要求1所述的一种DRAM的修复方法,其特征在于,步骤1)中,SA缺陷测试项甄选针对SA的特征参数及工作原理,甄选能够捕捉SA缺陷的测试项。
3.根据权利要求1所述的一种DRAM的修复方法,其特征在于,步骤3)中,将SA缺陷测试项捕捉到的失效地址分为两类,一类为单点失效及字线方向的失效,该类失效不作处理;另一类为位线方向的失效,该类失效需要进一步处理,将失效位线按照SA的工作原理扩充为三组,扩充之后,再强制采用SCSL修复。
4.根据权利要求1所述的一种DRAM的修复方法,其特征在于,步骤3)中,SA控制BL和/BL的动作,SA缺陷导致的失效地址主要是BL方向的;失效地址分析的过程中,BL方向上的失效地址会被提出,扩充为沿着BL方向上的横跨三组SA的BL失效地址,并强制用SCSL修复。
5.根据权利要求1所述的一种DRAM的修复方法,其特征在于,步骤5)中,采用DRAM修复软件对失效地址进行读取。
6.根据权利要求1所述的一种DRAM的修复方法,其特征在于,步骤6)中,采用DRAM失效软件对DRAM的修复分析。
7.根据权利要求1所述的一种DRAM的修复方法,其特征在于,所述的SA缺陷测试项包括SA漏电测试、修改SA的工作电压测试、修改存储单元的电压测试、改变SA的特征参数测试和改变SA相关单元的工作状态测试项。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811647353.5A CN109741782B (zh) | 2018-12-29 | 2018-12-29 | 一种dram的修复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811647353.5A CN109741782B (zh) | 2018-12-29 | 2018-12-29 | 一种dram的修复方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109741782A true CN109741782A (zh) | 2019-05-10 |
CN109741782B CN109741782B (zh) | 2020-10-16 |
Family
ID=66362733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811647353.5A Active CN109741782B (zh) | 2018-12-29 | 2018-12-29 | 一种dram的修复方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109741782B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022052554A1 (zh) * | 2020-09-11 | 2022-03-17 | 长鑫存储技术有限公司 | 缺陷修复电路和缺陷修复方法 |
US11776654B2 (en) | 2020-09-11 | 2023-10-03 | Changxin Memory Technologies, Inc. | Fail bit repair solution determination method and device |
US11798649B2 (en) | 2020-09-11 | 2023-10-24 | Changxin Memory Technologies, Inc. | Defect repair circuit and defect repair method |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421286B1 (en) * | 2001-02-14 | 2002-07-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of self-analyzing redundancy replacement adapting to capacities of plural memory circuits integrated therein |
US20020110029A1 (en) * | 2001-02-14 | 2002-08-15 | Jae-Goo Lee | Integrated circuit memory devices with per-bit redundancy and methods of operation thereof |
KR100557712B1 (ko) * | 2004-11-10 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리의 리페어 방법 및 장치 |
CN101114529A (zh) * | 2006-07-28 | 2008-01-30 | 奇梦达股份公司 | 集成半导体存储器和运行集成半导体存储器的方法 |
CN101494089A (zh) * | 2008-01-24 | 2009-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主位线失效的检测方法和检测系统 |
CN103198870A (zh) * | 2013-03-19 | 2013-07-10 | 西安华芯半导体有限公司 | Dram中非均匀分布冗余的修复方法 |
WO2013147840A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | On chip redundancy repair for memory devices |
US20130326268A1 (en) * | 2012-05-30 | 2013-12-05 | SK Hynix Inc. | Repair control circuit and semiconductor integrated circuit using the same |
CN105448348A (zh) * | 2014-06-06 | 2016-03-30 | 北京兆易创新科技股份有限公司 | 一种芯片修复方法和装置 |
CN106169311A (zh) * | 2016-07-06 | 2016-11-30 | 西安紫光国芯半导体有限公司 | 一种dram晶圆测试中精确捕获失效地址的方法 |
CN108074620A (zh) * | 2016-11-07 | 2018-05-25 | 爱思开海力士有限公司 | 修复控制器件及包括其的半导体器件 |
-
2018
- 2018-12-29 CN CN201811647353.5A patent/CN109741782B/zh active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421286B1 (en) * | 2001-02-14 | 2002-07-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of self-analyzing redundancy replacement adapting to capacities of plural memory circuits integrated therein |
US20020110029A1 (en) * | 2001-02-14 | 2002-08-15 | Jae-Goo Lee | Integrated circuit memory devices with per-bit redundancy and methods of operation thereof |
CN1371099A (zh) * | 2001-02-14 | 2002-09-25 | 三菱电机株式会社 | 可与被安装的多个存储电路的容量对应地进行冗余置换的自解析的半导体集成电路装置 |
KR100557712B1 (ko) * | 2004-11-10 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리의 리페어 방법 및 장치 |
US20060098503A1 (en) * | 2004-11-10 | 2006-05-11 | Samsung Electronics Co., Ltd. | Apparatus and method for repairing semiconductor memory device |
CN1815632A (zh) * | 2004-11-10 | 2006-08-09 | 三星电子株式会社 | 用于修复半导体存储器件的装置和方法 |
CN101114529A (zh) * | 2006-07-28 | 2008-01-30 | 奇梦达股份公司 | 集成半导体存储器和运行集成半导体存储器的方法 |
CN101494089A (zh) * | 2008-01-24 | 2009-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主位线失效的检测方法和检测系统 |
WO2013147840A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | On chip redundancy repair for memory devices |
US20130326268A1 (en) * | 2012-05-30 | 2013-12-05 | SK Hynix Inc. | Repair control circuit and semiconductor integrated circuit using the same |
CN103198870A (zh) * | 2013-03-19 | 2013-07-10 | 西安华芯半导体有限公司 | Dram中非均匀分布冗余的修复方法 |
CN105448348A (zh) * | 2014-06-06 | 2016-03-30 | 北京兆易创新科技股份有限公司 | 一种芯片修复方法和装置 |
CN106169311A (zh) * | 2016-07-06 | 2016-11-30 | 西安紫光国芯半导体有限公司 | 一种dram晶圆测试中精确捕获失效地址的方法 |
CN108074620A (zh) * | 2016-11-07 | 2018-05-25 | 爱思开海力士有限公司 | 修复控制器件及包括其的半导体器件 |
US10008290B2 (en) * | 2016-11-07 | 2018-06-26 | SK Hynix Inc. | Repair control device and semiconductor device including the same |
Non-Patent Citations (2)
Title |
---|
常海礁: "嵌入式存储器可测性设计及片上修复技术研究", 《CNKI硕士论文全文数据库》 * |
王帆: "非均匀分布冗余DRAM的修复方法", 《科技与创新》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022052554A1 (zh) * | 2020-09-11 | 2022-03-17 | 长鑫存储技术有限公司 | 缺陷修复电路和缺陷修复方法 |
US11776654B2 (en) | 2020-09-11 | 2023-10-03 | Changxin Memory Technologies, Inc. | Fail bit repair solution determination method and device |
US11798649B2 (en) | 2020-09-11 | 2023-10-24 | Changxin Memory Technologies, Inc. | Defect repair circuit and defect repair method |
Also Published As
Publication number | Publication date |
---|---|
CN109741782B (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109741782A (zh) | 一种dram的修复方法 | |
KR100314362B1 (ko) | 반도체메모리 | |
US7490274B2 (en) | Method and apparatus for masking known fails during memory tests readouts | |
DE102013112900A1 (de) | Verfahren und System zum Bereitstellen einer intelligenten Speicherarchitektur | |
CN101127242B (zh) | 半导体存储器和系统 | |
US20070061637A1 (en) | Process for conducting high-speed bitmapping of memory cells during production | |
DE10110469A1 (de) | Integrierter Speicher und Verfahren zum Testen und Reparieren desselben | |
DE102018116915A1 (de) | Nichtflüchtige Speichervorrichtung und Betriebsverfahren derselben | |
DE102008021640A1 (de) | Schaltung und Verfahren zum Finden von Wortleitung-Bitleitung-Kurzschlüssen in einem DRAM | |
DE102007058418A1 (de) | Fehlerkorrektur in Speicherbauteilen | |
CN101065809A (zh) | 用于检测薄弱单元的sram测试方法和sram测试配置 | |
JP4402093B2 (ja) | 半導体試験装置および半導体メモリの試験方法 | |
CN1232273A (zh) | 用于动态随机存取存储器的被减少的信号测试 | |
JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
JP4227974B2 (ja) | チップ情報管理方法、チップ情報管理システム及びチップ情報管理プログラム | |
Du et al. | At-speed built-in self-repair analyzer for embedded word-oriented memories | |
CN106847343A (zh) | 基于自动测试设备的mram存储器的测试方法 | |
US6247153B1 (en) | Method and apparatus for testing semiconductor memory device having a plurality of memory banks | |
CN101071648A (zh) | 用于测试半导体存储器件的并行比特测试电路及其方法 | |
US7051253B2 (en) | Pseudo fail bit map generation for RAMS during component test and burn-in in a manufacturing environment | |
CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
CN102360568B (zh) | 一种并行异步存储器及其数据读取方法 | |
JPH11213695A (ja) | 半導体メモリ試験装置 | |
CN103065687A (zh) | 并行检测集成电路中ram生产缺陷的方法 | |
US8588018B2 (en) | Integrated solution for identifying malfunctioning components within memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |