CN108648776A - 用于补偿字线电压增加的设备、感测电路及方法 - Google Patents

用于补偿字线电压增加的设备、感测电路及方法 Download PDF

Info

Publication number
CN108648776A
CN108648776A CN201810456019.5A CN201810456019A CN108648776A CN 108648776 A CN108648776 A CN 108648776A CN 201810456019 A CN201810456019 A CN 201810456019A CN 108648776 A CN108648776 A CN 108648776A
Authority
CN
China
Prior art keywords
voltage
word line
signal
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810456019.5A
Other languages
English (en)
Other versions
CN108648776B (zh
Inventor
达尼埃莱·维梅尔卡蒂
里卡尔多·穆泽托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108648776A publication Critical patent/CN108648776A/zh
Application granted granted Critical
Publication of CN108648776B publication Critical patent/CN108648776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明描述用于补偿存储器中的字线上的电压增加的设备、感测电路及方法。实例设备包含位线、耦合到所述位线的存储器单元、耦合到所述存储器单元的选择器装置、耦合到所述选择器装置的字线及耦合到所述字线的字线驱动器。所述设备进一步包含模型字线电路，其经配置以将所述字线的阻抗及所述字线驱动器的阻抗建模；及感测电路，其耦合到所述位线及所述模型字线电路。所述感测电路经配置以基于单元电流感测所述存储器单元的状态且提供指示所述存储器单元的状态的感测信号。所述感测电路经进一步配置以响应于如由所述模型字线电路建模的字线电压的增加调整位线电压。

Description

用于补偿字线电压增加的设备、感测电路及方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2014年02月12日、申请号为PCT/US2014/015975的国际申请进入中国后发明名称为“用于补偿字线电压增加的设备、感测电路及方法”的第201480006418.1号发明专利申请案。
技术领域
本发明的实施例大体上涉及电子存储器，且更特定来说，在一或多个所说明的实施例中，涉及补偿由来自存储器单元选择器的泄漏电流导致的增大的字线电压。
背景技术
在存储器存取操作期间，某些存储器架构易发生从位线通过双极选择器装置到字线的电流泄漏。通过双极选择器装置到字线的电流泄漏可导致增加的字线电压，其可导致在位线上提供的感测信号的电流的波动。即，增加的字线电压可减少用以准确地读取用于感测由存储器单元存储的数据的感测信号的电压容限。其结果是降低的电压容限可导致存储器单元的不准确读取。
发明内容
本文揭示实例设备、感测电路及方法。实例设备可包含位线、耦合到所述位线的存储器单元及耦合到所述存储器单元的选择器装置。所述实例设备可进一步包含耦合到双极选择器装置的基极的字线及耦合到字线的字线驱动器。所述实例设备可进一步包含模型字线电路及感测电路，所述模型字线电路经配置以将所述字线的阻抗及所述字线驱动器的阻抗建模；所述感测电路耦合到所述位线及所述模型字线电路。所述感测电路可经配置以基于单元电流感测所述存储器单元的状态且提供指示所述存储器单元的状态的感测信号。所述感测电路可经进一步配置以响应于如由所述模型字线电路建模的字线电压的增加调整位线电压。
实例感测电路可包含放大器，其经配置以提供第一信号及第二信号。所述第一信号及所述第二信号可基于位线电压及基于字线的至少部分的阻抗而调整的感测参考电压。可在第一输入处接收所述位线电压且在第二输入处接收可基于字线的至少部分的阻抗而调整的所述感测参考电压。所述第一信号可被反馈回到所述第二输入。所述实例感测电路可进一步包含比较器，所述比较器经配置以基于所述第二信号的电压及所述位线电压提供指示存储器单元状态的输出信号。
实例方法可包含对所述存储器装置的位线预充电至预充电电压。所述预充电电压可基于基于字线电压的增加而受到调整的感测参考电压。所述实例方法可进一步包含启用耦合到所述位线的选择器装置。所述双极装置的启用可导致单元电流流过所述位线。所述实例方法可进一步包含基于由所述单元电流产生的位线电压确定耦合到所述位线的存储器单元的状态。
另一实例方法可包含在模型字线电路处接收感测参考电压。所述模型字线电路的阻抗可约等于字线的至少部分及存储器阵列的字线驱动器的阻抗。所述另一实例方法可进一步包含提供通过所述模型字线电路的模型单元电流，及基于所述感测参考电压加基于流过所述模型字线电路的所述模型单元电流的电压调整所述感测参考电压。
附图说明
图1为包含模型字线电路及感测电路的设备的特定说明性实施例的框图；
图2为包含模型字线电路及感测电路的设备的特定说明性实施例的框图；
图3为双输出放大器电路的特定说明性实施例的框图；
图4为模型字线驱动器的特定说明性实施例的框图；及
图5为根据本发明的实施例的包含模型字线电路及感测电路的存储器的框图。
具体实施方式
下文阐述的某些细节提供对本发明的实施例的充分理解。然而，所属领域的技术人员将清楚本发明的实施例可脱离这些特定细节而实施。此外，本文描述的本发明的特定实施例是以实例的形式提供且不应被用于将本发明的范围限制于这些特定实施例。
参考图1，揭示包含模型字线电路及感测电路的设备的特定说明性实施例且大体上将其指定为100。所述设备可为集成电路、存储器装置、存储器系统、电子装置或系统、智能手机、平板电脑、计算机、服务器等等。设备100可补偿在读取操作期间由于通过选择器装置(例如，双极选择器装置)的电流泄漏的字线上的电压增加。设备100可包含多个位线124(0-N)。如图1中所说明，每一位线124(0-N)耦合到相应存储器单元130(0-N)，所述存储器单元与相应选择器装置140(0-N)串联耦合。图1中说明选择器装置140(0-N)为PNP双极结晶体管。在不脱离本发明的范围的情况下，可将其它类型的电路用于选择器装置140(0-N)。尽管图1说明用于每一位线124(0-N)的一个存储器单元130(0-N)，但多个存储器单元可耦合到每一位线。可与耦合到一或多个存储器单元的位线一起使用本发明的实施例。每一选择器装置140(0-N)的基极可耦合到字线160。设备100可进一步包含多个感测电路120(0-N)，其各自经配置以感测流过相应位线124(0-N)的相应单元电流ICELL(0-N)。相应ICELL(0-N)电流指示对应存储器单元130(0-N)的状态。感测电路120(0-N)中的每一者比较相应ICELL(0-N)电流与基于参考电压SVREF(0-N)产生的电流。SVREF(0-N)电压可基于字线和字线驱动器的阻抗而予以调整。SVREF(0-N)电压可由模型字线电路110调整。
模型字线电路110可包含第一模型字线驱动器112及第二模型字线驱动器114，其各自耦合到模型字线118。第一模型字线驱动器112及第二模型字线驱动器114可各自将第一字线驱动器及第二字线驱动器(例如，字线驱动器150及152)中的至少一者建模以驱动模型字线118上的电压。模型字线118可为类似材料及/或具有字线160的类似电特性。模型字线电阻组件116(0-N)可将沿字线160的至少部分的阻抗建模。
感测电路120(0-N)中的每一者可耦合到相应位线124(0-N)且可经配置以可沿相应位线124(0-N)驱动相应ICELL(0-N)电流。此外，感测电路120(0-N)中的每一者可耦合到模型字线电路110且可经配置以提供相应模型感测电流ICELLM(0-N)到模型字线118。感测电路120(0-N)中的每一者也可提供相应感测输出信号SENSE OUT(0-N)，感测输出信号可指示相应存储器单元130(0-N)的状态。
存储器单元130(0-N)中的每一者可经配置以存储数据。在实施例中，存储器单元130(0-N)中的每一者可包含相变存储器材料。所述相变存储器材料可处于至少两个状态(举例来说，未编程状态和编程状态)中的一者中。所述相变存储器材料可具有针对每一状态的不同阻抗。在实施例中，所述相变存储器材料可包含硫族化合物合金(例如，锗、锑及碲的合金(GeSbTe)，称为GST)。
在操作中，在存储器存取操作期间，感测电路120(0-N)中的每一者可在感测之前对每一相应位线124(0-N)预充电至SVREF电压。此外，第一字线驱动器150及第二字线驱动器152沿字线160驱动存储器存取电压以启用选择器装置140(0-N)中的每一者。当启用选择器装置140(0-N)时，对应ICELL(0-N)电流流过相应存储器单元130(0-N)。ICELL(0-N)电流的量值基于相应存储器单元130(0-N)的状态(例如，阻抗)。基于相应ICELL(0-N)电流，感测电路120(0-N)中的每一者可提供相应SENSE OUT(0-N)信号。SENSE OUT(0-N)信号的量值指示相应存储器单元130(0-N)的状态，且因此可指示由相应存储器单元130(0-N)存储的数据值。
选择器装置140(0-N)可通过所述基极泄漏电流到字线160。举例来说，图1描绘单元电流ICELL L(0-N)及单元电流ICELL R(0-N)通过选择器装置140(0-N)的基极泄漏到字线160。因为字线160、第一字线驱动器150及第二字线驱动器152具有非零阻抗，所以所述电流泄漏导致所述字线电压的增加。所述字线电压增加可减少选择器装置140(0-N)的基极-发射极电压VEB。作为结果，可减少每一感测电路120(0-N)的ICELL(0-N)电流。通过每一选择器装置140(0-N)的基极的电流泄漏的量值可取决于选择器装置140(0-N)的增益(β)、字线160的阻抗、第一字线驱动器150及第二字线驱动器152的阻抗及对应存储器单元130(0-N)的状态。
在一些实施例中，对源自泄漏电流的字线电压增加的补偿可被动态调整且可基于若干相关性。举例来说，感测电路120(0-N)中的每一者可使用模型字线电路110通过建模字线电压的增加且按基于所述电压增加的量补偿(例如，增加)SVREF电压来补偿所述增加的字线电压。补偿SVREF电压可增加ICELL电流，且因此提高用于感测ICELL电流的电压容限。
为了将字线电压增加建模，感测电路120(0-N)中的每一者将相应模型单元电流ICELL M(0-N)以类似于字线160的ICELL电流的方式驱动通过模型字线118且通过第一字线驱动器112及第二字线驱动器114中的至少一者。举例来说，ICELL M(0-N)电流可分为两个分量，例如，模型单元电流ICELL ML(0-N)及模型单元电流ICELL MR(0-N)。响应于由对应感测电路120(0-N)驱动通过模型字线118且通过第一模型字线驱动器112及第二模型字线驱动器114中的至少一者的ICELL M()-N)，对应感测电路120(0-N)可使用沿模型字线118的电压差(例如，基于模型字线电阻116(0-N)及第一模型字线驱动器112及第二模型字线驱动器114的阻抗)来调整(例如，增加)对应SVREF(0-N)电压。响应于由对应于感测电路120(0-N)的对应SVREF(0-N)电压的调整，调整(例如，增加)沿相应位线124(0-N)的对应ICELL(0-N)电流。举例来说，增加ICELL(0-N)电流(响应于经调整的对应SVREF(0-N))以补偿所述增加的字线电压可增加在读取操作期间自存储器单元130(0-N)感测到的数据的准确性。
尽管图1描绘具有至少三个位线124(0-N)的设备100，但设备100可包含任何数目的字线。类似地，尽管图1中说明字线160及相关联字线驱动器150、152以及选择器装置140(0-N)，但所述设备可包含任何数目的字线及相关联字线驱动器以及选择器装置。此外，模型字线电阻组件116(0-N)中的每一者可表示模型字线118的一部分的阻抗。
通过使用模型字线电路110补偿增加的字线电压(其可导致感测信号的减少)可增加用于感测ICELL电流的电压容限，且提高感测电路120(0-N)中的每一者的感测准确性。结合模型字线电路110，感测电路120(0-N)可通过使用通过位线的相应ICELL(0-N)电流的模型确定增加的电流来提供动态补偿解决方案。
参考图2，揭示包含模型字线电路及感测电路的设备的特定说明性实施例且将所述设备大体上指定为200。设备200可表示用于单一位线的单一感测电路。设备200可包含感测电路220，其使用字线模型电路210来提供经调整的感测参考电压信号SVREFM以补偿可由沿字线的电流泄漏导致的增加的字线电压。感测电路220通过位线226耦合到存储器单元230。位线的阻抗由位线负载280表示。选择器装置240(例如，双极选择器装置)耦合到存储器单元230且经配置以响应于由耦合到选择器装置240的基极的字线激活而选择用于存储器存取的存储器单元230。所述字线及相关联字线驱动器由字线及驱动器250表示为阻抗RWLDR及RWL。字线模型电路210包含RWLDRM组件及RWLM电阻式组件以分别将字线驱动器及字线250的阻抗RWLDR及RWL建模。RWLDRM组件可将RWLDR阻抗及选择器装置240的增益(β)建模。举例来说，RWLDRM组件的阻抗可约等于RWLDR/(β+1)。RWLM电阻式组件可将RWL阻抗及双极装置240的β增益建模。举例来说，RWLM电阻式组件的阻抗可约等于RWL/(β+1)。RWLDR阻抗可表示字线驱动器阻抗(例如，图1的第一字线驱动器150及第二字线驱动器152中的至少一者的阻抗)。RWL阻抗可呈现字线的至少部分阻抗(例如，图1的字线160的至少部分阻抗)
感测电路220也提供基于放大器输出信号AMPOUT的电压与位线电压VBL之间的比较的感测输出信号SENSEOUT。感测电路220可包含放大器222以提供AMPOUT信号，且进一步包含比较器228以执行所述比较。模型字线电路210可包含图1的模型字线电路110的至少部分。感测电路220可包含图一的感测电路120(0-N)中的一者。存储器单元230及选择器装置240可分别包含图1的存储器单元130(0-N)中的至少一者及选择器装置140(0-N)中的至少一者。字线及驱动器250可包含图1的第一字线驱动器150，第二字线驱动器152及字线160的至少部分。
放大器222可为差分放大器，其经配置以在第一输入处接收来自模型字线电路210的SVREFM电压。放大器222可经进一步配置以在第二输入处接收位线电压VBL。放大器222可在第一输出处产生AMPOUT信号且在第二输出处产生模型放大器输出信号AMPOUTM，每一信号基于第一输入及第二输入。AMPOUTM信号可被反馈回到放大器222的第一输入。在实施例中，AMPOUTM信号约等于AMPOUT信号。
比较器228可经配置以在第一输入处接收AMPOUT信号且在第二输入处接收VBL电压。比较器228的第一输入可经由限幅器电路224耦合到比较器228的第二输入。AMPOUT信号可经由限幅器电路224反馈回到位线。在实施例中，限幅器电路224可包含并联耦合的二极管对，其中二极管D0具有自第一输入到第二输入的正向且二极管D1具有自第二输入到第一输入的正向。在替代实施例中，限幅器电路224可包含电阻式组件。限幅器电路224可限制第一输入与第二输入之间的电压差。
在操作中，提供参考电流IREF到位线226。所述IREF电流为在读取操作期间提供到位线的恒定电流。基于所述参考电流，经由通过限幅器电路224的D0二极管提供到位线226的放大器222的AMPOUT信号将位线226预充电为大约SVREF电压(例如，VBL电压约等于SVREF电压)。SVREF电压可约等于SVREFM电压。当启用选择器装置240时，ICELL电流(其可取决于存储器单元的状态及IREF电流)开始流过位线226。当ICELL电流流动时，电流可通过选择器装置240的基极通过字线及驱动器250泄漏。所述电流泄漏可导致字线电压(例如，选择器装置240的基极的附近)的增加，且因此可导致读取容限的减少。字线电压的增加可等于跨越字线驱动器阻抗RWLDR的电压SVA加跨越字线阻抗RWL的电压SVB。
放大器222响应于字线电压的增加提供AMPOUTM信号，所述AMPOUTM信号导致模型单元电流ICELLM流过字线模型电路210。流过字线模型电路210的ICELLM电流可导致SVREFM信号的电压按SVAM及SVBM的总和电压改变。SVREFM信号的改变将由于通过选择器装置240的基极的电流泄漏的字线电压的增加建模(例如，SVA+SVB)。放大器222通过提供调整VBL电压(通过限幅器电路224)以补偿所增加的字线电压的AMPOUT信号(例如，VBL＝SVREF+SVA+SVB)来做出响应。比较器228可响应于由选择器装置24进行的选择比较AMPOUT信号的电压与VBL电压且提供SENSEOUT信号。SENSE OUT信号可表示存储器单元230的状态(例如，阻抗)。
在实施例中，放大器222的第一输入为非反相输入。因此，将AMPOUT信号反馈回到放大器222的第一输入形成正反馈系统。为了防止所述正反馈系统的不稳定性(例如，振荡)，RWLDRM阻抗及/或RWLM阻抗可经调整以导致所述正反馈系统的反馈增益小于一。参考图4进一步讨论调整模型字线驱动器阻抗的实例。
可复制感测电路220用于阵列中的多个位线，例如技术方案1所述的设备。所属领域的技术人员还应清楚RWL阻抗及RWLDR阻抗可基于沿字线的位置及每一个别双极装置240的特性的变化而针对每一位线变化。
参考图3，揭示双输出放大器电路的特定说明性实施例且所述电路大体上指定为300。双输出放大器电路可包含放大器322。放大器322可经配置以在第一输入处接收来自模型字线电路310的经调整的感测参考电压信号SVREFM及在第二输入处接收位线电压VBL。放大器322也可经配置以自第一输出提供放大器输出信号AMPOUT及自第二输出提供模型放大器输出信号AMPOUTM。模型字线电路310可包含图1的模型字线电路110及/或图2的模型字线电路210的至少部分。放大器322可包含图2的放大器222，且可包含于图1的感测电路120及/或图2的感测电路220中。
放大器322可为差分放大器，其经配置以在第二晶体管352的栅极处接收来自模型字线电路310的SVREFM电压且在第四晶体管362的栅极处及第六晶体管372的栅极处接收位线电压VBL。放大器322可在第三晶体管360与第四晶体管362之间的第一输出节点处提供AMPOUT信号及在第五晶体管370与第六晶体管372之间的第二输出节点处提供AMPOUTM信号。AMPOUT及AMPOUTM信号可各自基于所述第一输入及所述第二输入。AMPOUTM信号可被反馈回到第二晶体管352的栅极。在实施例中，AMPOUTM信号约等于AMPOUT信号。
第二晶体管352及第一晶体管350可与第四晶体管362及第三晶体管360形成第一电流镜电路。举例来说，第一晶体管350与第二晶体管352串联耦合。第一晶体管350的源极经配置以接收第一电源(例如，VCC电源)且第二晶体管352的源极经配置以接收第二电源(例如，接地电源)。第一晶体管350的栅极耦合到第二晶体管352的漏极。第二晶体管352的栅极经配置以接收由模型字线电路310调整的SVREFM电压。第三晶体管360的源极经配置以接收所述第一电源且第四晶体管362的源极经配置以接收所述第二电源。第三晶体管360的栅极耦合到第一晶体管350的栅极且第四晶体管362的栅极经配置以接收VBL电压。可在第三晶体管360与第四晶体管362之间的节点处提供AMPOUTM信号。AMPOUTM信号可被反馈回到第二晶体管352的栅极。
此外，第二晶体管352及第一晶体管350可与第六晶体管372及第五晶体管370形成第二电流镜电路。举例来说，第五晶体管370与第六晶体管372串联耦合。第五晶体管370的源极经配置以接收第一电源且第六晶体管372的源极经配置以接收第二电源。第五晶体管370的栅极耦合到第一晶体管350的栅极且第六晶体管372的栅极经配置以接收VBL电压。在第五晶体管370与第六晶体管372之间的节点处提供AMPOUT信号。在实施例中，第一电流镜电路几乎等于第二电流镜电路。
所属领域的技术人员应清楚可使用其它放大器架构(例如，使用双极结晶体管的放大器)实施放大器322。放大器322可提供AMPOUT信号及AMPOUTM信号，AMPOUT信号及AMPOUTM信号具有试图使在第六晶体管372及/或第四晶体管362的栅极处接收的VBL电压与在第二晶体管352的栅极处接收的SVREFM电压均衡的特性。
参考图4，揭示模型字线驱动器的特定说明性实施例且将所述模型字线驱动器大体上指定为模型字线驱动器400。模型字线驱动器400可经配置以将字线驱动器阻抗建模。模型字线驱动器400可经配置以接收感测参考电压信号SVREF且提供输出电压VOUT。模型字线驱动器400可包含图1的第一模型字线驱动器112及/或第二模型字线驱动器114。模型字线驱动器400可包含于图2的模型字线电路210的RWLDRM组件中及/或图3的模型字线电路310中。
模型字线驱动器400可为跟随器电路，其包含串联耦合的第一晶体管430及第二晶体管432且进一步包含串联耦合的第三晶体管440及第四晶体管442。第一晶体管430的漏极经由第一电流调节器420耦合到第一电源(例如，VCC电源)且第二晶体管432的漏极经由第二电流调节器422耦合到第二电源(例如，接地电源)。第一晶体管430的栅极可耦合到第一晶体管430的漏极。第二晶体管432的栅极可耦合到第二晶体管432的漏极。
第三晶体管440的漏极耦合到所述第一电源且第四晶体管442的漏极耦合到所述第二电源。第三晶体管440的栅极可耦合到第一晶体管430的栅极。第四晶体管442的栅极可耦合到第二晶体管432的栅极。输出电阻ROUT 450可耦合到第三晶体管440与第四晶体管442之间的节点，且可经由ROUT 450提供VOUT电压。ROUT 450可经配置以将在字线驱动器(例如，图1的字线驱动器150及152)的输出处的阻抗建模。
在操作中，在第一晶体管430及第二晶体管432之间的节点处接收SVREF电压。沿通过第一晶体管430及第二晶体管432的路径的电流I1由第一电流调节器420及第二电流调节器422控制。电流I2沿通过第三晶体管440的路径流过。模型单元电流ICELLM流过ROUT电阻450且进入第三晶体管440与第四晶体管442之间的节点。因此，包含电流I2加ICELLM电流的电流流过第四晶体管442。电流I1经调整以控制流过第四晶体管442的电流。SVREF电压与VOUT电压之间的电压差可指示通过第四晶体管442的表观电阻，其将与字线驱动器相关联的阻抗建模。
可使用其它电压控制电路或可调整电阻电路实施第二电流调节器422以将字线驱动器的电阻建模。
图5说明根据本发明的实施例的存储器500。存储器500包含具有多个存储器单元的存储器阵列530。所述存储器单元可为非易失性存储器单元，例如NAND快闪单元、相变存储器单元，或可大体上为任何类型的存储器单元。
命令信号、地址信号及写入数据信号可作为通过I/O总线528传输的循序输入/输出(“I/O”)信号集合提供给存储器500。类似地，可自存储器500通过I/O总线528提供读取数据信号。I/O总线528连接到I/O控制单元520，I/O控制单元520路由I/O总线528与内部数据总线522、内部地址总线524及内部命令总线526之间的信号。存储器500也包含控制逻辑单元510，其在外部或通过命令总线526接收多个控制信号以控制存储器500的操作。
地址总线524将块-行地址信号施加到行解码器540且将列地址信号施加到列解码器550。行解码器540及列解码器550可用于选择存储器的块或存储器单元以用于存储器操作(例如，读取、编程及擦除操作)。列解码器550可使得写入数据信号能够施加于对应于列地址信号的存储器列，且允许自对应于列地址信号的列耦合读取数据信号。
响应于由控制逻辑单元510解码的存储器命令，读取、编程或擦除在阵列530中的存储器单元。耦合到存储器阵列530的读取、编程及擦除电路568接收来自控制逻辑单元510的控制信号，且包含用于产生用于读取、编程及擦除操作的各种参考电流的电流发生器。读取、编程及擦除电路568可耦合到模型字线电路525。模型字线电路525可包含图1的模型字线电路110、图2的模型字线电路210、图3的模型字线电路310、图4的模型字线驱动器400及/或其任何组合。举例来说，模型字线电路525可经配置以通过将字线及字线驱动器的对应阻抗建模以增加流过使用读取操作的存储器单元的对应单元电流来补偿沿字线的电流泄漏。读取、编程及擦除电路568可包含图1的感测电路120(0-N)、图2的感测电路220、图3的放大器322及/或其任何组合。除了在行解码器540及/或列解码器550中的信号线驱动器以外，一或多个电压发生器或其它读取、编程及擦除电路568也可包含信号线驱动器。
在已将行地址信号施加于地址总线524之后，I/O控制单元520将写入数据信号路由到高速缓存寄存器570。写入数据信号以连续集合的形式存储在高速缓存寄存器570中，所述集合各自具有对应于I/O总线528的宽度的大小。高速缓存寄存器570循序地存储针对阵列530中的整行或整页的存储器单元的写入数据信号集合。所有所存储的写入数据信号随后用于编程阵列530中的由通过地址总线524耦合的块-行地址选择的存储器单元的行或页。以类似的方式，在读取操作期间，来自由通过地址总线524耦合的块-行地址选择的存储器单元的行或块的数据信号被存储在数据寄存器580中。大小对应于I/O总线528的宽度的数据信号集合随后循序地通过I/O控制单元520从数据寄存器580传送到I/O总线528。
所述领域的技术人员应进一步了解结合本文所揭示的实施例描述的各种说明性逻辑块、配置、模块、电路及算法步骤可作为电子硬件、由处理器执行的计算机软件或两者的组合而实施。上文已大体上在功能性方面描述各种说明性组件、块、配置、模块、电路及步骤。此功能性作为硬件抑或是处理器可执行指令而实施取决于特定应用及施加在整个系统上的设计约束。技术人员可针对每一特定应用以不同的方式实施所描述的功能性，但不应将此等实施决定解释为导致脱离本发明的范围。
提供所揭示的实施例的先前描述以使所属领域的技术人员能够制造或使用所揭示的实施例。这些实施例的各种修改对于所属领域的技术人员将是显而易见的，且本文所界定的原则可在不脱离本发明范围的情况下应用于其它实施例。因此，不希望将本发明限制于本文中所展示的实施例，而是本发明应被赋予与由所附权利要求书所界定的原则及新颖特征相一致的可能的最宽范围。

Claims (18)

1.一种感测电路，其包括：
放大器，其经配置以在第一输入处接收可调整参考电压并且在第二输入处接收位线电压，所述放大器进一步经配置以提供第一信号和第二信号，其中所述第一信号和所述第二信号至少部分基于所述可调整参考电压和所述位线电压；以及
比较器，其经配置以在第一输入节点处接收所述第二信号并且在第二输入节点处接收所述位线电压，并且至少部分基于所述第二信号和所述位线电压的比较来提供输出信号。
2.根据权利要求1所述的感测电路，其中所述可调整参考电压至少部分基于模型字线电路的电压。
3.根据权利要求2所述的感测电路，其中所述可调整参考电压至少部分基于所述第一信号。
4.根据权利要求3所述的感测电路，其中所述放大器经配置以响应于所述模型字线电路的所述电压的增加而增加所述第一信号的电压。
5.根据权利要求1所述的感测电路，进一步包括耦合于所述比较器的所述第一输入节点与所述比较器的所述第二输入节点之间的限幅器电路。
6.根据权利要求5所述的感测电路，其中所述限幅器电路包括：
第一二极管，其正向耦合在所述第一信号与所述第二信号之间；以及
第二二极管，其正向耦合在所述第二信号和所述第一信号之间，其中所述第二二极管与所述第一二极管并联耦合。
7.根据权利要求1所述的感测电路，其中所述比较器的所述输出信号指示存储在耦合到具有所述位线电压的位线的存储器单元上的值。
8.一种设备，其包括：
字线电路，其具有字线电压；
模型字线电路，其经配置以提供参考电压；
位线，其耦合至所述字线，且经配置以承载位线电压；以及
感测电路，其经配置以接收所述参考电压和所述位线电压并提供第一信号和第二信号，其中所述第一信号指示所述字线电压的增加，并且所述第二信号指示耦合到所述位线的存储器单元的值。
9.根据权利要求8所述的设备，其中感测电路包括：
放大器，其经配置以接收所述参考电压和所述位线电压并提供所述第一信号和放大器输出信号；以及
比较器，其经配置以接收所述放大器输出信号和所述位线电压并提供所述第二信号。
10.根据权利要求9所述的设备，进一步包括：
限幅器电路，其经配置以调整所述位线电压以补偿所述字线电压的增加。
11.根据权利要求10所述的设备，进一步包括：
选择器电路，其经配置以耦合所述位线和所述字线，其中所述字线电压响应于从所述位线通过所述选择器装置到所述字线的电流泄漏而增加。
12.根据权利要求8所述的设备，其中所述第一信号耦合到所述参考电压。
13.根据权利要求8所述的设备，其中所述感测电路包括：
第一晶体管，其与第二晶体管串联耦合，其中所述第二晶体管的栅极经配置以接收所述参考电压；
第三晶体管，其与第四晶体管串联耦合，其中所述第一信号在所述第三晶体管与所述第四晶体管之间的节点处提供；以及
第五晶体管，其与第六晶体管串联耦合，其中所述第二信号在所述第五晶体管和所述第六晶体管之间的节点处提供。
14.一种方法，其包括：
将存储器装置的位线预充电到预充电电压，其中所述预充电电压基于基于字线电压的增加而受到调整的感测参考电压；
启用耦合到所述位线的选择器装置，其中所述装置的启用导致单元电流流过所述位线；以及
基于由所述单元电流产生的位线电压确定耦合到所述位线的存储器单元的状态。
15.根据权利要求14所述的方法，其中基于所述单元电流确定耦合到所述位线的所述存储器单元的所述状态包括：
基于所述经调整的感测参考电压及所述位线的电压提供放大器输出信号；以及比较所述放大器信号与所述位线电压。
16.根据权利要求15所述的方法，其进一步包括：
基于所述经调整的感测参考电压及所述位线电压提供第二放大器输出信号；以及基于所述第二放大器信号调整所述经调整的感测参考电压。
17.根据权利要求14所述的方法，其中基于所述字线电压的所述增加调整所述感测参考电压包括：
在模型字线电路的第一节点处提供感测参考电压；其中所述模型字线电路约等于与所述字线及一或多个字线驱动器相关联的阻抗；
提供自第二节点通过所述模型字线电路到所述模型字线电路的所述第一节点的近似电等效的模型电流，其中所述模型电流约等于流过所述存储器单元的电流；以及
在所述模型字线电路的所述第二节点处提供电压作为所述经调整的感测参考电压。
18.根据权利要求14所述的方法，其中所述存储器为相变存储器单元。
CN201810456019.5A 2013-02-25 2014-02-12 用于补偿字线电压增加的设备、感测电路及方法 Active CN108648776B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/775,868 US9042190B2 (en) 2013-02-25 2013-02-25 Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US13/775,868 2013-02-25
PCT/US2014/015975 WO2014130315A1 (en) 2013-02-25 2014-02-12 Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
CN201480006418.1A CN104956441B (zh) 2013-02-25 2014-02-12 用于补偿字线电压增加的设备、感测电路及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480006418.1A Division CN104956441B (zh) 2013-02-25 2014-02-12 用于补偿字线电压增加的设备、感测电路及方法

Publications (2)

Publication Number Publication Date
CN108648776A true CN108648776A (zh) 2018-10-12
CN108648776B CN108648776B (zh) 2022-05-24

Family

ID=51387970

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480006418.1A Active CN104956441B (zh) 2013-02-25 2014-02-12 用于补偿字线电压增加的设备、感测电路及方法
CN201810456019.5A Active CN108648776B (zh) 2013-02-25 2014-02-12 用于补偿字线电压增加的设备、感测电路及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480006418.1A Active CN104956441B (zh) 2013-02-25 2014-02-12 用于补偿字线电压增加的设备、感测电路及方法

Country Status (7)

Country Link
US (3) US9042190B2 (zh)
EP (1) EP2959486B1 (zh)
JP (1) JP6082827B2 (zh)
KR (1) KR101787223B1 (zh)
CN (2) CN104956441B (zh)
SG (1) SG11201505379PA (zh)
WO (1) WO2014130315A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706732A (zh) * 2019-10-14 2020-01-17 长江存储科技有限责任公司 存储器芯片的失效分析方法
CN111210859A (zh) * 2020-01-03 2020-05-29 首都师范大学 缓解忆阻器交叉阵列中潜通路影响的方法及相关设备
CN111883190A (zh) * 2019-05-03 2020-11-03 爱思开海力士有限公司 电子器件以及电子器件的操作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8971117B2 (en) * 2012-02-23 2015-03-03 Micron Technology, Inc. Apparatus and methods for applying a non-zero voltage differential across a memory cell not involved in an access operation
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9318173B2 (en) * 2013-07-19 2016-04-19 Micron Technology, Inc. Apparatuses and methods for measuring an electrical characteristic of a model signal line and providing measurement information
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
US9401213B1 (en) * 2015-11-15 2016-07-26 Winbond Electronics Corp. Non-volatile memory apparatus and operation method thereof
US9679614B1 (en) * 2015-11-25 2017-06-13 Micron Technology, Inc. Semiconductor device with single ended main I/O line
US9871076B2 (en) * 2016-04-05 2018-01-16 Globalfoundries Singapore Pte. Ltd. Domain wall magnetic memory
US10366752B2 (en) * 2016-12-11 2019-07-30 Technion Research & Development Foundation Ltd. Programming for electronic memories
DE102016125489A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Betreiben einer Speichervorrichtung und Speichervorrichtung
US10236036B2 (en) * 2017-05-09 2019-03-19 Micron Technology, Inc. Sense amplifier signal boost
US10566036B2 (en) * 2018-06-15 2020-02-18 Micron Technology, Inc. Apparatuses and method for reducing sense amplifier leakage current during active power-down
US10541031B2 (en) 2018-06-15 2020-01-21 Sandisk Technologies Llc Single pulse SLC programming scheme
US10825513B2 (en) 2018-06-26 2020-11-03 Sandisk Technologies Llc Parasitic noise control during sense operations
JP2020071892A (ja) 2018-10-31 2020-05-07 キオクシア株式会社 半導体記憶装置
KR102480013B1 (ko) 2018-11-26 2022-12-22 삼성전자 주식회사 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법
US10896706B2 (en) * 2019-04-30 2021-01-19 Micron Technology, Inc. FX driver circuit
US11410720B2 (en) 2020-10-01 2022-08-09 Samsung Electronics Co., Ltd. Bitline precharge system for a semiconductor memory device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154469A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 半导体器件
US20090161411A1 (en) * 2007-12-25 2009-06-25 Kabushiki Kaisha Toshiba Semiconductor memory device
US20110032746A1 (en) * 2009-08-06 2011-02-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102017007A (zh) * 2008-04-08 2011-04-13 美光科技公司 存储器单元的状态机感测
US20110194330A1 (en) * 2008-09-18 2011-08-11 Seagate Technology Llc Memory array with read reference voltage cells
JP2011159355A (ja) * 2010-02-01 2011-08-18 Sanyo Electric Co Ltd 半導体記憶装置
CN102376341A (zh) * 2010-08-16 2012-03-14 台湾积体电路制造股份有限公司 感测放大器校准电路及方法
CN102543153A (zh) * 2010-12-07 2012-07-04 三星电子株式会社 半导体器件和读出半导体器件的数据的方法

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197990A (ja) * 1986-02-25 1987-09-01 Mitsubishi Electric Corp 半導体記憶回路
US4884238A (en) * 1988-03-09 1989-11-28 Honeywell Inc. Read-only memory
US5062079A (en) * 1988-09-28 1991-10-29 Kabushiki Kaisha Toshiba MOS type random access memory with interference noise eliminator
US4926387A (en) * 1988-12-27 1990-05-15 Intel Corporation Memory timing circuit employing scaled-down models of bit lines using reduced number of memory cells
KR920010346B1 (ko) * 1990-05-23 1992-11-27 삼성전자 주식회사 반도체 메모리의 센스앰프 구동회로
JPH08106724A (ja) * 1994-10-05 1996-04-23 Olympus Optical Co Ltd 情報再生装置
US5663925A (en) * 1995-12-18 1997-09-02 Micron Technology, Inc. Method and apparatus for timing control in a memory device
US6857449B1 (en) * 1998-01-20 2005-02-22 Caliper Life Sciences, Inc. Multi-layer microfluidic devices
JP3548423B2 (ja) * 1998-04-27 2004-07-28 シャープ株式会社 半導体記憶装置
JP2000040384A (ja) * 1998-07-17 2000-02-08 Denso Corp センスアンプ
DE69930238D1 (de) 1999-06-17 2006-05-04 St Microelectronics Srl Zeilendekodierer für nichtflüchtigen Speicher zur wahlfreien positiven und negativen Vorspannungseinstellung von Wortleitungen
US6411557B2 (en) * 2000-02-02 2002-06-25 Broadcom Corporation Memory architecture with single-port cell and dual-port (read and write) functionality
US6181626B1 (en) * 2000-04-03 2001-01-30 Lsi Logic Corporation Self-timing circuit for semiconductor memory devices
US6359821B1 (en) * 2000-08-25 2002-03-19 Micron Technology, Inc. Differential sensing in a memory with reference current
KR100381956B1 (ko) 2001-02-02 2003-04-26 삼성전자주식회사 플래시 메모리 장치의 감지 증폭 회로
US6456557B1 (en) 2001-08-28 2002-09-24 Tower Semiconductor Ltd Voltage regulator for memory device
KR100454259B1 (ko) * 2001-11-02 2004-10-26 주식회사 하이닉스반도체 모니터링회로를 가지는 반도체메모리장치
KR100414210B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 반도체 메모리 장치
KR100553681B1 (ko) 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
EP1526548A1 (en) 2003-10-22 2005-04-27 STMicroelectronics S.r.l. Improved bit line discharge method and circuit for a semiconductor memory
KR100562506B1 (ko) 2003-12-01 2006-03-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100610014B1 (ko) * 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7244995B2 (en) * 2004-10-18 2007-07-17 Texas Instruments Incorporated Scrambling method to reduce wordline coupling noise
KR100587694B1 (ko) 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7099204B1 (en) 2005-03-23 2006-08-29 Spansion Llc Current sensing circuit with a current-compensated drain voltage regulation
KR100697284B1 (ko) 2005-05-02 2007-03-20 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
DE102005063405B4 (de) 2005-06-28 2010-03-18 Qimonda Ag Speicherelement, Speicherausleseelement und Speicherzelle
KR100729355B1 (ko) * 2005-07-04 2007-06-15 삼성전자주식회사 멀티 레벨 셀을 갖는 노어 플래시 메모리 장치 및 그것의읽기 방법
JP2007087512A (ja) * 2005-09-22 2007-04-05 Nec Electronics Corp 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法
US7366040B2 (en) 2005-10-28 2008-04-29 Elite Semicondutor Memory Technology, Inc. Method of reducing settling time in flash memories and improved flash memory
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
KR100706816B1 (ko) 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
WO2008007416A1 (fr) * 2006-07-10 2008-01-17 Panasonic Corporation Circuit de mesure de courant ou de tension, circuit de détection, mémoire non volatile à semiconducteur et amplificateur différentiel
US7577049B1 (en) * 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
KR100764053B1 (ko) 2006-08-10 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7339842B1 (en) * 2006-08-16 2008-03-04 Arm Limited Timing control for sense amplifiers in a memory circuit
US8050084B2 (en) 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
KR100770754B1 (ko) 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7668019B2 (en) 2006-11-28 2010-02-23 Samsung Electronics Co., Ltd. Non-volatile memory device and erasing method thereof
US7724075B2 (en) 2006-12-06 2010-05-25 Spansion Llc Method to provide a higher reference voltage at a lower power supply in flash memory devices
US7414904B2 (en) * 2006-12-12 2008-08-19 International Business Machines Corporation Method for evaluating storage cell design using a wordline timing and cell access detection circuit
CN101569011A (zh) 2006-12-28 2009-10-28 松下电器产业株式会社 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
US7529135B2 (en) 2006-12-28 2009-05-05 Sandisk Corporation Apparatus for controlling bitline bias voltage
JP2008193766A (ja) 2007-02-01 2008-08-21 Spansion Llc 電圧発生回路及びその制御方法
KR100882205B1 (ko) 2007-06-27 2009-02-06 삼성전자주식회사 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법
KR100923834B1 (ko) * 2007-06-28 2009-10-27 주식회사 하이닉스반도체 불휘발성 메모리 장치
US7697365B2 (en) 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
US7706201B2 (en) * 2007-07-16 2010-04-27 Qimonda Ag Integrated circuit with Resistivity changing memory cells and methods of operating the same
KR101358752B1 (ko) 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7800951B2 (en) * 2007-08-20 2010-09-21 Marvell World Trade Ltd. Threshold voltage digitizer for array of programmable threshold transistors
US7586787B2 (en) 2007-09-20 2009-09-08 Kilopass Technology Inc. Reducing bit line leakage current in non-volatile memories
US7764547B2 (en) * 2007-12-20 2010-07-27 Sandisk Corporation Regulation of source potential to combat cell source IR drop
KR100922977B1 (ko) 2007-12-27 2009-10-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
JP2010061734A (ja) 2008-09-03 2010-03-18 Toshiba Corp 半導体記憶装置
US7733711B2 (en) * 2008-09-08 2010-06-08 Freescale Semiconductor, Inc. Circuit and method for optimizing memory sense amplifier timing
US8023334B2 (en) 2008-10-31 2011-09-20 Micron Technology, Inc. Program window adjust for memory cell signal line delay
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
US7936626B2 (en) 2009-01-20 2011-05-03 Ememory Technology Inc. Sense amplifier with a compensating circuit
KR101523677B1 (ko) 2009-02-26 2015-05-28 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
US8169830B2 (en) 2009-09-17 2012-05-01 Micron Technology, Inc. Sensing for all bit line architecture in a memory device
KR101094904B1 (ko) * 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
TWI375224B (en) 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8358540B2 (en) 2010-01-13 2013-01-22 Micron Technology, Inc. Access line dependent biasing schemes
JP2011198445A (ja) * 2010-03-24 2011-10-06 Toshiba Corp 半導体記憶装置
JP2011204302A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
KR101734204B1 (ko) 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
US8526237B2 (en) * 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US8432732B2 (en) * 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8374031B2 (en) 2010-09-29 2013-02-12 SanDisk Technologies, Inc. Techniques for the fast settling of word lines in NAND flash memory
JP5664105B2 (ja) * 2010-10-12 2015-02-04 富士通株式会社 半導体メモリおよびシステム
US8867278B2 (en) 2011-02-28 2014-10-21 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
US8885399B2 (en) 2011-03-29 2014-11-11 Nxp B.V. Phase change memory (PCM) architecture and a method for writing into PCM architecture
JP2013045478A (ja) 2011-08-23 2013-03-04 Toshiba Corp 不揮発性半導体記憶装置
JP2012064303A (ja) * 2011-11-02 2012-03-29 Renesas Electronics Corp 半導体集積回路装置
JP2013127828A (ja) * 2011-12-16 2013-06-27 Samsung Electronics Co Ltd 半導体記憶装置
KR101893864B1 (ko) 2012-02-06 2018-08-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US8681567B2 (en) 2012-03-15 2014-03-25 Chiara Missiroli Voltage regulator for biasing a NAND memory device
US8767494B2 (en) * 2012-06-11 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Far end resistance tracking design with near end pre-charge control for faster recovery time
US9576621B2 (en) * 2012-07-09 2017-02-21 Texas Instruments Incorporated Read-current and word line delay path tracking for sense amplifier enable timing
US9105328B2 (en) * 2012-07-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking signals in memory write or read operation
US8804449B2 (en) * 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
KR20140073815A (ko) 2012-12-07 2014-06-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR102060488B1 (ko) * 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9378814B2 (en) * 2013-05-21 2016-06-28 Sandisk Technologies Inc. Sense amplifier local feedback to control bit line voltage
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
US9418716B1 (en) * 2015-04-15 2016-08-16 Qualcomm Incorporated Word line and bit line tracking across diverse power domains

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154469A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 半导体器件
US20090161411A1 (en) * 2007-12-25 2009-06-25 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102017007A (zh) * 2008-04-08 2011-04-13 美光科技公司 存储器单元的状态机感测
US20110194330A1 (en) * 2008-09-18 2011-08-11 Seagate Technology Llc Memory array with read reference voltage cells
US20110032746A1 (en) * 2009-08-06 2011-02-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011159355A (ja) * 2010-02-01 2011-08-18 Sanyo Electric Co Ltd 半導体記憶装置
CN102376341A (zh) * 2010-08-16 2012-03-14 台湾积体电路制造股份有限公司 感测放大器校准电路及方法
CN102543153A (zh) * 2010-12-07 2012-07-04 三星电子株式会社 半导体器件和读出半导体器件的数据的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883190A (zh) * 2019-05-03 2020-11-03 爱思开海力士有限公司 电子器件以及电子器件的操作方法
CN110706732A (zh) * 2019-10-14 2020-01-17 长江存储科技有限责任公司 存储器芯片的失效分析方法
CN110706732B (zh) * 2019-10-14 2021-04-13 长江存储科技有限责任公司 存储器芯片的失效分析方法
CN111210859A (zh) * 2020-01-03 2020-05-29 首都师范大学 缓解忆阻器交叉阵列中潜通路影响的方法及相关设备
CN111210859B (zh) * 2020-01-03 2022-03-22 首都师范大学 缓解忆阻器交叉阵列中潜通路影响的方法及相关设备

Also Published As

Publication number Publication date
EP2959486B1 (en) 2020-12-09
EP2959486A4 (en) 2016-10-12
KR101787223B1 (ko) 2017-10-18
CN108648776B (zh) 2022-05-24
KR20150119127A (ko) 2015-10-23
CN104956441A (zh) 2015-09-30
US9576654B2 (en) 2017-02-21
US20150294717A1 (en) 2015-10-15
US9368202B2 (en) 2016-06-14
JP2016514337A (ja) 2016-05-19
SG11201505379PA (en) 2015-09-29
CN104956441B (zh) 2018-06-08
US20140241049A1 (en) 2014-08-28
EP2959486A1 (en) 2015-12-30
US20160254049A1 (en) 2016-09-01
WO2014130315A1 (en) 2014-08-28
US9042190B2 (en) 2015-05-26
JP6082827B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
CN104956441B (zh) 用于补偿字线电压增加的设备、感测电路及方法
US9830987B2 (en) Sense amplifier local feedback to control bit line voltage
JP5214566B2 (ja) 抵抗変化メモリ装置
CN107134291B (zh) 磁性随机存取存储器（mram）和操作方法
US11972830B2 (en) Methods for accessing resistive change elements operable as antifuses
KR100725373B1 (ko) 플래쉬 메모리 장치
CN103310837B (zh) 半导体存储器器件和存储器基元电压施加方法
US20140233327A1 (en) Compensation scheme for non-volatile memory
US20140211553A1 (en) Load and short current measurement by current summation technique
JP2012123885A (ja) 非揮発性メモリ装置
CN105976854B (zh) 半导体存储装置及其驱动方法
KR20120079739A (ko) 반도체 메모리 장치
US11615841B2 (en) Memory device and operating method thereof
US20130242671A1 (en) Voltage regulator for biasing a nand memory device
CN112216320A (zh) 用于电阻式存储器中的电压感测的参考电压产生
CN110890122A (zh) 一种1s1r单元读控制电路
CN105027218A (zh) 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统
KR102451354B1 (ko) 판독 및 기록 마진이 증가된 메모리 디바이스 및 방법
CN108630252B (zh) 检测存储器单元电流转换的感测放大器
CN106856101B (zh) 电阻式内存及其记忆胞
JP2012069222A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant