CN100420013C - 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 - Google Patents

具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 Download PDF

Info

Publication number
CN100420013C
CN100420013C CNB02124538XA CN02124538A CN100420013C CN 100420013 C CN100420013 C CN 100420013C CN B02124538X A CNB02124538X A CN B02124538XA CN 02124538 A CN02124538 A CN 02124538A CN 100420013 C CN100420013 C CN 100420013C
Authority
CN
China
Prior art keywords
wafer
mark
slope profile
forms
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02124538XA
Other languages
English (en)
Other versions
CN1384544A (zh
Inventor
有门経敏
岩濑政雄
灘原壮一
有働祐宗
牛久幸広
新田伸一
宫下守也
菅元淳二
山田浩玲
永野元
丹沢勝二郎
松下宏
土屋憲彦
奥村胜弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1384544A publication Critical patent/CN1384544A/zh
Application granted granted Critical
Publication of CN100420013C publication Critical patent/CN100420013C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

半导体晶片具有:倾斜轮廓,沿着半导体晶片的周边形成;形成在该晶片上的产品;和形成在倾斜轮廓上的ID标记。该ID标记至少显示产品的属性、生产条件和检测结果。

Description

具有ID标记的半导体晶片,及从中生产半导体器件的方法和设备
相关申请的交叉参考
这项申请基于提交于2001年3月21日的第P2001-80452号,和提交于2001年11月12日的第P2001-345984号现有日本专利申请,它们的整个内容在此引入参考引入。
技术领域
本发明涉及在其周边具有ID标记的半导体晶片,和生产这样的半导体晶片的方法。本发明还涉及用这一半导体晶片制造半导体器件的设备和方法。
背景技术
半导体器件的生产包括几百个工序,其中每个工序需要不同的条件,这些条件必须严格管理。晶片的过程条件管理采用在晶片上做出的标记。这些标记由例如数字、字符和条形码组成。
半导体晶片上的标记用于识别晶片,并且指示例如晶片的生产历史。标记可以是做在晶片表面的软标记,或者是做在晶片背面的硬标记。标记由点组成,这些点通过使用激光束脉冲局部熔化晶片而做出。
标记形成在晶片上的有限区域。这样它不妨碍形成在晶片上的产品。标志对工人必须是可见的,因此,通常从几个毫米延伸到几个厘米,在晶片上引起产生相对大的面积损失。
通过使用大能量的激光束部分熔化晶片来形成标记。大能量激光束散射在标记周围熔化的硅粒子上,并且已散射的粒子损坏晶片上形成的半导体器件。
当标记形成在晶片的表面上时,由于在晶片上进行的重复沉积和化学机械抛光(CMP),标记会消失或变得不可识别。当标记形成在晶片的背面时,标记中的不规则物能引起制版过程中的聚焦误差,且将强施还原晶片的附加工作以见到标记。
为了解决这些问题,日本专利公开出版物08-276284公开了一技术,在沿着晶片周边形成的倾斜轮廓上做出精细标记。相关技术之一制做了液晶标记,并且使激光束穿过液晶标记和光学系统,以在晶片的倾斜轮廓上形成标记的图像。这里使用的激光束具有适当的能量,不会引起烧蚀或硅粒子数射。
然而,相关技术也有问题。即使给晶片单独提供有标记,晶片也通常分组成批,并且一批一批地集中处理。每批包括例如25个晶片。对于一批而不是单独的晶片设置晶片处理条件。一批中的晶片被集中处理和管理,而具有相同的生产历史。确定对于一批晶片设置的工艺条件,来覆盖晶片中各自的变化。
结果,对于一批晶片设置的工艺条件包括冗余,如太长的处理时间、恶化的产率和增加的成本。
半导体晶片上的标记通过主计算机一批一批地管理。通过与主计算机的通讯来处理数据,如晶片上形成的产品、应用于晶片的生产过程和条件,和涉及晶片的测量。与主计算机的通讯耗费了长的时间,而为了节约时间,通常只通讯应用于每批的处理条件。例如,对于相关技术,难于使用单独晶片上测量的膜厚以确定下面的生产过程中应用于晶片的工艺条件。
发明内容
根据本发明的第一方面,半导体晶片具有:沿着其周边形成的倾斜轮廓;形成在晶片上的产品;和形成在倾斜轮廓上的ID标记。ID标记指示例如产品的性质、生产条件和检测结果。
根据本发明的第二方面,半导体晶片具有:一基础晶片;布置在该基础晶片上的绝缘层;布置在绝缘层上的单晶硅层;形成在单晶硅层上的产品;和形成在基础晶片上的ID标记。
根据本发明的第三方面,半导体晶片具有:圆形第一主平面,其上形成半导体器件;倾斜轮廓,沿着晶片的周边形成;参考ID标记,形成在倾斜轮廓上,以指示晶片的晶向。
根据本发明的第四方面,半导体晶片具有:圆形第一主平面,其上形成半导体器件;参考ID标记,形成在晶片上以指示晶片的晶向;凹陷,形成在半导体晶片的周边并且具有相应于第一主平面倾斜的底部;蚀刻凹坑,形成在凹陷的底部,并且由第二方向晶面确定,其中第二方向晶面与暴露在第一主平面上的第一方向晶面不同。即使在晶片上执行抛光过程后,凹陷底部的蚀刻凹坑也保留。
根据本发明的第五方面,半导体晶片具有:圆形基础晶片;沿着基础晶片的周边形成的倾斜轮廓;布置在基础晶片上的绝缘层;布置在绝缘层上的单晶硅层,设置在单晶硅层的周边上的参考位置,以指示单晶硅层的晶向。
根据本发明的第六方面,生产半导体器件的设备具有:方向测量单元,以测量晶片的晶向;和标记单元,根据测量的晶向,在晶片上形成参考ID标记。参考ID标记用于识别晶片的晶向。
根据本发明的第七方面,生产半导体器件的设备具有:晶片工作台,具有旋转机构;光源,向着晶片主平面的旋转中心发射光束,该晶片设置在晶片工作台上;光探测器,测量晶片中晶体缺陷的散射光强度;计算机以分析测量的强度的旋转角度依赖性;标记单元,在晶片上形成参考ID标记,以指示晶片上的晶向;和工作室,至少覆盖晶片工作台、晶片、光源和光探测器,以阻挡外部光。
根据本发明的第八方面,生产半导体器件的设备具有:工作台;光源,将光发射到晶片的主平面上,其中晶片设置在晶片工作台上;光探测器,测量蚀刻凹坑的散射光强度,蚀刻凹坑形成在主平面上;计算机,分析测量的强度的旋转角度依赖性;标记单元,在晶片上形成参考ID标记,以指示晶片上的晶向;工作室,至少覆盖晶片工作台、晶片、光源和光探测器,以阻挡外部光。光探测器具有环形感光面,该面围绕光源的发光口,并且相对于发射的光倾斜。
根据本发明的第九方面,生产半导体器件的方法包括:沿着晶片周边形成倾斜轮廓,在晶片上形成产品,在倾斜轮廓上形成ID标记,读ID标记,并且根据从ID标记读取的数据,在晶片上形成其它产品。
根据本发明的第十方面,生产半导体器件的方法包括:在晶片的周边形成凹陷,凹陷具有底部,关于晶片的第一主平面倾斜,在晶片的第一主平面上形成半导体器件,根据晶向以不同的蚀刻速度蚀刻晶片以在凹陷的底部形成蚀刻凹坑,根据蚀刻凹坑的形状找出凹陷的晶向,并且对晶片提供参考ID标记,指示晶片的晶向。通过第二方向晶面确定蚀刻凹坑,其中第二方向晶面与第一主平面上暴露的第一方向晶面不同。
根据本发明的第十一方面,生产半导体器件的方法包括:将光束发射到晶片的主平面上,测量发自晶片中晶体缺陷的散射光强度,分析测量的强度的旋转角度依赖性,并且根据旋转角度依赖性确定晶片的晶向。
根据本发明的第十二方面,生产半导体器件的方法包括:将单晶硅锭切割成晶片,根据晶向,使用碱性溶液以不同的蚀刻速度蚀刻晶片的主平面,来去掉主平面上的波纹,从蚀刻主平面时形成的蚀刻凹坑,测量晶片的晶向,在晶片上形成参考ID标记,指示晶片的晶向,并且去掉蚀刻凹坑。
根据本发明的第十三方面,生产半导体器件的方法包括:沿着圆形基础晶片的周边形成倾斜轮廓,将参考ID标记放置在倾斜轮廓上以指示SOI层晶片的晶向,形成SOI层晶片,该SOI层晶片具有指示SOI层晶片的晶向的参考位置,在SOI层晶片的第一主平面上形成绝缘层,并且将基础晶片粘合到SOI层晶片的绝缘层一侧,使参考ID标记与参考位置对齐。
附图说明
图1是透视图,部分地显示了根据本发明的第一实施例的半导体晶片;
图2是方块图,显示了在半导体晶片上形成ID标记的设备;
图3A到3C是透视图,显示了生产根据本发明的第一实施例的半导体晶片的方法;
图4A到4C部分地显示了根据本发明的第一实施例的半导体晶片的倾斜轮廓,其上形成了ID标记;
图5是透视图,部分地显示了根据本发明的第二实施例的半导体晶片;
图6是表格,显示了第二实施例和一比较例子的标记周期;
图7解释了根据第二实施例的比较例子发现晶片的倾斜轮廓形状的技术;
图8是表格,显示根据第二实施例的改进了的型式1的ID标记读取检测的结果;
图9是剖视图,显示了沿着半导体晶片的周边形成的倾斜轮廓,和倾斜轮廓上的ID标记;
图10是透视图,部分地显示了根据本发明的第三实施例的半导体晶片,它在每一侧槽口上具有ID标记;
图11是透视图,根据第三实施例的比较例子部分地显示了半导体晶片,它在槽口的右侧上具有ID标记;
图12是表格,显示了为做出图11的ID标记所保留的时间;
图13是平面图,显示了根据本发明的第四实施例的SOI晶片;
图14是透视图,显示了形成在图13的SOI晶片上的槽口;
图15是剖视图,显示了当使用激光束在SOI晶片埋藏的氧化膜上形成标记时产生的问题;
图16显示了根据第四实施例改进了的型式在SOI晶片的倾斜轮廓上形成的ID标记;
图17是平面图,显示了根据本发明的第五实施例的半导体晶片的第一主平面;
图18是放大的平面图,显示了图17晶片的倾斜轮廓上形成的参考ID标记;
图19是放大的平面图,显示了二维矩阵编码,该码具有L型导向单元且用作参考ID标记;
图20是方块图,显示了根据本发明的第五实施例的半导体晶片生产设备;
图21是流程图,显示了使用图20的设备实现的半导体晶片的生产方法;
图22A是平面图,显示了在半导体器件生产过程中观察到的晶片的旋转角度;
图22B显示了显示器上显示的图22A晶片的Laue图像;
图23A是平面图,显示了旋转纠正后图22A晶片的旋转角度;
图23B显示了图23A晶片的Laue图像;
图24是平面图,显示了图23A的晶片上形成的参考ID标记;
图25是平面图,显示了根据第五实施例的改进了的型式1的半导体晶片;
图26是平面图,显示了根据第五实施例的改进了的型式1的半导体晶片,该晶片在正交晶向线之间具有参考ID;
图27是平面图,显示了根据第五实施例的改进了的型式2的半导体晶片;
图28是放大的平面图,显示了图27的晶片周边形成的参考ID标记;
图29是方块图,显示了根据第五实施例的改进了的型式4的半导体晶片生产设备;
图30A、30B、31A和31B显示了根据第五实施例的改进了的型式5的标记单元的操作;
图32是方块图,显示了根据第五实施例的改进了的型式6的半导体晶片生产设备的标记单元;
图33显示了通过图32的标记单元形成在晶片侧面的二维点矩阵参考ID标记;
图34显示了通过图32的标记单元形成在晶片侧面的凹陷参考ID标记;
图35是方块图,显示了根据第六实施例测量和计算蚀刻凹坑的反射光强度旋转角度依赖性,并且在晶片上形成方向标记的设备,其中蚀刻凹坑形成在晶片上;
图36是流程图,显示了根据本发明的第六实施例半导体晶片生产方法;
图37是透视图,显示了根据图36的方法的晶片,其上形成方向确定区域;
图38是透视图,显示了具有根据图36的方法做出的方向确定区域的晶片;
图39A和39B是剖视和平面图,显示了图38的方向确定区域;
图40A和40B是示意和平面图,显示了形成在晶面(100)上,并由包括晶面(111)的第二方向晶面和等效晶面确定的蚀刻凹坑;
图41是剖视图,显示了在图38的方向确定区域底部形成的蚀刻凹坑;
图42显示了在晶片不同位置上形成的方向确定区域,在方向确定区域中形成的蚀刻凹坑的形状,和蚀刻凹坑的散射光强度的分布;
图43是一图,显示了根据第六实施例和比较例子找到晶向的测量时间;
图44是方块图,显示了根据第六实施例的改进了的型式1半导体晶片生产设备;
图45是透视图,显示了第七实施例的半导体晶片生产设象;
图46解释了根据本发明第七实施例的半导体晶片生产设备的原理;
图47A是显微图像,显示了被称为COP(晶体起源粒子)的晶体缺陷;
图47B显微图像,显示了被称为BMD(体微缺陷)的晶体缺陷;
图48是流程图,显示了使用图45的设备实现的半导体晶片的生产方法;
图49是一图示,显示了在CZ晶片和退火晶片上测量的散射光强度的旋转角度依赖性;
图50是一图示,显示了根据第七实施例和比较例子确定晶片晶向的时间周期;
图51是透视图,显示了根据第八实施例半导体晶片生产设备;
图52A和52B截面和底部图,显示了根据第八实施例检测单元;
图53和54是图,显示了通过计算机计算的散射光的旋转角度依赖性;
图55A显示了平行的光通量与光探测器之间的距离(dL)与光探测器与晶片之间的距离(dW)之间的关系;
图55B是一图,显示了用于提高的检测效率dL/dW的最佳值;
图56是流程图,显示了根据第八实施例半导体晶片生产方法;
图57显示了根据第八实施例的实验例子半导体晶片生产流程,该流程包括晶片取样阶段;
图58是透视图,显示了根据第八实施例的实验例子的实验设条;
图59是一图示,显示了图58的设备测量的散射光强度,和探测器的倾斜角度;
图60显示了光检测器的倾斜角度与凹坑的散射光之间的关系;
图61是一图示,显示了第八实施例和比较例子的晶向测量时间和标记时间;
图62A是透视图,显示了根据本发明第九实施例的SOI晶片;
图62B是放大的视图,显示了在图62A的晶片上形成的槽口和参考ID标记;
图63A是透视图,显示了根据第九实施例基础晶片;
图63B是放大的视图,显示了在图63A的基础晶片的倾斜轮廓上形成的参考ID标记;
图64是流程图,显示了根据第九实施例生产基础晶片的方法;
图65A是透视图,显示了根据第九实施例的SOI层晶片;
图65B是剖视图,显示了图65A的SOI层晶片;
图66是流程图,显示了根据第九实施例的生产SOI层晶片的方法,该SOI层晶片具有埋藏的氧化膜和SOI层;
图67是流程图,显示了根据第九实施例用图63A的基础晶片粘合到图65A的SOI层晶片上,来生产SOI晶片的方法;
图68A是透视图,显示了根据第九实施例的改进了的型式2的SOI晶片;
图68B是放大视图,显示了在图68A的SOI晶片上形成的槽口和线性条形码;
图69A是透视图,显示了根据第九实施例的改进了的型式2的SOI晶片;
图69B是放大视图,显示了图69A的SOI晶片基础晶片的槽口和倾斜轮廓;
图70是流程图,显示了根据第九实施例的比较例子的生产基础晶片的方法,其中基础晶片具有槽口;
图71A是透视图,显示了根据图70的方法形成的SOI晶片;
图71B是放大视图,显示了在图71A的SOI晶片背面的周边上形成的标记。
具体实施方式
本发明的各个实施例将参考附图描述。要注意的是,在所有图中,相同或相似的参考数字应用于相同或相似的部分和元件,并且相同或相似部分和元件的描述将被省略和简化。
(第一实施例)
在图1中,晶片11具有沿着晶片11的周边的倾斜轮廓12;形成在晶片11上的产品15;和形成在倾斜轮廓12上的ID标记14a到14d。ID标记14a到14d指示产品数据,如产品15的属性、生产条件和检测结果。无论何时需要,任何生产过程都会在晶片11的倾斜轮廓12上形成ID标记,所以,倾斜轮廓12上ID标记的号码是任选的。ID标记可以包含,例如,产品15的批号、生产号码、功能和检测结果。
晶片11的“周边”包括:倾斜轮廓12形成的区域,晶片11上不形成产品15的表面圆周区域,晶片11的侧面,和晶片11的背面圆周区域。产品15是通过一系列的半导体器件生产过程在晶片11上形成的任何产品。例如,产品15是晶片11上形成的n-和p-类型的半导体区域,在晶片11上沉积的绝缘体,在晶片11上形成的半导体和导体膜,和通过选择地去掉膜,形成在晶片11上的图样。
产品15可以是:在清洁的气氛下,在高温下将晶片11热氧化,而形成的热氧化膜;通过例如CVD,在晶片11上沉积的绝缘膜,如氧化或氮化膜;涂覆到晶片11上并养护晶片11的抗蚀剂膜;通过光刻过程刻划的抗蚀剂图样;通过使用抗蚀剂图样作为掩模,而选择地蚀刻绝缘膜而形成的绝缘体图样;和通过离子注入和热扩散,在晶片11上形成的给定导体类型和导电值的半导体区域和膜。产品15可以是半导体器件,通过例如沉积、杂质注入、形成图样和蚀刻而形成的晶体管、电容、金属导线或中间产品。
ID标记14可以包含涉及晶片11的数据。例如,ID标记14可以包含:晶片11的生产历史,该历史包括关于单晶锭举升、切割、抛光、晶片11的生产条件;和晶片11的属性和特性的数据。ID标记14可以是参考ID标记,该标记在晶片11上的特定位置形成以指示晶片11主平面的晶向。参考ID标记将在第五到第九实施例中具体解释。
ID标记14可以由字母、数字和线性码或二维码组成。在本发明的第一实施例中,如果不特别提出,ID标记是二维码。二维码由点组成,每个是,例如,5μm宽和0.5μm高的点。二维码可以是8×32点或16×16点的矩阵以指示涉及晶片11和产品15的数据。二维码非常小,例如,100到200μm宽和50到100μm长,因此对人眼是不可读的。从而通过读取设备读取ID标记14。
为了做出并读取ID标记14,晶片11提供有参考位置。在图1中,参考位置是在晶片11的周边形成的槽口。槽口13指示晶片11的晶向。ID标记14在倾斜轮廓12上,且当晶片11与其它晶片一起存储在晶片盒中时,晶片上的ID标记是顺序可读的。
在图2中,在半导体晶片11上形成ID标记14的设备,具有He-Ne激光器55、光学透镜56和CCD照相机57。He-Ne激光器55将He-Ne激光束发射到晶片11的倾斜轮廓12上。He-Ne激光束具有高斯能量分布。光学透镜56将He-Ne激光束聚焦在倾斜轮廓12的表面或之上。CCD照相机57监测倾斜轮廓12的反射光。
下面将解释在晶片11上生产半导体器件的方法。
(1)在第一生产过程中,如图3A所示,ID标记14a形成在晶片11的倾斜轮廓12上。ID标记14a指示,例如,晶片识别号码和属性,生产地点,生产开始日期,生产过程,和主管在晶片11上形成的产品15的人员。ID标记14a定位在,例如,槽口13右侧100μm。ID标记14a实际上是用穿过光学系统的激光束脉冲,局部地融化倾斜轮廓12的表面而形成的点矩阵。
(2)根据ID标记14a中存储的数据,开始一系列的生产过程。例如,首先执行氧化过程,紧接着是化学汽相沉积过程(CVD),以形成掩模的膜。测量每个晶片上的掩模膜厚度(成批处理晶片)。每个晶片的测量厚度存储在主计算机中。在图3B中,同时,将已测量的厚度留下印记,作为附近ID标记14a的ID标记14b。
根据相关技术,晶片从一批晶片中取样,测量取样的晶片的膜厚度,并且将测量的厚度存储在主计算机中作为该批的典型膜厚度。即,相关技术使用该取样晶片的膜厚度,作为该批晶片的代表膜厚。该批中的晶片包括它们膜厚度上的变化。为了吸收变化,当对于该批晶片将要执行的下面的过程而设置生产条件时,相关的技术将经验值加入代表膜厚度中。
(3)晶片11上的掩模的膜通过使用抗蚀剂形成图样,并且通过干蚀刻处理。干蚀刻设备读取器读取ID标记14a和14b,根据将要形成的图样和从ID标记14a和14b中读取的掩模的膜厚度和类型,干蚀刻设备对晶片11确定最佳蚀刻条件。
(4)晶片11被清洁多次,晶片11的第一主平面被选择地蚀刻而形成凹陷,并且凹陷填充有CVD膜以在晶片11上形成元件绝缘区域。
执行离子离子注入过程以在晶片11上形成势阱,并且在晶片11上执行晶体管过程。在晶片11上形成一栅绝缘膜和多个栅电视。在图3C中,像在掩模形成过程中一样,栅电极形成过程形成临近ID标记14b的ID标记14c。ID标记14c指示,例如,通过CVD制出的电极的厚度。电极的厚度被反馈到干蚀刻过程,以控制晶片11的蚀刻时间。
(5)在晶片11上执行源极/漏极形成过程,并且临近ID标记14c形成ID标记14d。ID标记14d指示,例如,保护氧化膜的厚度,并且用于找到晶片11的最佳离子注入条件。这个信息用于补偿晶片11的晶体管特性。
(6)如果在晶片11上需要湿蚀刻过程,那么包含膜厚度数据的ID标记形成在倾斜轮廓12上,如在干蚀刻过程中一样。这个ID标记用于设置晶片11的特定蚀刻时间以提供均一的最终形状。
以这种方式,包含涉及产品的数据的多个ID标记(14a到14d),以,例如,100μm的间隔连续形成在晶片11的倾斜轮廓12上,其中产品形成在多个过程中。从ID标记之中,读取器会从槽口13读取最右侧的ID标记以访问最新的数据。
生产过程在晶片11上直接形成ID标记。然后,下一个生产过程读取ID标记,并且对晶片11设置最佳生产条件,而不访问主计算机,从而使一批晶片中的生产偏差最小。ID标记(14a到14d),可以在45、90或180度位置上相对于各自的槽口13形成。在任何位置,ID标记必须保持规律的间隔。
根据相关技术,单一标记用于管理大量数据。这一单一标记需要长时间来读取。另一方面,第一实施例形成ID标记以表示单一生产过程,这样缩短ID标记的读取时间。
下面将参考图4A到4C,解释根据第一实施例在半导体晶片上形成ID标记的方法。
(1)该方法执行在一系列半导体生产过程的开始。在图4A中,倾斜轮廓具有不规则物,它们大于晶片16的产品形成区域上的那些。倾斜轮廓上的不规则物每个大约为0.2μm的大小以及0.2μm的高度。
(2)在图4B中,He-Ne激光束18发射到晶片16的倾斜轮廓上。He-Ne激光束18具有高斯能量分布,并且聚焦在倾斜轮廓的表面之上。激光束18熔化不规则物17。熔化的不规则物再次结晶,使倾斜轮廓表面平整。
(3)在图4C中,He-Ne激光束19发射向倾斜轮廓表面。He-Ne激光束19具有高斯能量分布,并且聚焦在倾斜轮廓表面上,而将其融化。融化的倾斜轮廓表面再次结晶,而形成具有例如5μm的大小和0.5μm的高度的点20。形成这样点20的给定的数目以构成二维ID标记。ID标记可以由8×32点或16×16点组成。
为了读取ID标记,光向晶片16的倾斜轮廓发射。使用CCD照相机57监测倾斜轮廓的反射光,并且观察到最大反射光量的位置,被确定为ID标记位置。在这个位置,读取ID标记中的点20。
如果ID标记将要关于晶片上的参考槽口形成,那么槽口必须首先使用,例如,激光束,和读取ID标记时的CCD照相机57定位。在将槽口定位后,CCD照相机57必须从槽口移动到ID标记上以读取ID标记。在这种情况下,槽口在形成并读取ID标记是必需的。
为了避免这项烦琐的工作,根据第一实施例形成ID标记的方法,使晶片倾斜轮廓上的ID标记形成区域平整,并且形成作为平整区域的ID标记的点。平整的区域使得ID标记能被快速发现。在一给定的生产过程中,形成ID标记的方法能够在形成不规则物的晶片表面上或者在没有参考槽口的晶片上形成容易识别的ID标记。在半导体器件的生产过程中,形成ID的这种方法有效地缩短ID标记读取时间。
根据第一实施例,每件生产设备读取ID标记,并且过程数据被快速地反馈到下一个过程的柔性设置处理条件。这导致了从每个晶片生产的半导体器件的特性等效性。对于开发阶段的实验过程,根据第一实施制的ID标记对设置适当的条件是有用的,这样过程可以被快速地应用于实际生产线。
(第一实施例的改进了的型式1)
第一实施例在每个晶片上连续形成ID标记,并且选择地读取ID标记。第一实施例的改进了的型式1将第一ID标记14a中包含的数据加入此后要形成的另一个ID标记(14b到14d等)中。即,在第一生产过程中,改进了的型式1在晶片上形成第一ID标记,并且在第二生产过程中,在晶片上形成第二ID标记,该第一ID标记包含数据,该数据涉及第一生产过程中形成的产品,第二ID标记形成在第一ID标记附近,并包含第一ID标记中包含的数据和其它数据,这些数据涉及第一生产过程后形成的产品。
下面将参考图1解释改进了的型式1。ID标记14a做在槽口13的右侧。在晶片11上执行生产过程,并且测量膜厚度。ID标记14b指示膜厚度和ID标记14a中包含的数据,制做在ID标记14a的右侧。任何一件生产设备可以访问倾斜轮廓12上最右侧的ID标记,它作为包含最新的数据的ID标记。
根据第一实施例,ID标记14a到14d包含独立的数据,由此,每个ID标记可以是小的点矩阵。根据改进了的型式1,每个ID标记由大的点矩阵组成,因为每个ID标记必须包含所有的数据。在从单一ID标记检索所有数据方面,改进了的型式1是有利的。
(第一实施例的改进了的型式2)
第一实施例的改进了的型式2采用半导体晶片上形成的ID标记以在生产线上管理晶片的存储和提供。LSI生产线包括:形成浅沟绝缘(STI)结构的元件隔离过程,栅形成过程,触点形成过程,电容器形成过程和接线形成过程。
下面将参考图1解释LSI生产线中管理晶片。具有晶片识别号的ID标记14a形成在晶片11上。晶片11受到氧化过程,CVD过程和STI掩模形成过程。STI掩模形成过程形成ID标记14b,指示例如掩模的膜厚度。ID标记14b由反应离子蚀刻设备(RIE)读取,对晶片11设置最佳蚀刻条件。
晶片11连续经受硅(Si)蚀刻过程,氧化过程和埋藏过程,以形成STI凹陷且使用绝缘膜填充凹陷。在化学机械抛光(CMP)过程之前,测量将要抛光的氧化膜的厚度,并且指示测量的厚度的ID标记14c形成在晶片11上。根据ID标记14c,确定执行CMP过程的最佳抛光时间。
此后,清洁晶片11以在晶片11上完成STI结构。这时,指示晶片11历史的ID标记14d做在倾斜轮廓12上,其中晶片11包括涉及到在晶片11上形成的掩膜及在其上执行的过程的数据。然后,存储晶片11。存储的晶片在任何需要的时候被提供给下一个过程。根据做在其上的ID标记14d,管理存储的晶片11。
在将栅形成在晶片11上后,另一个ID标记会形成在晶片11上。这个ID标记指示,例如,掩模、处理条件、和栅形成前关于晶片11的检测结果。根据ID标记管理晶片以灵活地应付用于半导体器件的需要。
(第一实施例的改进了的型式3)
第一实施例的改进了的型式3在从晶片上生产的半导体芯片上形成ID标记,并且根据该ID标记管理芯片。在一系列的晶片过程之后,执行芯片检测过程,以便从不合格的芯片中鉴别出合格的芯片。在将晶片切割成芯片之前,改进了的型式3在晶片上的每个芯片上形成ID标记。这个ID标记包含ID标记(14a到14d)中包括的信息,以及包含该晶片上芯片位置和芯片的检测结果的信息,其中ID标记(14a到14d)根据第一实施例和改进了的型式1和2形成。
一旦将晶片切割成芯片,则难于将晶片处理数据、该晶片上芯片的位置和芯片检测结果存储在独自芯片中。如果没有这些数据段,则难于分析芯片中可能出现的任何故障。
在将该晶片切割成芯片之前,改进了的型式3在晶片的每个芯片上形成包含所有这样的数据的ID标记。一旦芯片上市,则芯片上的ID标记用于管理芯片以及分析芯片中可能出现的任何故障。
(第一实施例的改进了的型式4)
在一系列半导体器件生产过程的开始,根据第一实施例形成ID标记的方法形成由点组成的ID标记。在半导体器件的生产过程中,形成ID标记的方法会在晶片上形成ID标记。
在图4A到4C中,在给出的半导体器件生产过程中蚀刻晶片61,以在晶片16的表面形成例如每个大小为0.2μm和高度为0.2μm的不规则物。将He-Ne激光束18发射到晶片16的表面上,He-Ne激光束18聚焦在晶片16的表面之上,使有限区域的不规则物平整。发射聚焦在晶片16的表面上的He-Ne激光束19以在平整区域形成由点组成的ID标记。
在给定的半导体器件生产过程中,以这种方式,形成ID标记的方法使晶片上的区域粗糙并平整且在平整区域形成由点组成的ID标记。
(第二实施例)
第一实施例及其改进了的型式例来特别指定晶片倾斜轮廓上ID标记形成的位置。有时ID标记必须做在晶片倾斜轮廓的最外侧部分。如果ID标记靠近晶片上形成的产品,那么在半导体器件生产中频繁执行的CMP过程期间,该ID标记会被擦除。为了避免CMP处理导致的擦除,ID标记必须形成在晶片倾斜轮廓的最外侧部分。本发明的第二实施例涉及晶片的倾斜轮廓上形成的ID标记的位置和号码。
在图5中,晶片21具有形成在倾斜轮廓22上的槽口21,倾斜轮廓22沿着晶片21的周边延伸。关于作为参考的槽口23,具有相同内容的三个ID标记24a到24c形成在倾斜轮廓22上。每个ID标记具有30μm×140μm的矩形。该ID标记24a到24c分别在垂直和水平方向上彼此移开30μm。即使最靠近形成在晶片21上的产品25的ID标记24c被擦除,最靠近晶片21边缘的ID标记24a将保留以被读取。
当形成ID标记时,第二实施例采用,例如,激光位移量具或光反射,来大致检测倾斜轮廓22上的ID标记形成区域。即,第二实施例首先在倾斜轮廓22上找到槽口23,并且不精确地测量倾斜轮廓22的形状。结果,第二实施例能够只在两秒内检测倾斜轮廓22上的ID形成区域。在这个ID标记形成区域中,通过水平地或垂直地将它们彼此移开,第二实施例形成识别ID标记(24a到24c)。第二实施例需要20秒的ID标记形成时间,和36秒的总共标记时间。
在倾斜轮廓形成ID标记时,第二实施例不需要精确地测量晶片倾斜轮廓的形状,因而,需要缩短的标记时间。更精确地,第二实施例可以将下面提到的比较例的标记时间减半。
(第二实施例的比较例)
最好尽可能地靠近晶片的边缘形成ID标记,这样在CMP过程中ID标记不被擦除。为了做到这点,比较例子精确地测量晶片的倾斜轮廓,并且将ID标记形成激光束尽可能地导向靠近晶片的边缘。
下面将参考图7详细解释比较例子。将晶片26设置在晶片工作台上,并且在晶片上检测槽口。通过将光发射到倾斜轮廓27上,来发现晶片26的倾斜轮廓27的形状。在倾斜轮廓27上,发现几乎平整的区域28。为了发现区域28,必须长时间精确测量倾斜轮廓27。如图6所示,比较例需要60秒的时间来测量倾斜轮廓27的形状(包括搜索几乎平整的区域28的时间),和6秒的时间在晶片26上形成ID标记。此外,比较例子需要2秒的时间来检测晶片,和4秒的时间来传输晶片。总体上,比较例子需要80秒的时间在一个晶片上形成ID标记。多数时间花费在测量倾斜轮廓27的形状上。
另一个方面,第二实施例不需要高技术或改进的设备,来测量晶片倾斜轮廓的形状,由此缩短ID标记形成时间。
(第二实施例的改进了的型式1)
第二实施例的改进了的型式1形成两个ID标记,而不是第二实施例的三个标记。形成两个ID标记将每个晶片的ID标记形成时间从36秒(对于三个ID标记)减少到30秒。改进了的型式1的问题是两个ID标记是否足以确保至少一个正确ID标记的读取。为了对此进行测验,准备了24个晶片,其中12个具有三个ID标记,剩余12个具有两个ID标记。
每个三ID标记晶片上的三个ID标记在水平和垂直方向上彼此移开30μm。每个两ID标记晶片上的两个ID标记在水平和垂直方向上彼此移开50μm。
用这些晶片生产沟槽DRAM。在位线形成过程后,晶片受到ID标记读取检测。图8显示了一检测结果。
在图8中,“读取结果”栏具有连续读取的ID标记的圆圈,和非连续读取的ID标记的叉号。“读取位置”栏显示了相应于连续地读取ID标记的位置的号码。号码“1”代表最靠近晶片边缘的ID标记。随着号码的增加,相应的ID标记从晶片的边缘分离开。将检测的晶片从1到24编码,使晶片1到12具有三个ID标记,而晶片13到24具有两个ID标记。
如图8中的检测结果所示。在多数晶片上,最外侧晶片上的ID标记是可读取的。这表示即使不精确地测量晶片的倾斜轮廓而形成ID标记,它们也是充分可读取的。粗地检测晶片倾斜轮廓的形状,并且在倾斜轮廓上形成多个ID标记,这允许至少ID标记之一在任何生产过程中是可读取的。
(第二实施例的改进了的型式2)
在图9中,晶片31具有倾斜轮廓32,它由第一倾斜轮廓32a和第二倾斜轮廓32b组成,其中第一倾斜轮廓32a靠近晶片31的第一主平面29,而第二倾斜轮廓32b靠近晶片31与第一主平面29相对的第二主平面30。具有相同数据的ID标记33a和33b,分别形成在第一和第二倾斜轮廓32a和32b上。即,在晶片31的表面和背面的周边部分,改进了的型式2分别形成相同的ID标记33a和33b。第一主平面29是形成半导体器件的晶片31的表面,而第二主平面31是晶片31的背面。
改进了的型式2将晶片的倾斜轮廓分割成多个区域。并且在分割的倾斜轮廓上分别形成相同的ID标记。即使在CMP过程中,晶片31的表面29上的ID标记33a被擦除,晶片31的背面30上的ID标记33b也保留用于读取。结果,改进了的型式2缩短了ID标记形成和读取时间,而提高生产率。
(第三实施例)
在图10中,晶片34具有参考位置36和形成在参考位置36的每侧的ID标记37及38。参考位置36是指示晶片34的晶向的目标或标记。参考位置36是,例如,方向平面、槽口或标记。在图10中,ID标记37是由晶片制造者形成的生产号码,而ID标记38是由器件制造者形成的标记。ID标记37和38分别形成在参考位置(槽口)36的左侧和右侧。
在图11中,根据比较例子的晶片34具有:作为参考位置的槽口36;形成在槽口36的相同侧的ID标记39和40。ID标记39和40分别由晶片制造者和器件制造者形成。
与图11的比较例子相比,图10的第三实施例可以缩短ID标记读取时间。下面将解释其原因。
在图11中,形成在槽口36相同侧的ID标记(二维码)39和40,每个具有大约50μm的垂直长度和大约150μm的水平长度。ID标记39和40彼此分离,因为他们由不同的标记单元在不同的情况下形成。读取ID标记的读取器具有大约300μm的视场。当该读取器相对于作为参考位置的槽口36设置时,第二ID标记40移到读取器的视场外侧。为了读取第二ID标记40,读取器必须从初始设置位置移开。
在图12中,第一ID标记39的总读取时间包括参考位置检测时间和读取时间。除了参考位置检测时间和读取时间外,第二ID标记40的总读取时间包括100msec的照相机移动时间,大大地延长了总读取时间。
如果由于第一和第二标记的擦除而形成第三ID标记,那么照相机必需进一步移动以读取第三ID标记。这进一步延长了总读取时间。
如图10所示将晶片制造者ID标记37和器件制造者ID标记38形成在参考槽口36的每一侧,至少减少了照相机的一个移动以读取ID标记,减少了总读取时间。
在生产过程中,第三实施例减少了ID标记读取时间以提高生产率。即,第三实施例使ID标记读取器的视场调整时间最小化,以提高工作能力。在发现参考位之后,可以命令读取器来读取第二ID标记而不是第一ID标记.在这种情况下,第三实施例还有效地减少了视场调整时间并且提高了生产率。
根据第三实施例,形成在晶片参考位置的每一侧的ID标记,是晶片和器件制造者ID标记。这不限制本发明。例如,指示晶片生产历史的ID标记可以形成在晶片参考位置的一侧,并且指示产品生产历史的另一个ID标记,可以形成在参考位置的另一侧。
(第三实施例的改进了的型式)
第三实施例的改进了的型式在晶片的表面和背面分别形成晶片制造者ID标记(图10中的37)和器件制造者ID标记(图10中的38),以提供与第三实施例相同的效果。特别是,改进了的型式在晶片的倾斜轮廓背面形成晶片制造者ID标记,在晶片倾斜轮廓的表面形成器件制造者ID标记,以提供新的效果。
最近的半导体器件生产线包括了许多CMP过程.CMP过程容易地擦除制造在晶片倾斜轮廓的表面上的ID标记。一旦擦除ID标记,则难于再次作出相同的标记,因为擦除的ID标记中包含的数据是不可读的。
为了应对这个问题,改进了的型式在晶片的倾斜轮廓背面形成晶片制造者ID标记,这样该ID标记难于擦除,并且在倾斜轮廓的表面形成器件制造者标记。同时,包含在两个ID标记中的数据存储在主计算机中。如果在生产过程中擦除器件制造者ID标记,那么从主计算机读取晶片制造者ID标记以检索器件制造者ID标记,并且在晶片上再次形成器件制造者ID标记。
为了应对ID标记的擦除问题,器件制造者ID标记可以形成在晶片倾斜轮廓的表面和背面。然而,这加倍了标记时间,降低生产率。由此,如果器件制造者ID标记被擦除,那么最好使用晶片制造者ID标记以检索器件制造者ID标记。
(第四实施例)
在图13和14中,晶片是绝缘体晶片上的硅(SOI),并且具有:单晶硅基晶片42;形成在基础晶片42的主平面上的绝缘层45;形成在绝缘层45上的单晶硅层41;形成在单晶硅层41上的产品46;形成在基础晶片42上的ID标记44;形成在基础晶片42的倾斜轮廓上的槽口43。ID标记44至少指示产品46的性质、生产条件和检测结果。绝缘层45是埋藏的氧化膜。单晶硅层41被称为SOI层。埋藏的氧化膜45和SOI层41形成在基础晶片42的内部区域中,由此,基础晶片的主平面的周边暴露。围绕槽口43,相对宽的区域暴露在基础晶片42上。ID标记44形成在槽口43附近的基础晶片42的主平面上。通过一系列的半导体器件生产过程,各种产品46形成在SOI层41上,以在SOI晶片上形成半导体集成电路。
下面将解释根据第四实施例在SOI晶片上形成ID标记的方法。制做了一200mm直径的SOI晶片。该SOI晶片具有基础晶片42、埋藏的氧化膜45和SOI层41,每个具有相同的平面形状。在SOI层41上执行光刻而形成抗蚀剂图样。抗蚀剂图样具有图13中SOI层41的形状。抗蚀剂图样用作掩模,以便使用KOH溶液蚀刻SOI层41的周边。这选择地暴露了基础晶片42周边的埋藏氧化膜45。
用HF溶液蚀刻埋藏的氧化膜45,以选择地暴露,包括ID标记44形成区域的基础晶片42的周边。去掉抗蚀剂图样,并且在靠近槽口43的基础晶片42上,形成ID标记44。ID标记44由每个深为5μm和直径为30μm的点做出,这些点使用YAG激光束做出。
ID标记44像形成在批量晶片上的ID标记一样是可读取的。由于ID标记44形成在基础晶片42上,所以在构成ID标记44的点上没有异常发生。
根据第四实施例,通过在基础晶片42上蚀刻,SOI层41和埋藏氧化膜45被部分地去掉。此外,具有不同尺寸的晶片可以粘合在一起,以形成图13的SOI晶片。粘合晶片之间的尺寸差异暴露了部分基础晶片42,并且ID标记44形成在差分区域上。例如,作为基础晶片42的开槽口晶片,可以粘合到具有方向平面的晶片和SOI层41上。图13的SOI晶片可以通过SIMOX方法形成。当将氧离子注入到基础晶片42中时,这一方法将掩模板放置在基础晶片42上,以固定基础晶片42上ID标记44形成的标记区域。
第四实施例将激光束发射到SOI层41或氧化膜45不存在的基础晶片42的部分上,以做出形成ID标记44的点。第四实施例能够像标准的批量晶片一样在SOI晶片上形成ID标记。
(第四实施例的比较例子)
在图15中,SOI层49在埋藏的氧化膜48上以组成SOI晶片,其中埋藏的氧化膜48在基础晶片47上。当在其上形成高速MOS晶体管时,SOI层49形成为1μm或更薄的厚度。发射到SOI层49上的激光束,被埋藏的氧化膜48散射,在膜48下做出相对大的点50。大的点50会剥离埋藏的氧化膜48,并且产生灰尘51,影响后面的器件形成过程。
根据图13和14的第四实施例,激光束发射到基础晶片42上,而不是SOI层41上,不导致比较例子的问题。不需要额外的过程,第四实施例也以低成本在SOI晶片上形成ID标记。
第四实施例能够在SOI晶片上作出ID标记,如在标准晶片上一样,而不导致埋藏的氧化膜剥离,或产生影响器件过程的尘土。
(第四实施例的改进了的型式)
在图16中,SOI晶片52具有,例如,200mm的直径。晶片52包括一具有倾斜轮廓53a的基础晶片。在倾斜轮廓53a上,发射YAG激光束以形成每个深度为0.5μm和直径为5μm的直径的点,从而形成ID标记54。根据检测,标记54不包含异常性,并且与形成在批量晶片上的ID标记一样可读取并可识别。通过SIMOX方法和粘合方法的任何之一生产SOI晶片52。
(无槽口的晶片)
根据晶片上形成的参考槽口或方向平面,第一到第四实施例在半导体晶片上形成并读取ID标记。
晶片上的槽口或方向平面包含,使晶片的可处理性和该晶片上形成的半导体器件的性能恶化的风险。例如,在光刻过程中,槽口或方向平面可以改变晶片上形成的抗蚀剂膜的厚度和图样尺寸。在离心蚀刻过程中,槽口或方向平面也会改变晶片上绝缘膜的蚀刻量。此外,当将该晶片传送到在氧化/LPCVD设备的晶片出口上时,槽口或方向平面必须小心地避免钩住。这通过将晶片的参考位置与该晶片出口的参考位置对齐来实现。为此,氧化/LPCVD设备必须具有定位机构,这增加了氧化/LPCVD设备的成本。槽口或方向平面作为单一点,来打破热平衡并产生围绕槽口的缺陷芯片。
槽口容易将不需要的材料聚集在一起,如生产过程中的灰尘或抗蚀剂。难于从该槽口去掉这样的材料。这些材料会变为污染晶片的浮动颗粒。槽口或方向平面干扰将要形成在晶片上的产品,减少从晶片形成的合格芯片的数量。这样,槽口或方向平面导致产生各种问题。
然而,晶片上的槽口或方向平面,在识别晶片的晶向上起重要的作用,并且晶向是确定晶片的载流子的迁移率、蚀刻速度和外延生长速度的关键因素。如果省略了槽口或方向平面,那么难于识别并控制晶片的晶向。如果晶向变得不可控制,那么晶片在离子注入过程中会产生不均匀的杂质分布,以及形成在晶片上的晶体管的不稳定移动性,使晶片上形成的芯片不合格。
为了应对这些问题,本发明的第五到第九实施例提供了圆形半导体晶片,每个具有指示晶片晶向的ID标记,且不依赖于槽口或方向平面。
(第五实施例)
在图17中,晶片60是圆形的,并且在其周边没有槽口或方向平面。晶片60的周边具有倾斜轮廓。在倾斜轮廓内的晶片60的第一主平面上形成半导体器件。第一主平面也是圆形的,并且具有(100)晶面和[011]方向线。参考ID标记61沿着[011]方向线形成在倾斜轮廓上,并且指示晶片60的第一主平面的晶向。参考ID标记61可以由字母表字符、条形码或二维码做成。如果参考ID标记61是二维矩阵码,那么将由8×32点或由16×16点做成。在下面的解释中,参考ID标记61是二维码。
在图18中,参考ID标记61是二维矩阵码,该码包括L型导向单元62。导向单元62用于识别(100)晶面的方向线[011]。导向单元62安排在[011]方向线周围±1.0度的范围内。即,导向单元62实际上与[011]方向线一致。
图19是放大的平面图,显示了包括L型导向单元的二维矩阵码61。码61由一16×16点的矩阵组成。码61的一侧长度为例如100μm。导向单元62由沿着码61的两个垂直侧面排列的31个点组成。导向单元62在该[011]方向线上,并且用于识别它。
生产图17中的晶片60的设备具有:方向测量单元,测量晶片60的晶向;标记单元,根据测量的晶向在晶片60的所需位置形成参考ID标记。
在图20中,生产晶片71的设备具有:X射线管80,向与晶片71的第一主平面相对的晶片71的第二主平面发射X射线72;二维X射线检测器75,检测来自晶片71的散射X射线74;显示器76,显示由散射的X射线74形成二维Laue图像;激光源77和反射镜79,向晶片71的周边发射激光束78,并且在那里形成参考ID标记;测量设备,测量晶片71上激光束78的照射光斑与晶向线之间的偏移角度;旋转设备,旋转晶片71或激光标记器,其中激光标记器由激光源和反射镜79组成。X射线管80、X射线检测器75和显示器76形成方向测量单元。激光标记器、测量设备和旋转设备形成标记单元。X射线检测器75安排在晶片71的第一主平面之上,来检测X射线74,其中X射线74已经穿过晶片,并且被晶片71散射。
X射线检测器75包括:X射线停止器73,将阻止未散射的X射线直接进入X射线检测器75的荧光屏和CCD照相机。晶片71是圆形半导体晶片,不具有槽口和方向平面。X射线检测器75由荧光屏和CCD照相机组成,它们与晶片71平行安置。当使用X射线照射时,荧光屏产生荧光。CCD照相机感应荧光,并将它转换成电信号。
在图20中生产晶片71的方法,测量垂直于晶片第一主平面上的晶向面的晶向线,并且在晶片上的任选位置形成参考ID标记。下面将参考图21到24解释生产晶片71的方法。
(1)在步骤S01,晶片71传送到生产设备中。晶片71具有第一主平面,(100)晶面暴露在那里,且具有300mm的直径。晶片71不具有槽口或方向平面,并且不需要通过槽口或方向平面,相对于生产设备的晶片工作台对晶片71定位。
(2)在步骤S02,晶片71的中心与具有旋转机构的晶片工作台的旋转中心对齐。在步骤S03,具有钼(Mo)靶的X射线管80以40kV的电压和30mA的电流,X射线72被晶片71散射向荧光屏。
(3)在步骤S04,CCD照相机捕捉荧光屏产生的荧光,并且在显示器76上提供Laue图像。根据Laue图像,检测晶片71的晶向线。这时,晶片71的旋转角度和Laue图像,例如,显示在图22A和22B中。
(4)在步骤S05,Laue图像用于计算激光标记器(77,79)做出的激光斑与晶片71的[011]方向线之间的偏移角度(θ)。在步骤S06,晶片71旋转,使晶片71的[011]方向线与激光标记器做出的激光斑重叠。
(5)在步骤S07,向晶片71发射X射线,并且在步骤S08得到Laue图像。在步骤S09,计算激光标记器(77,79)做出的激光斑与方向线[011]之间的距离。旋转后的晶片71和Laue图像,例如,显示在图23A和23B中。代之晶片71旋转,也可以将激光标记器旋转。在步骤S10,检查偏移角度是否大于1°。如果大于1°,那么流程返回步骤S06,而如果小于1°,那么流程前进到步骤S11。
(6)在步骤S11,确定在晶片71上形成参考ID标记的位置。在步骤S12,参考ID标记81形成在[011]方向线上,离开晶片71的边缘2mm的位置。参考ID标记81由点组成,每个是由激光标记器(77,79)融化的凹坑。参考ID标记81的点可以代表数字表示。
下面将解释形成点的技术,这些点形成参考ID标记81。例如具有高斯能量分布的He-Ne激光束聚焦在晶片71的表面上。由激光束照射的晶片71的部分融化并且再次结晶,而形成,例如,大小为5μm和高度为0.5μm的点。这个过程做出多个这样的点,以形成参考ID标记81。参考ID标记由读取器读取,例如,该读取器为暴露设备或离子注入设备提供。
(7)晶片71移动到生产设备之外。在第五实施例中,从步骤S01将晶片71输送到设备中,到步骤S13将晶片71移动到设备外的时间,是每个晶片9秒。
第五实施例使用X射线照射晶片,以得到晶片的Laue图像,根据Laue图像测量该晶片的晶向线,并且根据测量的方向线,在晶片的边缘形成参考ID标记。通过一系列的半导体生产过程,第五实施例能够处理不具有槽口或方向平面的圆形晶片。与具有槽口或方向平面的晶片相比,不具有根据第五实施例的那些特点的晶片,在蚀刻速度、膜生长速度、CMP速度和晶片表面的均匀性方面具有优越性。根据第五实施例,如光刻过程那样的任何过程,可以根据做在晶片上的参考ID标记来控制晶片的晶向。
在晶片60,71上形成的参考ID标记61,81,消除了对晶片上的槽口或方向平面的需要。这样的圆形晶片使晶片与晶片的差别最小化,并且能够以高产量产生一致的半导体器件。
参考ID标记61,81能使,例如,氧化/LPCVD设备不具有晶片定位装置,由此减少设备的成本。
(第五实施例的改进了的型式1)
在图25中,晶片60是圆形的,并且不具有槽口或方向平面。晶片60的表面暴露(100)晶面。晶片60具有倾斜轮廓,在其上形成参考ID标记63a到63d,来识别晶片60的晶向。更精确地,两个参考ID标记63b和63d形成在[011]方向线上,而两个参考ID标记63a和63c形成在方向线[011]上。
即使在CMP过程中一些参考ID标记被擦除,剩余的参考ID标记也将用于识别晶片60的晶向。通过增加参考ID标记的数量,晶片60的晶向会被更精确地检测到。
在图25中,所有的参考ID标记形成在晶向线上。这不限制本发明。例如,如图26所示,参考ID标记64a和64c会形成在垂直方向线之间。在这种情况下,参考ID标记64a和64c包含数据,指示方向线与L型导向单元之间的位置关系,其中L型导向单元包含在参考ID标记64a与64c中。
(第五实施例的改进了的型式2)
在图27中,晶片60具有从[011]方向线移开的参考ID标记65。参考ID标记65包含指示与[011]方向线相关的坐标的数据。在这个例子中,参考ID标记65在逆时针方向上从[011]方向线上移开5°。
在图28中,参考ID标记65由“011+5829TAC3”混合编码符组成,其中“011”表示[011]方向线,“+5”表示标记“+”在以逆时针方向上从[011]方向线移开5°的位置。
(第五实施例的改进了的型式3)
如示于图9的第二实施例的改进了的型式2中那样,第五实施例的改进了的型式3在晶片厚度方向上将晶片的倾斜轮廓分割成多个区域,并且在各个已分割区域形成相同的参考ID标记。
在图9中,将晶片31的倾斜轮廓32分成晶片31上的第一主平面29上的第一倾斜轮廓32a,和与第一主平面29相对的晶片的第二主平面30上的第二倾斜轮廓32b。相同的参考ID标记33a和33b分别形成在第一和第二倾斜轮廓32a和32b上。即,具有相同数据的参考ID标记33a和33b,分别形成在晶片31的表面和背面。
即使在CMP过程中,晶片31的表面29上的参考ID标记33a被擦除,晶片31背面30上的参考ID标记33b也将保留用于读取。这导致了缩短参考ID标记形成时间和标记读取时间,提高了生产率。
(第五实施例的改进了的型式4)
第五实施例的改进了的型式4检测晶片反射的X射线,从检测的X射线形成Laue图像,并且根据Laue图像测量晶片的晶向线。
在图29所示的设备中,X射线检测器82在晶片71的X射线入射侧(第二主平面侧),并且与晶片71平行,以检测晶片71反射的X射线。X射线管80具有钨(W)靶。X射线检测器82具有X射线成像管,而没有直接光束停止器。设备的其它部分及其效果,基本上与图20设备的那些相同。
(第五实施例的改进了的型式5)
第五实施例的改进了的型式5使半导体晶片生产设备的反射镜倾斜,而在两个轴向上控制反射激光束,并且精细地调整晶片上的激光束斑。
在图30A和30B中,设备的反射镜79平行于[011]方向线而可倾斜,将激光束78导向离开晶片71边缘的所需位置。改进了的型式5能够在[011]方向线的所需位置形成参考ID标记。在图30B中,反射镜79将激光束78垂直地导向晶片71。
图31A和31B显示了从激光源77看到的反射镜79和晶片71。反射镜79可倾斜地垂直于[011]方向线,将激光束78导向离开方向线[011]的所需位置。改进了的型式5能够在晶片71周边上的所需位置形成参考ID标记。在图31B中,反射镜79将激光束78垂直地导向晶片71。
在图21的流程图中,步骤S05计算偏移角度,步骤S06旋转晶片71。此后,改进了的型式5在两个轴的方向上倾斜反射镜79,来精细地调整激光束斑在晶片71上的位置。改进了的型式5不必重复从晶片旋转的步骤S06到图21的偏移检测的步骤S10的步骤。一旦步骤S08得到Laue图像,并且步骤S09计算偏移角度,改进了的型式5就通过精细地控制反射镜79,来纠正偏移角度。
(第五实施例的改进了的型式6)
第五实施例的改进了的型式6将激光束发射到晶片的侧面。
在图32中,激光源77将激光束78垂直地发射到晶片71的主平面上。激光束78被反射镜79垂直地反射,并且照射晶片71的侧面。
图33和34显示了参考ID标记的例子,这些参考ID标记通过标记单元32形成在晶片71上。在图33中,参考ID标记是二维点矩阵。在图34中,参考ID标记是简单凹坑。
第五实施例和它的改进了的型式采用Mo或W作为X射线管的靶。这不限制本发明。靶可以是铜(Cu)。第五实施例的X射线检测器由荧光屏和X射线成像管组成。这不限制本发明。X射线检测器可以由X射线CCD照相机、位置传感比例计数器(PSPC)和通道板制成。第五实施例使用激光标记器,以在晶片上形成参考ID标记。这不限制本发明。可以采用任何其它设备,在晶片上形成参考ID标记。参考ID标记可以是点的二维矩阵、简单凹坑、字母数字字符、条形码,用于确定晶片的晶向线。
(第六实施例)
在图38中,根据第六实施例的半导体晶片91具有:圆形的第一主平面95,其上形成半导体器件;倾斜轮廓92,形成在晶片91的周边;凹坑94,形成在倾斜轮廓92上,并且具有相对于第一主平面95倾斜的底部;蚀刻凹坑,形成在凹陷94的底部,并且在晶片91上完成抛光过程之后也保留;参考ID标记,形成在倾斜轮廓92上,指示晶片91的晶向线。蚀刻凹坑被第二方向晶面围绕,这些第二方向晶面与晶片91的第一主平面95上暴露的第一方向晶面不同。这里,第一方向晶面每个是(100)晶面,第二方向晶面包括(111)晶面和与晶片(111)等效的其它晶面。第一和第二方向晶面不限于这些,并且可以是其它晶面。
在图35中,根据第六实施例生产晶片91的设备具有:晶片工作台,支持晶片91;第一旋转单元103,围绕晶片91的中心旋转晶片工作台;光源98,将向凹陷94发射光99;检测器101,检测凹坑97的散射(反射)光100;第二旋转单元104,围绕凹陷94旋转晶片工作台;计算机(PC)102,计算散射光100的旋转角度依赖性,散射光100由检测器101检测;数据库106,存储晶片91整个圆周区域上的蚀刻凹坑的散射光强度的旋转角度依赖性;和激光标记器105,在晶片91背面的周边形成参考ID标记。
光源98,检测器101,第二旋转单元104,PC102,和数据库106形成方向测量单元。激光标记器105形成标记单元。在这个例子中,向凹陷94发射的光99是白光,它的范围限窄为1mm2之内或更小。
下面将参考图36解释根据本发明的第六实施例生产半导体晶片的方法。第六实施例各向异性地蚀刻半导体晶片,在晶片上形成蚀刻凹坑,检测蚀刻凹坑的散射光,并且根据检测的光确定晶片的晶向。
(1)在步骤S21,提拉单晶锭(具有5到10Ωcm的比电阻的硼掺杂的,P型的单晶锭)。步骤S23在锭上执行块处理,步骤S24将锭切割成晶片。在该锭上不进行晶向测量,并且不在该晶片上形成方向平面或槽口。每个晶片的主平面暴露(100)晶面。
(2)步骤S25斜切每个晶片的边缘,以形成倾斜轮廓。如图38所示,步骤S26形成凹陷94,作为在倾斜轮廓92上的方向确定区域。
下面参考图37将解释形成凹陷94。夹具杆93旋转,并且紧压倾斜轮廓92的一部分,以切割倾斜轮廓92的一部分。倾斜轮廓92上的切割部分是图38所示的凹陷。在图39A中,凹陷94的底部相对晶片91的第一主平面95倾斜,在该主平面上形成半导体器件。凹陷94底部的倾斜角度α在20°到60°的范围内。在图39B中,凹陷94的尺寸A×B是,例如,0.3mm×0.2mm。凹陷94可以形成在晶片91的背面或侧面。
(3)步骤S27重叠晶片91。步骤S28去掉晶片91的第一主平面95上的波动,使第一主平面95高度平整。为了实现它,步骤S28使用碱溶液在晶片91上执行各向异性的蚀刻。根据晶片91的晶向,各向异性的蚀刻包括不同的蚀刻速度。碱溶液可以是KOH溶液或NaOH溶液。例如,在85到95℃采用20%的NaOH溶液,将第一主平面95蚀刻8分钟。
在图40A中,各向异性的蚀刻在第一主平面95上形成蚀刻凹坑,在该主平面上暴露(100)晶面。每个蚀刻凹坑由包括(111)晶面第二方向晶面确定通过交叉的第二方向晶面确定的每条线。相对(100)晶面形成125.56°的角度。在图40B中,(100)晶面中的每个蚀刻凹坑具有点对称形状,并且第二方向平面96a到96d具有基本上相同的形状。
在图41中,蚀刻凹坑97不仅形成在第一主平面95上,而且形成在倾斜轮廓92和凹陷94的底部。凹陷94的底部相对于晶面(100)倾斜,由此,凹陷94底部的蚀刻凹坑不是点对称形状的。
(4)步骤S30将晶片91的倾斜轮廓92抛光。步骤S31采用双面抛光机,以抛光晶片91的第一和第二主平面。在抛光倾斜轮廓92后,凹陷94底部上的蚀刻凹坑保留。步骤S30的倾斜轮廓抛光和步骤S31晶片抛光,擦除了第一和第二主平面和倾斜轮廓92上的刻蚀凹坑。然而,凹陷94的底部不被抛光,由此,凹陷94底部的蚀刻凹坑97保留。
(5)步骤S32采用图35的设备,以提供给晶片91方向数据。
晶片91固定在晶片工作台上。第一旋转单元103旋转。当使用光源98发出的白光照射晶片91的倾斜轮廓上的凹陷94时,第一旋转单元103停止旋转。白光99照射凹陷94中的蚀刻凹坑97。第二旋转单元104被旋转,并且检测器101检测蚀刻凹坑97的散射光强度。第二旋转单元104使第一旋转单元103、晶片工作台和晶片91围绕凹陷94旋转,以计算蚀刻凹坑97的第二方向晶面的散射光强度的旋转角度依赖性。即,相对于第二旋转单元104的旋转角度,采集涉及散射光强度的旋转角度依赖性的数据。
凹陷94的底部相对于晶面(100)倾斜,由此,晶片91的倾斜轮廓92上的凹陷94的位置确定了凹陷94底部上的蚀刻凹坑97的形状。在图42中,凹陷94a到94c分别形成在晶片91倾斜轮廓上的不同位置,并且蚀刻凹坑97a到97c分别形成在凹陷94a到94c的底部。蚀刻凹坑97a到97c的形状由凹陷94a到94c的位置确定。即,蚀刻凹坑的散射光强度的旋转角度依赖性,提供符合蚀刻凹坑形状的特定分布。
(6)代表旋转角度依赖性的数据,与存储在数据库106中的数据相比较,以确定凹陷94的晶向。数据库106存储每个蚀刻凹坑的旋转角度依赖性,这些蚀刻凹坑形成在晶片91的整个圆周区域。通过检测或模拟,预先准备数据库106中的数据。
将检测的旋转角度依赖性的分布与数据库106中存储的数据相比较,并且从数据库106中检索与检测的分布接近的分布。与检索的分布相关的晶向,被确定为凹陷94的晶向。根据第六实施例,在检测或模拟中形成的每个凹陷底部的倾斜角度,等于在步骤S26中形成的凹陷94底部的倾斜角度。
(7)根据凹陷94的确定的晶向,指示晶片91晶向的参考ID标记,形成在晶片91的倾斜轮廓92的背面。即,在与做出凹陷94的表面相对的表面上,形成参考ID标记。参考ID标记由激光标记器105制成,该激光标记器105具有,例如,YAG高输出激光。参考ID标记可以形成在晶片91的表面上,或者在晶片91倾斜轮廓92的表面上。
(8)根据参考ID标记,步骤S34发现晶片91的晶向,并且完成,例如,包括暴露过程的第一光刻过程。
第六实施例采用不具有槽口或方向平面的圆形半导体晶片,并且形成凹陷,在完成步骤S28的各向异性的蚀刻过程和步骤S30和S31的抛光过程之前,作为方向确定区域。即使在抛光过程之后,蚀刻凹坑也保留在凹陷中而使光散射,散射光提供晶向数据。根据晶向数据,指示晶片的晶向的参考ID标记形成在晶片上。
发现晶片的晶向的X射线衍射技术,每个晶片需要几分钟到几十分钟,这样减小生产率。为了达到半导体器件当前的生产成本,有必要在大约1分钟内发现每个晶片的晶向。因为强X射线源对工人有害,并且消耗大量的电能,所以禁止采用会缩短处理时间的强X射线源的X射线衍射技术。另一方面,第六实施例使用可见光检测晶片的晶向,增加了检测速度。第六实施例能够在一分钟内处理一个晶片。与X射线相比,光不对工人产生危害,并且消耗很少的能量。第六实施例能够安全、精确、并且快速地确定晶片的晶向。
在图43中,与X射线散射技术比较,第六实施例把时间缩短到1/5到1/10。当应用于DRAM生产中时,第六实施例有效地提高了DRAM的产量。
图36的步骤S28中的碱性蚀刻过程在晶片的整个表面上形成蚀刻凹坑。第六实施例可以使用这些蚀刻凹坑来发现晶片上的晶向,并且在晶片上做出ID标记,以指示晶向。在这种情况下,ID标记必须具有10μm或更深的深度,从而标记不被步骤S30和S31中执行的抛光过程擦除。
根据第六实施例,10μm或更浅的软激光标记就足够了。当在半导体器件生产线的第一暴露过程中,调整晶片的晶向时,标记会形成在晶片上。
根据第六实施例,晶片倾斜轮廓上的ID标记形成位置可具有与倾斜轮廓的其它部分不同的形状,提高了ID标记形成精度,并且在这个位置上读取。
(第六实施例的改进了的型式1)
第六实施例的改进了的型式1集中测量晶片上蚀刻凹坑的反射光强度,而不旋转晶片。
在图44中,根据第六实施例的改进了的型式1的设备具有检测器108,以检测第二方向晶面反射的光100的强度,该第二方向晶面确定蚀刻凹坑。蚀刻凹坑可以是示于图40A的凹坑中的一个。检测器108具有检测表面,它围绕光源98发出的白光99,以集中地检测蚀刻凹坑的反射光100。
检测器108的检测面是球型的,并且具有允许白光99从光源98穿过的中心孔,以便有效地检测蚀刻凹坑反射的光100。不必围绕具有蚀刻凹坑的凹陷94旋转晶片。图44的设备装备有第一旋转单元103和XY工作台107,而不具有图35的第二旋转单元104。图44设备的其它部分与图35的那些相同,由此不进一步解释。
在图44中,晶片91设置在晶片工作台上,并且由第一旋转单元103旋转。晶片91的倾斜轮廓具有凹陷94,用作方向确定区域,白光99从光源98发射到该区域上。这时,第一旋转单元103停止。白光99照射凹陷94中的蚀刻凹坑。检测器108集中检测由蚀刻凹坑散射的光强度。这时,第一旋转单元103,晶片工作台,和晶片91停止。
第六实施例的改进了的型式1提供与第六实施例相同的效果。检测器108整体地覆盖凹陷94,以集中检测蚀刻凹坑在所有方向上散射的光100,而不旋转晶片91。这缩短了需要获得数据的时间,该数据与散射光的旋转角度依赖性相关。
(第六实旋例的改进了的型式2)
第六实施例及其改进了的型式1通过检测器(101,108),在晶片上的凹陷中检测蚀刻凹坑的散射光强度的旋转角度依赖性,比较旋转角度依赖性的分布与数据库(106)中存储的分布,并且确定凹陷的晶向。
凹陷的底部相对晶片的第一主平面倾斜,并且凹陷中蚀刻凹坑的形状由晶片周边上的凹陷位置确定。在图42中,在晶片91上的不同位置形成的凹陷94a到94c,分别具有独立成型的蚀刻凹坑97a到97c。
第六实施例的改进了的型式2检测凹陷(94a到94c)底部的蚀刻凹坑(97a到97c)的形状,凹陷(94a到94c)用作方向确定区域,参考数据库中存储的蚀刻凹坑的形状,比较检测的蚀刻凹坑形状,并且确定凹陷的晶向。
根据第六实施例的改进了的型式2的半导体晶片生产设备,具有形状测量单元而不是图35和44的设备中的检测器(101,108)。形状测量单元测量凹陷底部的蚀刻凹坑的形状,该凹陷用作方向确定区域。形状测量单元可以包括CCD照相机或光敏照相机。要测量的蚀刻凹坑是图42中显示的平面形状,并且蚀刻凹坑可以形成在晶片的第一主平面上或凹陷的底部。
改进了的型式2的半导体晶片生产设备与图44的相似,并且具有第一旋转单元103和XY工作台107。设备的其它部分与图44中的相同,由此不做进一步解释。
数据库106存储晶片91的整个圆周表面上的蚀刻凹坑的平面形状。通过检测或模拟,预先准备数据库106中存储的数据。
驱动第一旋转单元103,并且白光99发射到凹陷94上。使用,例如,CCD照相机,检测凹陷94底部的蚀刻凹坑97的平面形状。代表平面形状的二维图像数据被传送到计算机(PC)102中。PC102将图像数据与数据库106中存储的数据相比较,根据比较的结果确定凹陷94的晶向。
更精确地,PC102将检测的蚀刻凹坑97的平面形状,与数据库106中存储的参考蚀刻凹坑的平面形状相比较,在参考蚀刻凹坑的平面形状中检索相似的一个,并且发现与相似的平面形状相关的晶向。用于检测或模拟以在数据库106中采集数据的每个凹陷底部的倾斜角度,等于在靶晶片91上形成的凹陷94底部的倾斜角度。
第六实施例的改进了的型式2提供与第六实施例相同的效果。改进了的型式2将检测的蚀刻凹坑的平面形状与参考蚀刻凹坑的平面形状相比较,而不需要发现指示散射光强度的旋转角度依赖性的分布。即,改进了的型式2不需要旋转晶片91或检测蚀刻凹坑的散射光。
(第七实施例)
本发明的第七实施例提供了检测半导体晶片的晶向的设备和方法。为了检测晶向,第七实施例使用了晶片上或晶片中的晶体缺陷。
在图45中,设备具有:红外激光源127;晶片工作台125,具有旋转机构;散射光检测器124;激光标记器128,具有标记机构以执行计数操作;工作室130,覆盖设备;和计算机(PC)129,分析散射光强度的旋转角度依赖性。
激光源127发射红外激光束,它倾斜地照射晶片工作台125上的晶片121第一主平面的旋转中心。检测器124布置在晶片121的第一主平面之上,以检测晶片121中由晶体缺陷散射的激光束的强度。
工作室130覆盖晶片工作台125、激光源127、检测器124、激光标记器128和晶片121,并且阻挡外部红外光。PC129具有软件,以分析与散射光强度的旋转角度依赖性相关的数据。激光标记器128发射激光束,激光束聚焦在晶片121的周边,以熔化晶片121上的点。熔化的晶片再次结晶,以形成例如大小为5μm高为0.5μm的小点。激光标记器128可以采用具有高斯能量分布的He-Ne激光。
图46是剖视图,部分地显示了半导体晶片。在图46中,晶片121包含晶体缺陷122,如晶体起源粒子(COPs)或体微缺陷(BMDs)。使红外光束123倾斜地入射到晶片121的第一主平面上。红外光束123可以是红外光束。部分红外光束123穿过晶片121,并且被晶体缺陷122的特定晶向面散射。散射的红外光被检测器124检测,其中检测器124设置在晶片121的第一主平面之上。
晶片121设置在具有旋转机构的晶片工作台125上。将红外光射向晶片121的旋转中心。使晶片121连续旋转,并且在旋转中心连续检测晶体缺陷122的散射光126的强度。散射光的强度周期性改变。即,检测的散射光强度具有旋转角度依赖性。根据散射光强度的分布,能够确定晶片121的晶向。
红外光束123可以是1000nm波长的红外激光束。在这种情况下,红外激光束123可以到达的晶片121的深度,距离晶片121的第一主平面大约为50μm。由此,到第一主平面大约50μm深度的晶体缺陷是可以检测的。
图47A显示的晶体缺陷是COP,而图47B显示的晶体缺陷是BMD。
当检测通过Czochralski(CZ)方法或外延生长方法生产的晶片的晶向时,第七实施例依赖于COP。
当检测通过退火或IG热处理生产的晶片的晶向时,第七实施例依赖于BMD。BMD具有六到八个面的结构,而COP具有八面体结构。COP和BMD是晶体缺陷,其中暴露了包括(111)晶面的特定晶向面。如在第五实施例中那样,COP或BMD的晶向面的散射光强度具有旋转角度依赖性。
下面将参考图48解释根据本发明的第七实施例的检测半导体晶片晶向的方法。
(1)晶片121设置在晶片工作台125上。晶片121可以是没有槽口或方向平面的圆形CZ晶片。在晶片121的第一主平面上,暴露(100)晶面。晶片121具有,例如,10到20Ωcm的比电阻,和每立方厘米12~14×1017个原子(atoms/cm3)的氧浓度[Oi](旧的ASTM)。
(2)在图48中,步骤S40驱动晶片工作台125的旋转机构,以旋转晶片121。红外激光源127将红外激光束倾斜地发射到晶片121的第一主平面。步骤S41操作检测器124,以连续地测量由晶片121中晶体缺陷散射的激光束强度。最好并行执行步骤S40和S41,且它们中的任何一步可以首先开始。即,旋转机构和检测器124的任何一个可以首先开始。
(3)在步骤S42,PC129分析与散射激光束强度的旋转角度依赖性相关的数据。步骤S43确定晶片121的晶向。更精确地,图49中显示的分布代表散射激光束强度的改变,该散射激光束的强度与晶片121的不同旋转角度相关。PC129分析该分布。在图49中,具有菱形的曲线,是根据第七实施例的方法在CZ晶片上实际测量的COP分布。散射光强度的旋转角度依赖性是周期性的和正弦性的。在相应于分布的最大和最小值的晶片121的旋转角度处,COP的(111)晶面刚好面对激光束。
虽然没有显示,在外延晶片上测量实际的COP分布,且测量结果类似于CZ晶片的分布。外延晶片具有外延层,该外延层具有10到20Ωcm的比电阻ρVG,和3μm的厚度VG。外延晶片是没有槽口的p/p型的晶片。在外延晶片的第一主平面上暴露(100)晶面。
当旋转晶片121时,晶片工作台会振动,产生噪音。在这种情况下,晶片121的旋转会停止,这样减少测量点。减少测量点会降低测量精度。即使从很小量的测量点,PC129软件也可以拟合正弦曲线,并且分析正弦曲线,以正确地确定晶向。
(4)再次旋转晶片工作台125,并且晶片121的[011]线与激光标记器128的激光斑对齐。在步骤S44操作激光标记器128,以在晶片121的周边形成参考ID标记。参考ID标记指示晶片121的晶向。晶片121上参考ID标记形成的位置,可以离晶片121的边缘2mm。参考ID标记可以形成至3mm×8mm的尺寸。
(第七实施例的实验例子1)
在减压的气氛中制做退火的晶片。退火的晶片具有10到30Ωcm的比电阻ρ,和每立方厘米10~12×1017原子数(atoms/cm3)的氧浓度[Oi]。在退火晶片的第一主平面上,暴露(100)晶面。在图49中,具有正方形的曲线是在退火晶片上测量的BMD分布。分布的最大或最小值相应于退火晶片的旋转角度,一BMD的(111)晶面以这个角度直接聚焦激光束。
(第七实施例的实验例子2)
当通过在晶片上暴露而形成图样时,第七实施例的实验例子2测量晶片的晶向,而不是在晶片上形成参考ID标记。在确定晶向后,参考ID标记形成在晶片上,晶片根据参考ID标记定位,并且通过在晶片上暴露而形成图样。
(第七实施例的比较例子)
根据第七实施例制备CZ晶片,并且根据第五实施例的X射线衍射技术做出的Laue图像,确定CZ晶片的晶向。在CZ晶片的第一主平面上,暴露(100)晶面。该CZ晶片具有10到20Ωcm的比电阻,和每立方厘米12~14×1017原子数(atoms/cm3)的氧浓度[Oi](旧的ASTM)。
第七实施例,其实验例1和2,比较例的每个能够确定晶片的晶向。在确定晶向后,实验例2可以在图样暴露过程中调整晶片的晶向。
图50中“第七实施例”指示第七实施例及其实验例1和2的所需时间,并且“比较例子”指示第七实施例的比较例子所需的时间。“第七实施例”每个晶片需要一到两分钟来确定晶向,而“比较例子”每个晶片需要大约10到20分钟,即需要“第七实施例”的时间的大约10倍来确定晶向。这是因为比较例子采用的X射线散射技术通过窄X射线缝,即有限测量区域的方式,可以正确地确定晶片的晶向。即,X射线散射技术必须长时间地测量穿过窄缝的弱X射线。
如在第六实施例中一样,第七实施例,其实验例1和2能够安全、快速并且精确地确定圆形晶片的晶向,圆形晶片不具有槽口和方向平面。
第七实施例,其实验例子1和2,和比较例子在半导体器件生产过程中测量晶片的晶向。它们还能够在晶片生产过程中测量晶片的晶向。
照射晶片的光不限于红外光。它可以是可见光。除了图45的红外激光源127,可以采用可见激光束源,将可见激光束发射到晶片的第一主平面。在这种情况下,散射光检测器124检测可见光波长的光。
在上面的解释(图45和46)中,激光束123倾斜地照射晶片的第一主平面,并且检测器124布置在第一主平面之上。这些激光束的入射角和散射光检测方向不限制本发明。例如,激光束可以发射自晶片的第一主平面正上,并且可以倾斜地布置检测器124从检测散射光。可选地,可倾斜地发射激光束,并可以布置检测器124以检测倾斜散射的光。
(第八实施例)
下面将解释根据第八实施例的半导体晶片生产设备。这个设备基于第八实施例的实验例子。设备向碱蚀刻晶片的表面发射白光,检测晶片表面的反射光,确定晶片的晶向,并且在晶片上形成标记。
在图51中,设备具有晶片工作台141,在其上设置靶晶片140和检测单元149。检测单元149向晶片140的第一主平面发射光,并且测量蚀刻凹坑144的散射光强度,蚀刻凹坑144形成在第一主平面上。该设备进一步具有:计算机145,用于分析与散射光强度的旋转角度依赖性相关的数据;激光标记器150,用于在晶片140上形成参考ID标记,以指示晶片140的晶向;和工作室146。工作室146至少覆盖晶片工作台141、晶片140和检测单元149,这样阻挡外部光。计算机145具有软件,以分析与散射光强度的旋转角度依赖性相关的数据,并且纠正晶片140的倾斜角度。
在晶片140的第一主平面上,暴露第一方向晶面(本例子中的(100)),并且每一由第二方向晶面确定的蚀刻凹坑通过碱性蚀刻形成,它与(100)晶面不同。第二方向晶面包括(111)晶面和与(111)晶面等效的其它晶面。检测单元149具有向晶片140的第一主平面发射光的功能,和测量来自蚀刻凹坑144的散射光强度的功能。激光标记器150将激光束发射到晶片140的第二主平面的周边,以形成具有多个点的ID标记。参考ID标记可以形成在晶片140的第一主平面的周边或侧面,而不是其第二主平面上。
图52A和52B显示了检测单元149,其中图52A是剖视图,而图52B是底视图。检测单元149具有:光源154,向晶片140的第一主平面发射光151,晶片140设置在晶片工作台141上;光检测器152,测量蚀刻凹坑的散射光强度,蚀刻凹坑形成在晶片140的第一主平面上。光检测器152可以是具有300,000个像素和1.25cm直径的CCD照相机。
光检测器152具有环形感光面155,它围绕从中发射光151的照射口。感光面155基本上是圆形的,并且具有35.3±1°的倾角。检测单元149是集成的光源154和光检测器152。
照射晶片140的光151是平行光通量,它不发散或汇聚。光151可以是白光和单色光。它可以是可见光或红外光。光源154可以是单色激光或红外激光。
光源154向晶片140的第一主平面发射平行光通量151。部分平行光通量151被第一主平面上的蚀刻凹坑散射,并且被倾斜35°的光检测器152检测。光检测器152围绕光源154,由此,可以在所有方向上同时测量蚀刻凹坑的散射光,而不旋转晶片140或光检测器152。计算机145根据围绕平行光通量151的感光面155的旋转角度,计算检测的光强度。
在图53中,横坐标指示感光面155上的旋转角度,而纵坐标指示代表散射光强度的相对值。圆形感光面155上的部分153指示相应的旋转角度。基本相同水平的散射光强度峰值,以90°的间隔出现在四个位置上。这是因为每个蚀刻凹坑由四个晶面确定。这些晶面包括(111)晶面和与(111)晶面等效的晶面。环形感光面155能够同时检测来自蚀刻凹坑的(111)晶面和等效晶面的散射光。
图54显示的峰值在间隔和强度等级上是不规则的。峰值出现在10°,50°,170°和310°的旋转角度上,并且它们的等级是不均匀的。当晶片140的第一主平面上暴露的晶面从(100)晶片上移开时,或当检测单元140关于晶片140的第一主平面倾斜时,这种现象发生。在这种情况下,通过使用计算机145纠正晶片140的第一主平面或检测单元149,使得具有相同强度等级的四个峰值可以以显示在图53的规则间隔出现。
晶片140与检测单元149的光检测器152之间的距离具有最佳值。如图55A所示,平行光通量151的中心与感光面155的中心之间的距离,最好为晶片140的第一主平面与感光面155的中心之间的距离的0.7倍。
在图55B中,横坐标指示dL/dW,而纵坐标指示散射光的强度。距离dL是平行光通量151的中心与感光面155的中心之间的距离。距离dW是晶片140的第一主平面与感光面155的中心之间的距离。距离dL是固定的,而距离dW是可变的。如图55B所示,在(dL/dW)=0.7±0.1时得到散射光强度的最大值。借助这个值,自晶面(111)及等效晶面的散射光148b被最有效地检测。
纠正检测单元149与晶片140之间的距离,和晶片140或检测单元149的倾角,这提高了检测精度。
下面将解释根据本发明第八实施例的半导体晶片的生产方法。通过使用碱性溶液的各向异性的蚀刻,第八实施例在晶片上形成蚀刻凹坑,并且采用蚀刻凹坑以确定晶片的晶向。
(1)在图56中,步骤S50举升单晶锭。步骤S51执行圆周研磨过程,以确定从锭中产生的晶片的直径。步骤S52执行块切割过程,步骤S53执行切割过程,以锭中形成盘状晶片。每个晶片的第一主平面暴露(100)晶面。单晶锭既不接收晶侧方向测量,也不接收槽口/方向平面的形成。由此,每个晶片的圆周形状是圆形的。
(2)步骤S54斜切每个晶片的边缘,以形成倾斜轮廓,该倾斜轮廓相对于晶片的第一主平面倾斜。步骤S55研磨每个晶片的第一主平面和倾斜轮廓。
(3)步骤S56执行各向异性的蚀刻过程,主要去掉每个晶片的第一主平面上的起伏。各向异性的蚀刻过程采用碱性溶液,并且根据晶片的晶向包括不同的蚀刻速度。碱性溶液可以是KOH或NaOH。各向异性的蚀刻过程在每个晶片的第一主平面上形成蚀刻凹坑。蚀刻凹坑由与(100)晶面不同的晶面确定。
(4)步骤S61采用图51显示的半导体晶片生产设备,以测量晶向,并且形成标记。更精确地,图56的步骤S61将平行光通量发射到蚀刻凹坑上。平行光通量被确定每个蚀刻凹坑的第二方向晶面反射。步骤S61检测反射光,计算反射光强度的旋转角度依赖性。并且在晶片上形成参考ID标记,以指示晶片的晶向。
(5)步骤S57使用酸性溶液执行酸性蚀刻过程,主要去掉蚀刻凹坑。步骤S58在每个晶片的第一主平面和倾斜轮廓上执行抛光过程。步骤S59清洁并检测晶片。步骤S60包装并运输晶片。
(第八实施例的实验例子)
下面将解释根据第八实施例的实验例子。图57显示的流程图基本上与图56的相同。代之图56的流程图中显示的步骤S61,图57的流程图拾取样本晶片。在步骤S56的碱性蚀刻之后,及在步骤S57的酸性蚀刻之前,从晶片生产线上取下样本晶片。
在图58中,样本晶片140设置在晶片工作台141上。在样本晶片的第一主平面上有很多蚀刻凹坑。每个蚀刻凹坑由第二方向晶面确定,第二方向晶面与作为第一方向晶面的(100)晶面不同。光源142布置在样本晶片140的第一主平面之上,将白光垂直地发射到蚀刻凹坑144上,蚀刻凹坑144在第一主平面上暴露。蚀刻凹坑144的散射光由散射光检测器143检测。工作室146覆盖样本晶片140、晶片工作台141、光源142、和检测器143,以阻挡外部光。
检测器143具有感光面155。感光面155相对于(100)晶面倾斜,以测量散射光强度的改变。在图59中,散射光强度相对于感光面155的倾角改变。横坐标指示感光面155的倾角,而纵坐标指示代表散射光强度的相对值。当感光面155与(100)晶面平行时,即当感光面155的倾角为零时,出现峰值。当感光面155倾斜35°和-35°时,也出现峰值。
图60解释蚀刻凹坑144散射的光,蚀刻凹坑144形成在样本晶片140的第一主平面上。光源142的光(147a,147b)垂直传向(100)晶面。具有0°倾角的感光面155a的检测器143a,检测晶面(100)的直接散射光148a,提供图59的0°倾角峰值。
具有35°倾角的感光面155b的检测器143b,检测蚀刻凹坑144的散射光,提供图59的35°倾角峰值。在图60中,蚀刻凹坑144由第二方向晶面确定,第二方向晶面包括(111)晶面和(111)晶面的等效晶面。进入蚀刻凹坑14的光被第二方向晶面反射,并且被具有35°倾角的感光面155b的检测器143b检测。
(第八实施例的比较例子)
在碱性蚀刻过程(S56)之后及在酸性蚀刻过程(S57)之前,第八实施例的比较例子将X射线发射到晶片上,以发现晶片的晶向。根据发现的晶向,使用标记设备将参考ID标记做在晶片上。
在图61中,比较例子需要每个晶片10到20分钟,而第八实施例只需要每个晶片1到2分钟。第八实施例采用可见光或红外线。另一方面,比较例子采用对人有害的X射线,因此,需要一设备以确保安全。
第八实施例能够安全、快速、并且精确地测量晶片的晶向,并且相应地在晶片上形成标记,由此抑制生产成本。
(第九实施例)
最近从SOI晶片生产高性能的半导体集成电路,以实现低功耗和高速操作。形成SOI晶片的直接粘合技术需要两个晶片,由此增加了晶片的成本。例如,8英寸的SOI晶片化费大约100,000日元。SOI晶片最关键的问题是其生产成本的降低
为了增加形成在晶片上的半导体器件的特性,半导体器件生产过程采用多个元件。为了防止这样的元件污染晶片,将这些晶片清洁。然而,难于完全清洁槽口上聚集的灰尘,槽口形成在这些晶片上。槽口上聚集的灰尘导致污染,减少从晶片形成的半导体器件的产量。
和在第四实施例中一样,本发明的第九实施例提供:SOI晶片,它具有单晶硅基础晶片;绝缘层,形成在基础晶片的主平面上;SOI层(单晶硅层),形成在绝缘层上。特别是,第九实施例提供SOI晶片,它具有无槽口或方向平面的圆形基础晶片,并且提供生产这一SOI晶片的方法。
在图62A中,SOI晶片173由下述部分制成:圆形基础晶片160;倾斜轮廓,沿着基础晶片160的周边形成;绝缘层,形成在基础晶片160上;SOI层,形成在绝缘层上;参考位置169,形成在SOI层的周边;参考ID标记,指示SOI层的晶向。
参考位置169是指示SOI层晶向的槽口或方向平面。在这个例子中,参考位置169是槽口。
在图62B中,参考ID标记165形成在槽口169附近。绝缘层172形成在基础晶片160的主平面上,SOI层171布置在绝缘层172上。槽口169形成在绝缘层172和SOI层171的周也至少槽口169可以形成在SOI层171的周边。绝缘层172可以具有或不具有槽口169。
参考ID标记165形成在基础晶片160的倾斜轮廓上,并且与槽口169对齐。临近参考ID标记165,包含涉及SOI晶片173的数据的ID标记164,形成在基础晶片160倾斜轮廓上。在这个例子中,参考ID标记165是三角形.这不限制本发明。如在第一到第八实施例中所解释的,如果用于识别SOI层171的晶向,参考ID标记165可以具有任何形状。ID标记164主要用于管理SOI层晶片173的质量,并且由字母表字母做成。在后面的解释中,参考ID标记165和ID标记164被集中称为ID标记162。
下面将解释根据第九实施例生产SOI晶片173的方法。SOI晶片173由直接粘合技术形成。通过将基础晶片和SOI层晶片粘合,来生产SOI晶片173。
在图63A中,基础晶片160是圆形的,并且没有参考位置,如槽口和方向平面。基础晶片160的周边有倾斜轮廓163。在图63B中,ID标记162形成在靠近主平面161的倾斜轮廓163上。
在图64中,步骤S71举升单晶锭。步骤S72在锭上执行圆周研磨过程,以固定由锭产生的晶片的直径。步骤S75在锭上执行切割过程,以形成盘状晶片。单晶锭既不经受晶向测量,也不形成槽口/方向平面,由此,每个晶片是圆形的。
步骤S76斜切每个晶片的边缘,以便沿着晶片的周边形成倾斜轮廓。倾斜轮廓相对于晶片的主平面倾斜。步骤S77在每个晶片的主平面和倾斜轮廓上执行研磨过程。步骤S78执行蚀刻过程,主要为了去掉每个晶片主平面上的起伏。蚀刻过程包括使用碱性溶液的碱性蚀刻过程,和使用酸性溶液的酸性蚀刻过程。
步骤S79在每个晶片的主平面和倾斜轮廓上执行抛光过程。抛光的晶片被清洁并被检测。识别晶向并用于管理SOI晶片质量的ID标记162,制做在每个晶片的倾斜轮廓上。这根据第九实施例完成本发明。
在图65A中,SOI层晶片166具有倾斜轮廓,其上形成槽口169。在图65B中,SOI层晶片166具有第一主平面167,其上形成氧化膜172。硅晶片170包含氢离子注入层168,它与氧化膜172分离。在氧化膜172与氢离子注入层168之间,存在SOI层(单晶硅层)171。
在图66中,部分地采用图64的生产方法来形成晶片,其中每个晶片在其周边提供有槽口。即,在步骤S72的圆周研磨过程之后及在步骤S75的切割过程之前,发射X射线以测量单晶锭的晶向,并且槽口形成在锭上。开有槽口的锭被切割成硅晶片,每个在其周边具有槽口。
图66的步骤S91在每个硅晶片170的第一主平面上执行热处理,以在晶片170上形成热氧化膜172。此外,硅氧化膜可以沉积在晶片170的第一主平面上。热氧化膜172或硅氧化膜是埋藏的氧化膜172,作为SOI晶片173中的BOX层(图62B)。
步骤S92穿过氧化膜172将氢离子注入到晶片170的第一主平面中。在例如大约50keV的离子加速能量和1017/cm2的注入浓度的条件下,执行离子注入。这在硅晶片170中形成氢离子注入层168。氢离子注入杂层168与氧化膜172分开,由此完成SOI层晶片166。
如图67所示,通过将基础晶片160(图63A)与SOI层晶片166(图65A)粘合,来生产SOI晶片173(图62A)。步骤S95在室温下将基础晶片160的主平面161与SOI层晶片166的主平面167粘合在一起。这时,SOI层晶片166周边上的槽口169,与基础晶片160的倾斜轮廓163上的三角形参考ID标记165对齐,并且晶片160和166粘合在一起。为了将槽口169与参考ID标记166彼此对齐,可以采用具有CCD的光读取器。晶片160和166根据三角形标记165适当定向。
步骤S96执行热处理,并且沿着氢离子注入层168劈开SOI层晶片。这形成了固体结构,该结构包括基础晶片160、氧化膜(埋藏的氧化膜)172和SOI层171。埋藏的氧化膜172和SOI层171在基础晶片160的主平面161上。步骤S97将劈开的平面抛光,以完成图62A的SOI晶片173。
根据第九实施例,基础晶片160和SOI层晶片166粘合在一起,并且沿着氢离子注入层168劈开SOI层晶片166。在SOI晶片的形成方面,这种方法不限制本发明。基础晶片160可以粘合到SOI层晶片166上,而不是氢离子注入层168上。在这种情况下,与第一主平面167相对的SOI层晶片166的第二主平面减薄到所需的厚度,以形成SOI层171。为了使SOI层晶片166变薄,可以采用化学机械抛光(CMP)技术、或化学或物理蚀刻技术。
当在其上形成半导体集成电路时,SOI晶片173上的槽口或方向平面用于识别SOI层171的晶面方向。所以,如果SOI层晶片166的晶向不与基础晶片160的晶向对齐,也不会有问题。如果SOI层171的晶向是可识别的,那么基础晶片160可以是不具有槽口或方向平面的简单圆片。
(第九实施例的改进了的型式1)
根据第九实施例,基础晶片160的倾斜轮廓上的ID标记162由字母数字码164和三角形165组成,如图63B所示。第九实施例的改进了的型式1采用条形码ID标记。
图68A显示了粘合到基础晶片160上的SOI层晶片166。SOI层晶片166具有槽口169。基础晶片160的倾斜轮廓具有与槽口169对齐的条形码175。在图68B中,条形码175形成在倾斜轮廓上,这样它可以靠近SOI层晶片166的槽口169。条形码175可以是线性条形码(图68B)或二维条形码。
(第九实施例的改进了的型式2)
通常,当在其上形成半导体集成电路时,SOI晶片上形成的槽口或方向平面用于识别SOI层的晶面方向。即,槽口或方向平面与基础晶片的晶向无关。例如,在图62B中,SOI层晶片166具有槽口169,以指示SOI层171的晶向。如果槽口169在识别SOI层171的晶向时是有用的,那么不需要在基础晶片160上制备参考ID标记,如三角形165,以指示SOI层171的晶向。
相应地,第二实施例的改进了的型式2在基础晶片上不提供指示SOI层的晶向的参考ID标记。在图69A中,SOI晶片176具有:SOI层晶片166,它具有槽口;基础晶片160,它不具有参考ID标记。晶片166和160粘合到一起,以形成SOI晶片176。在图69B中,SOI层晶片166具有埋藏的氧化膜和SOI层,二者具有槽口169。另一方面,基础晶片160的倾斜轮廓既没有参考ID标记,以指示晶向,也没有用于SOI晶片176的质量管理的ID标记。
当执行半导体集成电路的形成过程时,该过程需要控制晶片的晶向,采用具有CCD照相机的光读取器,以检测SOI层上的槽口169,来控制晶向。
这样,基础晶片可以是在其倾斜轮廓上不具有槽口或方向平面的圆片。即使这样,如果SOI层具有槽口或方向平面,也能够检测SOI层的晶面方向。基础晶片的倾斜轮廓可以具有将与SOI层晶片的槽口对齐的参考ID标记。在这种情况下,通过读取参考ID标记,而不是直接检测SOI层的槽口,可以快速识别SOI层的晶向。
在基础晶片上不形成槽口或方向平面,实现了低成本的SOI晶片。无槽口或方向平面的SOI晶片是圆形的,以提供其上形成半导体集成电路的均一表面,没有槽口,在生产过程中晶片不会接住灰尘或膜残渣,避免了晶片的污染。这导致了低成本高质量半导体晶片生产。
(第九实施例得比较例子)
通过将具有槽口的基础晶片粘合到具有一槽口的SOI层晶片上,第九实施例的比较例生产SOI晶片。即,基础晶片具有槽口而不是参考ID标记。
如图70所示,如图64中的方法中,步骤S71举升单晶锭,步骤S72研磨锭的周边。步骤S73采用X射线,测量锭的晶向。步骤S74形成槽口或方向平面,指示晶片的晶面方向(通常为[110])。根据图64的方法执行步骤S75到S79。步骤S81形成标记,用于管理每个晶片背面的晶片质量,这样标记导致的不规则物不干扰晶片的粘合。
在图71A中,SOI晶片178由基础晶片177和SOI层晶片166组成,其中基础晶片177通过图70的流程图做成,SOI层晶片166粘合到基础晶片177上。SOI层晶片166由图66的流程图做成,并具有图65A的结构。根据图67的流程图,执行基础晶片177与SOI层晶片166的粘合。这时,SOI层晶片166的槽口169与基础晶片177的槽口179对齐,并且晶片166与177粘合到一起。
如图71A所示,槽口169和179彼此一致。与第九实施例的图62A中的SOI晶片173相比,比较例子的SOI晶片178在基础晶片177上具有槽口179,而不是参考ID标记165。基于槽口179执行粘合。
在图71B中,用于管理晶片质量的标记164形成在晶片背面。
如上所述,本发明的第一到第九实施例提供:半导体晶片,它们包括最小的晶片与晶片之间的改变,并且能够以高产量生产;用于在这样的晶片上生产半导体器件的方法;用于在这样的晶片上生产半导体器件的设备。第一到第九实施例的效果如下:
(1)根据第一到第九实施例的晶片,在其倾斜轮廓上提供有ID标记。ID标记包含涉及晶片上形成的产品的数据。当新产品在生产过程中形成在晶片上时,如果必要,涉及新产品的ID标记形成在晶片上。即,当需要时,ID标记的可选号码形成在晶片上。根据ID标记,对于各自的生产过程快速确定最佳处理条件,而不用访问主计算机。这避免了晶片到晶片的改变。
(2)根据第一到第九实施例的晶片,在晶片的倾斜轮廓上的平整部分提供有ID标记。即使晶片不具有参考位置,由于该平整部分,也可以以高速读取ID标记。
(3)根据第一到第九实施例的晶片,在其倾斜轮廓上提供有多个ID标记。ID标记包含相同数据,并且在水平和垂直方向上彼此分离。至少一个ID标记可以容易地高速读取,而不用精确地测量倾斜轮廓的形状。
(4)根据第一到第九实施例的晶片,在晶片倾斜轮廓上的一参考位置每一侧提供有ID标记。在半导体器件的生产过程中,可以快速地读取ID标记,这样提高生产率。
(5)根据第四到第九实施例的SOI晶片由基础晶片、绝缘膜、和单晶硅层组成。基础晶片提供有ID标记。在半导体器件的生产过程中,SOI晶片避免接住灰尘。SOI晶片可以具有与标准晶片上的槽口一样的ID标记功能。该SOI晶片可以工业上生产,而不用额外的过程或成本。
(6)第一到第九实施例向晶片的部分倾斜轮廓发射激光束,使这部分平整,并在该平整部分上形成点状标记。第一到第九实施例使用光照射晶片的倾斜轮廓,监视倾斜轮廓的反射光强度,检测倾斜轮廓上反射光强度显示最大值的位置,并且将这个位置确定为点状标记形成的部分。这样,本发明的第一到第九实施例快速检测晶片倾斜轮廓上其上形成小的点状标记的位置。在半导体器件的生产过程中,第一到第九实施例能够形成点状标记,即使在粗糙化的晶片表面上该标记也能够被容易地识别。
(7)不同于在生产过程中采用单一ID标记以管理大量数据,并且花费长时间从ID标记读取必要数据的相关技术,如上所述,第一到第九实施例在每个晶片上形成ID标记,这样在ID标记中快速读取必要的数据,用于管理半导体器件的生产过程。
根据第一到第九实施例,每个半导体器件生产设备可以容易地读取ID标记,以掌握进行过程的处理条件,并且灵活地确定它本身的处理条件。这导致了均一特性的半导体器件的生产。特别是,在对于开发阶段中的实验过程设置适当条件时,第一到第九实施例的ID标记是有用的,这样这些过程可以快速地应用于实际的生产线上。
对于本领域的技术人员,将容易地想到本发明另外的优点和改进了的型式。因此,本发明在更广泛的方面不限制于特定的细节,和这里描述与显示的代表性的第一到第九实施例。由此,可以做出各种改进了的型式,而不远离由所附的权利要求书和其等效物确定的总体发明思想的精神或范围。

Claims (12)

1. 半导体晶片,包括:
倾斜轮廓,沿着所述晶片的周边形成;
提供在所述晶片上的第一和第二产品;和
ID标记,形成在除槽口部分以外的所述倾斜轮廓上,并且包含数据,该数据包括所述第一产品的属性、生产条件和检测结果,其中所述第二产品根据所述ID标记中的数据形成。
2. 根据权利要求1的晶片,其中:
所述倾斜轮廓具有一表面,它的粗糙度大于所述产品形成在其上的所述晶片的表面的粗糙度。
3. 根据权利要求1的晶片,其中:
在晶片厚度方向上的不同位置,所述ID标记重复地形成在所述倾斜轮廓上。
4. 根据权利要求3的晶片,其中:
所述倾斜轮廓在所述晶片的第一主平面侧具有第一倾斜轮廓,而在所述晶片的第二主平面侧具有第二倾斜轮廓;并且
所述ID标记形成在所述第一和第二倾斜轮廓的每个上。
5. 根据权利要求3的晶片,其中:
所述ID标记形成在所述倾斜轮廓上确定的参考位置的每一侧。
6. 根据权利要求5的晶片,其中:
所述参考位置是指示所述晶片的晶向的对象或标记。
7. 根据权利要求6的晶片,其中:
所述对象或标记是所述晶片上形成的方向平面,槽口和铭刻之一。
8. 根据权利要求5的晶片,其中:
所述ID标记包括一晶片ID标记,形成在所述参考位置一侧,以指示所述晶片的生产历史;和产品ID标记,形成在所述参考位置的另一侧,以指示所述第一和第二产品的生产历史。
9. 根据权利要求1的晶片,其中:
所述倾斜轮廓在所述晶片的第一主平面一侧具有第一倾斜轮廓,而在所述晶片与所述第一主平面相对的第二主平面一侧具有第二倾斜轮廓;并且
所述第一倾斜轮廓接收器件标记器做出的ID标记,所述第二倾斜轮廓接收由晶片标记器做出的包含制造号码的ID标记。
10. 根据权利要求9的晶片,其中:
所述第一和第二产品形成在所述晶片的第一主平面上。
11. 半导体晶片,包括:
基础晶片;
倾斜轮廓,沿着所述基础晶片的周边形成;
绝缘层,布置在所述基础晶片上;
单晶硅层,布置在所述绝缘层上;
提供在所述单晶硅层上的第一和第二产品;和
ID标记,形成在除槽口部分以外的所述倾斜轮廓上,并且包含数据,该数据包含所述第一产品的属性、生产条件和检测结果,其中所述第二产品根据所述ID标记中的数据形成。
12. 根据权利要求11的晶片,其中:
所述ID标记由用激光束形成的点做成。
CNB02124538XA 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 Expired - Fee Related CN100420013C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP080452/2001 2001-03-21
JP2001080452 2001-03-21
JP2001345984A JP4071476B2 (ja) 2001-03-21 2001-11-12 半導体ウェーハ及び半導体ウェーハの製造方法
JP345984/2001 2001-11-12

Related Child Applications (4)

Application Number Title Priority Date Filing Date
CNB2005100995082A Division CN100438015C (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
CN2008101300417A Division CN101330000B (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
CN2008101311426A Division CN101335195B (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
CN2009102266009A Division CN101901750A (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备

Publications (2)

Publication Number Publication Date
CN1384544A CN1384544A (zh) 2002-12-11
CN100420013C true CN100420013C (zh) 2008-09-17

Family

ID=26611656

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009102266009A Pending CN101901750A (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
CNB02124538XA Expired - Fee Related CN100420013C (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009102266009A Pending CN101901750A (zh) 2001-03-21 2002-03-21 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备

Country Status (5)

Country Link
US (2) US7057259B2 (zh)
JP (1) JP4071476B2 (zh)
KR (1) KR100458883B1 (zh)
CN (2) CN101901750A (zh)
TW (1) TWI283454B (zh)

Families Citing this family (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
EP1357603A3 (en) * 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
EP1355316B1 (en) * 2002-04-18 2007-02-21 Innovative Silicon SA Data storage device and refreshing method for use with such device
AU2003272195A1 (en) * 2002-04-30 2004-01-06 Hrl Laboratories, Llc Quartz-based nanoresonators and method of fabricating same
JP4034682B2 (ja) 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7994877B1 (en) 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US6912150B2 (en) * 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US20040228168A1 (en) * 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US6954711B2 (en) * 2003-05-19 2005-10-11 Applied Materials, Inc. Test substrate reclamation method and apparatus
JP3913715B2 (ja) * 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
CN1319003C (zh) * 2003-08-05 2007-05-30 旺宏电子股份有限公司 多批晶圆修改属性编号的方法
US7184298B2 (en) * 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
JP4632659B2 (ja) * 2003-12-02 2011-02-16 パナソニック株式会社 半導体装置の製造方法
JP4460903B2 (ja) 2004-01-20 2010-05-12 株式会社東芝 半導体ウェーハのidマーク認識方法
US7476939B2 (en) * 2004-11-04 2009-01-13 Innovative Silicon Isi Sa Memory cell having an electrically floating body transistor and programming technique therefor
US7251164B2 (en) * 2004-11-10 2007-07-31 Innovative Silicon S.A. Circuitry for and method of improving statistical distribution of integrated circuits
WO2006065698A2 (en) * 2004-12-13 2006-06-22 William Kenneth Waller Sense amplifier circuitry and architecture to write data into and/or read data from memory cells
US7301803B2 (en) * 2004-12-22 2007-11-27 Innovative Silicon S.A. Bipolar reading technique for a memory cell having an electrically floating body transistor
US20070023833A1 (en) * 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
US7185695B1 (en) * 2005-09-01 2007-03-06 United Technologies Corporation Investment casting pattern manufacture
US7606066B2 (en) * 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7355916B2 (en) * 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
US20070085140A1 (en) * 2005-10-19 2007-04-19 Cedric Bassin One transistor memory cell having strained electrically floating body region, and method of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
US7492632B2 (en) * 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US7555824B2 (en) 2006-08-09 2009-07-07 Hrl Laboratories, Llc Method for large scale integration of quartz-based devices
FR2905521A1 (fr) * 2006-08-31 2008-03-07 Microcomposants De Haute Secur Procede de marquage d'une plaque semi-conductrice pour son identification et plaque semi-conductrice marquee par ce procede
JP5205738B2 (ja) * 2006-10-16 2013-06-05 株式会社Sumco シリコンウェーハの支持方法、熱処理治具および熱処理ウェーハ
KR101406604B1 (ko) 2007-01-26 2014-06-11 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 dram 트랜지스터
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US7851110B2 (en) * 2007-04-20 2010-12-14 Photronics, Inc. Secure photomask with blocking aperture
US7943273B2 (en) * 2007-04-20 2011-05-17 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7790340B2 (en) * 2007-04-20 2010-09-07 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US20100075442A1 (en) * 2007-04-27 2010-03-25 Yoshinori Hayashi Semiconductor wafer processing apparatus, reference angular position detection method, and semiconductor wafer
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US7884930B2 (en) * 2007-06-14 2011-02-08 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US20100020311A1 (en) * 2007-06-14 2010-01-28 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
JP5190666B2 (ja) * 2007-07-25 2013-04-24 信越半導体株式会社 貼り合わせウェーハの回転角度の測定方法
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
US8194487B2 (en) 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
US7953511B1 (en) * 2007-09-21 2011-05-31 National Semiconductor Corporation System and method for reducing processing errors during wafer fabrication employing a 2D wafer scribe and monitoring system
JP5192213B2 (ja) * 2007-11-02 2013-05-08 株式会社ディスコ レーザー加工装置
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
JP2010002598A (ja) * 2008-06-19 2010-01-07 Daishinku Corp 光学フィルタ
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
KR101023068B1 (ko) * 2008-10-29 2011-06-14 세메스 주식회사 기판 처리 장치 및 이를 이용한 기판 처리 방법
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
JP5618521B2 (ja) * 2008-11-28 2014-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
DE102009016289A1 (de) * 2009-01-02 2010-07-15 Singulus Technologies Ag Verfahren und Vorrichtung zur Identifizierung von Gegenständen sowie zum Verfolgen von Gegenständen in einem Produktionsprozess
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
US8129203B2 (en) * 2009-03-18 2012-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Auto feedback apparatus for laser marking
US8748959B2 (en) 2009-03-31 2014-06-10 Micron Technology, Inc. Semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US20100300259A1 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
JP5417998B2 (ja) * 2009-06-05 2014-02-19 株式会社Sumco ウェーハ製造履歴追跡方法
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
US8547738B2 (en) 2010-03-15 2013-10-01 Micron Technology, Inc. Techniques for providing a semiconductor memory device
CN102222601B (zh) * 2010-04-14 2016-03-16 中芯国际集成电路制造(上海)有限公司 增强晶圆识别码清晰度的方法
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
GB2483430B (en) * 2010-08-27 2014-08-20 Disco Corp Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer
DE102010060908A1 (de) * 2010-11-30 2012-05-31 Q-Cells Se Verfahren zur Kennzeichnung von Wafersolarzellen oder zur Kennzeichnung von Vorprodukten von Wafersolarzellen
EP2673901B1 (en) 2011-02-10 2021-01-06 Bruker Nano, Inc. Nanomechanical testing system
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US8570514B2 (en) * 2011-06-20 2013-10-29 Kla-Tencor Corporation Optical system polarizer calibration
US8860227B2 (en) 2011-06-22 2014-10-14 Panasonic Corporation Semiconductor substrate having dot marks and method of manufacturing the same
US8871605B2 (en) 2012-04-18 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating and orienting semiconductor wafers
JP2013229431A (ja) * 2012-04-25 2013-11-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5705180B2 (ja) * 2012-08-23 2015-04-22 東京エレクトロン株式会社 検査装置、接合システム、検査方法、プログラム及びコンピュータ記憶媒体
JP5674731B2 (ja) * 2012-08-23 2015-02-25 東京エレクトロン株式会社 検査装置、接合システム、検査方法、プログラム及びコンピュータ記憶媒体
JP5692195B2 (ja) * 2012-10-02 2015-04-01 株式会社デンソー 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
US9158867B2 (en) * 2012-10-09 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. 2D/3D analysis for abnormal tools and stages diagnosis
US20140258038A1 (en) * 2013-03-06 2014-09-11 Worthpoint Corporation Systems and Methods for Identifying Information about Objects
US9250074B1 (en) 2013-04-12 2016-02-02 Hrl Laboratories, Llc Resonator assembly comprising a silicon resonator and a quartz resonator
US9314871B2 (en) * 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
JP2013191893A (ja) * 2013-07-02 2013-09-26 Nikon Corp 積層半導体装置の製造方法
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
CN103792715B (zh) * 2014-01-27 2017-01-25 北京京东方显示技术有限公司 一种显示基板制造方法、系统及装置
KR102185659B1 (ko) * 2014-02-11 2020-12-03 삼성전자주식회사 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US9601436B2 (en) * 2014-06-06 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for semiconductor wafer alignment
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
JP2016171149A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US20170023617A1 (en) * 2015-06-10 2017-01-26 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods
US9536838B1 (en) * 2015-08-10 2017-01-03 Infineon Technologies Ag Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
JP6507973B2 (ja) * 2015-09-28 2019-05-08 株式会社デンソー ウェハの製造方法および生産システム
US10110198B1 (en) 2015-12-17 2018-10-23 Hrl Laboratories, Llc Integrated quartz MEMS tuning fork resonator/oscillator
JP6654435B2 (ja) * 2016-01-07 2020-02-26 株式会社ディスコ ウエーハ生成方法
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
JP6704275B2 (ja) * 2016-03-28 2020-06-03 株式会社ディスコ デバイスウエーハの評価方法
JP6617649B2 (ja) * 2016-06-20 2019-12-11 東京エレクトロン株式会社 被処理基板の載置位置の設定方法及び成膜システム
DE102016112049B3 (de) 2016-06-30 2017-08-24 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
JP6802672B2 (ja) * 2016-08-31 2020-12-16 太陽誘電株式会社 受動電子部品
JP6858452B2 (ja) * 2017-06-23 2021-04-14 株式会社ディスコ 識別マーク付きウェーハ治具
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
JP7276644B2 (ja) * 2017-08-31 2023-05-18 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層基板
JP7096657B2 (ja) * 2017-10-02 2022-07-06 株式会社ディスコ ウェーハの加工方法
JP6946153B2 (ja) * 2017-11-16 2021-10-06 株式会社ディスコ ウエーハの生成方法およびウエーハ生成装置
US10453800B1 (en) 2018-03-29 2019-10-22 International Business Machines Corporation Optical chip ID definition using nanoimprint lithography
JP7052573B2 (ja) * 2018-06-06 2022-04-12 東京エレクトロン株式会社 塗布膜形成装置及び塗布膜形成装置の調整方法
CN108581250A (zh) * 2018-07-16 2018-09-28 华侨大学 晶圆片侧面激光打码装置及其使用方法
US11043437B2 (en) * 2019-01-07 2021-06-22 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone
US11122680B2 (en) * 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
US11652009B2 (en) * 2019-11-06 2023-05-16 International Business Machines Corporation Secure inspection and marking of semiconductor wafers for trusted manufacturing thereof
KR20210079614A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 유기발광 표시장치
JP7105271B2 (ja) * 2020-04-07 2022-07-22 日本電子株式会社 荷電粒子線装置
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
US11521882B2 (en) * 2020-08-20 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer notch positioning detection
CN112720885B (zh) * 2020-12-15 2023-02-03 西安奕斯伟材料科技有限公司 一种晶棒的开槽方法及晶棒开槽装置
US11682652B2 (en) * 2021-03-10 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Notched wafer and bonding support structure to improve wafer stacking
WO2022221344A1 (en) * 2021-04-16 2022-10-20 Tectus Corporation Silicon double-wafer substrates for gallium nitride light emitting diodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08276284A (ja) * 1996-01-29 1996-10-22 Komatsu Ltd マスク式レーザマーカ
CN1221209A (zh) * 1997-12-04 1999-06-30 日本电气株式会社 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
JP2000223380A (ja) * 1999-01-28 2000-08-11 Komatsu Ltd 半導体ウェハ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624421A (en) * 1970-06-11 1971-11-30 Research Corp Tunable raman laser
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
JPS6045011A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 半導体ウエ−ハ及びその製造方法
JPS60131900A (ja) * 1983-12-16 1985-07-13 Sumitomo Electric Ind Ltd 単結晶の製造方法
US4747684A (en) * 1986-09-30 1988-05-31 The United States Of America As Represented By The Secretary Of The Army Method of and apparatus for real-time crystallographic axis orientation determination
JP2569862B2 (ja) * 1990-02-13 1997-01-08 三菱電機株式会社 X線露光装置およびx線露光方法
JP2701183B2 (ja) 1991-08-09 1998-01-21 株式会社小松製作所 液晶マスク式レーザマーカ
JPH05309482A (ja) 1992-05-08 1993-11-22 Komatsu Ltd レーザ刻印装置
JPH06124996A (ja) * 1992-10-14 1994-05-06 Kawasaki Steel Corp 半導体製造装置
JPH0714756A (ja) * 1993-06-22 1995-01-17 Nippon Steel Corp ウェハ
JP3279789B2 (ja) 1993-12-10 2002-04-30 株式会社小松製作所 着色レーザマーキング装置
JP2843529B2 (ja) * 1994-07-06 1999-01-06 理学電機工業株式会社 蛍光x線分析装置
US5463564A (en) * 1994-09-16 1995-10-31 3-Dimensional Pharmaceuticals, Inc. System and method of automatically generating chemical compounds with desired properties
JPH08243765A (ja) 1995-03-07 1996-09-24 Komatsu Ltd レーザ刻印装置
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP2850839B2 (ja) * 1996-03-26 1999-01-27 日本電気株式会社 結晶の面方位測定方法および結晶の面方位測定装置
KR19980023312A (ko) * 1996-09-25 1998-07-06 김광호 반도체 웨이퍼
JP3213563B2 (ja) * 1997-03-11 2001-10-02 株式会社スーパーシリコン研究所 ノッチレスウェーハの製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
KR19990024226U (ko) * 1997-12-11 1999-07-05 구본준 웨이퍼 마킹방법
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
US6666337B1 (en) * 2001-02-14 2003-12-23 Advanced Micro Devices, Inc. Method and apparatus for determining wafer identity and orientation
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08276284A (ja) * 1996-01-29 1996-10-22 Komatsu Ltd マスク式レーザマーカ
CN1221209A (zh) * 1997-12-04 1999-06-30 日本电气株式会社 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
JP2000223380A (ja) * 1999-01-28 2000-08-11 Komatsu Ltd 半導体ウェハ

Also Published As

Publication number Publication date
JP2002353080A (ja) 2002-12-06
US7057259B2 (en) 2006-06-06
KR100458883B1 (ko) 2004-12-03
JP4071476B2 (ja) 2008-04-02
US20030003608A1 (en) 2003-01-02
US7700381B2 (en) 2010-04-20
TWI283454B (en) 2007-07-01
KR20020075282A (ko) 2002-10-04
CN101901750A (zh) 2010-12-01
CN1384544A (zh) 2002-12-11
US20060131696A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN100420013C (zh) 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
CN108376655B (zh) 一种晶圆制造过程中检测缺陷的定位和跟踪方法
CN102227804B (zh) 将晶片放置在卡盘中心的方法和系统
US7657390B2 (en) Reclaiming substrates having defects and contaminants
US6777820B2 (en) Semiconductor wafer
US20080308727A1 (en) Sample Preparation for Micro-Analysis
US10514247B2 (en) Wafer alignment mark scheme
JP4799465B2 (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
CN101335195B (zh) 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
TW202221761A (zh) 處理半導體晶圓的方法
CN112255532A (zh) 一种芯片失效定位方法及夹具
TWI447385B (zh) 一種使用聚焦離子束系統進行晶片平面成像的方法
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JPH11330186A (ja) ウエハ検査装置
JP4816022B2 (ja) 湿式異方性エッチングにおける終点検出方法および半導体装置の製造方法
US20040104361A1 (en) Semiconductor wafer edge marking
JP2003324136A (ja) 結晶欠陥の自動検査装置及び自動検査方法
JPS621247B2 (zh)
US20230330781A1 (en) Wafer manufacturing method
EP0980098A1 (en) Semiconducting material substrate for use in integrated circuits manufacturing processes and production method thereof
US20240297052A1 (en) Processing method of bonded wafer
JPH05231998A (ja) 電子顕微鏡観察用試料の作製方法
JPS61228610A (ja) ウエハ処理装置
KR20230123434A (ko) 웨이퍼의 가공 방법
KR20010050932A (ko) 반도체 웨이퍼의 마킹방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20120321