KR100458883B1 - Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법 - Google Patents

Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100458883B1
KR100458883B1 KR10-2002-0015422A KR20020015422A KR100458883B1 KR 100458883 B1 KR100458883 B1 KR 100458883B1 KR 20020015422 A KR20020015422 A KR 20020015422A KR 100458883 B1 KR100458883 B1 KR 100458883B1
Authority
KR
South Korea
Prior art keywords
wafer
mark
semiconductor
crystal orientation
crystal
Prior art date
Application number
KR10-2002-0015422A
Other languages
English (en)
Other versions
KR20020075282A (ko
Inventor
아리까도쯔네또시
이와세마사오
나다하라소이찌
우도유소
우시꾸유끼히로
니따신이찌
미야시따모리야
스가모또준지
야마다히로아끼
나가노하지메
단자와가쯔지로
마쯔시따히로시
쯔찌야노리히꼬
오꾸무라가쯔야
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020075282A publication Critical patent/KR20020075282A/ko
Application granted granted Critical
Publication of KR100458883B1 publication Critical patent/KR100458883B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 웨이퍼는 그 외주를 따라 형성된 경사 외곽, 웨이퍼에 형성된 제품과, 경사 외곽에 형성된 ID 마크를 구비한다. ID 마크는 최소한 특성, 제조 조건 및 제품 시험 결과를 나타낸다.

Description

ＩＤ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비 및 반도체 장치 제조 방법{SEMICONDUCTOR WAFER WITH ID MARK, EQUIPMENT FOR AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE FROM THEM}
본 발명은 그 외주에 ID 마크(ID mark)를 갖는 반도체 웨이퍼 및 이러한 반도체 웨이퍼를 제조하는 방법에 관한 것이다. 또한, 본 발명은 이를 위한 장비 및 이러한 반도체 웨이퍼로부터 반도체 장치를 제조하는 방법에 관한 것이다.
반도체 장치의 제조는 여러 조건이 엄격하게 관리되어야 하는 수 백 가지 공정을 거친다. 웨이퍼의 공정 조건의 관리를 위해 웨이퍼 상에 마킹을 하고 있다. 이러한 마킹은, 예를 들면 숫자, 문자 및 바코드로 이루어진다.
반도체 웨이퍼 상의 마킹은 웨이퍼를 식별하고, 예를 들면, 웨이퍼의 제조 이력을 나타내기 위해 사용된다. 마킹은 웨이퍼 표면에 생성된 소프트 마킹 또는 웨이퍼 후면에 생성된 하드 마킹일 수도 있다. 마킹은 레이저 빔 펄스로 웨이퍼를 국소적으로 부식시켜 생성된 도트(dots)로 이루어진다.
마킹은 웨이퍼 상의 한정된 영역에 형성되어 웨이퍼 상에 형성되는 제품과 겹쳐지지 않는다. 마킹은 작업자에게 보여야 하므로, 통상적으로 웨이퍼 상에 비교적 넓은 면적을 손실시키는 수 밀리미터 내지 수 센티미터정도까지 확장된다.
마킹은 큰 에너지의 레이저 빔으로 웨이퍼를 부분적으로 용융시켜 형성된다. 큰 에너지 레이저 빔은 용융 실리콘 입자를 표시 주위에 산란시키고 산란된 입자는 웨이퍼 상에 형성된 반도체 장치를 손상시킨다.
마킹이 웨이퍼 표면에 형성될 때, 마킹은 웨이퍼 상에 수행된 반복적인 증착및 화학 기계적 연마(CMP) 공정으로 인해 사라지거나 인식불가능하게 될 수도 있다. 마킹이 웨이퍼의 후면에 형성되면, 마킹의 요철로 인해 리소그래피 공정에서 집속 에러를 일으킬 수 있고, 마킹을 보려면 웨이퍼를 뒤집어야 하는 추가적인 작업을 해야 한다.
이 문제를 해결하기 위해서, 일본국 특허 공개 제08-276284호는 웨이퍼의 외주를 따라 형성된 경사 외곽(bevel contour)상에 미세한 표시를 생성하는 기술을 개시한다. 관련 기술 중의 하나는 웨이퍼의 경사 외곽 상에 표시의 영상을 형성하기 위해서 액정 표시를 마련하고 레이저 빔을 액정 표시 및 광학 시스템을 통해 통과시킨다. 여기서 사용된 레이저 빔은 적정한 에너지를 갖고, 손상 또는 실리콘 입자 산란을 일으키지 않는다.
그러나, 관련 기술은 문제를 갖고 있다. 웨이퍼에 개별적으로 표시를 할 때에도, 웨이퍼는 통상 다발(batch) 형태로 그룹화되고 다발별로 집합적으로 처리된다. 각 다발은, 예를 들면 25개 웨이퍼를 포함한다. 웨이퍼 공정 조건은 개별 웨이퍼가 아닌 다발마다 설정된다. 다발속의 웨이퍼는 동일한 제조 이력을 갖도록 함께 처리되고 관리된다. 웨이퍼 다발에 대해 설정된 공정 조건은 웨이퍼 사이의 개별적인 편차를 수용하도록 결정된다.
결국, 웨이퍼 다발에 대해 설정된 공정 조건은 너무 긴 공정 시간과 같은 리던던시, 생산성 저하, 비용 증가 등에 관련된다.
반도체 웨이퍼의 마킹은 호스트 컴퓨터에 의해 다발별로 관리된다. 호스트 컴퓨터와의 통신을 통해, 웨이퍼 상에 형성될 제품, 웨이퍼에 적용될 제조 공정 및조건, 및 웨이퍼와 관련된 측정량과 같은 데이타가 처리된다. 호스트 컴퓨터와의 통신은 시간이 많이 걸리며, 통상적으로 시간을 절약하기 위해서 각 다발에 적용된 공정 조건만이 통신된다. 관련 기술에서는 예를 들면, 다음 제조 공정에서 웨이퍼에 적용될 공정 조건을 결정하기 위해서 개별적인 웨이퍼 상에서 측정된 막두께를 이용하기가 어렵다.
본 발명의 제1 양상에 따르면, 반도체 웨이퍼는 그 외주를 따라 형성된 경사 외곽, 웨이퍼 상에 형성된 제품, 및 경사 외곽 상에 형성된 ID 마크를 포함한다. ID 마크는, 예를 들면, 제품의 특성, 제조 조건 및 시험 결과를 표시한다.
본 발명의 제2 양상에 따르면, 반도체 웨이퍼는 베이스 웨이퍼, 베이스 웨이퍼 상에 배열된 절연층, 절연층 상에 배열된 단결정 실리콘층, 단결정 실리콘층 상에 형성된 제품, 및 베이스 웨이퍼 상에 형성된 ID 마크를 포함한다.
본 발명의 제3 양상에 따르면, 반도체 웨이퍼는 반도체 장치가 형성되는 원형 제1 주평면, 웨이퍼 외주를 따라 형성된 경사 외곽, 및 웨이퍼의 결정 배향을 표시하기 위해 경사 외곽에 형성된 기준 ID 마크를 포함한다.
본 발명의 제4 양상에 따르면, 반도체 웨이퍼는 반도체 장치가 형성된 원형 제1 주평면, 웨이퍼의 결정 배향(crystal orientation)을 표시하기 위해 웨이퍼에 형성된 기준 ID 마크, 웨이퍼 외주에 형성되고 제1 주평면에 대해 경사진 하부를 갖는 오목부, 및 오목부의 하부에 형성되고 제1 주평면에서 노출된 제1 배향 결정면과는 다른 제2 배향 결정면에 의해 정의되는 에치 피트를 포함한다. 오목부의하부의 에치 피트는 웨이퍼 상에 수행된 연마 공정 후에도 잔존한다.
본 발명의 제5 양상에 따르면, 반도체 웨이퍼는 원형 베이스 웨이퍼, 베이스 웨이퍼 외주를 따라 형성된 경사 외곽, 베이스 웨이퍼 상에 배열된 절연층, 절연층 상에 배열된 단결정 실리콘층, 및 단결정 실리콘층의 결정 배향을 표시하기 위해 단결정 실리콘층의 둘레에 설정된 기준 위치를 포함한다.
본 발명의 제6 양상에 따르면, 반도체 장치 제조 장비는 웨이퍼의 결정 배향을 측정하는 배향 측정 유닛, 및 측정된 결정 배향에 따라 웨이퍼 상에 기준 ID 마크를 형성하는 마킹 유닛을 구비한다. 기준 ID 마크는 웨이퍼의 결정 배향을 식별하기 위해 사용된다.
본 발명의 제7 양상에 따르면, 반도체 장치 제조 장비는 회전 메카니즘을 갖는 웨이퍼단, 웨이퍼단에 설치된 웨이퍼의 주평면의 회전 중심을 향해 광선을 방출하기 위한 광원, 웨이퍼의 결정 결함으로부터 산란된 광의 강도를 측정하는 광검출기, 측정 강도의 회전각 의존도를 분석하는 컴퓨터, 웨이퍼의 결정 배향을 표시하기 위해 웨이퍼 상에 기준 ID 마크를 형성하는 마킹 유닛, 및 최소한 웨이퍼단, 웨이퍼, 광원 및 광검출기를 외부광으로부터 차단하는 챔버를 구비한다.
본 발명의 제8 양상에 따르면, 반도체 장치 제조 장비는 웨이퍼단, 웨이퍼단에 설치된 웨이퍼의 주평면에 광을 방출하는 광원, 주평면에 형성된 에치 피트로부터 산란된 광의 강도를 측정하는 광검출기, 측정 강도의 회전각 의존도를 분석하는 컴퓨터, 웨이퍼의 결정 배향을 표시하기 위해 웨이퍼에 기준 ID 마크를 형성하는 마킹 유닛, 및 최소한 웨이퍼단, 웨이퍼, 광원 및, 광검출기를 외부광으로부터 차단하는 챔버를 구비한다. 광검출기는 광원의 광방출구를 둘러싸고 방출광에 대해 경사진 환상(annular) 감광면을 구비한다.
본 발명의 제9 양상에 따르면, 반도체 장치 제조 방법은 웨이퍼 외주를 따라 경사 외곽을 형성하고, 웨이퍼 상에 제품을 형성하고, 경사 외곽 상에 ID 마크를 형성하고, ID 마크를 판독하고, ID 마크로부터 판독된 데이타에 따라 웨이퍼 상에 다른 제품을 형성하는 단계들을 포함한다.
본 발명의 제10 양상에 따르면, 반도체 장치 제조 방법은 반도체 장치가 형성되는 웨이퍼의 제1 주평면에 대해 경사진 하부를 갖는 오목부를 웨이퍼 외주에 형성하고, 오목부의 하부에 에치 피트를 형성하기 위해 결정 배향에 따라 의존하는 상이한 에칭 속도로 웨이퍼를 에칭하고, 에치 피트의 형상에 따라 오목부의 결정 배향을 탐지하고, 웨이퍼의 결정 배향을 표시하는 기준 ID 마크를 웨이퍼에 제공하는 단계들을 포함한다. 에치 피트는 제1 주평면에서 노출된 제1 배향 결정면과 다른 제2 배향 결정면에 의해 정의된다.
본 발명의 제11 양상에 따르면, 반도체 장치 제조 방법은 웨이퍼의 주평면에 광선을 방출하고, 웨이퍼의 결정 결함으로부터 산란된 광의 강도를 측정하고, 측정강도의 회전각 의존도를 분석하고, 회전각 의존도에 따라 웨이퍼의 결정 배향을 판정하는 단계들을 포함한다.
본 발명의 제12 형태에 따르면, 반도체 웨이퍼 제조 방법은 단결정 잉곳을 웨이퍼 형태로 슬라이스화하고, 주평면상의 기복을 제거하기위해 결정 배향에 의존하는 다른 에칭 속도로 알칼리 용액으로 웨이퍼 주평면을 에칭하고, 주평면을 에칭할 때 형성된 에치 피트로부터 웨이퍼의 결정 배향을 측정하고, 웨이퍼의 결정 배향을 표시하기 위해서 웨이퍼 상에 기준 ID 마크를 형성하고, 에치 피트를 제거하는 단계들을 포함한다.
본 발명의 제13 양상에 따르면, 반도체 웨이퍼 제조 방법은 원형 베이스 웨이퍼 외주를 따라 경사 외곽을 형성하고, SOI 층 웨이퍼의 결정 배향을 표시하기 위해 경사 외곽에 기준 ID 마크를 형성하고, SOI 층 웨이퍼의 결정 배향을 표시하는 기준 위치를 구비한 SOI 층 웨이퍼를 형성하고, 기준 ID 마크가 기준 위치에 따라 정렬되는 베이스 웨이퍼를 SOI 층 웨이퍼의 절연층면에 접합하는 단계들을 포함한다.
도 1은 본 발명의 제1실시예에 따른 반도체 웨이퍼를 부분적으로 도시한 투시도.
도 2는 반도체 웨이퍼 상에 ID 마크를 형성하는 장비를 도시한 블럭도.
도 3a 내지 3c는 본 발명의 제1 실시예에 따른 반도체 웨이퍼를 제조하는 방법을 도시한 투시도.
도 4a 내지 4c는 본 발명의 제1 실시예에 따른 ID 마크가 형성된 반도체 웨이퍼의 경사 윤곽을 부분적으로 도시한 도면.
도 5는 본 발명의 제2 실시예에 따른 반도체 웨이퍼를 부분적으로 도시한 투시도.
도 6은 제2 실시예의 표시 시간과 비교예를 도시한 표.
도 7은 제2 실시예의 비교예에 따른 웨이퍼의 경사 외곽 형상을 찾는 기술을 설명하는 도면.
도 8은 제2 실시예의 변형예 1에 따른 ID 마크 판독 시험 결과를 도시한 표.
도 9는 반도체 웨이퍼 외주를 따라 형성된 경사 외곽 및 그 경사 외곽 상의ID 마크를 단면도.
도 10은 본 발명의 제3 실시예에 따른 노치의 각 측면에 ID 마크를 갖는 반도체 웨이퍼를 부분적으로 도시한 투시도.
도 11은 제3 실시예의 비교예에 따른 노치의 우측에 ID 마크를 갖는 반도체 웨이퍼를 부분적으로 도시한 투시도.
도 12는 도 11의 ID 마크를 생성하는데 걸린 시간을 도시한 표.
도 13은 본 발명의 제4 실시예에 따른 SOI 웨이퍼를 도시한 평면도.
도 14는 도 13의 SOI 웨이퍼 상에 형성된 노치를 도시한 투시도.
도 15는 SOI 웨이퍼의 매립 산화막 상에 표시를 형성하기 위해 레이저 빔을 사용할 때 발생하는 문제를 도시한 단면도.
도 16은 제4 실시예의 변형예에 따른 SOI 웨이퍼의 경사 외곽 상에 형성된 ID 마크를 도시한 도면.
도 17은 본 발명의 제5 실시예에 따른 반도체 웨이퍼의 제1 주평면을 도시한 평면도.
도 18은 도 17의 웨이퍼의 경사 외곽 상에 형성된 기준 ID 마크를 도시한 확대 평면도.
도 19는 L형 유도 셀을 구비하고 기준 ID 마크로서 작용하는 2차원 매트릭스 코드를 도시한 확대 평면도.
도 20은 본 발명의 제5 실시예에 따른 반도체 웨이퍼 제조 장비를 도시한 블럭도.
도 21은 도 20의 장비로 달성되는 반도체 웨이퍼 제조 방법을 도시한 흐름도.
도 22a는 반도체 장치 제조 공정에서 관측되는 웨이퍼의 회전각을 도시한 평면도.
도 22b는 디스플레이에 디스플레이되는 도 22a의 웨이퍼의 라우에 영상을 도시한 도면.
도 23a는 회전적 보정 후의 도 22a의 웨이퍼의 회전각을 도시한 평면도.
도 23b는 도 23a의 웨이퍼의 라우에 영상을 도시한 도면.
도 24는 도 23a의 웨이퍼 상에 형성된 기준 ID 마크를 도시한 평면도.
도 25는 제5 실시예의 변형예 1에 따른 반도체 웨이퍼를 도시한 평면도.
도 26은 제5 실시예의 변형예 1에 따른 직교 결정 배향선 사이에 기준 ID 마크를 갖는 반도체 웨이퍼를 도시한 평면도.
도 27은 제5 실시예의 변형예 2에 따른 반도체 웨이퍼를 도시한 평면도.
도 28은 도 27의 웨이퍼 외주에 형성된 기준 ID 마크를 도시한 확대 평면도.
도 29는 제5 실시예의 변형예 4에 따른 반도체 웨이퍼 제조 장비를 도시한 블럭도.
도 30a, 30b, 31a, 31b는 제5 실시예의 변형예 5에 따른 마킹 유닛의 동작을 도시한 도면.
도 32는 제5 실시예의 변형예 6에 따른 반도체 웨이퍼 제조 장비의 마킹 유닛을 도시한 블럭도.
도 33은 도 32의 마킹 유닛에 의해 웨이퍼의 측면 상에 형성된 2차원 도트 매트릭스 기준 ID 마크를 도시한 도면.
도 34는 도 32의 마킹 유닛에 의해 웨이퍼의 측면 상에 형성된 오목한 기준 ID 마크를 도시한 도면.
도 35는 제6 실시예에 따라, 웨이퍼 상에 형성된 에치 피트로부터 반사된 광의 강도의 회전각 의존도를 측정 및 계산하고 웨이퍼 상에 배향 표시를 형성하는 장비를 도시한 블럭도.
도 36은 본 발명의 제6 실시예에 따른 반도체 웨이퍼 제조 방법을 도시한 흐름도.
도 37은 배향 판정 영역이 도 36의 방법에 따라 형성되는 웨이퍼를 도시한 투시도.
도 38은 도 36의 방법에 따라 생성된 배향 판정 영역을 갖는 웨이퍼를 도시한 투시도.
도 39a 및 39b는 도 38의 배향 판정 영역을 도시한 단면도 및 평면도.
도 40a 및 40b는 (100) 결정면에 형성되고 (111) 결정면 및 등가 결정면을 포함하는 제2 배향 결정면에 의해 정의된 에치 피트를 도시한 투시도 및 평면도.
도 41은 도 38의 배향 판정 영역의 하부에 형성된 에치 피트를 도시한 단면도.
도 42는 웨이퍼의 상이한 위치에 형성된 배향 판정 영역, 배향 판정 영역에 형성된 에치 피트의 형상, 에치 피트로부터 산란된 광의 강도 프로파일을 도시한도면.
도 43은 제6 실시예와 비교예에 따라 결정 배향을 찾는 측정 시간을 도시한 그래프.
도 44는 제6 실시예의 변형예 1에 따른 반도체 웨이퍼 제조 장비를 도시한 블럭도.
도 45는 제7 실시예의 반도체 웨이퍼 제조 장비를 도시한 투시도.
도 46은 본 발명의 제7 실시예에 따른 반도체 웨이퍼 제조 장비의 원리를 설명하는 도면.
도 47a은 COP로 지칭되는 결정 결함을 도시한 미세 영상.
도 47b는 BMD로 지칭되는 결정 결함을 도시한 미세 영상.
도 48은 도 45의 장비로 달성되는 반도체 웨이퍼 제조 방법을 도시한 흐름도.
도 49는 CZ 웨이퍼 및 어닐링된 웨이퍼 상에서 측정되는 산란광의 강도의 회전각 의존도를 도시한 그래프.
도 50은 제7 실시예 및 비교예에 따른 웨이퍼 결정 배향의 판정을 위한 시간을 도시한 그래프.
도 51은 제8 실시예에 따른 반도체 웨이퍼 제조 장비를 도시한 투시도.
도 52a 및 52b는 제8 실시예에 따른 검출 유닛을 도시한 단면도 및 하부도.
도 53 및 54는 컴퓨터로 계산된 산란광의 회전각 의존도를 도시한 그래프.
도 55a는 평행 광속과 광검출기 사이의 거리(dL) 및 광검출기와 웨이퍼 사이의 거리(dW)의 관계를 도시한 도면.
도 55b는 검출 효율을 향상시키기 위한 dL/dW의 최적값을 도시한 그래프.
도 56은 제8 실시예에 따른 반도체 웨이퍼 제조 방법을 도시한 흐름도.
도 57은 제8 실시예의 실험예에 따른 웨이퍼 샘플링 단계를 포함하는 반도체 웨이퍼 제조 과정을 도시한 도면.
도 58은 제8 실시예의 실험예에 따른 실험 장비를 도시한 투시도.
도 59는 도 58의 장비로 측정된 산란광의 강도 및 광검출기의 경사각을 도시한 그래프.
도 60은 광검출기의 경사각과 에치 피트로부터의 산란광 사이의 관계를 도시한 도면.
도 61은 제8 실시예와 비교예의 결정 배향 측정 시간 및 표시 시간을 도시한 그래프.
도 62a는 본 발명의 제9 실시예에 따른 SOI 웨이퍼를 도시한 투시도.
도 62b는 도 62a의 웨이퍼에 형성된 노치 및 기준 ID 마크를 도시한 확대도.
도 63a는 제9 실시예에 따른 베이스 웨이퍼를 도시한 투시도.
도 63b는 도 63a의 베이스 웨이퍼의 경사 외곽 상에 형성된 기준 ID 마크를 도시한 확대도.
도 64는 제9 실시예에 따른 베이스 웨이퍼를 제조하는 방법을 도시한 흐름도.
도 65a는 제9 실시예에 따른 SOI 층 웨이퍼를 도시한 투시도.
도 65b는 도 65a의 SOI 층 웨이퍼를 도시한 단면도.
도 66은 제9 실시예에 따른 매립 산화막 및 SOI 층을 갖는 SOI 층 웨이퍼를 제조하는 방법을 도시한 흐름도.
도 67은 도 63a의 베이스 웨이퍼를 도 65a의 SOI 층 웨이퍼에 결합하여 제9 실시예에 따른 SOI 웨이퍼를 제조하는 방법을 도시한 흐름도.
도 68a는 제9 실시예의 변형예 1에 따른 SOI 웨이퍼를 도시한 투시도.
도 68b는 도 68a의 SOI 웨이퍼 상에 형성된 노치 및 선형 바코드를 도시한 확대도.
도 69a는 제9 실시예의 변형예 2에 따른 SOI 웨이퍼를 도시한 투시도.
도 69b는 69a의 SOI 웨이퍼의 베이스 웨이퍼의 노치 및 경사 외곽을 도시한 확대도.
도 70은 제9 실시예의 비교예에 따른 노치를 갖는 베이스 웨이퍼를 제조하는 방법을 도시한 흐름도.
도 71a는 도 70의 방법에 따라 형성된 SOI 웨이퍼를 도시한 투시도.
도 71b는 도 71a의 SOI 웨이퍼의 후면 외주에 형성된 표시를 도시한 확대도.
<도면의 주요부분에 대한 부호의 설명>
11 : 웨이퍼
14a 내지 14d : ID 마크
15 : 제품
12 : 경사 외곽
이하 첨부된 도면을 참조하여 본 발명의 다양한 실시예에 대해 설명하기로 한다. 동일 또는 유사 참조번호는 전체 도면에 걸쳐 동일 또는 유사 부분 및 구성요소에 이용되며 동일 또는 유사 부분 및 구성요소에 대한 설명은 생략 또는 간략화하기로 한다.
<제1 실시예>
도 1에서, 웨이퍼(11)는 웨이퍼(11) 외주를 따라 형성된 경사 외곽(bevel contour)(12), 웨이퍼(11)상에 형성된 제품(15), 경사 외곽(12)상에 형성된 ID 마크(14a 내지 14d)를 포함한다. ID 마크(14a 내지 14d)는 제품(15)의 특성, 제조 조건, 시험 결과와 같은 제품 데이타를 표시한다. 필요할 때마다 모든 제조 공정에서 웨이퍼(11)의 경사 외곽(12)에 ID 마크를 형성할 수 있으므로, 경사 외곽(12)의 ID 마크의 개수는 선택적이다. ID 마크는 예를 들면, 제품(15)의 로트(lot) 번호, 제조 번호, 기능 및 시험 결과를 포함할 수 있다.
웨이퍼(11)의 "외주"는 경사 외곽(12)이 형성된 영역, 제품(15)이 형성되지 않은 웨이퍼(11)의 표면 원주 영역, 웨이퍼(11)의 측면, 및 웨이퍼(11)의 후면 원주 영역을 포함한다. 제품(15)은 일련의 반도체 장치 제조 공정을 통해 웨이퍼(11)에 형성된 모든 제품이다. 예를 들면, 제품(15)은 웨이퍼(11)에 형성된 n 형 및 p 형 반도체 영역, 웨이퍼(11)상에 증착된(deposited) 절연체, 웨이퍼(11)상에 형성된 반도체 및 전도막, 및 막들을 선택적으로 제거함으로써 웨이퍼(11)에 형성된 패턴이다.
제품(15)은 고온의 청정 공기에서 웨이퍼(11)를 열산화시켜 형성된 열산화막, 예를 들면, CVD로 웨이퍼(11)상에 증착된 산화막 및 질화막과 같은 절연막, 웨이퍼(11)상에 도포되고 경화된(cured) 저항막, 포토리소그래피 공정에 의해 형성된(delineated) 저항 패턴, 저항 패턴을 마스크로 하여 절연막을 선택적으로 에칭하여 형성된 절연 패턴, 이온 주입 및 열확산에 의해 웨이퍼(11)상에 형성된 주어진 전도형 및 값의 반도체 영역 및 막일 수 있다. 제품(15)은 트랜지스터, 캐패시터, 및 금속 배선과 같은 반도체 장치, 또는 예를 들면, 증착, 불순물 주입, 패턴화 및 에칭에 의해 형성된 중간 제품일 수 있다.
ID 마크(14)는 웨이퍼(11)에 관한 데이타를 포함할 수 있다. 예를 들면, ID 마크(14)는 단결정 잉곳 리프팅(ingot lifting), 슬라이스화(slicing) 및 랩핑(lapping)에 대한 데이타를 포함하는 웨이퍼(11)의 제조 이력, 웨이퍼(11)의제조 조건 및 웨이퍼(11)의 특성 및 특징을 포함할 수 있다. ID 마크(14)는 웨이퍼(11)의 주평면의 결정 배향(crystal orientation)을 표시하기 위해 웨이퍼(11)상의 특정 위치에 형성된 기준 ID 마크일 수 있다. 기준 ID 마크는 제5 내지 제9 실시예에서 상세하게 설명하기로 한다.
ID 마크(14)는 문자, 숫자, 선형 코드 또는 2차원 코드로 구성될 수 있다. 본 발명의 제1 실시예에서, ID 마크는 특별한 언급이 없으면 2차원 코드이다. 2차원 코드는 예를 들면, 각각이 5㎛ 폭 및 0.5㎛ 높이인 도트(dot)로 구성된다. 2차원 코드는 웨이퍼(11) 및 제품(15)에 관한 데이타를 표시하기 위한 8 x 32 도트 또는 16 x 16 도트의 매트릭스일 수 있다. 2차원 코드는 예를 들면, 100 내지 200 ㎛ 폭 및 50 내지 100 ㎛ 길이로 매우 작으므로, 인간의 눈으로는 판독할 수가 없다. 그러므로, ID 마크(14)는 판독 장치로 판독된다.
ID 마크(14)를 생성하고 판독하기 위해서, 웨이퍼(11)에 기준 위치를 제공한다. 도 1에서, 기준 위치는 웨이퍼(11)의 외주에 형성된 노치(notch)(13)이다. 노치(13)는 웨이퍼(11)의 결정 배향을 표시한다. ID 마크(14)는 경사 외곽(12)상에 있고, 웨이퍼(11)가 웨이퍼 카세트 안에 다른 웨이퍼와 수납될 때, 웨이퍼상의 ID 마크는 차례대로 판독될 수 있다.
도 2에서, 반도체 웨이퍼(11)에 ID 마크(14)를 형성하는 장비는 He-Ne 레이저(55), 광학 렌즈(56), 및 CCD 카메라(57)를 구비한다. He-Ne 레이저(55)는 He-Ne 레이저 빔을 웨이퍼(11)의 경사 외곽(12)에 방출한다. He-Ne 레이저 빔은 가우시안(Gaussian) 에너지 분포를 갖는다. 광학 렌즈(56)는 He-Ne 레이저 빔을 경사외곽(12)의 표면상 및 상방에 집속한다. CCD 카메라(57)는 경사 외곽(12)으로부터 반사된 광을 모니터한다.
웨이퍼(11)상에 반도체 장치를 제조하는 방법에 대해 설명하기로 한다.
(1) 도 3a에 도시된 바와 같이, 제1 제조 공정에서, ID 마크(14a)는 웨이퍼(11)의 경사 외곽(12)에 형성된다. ID 마크(14a)는 예를 들면, 웨이퍼 식별 번호 및 특성, 제조 장소, 제조 개시일, 제조 공정, 및 웨이퍼(11)에 형성된 제품(15)의 책임자를 표시한다. ID 마크(14a)는 예를 들면, 노치(13)의 우측 모서리로부터 100㎛에 위치한다. ID 마크(14a)는 실제로 경사 외곽(12)의 표면을 광학 시스템을 통과한 레이저 빔 펄스로 국소적으로 용융시켜 형성된 도트의 매트릭스이다.
(2) ID 마크(14a)에 저장된 데이타에 기초하여, 일련의 제조 공정이 개시된다. 예를 들면, 산화 공정이 먼저 수행되고, 다음 마스크막을 형성하기 위해 화학적 증착(CVD) 공정이 따른다. 각 웨이퍼의 마스크막의 두께가 측정된다(웨이퍼는 다발로 처리된다). 측정된 각 웨이퍼의 두께는 호스트 컴퓨터에 저장된다. 도 3b에서, 동시에, 측정된 두께는 ID 마크(14a)에 인접한 ID 마크(14b)로서 표시된다(imprinted).
관련 기술에 따르면, 웨이퍼는 웨이퍼 다발에서 표본을 뽑아 표본 웨이퍼의 막두께가 측정되고, 이 측정된 두께가 호스트 컴퓨터에 그 다발의 통상 막두께로 저장된다. 즉, 관련 기술은 표본 웨이퍼의 막두께를 웨이퍼 다발의 대표 막두께로 사용한다. 다발속의 웨이퍼는 그 막두께에 있어서 편차가 있다. 이 편차를 흡수하기 위해서, 관련 기술은 웨이퍼 다발에 수행될 다음 공정에 대한 제조 조건을 설정할 때 대표 막두께에 실험적 값을 가산한다.
(3) 웨이퍼(11)의 마스크 막은 저항막을 사용하여 패턴화되고 건식 에칭으로 처리된다. 건식 에칭 장비 판독기는 ID 마크(14a, 14b)를 판독한다. 형성될 패턴 및 ID 마크(14a, 14b)로부터 판독된 마스크막의 형태 및 두께에 따라, 건식 에칭 장비는 웨이퍼(11)에 대해 최적의 에칭 조건을 결정한다.
(4) 웨이퍼(11)는 수회 세척되고, 웨이퍼(11)의 제1 주평면은 홈을 형성하기 위해서 선택적으로 에칭되고, 홈은 웨이퍼(11)상에 소자 분리 영역을 형성하기 위해 CVD막으로 채워진다.
이온 주입 공정이 웨이퍼 상에 웰을 형성하기 위해 수행되고, 트랜지스터 공정이 웨이퍼(11)상에 수행된다. 게이트 절연막 및 게이트 전극이 웨이퍼(11)에 형성된다. 도 3c에서, 마스크 형성 공정에서처럼, 게이트 전극 형성 공정은 ID 마크(14b)에 인접한 ID 마크(14c)를 형성한다. ID 마크(14c)는 예를 들면, CVD에 의해 생성된 전극의 두께를 표시한다. 전극의 두께는 웨이퍼(11)의 에칭 시간을 제어하기 위해 건식 에칭 공정으로 피드백된다.
(5) 소스/드레인 형성 공정이 웨이퍼(11)에 수행되고, ID 마크(14d)가 ID 마크(14c)에 인접하게 형성된다. ID 마크(14d)는 예를 들면, 보호 산화막의 두께를 표시하고 웨이퍼(11)에 대한 최적의 이온 주입 조건을 찾는데 사용된다. 이 정보는 웨이퍼(11)의 트랜지스터 특성을 균일하게 하는데 유용하다.
(6) 만약 웨이퍼(11)에 습식 에칭 공정이 필요하다면, 건식 에칭 공정에서처럼, 막두께 데이타를 포함하는 ID 마크가 경사 외곽(12)에 형성된다. ID 마크는 균일한 최종 형태를 제공하기 위해 웨이퍼(11)에 대한 특정 에칭 시간을 설정하는데 사용된다.
이 방식에서, 다양한 공정에서 형성된 제품에 관한 데이타를 포함하는 복수의 ID 마크(14a 내지 14d)가 예를 들면, 100 ㎛ 간격으로 연속적으로 웨이퍼(11)의 경사 외곽(11)에 형성된다. ID 마크중에서, 판독기는 최후의 데이타에 액세스하기 위해 노치(13)로부터 가장 우측의 ID 마크를 판독할 수 있다.
제조 공정은 직접 웨이퍼(11)에 ID 마크를 형성한다. 그후에, 다음 제조 공정은 ID 마크를 판독하고, 다발속의 웨이퍼 중에서 제조 편차를 최소화하기 위해서, 호스트 컴퓨터에 액세스하지 않고서 웨이퍼(11)에 대한 최적의 제조 조건을 설정한다. ID 마크(14a 내지 14d)는 노치(13)에 대해 45도, 90도 또는 180도 위치에 형성될 수 있다. 모든 위치에서, ID 마크는 일정 간격으로 되어 있어야 한다.
관련 기술에 따르면, 단일 표시는 대량의 데이타를 관리하는데 사용된다. 이러한 단일 표시는 판독하는데 긴 시간이 요구된다. 한편, 제1 실시예는 단일 제조 공정을 표현하도록 ID 마크를 형성하여 ID 마크의 판독 시간을 줄인다.
제1 실시예에 따른 반도체 웨이퍼 상에 ID 마크를 형성하는 방법은 도 4a 내지 도 4c를 참조하여 설명하기로 한다.
(1) 방법은 일련의 반도체 장치 제조 공정의 개시로써 수행된다. 도 4a에서, 경사 외곽은 웨이퍼(16)의 제품 형성 영역보다 큰 거친 부분(17)을 갖는다. 경사 외곽의 거친 부분(17)은 각각 예를 들면, 0.2 ㎛ 크기이고 0.2 ㎛ 높이이다.
(2) 도 4b에서, He-Ne 레이저 빔(18)은 웨이퍼(16)의 경사 외곽 상에 방출된다. He-Ne 레이저 빔(18)은 가우시안 에너지 분포를 갖고 경사 외곽의 표면 상방에 집속한다. 레이저 빔(18)은 거친 부분(17)을 용융시킨다. 용융된 거친 부분은 경사 외곽 표면을 평평하게 하기 위해 재결정화된다.
(3) 도 4c에서, He-Ne 레이저 빔(19)은 경사 외곽 표면을 향해 방출된다. He-Ne 레이저 빔(19)은 가우시안 에너지 분포를 갖고 경사 외곽 표면을 용융시키기 위해 그 위에 집속한다. 용융된 경사 외곽 표면은 예를 들면, 5 ㎛의 크기와 예를 들면 0.5 ㎛ 의 높이를 갖는 도트(20)를 형성하기 위해 재결정화된다. 주어진 수의 이러한 도트(20)는 2차원 ID 마크를 구성하도록 형성된다. ID 마크는 8 x 32 도트 또는 16 x 16 도트로 구성될 수 있다.
ID 마크를 판독하기 위해서, 광은 웨이퍼(16)의 경사 외곽을 향해 방출된다. 경사 외곽으로부터의 반사광은 CCD 카메라(57)로 모니터링되고, 최대 반사광량이 관측되는 위치가 ID 마크 위치로서 판정된다. 이 위치에서, ID 마크의 도트(20)가 판독된다.
ID 마크가 웨이퍼 상에 기준 노치에 대해 형성되어야 한다면, ID 마크를 판독할 때 노치는 예를 들면, 레이저 빔 및 CCD 카메라(57)를 사용하여 먼저 위치가 발견 되어야 한다. 노치의 위치를 찾은 후에, CCD 카메라(57)는 ID 마크를 판독하기 위해서 노치로부터 ID 마크까지 이동되어야 한다. 이 경우, 노치는 ID 마크를 형성하고 판독하는데 필요하다.
이러한 성가진 작업을 피하기 위해서, 제1 실시예에 따른 ID 마크를 형성하는 방법은 웨이퍼의 경사 외곽상의 ID 마크 형성 영역을 평평하게 하고 이 평평하게된 영역에 ID 마크로서 작용하는 도트를 형성한다. 평평화된 영역은 ID 마크가 빨리 찾아질 수 있게 한다. 이러한 ID 마크를 형성하는 방법은 주어진 제조 공정 중에 거친 부분이 형성된 웨이퍼의 표면 또는 기준 노치가 없는 웨이퍼에, 용이하게 인식가능한 ID 마크를 형성할 수 있다. 이러한 ID 마크를 형성하는 방법은 반도체 장치 제조 공정에서 ID 마크 판독 시간을 줄이는데 효과적이다.
제1 실시예에 따르면, 각 부분의 제조 장비가 ID 마크를 판독하고, 다음 공정을 위한 처리 조건을 융통성있게 설정하기 위해 공정 데이타가 신속하게 피드포워드된다. 이로써 각 웨이퍼로부터 제조된 반도체 장치의 특성이 균일하게 된다. 제1 실시예에 따른 ID 마크는 개발 단계에 있는 실험적 공정에 대한 적절한 조건을 설정하는데 유용하여, 공정이 실제 제조 라인에서 신속하게 이용될 수 있다.
(제1 실시예의 변형예 1)
제1 실시예는 각 웨이퍼 상에 ID 마크를 연속적으로 형성하고 ID 마크를 선택적으로 판독한다. 제1 실시예의 변형예 1은 제1 ID 마크(14a)에 포함된 데이타를 이후 형성될 다른 ID 마크(14b 내지 14d, 등)에 부가한다. 즉, 변형예 1은 제1 제조 공정에서 웨이퍼 상에 제1 ID 마크를 형성하고 제2 제조 공정에서 웨이퍼 상에 제2 ID 마크를 형성하는데, 제품에 관한 데이타를 포함하는 제1 ID 마크는 제1 제조 공정에서 형성되고, 제2 ID 마크는 제1 ID 마크에 인접하게 형성되고 제1 제조 공정후에 형성된 제품에 관한 데이타는 물론 제1 ID 마크에 포함된 데이타도 포함한다.
변형예 1은 도 1을 참조하여 설명하기로 한다. ID 마크(14a)는 노치(13)의 우측에 생성된다. 제조 공정은 웨이퍼(11)에 수행되고 막두께가 측정된다. ID 마크(14a)에 포함된 데이타는 물론 막두께를 표시하는 ID 마크(14b)는 ID 마크(14a)의 우측에 생성된다. 모든 부분의 제조 장비는 최종 데이타를 포함하는 ID 마크로서 경사 외곽(12)에 최우측 ID 마크를 액세할 것이다.
제1 실시예에 따르면, ID 마크(14a 내지 14d)는 개별 데이타를 포함하므로, 각 ID 마크는 도트의 작은 매트릭스일 수 있다. 변형예 1에 따르면, 각 ID 마크는 각 ID 마크가 모든 데이타를 포함해야 하므로 도트의 큰 매트릭스로 구성된다. 변형예 1은 단일 ID 마크로부터 모든 데이타를 검색하는데 유리하다.
(제1 실시예의 변형예 2)
제1 실시예의 변형예 2는 제조 라인에서 웨이퍼의 수납 및 공급을 관리하기 위해서 반도체 웨이퍼 상에 형성된 ID 마크를 이용한다. LSI 제조 라인은 얕은 트렌치 분리(STI) 구조를 형성하는 소자 분리 공정, 게이트 형성 공정, 콘택트 형성 공정, 캐패시터 형성 공정 및 배선 공정을 포함한다.
LSI 제조 라인에서 웨이퍼를 관리하는 것은 도 1을 참조하여 설명하기로 한다. 웨이퍼 식별 번호는 갖는 ID 마크(14a)는 웨이퍼(11)상에 형성된다. 웨이퍼(11)는 산화 공정, CVD 공정, 및 STI 마스크 형성 공정을 거친다. STI 마스크 형성 공정은 예를 들면, 마스크막 두께를 표시하는 ID 마크(14b)를 형성한다. ID 마크(14b)는 웨이퍼(11)에 대한 최적의 에칭 조건을 설정하기 위해서 반응성 이온 에칭(RIE)에 의해 판독된다.
웨이퍼(11)는 STI 홈을 형성하고 절연막으로 홈을 메우기 위해서 실리콘(Si) 에칭 공정, 산화 공정 및 매립 공정을 연속적으로 거친다. 화학 기계적 연마(CMP) 공정 이전에, 연마될 산화막의 두께가 측정되고, 측정 막두께를 표시하는 ID 마크(14c)가 웨이퍼(11)상에 형성된다. ID 마크(14c)에 따라, CMP 공정을 수행하기 위한 최적 연마 시간이 결정된다.
그후에, 웨이퍼(11)는 웨이퍼(11)상에 STI 구조를 완성하기 위해서 세척된다. 이 때, 웨이퍼(11)에 형성되고 수행된 마스크 및 공정에 관한 데이타를 포함하는 웨이퍼(11)의 이력을 표시하는 ID 마크(14d)가 경사 외곽(12)에 생성된다. 그후에, 웨이퍼(11)는 수납된다. 수납된 웨이퍼는 필요할 때 다음 공정에 공급된다. 수납된 웨이퍼(11)는 그 위에 생성된 ID 마크(14d)에 따라 관리된다.
다른 ID 마크가 웨이퍼(11)상에 게이트를 형성한 후에 웨이퍼(11)상에 형성될 수 있다. 이 ID 마크는 예를 들면, 게이트 형성전의 웨이퍼(11)에 관한 마스크, 처리 조건, 시험 결과를 표시한다. 웨이퍼는 반도체 장치에 대한 요구를 유연하게 만족시키기 위해 ID 마크에 따라 관리된다.
(제1 실시예의 변형예 3)
제1 실시예의 변형예 3은 웨이퍼로부터 생산된 반도체 칩상에 ID 마크를 형성하고 ID 마크에 따라 칩을 관리한다. 일련의 웨이퍼 공정이후에, 허용칩과 불허용 칩을 분리하기 위해서 칩 검사 공정이 수행된다. 웨이퍼를 칩으로 절단하기 전에, 변형예 3은 웨이퍼상의 모든 칩에 ID 마크를 형성한다. 이 ID 마크는 제1 실시예, 및 변형예 1 및 2에 따라 형성된 ID 마크(14a 내지 14d)에 포함된 정보, 웨이퍼 상의 칩의 위치 및 칩의 시험 결과를 포함한다.
웨이퍼를 칩으로 절단하면, 웨이퍼 처리 데이타, 웨이퍼 상의 칩 위치, 및 개별 칩의 칩 시험 결과를 저장하는 것이 어렵다. 이러한 데이타없이는 칩에서 발생할 수 있는 모든 오류를 분석하기가 어렵다.
변형예 3은 웨이퍼가 칩으로 절단되기 전에 웨이퍼의 각 칩상에 모든 이러한 데이타를 포함하는 ID 마크를 형성한다. 칩 상의 ID 마크는 칩을 관리하고 시장에 나왔을 때 칩에서 발생할 수 있는 모든 오류를 분석하는데 사용된다.
(제1 실시예의 변형예 4)
제1 실시예에 따른 ID 마크 형성 방법은 일련의 반도체 장치 제조 공정의 개시에서 도트로 구성된 ID 마크를 형성한다. ID 마크를 형성하는 방법은 반도체 장치 제조 공정동안 웨이퍼에 ID 마크를 형성할 수 있다.
도 4a 내지 4c에서, 웨이퍼(16)는 웨이퍼(16)의 표면 상에 각각이 예를 들면, 0.2 ㎛ 크기이고 0.2 ㎛ 높이인 요철을 형성하도록 주어진 반도체 장치 제조 공정동안 에칭된다. He-Ne 레이저빔(18)은 웨이퍼(16)의 표면 상방에 집속된 He-Ne 레이저빔(18)으로 웨이퍼(16)의 표면 상에 방출되어, 요철의 한정된 영역을 평평화한다. 웨이퍼(16)의 표면 상에 집속된 He-Ne 레이저 빔(19)은 평평화된 영역의 도트로 구성된 ID 마크를 형성하기 위해 방출된다.
이 방식에서, ID 마크 형성 방법은 웨이퍼 상의 영역을 거칠게하고 평평화하여 주어진 반도체 장치 제조 공정동안 평평화된 영역에 도트로 구성된 ID 마크를 형성한다.
(제2 실시예)
제1 실시예 및 변형예들은 구체적으로 ID 마크가 형성되는 웨이퍼의 경사 외곽의 위치를 규정하지 않는다. ID 마크는 때때로 웨이퍼의 경사 외곽의 최외곽부에 형성되어야 한다. ID 마크가 웨이퍼 상에 형성된 제품에 근접하면, ID 마크는 반도체 장치 제조에서 자주 수행되는 CMP 공정동안 삭제될 수 있다. CMP 공정에 의한 삭제를 방지하기 위해서, ID 마크는 웨이퍼의 경사 외곽의 최외곽부에 형성되어야 한다. 본 발명의 제2 실시예는 웨이퍼의 경사 외곽 상에 형성될 ID 마크의 위치 및 수에 관한 것이다.
도 5에서, 웨이퍼(21)는 웨이퍼(21)의 외주를 따라 연장된 경사 외곽(22)상에 형성된 노치(23)를 갖는다. 기준으로 작용하는 노치(23)에 대해, 동일한 내용을 갖는 3개의 ID 마크(24a 내지 24c)가 경사 외곽(22)에 형성된다. 각 ID 마크는 30㎛ x 140㎛의 장방형 형태이다. ID 마크(24a 내지 24c)는 각각 수직 및 수평 방향으로 30㎛씩 서로 이격되어 있다. 웨이퍼(21)에 형성된 제품(25)에 근접한 ID 마크(24c)가 삭제되어도, 웨이퍼(21)의 모서리에 가장 근접한 ID 마크(24a)는 판독가능하게 남아있을 것이다.
ID 마크를 형성할 때, 제2 실시예는 경사 외곽(22)상의 ID 마크 형성 영역을 검출하기 위해서 예를 들면, 레이저 변위 게이지(gauge) 또는 광반사를 이용한다. 즉, 제2 실시예는 먼저 경사 외곽(22)에서 노치(23)를 찾고 경사 외곽(22)의 형태를 정밀하게 측정하지는 않는다. 결국, 제2 실시예는 단 2초내에 경사 외곽(22)상의 ID 형성 영역을 검출할 수 있다. 이 ID 마크 형성 영역에서, 제2 실시예는 서로 수평 및 수직적으로 이격된 동일한 ID 마크(24a 내지 24c)를 형성한다. 제2 실시예는 20초의 ID 마크 형성 시간과 총 36초의 표시 시간을 필요로 한다.
제2 실시예는 경사 외곽 상에 ID 표시를 형성할 때 웨이퍼의 경사 외곽의 형태를 정확하게 측정할 필요가 없으므로, 표시 시간이 짧아진다. 보다 상세하게는, 제2 실시예는 후술한 비교예의 표시 시간보다 반으로 할 수 있다.
(제2 실시예의 비교예)
ID 마크가 CMP 공정동안 삭제되지 않도록 가능하면 웨이퍼의 모서리에 근접하게 ID 마크를 형성하는 것이 바람직하다. 이를 위해, 비교예는 웨이퍼의 경사 외곽을 정밀하게 측정하고 가능한 한 웨이퍼의 모서리에 근접하게 ID 마크 형성 레이저 빔을 유도한다.
비교예는 도 7을 참조하여 설명하기로 한다. 웨이퍼(26)는 웨이퍼단 상에 설치되고 노치는 웨이퍼 상에서 검출된다. 웨이퍼(26)의 경사 외곽(27)의 형태는 경사 외곽(27)상에 방출된 광에 의해 탐지된다. 경사 외곽(27)상에서, 거의 평평한 영역(28)이 탐지된다. 영역(28)을 찾기 위해서, 경사 외곽(27)이 긴 시간 동안 정밀하게 측정되어야 한다. 도 6에 도시된 것처럼, 비교예는 경사 외곽(27)의 형태를 측정하는데 60초[거의 평평한 영역(28)을 찾는데 걸리는 시간 포함], 웨이퍼(26)상에 ID 마크를 형성하는데 6초를 필요로 한다. 또한, 비교예는 웨이퍼를 시험하는데 2초 및 웨이퍼를 이송하는데 4초 걸린다. 비교예는 한 웨이퍼에 ID 마크를 형성하는데 총 80초가 걸린다. 대부분의 시간은 경사 외곽(27)의 형태를 측정하는데 허비한다.
한편, 제2 실시예는 웨이퍼의 경사 외곽의 형태를 측정하는데 고도의 기술 또는 고도의 장비를 요구하지 않으므로, ID 마크 형성 시간이 짧아진다.
(제2 실시예의 변형예1)
제2 실시예의 변형예 1는 제2 실시예의 3개의 표시 대신에 2개의 ID 마크를 형성한다. 2 개의 ID 마크를 형성하면 웨이퍼 당 ID 마크 형성 시간을 36초(3개의 ID 마크)에서 30초로 감소시킨다. 변형예 1의 문제는 2개의 ID 마크가 ID 마크의 최소한 하나를 올바로 판독하는 것을 보장하기에 충분한가이다. 이를 시험하기 위해서, 12개는 3개의 ID 마크가 있고 12개는 2개의 ID 마크가 있는 24개의 웨이퍼가 마련되었다.
각각의 3-ID-마크 웨이퍼상의 3개의 ID 마크는 서로 수평 및 수직 방향으로 30 ㎛씩 이격되어 있다. 각각의 2-ID-마크 웨이퍼상의 2개의 ID 마크는 서로 수평 및 수직 방향으로 50 ㎛씩 이격되어 있다.
이 웨이퍼로부터, 트렌치 DRAM이 생성되었다. 비트라인 형성 공정 이후에, 웨이퍼는 ID 마크 판독 시험을 거쳤다. 시험 결과는 도 8에 도시되어 있다.
도 8에서, 열(column) "판독 결과"는 성공적인 ID 마크 판독에 대해 동그라미이고 비성공적인 ID 마크 판독에 대해 십자이다. 열 "판독 위치"는 성공적으로 판독된 ID 마크의 위치에 해당하는 번호를 나타낸다. 번호 "1"은 웨이퍼 모서리에 가장 근접한 ID 마크를 나타낸다. 번호가 증가하면, 해당 ID 마크는 웨이퍼 모서리로부터 멀어진다. 시험된 웨이퍼는 3개의 ID 마크를 갖는 웨이퍼 1 내지 12 및 2개의 ID 마크를 갖는 웨이퍼 13 내지 24로서 1 내지 24로 번호를 부여하였다.
도 8의 시험 결과에 나타난 것처럼, 최외곽 ID 마크는 대부분의 웨이퍼에서 판독가능하다. 이는 웨이퍼의 경사 외곽의 형태를 정밀하게 측정하지 않고 형성되어도 ID 마크가 충분히 판독가능함을 나타낸다. 웨이퍼의 경사 외곽의 형태를 대략 검출하고 경사 외곽에 복수의 ID 마크를 형성하여 모든 제조 공정에서 최소한 하나의 ID 마크가 판독가능하게 된다.
(제2 실시예의 변형예 2)
도 9에서, 웨이퍼(31)는 웨이퍼(31)의 제1 주평면(29)에 근접한 제1 경사 외곽(32a)과 웨이퍼(31)의 제1 주평면(29)에 대향하는 제2 주평면(30)에 근접한 제2 경사 외곽(32b)으로 구성된 경사 외곽(32)을 갖는다. 동일한 데이타를 갖는 ID 마크(33a, 33b)가 제1 및 제2 경사 외곽(32a, 32b)에 각각 형성된다. 즉, 변형예 2는 웨이퍼(31)의 표면 및 후면 외주 부분에 동일한 ID 마크(33a, 33b)를 각각 형성한다. 제1 주평면(29)은 반도체 장치가 형성되는 웨이퍼(31)의 표면이고, 제2 주평면은 웨이퍼(31)의 후면이다.
변형예 2는 웨이퍼의 경사 외곽을 복수의 영역으로 분할하고 분할된 경사 외곽에 동일한 ID 마크를 각각 형성한다. 웨이퍼(31)의 표면(29)상의 ID 마크(33a)가 CMP 공정 도중에 삭제되어도, 웨이퍼(31)의 후면(30)의 ID 마크(33b)는 판독을 위해 잔존해 있다. 결국, 변형예 2는 ID 마크 형성 및 판독 시간을 줄여서 생산성을 높인다.
(제3 실시예)
도 10에서, 웨이퍼(34)는 기준 위치(36) 및 기준 위치(36)의 양측에 형성된ID 마크(37, 38)를 갖는다. 기준 위치(36)는 웨이퍼(34)의 결정 배향을 표시하는 물체 또는 표시이다. 기준 위치(36)는 예를 들면, 배향 플랫, 노치 또는 표시이다. 도 10에서, ID 마크(37)는 웨이퍼 제조자에 의해 형성된 제조 번호이고, ID 마크(38)는 장치 제조자에 의해 형성된 표시이다. ID 마크(37, 38)는 각각 기준 위치(노치)(36)의 좌우측에 형성된다.
도 11에서, 비교예에 따른 웨이퍼(34)는 기준 위치로서 작용하는 노치(36) 및 노치(36)의 동일측에 형성된 ID 마크(39,40)를 갖는다. ID 마크(39,40)는 웨이퍼 제조자 및 장치 제조자에 의해 각각 형성된다.
도 11의 비교예와 비교하면, 도 10의 제3 실시예는 ID 마크 판독시간을 줄일 수 있다. 이 이유를 이하에서 설명하기로 한다.
도 11에서, 노치(36)의 동일측에 형성된 ID 마크(2차원 코드)(39,40)는 각각 수직 길이가 약 50 ㎛이고 수평 길이가 약 150 ㎛이다. ID 마크(39,40)는 다른 마킹 유닛에 의해 다른 상황에서 형성되었기 때문에 서로 떨어져 있다. ID 마크를 판독하는 판독기는 약 300 ㎛의 시야를 갖는다. 판독기가 기준 위치로서 작용하는 노치(36)와 관련되어 설정될 때, 제2 ID 마크(40)는 판독기의 시야 밖으로 이동한다. 제2 ID 마크(40)를 판독하기 위해서, 판독기는 초기에 설정된 위치로부터 이격되어야 한다.
도 12에서, 제1 ID 마크(39)의 총 판독 시간은 기준 위치 검출 시간 및 판독 시간을 포함한다. 기준 위치 검출 시간 및 판독 시간에 추가하여, 제2 ID 마크(40)의 총 판독 시간은 총 판독 시간을 상당히 늘리는 100 msec의 카메라 이동시간을 포함한다.
제3 ID 마크가 제1 및 제2 ID 마크의 삭제로 인해 형성되면, 카메라는 제3 ID 마크를 판독하기 위해 더 이동되어야 한다. 이는 총 판독 시간을 더 늘린다.
웨이퍼 제조자 ID 마크(37) 및 장치 제조자 ID 마크(38)를 도 10에 도시된 것처럼 기준 노치(36)의 양측에 형성하는 것은 ID 마크를 판독하기 위한 카메라의 이동을 최소한 한번 감소시켜 총 판독 시간을 감소시킨다.
제3 실시예는 생산성을 증가하기 위해 제조 공정동안 ID 마크 판독 시간을 감소시킨다. 즉, 제3 실시예는 작업성을 개선하기 위해 ID 마크 판독기의 시야 조정 시간을 최소화한다. 기준 위치를 찾은 후에, 판독기는 제1 ID 마크 대신에 제2 ID 마크를 판독하도록 지시받는다. 이러한 경우에, 제3 실시예는 시야 조정 시간을 최소화하고 생산성을 개선하는데도 효과적이다.
제3 실시예에 따르면, 웨이퍼의 기준 위치의 양측에 형성된 ID 마크는 웨이퍼 및 장치 제조자 ID 마크이다. 이는 본 발명을 제한하지는 않는다. 예를 들면, 웨이퍼의 제조 이력을 표시하는 ID 마크는 웨이퍼의 기준 위치의 한측에 형성되고 제품의 제조 이력을 표시하는 다른 ID 마크는 기준 위치의 다른측에 형성될 수 있다.
(제3 실시예의 변형예)
제3 실시예의 변형예는 제3 실시예와 동일한 효과를 제공하기 위해서 웨이퍼의 표면 및 후면 각각에 웨이퍼 제조자 ID 마크(도 10의 37) 및 장치 제조자 ID 마크(도 10의 38)를 형성한다. 특히, 변형예는 새로운 효과를 제공하기 위해 웨이퍼제조자 ID 마크를 웨이퍼의 경사 외곽의 후면 상에 형성하고 경사 외곽의 표면에 장치 제조자 ID 마크를 형성한다.
최근의 반도체 장치 제조 라인은 많은 CMP 공정을 포함한다. CMP 공정은 웨이퍼 경사 외곽의 표면 상에 생성된 ID 마크를 쉽게 지운다. ID 마크가 일단 지워지면, 삭제된 ID 마크에 포함된 데이타가 판독불가이므로 동일한 표시를 다시 생성하기 어렵다.
이 문제를 해결하기 위해서, 변형예는 웨이퍼 제조자 ID 마크를 웨이퍼의 경사 외곽의 후면에 형성하여 ID 마크가 지워지기 어렵게 하고, 장치 제조자 ID 마크는 웨이퍼의 경사 외곽의 표면에 형성한다. 동시에, 두 ID 마크에 포함된 데이타는 호스트 컴퓨터에 저장된다. 장치 제조자 ID 마크가 제조 공정에서 삭제되면, 장치 제조자 ID 마크를 호스트 컴퓨터로부터 검색하기 위해 웨이퍼 제조자 ID 표시가 판독되고 웨이퍼에 장치 제조자 ID 마크를 다시 형성한다.
ID 마크의 삭제 문제를 해결하기 위해서, 장치 제조자 ID 마크는 웨이퍼의 경사 외곽의 표면 및 후면에 모두 형성될 수도 있다. 그러나, 이는 표시 시간을 두배로 하여 생산성을 떨어뜨린다. 그러므로, 장치 제조자 ID 마크가 삭제되면 장치 제조자 ID 마크를 검색하기 위해서 웨이퍼 제조자 ID 마크를 사용하는 것이 양호하다.
(제4 실시예)
도 13 및 14에서, 웨이퍼는 절연기(SOI) 웨이퍼상의 실리콘이고 단결정 실리콘 베이스 웨이퍼(base wafer)(42), 베이스 웨이퍼(42)의 주평면에 형성된절연층(45), 절연층(45)상에 형성된 단결정 실리콘층(41), 단결정 실리콘층(41)상에 형성된 제품(46), 베이스 웨이퍼(42)상에 형성된 ID 마크(44), 및 베이스 웨이퍼(42)의 경사 외곽 상에 형성된 노치(43)를 갖는다. ID 마크(44)는 최소한 제품(46)의 특성, 제조 조건, 및 시험 결과를 표시한다. 절연층(45)은 매립 산화막이다. 단결정 실리콘층(41)은 SOI 층이라 한다. 매립 산화막(45) 및 SOI층(41)은 베이스 웨이퍼(42)의 내부 영역에 형성되므로, 베이스 웨이퍼(42)의 주면의 외주는 노출된다. 노치(43) 둘레로 상대적으로 넓은 영역이 베이스 웨이퍼(42)상에 노출된다. ID 마크(44)는 노치(43) 근처에 베이스 웨이퍼(42)의 주평면상에 형성된다. SOI 웨이퍼 상에 반도체 집적 회로를 형성하기 위해서, 일련의 반도체 장치 제조 공정을 통해 다양한 제품(46)이 SOI층(41)상에 형성된다.
제4 실시예에 따른 SOI 웨이퍼 상에 ID 마크를 형성하는 방법을 설명하기로 한다. 200 ㎜ 지름의 SOI 웨이퍼가 마련되었다. 각각이 동일한 평면 형태를 갖는 SOI 웨이퍼는 베이스 웨이퍼(42), 매립 산화막(45), 및 SOI 층(41)을 갖는다. SOI 층(41)상에 저항 패턴을 형성하기 위해 포토리소그래피가 수행된다. 저항 패턴이 도 13의 SOI 층(41)의 형태를 갖는다. 저항 패턴은 KOH 용액으로 SOI 층(41)의 외주를 에칭하기 위한 마스크로서 사용된다. 이는 베이스 웨이퍼(42)의 외주의 매립 산화막(45)을 선택적으로 노출시킨다.
매립 산화막(45)은 ID 마크(44)가 형성된 영역을 포함하는 베이스 웨이퍼(42)의 외주를 선택적으로 노출시키기 위해 HF 용액으로 에칭된다. 저항 패턴이 제거되고 ID 마크(44)는 노치(43)에 근접하게 베이스 웨이퍼(42)상에 형성된다. ID 마크(44)는 각각의 깊이가 5㎛이고 지름이 30㎛이고 YAG 레이저 빔으로 생성되는 도트로 생성된다.
ID 마크(44)는 벌크 웨이퍼 상에 형성된 ID 마크처럼 판독된다. ID 마크(44)는 베이스 웨이퍼(42)에 형성되므로, ID 마크(44)를 구성하는 도트상에 비정상이 발생하지 않는다.
제4 실시예에 따르면, SOI 층(41) 및 매립 산화막(45)은 베이스 웨이퍼(42)를 에칭하여 부분적으로 제거된다. 대신에, 다른 크기를 갖는 웨이퍼가 도 13의 SOI 웨이퍼를 형성하기 위해 함께 결합될 수 있다. 결합된 웨이퍼간의 크기 차이는 베이스 웨이퍼(42)의 일부를 노출시키고, ID 마크(44)는 그 차이 영역에 형성된다. 예를 들면, 베이스 웨이퍼(42)로서 작용하는 노치있는 웨이퍼는 배향 플랫(orientation flat)을 갖는 웨이퍼 및 SOI 층(41)에 결합될 수 있다. 도 13의 SOI 웨이퍼는 SIMOX 방법에 의해 형성될 수 있다. 이 방법은 ID 마크(44)가 형성되는 베이스 웨이퍼(42)의 표시 영역을 보호하기 위해서 산소 이온을 베이스 웨이퍼(42)에 주입할 때 마스크판을 베이스 웨이퍼(42) 위에 놓는다.
제4 실시예는 ID 마크(44)를 형성하는 도트를 생성하기 위해서 SOI 층(41) 또는 산화막(45)이 존재하지 않는 베이스 웨이퍼(42)의 일부 위로 레이저 빔을 방출한다. 제4 실시예는 표준 벌크 웨이퍼와 같은 SOI 웨이퍼 상에 ID 마크를 형성할 수 있다.
(제4 실시예의 비교예)
도 15에서, SOI 층(49)은 SOI 웨이퍼를 구성하기 위해서 베이스 웨이퍼(47)상에 있는 매립 산화막(48)상에 있다. SOI 층(49)은 고속 MOS 트랜지스터를 그 위에 형성할 때 두께 1㎛ 이하로 형성된다. SOI 층(49)상에 방출된 레이저빔은 상대적으로 큰 도트(50)를 막(48) 아래에 생성하기 위해서 매립 산화막(48)에 의해 산란된다. 큰 도트(50)는 매립 산화막(48)을 벗겨내고 먼지(51)를 생성할 수 있는데, 이후의 장치 형성 공정에 영향을 미친다.
도 13 및 14의 제4 실시예에 따르면, SOI 층(41) 대신에 베이스 웨이퍼(42)상에 레이저 빔이 방출되어 비교예의 문제를 전혀 일으키지 않는다. 추가적인 공정없이, 제4 실시예는 저비용으로 SOI 웨이퍼 상에 ID 마크를 생성한다.
제4 실시예는 장치 공정에 영향을 주는 매립 산화막의 벗겨짐 또는 먼지 발생을 일으키지 않고서 표준 웨이퍼와 같은 SOI 웨이퍼 상에 ID 마크를 생성할 수 있다.
(제4 실시예의 변형예)
도 16에서, SOI 웨이퍼(52)는 예를 들면, 200㎜의 지름을 갖는다. 웨이퍼(52)는 경사 외곽(53a)을 갖는 베이스 웨이퍼를 포함한다. 경사 외곽(53a)상에, ID 마크(54)를 형성하기 위해서 각각 0.5 ㎛ 깊이 및 5 ㎛ 지름의 도트를 형성하기 위해서 YAG 레이저 빔이 방출된다. 시험에 따르면, ID 마크(54)는 비정상을 포함하지 않고 벌크 웨이퍼 상에 형성된 ID 마크와 같이 판독가능하고 인식가능하였다. SOI 웨이퍼(52)는 SIMOX 방법 및 결합 방법 중의 임의의 하나에 의해 제조된다.
(무노치 웨이퍼)
제1 내지 제4 실시예는 웨이퍼 상에 형성된 기준 노치 또는 배향 플랫에 따라 반도체 웨이퍼 상에 ID 마크를 형성하고 판독한다.
웨이퍼 상의 노치 또는 배향 플랫은 웨이퍼의 처리성 및 웨이퍼에 생성된 반도체 장치의 성능을 저하시킬 위험이 있다. 예를 들면, 노치 또는 배향 플랫은 리소그래피 공정동안 웨이퍼 상에 형성된 저항막의 두께 및 패턴 크기를 변화시킬 수 있다. 노치 또는 배향 플랫은 또한 스핀 에칭 공정 동안 웨이퍼상의 절연막의 에칭량을 변화시킬 수 있다. 게다가, 노치 또는 배향 플랫은 산화/LPCVD 장비의 웨이퍼 포트로 웨이퍼가 이송될 때 후크를 주의하여 방지해야 한다. 이는 웨이퍼 포트의 기준 위치와 웨이퍼의 기준 위치를 정렬하여 실행된다. 이를 위해, 산화/LPCVD 장비는 위치화 메카니즘을 구비해야하는데, 이는 산화/LPCVD 장비의 비용을 증가시킨다. 노치 또는 배향 플랫은 노치 주위에 열적 평형을 깨뜨리고 결함성 칩을 생성하는 싱귤라 점(singular point)으로서 작용한다.
노치에는 제조 공정 중에 먼지 및 저항과 같은 원하지 않는 물질이 쉽게 모인다. 노치로부터 이러한 물질을 제거하는 것은 어렵다. 이 물질들은 웨이퍼를 오염시키는 유동 입자가 될 수 있다. 노치 또는 배향 플랫은 웨이퍼에 형성될 제품에 영향을 미치고 웨이퍼로부터 형성될 허용가능한 칩의 수를 감소시킨다. 이 방식으로, 노치 또는 배향 플랫은 여러 문제를 일으킨다.
그러나, 웨이퍼상의 노치 또는 배향 플랫은 웨이퍼의 결정 배향을 식별하는 중요한 역할을 하고, 결정 배향은 캐리어 이동성, 에칭 속도 및 웨이퍼의 결정(epitaxial) 성장 속도를 결정하는 결정적인 요인이다. 노치 또는 배향 플랫이 생략된다면, 웨이퍼의 결정 배향을 식별하고 제어하기가 어려울 것이다. 결정 배향이 제어불가하다면, 웨이퍼는 불규칙한 불순물 프로파일을 이온 주입 공정에서 생성하고 웨이퍼 상에 형성된 트랜지스터의 불안정한 이동을 야기하여, 웨이퍼로부터 형성된 칩을 허용불가능하게 만들 것이다.
이러한 문제를 해결하기 위해서, 본 발명의 제5 내지 제9 실시예는 각각이 노치 또는 배향 플랫에 의존하지 않고 웨이퍼의 결정 배향을 표시하는 기준 ID 마크를 구비한 원형 반도체 웨이퍼를 제공한다.
(제5 실시예)
도 17에서, 웨이퍼(60)는 원형이고 그 외주에 노치 또는 배향 플랫이 없다. 웨이퍼(60)의 외주는 경사 외곽을 갖는다. 경사 외곽 내부의 웨이퍼(60)의 제1 주평면상에 반도체 장치가 형성된다. 제1 주평면도 원형이고 (100) 결정면 및 [011] 배향 라인을 갖는다. 기준 ID 마크(61)는 [011] 배향 라인을 따라 경사 외곽 상에 형성되고 웨이퍼(60)의 제1 주평면의 결정 배향을 표시한다. 기준 ID 마크(61)는 문자, 바코드 또는 2차원 코드로 생성될 수 있다. 기준 ID 마크(61)가 2차원 매트릭스 코드이면, 8 x 32 도트 또는 16 x 16 도트로 생성될 것이다. 이하 설명에서, 기준 ID 마크(61)는 2차원 코드이다.
도 18에서, 기준 ID 마크(61)는 L형 유도셀(62)을 포함하는 2차원 매트릭스이다. 유도셀(62)은 (100) 결정면의 [011] 배향 라인을 식별하는데 사용된다. 유도 셀(62)은 [011] 배향 라인 주위에 ±1.0도의 범위에 배열된다. 즉, 유도셀(62)은 실지로 [011] 배향 라인과 일치한다.
도 19는 L형 유도셀(62)을 포함하는 2차원 매트릭스 코드(61)를 도시한 확대 평면도이다. 코드(61)는 16x16 도트의 매트릭스로 구성된다. 코드(61)의 측길이는 예를 들면, 100㎛이다. 유도셀(62)은 코드(61)의 2개의 직교측을 따라 배열된 31개 도트로 구성된다. 유도셀(62)은 [011] 배향라인 상에 있고 이를 식별하도록 작용한다.
도 17에서 웨이퍼(60)를 제조하는 장비는 웨이퍼(60)의 결정 배향을 측정하는 배향 측정 유닛과 측정된 결정 배향에 따라 웨이퍼(60)상의 요구된 위치에 기준 ID 마크를 형성하는 마킹 유닛을 구비한다.
도 20에서, 웨이퍼(71)를 제조하는 장비는 X선(72)을 웨이퍼(71)의 제1 주평면에 대향하는 웨이퍼(71)의 제2 주평면을 향해 방출하기 위한 X선관(80), 웨이퍼(71)로부터 산란된 X선(74)을 검출하기 위한 2차원 X선 검출기(75), 산란된 X선(74)에 의해 형성된 2차원 라우에 영상을 디스플레이하는 디스플레이(76), 레이저빔(78)을 웨이퍼(71)의 외주를 향해 방출하고 기준 ID 마크를 그곳에 형성하기 위한 레이저 광원(77) 및 미러(mirror)(79), 웨이퍼(71)상의 레이저 빔(78)의 조사 스폿(irradiation spot)과 결정 배향 라인 사이의 오프셋각을 측정하기 위한 측정기, 및 웨이퍼(71), 또는 레이저 광원(77) 및 미러(79)로 구성되는 레이저 마킹 장치를 회전시키기 위한 회전기를 구비한다. X선관(80), X선 검출기(75) 및 디스플레이(76)는 배향 측정 유닛을 형성한다. 레이저 마킹 장치, 측정기 및 회전기는 마킹 유닛을 형성한다. X선 검출기(75)는 웨이퍼(71)를 통과하거나 웨이퍼(71)에 의해 산란된 X선(74)을 검출하도록 웨이퍼(71)의 제1 주평면 상방에 배열된다.
X선 검출기(75)는 비산란 X선(72)이 X 선 검출기(75)의 CCD 카메라 및 형광 화면에 직접 들어가는 것을 차단하기 위한 X선 스토퍼(73)을 포함한다. 웨이퍼(71)는 노치 또는 배향 플랫이 없는 원형 반도체 웨이퍼이다. X선 검출기(75)는 웨이퍼(71)와 평행하게 배치된 형광 화면 및 CCD 카메라로 구성된다. 형광 화면은 X선을 조사하면 형광을 일으킨다. CCD 카메라는 형광을 감지하여 이를 전기 신호로 변환한다.
도 20의 웨이퍼(71)의 제조 방법은 웨이퍼의 제1 주평면상의 결정 배향면에 직교하는 결정 배향 라인을 측정하고 웨이퍼상의 선택적 위치에 기준 ID 마크를 형성한다. 웨이퍼(71)를 제조하는 방법은 도 21 내지 도 24를 참조하여 설명하기로 한다.
(1) 단계(S01)에서, 웨이퍼(71)는 제조 장비로 이송된다. 웨이퍼(71)는 (100) 결정면이 노출되고 300㎜의 지름인 제1 주평면을 갖는다. 웨이퍼(71)는 노치나 배향 플랫을 갖지 않고, 제조 장비의 웨이퍼단에 대해 노치 또는 배향 플랫을 사용하여 웨이퍼(71)의 위치를 찾을 필요가 없다.
(2) 단계(S02)에서, 웨이퍼(71)의 중심은 회전 메카니즘을 갖는 웨이퍼단의 회전 중심과 정렬된다. 단계(S03)에서, 몰리브덴(Mo) 타겟을 갖는 X선관(80)은 웨이퍼(71)의 제2 주평면을 향해 40 kV의 전압과 30㎃의 전류로 방출한다. X선(72)은 웨이퍼(71)에 의해 형광 화면으로 산란된다.
(3) 단계(S04)에서, CCD 카메라는 형광 화면으로부터 형광을 감지하여 라우에 영상을 디스플레이(76)에 제공한다. 라우에 영상에 따라, 웨이퍼(71)의 결정배향 라인이 검출된다. 이때, 웨이퍼(71)의 회전각 및 라우에 영상은 예를 들면, 도 22a 및 22b에 도시된 것과 같다.
(4) 단계(S05)에서, 라우에 영상은 레이저 마킹 장치(77,79)에 의해 생성된 레이저 점과 웨이퍼(71)의 [011] 배향 라인 사이의 오프셋각(θ)을 계산하는데 사용된다. 단계(S06)에서, 웨이퍼(71)는 회전되어 웨이퍼(71)의 [011] 배향 라인은 레이저 마킹 장치에 의해 생성된 레이저점과 중첩된다.
(5) 단계(S07)에서, X선은 웨이퍼(71)를 향해 방출되고, 단계(S08)에서 라우에 영상이 얻어진다. 단계(S09)에서, 레이저 마킹 장치(77,79)에 의해 생성된 레이저점과 [011] 배향 라인과의 거리가 계산된다. 회전 후의 웨이퍼(71) 및 라우에 영상은 예를 들면, 도 23a 및 23b에 도시된 것과 같다. 웨이퍼(71)를 회전시키는 대신에, 레이저 마킹 장치가 회전될 수 있다. 단계(S10)에서, 오프셋각이 1도보다 큰지를 판단한다. 1도보다 크면, 흐름은 단계(S06)로 돌아가고, 1도보다 작으면, 흐름은 단계(S11)로 진행한다.
(6) 단계(S11)에서, 웨이퍼(71)상에 기준 ID 마크를 형성하는 위치가 판정된다. 단계(S12)에서, 기준 ID 마크(81)는 웨이퍼(71)의 모서리로부터 2㎜ 떨어진 위치에 [011] 배향 라인상에 형성된다. 기준 ID 마크(81)는 각각이 레이저 마킹 장치(77,79)에 의해 용융된 오목부인 도트로 구성된다. 기준 ID 마크(81)의 도트는 숫자로 표현될 수 있다.
기준 ID 마크(81)를 형성하는 도트를 형성하는 기술에 대해 설명하기로 한다. 예를 들면, 가우시안 에너지 분포를 갖는 He-Ne 레이저 빔이 웨이퍼(71)의 표면 상에 집속된다. 레이저 빔으로 조사된 웨이퍼(71)의 일부는 용융되어 예를 들면, 5㎛ 크기 및 0.5㎛ 높이의 도트를 형성하도록 재결정화된다. 이 공정은 기준 ID 마크(81)를 형성하기 위해서 복수의 이러한 도트를 생성한다. 기준 ID 마크(81)는 예를 들면, 노출 장비 또는 이온 주입 장비에 제공된 판독기에 의해 판독된다.
(7) 웨이퍼(71)는 제조 장비 외부로 이송된다. 웨이퍼(71)를 단계(S01)에서 장비로 이송한 시간부터 웨이퍼(71)를 단계(S13)에서 장비 밖으로 이동시킨 시간까지는 제5 실시예에서 웨이퍼당 9초이다.
제5 실시예는 웨이퍼의 라우에 영상을 얻기 위해 웨이퍼를 X선으로 조사하고 라우에 영상에 따라 웨이퍼의 결정 배향 라인을 측정하고 측정된 배향 라인에 따라 웨이퍼의 모서리에 기준 ID 마크를 형성한다. 제5 실시예는 일련의 반도체 제조 공정을 통해 노치 또는 배향 플랫이 없는 원형 웨이퍼를 처리할 수 있다. 노치 또는 배향 플랫을 갖는 웨이퍼와 비교하면, 제5 실시예에 따라 이러한 것이 없는 웨이퍼는 에칭 속도, 성막 속도, CMP 속도 및 웨이퍼 표면의 평탄도에 있어 우수하다. 리소그래피 공정과 같은 모든 공정은 제5 실시예에 따라 웨이퍼에 생성된 기준 ID 마크에 따라 웨이퍼의 결정 배향을 제어할 수 있다.
웨이퍼(60,71)에 형성된 기준 ID 마크(61,81)는 웨이퍼의 노치 또는 배향 플랫에 대한 필요를 없앤다. 이러한 원형 웨이퍼는 웨이퍼마다의 편차를 최소화하고 높은 수율로 균일한 반도체 장치를 생산할 수 있다.
기준 ID 마크(61,81)는 예를 들면, 산화/LPCVD 장비가 웨이퍼 위치 고정 장치를 갖지 않아도 되게 하여 장비의 비용을 낮춘다.
(제5 실시예의 변형예 1)
도 25에서, 웨이퍼(60)는 원형이고 노치 또는 배향 플랫이 없다. 웨이퍼(60)의 표면은 (100) 결정면을 노출한다. 웨이퍼(60)는 기준 ID 마크(63a 내지 63d)가 웨이퍼(60)의 결정 배향을 식별하도록 형성된 경사 외곽을 갖는다. 구체적으로, 2개의 기준 ID 마크(63b, 63d)가 [011] 배향 라인상에 형성되고, 2개의 기준 ID 마크(63a, 63c)가 [011] 배향라인에 형성된다.
기준 ID 마크의 일부가 CMP공정에서 삭제되면, 남은 기준 ID 마크는 웨이퍼(60)의 결정 배향을 식별하기 위해 작용할 것이다. 기준 ID 마크의 수를 증가시켜 웨이퍼(60)의 결정 배향을 보다 정밀하게 검출할 수 있다.
도 25에서, 모든 기준 ID 마크는 결정 배향 라인에 형성된다. 이는 본 발명을 제한하지는 않는다. 예를 들면, 도 26에 도시된 것처럼, 기준 ID 마크(64a, 64c)는 직교 배향 라인 사이에 형성될 수 있다. 이 경우, 기준 ID 마크(64a, 64c)는 배향 라인과 기준 ID 마크(64a, 64c)에 포함된 L형 유도셀과의 위치 관계를 표시하는 데이타를 포함한다.
(제5 실시예의 변형예 2)
도 27에서, 웨이퍼(60)는 [011] 배향 라인으로부터 이격된 기준 ID 마크(65)를 갖는다. 기준 ID 마크(65)는 [011] 배향 라인에 관한 좌표를 표시하는 데이타를 포함한다. 이 예에서, 기준 ID 마크(65)는 반시계 방향으로 5도만큼 [011] 배향 라인으로부터 이격되어 있다.
도 28에서, 기준 ID 마크(65)는 "011"이 [011] 배향 라인을 표시하고 "+5"는 "+" 표시가 [011] 배향 라인으로부터 반시계 방향으로 양으로 5도만큼 이격되어 있는 것을 표시하는 "011+5829TAC3"의 문자로 구성된다.
(제5 실시예의 변형예 3)
도 9에 도시된 제2 실시예의 변형예 2와 같이, 제5 실시예의 변형예 3은 웨이퍼의 경사 외곽을 웨이퍼 두께 방향으로 영역들로 분할하고 각각의 분할된 영역에 동일한 기준 ID 마크를 형성한다.
도 9에서, 웨이퍼(31)의 경사 외곽(32)은 웨이퍼(31)의 제1 주평면(29)상의 제1 경사 외곽(32a)과 웨이퍼(31)의 제1 주평면(29)에 대향하는 제2 주평면(30)상의 제2 경사 외곽(32b)으로 분할된다. 동일한 기준 ID 마크(33a, 33b)가 제1 및 제2 경사 외곽(32a, 32b)상에 각각 형성된다. 즉, 동일한 데이타를 갖는 기준 ID 마크(33a, 33b)가 웨이퍼(31)의 표면 및 후면 각각에 형성된다.
웨이퍼(31)의 표면(29)의 기준 ID 마크(33a)가 CMP 공정동안 삭제되어도, 웨이퍼(31)의 후면(30)상의 기준 ID 마크(33b)는 판독가능하게 남아있다. 이 결과는 기준 ID 마크 형성 시간 및 표시 판독 시간을 감소시키고 생산성을 향상시킨다.
(제5 실시예의 변형예 4)
제5 실시예의 변형예 4는 웨이퍼로부터 반사된 X선을 검출하여 검출된 X선으로부터 라우에 영상을 형성하고 라우에 영상에 따라 결정 배향 라인을 측정한다.
도 29에 도시된 것과 같은 장비에서, X선 검출기(82)는 웨이퍼(71)에 의해 반사된 X선(74)을 검출하기 위해서 웨이퍼(71)의 X선 입사측상에 웨이퍼(71)와 평행하게 놓인다. X선관(80)은 텅스텐(W) 타겟을 구비한다. X선 검출기(82)는 X선 영상관을 갖고 직사 빔 스토퍼는 갖지 않는다. 장비의 다른 부분 및 그 효과는 도 20의 장비와 거의 동일하다.
(제5 실시예의 변형예 5)
제5 실시예의 변형예 5는 2축 방향에서 반사된 레이저 빔을 제어하고 웨이퍼 상에 레이저 빔 스폿을 미세하게 조정하기 위해 반도체 웨이퍼 제조 장비의 미러를 경사지게 한다.
도 30a 및 30b에서, 장비의 미러(79)는 웨이퍼(71)의 모서리로부터 떨어진 요구된 위치로 레이저 빔(78)을 유도하기 위해 [011] 배향 라인과 평행하게 경사져 있다. 변형예 5는 기준 ID 마크를 [011] 배향 라인의 요구된 위치에 형성할 수 있다. 도 30b에서, 미러(79)는 웨이퍼(71)로 레이저 빔(78)을 수직하게 유도한다.
도 31a 및 31b는 레이저 광원(77)으로부터 보이는 미러(79) 및 웨이퍼(71)를 도시한다. 미러(79)는 [011] 배향 라인으로부터 떨어진 요구된 위치로 레이저 빔(78)을 유도하기 위해 [011] 배향 라인에 직교적으로 경사져 있다. 변형예 5는 웨이퍼(71)의 외주에 요구된 위치에 기준 ID 마크를 형성할 수 있다. 도 31b에서, 미러(79)는 웨이퍼(71)로 레이저 빔(78)을 수직적으로 유도한다.
도 21의 흐름도에서, 단계(S05)는 오프셋각을 계산하고, 단계(S06)는 웨이퍼(71)를 회전시킨다. 그후에, 변형예 5는 웨이퍼(71)의 레이저 빔 스폿의 위치를 미세하게 조정하기 위해 2축의 방향에서 미러(79)를 경사지게 한다. 변형예 5는 도 21의 웨이퍼 회전의 단계(S06)로부터 오프셋 검출의 단계(S10)까지의 단계들을 반복할 필요가 없다. 단계(S08)가 라우에 영상을 얻고 단계(S09)가 오프셋각을 계산하면, 변형예 5는 미러(79)를 미세하게 조정하여 오프셋각을 보정한다.
(제5 실시예의 변형예 6)
제5 실시예의 변형예 6은 웨이퍼의 측면에 레이저 빔을 방출한다.
도 32에서, 레이저 광원(77)은 레이저 빔(78)을 웨이퍼(71)의 주평면에 직교적으로 방출한다. 레이저 빔(78)이 미러(79)에 의해 직교적으로 반사되고 웨이퍼(71)의 측면을 조사한다.
도 33 및 34는 도 32의 마킹 유닛에 의해 웨이퍼(71)에 형성된 기준 ID 마크의 예를 도시한다. 도 33에서, 기준 ID 마크는 도트의 2차원 매트릭스이다. 도 34에서, 기준 ID 마크는 단순한 오목부이다.
제5 실시예 및 그 변형예들은 X선관 타겟으로 Mo 또는 W를 사용한다. 이는 본 발명을 제한하지는 않는다. 타겟은 구리(Cu)일 수 있다. 제5 실시예의 X선 검출기는 형광 화면 및 X선 영상관을 포함한다. 이는 본발명을 제한하지는 않는다. X선 검출기는 X선 CCD 카메라, 위치 감지 비례 계수기(PSPC), 및 채널판으로 생성될 수 있다. 제5 실시예는 웨이퍼에 기준 ID 마크를 형성하기 위해 레이저 마킹 장치를 사용한다. 이는 본발명을 제한하지는 않는다. 웨이퍼에 기준 ID 마크를 형성하기 위해서 임의의 모든 장비가 사용될 수 있다. 기준 ID 마크는 웨이퍼의 결정 배향 라인을 규정하는 기능을 하는 도트의 2차원 매트릭스, 단순한 오목부, 문자, 바코드일 수 있다.
(제6 실시예)
도 38에서, 제6 실시예에 따른 반도체 웨이퍼(91)는 반도체 장치가 형성된 원형의 제1 주평면(95), 웨이퍼(91)의 외주에 형성된 경사 외곽(92), 경사 외곽(92)에 형성되고 제1 주평면(95)에 대해 경사진 하부를 갖는 오목부(94), 및 오목부(94)의 하부에 형성되고 연마 공정이 웨이퍼(91)에 수행된 후에 남아있는 에치 피트(etch pits), 및 웨이퍼(91)의 결정 배향 라인을 표시하기 위해 경사 외곽(92)에 형성된 기준 ID 마크를 포함한다. 에치 피트는 웨이퍼(91)의 제1 주평면(95)에서 노출된 제1 배향 결정면과 다른 제2 배향 결정면으로 둘러싸인다. 여기서, 제1 배향 결정면은 각각 (100) 결정면이고, 제2 배향 결정면은 (111) 결정면 및 (111) 결정면과 등가인 다른 결정면을 포함한다. 제1 및 제2 배향 결정면은 이에 한정되지는 않고 다른 결정면일 수 있다.
도 35에서, 제6 실시예에 따라 웨이퍼(91)를 제조하는 장비는 웨이퍼(91)를 고정하기 위한 웨이퍼단, 웨이퍼(91)의 중심 주위로 웨이퍼단을 회전시키기 위한 회전 유닛(103), 오목부(94)를 향해 광(99)을 방출하는 광원(98), 에치 피트(97)로부터 산란된 광(반사광)(100)을 검출하기 위한 검출기(101), 오목부(94) 주위로 웨이퍼단을 회전시키기 위한 제2 회전 유닛(104), 검출기(101)에 의해 검출된 산란광(100)의 회전각 의존도를 계산하기 위한 컴퓨터(PC)(102), 웨이퍼(91)의 전체 원주 영역상의 에치 피트로부터 산란된 광의 강도의 회전각 의존도를 저장하기 위한 데이타베이스(106), 및 웨이퍼(91)의 후면의 외주에 기준 ID 마크를 형성하기 위한 레이저 마킹 장치(105)를 포함한다.
광원(98), 검출기(101), 제2 회전 유닛(104), PC(102), 및데이타베이스(106)는 배향 측정 유닛을 형성한다. 레이저 마킹 장치(105)는 마킹 유닛을 형성한다. 이 예에서, 오목부(94)로 방출된 광(99)은 그 범위가 1㎜2이하로 좁아지는 백색광이다.
본 발명의 제6 실시예에 따른 반도체 웨이퍼 제조 방법은 도 36을 참조하여 설명하기로 한다. 제6 실시예는 웨이퍼에 에치 피트를 형성하기 위해 비등방성으로(anisotropically) 반도체 웨이퍼를 에칭하고, 에치 피트로부터 산란광을 검출하고, 검출된 광에 따라 웨이퍼의 결정 배향을 판정한다.
(1) 단계(S21)에서, 단결정 잉곳(ingot)(5 내지 10 Ω㎝의 특정 저항의 붕소 도핑 P형 단결정 잉곳)이 리프팅(lifting)된다. 단계(S23)는 잉곳에 블럭 공정을 수행하고, 단계(S24)는 잉곳을 웨이퍼로 슬라이스화한다. 결정 배향 측정이 잉곳에 대해 수행되지 않고 배향 플랫이나 노치가 웨이퍼에 형성되지 않는다. 각 웨이퍼의 주평면이 (100) 결정면을 노출시킨다.
(2) 단계(S25)는 경사 외곽을 형성하기 위해 각 웨이퍼의 모서리를 깎는다. 단계(S26)는 도 38에 도시된 것처럼 경사 외곽(92)상에 배향 판정 영역으로 작용하는 오목부(94)를 형성한다.
오목부(94)의 형성은 도 37을 참조하여 설명하기로 한다. 경사 외곽(92)의 일부를 절단하기 위해 지그바(jig bar)(93)가 회전되어 경사 외곽(92)의 일부에 대해 눌려진다. 경사 외곽(92)의 절단된 일부는 도 38에 도시된 것과 같은 오목부(94)이다. 도 39a에서, 오목부(94)의 하부는 반도체 장치가 형성된웨이퍼(91)의 제1 주평면(95)에 대해 경사져 있다. 오목부(94)의 하부의 경사각 α는 20도 내지 60도의 범위에 있다. 도 39b에서, 오목부(94)의 크기 A x B는 예를 들면, 0.3㎜ x 0.2㎜이다. 오목부(94)는 웨이퍼(91)의 후면 또는 측면에 형성될 수 있다.
(3) 단계(S27)는 웨이퍼(91) 랩핑(lapping)이다. 단계(S28)는 제1 주평면(95)을 아주 평평하게 하기 위해 웨이퍼(91)의 제1 주평면(95)에서 기복을 제거한다. 이를 위해, 단계(S28)는 웨이퍼(91)상에 알칼리 용액으로 비등방성 에칭을 수행한다. 비등방성 에칭은 웨이퍼(91)의 결정 배향에 의존하여 다른 에칭 속도로 된다. 알칼리 용액은 KOH 용액 또는 NaOH 용액일 수 있다. 예를 들면, 20% NaOH 용액은 8분동안 제1 주평면(95)을 에칭하기 위해 85 내지 90℃에서 사용된다.
도 40a에서, 비등방성 에칭은 (100) 결정면이 노출된 제1 주평면(95)상에 에치 피트를 형성한다. 에치 피트의 각각은 (111) 결정면을 포함하는 제2 배향 결정면에 의해 정의된다. 교차하는 제2 배향 결정면에 의해 정의되는 각 라인은 (100) 결정면에 대해 125.26도의 각을 형성한다. 도 40b에서, (100) 결정면의 각 에치 피트는 점대칭 형태를 갖고, 제2 배향 결정면(96a 내지 96d)은 거의 동일한 형태를 갖는다.
도 41에서, 에치 피트(97)는 제1 주평면(95)상에만 형성되는 것이 아니라 경사 외곽(92) 및 오목부(94)의 하부에도 형성된다. 오목부(94)의 하부는 (100) 결정면에 대해 경사져 있으므로, 오목부(94)의 하부의 에치 피트(97)는 점대칭 형태가 아니다.
(4) 단계(S30)는 웨이퍼(91)의 경사 외곽(92)을 연마한다. 단계(S31)는 웨이퍼(91)의 제1 및 제2 주평면을 연마하기 위해 이중면(double-face) 연마기를 사용한다. 오목부(94)의 하부의 에치 피트(97)는 경사 외곽(92)의 연마 후에 잔존한다. 단계(S30)의 경사 외곽 연마 및 단계(S31)의 웨이퍼 연마는 제1 및 제2 주평면과 경사 외곽(92)의 에치 피트를 제거한다. 그러나, 오목부(94)의 하부는 연마되지 않으므로, 오목부(94)의 하부의 에치 피트(97)는 잔존한다.
(5) 단계(S32)는 배향 데이타를 웨이퍼(91)에 제공하기 위해서 도 35의 장비를 사용한다.
웨이퍼(91)는 웨이퍼 단에 고정되어 있다. 제1 회전 유닛(103)이 회전한다. 웨이퍼(91)의 경사 외곽상의 오목부(94)가 광원(98)으로부터의 백색광(99)으로 조사될 때, 제1 회전 유닛(103)은 회전을 중단한다. 백색광(99)은 오목부(94)의 에치 피트(97)를 조사한다. 제2 회전 유닛(104)은 회전하고, 검출기(101)는 에치 피트(97)로부터 산란된 광의 강도를 검출한다. 제2 회전 유닛(104)은 에치 피트(97)의 제2 배향 결정면으로부터 산란된 광의 강도의 회전각 의존도를 계산하기 위해서 제1 회전 유닛(103), 웨이퍼단, 및 웨이퍼(91)를 오목부(94) 주위로 회전시킨다. 즉, 산란광의 강도의 회전각 의존도에 관한 데이타는 제2 회전 유닛(104)의 회전각에 대해 수집된다.
오목부(94)의 하부는 (100) 결정면에 대해 경사져 있으므로, 웨이퍼(91)의 경사 외곽(92)상의 오목부(94)의 위치는 오목부(94)의 하부상의 에치 피트(97)의형태를 판정한다. 도 42에서, 오목부(94a 내지 94c)는 웨이퍼(91)의 경사 외곽 상에 다른 위치에 형성되고, 에치 피트(97a 내지 97c)는 각각 오목부(94a 내지 94c)의 하부에 형성된다. 에치 피트(97a 내지 97c)의 형태는 오목부(94a 내지 94c)의 위치에 의해 판정된다. 즉, 에치 피트로부터 산란된 광의 강도의 회전각 의존도는 에치 피트의 형태에 해당하는 특정 프로파일을 제공한다.
(6) 회전각 의존도를 나타내는 데이타는 오목부(94)의 결정 배향을 판정하기 위해서 데이타베이스(106)에 저장된 데이타와 비교된다. 데이타베이스(106)는 웨이퍼(91)의 전체 원주 영역상에 형성된 에치 피트의 각각의 회전각 의존도를 저장한다. 데이타베이스(106)의 데이타는 시험 또는 시뮬레이션을 통해 미리 마련되어 있다.
검출된 회전각 의존도의 프로파일은 데이타베이스(106)에 저장된 데이타와 비교되고, 검출된 프로파일에 근접한 프로파일이 데이타베이스(106)로부터 검색된다. 검색된 프로파일에 관한 결정 배향은 오목부(94)의 결정 배향으로 판정된다. 제6 실시예에 따르면, 시험 또는 시뮬레이션에서 형성된 각 오목부 하부의 경사각은 단계(S26)에서 형성된 오목부(94)의 하부의 경사각과 동일하다.
(7) 오목부(94)의 판정된 결정 배향에 따라, 웨이퍼(91)의 결정 배향을 표시하는 기준 ID 마크는 웨이퍼(91)의 경사 외곽(92)의 후면에 형성된다. 즉, 기준 ID 마크는 오목부(94)가 형성된 면에 대향하는 면에 형성된다. 기준 ID 마크는 예를 들면, YAG 고출력 레이저를 구비한 레이저 마킹 장치(105)에 의해 생성된다. 기준 ID 마크는 웨이퍼(91)의 표면 또는 웨이퍼(91)의 경사 외곽(92)의 표면에 형성될 수 있다.
(8) 단계(S34)는 기준 ID 마크에 따라 웨이퍼(91)의 결정 배향을 찾고 예를 들면, 노출 공정을 포함하는 제1 리소그래피 공정을 수행한다.
제6 실시예는 노치 또는 배향 플랫을 구비하지 않는 원형 반도체 웨이퍼를 사용하고 단계(S28)의 비등방성 에칭 공정 및 단계(S30, S31)에서의 연마 공정을 수행하기 전에 배향 판정 영역으로서 작용하는 오목부를 형성한다. 연마 공정 이후에도, 에치 피트는 오목부에 남아 광을 산란시키고, 산란된 광은 결정 배향 데이타를 제공한다. 결정 배향 데이타에 따라, 웨이퍼의 결정 배향을 표시하는 기준 ID 마크가 웨이퍼에 형성된다.
웨이퍼의 결정 배향을 찾기 위한 X선 회절 기술은 웨이퍼당 수 내지 수십 분을 필요로 하므로, 생산성을 저하시킨다. 현재의 반도체 장치의 제조 비용을 맞추기 위해서는 약 1분이내에 각 웨이퍼의 결정 배향을 찾아야 한다. 강한 X선 방출원은 작업자게 유해하고 큰 전력을 소모하기 때문에 X선 회절 기술은 처리 시간을 줄일 수 있는 강한 X선 방출원을 사용할 수 없다. 한편, 제6 실시예는 가시광을 사용하여 웨이퍼의 결정 배향을 검출하여 검출 속도를 증가시킨다. 제6 실시예는 웨이퍼 당 1분 안에 처리할 수 있다. X선과 비교하면, 광은 작업자에게 유해하지 않고 전력소모도 적다. 제6 실시예는 안정하고 정밀하며 빠르게 웨이퍼의 결정 배향을 판정할 수 있다.
도 43에서, X선 회절 기술과 비교하면, 제6 실시예는 1/5 내지 1/10로 시간을 줄인다. DRAM 제조에 이용할 때, 제6 실시예는 DRAM의 수율을 개선하는데 효과적이다.
도 36의 단계(S28)의 알칼리 에칭 공정은 웨이퍼의 전체 표면에 에치 피트를 형성한다. 제6 실시예는 웨이퍼 상의 결정 배향을 찾기 위해 이 에치 피트를 사용하고 결정 배향을 표시하기 위해서 웨이퍼에 ID 마크를 형성할 수 있다. 이 경우, ID 마크는 10㎛ 이상의 깊이를 가져서 표시는 단계(S30, S31)에서 수행되는 연마 공정에 의해 삭제되지 않게 된다.
제6 실시예에 따르면, 10㎛ 이하의 얕은 소프트 레이저 표시로도 충분하다. 표시는 웨이퍼의 결정 배향이 반도체 장치 제조 라인에서 제1 노출 공정에서 조정될 때 웨이퍼에 형성될 수 있다.
제6 실시예에 따르면, 웨이퍼의 경사 외곽의 ID 마크 형성 위치는 경사 외곽의 다른 부분과 다른 형태를 가져서 ID 마크 형성의 정확성과 위치에서의 판독을 향상시킨다.
(제6 실시예의 변형예 1)
제6 실시예의 변형예 1은 웨이퍼를 회전시키지 않고 웨이퍼의 에치 피트로부터 반사된 광의 강도를 총체적으로 측정한다.
도 44에서, 제6 실시예의 변형예 1에 따른 장비는 에치 피트를 정의하는 제2 배향 결정면에 의해 반사된 광(100)의 강도를 검출하는 검출기(108)를 포함한다. 에치 피트는 도 40a에 도시된 것일 수 있다. 검출기(108)는 에치 피트로부터 반사된 광(100)을 총체적으로 검출하기 위해서 광원(98)으로부터 방출된 백색광(99)을 둘러싸는 검출면을 구비한다.
검출기(108)의 검출면은 구형이고, 에치 피트에 의해 반사된 광(100)의 효과적인 검출을 위해 광원(98)으로부터 백색광(99)이 통과할 수 있는 중심홀을 구비한다. 웨이퍼(91)를 에치피트를 갖는 오목부(94) 둘레로 회전시킬 필요가 없다. 도 44의 장비는 제1 회전 유닛(103) 및 XY단(107)을 구비하고, 도 35의 제2 회전 유닛(104)은 없다. 도 44의 장비의 다른 부분은 도 35와 동일하므로, 그에 대한 설명은 생략한다.
도 44에서, 웨이퍼(91)는 웨이퍼단에 설치되어 제1 회전 유닛(103)에 의해 회전된다. 웨이퍼(91)의 경사 외곽은 백색광(99)이 광원(98)으로부터 방출되는 배향 판정 영역으로 작용하는 오목부(94)를 갖는다. 이때, 제1 회전 유닛(103)은 중지한다. 백색광(99)은 오목부(94)의 에치 피트를 조사한다. 검출기(108)는 에치 피트에 의해 산란된 광의 강도를 총체적으로 검출한다. 이때, 제1 회전 유닛(103), 웨이퍼단, 및 웨이퍼(91)는 정지된다.
제6 실시예의 변형예 1은 제6 실시예와 동일한 효과를 낸다. 검출기(108)는 웨이퍼(91)를 회전시키지 않고 모든 방향에서 에치 피트에 의해 산란된 광(100)을 총체적으로 검출하기 위해서 오목부(94)를 완전히 덮는다. 이는 산란광의 회전각 의존도에 관한 데이타를 얻는데 필요한 시간을 줄인다.
(제6 실시예의 변형예 2)
제6 실시예 및 그 변형예 1은 검출기(101,108)를 통해 웨이퍼의 오목부의 에치 피트로부터 산란된 광의 강도의 회전각 의존도를 검출하고, 데이타베이스(106)에 저장된 프로파일과 회전각 의존도의 프로파일과 비교하고, 오목부의 결정 배향을 판정한다.
오목부의 하부는 웨이퍼의 제1 주평면에 대해 경사져 있고 오목부의 에치 피트의 형태는 웨이퍼의 외주의 오목부의 위치에 의해 판정된다. 도 42에서, 웨이퍼(91)의 다른 위치에 형성된 오목부(94a 내지 94c)는 각각 개별 형태를 갖는 에치 피트(97a 내지 97c)를 갖는다.
제6 실시예의 변형예 2는 배향 판정 영역으로 작용하는 오목부(94a 내지 94c)의 하부의 에치 피트(97a 내지 97c)의 형태를 검출하고, 데이타베이스에 저장된 에치 피트 형태와 검출된 에치 피트 형태를 비교하고, 오목부의 결정 배향을 판정한다.
제6 실시예의 변형예 2에 따른 반도체 웨이퍼 제조 장비는 도 35 및 44의 장비의 검출기(101, 108) 대신에 형태 측정 유닛을 구비한다. 형태 측정 유닛은 배향 판정 영역으로 작용하는 오목부의 하부의 에치 피트의 형태를 측정한다. 형태 측정 유닛은 CCD 카메라 또는 감광 카메라를 포함한다. 측정될 에치 피트의 형태는 도 42에 도시된 것과 같은 평면 형태이고, 에치 피트는 웨이퍼의 주평면 또는 오목부의 하부에 형성된다.
변형예 2의 반도체 웨이퍼 제조 장비는 도 44의 장비와 유사하고 제1 회전 유닛(103) 및 XY단(107)을 구비한다. 장비의 다른 부분은 도 44와 동일하므로 그에 대한 설명은 생략한다.
데이타베이스(106)는 웨이퍼(91)의 전체 원주면상의 에치 피트의 평면 형태를 저장한다. 데이타베이스(106)에 저장된 데이타는 시험 또는 시뮬레이션을 통해미리 마련된다.
제1 회전 유닛(103)이 구동되고, 백색광(99)이 오목부(94)로 방출된다. 오목부(94)의 하부상의 에치 피트(97)의 평면 형태는 예를 들면, CCD 카메라로 검출된다. 평면 형태를 나타내는 2차원 영상 데이타는 컴퓨터(PC)(102)로 전송된다. PC(102)는 데이타베이스(106)에 저장된 데이타와 영상 데이타를 비교하고 비교결과에 따라 오목부(94)의 결정 배향을 판정한다.
구체적으로, PC(102)는 에치 피트(97)의 검출된 평면 형태와 데이타베이스(106)에 저장된 기준 에치 피트 평면 형태를 비교하고, 기준 에치 피트 평면 형태 중에서 근사한 것을 검색하여 근사 평면 형태에 해당하는 결정 배향을 찾는다. 데이타베이스(106)에 데이타를 축적하기 위한 시험 또는 시뮬레이션에 사용된 각 오목부의 하부의 경사각은 목표 웨이퍼(91)상에 형성된 오목부(94)의 하부의 경사각과 동일하다.
제6 실시예의 변형예 2는 제6 실시예와 동일한 효과를 낸다. 변형예 2는 산란된 광의 강도의 회전각 의존도를 표시하는 프로파일을 찾을 필요없이 검출된 에치 피트 평면 형태를 기준 에치 피트 평면 형태와 비교한다. 즉, 변형예 2는 웨이퍼(91)의 회전 또는 에치 피트에 의해 산란된 광의 검출을 필요로 하지 않는다.
(제7 실시예)
본 발명의 제7 실시예는 반도체 웨이퍼의 결정 배향을 검출하는 방법 및 장비를 제공한다. 결정 배향을 검출하기 위해서 제7 실시예는 웨이퍼상 또는 웨이퍼 내의 결정 결함을 사용한다.
도 45에서, 장비는 적외선 레이저 광원(127), 회전 기구물을 갖는 웨이퍼단(125), 산란광 검출기(124), 수 매기기(numbering) 동작을 수행하는 표시 메카니즘을 갖는 레이저 마킹 장치(128), 그 장비를 덮는 챔버(130) 및 산란광의 강도의 회전각 의존도를 분석하는 컴퓨터(PC)(129)를 구비한다.
레이저 광원(127)은 적외선 레이저 빔을 방출하는데 이는 웨이퍼단(125)상의 웨이퍼(121)의 제1 주평면의 회전 중심을 비스듬히 조사한다. 검출기(124)는 웨이퍼(121)의 결정 결함에 의해 산란된 레이저 빔의 강도를 검출하기 위해서 웨이퍼(121)의 제1 주평면 상방에 배열된다.
챔버(130)는 웨이퍼단(125), 레이저 광원(127), 검출기(124), 레이저 마킹 장치(128), 및 웨이퍼(121)를 덮고, 외부 적외선 광을 차단한다. PC(129)는 산란광의 강도의 회전각 의존도에 관한 데이타를 분석하기 위한 소프트웨어를 구비한다. 레이저 마킹 장치(128)는 웨이퍼(121)상의 점을 용융시키기 위해 웨이퍼(121)의 외주 상에 집속하는 레이저 빔을 방출한다. 용융 웨이퍼는 예를 들면, 5㎛ 크기와 0.5㎛ 높이의 작은 도트를 형성하기 위해서 재결정화된다. 레이저 마킹 장치(128)는 가우시안 에너지 분포를 갖는 He-Ne 레이저를 사용할 수 있다.
도 46은 반도체 웨이퍼를 부분적으로 도시한 단면도이다. 도 46에서, 웨이퍼(121)는 COP(crystal originated particle) 또는 BMD(bulk microdefect)와 같은 결정 결함(122)을 포함한다. 적외선 빔(123)은 웨이퍼(121)의 제1 주평면에 입사되도록 비스듬히 생성된다. 적외선 빔(123)은 적외선 레이저 빔일 수 있다. 적외선 빔(123)의 일부는 웨이퍼(121)를 투과하고 결정 결함(122)의 특정 결정 배향면에 의해 산란된다. 산란된 적외선 광은 웨이퍼(121)의 제1주평면 상방에 설치된 검출기(124)에 의해 검출된다.
웨이퍼(121)는 회전 메카니즘을 갖는 웨이퍼단(125)에 설치된다. 적외선 광(123)은 웨이퍼(121)의 회전 중심을 향해 방출된다. 웨이퍼(121)는 연속적으로 회전되어 회전 중심에서 결정 결함(122)으로부터의 산란광(126)의 강도가 연속적으로 검출된다. 산란광의 강도는 주기적으로 변경된다. 즉, 산란광의 검출된 강도는 회전각 의존도를 갖는다. 산란광의 강도의 프로파일에 따르면 웨이퍼(121)의 결정 배향을 판정할 수 있다.
적외선 빔(123)은 파장이 1000㎚의 적외선 레이저 빔일 수 있다. 이 경우, 적외선 레이저 빔(123)이 도달할 수 있는 웨이퍼(121)의 깊이는 웨이퍼(121)의 제1 주평면으로부터 약 50㎛이다. 따라서, 제1 주평면으로부터 약 50㎛의 깊까지 결정 결함이 검출가능하다.
도 47a에 도시된 결정 결함은 COP이고 도 47b에 도시된 결정 결함은 BMD이다.
초크랄스키(Czochralski: CZ) 방법 또는 결정 성장(exitaxial growth) 방법에 의해 제조된 웨이퍼의 결정 배향을 검출할 때, 제7 실시예는 COP에 의존한다.
어닐링 또는 IG 열처리에 의해 제조된 웨이퍼의 결정 배향을 검출할 때, 제7 실시예는 BMD에 의존한다. BMD는 6 내지 8면체 구조이고, COP는 8면체 구조이다. COP 및 BMD는 (111) 결정면을 포함하는 특정 결정 배향면이 노출된 결정 결함이다. 제5 실시예에서처럼, COP 또는 BMD의 결정 배향면에 의해 산란된 광의 강도는 회전각 의존도를 갖는다.
본 발명의 제7 실시예에 따른 반도체 웨이퍼의 결정 배향을 검출하는 방법은 도 48을 참조하여 설명하기로 한다.
(1) 웨이퍼(121)는 웨이퍼단(125)에 설치된다. 웨이퍼(121)는 노치 또는 배향 플랫이 없는 원형 CZ 웨이퍼일 수 있다. 웨이퍼(121)의 제1 주평면에, (100) 결정면이 노출된다. 웨이퍼(121)은 예를 들면, 10 내지 20 Ω·㎝의 특정 저항과 12 내지 14 x 1017원자/㎝3의 산소 농도[Oi](구 ASTM)를 갖는다.
(2) 도 48에서, 단계(S40)는 웨이퍼(121)를 회전시키기 위해서 웨이퍼단(125)의 회전 메카니즘을 구동한다. 적외선 레이저 광원(127)은 웨이퍼(121)의 제1 주평면에 적외선 레이저 빔을 비스듬히 방출한다. 단계(S41)는 웨이퍼(121)의 결정 결함으로부터 산란된 레이저 빔의 강도를 연속적으로 측정하기 위해 검출기(124)를 동작시킨다. 양호하게는, 단계(S40, S41)가 병행하게 수행되고, 그중 임의의 한 단계가 먼저 개시될 수도 있다. 즉, 회전 메카니즘 및 검출기(124) 중 임의의 것이 먼저 개시될 수 있다.
(3) 단계(S42)에서, PC(129)는 산란된 레이저 빔의 강도의 회전각 의존도에 연관된 데이타를 분석한다. 단계(S43)는 웨이퍼(121)의 결정 배향을 판정한다. 구체적으로, 도 49에 도시된 프로파일은 웨이퍼(121)의 다양한 회전각에 대해 산란된 레이저 빔의 강도 변화를 나타낸다. PC(129)는 프로파일을 분석한다. 도 49에서, 마름모가 있는 곡선은 제7 실시예의 방법을 따라 CZ 웨이퍼에서 실제로 측정된COP 프로파일이다. 산란광의 강도의 회전각 의존도는 주기적이고 정현파적이다. 프로파일상에서 최대 또는 최소값에 해당하는 웨이퍼(121)의 회전각에서, COP의 (111) 결정면은 레이저빔이 바로 닿는다.
도시되지는 않았지만, 실제의 COP 프로파일은 결정성장 웨이퍼 상에서 측정되었고 측정 결과는 CZ 웨이퍼의 프로파일과 유사하다. 결정성장 웨이퍼는 10 내지 20 Ω·㎝의 특정 저항 ρVG와 3 ㎛의 두께 tVG를 갖는 결정 성장 층을 갖는다. 결정성장 웨이퍼는 노치가 없는 p/p형 웨이퍼였다. 결정성장 웨이퍼의 제1 주평면상에 (100) 결정면이 노출되었다.
웨이퍼(121)가 회전될 때, 웨이퍼단(125)이 진동하여 잡음을 낼 수 있다. 이 경우, 웨이퍼(121)의 회전은 중단되어 측정점을 감소시킬 수 있다. 측정점의 감소는 측정 정확도를 저하시킬 수 있다. 작은 수의 측정점으로부터도 PC(129)의 소프트웨어는 결정 배향을 올바로 판정하기 위해서 정현파를 근사화하고 정현파를 분석할 수 있다.
(4) 웨이퍼단(125)은 다시 회전되고, 웨이퍼(121)의 [011] 라인은 레이저 마킹 장치(128)의 레이저 스폿과 정렬된다. 단계(S44)에서, 레이저 마킹 장치(128)는 웨이퍼(121)의 외주에 기준 ID 마크를 형성하기 위해 동작한다. 기준 ID 마크는 웨이퍼(121)의 결정 배향을 표시한다. 기준 ID 마크가 형성되는 웨이퍼(121)상의 위치는 웨이퍼(121)의 모서리로부터 2㎜ 떨어질 수 있다. 기준 ID 마크는 3㎜ x 8㎜ 크기로 형성될 수 있다.
(제7 실시예의 실험예 1)
어닐링된 웨이퍼는 낮은 기압에서 생성되었다. 어닐링된 웨이퍼는 10 내지 30 Ω·㎝의 특정 저항 ρ과 10 내지 12 x 1017원자/㎝3의 산소 농도[Oi](구 ASTM)를 갖는다. 어닐링된 웨이퍼의 제1 주평면상에 (100) 결정면이 노출되었다. 도 49에서, 정사각형이 있는 곡선은 어닐링된 웨이퍼 상에서 측정된 BMD 프로파일이다. 프로파일의 최대 또는 최소값은 BMD의 (111) 결정면이 레이저 빔을 직접 집속하는 어닐링된 웨이퍼의 회전각에 해당된다.
(제7 실시예의 실험예 2)
제7 실시예의 실험예 2는 웨이퍼 상에 기준 ID 마크를 형성하는 대신에 웨이퍼의 노출에 의해 패턴을 형성할 때 웨이퍼의 결정 배향을 측정한다. 결정 배향을 판정한 후에, 기준 ID 마크가 웨이퍼 상에 형성되고, 웨이퍼는 기준 ID 마크에 따라 위치되고 노출에 의해 웨이퍼 상에 패턴이 형성된다.
(제7 실시예의 비교예)
CZ 웨이퍼는 제7 실시예에 따라 마련되었고, CZ 웨이퍼의 결정 배향이 제5 실시예의 X선 회절 기술에 의해 생성된 라우에 영상에 따라 판정되었다. CZ 웨이퍼의 제1 주평면상에, (100) 결정면이 노출되었다. CZ 웨이퍼는 10 내지 20 Ω·㎝의 특정 저항 ρ과 12 내지 14 x 1017원자/㎝3의 산소 농도[Oi](구 ASTM)를 갖는다.
제7 실시예, 그 실험예 1 및 2 및 비교예는 웨이퍼의 결정 배향을 각각 판정할 수 있다. 결정 배향 판정 후에, 실험예 2는 웨이퍼의 결정 배향을 패턴 노출공정에서 조정할 수 있다.
도 50에서 "제7 실시예"는 제7 실시예 및 그 실험예 1 및 2에 의해 요구되는 시간을 표시하고, "비교예"는 제7 실시예의 비교예에 의해 요구되는 시간을 표시한다. "제7 실시예"는 결정 배향을 판정하기 위해 웨이퍼 당 1 내지 2분이 필요하고, "비교예"는 웨이퍼당 10 내지 20분, 즉 결정 배향을 판정하기 위한 "제7 실시예"의 시간보다 약 10배의 시간을 필요로 한다. 비교예에 의해 사용된 X선 회절 기술이 좁은 X선 슬릿, 즉 한정된 측정 영역을 사용하여서만 웨이퍼 결정 배향을 올바로 판정할 수 있기 때문이다. 즉, X선 회절 기술은 긴 시간동안 좁은 슬릿을 통과하는 약한 X선을 측정하여야 한다.
제6 실시예 및 제7 실시예에서처럼, 그 실험예 1 및 2는 노치나 배향 플랫이 없는 원형 웨이퍼의 결정 배향의 안전하고 빠르며 정밀한 판정을 할 수 있다.
제7 실시예, 그 실험예 1 및 2, 비교예는 반도체 장치 제조 공정에서 웨이퍼의 결정 배향을 측정한다. 또한, 웨이퍼 제조 공정에서 웨이퍼의 결정 배향의 측정이 가능하다.
웨이퍼를 조사하기 위한 광은 적외선 광에 한정되지는 않는다. 가시광선일 수 있다. 도 45의 적외선 레이저 광원(127) 대신에, 가시 레이저 빔 광원은 가시 레이저빔을 웨이퍼의 제1 주평면에 방출하기 위해 사용될 수 있다. 이 경우, 산란광 검출기(124)는 가시 파장의 광을 검출한다.
상기 설명에서(도 45 및 46), 레이저 빔(123)은 웨이퍼의 제1 주평면을 비스듬히 조사하고, 검출기(124)는 제1 주평면 상방에 배열된다. 레이저 빔 입사각 및산란광 검출 방향이 본 발명을 제한하지는 않는다. 예를 들면, 레이저 빔은 웨이퍼의 제1 주평면 바로 상방에 방출되고 검출기(124)는 산란광을 검출하도록 비스듬히 배열될 수 있다. 대안적으로, 레이저 빔이 비스듬히 방출되고, 검출기(124)가 비스듬히 산란된 광을 검출하도록 배열될 수 있다.
(제8 실시예)
제8 실시예에 따른 반도체 웨이퍼 제조 장비에 대해 설명하기로 한다. 이 장비는 제8 실시예의 실험예에 기초한다. 장비는 알칼리 에칭 웨이퍼의 표면을 향해 백색광을 방출하고, 웨이퍼 표면으로부터 반사된 광을 검출하고, 웨이퍼의 결정 배향을 판정하고, 웨이퍼에 표시를 형성한다.
도 51에서, 장비는 목표 웨이퍼(140) 및 검출 유닛(149)이 설치되는 웨이퍼단(141)을 구비한다. 검출 유닛(149)은 웨이퍼(140)의 제1 주평면을 향해 광을 방출하고 제1 주평면상에 형성된 에치 피트(144)로부터 산란된 광의 강도를 측정한다. 장비는 산란광의 강도의 회전각 의존도에 관한 데이타를 분석하기 위한 컴퓨터(145), 웨이퍼(140)의 결정 배향을 표시하기 위해 웨이퍼(140)상의 기준 ID 마크를 형성하는 레이저 마킹 장치(150), 및 챔버(146)를 구비한다. 챔버(146)는 최소한 웨이퍼단(141), 웨이퍼(140) 및 검출 유닛(149)을 덮고 외부광을 차단한다. 컴퓨터(145)는 산란광의 강도의 회전각 의존도에 관한 데이타를 분석하고 웨이퍼(140)의 경사각을 보정한다.
웨이퍼(140)의 제1 주평면상에, 제1 배향 결정면[본 예에서 (100)]이 노출되고, (100) 결정면과 다른 제2 배향 결정면에 의해 각각 정의된 에치 피트는 알칼리에칭에 의해 형성된다. 제2 배향 결정면은 (111) 결정면 및 (111) 결정면과 등가인 결정면을 포함한다. 검출 유닛(149)은 웨이퍼(140)의 제1 주평면을 향해 광을 방출하는 기능과 에치 피트(144)로부터 산란된 광의 강도를 측정하는 기능을 갖는다. 레이저 마킹 장치(150)는 웨이퍼(140)의 제2 주평면의 외주에 레이저 빔을 방출하여 복수의 도트로 기준 ID 마크를 형성한다. 기준 ID 마크는 제2 주평면의 외주 또는 측면대신 웨이퍼(140)의 제1 주평면의 외주 또는 측면에 형성될 수도 있다.
도 52a 및 52b는 검출 유닛(149)을 도시하는데, 도 52a는 단면도이고 도 52b는 하부도이다. 검출 유닛(149)은 웨이퍼단(141)에 설치된 웨이퍼(140)의 제1 주평면을 향해 광(151)을 방출하기 위한 광원(154), 웨이퍼(140)의 제1 주평면상에 형성된 에치 피트로부터 산란광의 강도를 측정하는 광검출기(152)를 구비한다. 광검출기(152)는 300,000 화소와 1.25 ㎝ 지름을 갖는 CCD 카메라일 수 있다.
광검출기(152)는 광(151)이 방출되는 방출구를 둘러싸는 환상 감광면(155)을 구비한다. 감광면(155)은 대체로 원형이고 35.3±1도의 경사각을 갖는다. 검출 유닛(149)은 집적된 광원(154) 및 광검출기(152)이다.
웨이퍼(140)를 조사하는 광(151)은 발산 또는 수렴하지 않는 평행 광속이다. 광(151)은 백색 또는 단색광(monochromatic light)일 수 있다. 가시광 또는 적외선광일 수 있다. 광원(154)은 단색 레이저 또는 적외선 레이저일 수 있다.
광원(154)은 웨이퍼(140)의 제1 주평명을 향해 평행 광속(151)을 방출한다. 평행 광속(151)의 일부는 제1 주평면의 에치 피트에 의해 방출되고 35도 경사진 광검출기(152)에 의해 검출된다. 광검출기(152)는 광원(154)을 둘러싸므로, 웨이퍼(140) 또는 광검출기(152)를 회전시킴없이 모든 방향에서 에치 피트에 의해 산란된 광을 동시에 측정할 수 있다. 컴퓨터(145)는 평행광속(151) 주위의 감광면(155)의 회전각에 따라 검출광의 강도를 계산한다.
도 53에서, 횡좌표는 감광면(155)상의 회전각을 표시하고 종좌표는 산란광의 강도를 표현하는 상대값을 표시한다. 환상 감광면(155)상의 일부(153)는 대응하는 회전각을 표시한다. 90도 간격으로 4군데 위치에서 거의 동일 수준의 산란광 강도 피크가 나타난다. 이는 각 에치 피트가 4개의 결정면에 의해 정의되기 때문이다. 이 결정면은 (111) 결정면 및 (111) 결정면과 등가 결정면을 포함한다. 환상 감광면(155)은 에치 피트의 (111) 및 등가인 결정면으로부터 산란된 광을 동시에 검출할 수 있다.
도 54에 도시된 피크는 간격과 강도 수준에서 불규칙하다. 피크는 10도, 50도, 170도 및 310도의 회전각에서 나타나고 그 수준은 불규칙하다. 이 현상은 웨이퍼(140)의 제1 주평면에서 노출된 결정면이 (100) 결정면으로부터 이격될 때, 또는 웨이퍼(140)의 제1 주평면에 대해 검출 유닛(149)이 경사질 때 발생한다. 이 경우, 웨이퍼(140)의 제1 주평면 또는 검출 유닛(149)은 컴퓨터(145)를 사용하여 보정되어 동일한 강도 수준을 갖는 4개의 피크가 도 53에 도시된 것처럼 규칙적인 간격으로 나타날 수 있다.
웨이퍼(140)와 검출 유닛(149)의 광검출기(152) 사이의 거리는 최적값을 갖는다. 도 55a에 도시된 것처럼, 평행 광속(151)의 중심과 감광면(155)의 중심 사이의 거리는 웨이퍼(140)의 제1 주평면과 감광면(155)의 중심 사이의 거리의 0.7배인 것이 양호하다.
도 55b에서, 횡좌표는 dL/dW를 표시하고 종좌표는 산란광의 강도를 표시한다. 거리 dL은 평행광속(151)의 중심과 감광면(155)의 중심 사이의 거리이다. 거리 dW는 웨이퍼(140)의 제1 주평면과 감광면(155)의 중심 사이의 거리이다. 거리 dL은 고정되고 거리 dW는 변한다. 도 55b에 도시된 것처럼, 산란광의 강도의 최대값은 (dL/dW)=0.7±0.1에서 얻어진다. 이 값으로, (111) 및 등가 결정면으로부터의 산란광(148b)은 더욱 효율적으로 검출된다.
검출 유닛(149)과 웨이퍼(140) 사이의 거리, 및 웨이퍼(140) 또는 검출 유닛(149)의 경사를 보정하여 검출 정확도가 향상된다.
본 발명의 제8 실시예에 따른 반도체 웨이퍼 제조 방법에 대해 설명하기로 한다. 제8 실시예는 알칼리 용액을 사용하여 비등방성 에칭에 의해 웨이퍼 상에 에치 피트를 형성하고 웨이퍼의 결정 배향을 판정하기 위하여 에치 피트를 사용한다.
(1) 도 56에서, 단계(S50)는 단결정 잉곳을 리프팅한다. 단계(S51)는 잉곳으로부터 생성된 웨이퍼의 지름을 결정하기 위해서 원주 연마 공정을 수행한다. 단계(S52)는 블럭 절단 공정을 수행하고, 단계(S53)는 잉곳으로부터 디스크 웨이퍼를 형성하기 위해서 슬라이스화 공정을 수행한다. 각 웨이퍼의 제1 주평면은 (100) 결정면을 노출한다. 단결정 잉곳은 결정 배향 측정이나 노치/배향 플랫 형성을 받지 않는다. 그러므로, 각 웨이퍼의 원주형태는 원형이다.
(2) 단계(S54)는 웨이퍼의 제1 주평면에 대해 경사진 경사 외곽을 형성하기 위해서 각 웨이퍼의 모서리를 깎는다. 단계(S55)는 각 웨이퍼의 제1 주평명과 경사 외곽을 랩핑한다.
(3) 단계(S56)는 각 웨이퍼의 제1 주평면상의 기복을 주로 제거하는 비등방성 에칭 공정을 수행한다. 비등방성 에칭 공정은 알칼리 용액을 사용하고 웨이퍼의 결정 배향에 의존하는 다른 에칭 속도를 포함한다. 알칼리 용액은 KOH 또는 NaOH일 수 있다. 비등방성 에칭 공정은 각 웨이퍼의 제1 주평면에 에치 피트를 형성한다. 에치 피트는 (100) 결정면과 다른 결정면에 의해 정의된다.
(4) 단계(S61)는 결정 배향을 측정하고 표시를 형성하기 위해서 도 51에 도시된 것처럼 반도체 웨이퍼 제조 장비를 사용한다. 구체적으로, 도 56의 단계(S61)는 에치 피트로 평행 광속을 방출한다. 평행 광속은 각 에치 피트를 정의하는 제2 배향 결정면에 의해 반사된다. 단계(S61)는 반사광을 검출하고, 반사광의 강도의 회전각 의존도를 계산하고, 웨이퍼의 결정 배향을 표시하기 위해서 웨이퍼 상에 기준 ID 마크를 형성한다.
(5) 단계(S57)는 에치 피트를 주로 제거하기 위해 산성 용액으로 산성 에칭 공정을 수행한다. 단계(S58)는 각 웨이퍼의 제1 주평면과 경사 외곽 상에 연마 공정을 수행한다. 단계(S59)는 웨이퍼를 세척하고 시험한다. 단계(S60)는 웨이퍼를 포장하여 운반한다.
(제8 실시예의 실험예)
제8 실시예에 따른 실험예에 대해 설명하기로 한다. 도 57에 도시된 흐름도는 도 56과 거의 동일하다. 도 56의 흐름도에 도시된 단계(S61) 대신에 도 57의 흐름도는 표본 웨이퍼를 집어든다. 단계(S56)의 알칼리 에칭 이후에, 그리고 단계(S57)의 산성 에칭 이전에, 표본 웨이퍼가 웨이퍼 제조 라인으로부터 취해진다.
도 58에서, 표본 웨이퍼(140)는 웨이퍼단(141)에 설치된다. 표본 웨이퍼(140)의 제1 주평면상에, 많은 에치 피트가 있다. 각 에치 피트는 제1 배향 결정면인 (100) 결정면과 다른 제2 배향 결정면에 의해 정의된다. 광원(142)은 제1 주평면에 노출된 에치 피트(144)에 수직으로 백색광을 방출하기 위해서 표본 웨이퍼(140)의 제1 주평면 상방에 배열된다. 에치 피트(144)로부터의 산란광은 산란광 검출기(143)에 의해 검출된다. 챔버(146)는 외부광을 차단하기 위해서 표본웨이퍼(140), 웨이퍼단(141), 광원(142), 및 검출기(143)를 덮는다.
검출기(143)는 감광면(155)을 갖는다. 감광면(155)은 산란광의 강도의 변화를 측정하기 위해서 (100) 결정면에 대해 경사진다. 도 59에서, 산란광의 강도는감광면(155)의 경사각에 따라 변화한다. 횡좌표는 감광면(155)의 경사각을 나타내고, 종좌표는 산란광의 강도를 나타내는 상대값을 표시한다. 감광면(155)은 (100) 결정면과 평행할 때, 즉 감광면(155)의 경사각이 0일 때, 피크가 나타난다. 감광면(155)이 35도 및 -35도만큼 경사질 때, 또한 피크가 나타난다.
도 60은 표본 웨이퍼(140)의 제1 주평면상에 형성된 에치 피트(144)에 의해 산란된 광을 설명한다. 광원(142)으로부터의 광(147a, 147b)은 (100) 결정면을 향해 수직으로 진행한다. 0도 경사의 감광면(155a)를 갖는 검출기(143a)는 (100) 결정면으로부터 직접 산란광을 검출하고 도 59의 0도 경사 피크를 제공한다.
35도 경사의 감광면(155b)을 갖는 검출기(143b)는 에치 피트(144)로부터 산란된 광을 검출하고, 도 59의 35도 경사 피크를 제공한다. 도 60에서, 에치 피트(144)는 (111) 결정면과 (111) 결정면에 등가인 결정면을 포함하는 제2 배향 결정면에 의해 정의된다. 에치 피트(144)에 입사하는 광은 제2 배향 결정면에 의해 반사되고 35도 경사진 감광면(155b)을 갖는 검출기(143b)에 의해 검출된다.
(제8 실시예의 비교예)
알칼리 에칭 공정(S56) 이후 및 산성 에칭 공정(S57) 이전에 제8 실시예의 비교예는 웨이퍼의 결정 배향을 탐지하기 위해 X선을 웨이퍼에 방출한다. 탐지 결정 배향에 따라, 기준 ID 마크가 표시 장비를 사용하여 웨이퍼에 형성한다.
도 61에서, 비교예는 웨이퍼당 10 내지 20분을 필요로 하고, 제8 실시예는 웨이퍼당 1 내지 2분만을 필요로 한다. 제8 실시예는 가시 광선 또는 적외선을 사용한다. 한편, 비교예는 인체에 유해한 X선을 사용하므로, 안전을 보장하는 장비를 필요로 한다.
제8 실시예는 안전하고 신속하며 웨이퍼 결정 배향의 정밀한 측정 및 웨이퍼상의 표시 형성이 가능하므로 따라서 제조 비용을 낮춘다.
(제9 실시예)
최근의 고성능 반도체 집적 회로는 저전력 소모 및 고속 동작을 실현하기 위해서 SOI 웨이퍼로부터 생성된다. SOI 웨이퍼를 형성하기 위한 직접 결합 기술은 두 개의 웨이퍼를 요구하므로, 웨이퍼의 비용을 증가시킨다. 예를 들면, 8인치SOI 웨이퍼는 100,000엔이 든다. SOI 웨이퍼의 가장 결정적인 문제는 제조 비용의 감소이다.
웨이퍼에 형성되는 반도체 장치의 특성을 향상시키기 위해 반도체 장치 제조 공정은 다양한 부재를 사용한다. 이러한 부재가 웨이퍼를 오염시키는 것을 방지하기 위해서, 웨이퍼가 세척된다. 그러나, 웨이퍼 상에 형성된 노치에 모인 먼지(부재)를 완전히 세척하는 것은 어렵다. 노치에 모인 먼지는 오염을 일으키고 웨이퍼로부터 형성된 반도체 장치의 수율을 저하시킨다.
본 발명의 제9 실시예는 제4 실시예에서처럼 단결정 실리콘 베이스 웨이퍼, 베이스 웨이퍼의 주평면상에 형성된 절연층, 절연층상에 형성된 SOI 층(단결정 실리콘층)을 갖는 SOI 웨이퍼를 제공한다. 특히, 제9 실시예는 노치 또는 배향 플랫이 없는 원형 베이스 웨이퍼를 갖는 SOI 웨이퍼 및 이러한 SOI 웨이퍼를 제조하는 방법을 제공한다.
도 62a에서, SOI 웨이퍼(173)는 원형 베이스 웨이퍼(160), 베이스 웨이퍼(160)의 외주를 따라 형성된 경사 외곽, 베이스 웨이퍼(160)상에 형성된 절연층, 절연층상에 형성된 SOI 층, SOI층 외주에 형성된 기준 위치(169), SOI 층의 결정 배향을 표시하는 기준 ID 마크로 되어 있다 .
기준 위치(169)는 SOI층의 결정 배향을 표시하는 노치 또는 배향 플랫이다. 이 예에서, 기준 위치(169)는 노치이다.
도 62b에서, 기준 ID 마크(165)는 노치(169) 근처에 형성된다. 절연층(172)은 베이스 웨이퍼(160)의 주평면상에 형성되고, SOI층(171)은 절연층(172)상에 배치된다. 노치(169)는 절연층(172)과 SOI층(171)의 외주에 형성된다. 노치(169)는 최소한 SOI층(171)의 외주에 형성될 수 있다. 절연층(172)은 노치(169)가 있거나 없을 수 있다.
기준 ID 마크(165)는 베이스 웨이퍼(160)의 경사 외곽 상에 형성되고 노치(169)를 이용하여 정렬된다. 기준 ID 마크(165)에 인접하여, SOI 웨이퍼(173)에 관한 데이타를 포함하는 ID 마크(164)가 베이스 웨이퍼(160)의 경사 외곽 상에 형성된다. 이 예에서, 기준 ID 마크(165)는 삼각형이다. 이는 본 발명을 제한하지는 않는다. 제1 내지 제8 실시예에서 설명한 바와 같이, SOI 층(171)의 결정 배향을 식별하는데 유용하다면 기준 ID 마크(165)는 어떠한 형태로도 될 수 있다. ID 마크(164)는 SOI 웨이퍼(173)의 품질을 관리하기 위해서 주로 사용되고 문자로 생성된다. 다음의 설명에서, 기준 ID 마크(165) 및 ID 마크(164)는 ID 마크(162)로서 총체적으로 지칭된다.
제9 실시예에 따른 SOI 웨이퍼(173)를 제조하는 방법에 대해 설명하기로 한다. SOI 웨이퍼(173)는 직접 결합 기술에 의해 형성된다. SOI 웨이퍼(173)는 베이스 웨이퍼와 SOI 층 웨이퍼를 결합하여 제조된다.
도 63a에서, 베이스 웨이퍼(160)는 원형이고 노치 또는 배향 플랫과 같은 기준 위치가 없다 베이스 웨이퍼(160)의 외주는 경사 외곽(163)을 갖는다. 도 63b에서, ID 마크(162)는 주평면(161)에 근접한 경사 외곽(163)상에 형성된다.
도 64에서, 단계(S71)는 단결정 잉곳을 리프팅한다. 단계(S72)는 잉곳으로부터 생성된 웨이퍼의 지름을 고정하기 위해서 잉곳상에 원주 연마 공정을 수행한다. 단계(S75)는 디스크 웨이퍼를 형성하기 위해서 잉곳상에 슬라이스화 공정을 수행한다. 단결정 잉곳은 결정 배향 측정 및 노치/배향 플랫 형성을 거치지 않으므로, 각 웨이퍼가 원형이다.
단계(S76)는 웨이퍼의 외주를 따라 경사 외곽을 형성하기 위해서 각 웨이퍼의 모서리를 깎는다. 경사 외곽은 웨이퍼의 주평면에 대해 경사져 있다. 단계(S77)는 각 웨이퍼의 주평면과 경사 외곽 상에 래핑 공정을 수행한다. 단계(S78)는 각 웨이퍼의 주평면상에 기복을 주로 제거하기 위해서 에칭 공정을 수행한다. 에칭 공정은 알칼리 용액을 사용하는 알칼리 에칭 공정 및 산성 용액을 사용하는 산성 에칭을 포함한다.
단계(S79)는 각 웨이퍼의 주평면 및 경사 외곽 상에 연마 공정을 수행한다. 연마 웨이퍼는 세척되고 시험된다. 결정 배향을 식별하고 SOI 웨이퍼의 품질을 관리하기 위한 ID 마크(162)는 각 웨이퍼의 경사 외곽 상에 생성된다. 이는 제9 실시예에 따라 베이스 웨이퍼(160)를 완성시킨다.
도 65a에서, SOI층 웨이퍼(166)는 노치(169)가 형성된 경사 외곽을 구비한다. 도 65b에서, SOI 층 웨이퍼(166)는 산화막(172)이 형성된 제1 주평면(167)을 구비한다. 실리콘 웨이퍼(170)는 산화막(172)으로부터 분리된 수소 이온 주입층(168)을 포함한다. 산화막(172)과 수소 이온 주입층(168) 사이에, SOI 층(단결정 실리콘층)(171)이 존재한다.
도 66에서, 도 64의 제조 방법은 각각이 그 외주에 노치가 있는 웨이퍼를 형성하기 위해 부분적으로 사용된다. 즉, 단계(S72)의 원주 연마 공정 이후 및단계(S75)(도 64)의 슬라이스화 공정 이전에, X선이 단결정 잉곳의 결정 배향을 측정하기 위해 방출되고, 노치가 잉곳에 형성된다. 노치있는 잉곳은 각각이 그 외주에 노치가 있는 실리콘 웨이퍼로 슬라이스화된다.
도 66의 단계(S91)는 웨이퍼(170)상에 열산화막(172)을 형성하기 위해서 각 실리콘 웨이퍼(170)의 제1 주평면상에 열처리를 수행한다. 대신, 실리콘 산화막이 웨이퍼(170)의 제1 주평면상에 증착될 수도 있다. 열산화막(172) 또는 실리콘 산화막은 SOI 웨이퍼(173)(도 62b)의 BOX층으로 작용하는 매립 산화막(172)이다.
단계(S92)는 산화막(172)을 통해 웨이퍼(170)의 제1 주평면에 수소 이온을 주입한다. 이온 주입는 예를 들면, 약 50 keV의 이온 가속 에너지와 1017/㎠의 주입 농도의 조건하에서 수행된다. 이는 실리콘 웨이퍼(170)에 수소 이온 주입층(168)을 형성한다. 수소 이온 주입층(168)은 산화막(172)으로부터 이격되어 SOI 층 웨이퍼(166)를 완성한다.
도 67에 도시된 것처럼, SOI 웨이퍼(173)(도 62a)는 베이스 웨이퍼(160)(도 63a)와 SOI층 웨이퍼(166)(도 65a)를 결합하여 제조된다. 단계(S95)는 상온에서 SOI층 웨이퍼(166)의 주평면(167)에 베이스 웨이퍼(160)의 주평면(161)을 접합한다. 이때, SOI층 웨이퍼(166)의 외주상의 노치(169)는 베이스 웨이퍼(160)의 경사 외곽(163)상의 삼각형 기준 ID 마크(165)에 맞춰 정렬되어 웨이퍼(160) 및 웨이퍼(166)가 함께 결합된다. 노치(169)와 기준 ID 마크(165)를 서로 정렬하기 위해서, CCD를 갖는 광학 판독기가 사용될 수 있다. 웨이퍼(160 및 166)는 삼각표시(165)에 따라 적절하게 방향을 잡는다.
단계(S96)는 열처리를 수행하고 수소 이온 주입층(168)을 따라 SOI층 웨이퍼(166)를 쪼갠다. 이는 베이스 웨이퍼(160), 산화막(매립산화막)(172), 및 SOI 층(171)을 포함하는 단단한 구조를 형성한다. 매립 산화막(172) 및 SOI층(171)은 베이스 웨이퍼(160)의 주평면(161)상에 있다. 단계(S97)는 도 62a의 SOI 웨이퍼(173)를 완성하기 위해서 쪼개진 면을 연마한다.
제9 실시예에 따르면, 베이스 웨이퍼(160) 및 SOI 층 웨이퍼(166)는 서로 결합되고, SOI 층 웨이퍼(166)는 수소 이온 주입층(168)을 따라 쪼개진다. 이 방법은 SOI 웨이퍼의 형성에 있어서 본 발명을 제한하지는 않는다. 베이스 웨이퍼(160)는 수소 이온 주입층(168)없이 SOI층 웨이퍼(166)에 결합될 수 있다. 이 경우에, SOI층(171)을 형성하기 위해서, 제1 주평면(167)에 대향하는 SOI 층 웨이퍼(166)의 제2 주평면은 SOI층(171)을 형성하기 위해서 요구되는 두께로 얇아진다. SOI층 웨이퍼(166)를 얇게 하기 위해서, 화학 기계적 연마(CMP) 기술 또는 화학 또는 물리적 에칭 기술이 사용될 수 있다.
SOI 웨이퍼(173)상에 노치 또는 배향 플랫이 반도체 집적 회로를 그 위에 형성할 때 SOI 층(171)의 결정면 배향을 식별하기 위해 사용된다. 그러므로, SOI층 웨이퍼(166)의 결정 배향이 베이스 웨이퍼(160)의 결정 배향과 정렬되지 않아도 문제되지 않을 것이다. SOI층(171)의 결정 배향이 식별가능하면, 베이스 웨이퍼(160)는 노치 또는 배향 플랫을 갖지 않는 단순한 디스크일 수 있다.
(제9 실시예의 변형예 1)
제9 실시예에 따르면, 베이스 웨이퍼(160)의 경사 외곽상의 ID 마크(162)는 도 63b에 도시된 것과 같은 문자 코드(164) 및 삼각형(165)으로 구성된다. 제9 실시예의 변형예 1은 바코드 ID 마크를 사용한다.
도 68a는 베이스 웨이퍼(160)에 결합된 SOI층 웨이퍼(166)를 도시한다. SOI층 웨이퍼(166)는 노치(169)를 갖는다. 베이스 웨이퍼(160)의 경사 외곽은 노치(169)를 사용하여 정렬된 바코드(175)를 갖는다. 도 68b에서, 바코드(175)는 경사 외곽 상에 형성되어 SOI 층 웨이퍼(166)의 노치(169)에 근접하게 될 수 있다. 바코드(175)는 선형 바코드(도 68b) 또는 2차원 바코드일 수 있다.
(제9 실시예의 변형예 2)
일반적으로, SOI웨이퍼에 형성된 노치 또는 배향 플랫은 그 위에 반도체 집적 회로를 형성할 때 SOI 층의 결정면 배향을 식별하기 위한 작용을 한다. 즉, 노치 또는 배향 플랫은 베이스 웨이퍼의 결정 배향에 관련이 없다. 예를 들면, 도 62b에서, SOI층 웨이퍼(166)는 SOI층(171)의 결정 배향을 표시하기 위해 노치(169)를 구비한다. 노치(169)가 SOI층(171)의 결정 배향을 식별하는데 유용하다면, SOI층(171)의 결정 배향을 표시하기 위해서 베이스 웨이퍼(160)상에 삼각형(165)과 같은 기준 ID 마크를 마련할 필요가 없다.
따라서, 제9 실시예의 변형예 2는 SOI층의 결정 배향을 표시하는 베이스 웨이퍼상의 기준 ID 마크가 없다. 도 69a에서, SOI웨이퍼(176)는 노치(169)를 갖는 SOI층 웨이퍼(166)와 기준 ID 마크가 없는 베이스 웨이퍼(160)를 갖는다. 웨이퍼(166및 160)는 SOI 웨이퍼(176)를 형성하기 위해서 함께 결합된다. 도 69b에서, SOI층 웨이퍼(166)는 매립 산화막 및 노치(169)를 갖는 SOI 층을 갖는다. 한편, 베이스 웨이퍼(160)의 경사 외곽은 결정 배향을 표시하는 기준 ID 마크 및 SOI 웨이퍼(176)의 품질을 관리하기 위한 ID 마크를 갖지 않는다.
웨이퍼 결정 배향을 제어하는데 필요한 반도체 집적 회로 형성 공정이 수행될 때, CCD 카메라를 갖는 광학 판독기는 결정 배향을 제어하기 위해서 SOI층상의 노치(169)를 검출하기 위해 사용된다.
이 방식에서, 베이스 웨이퍼는 그 경사 외곽 상에 노치 또는 배향 플랫이 없는 디스크일 수 있다. SOI층의 외주가 노치 또는 배향 플랫이 있어도 SOI층의 결정면 배향을 검출할 수 있다. 베이스 웨이퍼의 경사 외곽은 SOI 층 웨이퍼의 노치와 정렬될 기준 ID 마크를 가질 수 있다. 이 경우, SOI층의 결정 배향은 SOI층의 노치를 직접 검출하지 않고 기준 ID 마크를 판독하여 신속하게 식별될 수 있다.
베이스 웨이퍼 상에 노치 또는 배향 플랫을 형성하지 않아 저비용 SOI 웨이퍼를 구현한다. 노치 또는 배향 플랫이 없는 SOI 웨이퍼는 반도체 집적 회로가 형성될 때 균일한 표면을 제공하기 위해서 원형이다. 노치가 없으므로, 먼지 또는 막잔여물이 제조 공정동안 웨이퍼에 모이지 않으므로 웨이퍼의 오염이 방지된다. 이는 저비용으로 양질의 반도체 웨이퍼를 제조한다.
(제9 실시예의 비교예)
제9 실시예의 비교예는 노치가 있는 베이스 웨이퍼를 노치가 있는 SOI층 웨이퍼에 결합하여 SOI 웨이퍼를 제조한다. 즉, 베이스 웨이퍼는 기준 ID 마크 대신에 노치를 갖는다.
도 70에 도시된 것처럼, 도 64의 방법에서처럼, 단계(S71)는 단결정 잉곳을 리프팅하고 단계(S72)에서 잉곳의 외주를 연마한다. 단계(S73)는 잉곳의 결정 배향을 측정하기 위해서 X선을 사용한다. 단계(S74)는 웨이퍼의 결정면 배향(통상 [110])을 표시하는 노치 또는 배향 플랫을 형성한다. 단계(S75 내지 S79)는 도 64의 방법에 따라 수행된다. 단계(S81)는 각 웨이퍼의 후면에 웨이퍼의 품질을 관리하기 위한 표시를 형성하여, 표시로 인한 요철이 웨이퍼의 결합을 방해하지 않게 된다.
도 71a에서, SOI 웨이퍼(178)는 도 70의 흐름도에 의해 생성된 베이스 웨이퍼(177)와 베이스 웨이퍼(177)에 결합된 SOI층 웨이퍼(166)으로 구성된다. SOI층 웨이퍼(166)는 도 66의 흐름도에 의해 생성되고 도 65a의 구조를 갖는다. 베이스 웨이퍼(177)와 SOI 층 웨이퍼(166)의 결합이 도 67의 흐름도에 따라 수행된다. 이때, SOI층 웨이퍼(166)의 노치(169)는 베이스 웨이퍼(177)의 노치(179)와 정렬되고, 웨이퍼(166 및 177)가 함께 결합된다.
도 71a에 도시된 것처럼, 노치(169 및 179)는 서로 일치한다. 제9 실시예의 도 62a의 SOI 웨이퍼(173)와 비교하여, 비교예의 SOI 웨이퍼(178)는 베이스 웨이퍼(177)상에 기준 ID 마크(165) 대신 노치(179)를 갖는다. 노치(179)에 기초하여, 결합이 수행된다.
도 71b에서, 웨이퍼의 품질을 관리하기 위한 표시(164)가 웨이퍼의 후면에 형성된다.
상술한 바와 같이, 본 발명의 제1 내지 제9 실시예는 웨이퍼마다의 편차가 최소한이고 고수율로 제조가능한 반도체 웨이퍼, 이러한 반도체 웨이퍼를 제조하는 방법, 이러한 웨이퍼 상에 반도체 장치를 제조하는 방법, 이러한 웨이퍼 상에 반도체 장치를 제조하는 장비를 제공한다. 제1 내지 제9 실시예의 효과는 다음과 같다.
(1) 제1 내지 제9 실시예에 따른 웨이퍼에는 그 위의 경사 외곽의 ID 마크가 제공된다. ID 마크는 웨이퍼 상에 형성된 제품에 관한 데이타를 포함한다. 제조 공정에서 새로운 제품이 웨이퍼 상에 형성될 때, 새로운 제품에 관한 ID 마크가 필요하면 웨이퍼 상에 형성된다. 즉, 선택적 수의 ID 마크가 필요한 경우에 필요한 만큼 웨이퍼에 형성된다. ID 마크에 따르면, 최적 처리 조건은 호스트 컴퓨터를 액세스하지 않고 개별적 제조 공정에 대해 신속하게 판정된다. 이는 웨이퍼마다의 편차를 방지한다.
(2) 제1 내지 제9 실시예에 따른 웨이퍼에는 웨이퍼의 경사 외곽에 평평화된 부분에 ID 마크가 제공된다. 웨이퍼가 기준 위치가 없는 경우에도, ID 마크는 평평화된 부분으로 인해 고속으로 판독될 수 있다.
(3) 제1 내지 제9 실시예에 따른 웨이퍼에는 그 위의 경사 외곽 상에 복수의 ID 마크가 제공된다. ID 마크는 동일한 데이타를 포함하고 수평 및 수직 방향으로 서로 떨어져 있다. ID 마크 중의 최소한 하나는 경사 외곽의 형태를 정밀하게 측정하지 않고 고속으로 용이하게 판독될 수 있다.
(4) 제1 내지 제9 실시예에 따른 웨이퍼에는 웨이퍼의 경사 외곽 상에 기준위치의 양측상에 ID 마크가 제공된다. ID 마크는 반도체 장치 제조 공정 동안 신속하게 판독될 수 있어 생산성을 향상시킨다.
(5) 제4 내지 제9 실시예에 따른 SOI 웨이퍼는 베이스 웨이퍼, 절연막, 단결정 실리콘층으로 구성된다. 베이스 웨이퍼에는 ID 마크가 제공된다. SOI 웨이퍼는 반도체 장치 제조 공정 동안 먼지가 모이는 것을 방지한다. SOI 웨이퍼는 표준 웨이퍼상의 노치와 같은 기능을 하는 ID 마크를 갖는다.
(6) 제1 내지 제9 실시예는 웨이퍼의 경사 외곽의 일부를 향해 그 부분을 평평하게 하고 평평화된 부분에 도트 표시를 형성하기 레이저 빔을 방출한다. 제1 내지 제9 실시예는 웨이퍼의 경사 외곽을 광으로 조사하고, 경사 외곽에서 반사된 광의 강도를 측정하고, 반사된 광이 최대값을 보이는 경사 외곽의 위치를 검출하고, 도트 표시 형성 부분으로 그 위치를 판정한다. 이 방식으로, 본 발명의 제1 내지 제9 실시예는 작은 도트 표시가 형성된 웨이퍼의 경사 외곽상의 위치를 신속하게 검출한다. 제1 내지 제9 실시예는 반도체 장치 제조 공정 동안 거칠어진 웨이퍼의 표면 상에도 용이하게 인식가능한 도트 표시를 형성할 수 있다.
(7) 대량의 데이타를 관리하기 위해 단일 ID 마크를 사용하고 제조 공정 도중에 ID 마크로부터 필요한 데이타를 판독하는데 오래 걸리는 관련 기술과 달리, 제1 내지 제9 실시예는 각 웨이퍼 상에 상술한 바와 같이 ID 마크를 형성하여, 반도체 장치 제조 공정에 필요한 데이타가 ID 마크로부터 신속하게 판독된다.
제1 내지 제9 실시예에 따르면, 각 반도체 장치 제조 장비는 이전 공정의 처리 조건을 얻고 현 공정의 처리 조건을 유연하게 결정하기 위해서 ID 마크를 신속하게 판독할 수 있다. 이는 균일한 특성의 반도체 장치를 제조하게 한다. 특히, 제1 내지 제9 실시예의 ID 마크는 개발 단계에 있는 실험적 공정에 대해 적절한 조건을 설정하는데 유용하여, 이 공정이 신속하게 실제 제조 라인에 적용될 수 있다.
본 발명의 추가적인 유리함 및 변형예는 당업자에게는 용이하게 가능할 것이다. 그러므로, 보다 넓은 형태로 본 발명은 본 명세서에서 도시되고 설명된 특정한 상세 부분 및 대표적인 제1 내지 제9 실시예로 제한되는 것이 아니다. 따라서, 첨부된 특허청구범위 및 그 등가물에 의해 정의된 일반적 발명 개념의 사상 및 범주를 벗어남없이 다양한 변형예가 가능할 수 있다.

Claims (44)

  1. 반도체 웨이퍼에 있어서,
    상기 웨이퍼의 외주(periphery)를 따라 형성된 경사 외곽(bevel contour)과,
    상기 웨이퍼에 형성된 제품과,
    상기 경사 외곽 상에 형성되고, 상기 제품의 특성, 제조 조건 및 시험 결과를 포함하는 데이타를 포함하고 있는 ID 마크(mark)
    를 포함하는 반도체 웨이퍼.
  2. 제1항에 있어서, 상기 경사 외곽은 상기 제품이 형성된 상기 웨이퍼의 표면보다 더 거친 표면을 갖는 반도체 웨이퍼.
  3. 제1항에 있어서, 상기 ID 마크는 웨이퍼 두께 방향의 다른 위치에서 상기 경사 외곽에 반복적으로 형성되는 반도체 웨이퍼.
  4. 제3항에 있어서,
    상기 경사 외곽은 상기 웨이퍼의 제1 주평면상에 제1 경사 외곽을 구비하고, 상기 웨이퍼의 제2 주평면상에 제2 경사 외곽을 구비하며,
    상기 ID 마크는 상기 제1 및 제2 경사 외곽 각각에 형성되는
    반도체 웨이퍼.
  5. 제3항에 있어서, 상기 ID 마크는 상기 경사 외곽상의 규정된 기준 위치의 각면에 형성되는 반도체 웨이퍼.
  6. 제5항에 있어서, 상기 기준 위치는 상기 웨이퍼의 결정 배향을 표시하는 객체 또는 표시인 반도체 웨이퍼.
  7. 제6항에 있어서, 상기 객체 또는 표시는 상기 웨이퍼 상에 형성된 배향 플랫(orientation flat), 노치(notch), 명각(inscription) 중의 하나인 반도체 웨이퍼.
  8. 제5항에 있어서, 상기 ID 마크는 상기 웨이퍼의 제조 이력을 표시하기 위해 상기 기준 위치의 한측에 형성된 웨이퍼 ID 마크, 및 상기 제품의 제조 이력을 표시하기 위해 상기 기준 위치의 다른측에 형성된 제품 ID 마크를 포함하는 반도체 웨이퍼.
  9. 제1항에 있어서,
    상기 경사 외곽은 상기 웨이퍼의 제1 주평면에 제1 경사 외곽을 구비하고, 상기 제1 주평면에 대향하는 상기 웨이퍼의 제2 주평면에 제2 경사 외곽을 구비하며,
    상기 제1 경사 외곽은 장치 제조자에 의해 생성된 ID 마크를 받고 상기 제2 경사 외곽은 웨이퍼 제조자에 의해 생성된 제조 번호를 포함하는 ID 마크를 받는 반도체 웨이퍼.
  10. 제9항에 있어서, 상기 제품은 상기 웨이퍼의 제1 주평면상에 형성되는 반도체 웨이퍼.
  11. 반도체 웨이퍼에 있어서,
    베이스 웨이퍼와,
    상기 베이스 웨이퍼 상에 배열된 절연층과,
    상기 절연층상에 배열된 단결정 실리콘층과,
    상기 단결정 실리콘층상에 형성된 제품과,
    상기 베이스 웨이퍼에 형성되고 상기 제품의 특성, 제조 조건 및 시험 결과를 포함하는 데이타를 포함하는 ID 마크
    를 포함하는 반도체 웨이퍼.
  12. 제11항에 있어서, 상기 ID 마크는 레이저 빔으로 형성된 도트(dots)로 이루어진 반도체 웨이퍼.
  13. 제11항에 있어서, 상기 ID 마크는 상기 베이스 웨이퍼의 외주 상에 형성된반도체 웨이퍼.
  14. 제13항에 있어서, 상기 ID 마크는 상기 베이스 웨이퍼의 외주를 따라 형성된 경사 외곽 상에 형성된 반도체 웨이퍼.
  15. 반도체 웨이퍼에 있어서,
    반도체 장치가 형성된 원형의 제1 주평면과,
    상기 웨이퍼의 외주를 따라 형성된 경사 외곽과,
    상기 경사 외곽 상에 형성되고 상기 웨이퍼의 결정 배향을 표시하는 기준 ID 마크와,
    상기 경사 외곽 상에 형성되고, 상기 원형의 제1 주평면 상에 형성된 제품의 특성, 제조 조건 및 시험 결과를 포함하는 데이타를 포함하는 ID 마크
    를 포함하는 반도체 웨이퍼.
  16. 제15항에 있어서,
    상기 기준 ID 마크는 L형 유도 셀을 포함하는 2차원 매트릭스 코드이고,
    상기 L형 유도 셀의 위치는 상기 웨이퍼의 결정 배향을 식별하기 위한 기준으로서 사용되는 반도체 웨이퍼.
  17. 제16항에 있어서, 상기 L형 유도 셀은 상기 제1 주평면상의 결정 배향 라인상에 배열되는 반도체 웨이퍼.
  18. 제15항에 있어서,
    상기 경사 외곽은 상기 웨이퍼의 제1 주평면에 제1 경사 외곽을 구비하고, 상기 제1 주평면에 대향하는 상기 웨이퍼의 제2 주평면에 제2 경사 외곽을 구비하며,
    상기 기준 ID 마크는 상기 제1 및 제2 경사 외곽 각각에 형성되는
    반도체 웨이퍼.
  19. 반도체 웨이퍼에 있어서,
    반도체 장치가 형성되는 원형의 제1 주평면과,
    상기 웨이퍼 상에 형성되고 상기 웨이퍼의 결정 배향을 표시하는 기준 ID 마크와,
    상기 웨이퍼의 외주 상에 형성되고 상기 제1 주평면에 대해 경사진 하부를 갖는 오목부와,
    상기 하부에 형성되고 상기 웨이퍼 상에 수행된 연마 공정후에 잔존하며, 상기 제1 주평면에서 노출된 제1 배향 결정면과는 다른 제2 배향 결정면에 의해 정의되는 에치 피트(etch pits)
    를 포함하는 반도체 웨이퍼.
  20. 반도체 웨이퍼에 있어서,
    원형의 베이스 웨이퍼와,
    상기 베이스 웨이퍼의 외주를 따라 형성된 경사 외곽과,
    상기 베이스 웨이퍼 상에 배열된 절연층과,
    상기 절연층상에 배열된 단결정 실리콘층과,
    상기 단결정 실리콘층의 결정 배향을 표시하기 위해 상기 단결정 실리콘층의 외주 상에 정의된 기준 위치
    를 포함하는 반도체 웨이퍼.
  21. 제20항에 있어서,
    상기 단결정 실리콘층의 결정 배향을 표시하기 위해서 상기 기준 위치에 따라 상기 경사 외곽 상에 형성된 기준 ID 마크를 더 포함하는 반도체 웨이퍼.
  22. 제20항에 있어서,
    상기 경사 외곽 상에 형성되고, 최소한 상기 웨이퍼에 관한 데이타를 표시하는 ID 마크를 더 포함하는 반도체 웨이퍼.
  23. 반도체 장치 제조 장비에 있어서,
    반도체 웨이퍼의 결정 배향을 측정하는 배향 측정 유닛과,
    상기 측정된 결정 배향에 따라 상기 웨이퍼 상에 상기 결정 배향을 식별하는데 사용되는 기준 ID 마크를 형성하는 마킹 유닛
    을 포함하는 반도체 장치 제조 장비.
  24. 제23항에 있어서, 상기 배향 측정 유닛은
    X선을 상기 웨이퍼의 주평면을 향해 방출하는 X선 방출원과,
    상기 웨이퍼를 통과하거나 상기 웨이퍼에서 반사되는 X선을 검출하는 2차원 X선 검출기와,
    상기 검출된 X선에 기초하여 라우에 영상(Laue image)을 디스플레이하기 위한 디스플레이
    를 포함하는 반도체 장치 제조 장비.
  25. 제23항에 있어서, 상기 마킹 유닛은
    상기 웨이퍼 상에 상기 기준 ID 마크를 형성하기 위해서 상기 웨이퍼 상에 레이저 빔을 방출하는 레이저 마킹 장치와,
    상기 웨이퍼상의 상기 레이저 빔 스폿과 상기 측정된 결정 배향을 표현하는 선과의 오프셋 각을 측정하는 측정기와,
    상기 웨이퍼와 상기 레이저 마킹 장치 중의 하나를 회전시키는 회전기
    를 포함하는 반도체 장치 제조 장비.
  26. 반도체 장치 제조 장비에 있어서,
    회전 메카니즘을 갖는 웨이퍼단(wafer stage)과,
    상기 웨이퍼단 상에 설치된 웨이퍼의 주평면을 조사(irradiate)하기 위해 상기 웨이퍼단의 회전중심을 향해 광선을 방출하기 위한 광원과,
    상기 웨이퍼상의 결정 결함으로부터 산란된 광의 강도를 측정하는 검출기와,
    상기 측정된 강도의 회전각 의존도를 분석하는 컴퓨터와,
    상기 웨이퍼의 결정 배향을 표시하기 위해 상기 웨이퍼 상에 기준 ID 마크를 형성하는 마킹 유닛과,
    최소한 상기 웨이퍼단, 웨이퍼, 광원 및 검출기를 덮어, 외부광으로부터 차단하는 챔버
    를 포함하는 반도체 장치 제조 장비.
  27. 반도체 장치 제조 장비에 있어서,
    웨이퍼단과,
    상기 웨이퍼단에 설치된 웨이퍼의 주평면상에 광을 방출하기 위한 광원과,
    상기 광원의 방출구를 둘러싸고 상기 방출광의 진행방향에 대해 경사진 감광면을 구비하고, 상기 웨이퍼의 상기 주평면에 형성된 에치 피트로부터 산란된 광의 강도를 측정하는 광검출기와,
    상기 측정된 강도의 회전각 의존도를 분석하는 컴퓨터와,
    상기 웨이퍼의 결정 배향을 표시하기 위해 상기 웨이퍼 상에 기준 ID 마크를 형성하는 마킹 유닛과,
    최소한 상기 웨이퍼단, 웨이퍼, 광원, 광검출기를 덮어, 외부광으로부터 차단하는 챔버
    를 포함하는 반도체 장치 제조 장비.
  28. 제27항에 있어서, 상기 방출광은 평행 광속인 반도체 장치 제조 장비.
  29. 제27항에 있어서, 상기 감광면은 상기 진행 방향에 대해 약 35도만큼 경사진 반도체 장치 제조 장비.
  30. 제28항에 있어서, 상기 평행 광속의 중심과 상기 감광면의 중심사이의 거리는 상기 웨이퍼의 주평면과 상기 감광면의 중심 사이의 거리의 0.7배인 반도체 장치 제조 장비.
  31. 반도체 장치 제조 방법에 있어서,
    반도체 웨이퍼의 외주를 따라 경사 외곽을 형성하는 단계와,
    상기 웨이퍼 상에 제품을 형성하는 단계와,
    상기 경사 외곽에 상기 제품의 특성, 제조 조건 및 시험 결과를 포함하는 데이타를 포함하는 제1 ID 마크를 형성하는 단계와,
    상기 제1 ID 마크를 판독하는 단계와,
    상기 제1 ID 마크로부터 판독된 데이타에 따라 상기 웨이퍼 상에 다른 제품을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  32. 제31항에 있어서,
    상기 제1 ID 마크 근처의 상기 경사 외곽 상에, 상기 제1 ID 마크의 형성 이후에 상기 웨이퍼 상에 형성된 제품의 특성, 제조 조건, 시험 결과를 포함하는 데이타를 포함하는 제2 ID 마크를 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
  33. 제31항에 있어서,
    경사 외곽 상에 제1 ID 마크를 형성하는 단계는
    그 일부분이 상기 제품이 형성된 상기 웨이퍼의 영역보다 더 거친 상기 경사 외곽의 일부를 향해 그 거친 부분을 평평하게 하기 위해 레이저 빔을 방출하는 단계와,
    상기 경사 외곽의 평평해진 부분에 상기 제1 ID 마크를 구성하는 도트를 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  34. 제33항에 있어서,
    상기 제1 ID 마크를 판독하는 단계는,
    상기 경사 외곽에 광을 방출하고 상기 경사 외곽으로부터 반사된 광의 강도를 측정하는 단계와,
    상기 반사된 광의 강도가 최대값을 보이는 위치를 검출하고 상기 검출된 위치를 상기 도트가 형성된 부분으로 판정하는 단계
    를 포함하는 반도체 장치 제조 방법.
  35. 제31항에 있어서,
    반도체 웨이퍼 외주를 따라 경사 외곽을 형성하는 단계는 상기 제품이 형성된 상기 웨이퍼의 제1 주평면측에 제1 경사 외곽을 형성하고 상기 제1 주평면에 대향하는 상기 웨이퍼의 제2 주평면측에 제2 경사 외곽을 형성하는 단계를 포함하며,
    상기 경사 외곽에 제1 ID 마크를 형성하는 단계는 장치 제조자에 의해 상기 제1 경사 외곽 상에 ID 마크를 형성하고 웨이퍼 제조자에 의해 상기 제2 경사 외곽 상에 ID 마크를 형성하는 단계를 포함하며,
    상기 장치 제조자에 의한 상기 ID 마크는 미리 상기 장치 제조자의 호스트 컴퓨터에 저장되는
    반도체 장치 제조 방법.
  36. 반도체 장치 제조 방법에 있어서,
    반도체 장치가 형성된 웨이퍼의 제1 주평면에 대해 그 하부가 경사진 오목부를 상기 웨이퍼의 외주에 형성하는 단계와,
    상기 웨이퍼의 결정 배향에 의존하여 다른 에칭 속도를 갖는 에칭 공정을 수행하여, 상기 제1 주평면에서 노출된 제1 배향 결정면과 다른 제2 배향 결정면에의해 정의되는 에치 피트를 상기 하부에 형성하는 단계와,
    상기 에치 피트의 형상에 따라 상기 오목부의 결정 배향을 판정하는 단계와,
    상기 웨이퍼의 결정 배향을 표시하기 위해 상기 웨이퍼 상에 기준 ID 마크를 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  37. 제36항에 있어서, 상기 오목부의 결정 배향을 판정하는 단계는
    상기 에치 피트상에 광을 방출하는 단계와,
    상기 제2 배향 결정면으로부터 반사된 광의 강도의 회전각 의존도를 계산하는 단계와,
    상기 회전각 의존도에 따라 상기 오목부의 결정 배향을 판정하는 단계를 포함하는 반도체 장치 제조 방법.
  38. 제37항에 있어서, 상기 회전각 의존도에 따라 상기 오목부의 결정 배향을 판정하는 단계는
    상기 웨이퍼의 전체 외주 영역상에 형성된 에치 피트에 대해 회전각 의존도 데이타를 데이타베이스에 저장하는 단계와,
    상기 계산된 회전각 의존도를 상기 데이타베이스에 저장된 상기 데이타와 비교하는 단계와,
    상기 비교 결과에 따라 상기 오목부의 결정 배향을 판정하는 단계를 포함하는 반도체 장치 제조 방법.
  39. 반도체 장치 제조 방법에 있어서,
    웨이퍼의 주평면상에 광선을 방출하는 단계와,
    상기 웨이퍼의 결정 결함으로부터 산란된 광의 강도를 측정하는 단계와,
    상기 측정된 강도의 회전각 의존도를 분석하는 단계와,
    상기 분석된 회전각 의존도에 따라 상기 웨이퍼의 결정 배향을 판정하는 단계
    를 포함하는 반도체 장치 제조 방법.
  40. 제39항에 있어서,
    상기 광선은 가시영역과 적외선 영역 중의 하나에 있는 레이저 빔인 반도체 장치 제조 방법.
  41. 제39항에 있어서,
    상기 회전각 의존도는 정현파적 주기성을 갖는 반도체 장치 제조 방법.
  42. 반도체 웨이퍼 제조 방법에 있어서,
    단결정 잉곳을 슬라이스화하여 상기 웨이퍼를 형성하는 단계와,
    알칼리 용액을 사용하고 결정 배향에 좌우되는 다른 에칭 속도를 연관시켜상기 웨이퍼에 대한 에칭 공정을 수행함으로써 상기 웨이퍼의 주평면에서 기복을 제거하는 단계와,
    상기 에칭 공정에 의해 상기 주평면상에 형성된 에치 피트에 따라 상기 웨이퍼의 결정 배향을 측정하는 단계와,
    상기 웨이퍼의 상기 측정된 결정 배향을 표시하기 위해서 상기 웨이퍼 상에 기준 ID 마크를 형성하는 단계와,
    상기 에치 피트를 제거하는 단계
    를 포함하는 반도체 웨이퍼 제조 방법.
  43. 반도체 웨이퍼 제조 방법에 있어서,
    원형 베이스 웨이퍼의 외주를 따라 경사 외곽을 형성하는 단계와,
    SOI층 웨이퍼의 결정 배향을 표시하기 위해서 상기 경사 외곽 상에 기준 ID 마크를 형성하는 단계와,
    상기 SOI층 웨이퍼의 상기 결정 배향을 표시하는 기준 위치를 갖는 상기 SOI 층 웨이퍼를 형성하는 단계와,
    상기 SOI층 웨이퍼의 제1 주평면상에 절연층을 형성하는 단계와,
    상기 기준 ID 마크가 상기 기준 위치에 따라 정렬되는 상기 베이스 웨이퍼를 상기 SOI 층 웨이퍼의 절연층측에 접합하는 단계
    를 포함하는 반도체 웨이퍼 제조 방법.
  44. 제43항에 있어서,
    상기 SOI층 웨이퍼에 상기 베이스 웨이퍼를 접합하기 전에 상기 제1 주평면에 수소 이온을 주입하여, 상기 절연층으로부터 떨어진 상기 SOI층 웨이퍼에 수소 이온 주입층(hydrogen-ion-implanted layer)을 형성하는 단계와,
    상기 절연층측에 상기 베이스 웨이퍼를 접합한 후에 상기 수소 이온 주입층을 따라 상기 SOI 층 웨이퍼를 쪼개는 단계
    를 더 포함하는 반도체 웨이퍼 제조 방법.
KR10-2002-0015422A 2001-03-21 2002-03-21 Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법 KR100458883B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001080452 2001-03-21
JPJP-P-2001-00080452 2001-03-21
JPJP-P-2001-00345984 2001-11-12
JP2001345984A JP4071476B2 (ja) 2001-03-21 2001-11-12 半導体ウェーハ及び半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20020075282A KR20020075282A (ko) 2002-10-04
KR100458883B1 true KR100458883B1 (ko) 2004-12-03

Family

ID=26611656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0015422A KR100458883B1 (ko) 2001-03-21 2002-03-21 Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법

Country Status (5)

Country Link
US (2) US7057259B2 (ko)
JP (1) JP4071476B2 (ko)
KR (1) KR100458883B1 (ko)
CN (2) CN101901750A (ko)
TW (1) TWI283454B (ko)

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
EP1357603A3 (en) * 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
EP1355316B1 (en) * 2002-04-18 2007-02-21 Innovative Silicon SA Data storage device and refreshing method for use with such device
WO2004001849A2 (en) * 2002-04-30 2003-12-31 Hrl Laboratories, Llc Quartz-based nanoresonators and method of fabricating same
JP4034682B2 (ja) 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US7994877B1 (en) 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
US6912150B2 (en) * 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US20040228168A1 (en) * 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US6954711B2 (en) * 2003-05-19 2005-10-11 Applied Materials, Inc. Test substrate reclamation method and apparatus
JP3913715B2 (ja) * 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
US7335934B2 (en) * 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
CN1319003C (zh) * 2003-08-05 2007-05-30 旺宏电子股份有限公司 多批晶圆修改属性编号的方法
US7184298B2 (en) * 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
JP4632659B2 (ja) * 2003-12-02 2011-02-16 パナソニック株式会社 半導体装置の製造方法
JP4460903B2 (ja) 2004-01-20 2010-05-12 株式会社東芝 半導体ウェーハのｉｄマーク認識方法
US7476939B2 (en) * 2004-11-04 2009-01-13 Innovative Silicon Isi Sa Memory cell having an electrically floating body transistor and programming technique therefor
US7251164B2 (en) * 2004-11-10 2007-07-31 Innovative Silicon S.A. Circuitry for and method of improving statistical distribution of integrated circuits
US7301838B2 (en) * 2004-12-13 2007-11-27 Innovative Silicon S.A. Sense amplifier circuitry and architecture to write data into and/or read from memory cells
US7301803B2 (en) * 2004-12-22 2007-11-27 Innovative Silicon S.A. Bipolar reading technique for a memory cell having an electrically floating body transistor
US20070023833A1 (en) * 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
US7185695B1 (en) * 2005-09-01 2007-03-06 United Technologies Corporation Investment casting pattern manufacture
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7355916B2 (en) * 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
US20070085140A1 (en) * 2005-10-19 2007-04-19 Cedric Bassin One transistor memory cell having strained electrically floating body region, and method of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US7555824B2 (en) 2006-08-09 2009-07-07 Hrl Laboratories, Llc Method for large scale integration of quartz-based devices
FR2905521A1 (fr) * 2006-08-31 2008-03-07 Microcomposants De Haute Secur Procede de marquage d'une plaque semi-conductrice pour son identification et plaque semi-conductrice marquee par ce procede
JP5205738B2 (ja) * 2006-10-16 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの支持方法、熱処理治具および熱処理ウェーハ
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US7943273B2 (en) * 2007-04-20 2011-05-17 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7790340B2 (en) * 2007-04-20 2010-09-07 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7851110B2 (en) * 2007-04-20 2010-12-14 Photronics, Inc. Secure photomask with blocking aperture
JP5093858B2 (ja) * 2007-04-27 2012-12-12 芝浦メカトロニクス株式会社 半導体ウェーハ処理装置及び基準角度位置検出方法
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US20100020311A1 (en) * 2007-06-14 2010-01-28 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US7884930B2 (en) * 2007-06-14 2011-02-08 Hrl Laboratories, Llc Integrated quartz biological sensor and method
JP5190666B2 (ja) * 2007-07-25 2013-04-24 信越半導体株式会社 貼り合わせウェーハの回転角度の測定方法
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US7953511B1 (en) * 2007-09-21 2011-05-31 National Semiconductor Corporation System and method for reducing processing errors during wafer fabrication employing a 2D wafer scribe and monitoring system
JP5192213B2 (ja) * 2007-11-02 2013-05-08 株式会社ディスコ レーザー加工装置
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
JP2010002598A (ja) * 2008-06-19 2010-01-07 Daishinku Corp 光学フィルタ
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
KR101023068B1 (ko) * 2008-10-29 2011-06-14 세메스 주식회사 기판 처리 장치 및 이를 이용한 기판 처리 방법
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
JP5618521B2 (ja) * 2008-11-28 2014-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
DE102009016289A1 (de) * 2009-01-02 2010-07-15 Singulus Technologies Ag Verfahren und Vorrichtung zur Identifizierung von Gegenständen sowie zum Verfolgen von Gegenständen in einem Produktionsprozess
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
US8129203B2 (en) * 2009-03-18 2012-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Auto feedback apparatus for laser marking
US8748959B2 (en) 2009-03-31 2014-06-10 Micron Technology, Inc. Semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US20100300259A1 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
JP5417998B2 (ja) * 2009-06-05 2014-02-19 株式会社Ｓｕｍｃｏ ウェーハ製造履歴追跡方法
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
KR20130007609A (ko) 2010-03-15 2013-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 장치를 제공하기 위한 기술들
CN102222601B (zh) * 2010-04-14 2016-03-16 中芯国际集成电路制造(上海)有限公司 增强晶圆识别码清晰度的方法
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
GB2483430B (en) * 2010-08-27 2014-08-20 Disco Corp Double-sided marking of semiconductor wafers and method of using a double-sided marked semiconductor wafer
DE102010060908A1 (de) * 2010-11-30 2012-05-31 Q-Cells Se Verfahren zur Kennzeichnung von Wafersolarzellen oder zur Kennzeichnung von Vorprodukten von Wafersolarzellen
US8939041B2 (en) * 2011-02-10 2015-01-27 Hysitron, Inc. Nanomechanical testing system
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US8570514B2 (en) * 2011-06-20 2013-10-29 Kla-Tencor Corporation Optical system polarizer calibration
CN103477433A (zh) * 2011-06-22 2013-12-25 松下电器产业株式会社 具有点标记的半导体基板及其制造方法
US8871605B2 (en) 2012-04-18 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating and orienting semiconductor wafers
JP2013229431A (ja) * 2012-04-25 2013-11-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5705180B2 (ja) * 2012-08-23 2015-04-22 東京エレクトロン株式会社 検査装置、接合システム、検査方法、プログラム及びコンピュータ記憶媒体
JP5674731B2 (ja) * 2012-08-23 2015-02-25 東京エレクトロン株式会社 検査装置、接合システム、検査方法、プログラム及びコンピュータ記憶媒体
JP5692195B2 (ja) * 2012-10-02 2015-04-01 株式会社デンソー 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
US9158867B2 (en) * 2012-10-09 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. 2D/3D analysis for abnormal tools and stages diagnosis
US20140258038A1 (en) * 2013-03-06 2014-09-11 Worthpoint Corporation Systems and Methods for Identifying Information about Objects
US9250074B1 (en) 2013-04-12 2016-02-02 Hrl Laboratories, Llc Resonator assembly comprising a silicon resonator and a quartz resonator
US9314871B2 (en) * 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
JP2013191893A (ja) * 2013-07-02 2013-09-26 Nikon Corp 積層半導体装置の製造方法
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
CN103792715B (zh) * 2014-01-27 2017-01-25 北京京东方显示技术有限公司 一种显示基板制造方法、系统及装置
KR102185659B1 (ko) * 2014-02-11 2020-12-03 삼성전자주식회사 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US9601436B2 (en) 2014-06-06 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for semiconductor wafer alignment
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
JP2016171149A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
WO2016201289A1 (en) * 2015-06-10 2016-12-15 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods
US9536838B1 (en) * 2015-08-10 2017-01-03 Infineon Technologies Ag Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
JP6507973B2 (ja) * 2015-09-28 2019-05-08 株式会社デンソー ウェハの製造方法および生産システム
US10110198B1 (en) 2015-12-17 2018-10-23 Hrl Laboratories, Llc Integrated quartz MEMS tuning fork resonator/oscillator
JP6654435B2 (ja) * 2016-01-07 2020-02-26 株式会社ディスコ ウエーハ生成方法
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
JP6704275B2 (ja) * 2016-03-28 2020-06-03 株式会社ディスコ デバイスウエーハの評価方法
JP6617649B2 (ja) * 2016-06-20 2019-12-11 東京エレクトロン株式会社 被処理基板の載置位置の設定方法及び成膜システム
DE102016112049B3 (de) * 2016-06-30 2017-08-24 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
JP6802672B2 (ja) * 2016-08-31 2020-12-16 太陽誘電株式会社 受動電子部品
JP6858452B2 (ja) * 2017-06-23 2021-04-14 株式会社ディスコ 識別マーク付きウェーハ治具
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
JP7096657B2 (ja) * 2017-10-02 2022-07-06 株式会社ディスコ ウェーハの加工方法
JP6946153B2 (ja) * 2017-11-16 2021-10-06 株式会社ディスコ ウエーハの生成方法およびウエーハ生成装置
US10453800B1 (en) 2018-03-29 2019-10-22 International Business Machines Corporation Optical chip ID definition using nanoimprint lithography
JP7052573B2 (ja) * 2018-06-06 2022-04-12 東京エレクトロン株式会社 塗布膜形成装置及び塗布膜形成装置の調整方法
CN108581250A (zh) * 2018-07-16 2018-09-28 华侨大学 晶圆片侧面激光打码装置及其使用方法
US11043437B2 (en) * 2019-01-07 2021-06-22 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone
US11122680B2 (en) * 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
US11652009B2 (en) * 2019-11-06 2023-05-16 International Business Machines Corporation Secure inspection and marking of semiconductor wafers for trusted manufacturing thereof
KR20210079614A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 유기발광 표시장치
JP7105271B2 (ja) * 2020-04-07 2022-07-22 日本電子株式会社 荷電粒子線装置
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
US11521882B2 (en) 2020-08-20 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer notch positioning detection
CN112720885B (zh) * 2020-12-15 2023-02-03 西安奕斯伟材料科技有限公司 一种晶棒的开槽方法及晶棒开槽装置
US11682652B2 (en) * 2021-03-10 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Notched wafer and bonding support structure to improve wafer stacking
WO2022221344A1 (en) * 2021-04-16 2022-10-20 Tectus Corporation Silicon double-wafer substrates for gallium nitride light emitting diodes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045011A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 半導体ウエ−ハ及びその製造方法
JPH0714756A (ja) * 1993-06-22 1995-01-17 Nippon Steel Corp ウェハ
KR19980023312A (ko) * 1996-09-25 1998-07-06 김광호 반도체 웨이퍼
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
KR19990024226U (ko) * 1997-12-11 1999-07-05 구본준 웨이퍼 마킹방법
JP2000223380A (ja) * 1999-01-28 2000-08-11 Komatsu Ltd 半導体ウェハ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624421A (en) * 1970-06-11 1971-11-30 Research Corp Tunable raman laser
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
JPS60131900A (ja) * 1983-12-16 1985-07-13 Sumitomo Electric Ind Ltd 単結晶の製造方法
US4747684A (en) * 1986-09-30 1988-05-31 The United States Of America As Represented By The Secretary Of The Army Method of and apparatus for real-time crystallographic axis orientation determination
JP2569862B2 (ja) * 1990-02-13 1997-01-08 三菱電機株式会社 Ｘ線露光装置およびｘ線露光方法
JP2701183B2 (ja) 1991-08-09 1998-01-21 株式会社小松製作所 液晶マスク式レーザマーカ
JPH05309482A (ja) 1992-05-08 1993-11-22 Komatsu Ltd レーザ刻印装置
JPH06124996A (ja) * 1992-10-14 1994-05-06 Kawasaki Steel Corp 半導体製造装置
JP3279789B2 (ja) 1993-12-10 2002-04-30 株式会社小松製作所 着色レーザマーキング装置
JP2843529B2 (ja) * 1994-07-06 1999-01-06 理学電機工業株式会社 蛍光ｘ線分析装置
US5463564A (en) * 1994-09-16 1995-10-31 3-Dimensional Pharmaceuticals, Inc. System and method of automatically generating chemical compounds with desired properties
JPH08243765A (ja) 1995-03-07 1996-09-24 Komatsu Ltd レーザ刻印装置
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH08276284A (ja) 1996-01-29 1996-10-22 Komatsu Ltd マスク式レーザマーカ
JP2850839B2 (ja) * 1996-03-26 1999-01-27 日本電気株式会社 結晶の面方位測定方法および結晶の面方位測定装置
JP3213563B2 (ja) * 1997-03-11 2001-10-02 株式会社スーパーシリコン研究所 ノッチレスウェーハの製造方法
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
US6666337B1 (en) * 2001-02-14 2003-12-23 Advanced Micro Devices, Inc. Method and apparatus for determining wafer identity and orientation
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045011A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 半導体ウエ−ハ及びその製造方法
JPH0714756A (ja) * 1993-06-22 1995-01-17 Nippon Steel Corp ウェハ
KR19980023312A (ko) * 1996-09-25 1998-07-06 김광호 반도체 웨이퍼
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
KR19990024226U (ko) * 1997-12-11 1999-07-05 구본준 웨이퍼 마킹방법
JP2000223380A (ja) * 1999-01-28 2000-08-11 Komatsu Ltd 半導体ウェハ

Also Published As

Publication number Publication date
KR20020075282A (ko) 2002-10-04
US7057259B2 (en) 2006-06-06
JP4071476B2 (ja) 2008-04-02
CN1384544A (zh) 2002-12-11
JP2002353080A (ja) 2002-12-06
CN101901750A (zh) 2010-12-01
US20060131696A1 (en) 2006-06-22
TWI283454B (en) 2007-07-01
US20030003608A1 (en) 2003-01-02
CN100420013C (zh) 2008-09-17
US7700381B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
KR100458883B1 (ko) Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법
KR100516405B1 (ko) 웨이퍼의 에지 노광 영역 검사 장치
KR102527031B1 (ko) 레이저 가공 방법
US20040106217A1 (en) Method to detect surface metal contamination
CN109690748A (zh) 用于半导体晶片检验的缺陷标记
JP2008109015A (ja) ウエーハの分割方法および分割装置
WO2002072311A2 (en) Method for thinning and polishing the die of integrated circuits
JP4799465B2 (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JPH10335402A (ja) 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
US7232526B2 (en) Method and apparatus for controlling material removal from semiconductor substrate using induced current endpointing
US20040014401A1 (en) Method for backside die thinning and polishing of packaged integrated circuits
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
US10573534B2 (en) Rapid heating process in the production of semiconductor components
JP4596968B2 (ja) 半導体装置の不良箇所観察のためのシリコン基板加工方法及び不良箇所特定方法
CN101335195B (zh) 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
JPH11330186A (ja) ウエハ検査装置
JP3698904B2 (ja) 半導体評価方法及び欠陥位置特定装置
US6252228B1 (en) Method of analyzing morphology of bulk defect and surface defect on semiconductor wafer
JP2001015567A (ja) 半導体基板の評価装置および評価方法
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JPH0719844A (ja) ウエーハの表面粗さ測定方法
JPS621247B2 (ko)
CN1555486A (zh) 利用x射线检查半导体材料的晶片的方法
JPH05231998A (ja) 電子顕微鏡観察用試料の作製方法
JP2023111118A (ja) 測定方法及び測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101028

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee