JPH0714756A - ウェハ - Google Patents
ウェハInfo
- Publication number
- JPH0714756A JPH0714756A JP17495893A JP17495893A JPH0714756A JP H0714756 A JPH0714756 A JP H0714756A JP 17495893 A JP17495893 A JP 17495893A JP 17495893 A JP17495893 A JP 17495893A JP H0714756 A JPH0714756 A JP H0714756A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- marking
- recess
- outer peripheral
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Abstract
(57)【要約】
【目的】 半導体素子の製造のために利用し得る領域を
有効に拡大し、その外周部におけるチッピングを防止
し、且つチップ配置・配列の制約を解消するウェハを提
供する。 【構成】 表面の周縁部から内側至近位置において、少
なくとも１つの凹部を有し、この凹部がウェハ１１の厚
さよりも浅く形成されている。この凹部は、ウェハ１１
を貫通する貫通孔として形成されてもよく、これらによ
りマーキング部１２が構成される。そしてマーキング部
１２が、ウェハ１１の同一面上に複数設けられる場合に
は、マーキング部１２の平面もしくは断面構造が識別可
能なものとなっている。ウェハ１１の形状を完全な円形
のまま保持することにより、チッピングの原因となる局
部的な凸部がなくなる。またマーキング部１２によりウ
ェハ１１の結晶方位を的確に識別することができる。
有効に拡大し、その外周部におけるチッピングを防止
し、且つチップ配置・配列の制約を解消するウェハを提
供する。 【構成】 表面の周縁部から内側至近位置において、少
なくとも１つの凹部を有し、この凹部がウェハ１１の厚
さよりも浅く形成されている。この凹部は、ウェハ１１
を貫通する貫通孔として形成されてもよく、これらによ
りマーキング部１２が構成される。そしてマーキング部
１２が、ウェハ１１の同一面上に複数設けられる場合に
は、マーキング部１２の平面もしくは断面構造が識別可
能なものとなっている。ウェハ１１の形状を完全な円形
のまま保持することにより、チッピングの原因となる局
部的な凸部がなくなる。またマーキング部１２によりウ
ェハ１１の結晶方位を的確に識別することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置や半導体集
積回路等の製造に用いるウェハに関する。
積回路等の製造に用いるウェハに関する。
【０００２】
【従来の技術】従来、図６に示したように、ウェハ１
は、基本的には薄い円板状の形状をしているが、その円
周方向の位置決めを行うために、所謂オリエンテーショ
ンフラットと呼ばれる直線部を部分的に設定している。
この円周方向の位置決めは、例えば露光工程や検査工程
等、各種半導体装置の製造・検査装置で、ウェハに対し
て各種の処理を施す際にウェハを位置決めするために必
要になる。
は、基本的には薄い円板状の形状をしているが、その円
周方向の位置決めを行うために、所謂オリエンテーショ
ンフラットと呼ばれる直線部を部分的に設定している。
この円周方向の位置決めは、例えば露光工程や検査工程
等、各種半導体装置の製造・検査装置で、ウェハに対し
て各種の処理を施す際にウェハを位置決めするために必
要になる。
【０００３】かかる位置決めを行う場合の他に、ウェハ
１の微細加工、例えばエッチング速度の結晶方位依存性
を利用した異方性エッチングや、半導体素子の電気特
性、例えばトランジスタを利用した電流増幅率の結晶方
位依存性を考慮したレイアウトパターンに対するウェハ
１の位置決め等、ウェハ材料の結晶方位を揃えるために
必要である。
１の微細加工、例えばエッチング速度の結晶方位依存性
を利用した異方性エッチングや、半導体素子の電気特
性、例えばトランジスタを利用した電流増幅率の結晶方
位依存性を考慮したレイアウトパターンに対するウェハ
１の位置決め等、ウェハ材料の結晶方位を揃えるために
必要である。
【０００４】従来では、例えば直径６インチ（約１５０
ｍｍ）のウェハ１の場合、そのオリエンテーションフラ
ット２の長さが、典型的には約５０ｍｍ程度である。こ
れに伴って図６に示すように、ウェハ１の周縁部から該
ウェハ１の半径方向内側に、約４ｍｍの部分が半導体素
子の製造のために用いることができなくなる。また半導
体素子のレイアウトパターンは、通常、四角形で構成さ
れる。このため、殆どの場合、それらのウェハ１上での
配置はオリエンテーションフラット２に接する形で行わ
れる。そして、このことがウェハ１上での配置・配列の
１つの制約条件ともなっている。
ｍｍ）のウェハ１の場合、そのオリエンテーションフラ
ット２の長さが、典型的には約５０ｍｍ程度である。こ
れに伴って図６に示すように、ウェハ１の周縁部から該
ウェハ１の半径方向内側に、約４ｍｍの部分が半導体素
子の製造のために用いることができなくなる。また半導
体素子のレイアウトパターンは、通常、四角形で構成さ
れる。このため、殆どの場合、それらのウェハ１上での
配置はオリエンテーションフラット２に接する形で行わ
れる。そして、このことがウェハ１上での配置・配列の
１つの制約条件ともなっている。
【０００５】
【発明が解決しようとする課題】このように従来では、
オリエンテーションフラット２を設けているために、円
板状のウェハ１の一部を犠牲にしており、そのため１枚
のウェハ１面内において半導体素子の製造可能面積が減
少し、従って１枚のウェハ１からの半導体素子の採り数
が実質的に減少するという問題があった。
オリエンテーションフラット２を設けているために、円
板状のウェハ１の一部を犠牲にしており、そのため１枚
のウェハ１面内において半導体素子の製造可能面積が減
少し、従って１枚のウェハ１からの半導体素子の採り数
が実質的に減少するという問題があった。
【０００６】また上記のように円形状のウェハ１の一部
に、直線部のオリエンテーションフラット２を設けてい
るため、その曲線部と直線部の繋がり部分が、他の部分
よりも極めて小さな曲率半径を有する凸部となる。この
凸部は、結果的にウェハ１の処理中に所謂、チッピング
と呼ばれるウェハ１の微小な割れや欠損を生じさせる原
因となる。
に、直線部のオリエンテーションフラット２を設けてい
るため、その曲線部と直線部の繋がり部分が、他の部分
よりも極めて小さな曲率半径を有する凸部となる。この
凸部は、結果的にウェハ１の処理中に所謂、チッピング
と呼ばれるウェハ１の微小な割れや欠損を生じさせる原
因となる。
【０００７】そこで本発明は、こうした半導体素子の製
造のために利用し得る領域を実質的に拡大し、しかもウ
ェハ外周部でのチッピングが生じることなく、且つ該ウ
ェハ上でのチップの配置・配列上の制約条件を解消し得
るウェハを提供することを目的としている。
造のために利用し得る領域を実質的に拡大し、しかもウ
ェハ外周部でのチッピングが生じることなく、且つ該ウ
ェハ上でのチップの配置・配列上の制約条件を解消し得
るウェハを提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明によるウェハは、
表面の周縁部から内側至近位置において、少なくとも１
つの凹部を有し、この凹部がウェハ厚さよりも浅く形成
されている。また、この凹部は、ウェハを貫通する貫通
孔として形成してもよい。
表面の周縁部から内側至近位置において、少なくとも１
つの凹部を有し、この凹部がウェハ厚さよりも浅く形成
されている。また、この凹部は、ウェハを貫通する貫通
孔として形成してもよい。
【０００９】更に本発明によるウェハは、一方の面、又
は表裏両面において、その周縁部から内側至近位置に少
なくとも１つの凹部を有し、この凹部がウェハ厚さより
も浅く形成されている。
は表裏両面において、その周縁部から内側至近位置に少
なくとも１つの凹部を有し、この凹部がウェハ厚さより
も浅く形成されている。
【００１０】つまり本発明によるウェハは、ウェハ外周
部に、従来のオリエンテーションフラットよりも格段に
微小なマーキング部を１箇所又は複数箇所に設け、完全
な円形に構成したものである。
部に、従来のオリエンテーションフラットよりも格段に
微小なマーキング部を１箇所又は複数箇所に設け、完全
な円形に構成したものである。
【００１１】
【作用】前述したように本発明の解決すべき課題の１つ
は、従来の円形状のウェハの一部に、オリエンテーショ
ンフラットを設けているため、その曲線部と直線部の繋
がり部分が、他の部分よりも極めて小さな曲率半径を有
する凸部となり、結果的にウェハ処理中にチッピングと
呼ばれる微小な割れや欠損を生じさせるという問題であ
る。この問題に対しては、先ずウェハの形状を完全な円
形のまま保持することにより、ウェハの外周部は、その
いずれの部分においても曲率半径が等しくなるように構
成されている。従ってチッピングの原因となる局部的な
凸部がなくなるから、ウェハ外周部での微小な割れや欠
損等の発生原因を除去することができる。
は、従来の円形状のウェハの一部に、オリエンテーショ
ンフラットを設けているため、その曲線部と直線部の繋
がり部分が、他の部分よりも極めて小さな曲率半径を有
する凸部となり、結果的にウェハ処理中にチッピングと
呼ばれる微小な割れや欠損を生じさせるという問題であ
る。この問題に対しては、先ずウェハの形状を完全な円
形のまま保持することにより、ウェハの外周部は、その
いずれの部分においても曲率半径が等しくなるように構
成されている。従ってチッピングの原因となる局部的な
凸部がなくなるから、ウェハ外周部での微小な割れや欠
損等の発生原因を除去することができる。
【００１２】次にウェハの外周部に、従来のオリエンテ
ーションフラットよりも著しく微小なマーキングを１箇
所以上設けることにより、このように完全な円形のウェ
ハにおいて結晶方位の識別が可能となる。
ーションフラットよりも著しく微小なマーキングを１箇
所以上設けることにより、このように完全な円形のウェ
ハにおいて結晶方位の識別が可能となる。
【００１３】更に、ウェハの表裏共に半導体素子の制作
のために使用する必要があるときに所謂、両面ミラーポ
リッシュ・ウェハが用いられるが、この場合、従来技術
では通常、２つのオリエンテーションフラットを設ける
ことにより、ウェハの表裏の識別を行っている。これに
対して本発明では、従来のオリエンテーションフラット
よりも著しく微小で、且つウェハの外周部に設けるマー
キング部の構造は、例えば特に、ウェハの厚みを貫通し
ないタイプの凹部となっている。こうした完全円形なウ
ェハの結晶方位を識別すると同時に、単一のマーキング
部で簡単に表裏の識別が可能になる。
のために使用する必要があるときに所謂、両面ミラーポ
リッシュ・ウェハが用いられるが、この場合、従来技術
では通常、２つのオリエンテーションフラットを設ける
ことにより、ウェハの表裏の識別を行っている。これに
対して本発明では、従来のオリエンテーションフラット
よりも著しく微小で、且つウェハの外周部に設けるマー
キング部の構造は、例えば特に、ウェハの厚みを貫通し
ないタイプの凹部となっている。こうした完全円形なウ
ェハの結晶方位を識別すると同時に、単一のマーキング
部で簡単に表裏の識別が可能になる。
【００１４】
【実施例】本発明によるウェハの一実施例について、図
１に示すウェハ１１を例にして、以下に説明する。図１
（ａ）において、ウェハ１１は完全な円形をなし、マー
キング部１２は、該ウェハ１１の表面外周部で且つウェ
ハ１１の周縁部から内側至近位置に設けられている。そ
して該マーキング部１２は、ウェハ１１の厚みよりも浅
い凹部として形成されている。
１に示すウェハ１１を例にして、以下に説明する。図１
（ａ）において、ウェハ１１は完全な円形をなし、マー
キング部１２は、該ウェハ１１の表面外周部で且つウェ
ハ１１の周縁部から内側至近位置に設けられている。そ
して該マーキング部１２は、ウェハ１１の厚みよりも浅
い凹部として形成されている。
【００１５】上記凹部の平面形状は、基本的には四角
形，三角形もしくは円形又はその他の任意形状であって
よいが、ウェハ１１のチッピング（微小な割れや欠損）
に伴うパーティクルの発生防止等を考慮すると、円形で
あることが好ましい。また凹部のサイズは、例えば直径
０．５〜１．０ｍｍ程度、そのウェハ１１の表面外周部
における円周方向の位置は、予めルールとして設定おけ
ば基本的にいずれの位置であってもよい。
形，三角形もしくは円形又はその他の任意形状であって
よいが、ウェハ１１のチッピング（微小な割れや欠損）
に伴うパーティクルの発生防止等を考慮すると、円形で
あることが好ましい。また凹部のサイズは、例えば直径
０．５〜１．０ｍｍ程度、そのウェハ１１の表面外周部
における円周方向の位置は、予めルールとして設定おけ
ば基本的にいずれの位置であってもよい。
【００１６】例えば図２及び図３に例示するように、従
来のオリエンテーションフラット２の中心位置に対応す
る方向（図２）、或いはこの方向に対して右４５°の方
向（図３、右下がり４５°ライン１３を参照のこと）
（又は左４５°の方向（図示せず））等の場合が好まし
い。上記マーキング部１２は、例えばエッチング，イオ
ンミリング又はレーザーマーキング装置を用いたマーキ
ング等の方法により、容易且つ確実に形成することがで
きる。
来のオリエンテーションフラット２の中心位置に対応す
る方向（図２）、或いはこの方向に対して右４５°の方
向（図３、右下がり４５°ライン１３を参照のこと）
（又は左４５°の方向（図示せず））等の場合が好まし
い。上記マーキング部１２は、例えばエッチング，イオ
ンミリング又はレーザーマーキング装置を用いたマーキ
ング等の方法により、容易且つ確実に形成することがで
きる。
【００１７】本発明によれば、ウェハ１１の外周部に従
来のオリエンテーションフラット２よりも著しく微小な
マーキング部１２を１箇所以上設けることにより、この
ように完全な円形のウェハ１１において結晶方位の識別
が可能となる。この場合、従来のオリエンテーションフ
ラット２を設けていないので、半導体素子の製造のため
に利用し得る領域を拡大することができると共に、ウェ
ハ１１の外周部において局部的な凸部をなくすることに
より、微小な割れ及び欠損等の発生を防止することがで
きる。更に、製造されるべき半導体素子のウェハ１１上
での配置パターン等の制約をなくすることができる。ま
たウェハ１１の厚みを貫通しないマーキング部１２の有
無により、そのウェハ１１の表裏を容易且つ確実に確認
することができる。
来のオリエンテーションフラット２よりも著しく微小な
マーキング部１２を１箇所以上設けることにより、この
ように完全な円形のウェハ１１において結晶方位の識別
が可能となる。この場合、従来のオリエンテーションフ
ラット２を設けていないので、半導体素子の製造のため
に利用し得る領域を拡大することができると共に、ウェ
ハ１１の外周部において局部的な凸部をなくすることに
より、微小な割れ及び欠損等の発生を防止することがで
きる。更に、製造されるべき半導体素子のウェハ１１上
での配置パターン等の制約をなくすることができる。ま
たウェハ１１の厚みを貫通しないマーキング部１２の有
無により、そのウェハ１１の表裏を容易且つ確実に確認
することができる。
【００１８】ここで、図４は、マーキング部１２が、ウ
ェハ１１の厚み全体を貫通して形成された例を示してい
る。この例のようにマーキング部１２を貫通孔として形
成した場合でも、上記実施例と同様な作用効果を得るこ
とができる。
ェハ１１の厚み全体を貫通して形成された例を示してい
る。この例のようにマーキング部１２を貫通孔として形
成した場合でも、上記実施例と同様な作用効果を得るこ
とができる。
【００１９】次ぎに、図５は、本発明のウェハ１１の他
の実施例を示している。この例は、図１に示したマーキ
ング部１２が、同一のウェハ１１の外周部において複数
箇所に設けられたものである。即ち各マーキング部１２
は、ウェハ１１の表面において、その周縁部から内側至
近位置で、ウェハ１１の厚さよりも浅い凹部として形成
されている。この図示例では、４つのマーキング部１２
が設けられているが、マーキング部１２の凹部の構造
（平面形状及び断面形状等）は、好適には各マーキング
部１２毎に相違している。
の実施例を示している。この例は、図１に示したマーキ
ング部１２が、同一のウェハ１１の外周部において複数
箇所に設けられたものである。即ち各マーキング部１２
は、ウェハ１１の表面において、その周縁部から内側至
近位置で、ウェハ１１の厚さよりも浅い凹部として形成
されている。この図示例では、４つのマーキング部１２
が設けられているが、マーキング部１２の凹部の構造
（平面形状及び断面形状等）は、好適には各マーキング
部１２毎に相違している。
【００２０】このように複数のマーキング部１２を設け
た場合にも、前記実施例と同様に、ウェハ１１の外周部
での微小な割れや欠損が生じることなく、且つ該ウェハ
１１上でのチップの配置・配列上の制約条件をなくする
ことができる。ところでウェハ１１は、通常、１つのウ
ェハケース（図示せず）に複数枚、例えば２５枚程度収
納されるようになっている。この実施例によれば、特に
このように複数のウェハ１１のマーキング部１２の位置
を相互に揃える場合に、これを極めて短時間で行うこと
ができる。
た場合にも、前記実施例と同様に、ウェハ１１の外周部
での微小な割れや欠損が生じることなく、且つ該ウェハ
１１上でのチップの配置・配列上の制約条件をなくする
ことができる。ところでウェハ１１は、通常、１つのウ
ェハケース（図示せず）に複数枚、例えば２５枚程度収
納されるようになっている。この実施例によれば、特に
このように複数のウェハ１１のマーキング部１２の位置
を相互に揃える場合に、これを極めて短時間で行うこと
ができる。
【００２１】つまりマーキング部１２が１つの場合、そ
のマーキング部１２を検出すべく、ウェハ１１の外周部
に沿ってサーチする際、そのウェハ１１を最大で１周サ
ーチする必要がある。また、マーキング部１２が２つの
場合には、最大でウェハ１１の１／２周のサーチ、同様
にしてマーキング部１２が４つの場合には、最大でウェ
ハ１１の１／４周のサーチを行うことにより、それぞれ
の場合のマーキング部１２を検出可能である。このよう
にマーキング部１２の個数に従って、ウェハ１１の外周
部に沿ってサーチすべき長さもしくは距離は短くなる。
従って多数のウェハ１１に対して、極めて能率的且つ的
確にマーキング部１２の位置を揃えることができる。
のマーキング部１２を検出すべく、ウェハ１１の外周部
に沿ってサーチする際、そのウェハ１１を最大で１周サ
ーチする必要がある。また、マーキング部１２が２つの
場合には、最大でウェハ１１の１／２周のサーチ、同様
にしてマーキング部１２が４つの場合には、最大でウェ
ハ１１の１／４周のサーチを行うことにより、それぞれ
の場合のマーキング部１２を検出可能である。このよう
にマーキング部１２の個数に従って、ウェハ１１の外周
部に沿ってサーチすべき長さもしくは距離は短くなる。
従って多数のウェハ１１に対して、極めて能率的且つ的
確にマーキング部１２の位置を揃えることができる。
【００２２】この場合、図５の実施例における４つのマ
ーキング部１２に対して、異なる構造を持たせ、各々が
如何なる意味を有するかを予め定義しておくことによ
り、検出されたマーキング部１２からそのウェハ１１の
円周方向位置を確定し、該ウェハ１１の位置を容易且つ
的確に揃えることができる。
ーキング部１２に対して、異なる構造を持たせ、各々が
如何なる意味を有するかを予め定義しておくことによ
り、検出されたマーキング部１２からそのウェハ１１の
円周方向位置を確定し、該ウェハ１１の位置を容易且つ
的確に揃えることができる。
【００２３】上記各実施例において、マーキング部１２
を形成すべき凹部は、ウェハ１１の一方の面でウェハ１
１の厚さよりも浅く形成された例を示したが（図１，図
２，図３又は図５）、これらの例の場合に限らず該ウェ
ハ１１の表裏両面に設けるようにしてもよい。この場
合、ウェハ１１の表裏各面において、該ウェハ１１の厚
さよりも浅い凹部により構成される１つ又は２つ以上の
マーキング部１２が形成される。そしていずれの場合
も、上記実施例と同様な作用効果を得ることができる。
を形成すべき凹部は、ウェハ１１の一方の面でウェハ１
１の厚さよりも浅く形成された例を示したが（図１，図
２，図３又は図５）、これらの例の場合に限らず該ウェ
ハ１１の表裏両面に設けるようにしてもよい。この場
合、ウェハ１１の表裏各面において、該ウェハ１１の厚
さよりも浅い凹部により構成される１つ又は２つ以上の
マーキング部１２が形成される。そしていずれの場合
も、上記実施例と同様な作用効果を得ることができる。
【００２４】
【発明の効果】以上説明したように本発明によれば、ウ
ェハの表面積を最大限に活用しつつ、半導体素子の製造
が可能なため、同一サイズのウェハの場合、従来のオリ
エンテーションフラットを有するウェハと比較すると、
１枚のウェハから製造されるべき半導体素子の採数を大
幅に増大することができる。
ェハの表面積を最大限に活用しつつ、半導体素子の製造
が可能なため、同一サイズのウェハの場合、従来のオリ
エンテーションフラットを有するウェハと比較すると、
１枚のウェハから製造されるべき半導体素子の採数を大
幅に増大することができる。
【００２５】また本発明によれば、ウェハの外周部は如
何なる部分も等しい曲率半径を有しており、従って従来
のような局部的な凸部がないから、ウェハの処理中にチ
ッピングが生じるのを有効に回避することができる。従
って半導体製品の品質を向上することができる。更に本
発明のウェハ構造では、ウェハ外周部に設けるマーキン
グの位置及び構造を適切に選定することにより、ウェハ
の表面積を最大限に活用しつつ、ウェハの表裏の識別を
的確且つ容易に行うことができる等の利点を有してい
る。
何なる部分も等しい曲率半径を有しており、従って従来
のような局部的な凸部がないから、ウェハの処理中にチ
ッピングが生じるのを有効に回避することができる。従
って半導体製品の品質を向上することができる。更に本
発明のウェハ構造では、ウェハ外周部に設けるマーキン
グの位置及び構造を適切に選定することにより、ウェハ
の表面積を最大限に活用しつつ、ウェハの表裏の識別を
的確且つ容易に行うことができる等の利点を有してい
る。
【図１】本発明によるウェハの一実施例による構造例を
示す（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う
断面図である。
示す（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う
断面図である。
【図２】本発明の上記ウェハの表面におけるマーキング
部の配置位置例を示す平面図である。
部の配置位置例を示す平面図である。
【図３】本発明の上記ウェハの表面におけるマーキング
部の他の配置位置例を示す平面図である。
部の他の配置位置例を示す平面図である。
【図４】本発明のウェハにおけるマーキング部としての
貫通孔の構造例を示す（ａ）は平面図、（ｂ）は（ａ）
のＢ−Ｂ線に沿う断面図である。
貫通孔の構造例を示す（ａ）は平面図、（ｂ）は（ａ）
のＢ−Ｂ線に沿う断面図である。
【図５】本発明によるウェハの他の実施例における構造
例を示す（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ線に
沿う断面図である。
例を示す（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ線に
沿う断面図である。
【図６】従来のウェハの構造例を示す（ａ）は平面図、
（ｂ）は側面図である。
（ｂ）は側面図である。
１１ ウェハ １２ マーキング部 １３ ４５°ライン
Claims (4)
- 【請求項１】 表面の周縁部から内側至近位置におい
て、少なくとも１つの凹部を有し、この凹部がウェハ厚
さよりも浅く形成されていることを特徴とするウェハ。 - 【請求項２】 前記凹部は、貫通孔として形成されてい
ることを特徴とする請求項１に記載のウェハ。 - 【請求項３】 一方の面において、その周縁部から内側
至近位置に少なくとも１つの凹部を有し、この凹部がウ
ェハ厚さよりも浅く形成されていることを特徴とするウ
ェハ。 - 【請求項４】 表裏両面において、その周縁部から内側
至近位置に少なくとも１つの凹部を有し、この凹部がウ
ェハ厚さよりも浅く形成されていることを特徴とするウ
ェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17495893A JPH0714756A (ja) | 1993-06-22 | 1993-06-22 | ウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17495893A JPH0714756A (ja) | 1993-06-22 | 1993-06-22 | ウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714756A true JPH0714756A (ja) | 1995-01-17 |
Family
ID=15987717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17495893A Withdrawn JPH0714756A (ja) | 1993-06-22 | 1993-06-22 | ウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714756A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458883B1 (ko) * | 2001-03-21 | 2004-12-03 | 가부시끼가이샤 도시바 | Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법 |
| JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
| JP2019220633A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社ディスコ | 被加工物の加工方法 |
-
1993
- 1993-06-22 JP JP17495893A patent/JPH0714756A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458883B1 (ko) * | 2001-03-21 | 2004-12-03 | 가부시끼가이샤 도시바 | Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법 |
| JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
| JP2019220633A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社ディスコ | 被加工物の加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080012096A1 (en) | Semiconductor chip and method of forming the same | |
| US5021862A (en) | Beveled semiconductor silicon wafer and manufacturing method thereof | |
| JP3213563B2 (ja) | ノッチレスウェーハの製造方法 | |
| US5045505A (en) | Method of processing substrate for a beveled semiconductor device | |
| US5060043A (en) | Semiconductor wafer with notches | |
| US7915087B2 (en) | Method of arranging dies in a wafer for easy inkless partial wafer process | |
| JPH0714756A (ja) | ウェハ | |
| JP2008177287A (ja) | 化合物半導体ウェハ | |
| JPH04115517A (ja) | 位置合せマーク形成方法 | |
| JP2001044084A (ja) | 半導体ウエハ | |
| US7372150B2 (en) | Semiconductor wafer having identification indication | |
| JP2001203177A (ja) | 半導体ウエハ | |
| JP2001196333A (ja) | オフアングル付き半導体ウエハ | |
| JP2000208392A (ja) | 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造 | |
| JP2000331898A (ja) | ノッチ付半導体ウエハ | |
| JPH08172033A (ja) | 半導体基板 | |
| JP3842916B2 (ja) | 位置決め装置および位置決め方法 | |
| JP6629086B2 (ja) | 積層ウェーハの分割方法 | |
| JPH09321127A (ja) | 半導体ウエハ用真空チャックおよびその製造方法 | |
| JPS62159441A (ja) | 位置合せマ−ク | |
| JP2003086476A (ja) | 化合物半導体ウェハ及びその加工方法 | |
| JP2004200529A (ja) | 半導体ウェハ研磨方法 | |
| KR20050068545A (ko) | 반도체 제조공정의 웨이퍼 척 | |
| JPH02105405A (ja) | 半導体装置 | |
| JPH05267112A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |